JP2013061654A5 - Semiconductor device, display device, display module and electronic device - Google Patents

Semiconductor device, display device, display module and electronic device Download PDF

Info

Publication number
JP2013061654A5
JP2013061654A5 JP2012224964A JP2012224964A JP2013061654A5 JP 2013061654 A5 JP2013061654 A5 JP 2013061654A5 JP 2012224964 A JP2012224964 A JP 2012224964A JP 2012224964 A JP2012224964 A JP 2012224964A JP 2013061654 A5 JP2013061654 A5 JP 2013061654A5
Authority
JP
Japan
Prior art keywords
transistor
electrically connected
drain
source
wiring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2012224964A
Other languages
Japanese (ja)
Other versions
JP5683048B2 (en
JP2013061654A (en
Filing date
Publication date
Application filed filed Critical
Priority to JP2012224964A priority Critical patent/JP5683048B2/en
Priority claimed from JP2012224964A external-priority patent/JP5683048B2/en
Publication of JP2013061654A publication Critical patent/JP2013061654A/en
Publication of JP2013061654A5 publication Critical patent/JP2013061654A5/en
Application granted granted Critical
Publication of JP5683048B2 publication Critical patent/JP5683048B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Claims (14)

第１乃至第６のトランジスタを有し、Having first to sixth transistors,
前記第１のトランジスタのソース又はドレインの一方は、第１の配線と電気的に接続され、One of the source and the drain of the first transistor is electrically connected to the first wiring,
前記第１のトランジスタのソース又はドレインの他方は、第２の配線と電気的に接続され、The other of the source and the drain of the first transistor is electrically connected to a second wiring,
前記第２のトランジスタのソース又はドレインの一方は、第３の配線と電気的に接続され、One of the source and the drain of the second transistor is electrically connected to the third wiring,
前記第２のトランジスタのソース又はドレインの他方は、前記第２の配線と電気的に接続され、The other of the source and the drain of the second transistor is electrically connected to the second wiring,
前記第３のトランジスタのソース又はドレインの一方は、第４の配線と電気的に接続され、One of the source and the drain of the third transistor is electrically connected to the fourth wiring,
前記第３のトランジスタのソース又はドレインの他方は、前記第２のトランジスタのゲートと電気的に接続され、The other of the source and the drain of the third transistor is electrically connected to the gate of the second transistor,
前記第４のトランジスタのソース又はドレインの一方は、前記第３の配線と電気的に接続され、One of the source and the drain of the fourth transistor is electrically connected to the third wiring,
前記第４のトランジスタのソース又はドレインの他方は、前記第２のトランジスタのゲートと電気的に接続され、The other of the source and the drain of the fourth transistor is electrically connected to the gate of the second transistor,
前記第４のトランジスタのゲートは、前記第１のトランジスタのゲートと電気的に接続され、The gate of the fourth transistor is electrically connected to the gate of the first transistor,
前記第５のトランジスタのソース又はドレインの一方は、第５の配線と電気的に接続され、One of the source and the drain of the fifth transistor is electrically connected to the fifth wiring,
前記第５のトランジスタのソース又はドレインの他方は、前記第１のトランジスタのゲートと電気的に接続され、The other of the source and the drain of the fifth transistor is electrically connected to the gate of the first transistor,
前記第５のトランジスタのゲートは、第６の配線と電気的に接続され、The gate of the fifth transistor is electrically connected to a sixth wiring,
前記第６のトランジスタのソース又はドレインの一方は、前記第３の配線と電気的に接続され、One of the source and the drain of the sixth transistor is electrically connected to the third wiring,
前記第６のトランジスタのソース又はドレインの他方は、前記第１のトランジスタのゲートと電気的に接続され、The other of the source and the drain of the sixth transistor is electrically connected to the gate of the first transistor,
前記第６のトランジスタのゲートは、第７の配線と電気的に接続され、The gate of the sixth transistor is electrically connected to the seventh wiring,
前記第４の配線には、少なくとも信号が入力され、At least a signal is input to the fourth wiring,
前記第１のトランジスタのＷ（Ｗはチャネル幅）／Ｌ（Ｌはチャネル長）は、前記第２のトランジスタのＷ／Ｌよりも大きく、W (W is a channel width) / L (L is a channel length) of the first transistor is larger than W / L of the second transistor,
前記第１のトランジスタのＷ／Ｌは、前記第３のトランジスタのＷ／Ｌよりも大きく、W / L of the first transistor is larger than W / L of the third transistor,
前記第１のトランジスタのＷ／Ｌは、前記第４のトランジスタのＷ／Ｌよりも大きく、W / L of the first transistor is larger than W / L of the fourth transistor,
前記第１のトランジスタのＷ／Ｌは、前記第５のトランジスタのＷ／Ｌよりも大きく、W / L of the first transistor is larger than W / L of the fifth transistor,
前記第１のトランジスタのＷ／Ｌは、前記第６のトランジスタのＷ／Ｌよりも大きく、W / L of the first transistor is larger than W / L of the sixth transistor,
前記第４のトランジスタのＷ／Ｌは、前記第３のトランジスタのＷ／Ｌよりも大きいことを特徴とする半導体装置。A semiconductor device characterized in that W / L of the fourth transistor is larger than W / L of the third transistor. 第１乃至第６のトランジスタを有し、Having first to sixth transistors,
前記第１のトランジスタのソース又はドレインの一方は、第１の配線と電気的に接続され、One of the source and the drain of the first transistor is electrically connected to the first wiring,
前記第１のトランジスタのソース又はドレインの他方は、第２の配線と電気的に接続され、The other of the source and the drain of the first transistor is electrically connected to a second wiring,
前記第２のトランジスタのソース又はドレインの一方は、第３の配線と電気的に接続され、One of the source and the drain of the second transistor is electrically connected to the third wiring,
前記第２のトランジスタのソース又はドレインの他方は、前記第２の配線と電気的に接続され、The other of the source and the drain of the second transistor is electrically connected to the second wiring,
前記第３のトランジスタのソース又はドレインの一方は、第４の配線と電気的に接続され、One of the source and the drain of the third transistor is electrically connected to the fourth wiring,
前記第３のトランジスタのソース又はドレインの他方は、前記第２のトランジスタのゲートと電気的に接続され、The other of the source and the drain of the third transistor is electrically connected to the gate of the second transistor,
前記第４のトランジスタのソース又はドレインの一方は、前記第３の配線と電気的に接続され、One of the source and the drain of the fourth transistor is electrically connected to the third wiring,
前記第４のトランジスタのソース又はドレインの他方は、前記第２のトランジスタのゲートと電気的に接続され、The other of the source and the drain of the fourth transistor is electrically connected to the gate of the second transistor,
前記第４のトランジスタのゲートは、前記第１のトランジスタのゲートと電気的に接続され、The gate of the fourth transistor is electrically connected to the gate of the first transistor,
前記第５のトランジスタのソース又はドレインの一方は、第５の配線と電気的に接続され、One of the source and the drain of the fifth transistor is electrically connected to the fifth wiring,
前記第５のトランジスタのソース又はドレインの他方は、前記第１のトランジスタのゲートと電気的に接続され、The other of the source and the drain of the fifth transistor is electrically connected to the gate of the first transistor,
前記第５のトランジスタのゲートは、前記第５の配線と電気的に接続され、The gate of the fifth transistor is electrically connected to the fifth wiring,
前記第６のトランジスタのソース又はドレインの一方は、前記第３の配線と電気的に接続され、One of the source and the drain of the sixth transistor is electrically connected to the third wiring,
前記第６のトランジスタのソース又はドレインの他方は、前記第１のトランジスタのゲートと電気的に接続され、The other of the source and the drain of the sixth transistor is electrically connected to the gate of the first transistor,
前記第６のトランジスタのゲートは、第６の配線と電気的に接続され、The gate of the sixth transistor is electrically connected to a sixth wiring,
前記第４の配線には、少なくとも信号が入力され、At least a signal is input to the fourth wiring,
前記第１のトランジスタのＷ（Ｗはチャネル幅）／Ｌ（Ｌはチャネル長）は、前記第２のトランジスタのＷ／Ｌよりも大きく、W (W is a channel width) / L (L is a channel length) of the first transistor is larger than W / L of the second transistor,
前記第１のトランジスタのＷ／Ｌは、前記第３のトランジスタのＷ／Ｌよりも大きく、W / L of the first transistor is larger than W / L of the third transistor,
前記第１のトランジスタのＷ／Ｌは、前記第４のトランジスタのＷ／Ｌよりも大きく、W / L of the first transistor is larger than W / L of the fourth transistor,
前記第１のトランジスタのＷ／Ｌは、前記第５のトランジスタのＷ／Ｌよりも大きく、W / L of the first transistor is larger than W / L of the fifth transistor,
前記第１のトランジスタのＷ／Ｌは、前記第６のトランジスタのＷ／Ｌよりも大きく、W / L of the first transistor is larger than W / L of the sixth transistor,
前記第４のトランジスタのＷ／Ｌは、前記第３のトランジスタのＷ／Ｌよりも大きいことを特徴とする半導体装置。A semiconductor device characterized in that W / L of the fourth transistor is larger than W / L of the third transistor. 第１乃至第６のトランジスタを有し、Having first to sixth transistors,
前記第１のトランジスタのソース又はドレインの一方は、第１の配線と電気的に接続され、One of the source and the drain of the first transistor is electrically connected to the first wiring,
前記第１のトランジスタのソース又はドレインの他方は、第２の配線と電気的に接続され、The other of the source and the drain of the first transistor is electrically connected to a second wiring,
前記第２のトランジスタのソース又はドレインの一方は、第３の配線と電気的に接続され、One of the source and the drain of the second transistor is electrically connected to the third wiring,
前記第２のトランジスタのソース又はドレインの他方は、前記第２の配線と電気的に接続され、The other of the source and the drain of the second transistor is electrically connected to the second wiring,
前記第３のトランジスタのソース又はドレインの一方は、第４の配線と電気的に接続され、One of the source and the drain of the third transistor is electrically connected to the fourth wiring,
前記第３のトランジスタのソース又はドレインの他方は、前記第２のトランジスタのゲートと電気的に接続され、The other of the source and the drain of the third transistor is electrically connected to the gate of the second transistor,
前記第４のトランジスタのソース又はドレインの一方は、前記第３の配線と電気的に接続され、One of the source and the drain of the fourth transistor is electrically connected to the third wiring,
前記第４のトランジスタのソース又はドレインの他方は、前記第２のトランジスタのゲートと電気的に接続され、The other of the source and the drain of the fourth transistor is electrically connected to the gate of the second transistor,
前記第４のトランジスタのゲートは、前記第１のトランジスタのゲートと電気的に接続され、The gate of the fourth transistor is electrically connected to the gate of the first transistor,
前記第５のトランジスタのソース又はドレインの一方は、第５の配線と電気的に接続され、One of the source and the drain of the fifth transistor is electrically connected to the fifth wiring,
前記第５のトランジスタのソース又はドレインの他方は、前記第１のトランジスタのゲートと電気的に接続され、The other of the source and the drain of the fifth transistor is electrically connected to the gate of the first transistor,
前記第５のトランジスタのゲートは、第６の配線と電気的に接続され、The gate of the fifth transistor is electrically connected to a sixth wiring,
前記第６のトランジスタのソース又はドレインの一方は、前記第３の配線と電気的に接続され、One of the source and the drain of the sixth transistor is electrically connected to the third wiring,
前記第６のトランジスタのソース又はドレインの他方は、前記第１のトランジスタのゲートと電気的に接続され、The other of the source and the drain of the sixth transistor is electrically connected to the gate of the first transistor,
前記第６のトランジスタのゲートは、第７の配線と電気的に接続され、The gate of the sixth transistor is electrically connected to the seventh wiring,
前記第４の配線には、少なくとも信号が入力され、At least a signal is input to the fourth wiring,
前記第１のトランジスタのＷ（Ｗはチャネル幅）／Ｌ（Ｌはチャネル長）は、前記第２のトランジスタのＷ／Ｌよりも大きく、W (W is a channel width) / L (L is a channel length) of the first transistor is larger than W / L of the second transistor,
前記第１のトランジスタのＷ／Ｌは、前記第３のトランジスタのＷ／Ｌよりも大きく、W / L of the first transistor is larger than W / L of the third transistor,
前記第１のトランジスタのＷ／Ｌは、前記第４のトランジスタのＷ／Ｌよりも大きく、W / L of the first transistor is larger than W / L of the fourth transistor,
前記第１のトランジスタのＷ／Ｌは、前記第５のトランジスタのＷ／Ｌよりも大きく、W / L of the first transistor is larger than W / L of the fifth transistor,
前記第１のトランジスタのＷ／Ｌは、前記第６のトランジスタのＷ／Ｌよりも大きいことを特徴とする半導体装置。A semiconductor device characterized in that W / L of the first transistor is larger than W / L of the sixth transistor. 第１乃至第６のトランジスタを有し、Having first to sixth transistors,
前記第１のトランジスタのソース又はドレインの一方は、第１の配線と電気的に接続され、One of the source and the drain of the first transistor is electrically connected to the first wiring,
前記第１のトランジスタのソース又はドレインの他方は、第２の配線と電気的に接続され、The other of the source and the drain of the first transistor is electrically connected to a second wiring,
前記第２のトランジスタのソース又はドレインの一方は、第３の配線と電気的に接続され、One of the source and the drain of the second transistor is electrically connected to the third wiring,
前記第２のトランジスタのソース又はドレインの他方は、前記第２の配線と電気的に接続され、The other of the source and the drain of the second transistor is electrically connected to the second wiring,
前記第３のトランジスタのソース又はドレインの一方は、第４の配線と電気的に接続され、One of the source and the drain of the third transistor is electrically connected to the fourth wiring,
前記第３のトランジスタのソース又はドレインの他方は、前記第２のトランジスタのゲートと電気的に接続され、The other of the source and the drain of the third transistor is electrically connected to the gate of the second transistor,
前記第４のトランジスタのソース又はドレインの一方は、前記第３の配線と電気的に接続され、One of the source and the drain of the fourth transistor is electrically connected to the third wiring,
前記第４のトランジスタのソース又はドレインの他方は、前記第２のトランジスタのゲートと電気的に接続され、The other of the source and the drain of the fourth transistor is electrically connected to the gate of the second transistor,
前記第４のトランジスタのゲートは、前記第１のトランジスタのゲートと電気的に接続され、The gate of the fourth transistor is electrically connected to the gate of the first transistor,
前記第５のトランジスタのソース又はドレインの一方は、第５の配線と電気的に接続され、One of the source and the drain of the fifth transistor is electrically connected to the fifth wiring,
前記第５のトランジスタのソース又はドレインの他方は、前記第１のトランジスタのゲートと電気的に接続され、The other of the source and the drain of the fifth transistor is electrically connected to the gate of the first transistor,
前記第５のトランジスタのゲートは、前記第５の配線と電気的に接続され、The gate of the fifth transistor is electrically connected to the fifth wiring,
前記第６のトランジスタのソース又はドレインの一方は、前記第３の配線と電気的に接続され、One of the source and the drain of the sixth transistor is electrically connected to the third wiring,
前記第６のトランジスタのソース又はドレインの他方は、前記第１のトランジスタのゲートと電気的に接続され、The other of the source and the drain of the sixth transistor is electrically connected to the gate of the first transistor,
前記第６のトランジスタのゲートは、第６の配線と電気的に接続され、The gate of the sixth transistor is electrically connected to a sixth wiring,
前記第４の配線には、少なくとも信号が入力され、At least a signal is input to the fourth wiring,
前記第１のトランジスタのＷ（Ｗはチャネル幅）／Ｌ（Ｌはチャネル長）は、前記第２のトランジスタのＷ／Ｌよりも大きく、W (W is a channel width) / L (L is a channel length) of the first transistor is larger than W / L of the second transistor,
前記第１のトランジスタのＷ／Ｌは、前記第３のトランジスタのＷ／Ｌよりも大きく、W / L of the first transistor is larger than W / L of the third transistor,
前記第１のトランジスタのＷ／Ｌは、前記第４のトランジスタのＷ／Ｌよりも大きく、W / L of the first transistor is larger than W / L of the fourth transistor,
前記第１のトランジスタのＷ／Ｌは、前記第５のトランジスタのＷ／Ｌよりも大きく、W / L of the first transistor is larger than W / L of the fifth transistor,
前記第１のトランジスタのＷ／Ｌは、前記第６のトランジスタのＷ／Ｌよりも大きいことを特徴とする半導体装置。A semiconductor device characterized in that W / L of the first transistor is larger than W / L of the sixth transistor. 第１乃至第６のトランジスタを有し、Having first to sixth transistors,
前記第１のトランジスタのソース又はドレインの一方は、第１の配線と電気的に接続され、One of the source and the drain of the first transistor is electrically connected to the first wiring,
前記第１のトランジスタのソース又はドレインの他方は、第２の配線と電気的に接続され、The other of the source and the drain of the first transistor is electrically connected to a second wiring,
前記第２のトランジスタのソース又はドレインの一方は、第３の配線と電気的に接続され、One of the source and the drain of the second transistor is electrically connected to the third wiring,
前記第２のトランジスタのソース又はドレインの他方は、前記第２の配線と電気的に接続され、The other of the source and the drain of the second transistor is electrically connected to the second wiring,
前記第３のトランジスタのソース又はドレインの一方は、第４の配線と電気的に接続され、One of the source and the drain of the third transistor is electrically connected to the fourth wiring,
前記第３のトランジスタのソース又はドレインの他方は、前記第２のトランジスタのゲートと電気的に接続され、The other of the source and the drain of the third transistor is electrically connected to the gate of the second transistor,
前記第４のトランジスタのソース又はドレインの一方は、前記第３の配線と電気的に接続され、One of the source and the drain of the fourth transistor is electrically connected to the third wiring,
前記第４のトランジスタのソース又はドレインの他方は、前記第２のトランジスタのゲートと電気的に接続され、The other of the source and the drain of the fourth transistor is electrically connected to the gate of the second transistor,
前記第４のトランジスタのゲートは、前記第１のトランジスタのゲートと電気的に接続され、The gate of the fourth transistor is electrically connected to the gate of the first transistor,
前記第５のトランジスタのソース又はドレインの一方は、第５の配線と電気的に接続され、One of the source and the drain of the fifth transistor is electrically connected to the fifth wiring,
前記第５のトランジスタのソース又はドレインの他方は、前記第１のトランジスタのゲートと電気的に接続され、The other of the source and the drain of the fifth transistor is electrically connected to the gate of the first transistor,
前記第５のトランジスタのゲートは、第６の配線と電気的に接続され、The gate of the fifth transistor is electrically connected to a sixth wiring,
前記第６のトランジスタのソース又はドレインの一方は、前記第３の配線と電気的に接続され、One of the source and the drain of the sixth transistor is electrically connected to the third wiring,
前記第６のトランジスタのソース又はドレインの他方は、前記第１のトランジスタのゲートと電気的に接続され、The other of the source and the drain of the sixth transistor is electrically connected to the gate of the first transistor,
前記第６のトランジスタのゲートは、第７の配線と電気的に接続され、The gate of the sixth transistor is electrically connected to the seventh wiring,
前記第４の配線には、少なくとも信号が入力され、At least a signal is input to the fourth wiring,
前記第４のトランジスタのＷ（Ｗはチャネル幅）／Ｌ（Ｌはチャネル長）は、前記第３のトランジスタのＷ／Ｌよりも大きいことを特徴とする半導体装置。A semiconductor device characterized in that W (W is a channel width) / L (L is a channel length) of the fourth transistor is larger than W / L of the third transistor. 第１乃至第６のトランジスタを有し、Having first to sixth transistors,
前記第１のトランジスタのソース又はドレインの一方は、第１の配線と電気的に接続され、One of the source and the drain of the first transistor is electrically connected to the first wiring,
前記第１のトランジスタのソース又はドレインの他方は、第２の配線と電気的に接続され、The other of the source and the drain of the first transistor is electrically connected to a second wiring,
前記第２のトランジスタのソース又はドレインの一方は、第３の配線と電気的に接続され、One of the source and the drain of the second transistor is electrically connected to the third wiring,
前記第２のトランジスタのソース又はドレインの他方は、前記第２の配線と電気的に接続され、The other of the source and the drain of the second transistor is electrically connected to the second wiring,
前記第３のトランジスタのソース又はドレインの一方は、第４の配線と電気的に接続され、One of the source and the drain of the third transistor is electrically connected to the fourth wiring,
前記第３のトランジスタのソース又はドレインの他方は、前記第２のトランジスタのゲートと電気的に接続され、The other of the source and the drain of the third transistor is electrically connected to the gate of the second transistor,
前記第４のトランジスタのソース又はドレインの一方は、前記第３の配線と電気的に接続され、One of the source and the drain of the fourth transistor is electrically connected to the third wiring,
前記第４のトランジスタのソース又はドレインの他方は、前記第２のトランジスタのゲートと電気的に接続され、The other of the source and the drain of the fourth transistor is electrically connected to the gate of the second transistor,
前記第４のトランジスタのゲートは、前記第１のトランジスタのゲートと電気的に接続され、The gate of the fourth transistor is electrically connected to the gate of the first transistor,
前記第５のトランジスタのソース又はドレインの一方は、第５の配線と電気的に接続され、One of the source and the drain of the fifth transistor is electrically connected to the fifth wiring,
前記第５のトランジスタのソース又はドレインの他方は、前記第１のトランジスタのゲートと電気的に接続され、The other of the source and the drain of the fifth transistor is electrically connected to the gate of the first transistor,
前記第５のトランジスタのゲートは、前記第５の配線と電気的に接続され、The gate of the fifth transistor is electrically connected to the fifth wiring,
前記第６のトランジスタのソース又はドレインの一方は、前記第３の配線と電気的に接続され、One of the source and the drain of the sixth transistor is electrically connected to the third wiring,
前記第６のトランジスタのソース又はドレインの他方は、前記第１のトランジスタのゲートと電気的に接続され、The other of the source and the drain of the sixth transistor is electrically connected to the gate of the first transistor,
前記第６のトランジスタのゲートは、第６の配線と電気的に接続され、The gate of the sixth transistor is electrically connected to a sixth wiring,
前記第４の配線には、少なくとも信号が入力され、At least a signal is input to the fourth wiring,
前記第４のトランジスタのＷ（Ｗはチャネル幅）／Ｌ（Ｌはチャネル長）は、前記第３のトランジスタのＷ／Ｌよりも大きいことを特徴とする半導体装置。A semiconductor device characterized in that W (W is a channel width) / L (L is a channel length) of the fourth transistor is larger than W / L of the third transistor. 第１乃至第６のトランジスタを有し、Having first to sixth transistors,
前記第１のトランジスタのソース又はドレインの一方は、第１の配線と電気的に接続され、One of the source and the drain of the first transistor is electrically connected to the first wiring,
前記第１のトランジスタのソース又はドレインの他方は、第２の配線と電気的に接続され、The other of the source and the drain of the first transistor is electrically connected to a second wiring,
前記第２のトランジスタのソース又はドレインの一方は、第３の配線と電気的に接続され、One of the source and the drain of the second transistor is electrically connected to the third wiring,
前記第２のトランジスタのソース又はドレインの他方は、前記第２の配線と電気的に接続され、The other of the source and the drain of the second transistor is electrically connected to the second wiring,
前記第３のトランジスタのソース又はドレインの一方は、第４の配線と電気的に接続され、One of the source and the drain of the third transistor is electrically connected to the fourth wiring,
前記第３のトランジスタのソース又はドレインの他方は、前記第２のトランジスタのゲートと電気的に接続され、The other of the source and the drain of the third transistor is electrically connected to the gate of the second transistor,
前記第４のトランジスタのソース又はドレインの一方は、前記第３の配線と電気的に接続され、One of the source and the drain of the fourth transistor is electrically connected to the third wiring,
前記第４のトランジスタのソース又はドレインの他方は、前記第２のトランジスタのゲートと電気的に接続され、The other of the source and the drain of the fourth transistor is electrically connected to the gate of the second transistor,
前記第４のトランジスタのゲートは、前記第１のトランジスタのゲートと電気的に接続され、The gate of the fourth transistor is electrically connected to the gate of the first transistor,
前記第５のトランジスタのソース又はドレインの一方は、第５の配線と電気的に接続され、One of the source and the drain of the fifth transistor is electrically connected to the fifth wiring,
前記第５のトランジスタのソース又はドレインの他方は、前記第１のトランジスタのゲートと電気的に接続され、The other of the source and the drain of the fifth transistor is electrically connected to the gate of the first transistor,
前記第５のトランジスタのゲートは、第６の配線と電気的に接続され、The gate of the fifth transistor is electrically connected to a sixth wiring,
前記第６のトランジスタのソース又はドレインの一方は、前記第３の配線と電気的に接続され、One of the source and the drain of the sixth transistor is electrically connected to the third wiring,
前記第６のトランジスタのソース又はドレインの他方は、前記第１のトランジスタのゲートと電気的に接続され、The other of the source and the drain of the sixth transistor is electrically connected to the gate of the first transistor,
前記第６のトランジスタのゲートは、第７の配線と電気的に接続され、The gate of the sixth transistor is electrically connected to the seventh wiring,
前記第４の配線には、少なくとも信号が入力されることを特徴とする半導体装置。At least a signal is input to the fourth wiring. 第１乃至第６のトランジスタを有し、Having first to sixth transistors,
前記第１のトランジスタのソース又はドレインの一方は、第１の配線と電気的に接続され、One of the source and the drain of the first transistor is electrically connected to the first wiring,
前記第１のトランジスタのソース又はドレインの他方は、第２の配線と電気的に接続され、The other of the source and the drain of the first transistor is electrically connected to a second wiring,
前記第２のトランジスタのソース又はドレインの一方は、第３の配線と電気的に接続され、One of the source and the drain of the second transistor is electrically connected to the third wiring,
前記第２のトランジスタのソース又はドレインの他方は、前記第２の配線と電気的に接続され、The other of the source and the drain of the second transistor is electrically connected to the second wiring,
前記第３のトランジスタのソース又はドレインの一方は、第４の配線と電気的に接続され、One of the source and the drain of the third transistor is electrically connected to the fourth wiring,
前記第３のトランジスタのソース又はドレインの他方は、前記第２のトランジスタのゲートと電気的に接続され、The other of the source and the drain of the third transistor is electrically connected to the gate of the second transistor,
前記第４のトランジスタのソース又はドレインの一方は、前記第３の配線と電気的に接続され、One of the source and the drain of the fourth transistor is electrically connected to the third wiring,
前記第４のトランジスタのソース又はドレインの他方は、前記第２のトランジスタのゲートと電気的に接続され、The other of the source and the drain of the fourth transistor is electrically connected to the gate of the second transistor,
前記第４のトランジスタのゲートは、前記第１のトランジスタのゲートと電気的に接続され、The gate of the fourth transistor is electrically connected to the gate of the first transistor,
前記第５のトランジスタのソース又はドレインの一方は、第５の配線と電気的に接続され、One of the source and the drain of the fifth transistor is electrically connected to the fifth wiring,
前記第５のトランジスタのソース又はドレインの他方は、前記第１のトランジスタのゲートと電気的に接続され、The other of the source and the drain of the fifth transistor is electrically connected to the gate of the first transistor,
前記第５のトランジスタのゲートは、前記第５の配線と電気的に接続され、The gate of the fifth transistor is electrically connected to the fifth wiring,
前記第６のトランジスタのソース又はドレインの一方は、前記第３の配線と電気的に接続され、One of the source and the drain of the sixth transistor is electrically connected to the third wiring,
前記第６のトランジスタのソース又はドレインの他方は、前記第１のトランジスタのゲートと電気的に接続され、The other of the source and the drain of the sixth transistor is electrically connected to the gate of the first transistor,
前記第６のトランジスタのゲートは、第６の配線と電気的に接続され、The gate of the sixth transistor is electrically connected to a sixth wiring,
前記第４の配線には、少なくとも信号が入力されることを特徴とする半導体装置。At least a signal is input to the fourth wiring. 請求項１乃至請求項８のいずれか一項において、In any one of claims 1 to 8,
容量素子を有し、Have a capacitive element,
前記容量素子の第１の電極は、前記第１のトランジスタのゲートと電気的に接続され、The first electrode of the capacitive element is electrically connected to the gate of the first transistor,
前記容量素子の第２の電極は、前記第１のトランジスタのソース又はドレインの他方と電気的に接続されることを特徴とする半導体装置。A semiconductor device, wherein a second electrode of the capacitor element is electrically connected to the other of the source and the drain of the first transistor. 請求項１乃至請求項９のいずれか一項において、In any one of claims 1 to 9,
前記信号は、第１の電位と、第２の電位と、を有することを特徴とする半導体装置。The semiconductor device characterized in that the signal has a first potential and a second potential. 請求項１乃至請求項９のいずれか一項において、In any one of claims 1 to 9,
前記信号は、クロック信号であることを特徴とする半導体装置。The semiconductor device characterized in that the signal is a clock signal. 画素と、駆動回路と、を有し、A pixel and a driving circuit,
前記画素は、前記駆動回路と電気的に接続され、The pixel is electrically connected to the drive circuit,
前記駆動回路は、請求項１乃至請求項１１のいずれか一項に記載の半導体装置を有することを特徴とする表示装置。A display device comprising the semiconductor device according to any one of claims 1 to 11. 請求項１乃至請求項１１のいずれか一項に記載の半導体装置、又は請求項１２に記載の表示装置と、A semiconductor device according to any one of claims 1 to 11, or a display device according to claim 12.
ＦＰＣと、FPC,
を有することを特徴とする表示モジュール。A display module characterized by having: 請求項１乃至請求項５のいずれか一項に記載の半導体装置、請求項６に記載の表示装置、請求項７に記載の表示モジュールと、A semiconductor device according to any one of claims 1 to 5, a display device according to claim 6, and a display module according to claim 7.
操作スイッチ、スピーカ、又はバッテリと、Operation switch, speaker, or battery;
を有することを特徴とする電子機器。Electronic equipment characterized by having.
JP2012224964A 2012-10-10 2012-10-10 Display device, display module, and electronic device Active JP5683048B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2012224964A JP5683048B2 (en) 2012-10-10 2012-10-10 Display device, display module, and electronic device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012224964A JP5683048B2 (en) 2012-10-10 2012-10-10 Display device, display module, and electronic device

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2012016300A Division JP5312621B2 (en) 2012-01-30 2012-01-30 Semiconductor device, display device, liquid crystal display device, display module, and electronic apparatus

Related Child Applications (2)

Application Number Title Priority Date Filing Date
JP2013170284A Division JP5696187B2 (en) 2013-08-20 2013-08-20 Semiconductor device, display device, display module, and electronic apparatus
JP2014100120A Division JP5771724B2 (en) 2014-05-14 2014-05-14 Semiconductor device and display device

Publications (3)

Publication Number Publication Date
JP2013061654A JP2013061654A (en) 2013-04-04
JP2013061654A5 true JP2013061654A5 (en) 2013-10-31
JP5683048B2 JP5683048B2 (en) 2015-03-11

Family

ID=48186313

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012224964A Active JP5683048B2 (en) 2012-10-10 2012-10-10 Display device, display module, and electronic device

Country Status (1)

Country Link
JP (1) JP5683048B2 (en)

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4181710B2 (en) * 1998-10-21 2008-11-19 エルジー ディスプレイ カンパニー リミテッド Shift register
JP4506026B2 (en) * 2000-05-31 2010-07-21 カシオ計算機株式会社 Shift register, display device, and image sensor
US7050036B2 (en) * 2001-12-12 2006-05-23 Lg.Philips Lcd Co., Ltd. Shift register with a built in level shifter
WO2003104879A2 (en) * 2002-06-01 2003-12-18 Samsung Electronics Co., Ltd. Shift register, liquid crystal display device having the shift register and method of driving scan lines using the same
TWI298478B (en) * 2002-06-15 2008-07-01 Samsung Electronics Co Ltd Method of driving a shift register, a shift register, a liquid crystal display device having the shift register
KR100910562B1 (en) * 2002-12-17 2009-08-03 삼성전자주식회사 Device of driving display device
KR100918180B1 (en) * 2003-03-04 2009-09-22 삼성전자주식회사 Shift register
JP2006047617A (en) * 2004-08-04 2006-02-16 Hitachi Displays Ltd Electroluminescence display device and driving method thereof
JP2006164477A (en) * 2004-12-10 2006-06-22 Casio Comput Co Ltd Shift register, drive control method of same, and display driving device provided with same
JP2005326865A (en) * 2005-06-03 2005-11-24 Seiko Epson Corp Driving method for electronic apparatus, electronic apparatus, and electronic equipment
JP4075922B2 (en) * 2005-10-14 2008-04-16 セイコーエプソン株式会社 Electro-optical device, driving method of electro-optical device, and electronic apparatus

Similar Documents

Publication Publication Date Title
JP2012257211A5 (en) Semiconductor device and display device
JP2011087286A5 (en) Semiconductor device, display device and electronic device
JP2014098901A5 (en) Semiconductor device, display device, display module and electronic device
JP2011205630A5 (en) Semiconductor device, display module and electronic device
JP2012178215A5 (en)
JP2010250305A5 (en) Liquid crystal display
JP2010252318A5 (en) Liquid crystal display
JP2010250303A5 (en)
JP2010250304A5 (en) Liquid crystal display
JP2013225153A5 (en) Display device, display module and electronic device
JP2011141543A5 (en) Display device, display module and electronic device
JP2013066172A5 (en) Semiconductor device and display device
JP2013148910A5 (en) Semiconductor device, display device and electronic device
JP2008009393A5 (en)
JP2011090761A5 (en) Semiconductor device, display device and electronic device
JP2008107807A5 (en) Semiconductor device, display device, liquid crystal display device, display module and electronic device
JP2012009125A5 (en) Display device and electronic device
JP2014029529A5 (en)
JP2012252329A5 (en) Display device
JP2011176870A5 (en) Semiconductor device, module and electronic device
JP2008089874A5 (en)
JP2011258303A5 (en)
JP2008089915A5 (en)
JP2011181167A5 (en) Semiconductor device
JP2011151791A5 (en)