JP2013048516A - Power factor improvement circuit - Google Patents

Power factor improvement circuit Download PDF

Info

Publication number
JP2013048516A
JP2013048516A JP2011185901A JP2011185901A JP2013048516A JP 2013048516 A JP2013048516 A JP 2013048516A JP 2011185901 A JP2011185901 A JP 2011185901A JP 2011185901 A JP2011185901 A JP 2011185901A JP 2013048516 A JP2013048516 A JP 2013048516A
Authority
JP
Japan
Prior art keywords
switching element
region
power factor
voltage
switching
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2011185901A
Other languages
Japanese (ja)
Other versions
JP5525494B2 (en
Inventor
Kenji Komiya
健治 小宮
Takeshi Shiomi
竹史 塩見
Yoshifumi Yaoi
善史 矢追
Masaru Nomura
野村  勝
Koichiro Adachi
浩一郎 足立
Yoshiji Ota
佳似 太田
Hiroshi Iwata
浩 岩田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP2011185901A priority Critical patent/JP5525494B2/en
Priority to US13/598,363 priority patent/US9293984B2/en
Priority to CN201210311940.3A priority patent/CN102969911B/en
Publication of JP2013048516A publication Critical patent/JP2013048516A/en
Application granted granted Critical
Publication of JP5525494B2 publication Critical patent/JP5525494B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Abstract

PROBLEM TO BE SOLVED: To provide a power factor improvement circuit capable of suppressing reduction in efficiency by reducing a loss at the time of voltage conversion.SOLUTION: In a power factor improvement circuit, control means divides the half wavelength of the rectified wave outputted from rectification means into a first area which is a part of having voltage of the rectified wave increased from 0 V, a second area which begins after the first area and ends at a part where the rectified wave passes the maximum value and descends, and a third area which begins after the second area and has voltage ending at 0 V. In the first area and the third area, a first switching element Tr1 is turned on and a control signal for switching a second switching element Tr2 is outputted, and in the second area, the second switching element Tr2 is turned off and a control signal for switching the first switching element is outputted.

Description

本発明は、電子機器やLED照明等に定電圧を供給する電源装置に用いられる力率改善回路に関するものである。   The present invention relates to a power factor correction circuit used in a power supply device that supplies a constant voltage to electronic equipment, LED lighting, and the like.

電子機器やLED照明等の電源装置として、交流の入力電圧を整流、変圧し直流の電圧を出力する回路が用いられている。例えば、100Vの交流を100Vの直流を出力する電源装置の場合、PFC回路で一度約380Vの直流に変換したのち、DC−DCコンバータで100Vに降圧して出力している。   2. Description of the Related Art A circuit that rectifies and transforms an AC input voltage and outputs a DC voltage is used as a power supply device such as an electronic device or LED lighting. For example, in the case of a power supply device that outputs 100V direct current from 100V alternating current, the PFC circuit converts it to about 380V direct current, and then steps down the voltage to 100V using a DC-DC converter.

このように、PFC回路とDC−DCコンバータとを通るため、それぞれの回路を通過するときに損失があり、トータルの損失が大きくなる。また、PFC回路とDC−DCコンバータの2つの回路を備えていることで、回路構成が大きくなりそれだけ製造コストが高くなる。   As described above, since the PFC circuit and the DC-DC converter are passed, there is a loss when passing through the respective circuits, and the total loss is increased. In addition, since the two circuits of the PFC circuit and the DC-DC converter are provided, the circuit configuration becomes large and the manufacturing cost increases accordingly.

そこで、特開2004−135372号公報には、全波整流回路の出力間に直列に接続された第1、第2のスイッチング素子と、出力端間に直列に接続された第3、第4のスイッチング素子と、第1及び第2スイッチング素子の節点と第3及び第4スイッチング素子の節点との間に接続されたリアクトル(コイル)とを備え、前記第1スイッチング素子〜第4スイッチング素子とを同期しつつオンオフ制御(スイッチング制御)することで、入力電圧を降圧又は昇圧する力率改善コンバータが記載されている。   Therefore, Japanese Patent Application Laid-Open No. 2004-135372 discloses first and second switching elements connected in series between outputs of a full-wave rectifier circuit and third and fourth switches connected in series between output terminals. A switching element; and a reactor (coil) connected between a node of the first and second switching elements and a node of the third and fourth switching elements, and the first switching element to the fourth switching element. A power factor correction converter is described in which the input voltage is stepped down or stepped up by performing on / off control (switching control) while synchronizing.

また、特開平11―98825号にも力率改善回路が記載されている。この力率改善回路では、昇圧型コンバータと降圧型コンバータとを直列に配置し、入力電圧が所定の電圧以下のときは昇圧動作を行い、所定の電圧以上のときは昇圧型コンバータに含まれるスイッチング素子と、降圧型スイッチングコンバータに含まれるスイッチング素子とを同期制御し、降圧動作を行っている。   Japanese Patent Laid-Open No. 11-98825 also describes a power factor correction circuit. In this power factor correction circuit, a step-up converter and a step-down converter are arranged in series, and when the input voltage is lower than a predetermined voltage, a boost operation is performed, and when the input voltage is higher than a predetermined voltage, switching included in the step-up converter is performed. The device and the switching device included in the step-down switching converter are synchronously controlled to perform step-down operation.

以上のような、回路を用いることで、従来の電源装置のようにPFC回路で電圧を昇圧しなくてもよく、損失を低減することが可能である。   By using the circuit as described above, the voltage does not need to be boosted by the PFC circuit as in the conventional power supply device, and loss can be reduced.

特開2004−135372号公報JP 2004-135372 A 特開平11−98825号公報JP 11-98825 A

しかしながら、特開2004−135372号公報に記載の力率改善コンバータでは、4個のスイッチング素子のうち少なくとも2個を同期してスイッチングする構成となっており、また、特開平11−98825号公報に記載の力率改善回路では、降圧動作時に2個のスイッチング素子を同期してスイッチングするため、スイッチングによる効率が低下する。また、2個のスイッチング素子を同期してスイッチングする構成となっているため、前記2個のスイッチング素子に制御信号を送信する制御回路に高速駆動する素子を用いるか、前記制御信号を信号処理する処理回路(素子)を追加する必要があり、力率改善回路のコストが上昇する。   However, the power factor correction converter described in Japanese Patent Application Laid-Open No. 2004-135372 has a configuration in which at least two of the four switching elements are switched synchronously, and Japanese Patent Application Laid-Open No. 11-98825 discloses. In the described power factor correction circuit, since two switching elements are switched in synchronization during the step-down operation, the efficiency due to switching decreases. In addition, since the two switching elements are configured to be switched synchronously, an element that is driven at high speed is used in a control circuit that transmits a control signal to the two switching elements, or the control signal is signal-processed. It is necessary to add a processing circuit (element), which increases the cost of the power factor correction circuit.

そこで本発明は、電圧変換時の損失を低減することで、効率の低下を抑えることができる力率改善回路を提供することを目的とする。   Accordingly, an object of the present invention is to provide a power factor correction circuit capable of suppressing a decrease in efficiency by reducing a loss during voltage conversion.

上記目的を達成するため本発明は、交流を整流し直流に変換する整流手段と、第1スイッチング素子と、コイルと、第1ダイオードとを含み前記整流手段で変換された直流の電圧を降圧する降圧部と、第2スイッチング素子と、前記コイルと、第2ダイオードとを含み前記整流手段で変換された直流の電圧を昇圧する昇圧部と、前記第1スイッチング素子及び前記第2スイッチング素子のオン/オフを制御する制御手段とを備え、交流を任意の出力電圧の直流に変換する力率改善回路であって、前記制御手段は、前記整流手段より出力された整流波の半波長を、0Vから電圧が上昇する部分の一部である第1領域と、前記第1領域の後に始まり整流波が最大値を過ぎ電圧が下降する部分に終了する第2領域と、前記第2領域の後に始まり電圧が0Vになるまでの第3領域とに分け、前記第1領域及び前記第3領域では、前記第1スイッチング素子をオンにし、前記第2スイッチング素子をスイッチングする信号を出力し、前記第2領域では、前記第2スイッチング素子をオフにし、前期第1スイッチング素子をスイッチングすることを特徴とする。   In order to achieve the above object, the present invention includes a rectifying means for rectifying alternating current to convert it to direct current, a first switching element, a coil, and a first diode, and stepping down the direct current voltage converted by the rectifying means. A step-up unit that includes a step-down unit, a second switching element, the coil, and a second diode, boosts a DC voltage converted by the rectifier, and turns on the first switching element and the second switching element. A power factor improving circuit for converting alternating current into direct current of an arbitrary output voltage, wherein the control means converts the half wavelength of the rectified wave output from the rectifying means to 0V A first region that is part of the portion where the voltage rises from the first region, a second region that starts after the first region and ends at a portion where the rectified wave exceeds the maximum value and the voltage drops, and begins after the second region. Voltage In the first region and the third region, the first switching element is turned on and a signal for switching the second switching element is output in the first region and the third region. The second switching element is turned off to switch the first switching element in the previous period.

この構成によると、従来の力率改善回路のように、一度、高電圧に昇圧したのち、降圧して所望の電圧の直流を得る構成に比べて、高電圧に昇圧する回路が不要になる。また、高電圧に昇圧するときの損失を減らすことができる。また、整流電圧が低いときは昇圧し、高いときは降圧するので、高調波の発生を防ぐことができ、力率も改善することができる。   According to this configuration, a circuit for boosting to a high voltage is not required as compared to a configuration in which the voltage is once boosted to a high voltage and then stepped down to obtain a direct current of a desired voltage as in the conventional power factor correction circuit. Further, loss when boosting to a high voltage can be reduced. Further, since the voltage is boosted when the rectified voltage is low and the voltage is lowered when the rectified voltage is high, generation of harmonics can be prevented and the power factor can be improved.

上記構成において、前記制御手段は、前記出力電圧に応じて、前記第1領域と前記第2領域との切り替わりのタイミング及び(又は)前記第2領域と前記第3領域との切り替わりのタイミングを変更するものであってもよい。   In the above configuration, the control unit changes a switching timing between the first region and the second region and / or a switching timing between the second region and the third region in accordance with the output voltage. You may do.

上記構成において、前記制御手段は、前記第1領域と前記第2領域との切り替わりのタイミング及び前記第2領域と前記第3領域との切り替わりのタイミングを、前記整流波の半波長が0Vから上昇し始めてからの時間で管理していてもよい。   In the above configuration, the control means raises the switching timing between the first region and the second region and the switching timing between the second region and the third region from a half wavelength of the rectified wave increased from 0V. You may manage in the time after starting.

このとき、前記出力電圧ごとの、前記第1領域と前記第2領域との切り替わりのタイミング及び前記第2領域と前記第3領域との切り替わりのタイミングの情報を格納したテーブルが備えられており、前記制御手段が、前記テーブルより前記出力電圧に応じた前記第1領域と前記第2領域との切り替わりのタイミング及び前記第2領域と前記第3領域との切り替わりのタイミングを参照するようにしてもよい。   At this time, for each of the output voltages, a table storing information on the timing of switching between the first region and the second region and the timing of switching between the second region and the third region is provided, The control means may refer to the timing of switching between the first area and the second area and the timing of switching between the second area and the third area according to the output voltage from the table. Good.

上記構成において、前記制御手段が、前記第1領域と前記第2領域とが切り替わるタイミングを前記整流波が前記第1電圧値に到達した時点とし、前記第2領域と前記第3領域とが切り替わるタイミングを前記整流波が前記第2電圧値に到達した時点とする制御を行ってもよい。   In the above-mentioned configuration, the control means switches the first region and the second region to the time when the rectified wave reaches the first voltage value, and the second region and the third region are switched. You may perform control which makes a timing the time when the said rectification wave reaches | attains the said 2nd voltage value.

上記構成において、出力電圧ごとに設定される前記第1電圧値と前記第2電圧値のテーブルが備えられており、前記制御手段が、前記テーブルより出力電圧に応じた第1電圧値及び第2電圧値を参照するようにしてもよい。   In the above configuration, a table of the first voltage value and the second voltage value set for each output voltage is provided, and the control means uses the first voltage value and the second voltage according to the output voltage from the table. You may make it refer to a voltage value.

上記構成において、前記第1スイッチング素子が、前記第1ダイオードのアノードと前記整流手段の低電圧側の端子との間に配置されており、前記第1スイッチング素子の一方の出力側の電極と前記第2スイッチング素子の一方の出力側の電極が共通の節点に接続されていてもよい。   In the above configuration, the first switching element is disposed between an anode of the first diode and a low voltage side terminal of the rectifier, and one output side electrode of the first switching element and the One output-side electrode of the second switching element may be connected to a common node.

上記構成において、前記第1ダイオードに替えて第3スイッチング素子を、前記第2ダイオードに替えて第4スイッチング素子とし、前記制御手段は、前記第1スイッチング素子、前記第2スイッチング素子、前記第3スイッチング素子、前記第4スイッチング素子に制御信号を送るものであり、前記制御手段は、前記第1スイッチング素子をスイッチングするとき、前記第4スイッチング素子をオンにし、前記第3スイッチング素子を前記第1スイッチング素子と交互にオンオフする制御信号を出力し、第2スイッチング素子をスイッチングするとき、前記第3スイッチング素子をオフにし、前記第4スイッチング素子を前記第2スイッチング素子と交互にオンオフする制御信号を出力するようにしてもよい。   In the above configuration, the third switching element is replaced with the first diode, the fourth switching element is replaced with the second diode, and the control means includes the first switching element, the second switching element, and the third switching element. A switching element that sends a control signal to the fourth switching element, and the control means turns on the fourth switching element and switches the third switching element to the first when switching the first switching element. A control signal that alternately turns on and off the switching element is output, and when the second switching element is switched, the third switching element is turned off, and a control signal that turns the fourth switching element on and off alternately with the second switching element You may make it output.

上記構成において、前記出力電圧で充電されるキャパシタと、前記キャパシタの放電又は充電を切り替えるスイッチング素子とが備えられていてもよい。   The said structure WHEREIN: The capacitor charged with the said output voltage and the switching element which switches discharge or charge of the said capacitor may be provided.

上述した力率改善回路を使用するものとして、例えば、LEDのような直流で発光する発光源を備えた照明装置を挙げることができる。   As a device using the above-described power factor correction circuit, for example, a lighting device including a light emitting source that emits light with a direct current, such as an LED, can be cited.

本発明によると、効率の低下を抑制し、電圧変換時の効率の低下を抑えることができる力率改善回路を提供することができる。   ADVANTAGE OF THE INVENTION According to this invention, the power factor improvement circuit which can suppress the fall of efficiency and can suppress the fall of the efficiency at the time of voltage conversion can be provided.

本発明にかかる力率改善回路の一例を示す図である。It is a figure which shows an example of the power factor improvement circuit concerning this invention. 図1に示す制御回路の制御を示すタイミングチャートである。2 is a timing chart showing control of the control circuit shown in FIG. 図1に示す力率改善回路を用いて異なる制御方法で制御する場合の制御回路の制御を示すタイミングチャートである。It is a timing chart which shows control of the control circuit in the case of controlling by a different control method using the power factor improvement circuit shown in FIG. 本発明にかかる力率改善回路の他の例を示す図である。It is a figure which shows the other example of the power factor improvement circuit concerning this invention. 図4に示す力率改善回路を昇圧動作するときの制御信号である。5 is a control signal when the power factor correction circuit shown in FIG. 4 is boosted. 図4に示す力率改善回路を降圧動作するときの制御信号である。5 is a control signal when the power factor correction circuit shown in FIG. 4 is stepped down. 本発明にかかる力率改善回路のさらに他の例を示す図である。It is a figure which shows the further another example of the power factor improvement circuit concerning this invention. 図1に示す力率改善回路を用いた電源装置の図である。It is a figure of the power supply device using the power factor improvement circuit shown in FIG. 入力電圧を示す図である。It is a figure which shows an input voltage. 整流電圧を示す図である。It is a figure which shows a rectification voltage. 図8に示す力率改善回路に含まれる第2スイッチング素子のゲートに入力される制御信号である。FIG. 9 is a control signal input to the gate of the second switching element included in the power factor correction circuit shown in FIG. 8. 図8に示す力率改善回路に含まれる第1スイッチング素子のゲートに入力される制御信号である。FIG. 9 is a control signal input to the gate of the first switching element included in the power factor correction circuit shown in FIG. 8. FIG. 入力電流を示す図である。It is a figure which shows an input current. 整流電流を示す図である。It is a figure which shows a rectification current. 出力電圧を示す図である。It is a figure which shows an output voltage. 整流電圧を示す図である。It is a figure which shows a rectification voltage. 図8に示す力率改善回路に含まれる第2スイッチング素子のゲートに入力される制御信号である。FIG. 9 is a control signal input to the gate of the second switching element included in the power factor correction circuit shown in FIG. 8. 図8に示す力率改善回路に含まれる第1スイッチング素子のゲートに入力される制御信号である。FIG. 9 is a control signal input to the gate of the first switching element included in the power factor correction circuit shown in FIG. 8. FIG. 出力電圧を示す図である。It is a figure which shows an output voltage. 昇圧動作と降圧動作を切り替えるタイミングを変更したときの整流電圧を示す図である。It is a figure which shows the rectified voltage when the timing which switches pressure | voltage rise operation and pressure | voltage fall operation is changed. 出力電圧を示す図である。It is a figure which shows an output voltage. 図7に示す力率改善回路を用いた電源回路の図である。It is a figure of the power supply circuit using the power factor improvement circuit shown in FIG.

以下に本発明の実施形態について図面を参照して説明する。   Embodiments of the present invention will be described below with reference to the drawings.

(第1の実施形態)
図1は本発明にかかる力率改善回路の一例を示す図である。図1に示すように、力率改善回路Aは第1入力端子In1、第2入力端子In2、第1出力端子Out1及び第2出力端子Out2とを備えている。力率改善回路Aの第1入力端子In1及び第2入力端子In2には整流回路Rc(整流手段)を介して交流電源Paが接続されている。交流電源Paからの交流は整流回路Rcで直流の脈流に変換され、第1入力端子In1及び第2入力端子In2に入力される。なお、整流回路Rcの高電圧側が第1入力端子In1に接続されており、低電圧側が第2入力端子In2に接続されている。ここでは、整流回路Rcとして全波整流を行う回路を採用している。
(First embodiment)
FIG. 1 is a diagram showing an example of a power factor correction circuit according to the present invention. As shown in FIG. 1, the power factor correction circuit A includes a first input terminal In1, a second input terminal In2, a first output terminal Out1, and a second output terminal Out2. An AC power supply Pa is connected to the first input terminal In1 and the second input terminal In2 of the power factor correction circuit A through a rectifier circuit Rc (rectifier means). The alternating current from the alternating current power source Pa is converted into a direct current pulsating flow by the rectifier circuit Rc and input to the first input terminal In1 and the second input terminal In2. The high voltage side of the rectifier circuit Rc is connected to the first input terminal In1, and the low voltage side is connected to the second input terminal In2. Here, a circuit that performs full-wave rectification is employed as the rectifier circuit Rc.

また、第1出力端子Out1及び第2出力端子Out2には負荷として、25個のLED31が直列に接続されたLEDランプ3が接続されている。なお、第1出力端子Out1はLEDランプのプラス端子(LED31のアノード)が、第2出力端子Out2にはLEDランプ3のマイナス端子(LED31のカソード)がそれぞれ接続されている。また、第2入力端子In2及び整流回路Rcの低電圧側は接地線と接続している(第2入力端子In2は接地線と接続されていなくてもよい)。   Further, an LED lamp 3 having 25 LEDs 31 connected in series is connected as a load to the first output terminal Out1 and the second output terminal Out2. The first output terminal Out1 is connected to the positive terminal of the LED lamp (the anode of the LED 31), and the second output terminal Out2 is connected to the negative terminal of the LED lamp 3 (the cathode of the LED 31). Further, the second input terminal In2 and the low voltage side of the rectifier circuit Rc are connected to the ground line (the second input terminal In2 may not be connected to the ground line).

また、力率改善回路Aは、第1スイッチング素子Tr1と、第1ダイオードDi1と、コイルL1と、第2スイッチング素子Tr2と、第2ダイオードDi2と、キャパシタC1と、制御回路Cont(制御手段)とを備えている。第1スイッチング素子Tr1及び第2スイッチング素子Tr2は、n型MOSFETである。また、スイッチング回路としてバイポーラ型のトランジスタを用いる場合もあり、その場合、以下に示すソースがエミッタに、ゲートがベースに、ドレインがコレクタにそれぞれ置き換わる。   The power factor correction circuit A includes a first switching element Tr1, a first diode Di1, a coil L1, a second switching element Tr2, a second diode Di2, a capacitor C1, and a control circuit Cont (control means). And. The first switching element Tr1 and the second switching element Tr2 are n-type MOSFETs. In some cases, a bipolar transistor is used as the switching circuit. In this case, the source shown below is replaced with the emitter, the gate is replaced with the base, and the drain is replaced with the collector.

第1スイッチング素子Tr1は、ソースが第2入力端子In2と接続されている。また、第1スイッチング素子Tr1のドレインは第1ダイオードDi1のアノードが接続されている。また、第1スイッチング素子Tr1のドレインと第1ダイオードDi1のアノードとの接続点は、第2出力端子Out2と接続されている。第1ダイオードDi1のカソードはコイルL1の一端に接続されており、第1ダイオードDi1のカソードとコイルL1との接続点は、第1入力端子In1に接続されている。   The source of the first switching element Tr1 is connected to the second input terminal In2. The drain of the first switching element Tr1 is connected to the anode of the first diode Di1. The connection point between the drain of the first switching element Tr1 and the anode of the first diode Di1 is connected to the second output terminal Out2. The cathode of the first diode Di1 is connected to one end of the coil L1, and the connection point between the cathode of the first diode Di1 and the coil L1 is connected to the first input terminal In1.

また、コイルL1の他端は、第2スイッチング素子Tr2のドレイン及び第2ダイオードDi2のアノードと接続されている。そして、第2ダイオードDi2のカソードはキャパシタC1の一方の端子と接続され、さらにその接続点は、第1出力端子Out1と接続されている。また、キャパシタC1の他方の端部は第2出力端子Out2に接続されている。つまり、第2出力端子Out2には、キャパシタC1の他方の端子、LEDランプ3のマイナス端子、第1スイッチング素子Tr1のドレイン及び第1ダイオードDi1のアノードが接続されている。そして、第2スイッチング素子Tr2のソースは第2入力端子In2と接続されている。すなわち、第2入力端子In2には、第1スイッチング素子Tr1のソース及び第2スイッチング素子Tr2のソースとが接続されている。   The other end of the coil L1 is connected to the drain of the second switching element Tr2 and the anode of the second diode Di2. The cathode of the second diode Di2 is connected to one terminal of the capacitor C1, and the connection point is connected to the first output terminal Out1. The other end of the capacitor C1 is connected to the second output terminal Out2. That is, the other terminal of the capacitor C1, the negative terminal of the LED lamp 3, the drain of the first switching element Tr1, and the anode of the first diode Di1 are connected to the second output terminal Out2. The source of the second switching element Tr2 is connected to the second input terminal In2. That is, the source of the first switching element Tr1 and the source of the second switching element Tr2 are connected to the second input terminal In2.

力率改善回路Aでは、第1スイッチング素子Tr1、第1ダイオードDi1及びコイルL1で降圧コンバータを構成しており、第2スイッチング素子Tr2、第2ダイオードDi2及びコイルL1で昇圧コンバータを構成している。また、第1スイッチング素子Tr1及び第2スイッチング素子Tr2のゲートには、制御回路Contからの制御信号が入力されており、制御信号によって、オン/オフ切り替え制御される。さらに詳しく説明すると、第1スイッチング素子Tr1及び第2スイッチング素子Tr2は制御回路Contからの信号の電圧がHighレベルのときオンになり、Lowレベルのときオフになる。   In the power factor correction circuit A, the first switching element Tr1, the first diode Di1, and the coil L1 form a step-down converter, and the second switching element Tr2, the second diode Di2, and the coil L1 form a step-up converter. . In addition, a control signal from the control circuit Cont is input to the gates of the first switching element Tr1 and the second switching element Tr2, and on / off switching control is performed by the control signal. More specifically, the first switching element Tr1 and the second switching element Tr2 are turned on when the voltage of the signal from the control circuit Cont is at a high level, and turned off when the voltage is at a low level.

第1スイッチング素子Tr1、第1ダイオードDi1及びコイルL1で入力電圧を降圧して出力する降圧コンバータを構成している。また、第2スイッチング素子Tr2、第2ダイオードDi2及びコイルL1で入力電圧を昇圧する昇圧コンバータを構成している。すなわち、力率改善回路Aでは、降圧コンバータ及び昇圧コンバータで1個のコイルL1を共用する構成となっている。   The first switching element Tr1, the first diode Di1, and the coil L1 constitute a step-down converter that steps down and outputs an input voltage. The second switching element Tr2, the second diode Di2, and the coil L1 constitute a boost converter that boosts the input voltage. That is, the power factor correction circuit A has a configuration in which one coil L1 is shared by the step-down converter and the step-up converter.

力率改善回路Aは、第2スイッチング素子Tr2を常時オフにすることで、降圧コンバータとなる。すなわち、制御回路Contは、第2スイッチング素子Tr2のゲートにLowレベルの制御信号を送信し、第2スイッチング素子Tr2をオフにした状態で、第1スイッチング素子Tr1を短時間でオン/オフを切り替える(スイッチングする)ことで、第1入力端子In1及び第2入力端子In2に接続された整流回路Rcで整流された電圧(整流電圧Vpfc)が降圧され、第1出力端子Out1及び第2出力端子Out2から出力する。   The power factor correction circuit A becomes a step-down converter by always turning off the second switching element Tr2. That is, the control circuit Cont transmits a Low level control signal to the gate of the second switching element Tr2, and switches the first switching element Tr1 on and off in a short time with the second switching element Tr2 turned off. By switching (switching), the voltage (rectified voltage Vpfc) rectified by the rectifier circuit Rc connected to the first input terminal In1 and the second input terminal In2 is stepped down, and the first output terminal Out1 and the second output terminal Out2 Output from.

また、力率改善回路Aは、第1スイッチング素子Tr1を常時オンにすることで、昇圧コンバータとなる。すなわち、制御回路Contは、第1スイッチング素子Tr1のゲートにHighレベルの信号を送信し、第1スイッチング素子Tr1をオンにした状態で、第2スイッチング素子Tr2をスイッチングすることで、第1入力端子In1及び第2入力端子In2に接続された整流回路Rcで整流された電圧を昇圧し、第1出力端子Out1及び第2出力端子Out2から出力する。   The power factor correction circuit A becomes a boost converter by always turning on the first switching element Tr1. That is, the control circuit Cont transmits a High level signal to the gate of the first switching element Tr1, and switches the second switching element Tr2 in a state where the first switching element Tr1 is turned on. The voltage rectified by the rectifier circuit Rc connected to In1 and the second input terminal In2 is boosted and output from the first output terminal Out1 and the second output terminal Out2.

なお、図1に示す回路は、第1出力端子Out1と第2出力端子Out2とに接続されたキャパシタC1を備えている。このキャパシタC1が取り付けられていることで、コイルL1より出力される電圧(降圧時、昇圧時かかわらず)を平滑化し、LEDランプ3に平滑化した電圧を印加することができる。   The circuit shown in FIG. 1 includes a capacitor C1 connected to the first output terminal Out1 and the second output terminal Out2. Since the capacitor C1 is attached, the voltage output from the coil L1 (regardless of step-down or step-up) can be smoothed and the smoothed voltage can be applied to the LED lamp 3.

また、図1に示すように力率改善回路Aでは、第1スイッチング素子Tr1のソース及び第2スイッチング素子Tr2のソースがともに第2入力端子In2に接続されており(第1スイッチング素子Tr1のソースと第2スイッチング素子Tr2のソースが短絡されており)、さらに、第2入力端子In2は短絡されている。   1, in the power factor correction circuit A, the source of the first switching element Tr1 and the source of the second switching element Tr2 are both connected to the second input terminal In2 (the source of the first switching element Tr1). And the source of the second switching element Tr2 is short-circuited), and the second input terminal In2 is short-circuited.

また、図1に示すように、力率改善回路Aは、第1入力端子In1と第2入力端子In2の間の電圧(整流電圧Vpfc)を検出する整流電圧検出部Svpを有しており、整流電圧検出部Svpで検出された整流電圧Vpfc及び出力電圧検出部Svoで検出された出力電圧Voは、制御回路Contに入力されている。   As shown in FIG. 1, the power factor correction circuit A has a rectified voltage detection unit Svp that detects a voltage (rectified voltage Vpfc) between the first input terminal In1 and the second input terminal In2. The rectified voltage Vpfc detected by the rectified voltage detector Svp and the output voltage Vo detected by the output voltage detector Svo are input to the control circuit Cont.

制御回路Contは、力率改善回路Aを降圧コンバータあるいは昇圧コンバータとして駆動する回路である。制御回路Contは、第1スイッチング素子Tr1及び第2スイッチング素子Tr2のオン/オフを制御し、力率改善回路Aに降圧動作又は昇圧動作させる。   The control circuit Cont is a circuit that drives the power factor correction circuit A as a step-down converter or a step-up converter. The control circuit Cont controls on / off of the first switching element Tr1 and the second switching element Tr2, and causes the power factor correction circuit A to perform a step-down operation or a step-up operation.

以下に、制御回路の動作について、図面を参照して説明する。図2は図1に示す制御回路の制御を示すタイミングチャートである。図2に示すように、制御回路Contは、整流回路Rcより出力された整流電圧Vpfcは、正弦波の0V以上の半波長が並んだ形状を有している。   Hereinafter, the operation of the control circuit will be described with reference to the drawings. FIG. 2 is a timing chart showing control of the control circuit shown in FIG. As shown in FIG. 2, in the control circuit Cont, the rectified voltage Vpfc output from the rectifier circuit Rc has a shape in which half wavelengths of 0V or more of a sine wave are arranged.

図2に示す整流電圧Vpfcの半波長(一山)を、0Vと交差した部分から第1電圧V1までの間の第1領域F1と、電圧V1から最大電圧をへたのち第2電圧V2までの第2領域F2と、第2電圧から再び整流電圧Vpfcが0Vに到達するまでの第3領域F3に分けて説明する。また、図2には、第1スイッチング素子Tr1のゲート及び第2スイッチング素子Tr2に入力される制御信号を示している。   The half-wavelength (one peak) of the rectified voltage Vpfc shown in FIG. 2 is set to the first region F1 between the portion intersecting with 0V and the first voltage V1, and from the voltage V1 up to the second voltage V2. The second region F2 and the third region F3 until the rectified voltage Vpfc reaches 0V again from the second voltage will be described. FIG. 2 shows control signals input to the gate of the first switching element Tr1 and the second switching element Tr2.

図2に示すように、第1領域F1において、整流電圧Vpfcが低いので、力率改善回路Aを昇圧動作させる。つまり、制御回路Coutは第1スイッチング素子Tr1に常時Highレベルの信号を入力し、それと同時に第2スイッチング素子Tr2に短時間でHighレベルとLowレベルとに切り替わる信号(スイッチング信号)を入力する。これにより、第1スイッチング素子Tr1はオンであり、第2スイッチング素子Tr2をスイッチング制御する。これにより、力率改善回路Aは、整流電圧Vpfcを昇圧し、第1出力端子Out1より出力する。   As shown in FIG. 2, since the rectified voltage Vpfc is low in the first region F1, the power factor correction circuit A is boosted. That is, the control circuit Cout always inputs a high level signal to the first switching element Tr1, and simultaneously inputs a signal (switching signal) that switches between the high level and the low level in a short time to the second switching element Tr2. As a result, the first switching element Tr1 is on and the second switching element Tr2 is controlled to be switched. Thereby, the power factor correction circuit A boosts the rectified voltage Vpfc and outputs it from the first output terminal Out1.

また、第2領域F2では整流電圧Vpfcが高いので、力率改善回路Aを降圧動作させる。つまり、制御回路Coutは第2スイッチング素子Tr2に常時Lowレベルの信号を入力し、それと同時に第1スイッチング素子Tr1に短時間でHighレベルとLowレベルとに切り替わる信号(スイッチング信号)を入力する。これにより、第2スイッチング素子Tr2はオフであり、第1スイッチング素子Tr1をスイッチング制御する。これにより、力率改善回路Aは、整流電圧Vpfcを降圧し、第1出力端子Out1より出力する。   In addition, since the rectified voltage Vpfc is high in the second region F2, the power factor correction circuit A is stepped down. That is, the control circuit Cout always inputs a low level signal to the second switching element Tr2, and simultaneously inputs a signal (switching signal) that switches between the high level and the low level in a short time to the first switching element Tr1. Thereby, the second switching element Tr2 is off, and the first switching element Tr1 is controlled to be switched. Thereby, the power factor correction circuit A steps down the rectified voltage Vpfc and outputs it from the first output terminal Out1.

図2に示すように、整流電圧Vpfcは、第3領域F3で小さくなっている。力率改善回路Aを昇圧動作させる。制御回路Coutは第1スイッチング素子Tr1に常時Highレベルの信号を入力し、それと同時に第2スイッチング素子Tr2に短時間でHighレベルとLowレベルとに切り替わる信号(スイッチング信号)を入力する。これにより、第1スイッチング素子Tr1はオンであり、第2スイッチング素子Tr2をスイッチング制御する。これにより、力率改善回路Aは、整流電圧Vpfcを昇圧し、第1出力端子Out1より出力する。   As shown in FIG. 2, the rectified voltage Vpfc is small in the third region F3. The power factor correction circuit A is boosted. The control circuit Cout always inputs a high level signal to the first switching element Tr1, and simultaneously inputs a signal (switching signal) that switches between the high level and the low level in a short time to the second switching element Tr2. As a result, the first switching element Tr1 is on and the second switching element Tr2 is controlled to be switched. Thereby, the power factor correction circuit A boosts the rectified voltage Vpfc and outputs it from the first output terminal Out1.

図2に示すように、力率改善回路Aでは、整流電圧Vpfcが低い領域(第1領域F1及び第3領域F3)では電圧を昇圧し、整流電圧Vpfcが高い領域(第2領域F2)では電圧を降圧することで、第1入力端子In1に流れる電流値に波形を、整流電圧Vpfcの波形に沿う形状とすることができ、力率を改善している。   As shown in FIG. 2, in the power factor correction circuit A, the voltage is boosted in the region where the rectified voltage Vpfc is low (first region F1 and third region F3), and in the region where the rectified voltage Vpfc is high (second region F2). By stepping down the voltage, the waveform of the current value flowing through the first input terminal In1 can be shaped along the waveform of the rectified voltage Vpfc, thereby improving the power factor.

また、第1スイッチング素子Tr1又は第2スイッチング素子のいずれか一方のみのスイッチングだけでよいので、スイッチング素子のスイッチングによる損失を低減できる。また、2つのスイッチング素子を同期してスイッチングしなくてもよいことから、制御回路を高速動作させる必要がなく、それだけ、制御回路の構成を簡略化し、コストを低減することが可能である。   Further, since only one of the first switching element Tr1 and the second switching element need be switched, the loss due to switching of the switching element can be reduced. Further, since the two switching elements do not have to be switched synchronously, there is no need to operate the control circuit at high speed, and accordingly, the configuration of the control circuit can be simplified and the cost can be reduced.

このように、2つの電圧を決定することで、交流電源Paからの交流電圧の周波数や振幅がばらついても、精度のよい出力電圧を出力することが可能である。また、第1電圧V1及び第2電圧V2を適切に変動させることで、出力電圧を調整することができるので、交流電源Paからの交流電圧の周波数や振幅がばらついても、簡単な制御で所望の出力電圧を出力することが可能である。   Thus, by determining the two voltages, it is possible to output an accurate output voltage even if the frequency and amplitude of the AC voltage from the AC power supply Pa vary. In addition, since the output voltage can be adjusted by appropriately changing the first voltage V1 and the second voltage V2, even if the frequency and amplitude of the AC voltage from the AC power supply Pa vary, the desired voltage can be obtained by simple control. Can be output.

図3は図1に示す力率改善回路を用いて異なる制御方法で制御する場合の制御回路の制御を示すタイミングチャートである。図3に示すタイミングチャートでは、第1領域F1と第2領域F2とが切り替わるタイミングを、整流電圧Vpfcが0Vから上昇し始めてから時間T1経過した時点、第2領域F2と第3領域F3とが切り替わるタイミングを、第2領域F2に切り替わってから時間T2経過した時点として時間で管理している。   FIG. 3 is a timing chart showing control of the control circuit in the case where control is performed by a different control method using the power factor correction circuit shown in FIG. In the timing chart shown in FIG. 3, the timing at which the first region F1 and the second region F2 are switched is as follows. When the time T1 has elapsed after the rectified voltage Vpfc starts to rise from 0 V, the second region F2 and the third region F3 The switching timing is managed in terms of time as the time T2 has elapsed since switching to the second region F2.

上述しているように、力率改善回路Aは第1領域及び第3領域では昇圧動作を行い、第2領域では降圧動作を行っている。このように、時間で、昇圧動作及び降圧動作を切り替えることで、正確なタイミングで切り替えることができる。このことから、所望の電圧に精度よく合致する直流を出力することができる。また、時間を調整するだけであるので、制御回路Contの制御も簡略化することが可能である。   As described above, the power factor correction circuit A performs a step-up operation in the first region and the third region, and performs a step-down operation in the second region. In this way, switching between the step-up operation and the step-down operation over time can be performed at an accurate timing. From this, it is possible to output a direct current that accurately matches a desired voltage. Further, since only the time is adjusted, the control of the control circuit Cont can be simplified.

なお、このように時間で管理し、昇圧動作又は降圧動作を切り替える方法は、交流電源Paから周波数及び振幅のばらつきが少ない交流が供給される場合や、負荷がほとんど変わらない状態で用いる場合に向いている。   Note that the method of managing the time and switching the step-up operation or the step-down operation in this way is suitable when an alternating current with a small variation in frequency and amplitude is supplied from the alternating current power source Pa or when the load is used in a state where the load is hardly changed. ing.

すなわち、精度のよい入力電圧や変動の少ない負荷に電力を供給する回路に用いることで、データサイズを小さくすることができるので、小型化、簡略化することが可能である。また、時間で昇圧動作と降圧動作を切り替えるので制御が簡単である。   In other words, since the data size can be reduced by using the circuit for supplying power to a highly accurate input voltage or a load with little fluctuation, the size and the size can be simplified. Further, since the step-up operation and the step-down operation are switched over time, the control is simple.

なお、本実施形態では、第1領域、第2領域、第3領域を固定の領域としているが、第1領域又は第3領域(換言すると、昇圧動作と降圧動作との切り替えのタイミングのどちらか一方)を固定しておき、他方を変化させることで、出力電圧を変化させることが可能である。これにより、出力電圧の制御が容易となる。さらに、LEDランプのように負荷が変化しない場合、電圧ごとのルックアップテーブルを利用することができ、それだけ制御のために必要なテーブルのデータサイズを小さくすることができる。   In the present embodiment, the first region, the second region, and the third region are fixed regions, but either the first region or the third region (in other words, one of the switching timings of the step-up operation and the step-down operation). It is possible to change the output voltage by fixing one) and changing the other. This facilitates control of the output voltage. Further, when the load does not change like an LED lamp, a lookup table for each voltage can be used, and the data size of the table necessary for control can be reduced accordingly.

(第2の実施形態)
本発明にかかる力率改善回路の他の例について図面を参照して説明する。図4は本発明にかかる力率改善回路の他の例を示す図である。図4に示すように、力率改善回路Bは図1に示す力率改善回路Aの第1ダイオードDi1を第3スイッチング素子Tr3に、第2ダイオードDi2を第4スイッチング素子Tr4に置き換えた構成である。さらに、制御回路Contが第3スイッチング素子Tr3及び第4スイッチング素子Tr4にも制御信号を送信する構成となっている。それ以外は、力率改善回路Aと同じ構成を有しており、実質上、同じ部分には同じ符号を付すとともに、同じ部分の詳細な説明は省略する。
(Second Embodiment)
Another example of the power factor correction circuit according to the present invention will be described with reference to the drawings. FIG. 4 is a diagram showing another example of the power factor correction circuit according to the present invention. As shown in FIG. 4, the power factor correction circuit B has a configuration in which the first diode Di1 of the power factor correction circuit A shown in FIG. 1 is replaced with a third switching element Tr3 and the second diode Di2 is replaced with a fourth switching element Tr4. is there. Further, the control circuit Cont is configured to transmit a control signal to the third switching element Tr3 and the fourth switching element Tr4. Other than that, it has the same configuration as the power factor correction circuit A, and substantially the same parts are denoted by the same reference numerals and detailed description of the same parts is omitted.

上述しているように、力率改善回路Bでは、第1スイッチング素子Tr1及び第2スイッチング素子Tr2以外にも、第3スイッチング素子Tr3及び第4スイッチング素子Tr4が備えられている。   As described above, the power factor correction circuit B includes the third switching element Tr3 and the fourth switching element Tr4 in addition to the first switching element Tr1 and the second switching element Tr2.

力率改善回路Bでは、第1スイッチング素子Tr1をオン、第3スイッチング素子Tr3をオフにした状態で、第2スイッチング素子Tr2と第4スイッチング素子Tr4を交互にオン/オフすることで、昇圧コンバータとして動作する。   In the power factor improving circuit B, the second switching element Tr2 and the fourth switching element Tr4 are alternately turned on / off in a state where the first switching element Tr1 is turned on and the third switching element Tr3 is turned off. Works as.

このときの各スイッチング素子に供給される制御信号について図面を参照して説明する。図5は図4に示す力率改善回路を昇圧動作するときの制御信号を示している。図5に示すように、第1スイッチング素子Tr1には、常時Highレベルの制御信号が、第3スイッチング素子Tr3には常時Lowレベルの制御信号が制御回路Contから入力される。これにより、第1スイッチング素子Tr1は常時オン、第3スイッチング素子Tr3は常時オフになる。   Control signals supplied to the respective switching elements at this time will be described with reference to the drawings. FIG. 5 shows control signals when the power factor correction circuit shown in FIG. 4 is boosted. As shown in FIG. 5, the control signal Cont always receives a high-level control signal from the control circuit Cont and the third switching element Tr3 receives a control signal always at the low level. As a result, the first switching element Tr1 is always on, and the third switching element Tr3 is always off.

この状態において、第2スイッチング素子Tr2にHighレベルの制御信号が入力されているとき、第4スイッチング素子Tr4にLowレベルの制御信号が入力されている。また、逆に第2スイッチング素子Tr2にLowレベルの制御信号が入力されているとき、第4スイッチング素子Tr4にHighレベルの制御信号が入力される。つまり、第2スイッチング素子Tr2と第4スイッチング素子Tr4とは、一方がオンのとき、他方がオフ、一方がオフのとき他方がオンになるように駆動される(同期スイッチング)。   In this state, when a high level control signal is input to the second switching element Tr2, a low level control signal is input to the fourth switching element Tr4. Conversely, when a low level control signal is input to the second switching element Tr2, a high level control signal is input to the fourth switching element Tr4. That is, the second switching element Tr2 and the fourth switching element Tr4 are driven such that when one is on, the other is off, and when one is off, the other is on (synchronous switching).

また、力率改善回路Bでは、第2スイッチング素子tr2をオフ、第4スイッチング素子Tr4をオンにした状態で、第1スイッチング素子Tr1と第3スイッチング素子Tr3を交互にオン/オフすることで、降圧コンバータとして動作する。   In the power factor correction circuit B, the first switching element Tr1 and the third switching element Tr3 are alternately turned on / off while the second switching element tr2 is turned off and the fourth switching element Tr4 is turned on. Operates as a buck converter.

このときの各スイッチング素子に供給される制御信号について図面を参照して説明する。図6は図4に示す力率改善回路を降圧動作するときの制御信号を示している。図6に示すように、第2スイッチング素子Tr2には、常時Lowレベルの制御信号が、第4スイッチング素子Tr4には常時Highレベルの制御信号が制御回路Contから入力される。これにより、第2スイッチング素子Tr2は常時オフ、第4スイッチング素子Tr4は常時オンになる。   Control signals supplied to the respective switching elements at this time will be described with reference to the drawings. FIG. 6 shows control signals when the power factor correction circuit shown in FIG. 4 is stepped down. As shown in FIG. 6, the control signal Cont always receives a low-level control signal from the control circuit Cont and the fourth switching element Tr4 always receives a high-level control signal. Thereby, the second switching element Tr2 is always off, and the fourth switching element Tr4 is always on.

この状態において、第1スイッチング素子Tr1にHighレベルの制御信号が入力されているとき、第3スイッチング素子Tr3にLowレベルの制御信号が入力されている。また、逆に第1スイッチング素子Tr1にLowレベルの制御信号が入力されているとき、第3スイッチング素子Tr3にHighレベルの制御信号が入力される。つまり、第1スイッチング素子Tr1と第3スイッチング素子Tr3とは、一方がオンのとき、他方がオフ、一方がオフのとき他方がオンになるように駆動される(同期スイッチング)。   In this state, when a high level control signal is input to the first switching element Tr1, a low level control signal is input to the third switching element Tr3. Conversely, when a low level control signal is input to the first switching element Tr1, a high level control signal is input to the third switching element Tr3. That is, the first switching element Tr1 and the third switching element Tr3 are driven such that when one is on, the other is off, and when one is off, the other is on (synchronous switching).

力率改善回路Aと同様、力率改善回路Bにおいて制御回路Contは、整流回路Rcからの出力電圧である整流電圧Vpfcが出力電圧Voよりも低いとき、第1スイッチング素子Tr1〜第4スイッチング素子Tr4に、図5に示すような、昇圧動作を行う制御信号を送信する。また、整流電圧Vpfcが出力電圧Voよりも高いとき、制御回路Contは、第1スイッチング素子Tr1〜第4スイッチング素子Tr4に、図6に示すような、降圧動作を行う制御信号を送信する。   Similar to the power factor correction circuit A, in the power factor correction circuit B, the control circuit Cont has the first switching element Tr1 to the fourth switching element when the rectified voltage Vpfc, which is the output voltage from the rectifier circuit Rc, is lower than the output voltage Vo. A control signal for performing a boosting operation as shown in FIG. 5 is transmitted to Tr4. When the rectified voltage Vpfc is higher than the output voltage Vo, the control circuit Cont transmits a control signal for performing a step-down operation as shown in FIG. 6 to the first switching element Tr1 to the fourth switching element Tr4.

これにより、力率を改善することができるとともに、昇圧動作又は降圧動作を行うとき、2個のスイッチング素子を、一方をオン、他方をオフにした状態で、残りの2個のスイッチング素子を同期スイッチングすればよく、同期するスイッチング素子の個数が少ないので、それだけ、制御回路Contを簡略化することが可能である。   As a result, the power factor can be improved, and when performing the step-up operation or the step-down operation, the two switching elements are turned on and the other two switching elements are synchronized with the other turned off. It is only necessary to perform switching, and the number of synchronized switching elements is small, so that the control circuit Cont can be simplified accordingly.

(第3の実施形態)
本発明にかかる力率改善回路のさらに他の例について図面を参照して説明する。図7は本発明にかかる力率改善回路のさらに他の例の図である。図7に示す力率改善回路Cは出力側に、ちらつき防止用キャパシタC2と、ちらつき防止用スイッチング素子Troとを備えている。それ以外の部分は、図1に示す力率改善回路Aと同じ構成を有しており、実質上同じ部分には、同じ符号を付すとともに、同じ部分の詳細な説明は省略する。
(Third embodiment)
Still another example of the power factor correction circuit according to the present invention will be described with reference to the drawings. FIG. 7 is a diagram of still another example of the power factor correction circuit according to the present invention. The power factor correction circuit C shown in FIG. 7 includes a flicker prevention capacitor C2 and a flicker prevention switching element Tro on the output side. The other parts have the same configuration as that of the power factor correction circuit A shown in FIG. 1, and substantially the same parts are denoted by the same reference numerals and detailed description of the same parts is omitted.

力率改善回路Cは、交流を直流に変換して出力する回路である。日本国内において、交流の周波数は東日本で50Hz、西日本で60Hzであり、力率改善回路の出力は直流であるが、50Hz〜60Hzでゆらぐ。ゆらぎのある直流でLEDランプ3を点灯すると、LEDランプ3(LED31)がちらつく。力率改善回路AにおいてキャパシタC1の容量を大きくすることでこのようなちらつきの解消は可能であるが、キャパシタは容量を大きくすると体積が大きく、また、コストも高くなるので、小型化、低コスト化の妨げになる。   The power factor correction circuit C is a circuit that converts alternating current into direct current and outputs it. In Japan, the frequency of alternating current is 50 Hz in eastern Japan and 60 Hz in western Japan, and the output of the power factor correction circuit is direct current, but fluctuates between 50 Hz and 60 Hz. When the LED lamp 3 is turned on with fluctuation direct current, the LED lamp 3 (LED 31) flickers. Such a flicker can be eliminated by increasing the capacitance of the capacitor C1 in the power factor correction circuit A. However, the larger the capacitance, the larger the volume and the higher the cost of the capacitor. Hinders

そこで、このようなLED31のちらつきを抑制するため、図7に示す力率改善回路Cでは、第1出力端子Out1と第2出力端子Out2とをつなぐように、すなわち、負荷であるLEDランプ3と並列となるように接続されたちらつき防止用キャパシタC2と、第2ダイオードDi2のカソードとちらつき防止用キャパシタC2の一方の端子との間に配置されたちらつき防止用スイッチング素子Troとを備えている。図7に示すように、ちらつき防止用キャパシタC2は、キャパシタC1よりも出力側に取り付けられている。また、ちらつき防止用スイッチング素子Troは、キャパシタC1の一方の端子とちらつき防止用キャパシタC2の一方の端子との間に配置されている。   Therefore, in order to suppress such flickering of the LED 31, the power factor correction circuit C shown in FIG. 7 connects the first output terminal Out1 and the second output terminal Out2, that is, the LED lamp 3 as a load. The anti-flickering capacitor C2 is connected in parallel, and the anti-flickering switching element Tro is disposed between the cathode of the second diode Di2 and one terminal of the anti-flickering capacitor C2. As shown in FIG. 7, the flicker prevention capacitor C2 is attached to the output side of the capacitor C1. Further, the flicker prevention switching element Tro is arranged between one terminal of the capacitor C1 and one terminal of the flicker prevention capacitor C2.

ここで、力率改善回路Cによるちらつき抑制の方法について説明する。力率改善回路Cの出力(出力電流の電流値)が50Hz〜60Hzでゆらぐと、LED31の発光輝度も50Hz〜60Hzでゆらぐ。人間の目は60Hz以下の周波数で発光輝度が切り替わると、その切り替わりをちらつきとして視認する。そこで、ちらつき防止用スイッチング素子Troを高速で切り替えることで、LEDランプ3に供給される電流が微小時間で一定となるようにしている。ちらつき防止用スイッチング素子Troの動作周波数としては、人間の目でちらつきを認識できない程度の周波数(およそ200Hz)以上のものとすることで、ちらつきを抑制することができる。なお、ちらつき防止用スイッチング素子Troは制御回路Contからの信号によって、オンオフ制御されている。なお、ちらつき防止用スイッチング素子Troは、1MHz以上でスイッチングするとスイッチング損失が大きくなり、また、制御が複雑になるため、1MHz以下でスイッチングする。   Here, a method of suppressing flicker by the power factor correction circuit C will be described. When the output of the power factor correction circuit C (current value of the output current) fluctuates between 50 Hz and 60 Hz, the light emission luminance of the LED 31 also fluctuates between 50 Hz and 60 Hz. When the light emission luminance is switched at a frequency of 60 Hz or less, the human eye visually recognizes the switching as flickering. Therefore, the current supplied to the LED lamp 3 is made constant in a minute time by switching the flicker prevention switching element Tro at a high speed. As the operating frequency of the flicker prevention switching element Tro, flicker can be suppressed by setting it to a frequency (approximately 200 Hz) or more that is not recognized by human eyes. The flicker prevention switching element Tro is ON / OFF controlled by a signal from the control circuit Cont. Note that the switching element Tro for preventing flickering switches at 1 MHz or less because switching loss increases when the switching is performed at 1 MHz or more and the control becomes complicated.

また、ちらつき防止用スイッチング素子Troの動作周波数が高く、ごく短時間に一定の電流を供給すればよいので、キャパシタC1及びちらつき防止用キャパシタC2の容量が小さくても、LEDランプ3の点灯に必要な電流を供給することができる。   Further, since the operating frequency of the flicker prevention switching element Tro is high and a constant current has only to be supplied in a very short time, it is necessary to light the LED lamp 3 even if the capacitance of the capacitor C1 and the flicker prevention capacitor C2 is small. Current can be supplied.

以上のことより、力率改善回路Cでは、力率改善回路Aと同様、力率を改善することができるとともに、スイッチング素子のスイッチングによる損失を低減できる。また、2つのスイッチング素子を同期してスイッチングしなくてもよいことから、制御回路を高速動作させる必要がなく、それだけ、制御回路の構成を簡略化し、コストを低減することが可能である。さらに、大容量のキャパシタを用いたり、特殊な回路を利用したりすることなく、LEDのちらつきを防止することができる。   From the above, the power factor improvement circuit C can improve the power factor as well as the power factor improvement circuit A, and can reduce loss due to switching of the switching element. Further, since the two switching elements do not have to be switched synchronously, there is no need to operate the control circuit at high speed, and accordingly, the configuration of the control circuit can be simplified and the cost can be reduced. Furthermore, it is possible to prevent the flickering of the LED without using a large-capacity capacitor or using a special circuit.

また、本実施形態では、ちらつき防止用スイッチング素子Troを第1出力端子側(LEDランプ3のアノード側)に配置しているが、第2出力端子側(LEDランプ3のカソード側)に配置しても同様の動作を行う力率改善回路とすることが可能である。   In the present embodiment, the flicker prevention switching element Tro is disposed on the first output terminal side (the anode side of the LED lamp 3), but is disposed on the second output terminal side (the cathode side of the LED lamp 3). However, it is possible to provide a power factor correction circuit that performs the same operation.

(第1の実施例)
以上に示したような、本発明にかかる力率改善回路を用いた実施例について図面を参照して説明する。図7は本発明にかかる力率改善回路を用いた電源装置の図である。図7に示すように、電源装置Psは、力率改善回路Aと、交流電源Paと、交流電源Paからの入力電圧Vinを検出する交流電圧検出器Sviと、交流電源Paからの入力電流Iinを検出する交流電流検出器Saiと、交流電源Paからの交流を全波整流する整流回路Rcと、整流回路Rcで整流された整流電圧Vpfcを検出する整流電圧検出器Svpと、第1入力端子In1に流れる整流電流Ipfcを検出する整流電流検出器Sapと、力率改善回路の出力電圧Voutを検出する出力電圧検出器Svoとを備えている。
(First embodiment)
An embodiment using the power factor correction circuit according to the present invention as described above will be described with reference to the drawings. FIG. 7 is a diagram of a power supply device using the power factor correction circuit according to the present invention. As shown in FIG. 7, the power supply device Ps includes a power factor correction circuit A, an AC power source Pa, an AC voltage detector Svi that detects an input voltage Vin from the AC power source Pa, and an input current Iin from the AC power source Pa. An AC current detector Sai for detecting a rectifier, a rectifier circuit Rc for full-wave rectification of AC from the AC power supply Pa, a rectified voltage detector Svp for detecting a rectified voltage Vpfc rectified by the rectifier circuit Rc, and a first input terminal A rectified current detector Sap for detecting the rectified current Ipfc flowing in In1 and an output voltage detector Svo for detecting the output voltage Vout of the power factor correction circuit are provided.

図7に示す電源装置Psを昇圧動作する例について図面を参照して説明する。図8は入力電圧を示す図であり、図9は整流電圧を示す図であり、図10は図7に示す力率改善回路に含まれる第2スイッチング素子のゲートに入力される制御信号であり、図11は図7に示す力率改善回路に含まれる第1スイッチング素子のゲートに入力される制御信号であり、図12は入力電流を示す図であり、図13は整流電流を示す図であり、図14は出力電圧を示す図である。なお、図10、図11において、縦軸は1がHighレベル、0がLowレベルであることを示している。   An example of boosting operation of the power supply device Ps shown in FIG. 7 will be described with reference to the drawings. 8 is a diagram showing the input voltage, FIG. 9 is a diagram showing the rectified voltage, and FIG. 10 is a control signal inputted to the gate of the second switching element included in the power factor correction circuit shown in FIG. 11 is a control signal input to the gate of the first switching element included in the power factor correction circuit shown in FIG. 7, FIG. 12 is a diagram showing the input current, and FIG. 13 is a diagram showing the rectified current. FIG. 14 is a diagram showing the output voltage. In FIGS. 10 and 11, the vertical axis indicates that 1 is a high level and 0 is a low level.

図8に示すように、交流電源Paは、周波数f=50Hz、電圧の実効値Vrms=100V(ピーク値約140V)の交流電圧を整流回路Rcに入力している。この交流電圧を整流回路Rcで全波整流すると図9に示すような、正の電圧の脈波となる。   As shown in FIG. 8, the AC power supply Pa inputs an AC voltage having a frequency f = 50 Hz and an effective voltage value Vrms = 100 V (peak value of about 140 V) to the rectifier circuit Rc. When this AC voltage is full-wave rectified by the rectifier circuit Rc, a positive voltage pulse wave as shown in FIG. 9 is obtained.

制御回路Contは、整流電圧検出器Svpから整流電圧Vpfcを取得している。制御回路Contは、整流電圧Vpfcが0Vから100V(第1電圧V1に相当)に変化するまでの間(第1領域の間)、第1スイッチング素子Tr1のゲートにHighレベルの信号を入力しつつ、第2スイッチング素子Tr2のゲートに短時間でHighレベルとLowレベルとが切り替わる信号(スイッチング信号、図10参照)を入力する。   The control circuit Cont acquires the rectified voltage Vpfc from the rectified voltage detector Svp. While the rectified voltage Vpfc changes from 0 V to 100 V (corresponding to the first voltage V1) (during the first region), the control circuit Cont inputs a high level signal to the gate of the first switching element Tr1. Then, a signal (switching signal, see FIG. 10) for switching between the high level and the low level in a short time is input to the gate of the second switching element Tr2.

第1スイッチング素子Tr1がオンで、第2スイッチング素子Tr2がスイッチングされるので、力率改善回路Aは昇圧動作する。   Since the first switching element Tr1 is on and the second switching element Tr2 is switched, the power factor correction circuit A performs a boost operation.

整流電圧Vpfcが上昇し、100V(第1電圧V1)を超えると、制御回路Contは、第2スイッチング素子Tr2のゲートにLowレベルの信号を入力しつつ、第1スイッチング素子Tr1のゲートにスイッチング信号(図11参照)を入力する。これにより、第2スイッチング素子Tr2がオフで、第1スイッチング素子Tr1がスイッチングされるので、力率改善回路Aは降圧動作される。力率改善回路Aは整流電圧Vpfcが60Vに到達するまでの間(第2領域の間)、降圧動作をおこなう。   When the rectified voltage Vpfc rises and exceeds 100 V (first voltage V1), the control circuit Cont inputs a low level signal to the gate of the second switching element Tr2 and switches the switching signal to the gate of the first switching element Tr1. (See FIG. 11). As a result, the second switching element Tr2 is off and the first switching element Tr1 is switched, so that the power factor correction circuit A is stepped down. The power factor correction circuit A performs a step-down operation until the rectified voltage Vpfc reaches 60 V (during the second region).

そして、整流電圧Vpfcが60Vから0Vまでの間(第3領域の間)、第1スイッチング素子Tr1のゲートにHighレベルの信号を入力しつつ、第2スイッチング素子Tr2のゲートに短時間でHighレベルとLowレベルとが切り替わる信号(スイッチング信号、図10参照)を入力する。   Then, while the rectified voltage Vpfc is between 60 V and 0 V (during the third region), a high level signal is input to the gate of the first switching element Tr1, and the high level is input to the gate of the second switching element Tr2 in a short time. And a signal for switching between low level and low level (switching signal, see FIG. 10).

このように、力率改善回路Aで整流電圧Vpfcを昇圧又は降圧し、キャパシタC1で平滑化することで、図14に示すような、ほぼ一定の出力電圧を出力することができる。また、整流電圧Vpfcが小さいとき昇圧し、大きいとき降圧することで、電流が流れにくかったり、短期間に大電流が流れたりするのを抑制している。これにより、交流電源Paからの入力電流Iin及び整流回路Rcからの整流電流Ipfcは、それぞれ、図12、図13に示すような波形になる。図12に示す入力電流Iinの波形は入力電圧Vinと、図13に示す整流電流Ipfcの波形は整流電圧Vpfcとそれぞれ近似した形状となっており、力率改善回路AがPFC回路であるとともに、力率を改善できていることがわかる。   As described above, by boosting or stepping down the rectified voltage Vpfc by the power factor correction circuit A and smoothing it by the capacitor C1, it is possible to output a substantially constant output voltage as shown in FIG. In addition, by increasing the voltage when the rectified voltage Vpfc is small and by decreasing the voltage when the rectified voltage Vpfc is large, it is possible to prevent current from flowing easily or flowing a large current in a short time. Thereby, the input current Iin from the AC power source Pa and the rectified current Ipfc from the rectifier circuit Rc have waveforms as shown in FIGS. 12 and 13, respectively. The waveform of the input current Iin shown in FIG. 12 is similar to the input voltage Vin, and the waveform of the rectified current Ipfc shown in FIG. 13 is approximate to the rectified voltage Vpfc, and the power factor correction circuit A is a PFC circuit. It can be seen that the power factor has been improved.

(第2の実施例)
第2の実施例では、制御方法が異なる以外は、第1の実施例と同じであり、実質上同じ部分には同じ符号が付してある。図15は整流電圧を示す図であり、図16は図7に示す力率改善回路に含まれる第2スイッチング素子のゲートに入力される制御信号であり、図17は図7に示す力率改善回路に含まれる第1スイッチング素子のゲートに入力される制御信号であり、図18は出力電圧を示す図である。
(Second embodiment)
The second embodiment is the same as the first embodiment except that the control method is different, and substantially the same parts are denoted by the same reference numerals. 15 is a diagram showing the rectified voltage, FIG. 16 is a control signal input to the gate of the second switching element included in the power factor correction circuit shown in FIG. 7, and FIG. 17 is a power factor improvement shown in FIG. FIG. 18 is a diagram illustrating an output voltage, which is a control signal input to the gate of the first switching element included in the circuit.

第2の実施例では第1の実施例と同じ(図8に示すような)、周波数f=50Hz、電圧の実効値Vrms=100V(ピーク値約140V)の交流電圧を整流回路Rcに入力している。この交流電圧を整流回路Rcで全波整流すると図9に示すような、正の電圧の脈波となる。   In the second embodiment, an AC voltage having the same frequency as that of the first embodiment (as shown in FIG. 8) and having a frequency f = 50 Hz and an effective voltage value Vrms = 100 V (peak value about 140 V) is input to the rectifier circuit Rc. ing. When this AC voltage is full-wave rectified by the rectifier circuit Rc, a positive voltage pulse wave as shown in FIG. 9 is obtained.

制御回路Contは、整流電圧検出器Svpから整流電圧Vpfcを取得している。図15に示すように、制御回路Contは、整流電圧Vpfcが0Vから上昇し始めて2.5msの間(第1領域の間)、第1スイッチング素子Tr1のゲートにHighレベルの信号を入力しつつ、第2スイッチング素子Tr2のゲートに短時間でHighレベルとLowレベルとが切り替わる信号を入力する(図16参照)。   The control circuit Cont acquires the rectified voltage Vpfc from the rectified voltage detector Svp. As shown in FIG. 15, the control circuit Cont inputs a high-level signal to the gate of the first switching element Tr1 for 2.5 ms (during the first region) after the rectified voltage Vpfc starts to rise from 0V. Then, a signal for switching between the high level and the low level in a short time is input to the gate of the second switching element Tr2 (see FIG. 16).

整流電圧Vpfcが0Vから上昇し始めて2.5msを超え8.5msまでの間(第2領域の間)、制御回路Contは、第2スイッチング素子Tr2のゲートにLowレベルの信号を入力しつつ、第1スイッチング素子Tr1のゲートにスイッチング信号(図17参照)を入力する。これにより、第2スイッチング素子Tr2がオフで、第1スイッチング素子Tr1がスイッチングされるので、力率改善回路Aは降圧動作される。   While the rectified voltage Vpfc starts to rise from 0V and exceeds 2.5 ms to 8.5 ms (during the second region), the control circuit Cont inputs a low level signal to the gate of the second switching element Tr2, A switching signal (see FIG. 17) is input to the gate of the first switching element Tr1. As a result, the second switching element Tr2 is off and the first switching element Tr1 is switched, so that the power factor correction circuit A is stepped down.

そして、整流電圧Vpfcが0Vから上昇し始めて8.5msを超え10msまでの間(第3領域の間)、第1スイッチング素子Tr1のゲートにHighレベルの信号を入力しつつ、第2スイッチング素子Tr2のゲートに短時間でHighレベルとLowレベルとが切り替わる信号(スイッチング信号、図16参照)を入力する。   Then, the rectified voltage Vpfc starts to increase from 0V and exceeds 8.5 ms to 10 ms (during the third region), while inputting a High level signal to the gate of the first switching element Tr1, the second switching element Tr2 A signal (switching signal, see FIG. 16) for switching between the high level and the low level in a short time is input to the gate of the first gate.

このように、力率改善回路Aを制御することで、図18に示すように、約72Vの直流電圧が出力される。   Thus, by controlling the power factor correction circuit A, a DC voltage of about 72 V is output as shown in FIG.

また、図19は昇圧動作と降圧動作を切り替えるタイミングを変更したときの整流電圧を示す図であり、図20は出力電圧を示す図である。図19に示すように、第2領域を2.5ms〜6.0ms(3.5ms間)とし、その間、制御回路Contは、第2スイッチング素子Tr2のゲートにLowレベルの信号を入力しつつ、第1スイッチング素子Tr1のゲートにスイッチング信号を入力する。これにより、第2スイッチング素子Tr2がオフで、第1スイッチング素子Tr1がスイッチングされるので、力率改善回路Aは降圧動作される。   FIG. 19 is a diagram showing the rectified voltage when the timing for switching between the step-up operation and the step-down operation is changed, and FIG. 20 is a diagram showing the output voltage. As illustrated in FIG. 19, the second region is set to 2.5 ms to 6.0 ms (between 3.5 ms), and during that time, the control circuit Cont inputs a low level signal to the gate of the second switching element Tr2, A switching signal is input to the gate of the first switching element Tr1. As a result, the second switching element Tr2 is off and the first switching element Tr1 is switched, so that the power factor correction circuit A is stepped down.

第3領域として、6.0ms〜10ms(4ms)とし、その間、第1スイッチング素子Tr1のゲートにHighレベルの信号を入力しつつ、第2スイッチング素子Tr2のゲートに短時間でHighレベルとLowレベルとが切り替わる信号を入力する。   The third region is set to 6.0 ms to 10 ms (4 ms), and during that time, a high level signal is input to the gate of the first switching element Tr1, and a high level and a low level are quickly input to the gate of the second switching element Tr2. Input a signal for switching between and.

このように、力率改善回路Aを制御することで、図20に示すように、約90Vの直流電圧が出力される。   Thus, by controlling the power factor correction circuit A, a DC voltage of about 90 V is output as shown in FIG.

以上のことから、第1領域と第1領域の切り替わりのタイミングを固定し、第2領域と第3領域との切り替わりのタイミングを変更することで、出力電圧を変更できることができる。なお、本実施例では、第1領域と第2領域の切り替わりのタイミングを固定としているが、第1領域と第2領域の切り替わりのタイミングを変更し、第2領域と第3領域の切り替わりのタイミングを固定しても同様であることは言うまでもない。   From the above, the output voltage can be changed by fixing the switching timing of the first region and the first region and changing the switching timing of the second region and the third region. In this embodiment, the switching timing of the first area and the second area is fixed, but the switching timing of the first area and the second area is changed, and the switching timing of the second area and the third area is changed. Needless to say, it is the same even if fixed.

なお、交流電源Paからの交流波形が常に一定である場合、出力電圧によって、第1領域、第2領域及び第3領域のルックアップテーブルを備えておき、所望の出力電圧によってテーブルを読み出すようにすることも可能である。   When the alternating current waveform from the alternating current power supply Pa is always constant, a lookup table for the first region, the second region, and the third region is prepared according to the output voltage, and the table is read out according to the desired output voltage. It is also possible to do.

(第3の実施例)
以上に示したような、本発明にかかる力率改善回路を用いた他の実施例について図面を参照して説明する。図22は図7に示す力率改善回路を用いた電源装置の図である。本発明にかかる力率改善回路Cは、ACをDCに変換して出力する回路である。
(Third embodiment)
Another embodiment using the power factor correction circuit according to the present invention as described above will be described with reference to the drawings. FIG. 22 is a diagram of a power supply device using the power factor correction circuit shown in FIG. The power factor correction circuit C according to the present invention is a circuit that converts AC into DC and outputs the result.

電源装置Ps2は、力率改善回路Cを用いるとともに、出力電流Aoutを検出する出力電流検出器Saoとを備えている以外は、図8に示す電源装置Psと同じ構成を有しており、実質上同じ部分には、同じ符号が付してあるとともに、同じ部分の詳細な説明は省略する。   The power supply device Ps2 has the same configuration as the power supply device Ps shown in FIG. 8 except that it uses the power factor correction circuit C and includes an output current detector Sao that detects the output current Aout. The same parts are denoted by the same reference numerals, and detailed description of the same parts is omitted.

制御回路Contは、出力電流検出器Saoで検出される出力電流を検出しているとともに、その出力電流に基づいて、ちらつき防止用スイッチング素子Troのオンオフを切り替える。詳しく説明すると、出力電流検出器Saoにて検出される電流によって、微小時間内で平均電流が一定になるように、ちらつき防止用スイッチング素子Troを制御する。   The control circuit Cont detects the output current detected by the output current detector Sao, and switches the flicker prevention switching element Tro on and off based on the output current. More specifically, the flicker prevention switching element Tro is controlled so that the average current becomes constant within a very short time by the current detected by the output current detector Sao.

ちらつき防止用スイッチング素子Troを10kHzで動作させる場合について説明する。例えば、出力電流検出器Saoで検出される電流値が10Aで、LEDランプ3に供給する電流の平均値が1Aであるとすると、制御回路Contはちらつき防止用スイッチング素子Troをオンデューティ0.1(ちらつき防止用スイッチング素子Troのオン時間0.1ms、オフ時間0.9ms)で駆動する。   A case where the flicker prevention switching element Tro is operated at 10 kHz will be described. For example, if the current value detected by the output current detector Sao is 10 A and the average value of the current supplied to the LED lamp 3 is 1 A, the control circuit Cont sets the flicker prevention switching element Tro to an on-duty of 0.1. (The flicker prevention switching element Tro has an on time of 0.1 ms and an off time of 0.9 ms).

このとき、0・1msの間にちらつき防止用キャパシタC2が充電され、0.9msの間に放電されることで、LEDランプ3に電流が供給され、LED31が発光する。LED31が発光することで、ちらつき防止用キャパシタC2は放電され、電流値が変化し、LED31の輝度は低下する(C2の容量が小さい場合は0.9ms以内に放電され、LEDランプ3に電流が供給されなくなる)。このときの周波数は10kHzであり、人間の目では認識することができず、LED31のちらつきを抑制することが可能である。   At this time, the flicker prevention capacitor C2 is charged for 0.1 ms, and discharged for 0.9 ms, so that a current is supplied to the LED lamp 3 and the LED 31 emits light. When the LED 31 emits light, the flickering prevention capacitor C2 is discharged, the current value changes, and the brightness of the LED 31 decreases (when the capacity of C2 is small, the capacitor is discharged within 0.9 ms, and the current flows to the LED lamp 3). No longer supplied). The frequency at this time is 10 kHz, and cannot be recognized by human eyes, and the flickering of the LED 31 can be suppressed.

また、同様に出力電流検出器Saoが2Aの場合オンデューティ0.5で駆動することで、平均1Aの電流をLEDランプ3に供給する。この場合も、LED31は高速でオンオフを繰り返すので、人間の目でLED31のちらつきを認識できない。   Similarly, when the output current detector Sao is 2 A, the LED lamp 3 is supplied with an average current of 1 A by driving at an on-duty of 0.5. Also in this case, since the LED 31 is repeatedly turned on and off at high speed, flickering of the LED 31 cannot be recognized by human eyes.

なお、上述の例では、ちらつき防止用スイッチング素子Troを10kHzで駆動する例について説明しているが、これに限定されるものではなく、人間の目で認識が不可能であるとされている200Hz以上であればよい。また、制御の容易さを考えて上限は1MHz程度であることが好ましい。   In the above-described example, an example in which the flicker prevention switching element Tro is driven at 10 kHz has been described. However, the present invention is not limited to this, and 200 Hz, which cannot be recognized by human eyes. That is all you need. In consideration of ease of control, the upper limit is preferably about 1 MHz.

なお、力率改善回路による出力電流が、LEDランプ3に供給する電流の平均値よりも高くなるように第1スイッチング素子Tr1及び第2スイッチング素子Tr2の制御がなされる。なぜなら、例えば、力率改善回路による出力電流がLEDランプ3に供給する電流の平均値が同じ場合、ちらつき防止用スイッチング素子Troのオンデューティが1になり、ちらつき防止用スイッチング素子Troが常時オンとなり、ちらつき防止効果がなくなるためである。   The first switching element Tr1 and the second switching element Tr2 are controlled such that the output current from the power factor correction circuit is higher than the average value of the current supplied to the LED lamp 3. This is because, for example, when the output current from the power factor correction circuit has the same average value of the current supplied to the LED lamp 3, the on-duty of the flicker prevention switching element Tro becomes 1, and the flicker prevention switching element Tro is always on. This is because the flicker prevention effect is lost.

以上のことより、本発明にかかる力率改善回路を利用することで、スイッチング制御を簡略化し、制御回路の構成を簡略化することができる。また、従来の回路のようにPFC回路で昇圧する必要がないので、それだけ、電圧変換時の効率の低下を抑制することができる。さらには、2個のスイッチング素子を駆動するときに、同期スイッチングが不要であるので、スイッチング素子を同期スイッチングによる損失を抑えることが可能であり、電圧変換時の効率の低下を抑制することが可能である。   As described above, by using the power factor correction circuit according to the present invention, the switching control can be simplified and the configuration of the control circuit can be simplified. In addition, since there is no need to boost the voltage with a PFC circuit as in the conventional circuit, a decrease in efficiency during voltage conversion can be suppressed accordingly. Furthermore, when switching two switching elements, synchronous switching is not required, so it is possible to suppress losses due to synchronous switching of the switching elements, and it is possible to suppress a decrease in efficiency during voltage conversion. It is.

また、上述のスイッチング素子として、MOSFETを用いるものとしているが、これに限定されるものではなく、例えば、バイポーラ型のトランジスタ、MOSトランジスタ、IGBT等のスイッチング素子を広く採用することができる。   Further, although the MOSFET is used as the switching element described above, the present invention is not limited to this, and for example, a switching element such as a bipolar transistor, a MOS transistor, or an IGBT can be widely used.

以上、本発明の実施形態について説明したが、本発明はこの内容に限定されるものではない。また本発明の実施形態は、発明の趣旨を逸脱しない限り、種々の改変を加えることが可能である。   As mentioned above, although embodiment of this invention was described, this invention is not limited to this content. The embodiments of the present invention can be variously modified without departing from the spirit of the invention.

本発明にかかる照明用電源回路は、LED、有機EL等の直流電流で点灯するとともに、オンオフのデューティーを変更することで、照度(明るさ)を調整する照明装置に用いることが可能である。   The illumination power supply circuit according to the present invention can be used in an illumination device that adjusts illuminance (brightness) by lighting with a direct current such as an LED or an organic EL and changing an on / off duty.

Tr1 第1スイッチング素子
Tr2 第2スイッチング素子
Di1 第1ダイオード
Di2 第2ダイオード
Cont 制御回路
C1 キャパシタ
L1 コイル
3 LEDランプ
31 LED
Tr1 first switching element Tr2 second switching element Di1 first diode Di2 second diode Cont control circuit C1 capacitor L1 coil 3 LED lamp 31 LED

Claims (10)

交流を整流し直流に変換する整流手段と、
第1スイッチング素子と、コイルと、第1ダイオードとを含み前記整流手段で変換された直流の電圧を降圧する降圧部と、
第2スイッチング素子と、前記コイルと、第2ダイオードとを含み前記整流手段で変換された直流の電圧を昇圧する昇圧部と、
前記第1スイッチング素子及び前記第2スイッチング素子のオン/オフを制御する制御手段とを備え、交流を任意の出力電圧の直流に変換する力率改善回路であって、
前記制御手段は、前記整流手段より出力された整流波の半波長を、0Vから電圧が上昇する部分の一部である第1領域と、前記第1領域の後に始まり整流波が最大値を過ぎ電圧が下降する部分に終了する第2領域と、前記第2領域の後に始まり電圧が0Vになるまでの第3領域とに分け、
前記第1領域及び前記第3領域では、前記第1スイッチング素子をオンにし、前記第2スイッチング素子をスイッチングする制御信号を出力し、前記第2領域では、前記第2スイッチング素子をオフに、前記第1スイッチング素子をスイッチングする制御信号を出力することを特徴とする力率改善回路。
Rectifying means for rectifying alternating current and converting it into direct current;
A step-down unit including a first switching element, a coil, and a first diode, for stepping down a DC voltage converted by the rectifier;
A boosting unit that boosts a direct-current voltage converted by the rectifying means, including a second switching element, the coil, and a second diode;
Control means for controlling on / off of the first switching element and the second switching element, and a power factor correction circuit for converting alternating current into direct current of an arbitrary output voltage,
The control means sets the half wavelength of the rectified wave output from the rectifying means to a first region that is a part of a portion where the voltage rises from 0 V, and the rectified wave that starts after the first region exceeds the maximum value. Divided into a second region that ends at the part where the voltage drops and a third region that starts after the second region and reaches the voltage of 0V,
In the first region and the third region, the first switching element is turned on and a control signal for switching the second switching element is output. In the second region, the second switching element is turned off. A power factor correction circuit, characterized by outputting a control signal for switching the first switching element.
前記制御手段は、前記出力電圧に応じて、前記第1領域と前記第2領域との切り替わりのタイミング及び(又は)前記第2領域と前記第3領域との切り替わりのタイミングを変更する請求項1に記載の力率改善回路。   2. The control means changes a switching timing between the first area and the second area and / or a switching timing between the second area and the third area in accordance with the output voltage. Power factor correction circuit described in 1. 前記制御手段は、前記第1領域と前記第2領域との切り替わりのタイミング及び前記第2領域と前記第3領域との切り替わりのタイミングを、前記整流波の半波長が0Vから上昇し始めてからの時間で管理している請求項1又は請求項2に記載の力率改善回路。   The control means determines the switching timing between the first region and the second region and the switching timing between the second region and the third region after the half wavelength of the rectified wave starts to rise from 0V. 3. The power factor correction circuit according to claim 1, wherein the power factor improvement circuit is managed by time. 前記出力電圧ごとの、前記第1領域と前記第2領域との切り替わりのタイミング及び前記第2領域と前記第3領域との切り替わりのタイミングの情報を格納したテーブルを備えており、
前記制御手段は、前記テーブルより出力電圧に応じた前記第1領域と前記第2領域との切り替わりのタイミング及び前記第2領域と前記第3領域との切り替わりのタイミングを参照する請求項3に記載の力率改善回路。
A table storing information on the switching timing of the first region and the second region and the switching timing of the second region and the third region for each output voltage;
The said control means refers to the switching timing of the said 1st area | region and the said 2nd area | region according to output voltage from the said table, and the switching timing of the said 2nd area | region and the said 3rd area | region. Power factor correction circuit.
前記制御手段は、前記第1領域と前記第2領域とが切り替わるタイミングを前記整流波が前記第1電圧値に到達した時点とし、前記第2領域と前記第3領域とが切り替わるタイミングを前記整流波が前記第2電圧値に到達した時点とする請求項1又は請求項2に記載の力率改善回路。   The control means sets a timing at which the first region and the second region are switched as a time when the rectified wave reaches the first voltage value, and a timing at which the second region and the third region are switched as the rectification. 3. The power factor correction circuit according to claim 1, wherein the power factor correction circuit is a time point when a wave reaches the second voltage value. 4. 出力電圧ごとの、前記第1電圧値と前記第2電圧値の情報を格納したテーブルを備えており、
前記制御手段は、前記テーブルより出力電圧に応じた第1電圧値及び第2電圧値を参照する請求項5に記載の力率改善回路。
A table storing information of the first voltage value and the second voltage value for each output voltage;
6. The power factor correction circuit according to claim 5, wherein the control means refers to a first voltage value and a second voltage value corresponding to an output voltage from the table.
前記第1スイッチング素子が、前記第1ダイオードのアノードと前記整流手段の低電圧側の端子との間に配置されており、前記第1スイッチング素子の一方の出力側の電極と前記第2スイッチング素子の一方の出力側の電極が共通の節点に接続されている請求項1から請求項6のいずれかに記載の力率改善回路。   The first switching element is disposed between an anode of the first diode and a low voltage side terminal of the rectifying means, and one output side electrode of the first switching element and the second switching element The power factor correction circuit according to any one of claims 1 to 6, wherein one of the output electrodes is connected to a common node. 前記第1ダイオードに替えて第3スイッチング素子を、前記第2ダイオードに替えて第4スイッチング素子とし、
前記制御手段は、前記第1スイッチング素子、前記第2スイッチング素子、前記第3スイッチング素子、前記第4スイッチング素子に制御信号を送るものであり、
前記制御手段は、前記第1スイッチング素子をスイッチングするとき、前記第4スイッチング素子をオンにし、前記第3スイッチング素子を前記第1スイッチング素子と交互にオンオフする制御信号を出力し、第2スイッチング素子をスイッチングするとき、前記第3スイッチング素子をオフにし、前記第4スイッチング素子を前記第2スイッチング素子と交互にオンオフする制御信号を出力する請求項1から請求項6のいずれかに記載の力率改善回路。
A third switching element instead of the first diode, a fourth switching element instead of the second diode;
The control means sends a control signal to the first switching element, the second switching element, the third switching element, and the fourth switching element;
The control means outputs a control signal for turning on the fourth switching element and turning on and off the third switching element alternately with the first switching element when switching the first switching element; The power factor according to any one of claims 1 to 6, wherein a control signal that turns off the third switching element and turns on and off the fourth switching element alternately with the second switching element is output when switching the power supply. Improvement circuit.
前記出力電圧で充電されるキャパシタと、
前記キャパシタの放電又は充電を切り替えるスイッチング素子とを備えている請求項1から請求項7のいずれかに記載の力率改善回路。
A capacitor charged with the output voltage;
The power factor correction circuit according to claim 1, further comprising a switching element that switches discharging or charging of the capacitor.
請求項1から請求項9のいずれかに記載の力率改善回路を使用したことを特徴とする照明装置。   An illumination apparatus using the power factor correction circuit according to any one of claims 1 to 9.
JP2011185901A 2011-08-29 2011-08-29 Power factor correction circuit Expired - Fee Related JP5525494B2 (en)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2011185901A JP5525494B2 (en) 2011-08-29 2011-08-29 Power factor correction circuit
US13/598,363 US9293984B2 (en) 2011-08-29 2012-08-29 Illumination apparatus and power supply circuit
CN201210311940.3A CN102969911B (en) 2011-08-29 2012-08-29 Power circuit and use the lighting device of this power circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011185901A JP5525494B2 (en) 2011-08-29 2011-08-29 Power factor correction circuit

Publications (2)

Publication Number Publication Date
JP2013048516A true JP2013048516A (en) 2013-03-07
JP5525494B2 JP5525494B2 (en) 2014-06-18

Family

ID=48011189

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011185901A Expired - Fee Related JP5525494B2 (en) 2011-08-29 2011-08-29 Power factor correction circuit

Country Status (1)

Country Link
JP (1) JP5525494B2 (en)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013066273A (en) * 2011-09-16 2013-04-11 Sharp Corp Voltage transducer
JP2015154692A (en) * 2014-02-19 2015-08-24 三菱電機株式会社 Electric power converter
KR20170023610A (en) * 2015-08-24 2017-03-06 엘지이노텍 주식회사 Light source module and vehicle for using the same
WO2019073904A1 (en) * 2017-10-13 2019-04-18 ナブテスコ株式会社 Ac-ac converter circuit
CN113630937A (en) * 2021-08-04 2021-11-09 珠海雷特科技股份有限公司 Power factor switching circuit, LED lamp driving module and working method thereof

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05176544A (en) * 1991-03-15 1993-07-13 Emerson Electric Co Converter
JPH06217532A (en) * 1992-12-15 1994-08-05 Kokka O Power supply rectification circuit
JP2001145358A (en) * 1999-11-16 2001-05-25 Sanyo Electric Co Ltd Power supply
JP2004015944A (en) * 2002-06-10 2004-01-15 Sanyo Electric Co Ltd Power unit
JP2007060853A (en) * 2005-08-26 2007-03-08 Origin Electric Co Ltd Voltage control unit
JP2010079377A (en) * 2008-09-24 2010-04-08 Sanken Electric Co Ltd Dc power source device and output voltage smoothing method therefor

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05176544A (en) * 1991-03-15 1993-07-13 Emerson Electric Co Converter
JPH06217532A (en) * 1992-12-15 1994-08-05 Kokka O Power supply rectification circuit
JP2001145358A (en) * 1999-11-16 2001-05-25 Sanyo Electric Co Ltd Power supply
JP2004015944A (en) * 2002-06-10 2004-01-15 Sanyo Electric Co Ltd Power unit
JP2007060853A (en) * 2005-08-26 2007-03-08 Origin Electric Co Ltd Voltage control unit
JP2010079377A (en) * 2008-09-24 2010-04-08 Sanken Electric Co Ltd Dc power source device and output voltage smoothing method therefor

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013066273A (en) * 2011-09-16 2013-04-11 Sharp Corp Voltage transducer
JP2015154692A (en) * 2014-02-19 2015-08-24 三菱電機株式会社 Electric power converter
KR20170023610A (en) * 2015-08-24 2017-03-06 엘지이노텍 주식회사 Light source module and vehicle for using the same
KR102477086B1 (en) * 2015-08-24 2022-12-13 엘지이노텍 주식회사 Light source module and vehicle for using the same
WO2019073904A1 (en) * 2017-10-13 2019-04-18 ナブテスコ株式会社 Ac-ac converter circuit
JPWO2019073904A1 (en) * 2017-10-13 2020-04-16 ナブテスコ株式会社 AC-AC converter circuit
CN111213311A (en) * 2017-10-13 2020-05-29 纳博特斯克有限公司 AC-AC converter circuit
US11177741B2 (en) 2017-10-13 2021-11-16 Nabtesco Corporation AC-AC converter circuit
CN111213311B (en) * 2017-10-13 2023-12-22 纳博特斯克有限公司 AC-AC converter circuit
CN113630937A (en) * 2021-08-04 2021-11-09 珠海雷特科技股份有限公司 Power factor switching circuit, LED lamp driving module and working method thereof

Also Published As

Publication number Publication date
JP5525494B2 (en) 2014-06-18

Similar Documents

Publication Publication Date Title
JP6414676B2 (en) Lighting device and lighting apparatus
KR100950913B1 (en) DC/DC Converter
US9210749B2 (en) Single switch driver device having LC filter for driving an LED unit
CN102832836A (en) Cascade boost and inverting buck converter with independent control
CN102695328A (en) Lighting device and illumination apparatus
CN105529927B (en) Switching power circuit
CN102934524A (en) Open circuit voltage clamp for electronic hid ballast
JP5525494B2 (en) Power factor correction circuit
US20130076257A1 (en) Switching mode pulsed current supply for driving leds
JP2013135513A (en) Power conversion apparatus
CN102969911B (en) Power circuit and use the lighting device of this power circuit
US9445468B1 (en) Voltage converting device
KR101933823B1 (en) A LED lighting device with the power supply equipped with a plurality of converters
JP2012029362A (en) Power supply circuit
JP2011223840A (en) Electrolytic capacitor-less switching power supply circuit and power supply device
JP2013048514A (en) Power factor improvement circuit
JP2015213028A (en) Power supply device for illumination with power failure compensating function and illumination device
US20170142788A1 (en) Illumination device
JP2016170894A (en) Lighting device and illuminating fixture
KR101454158B1 (en) Electrolytic Capacitor-less Power Supply for Lighting LED Drive and 120Hz Ripple Reduction Method of the Same
JP6791486B2 (en) Light emitting element drive device and its drive method
US8519638B2 (en) Electronic ballast for a high intesity discharge lamp
JP5214003B2 (en) Power supply device and lighting device
KR20170124365A (en) LED apparatus for improving flicker effect
US20140103828A1 (en) Methods and circuits for supplying a pulsed current to leds

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130513

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130521

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130722

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20131119

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140219

A911 Transfer of reconsideration by examiner before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20140228

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140318

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140411

R150 Certificate of patent or registration of utility model

Ref document number: 5525494

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees