JP2013045211A - Printed board design support device and printed board design support program - Google Patents
Printed board design support device and printed board design support program Download PDFInfo
- Publication number
- JP2013045211A JP2013045211A JP2011181354A JP2011181354A JP2013045211A JP 2013045211 A JP2013045211 A JP 2013045211A JP 2011181354 A JP2011181354 A JP 2011181354A JP 2011181354 A JP2011181354 A JP 2011181354A JP 2013045211 A JP2013045211 A JP 2013045211A
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- section
- wiring section
- design support
- board design
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Abstract
Description
本発明は、プリント基板設計支援装置およびプリント基板設計支援プログラムに係り、特にプリント基板の配線幅と配線長の条件を決定するプリント基板設計支援装置およびプリント基板設計支援プログラムに関する。 The present invention relates to a printed circuit board design support apparatus and a printed circuit board design support program, and more particularly to a printed circuit board design support apparatus and a printed circuit board design support program that determine conditions for the wiring width and wiring length of a printed circuit board.
プリント基板の実装設計においては、基板に要求される機能と性能を満たすように、多数の部品配置と配線経路を決定する必要がある。具体的には、電源配線の設計では、電圧降下(ドロップ)の問題がある。 In the mounting design of a printed circuit board, it is necessary to determine a large number of component arrangements and wiring paths so as to satisfy the functions and performance required for the circuit board. Specifically, there is a problem of voltage drop (drop) in the design of power supply wiring.
図1を参照して、電圧降下を説明する。図1において、配線長をL、配線幅をW、配線厚さをT、配線材料の導電率をσ、この配線の抵抗値をR、配線を流れる電流をIとする。電源配線は、その断面積TW、長さLと導電率σに依存する抵抗Rを持ち、抵抗Rと電流Iに比例する電圧ドロップΔVが発生する。 The voltage drop will be described with reference to FIG. In FIG. 1, the wiring length is L, the wiring width is W, the wiring thickness is T, the conductivity of the wiring material is σ, the resistance value of this wiring is R, and the current flowing through the wiring is I. The power supply wiring has a resistance R depending on its cross-sectional area TW, length L and conductivity σ, and a voltage drop ΔV proportional to the resistance R and current I is generated.
R=L/(σTW) …(式1)
ΔV=IR …(式2)
式1が電源配線の抵抗値であり、式2が電圧ドロップである。電圧ドロップが大きくなると、部品に必要な電圧を供給できず、部品の誤動作や性能低下の原因となる。
従来、これらの部品配置や配線経路を普遍的に決定できる技術は存在しておらず、そのため設計技術者が自身の技術的知識や経験をもとに、試行錯誤をもって決定することが一般的だった。
部品配置や配線経路の決定を支援するための技術として、以下が公開されている。
R = L / (σTW) (Formula 1)
ΔV = IR (Formula 2)
Conventionally, there is no technology that can determine these component placements and wiring paths universally, so it is common for design engineers to make decisions based on their own technical knowledge and experience through trial and error. It was.
The following technologies are disclosed as technologies for supporting the determination of component placement and wiring paths.
特許文献1の技術では、部品間を結ぶ配線の本数に着目し、多くの配線で結ばれている部品同士をグループ化して扱うことで、総配線長が最短に近い部品配置を短時間に得ることができる。
In the technique of
特許文献2の技術では、面積や形状の異なるさまざまなブロックが多数存在する回路データにおいて、ブロックの面積に着目し、相互の接続数が多く面積の小さなブロック同士をグループ化して扱うことで、配線長が短く、面積が小さく、消費電力が少なく、ブロック間遅延が小さい部品配置や配線経路を得ることができる。
In the technology of
上述した先行技術は、配線の接続本数に着目しているため、バス線のような多数の信号線で結ばれる回路の設計には有効である。しかし、部品および配線の電気的特性を考慮していないため、一般の配線設計においてはその効果を十分に発揮できない。 本発明の目的は、プリント基板の実装設計において、配線の幅と長さに関する条件を、部品および配線の電気的特性を考慮して生成することである。 Since the above-described prior art pays attention to the number of wiring connections, it is effective for designing a circuit connected by a large number of signal lines such as bus lines. However, since the electrical characteristics of components and wiring are not taken into consideration, the effect cannot be sufficiently exhibited in general wiring design. An object of the present invention is to generate conditions relating to the width and length of wiring in consideration of electrical characteristics of components and wiring in the mounting design of a printed circuit board.
上述した課題を解決するため、対象の回路の要求特性を満たすように、回路を構成する部品および配線の特性を考慮して、配線幅と配線長を決定する技術を開発した。 In order to solve the above-described problems, a technology has been developed to determine the wiring width and the wiring length in consideration of the characteristics of components and wirings constituting the circuit so as to satisfy the required characteristics of the target circuit.
上述した課題は、部品特性とその制約情報と、配線特性とその制約情報と、部品と配線との接続情報とに基づいて、特定配線区間の配線長を求めるプリント基板設計支援装置において、回路を配線区間に分割する分割処理部と、配線区間の電流方向を判定する電流方向判定処理部と、配線区間の電流量を判定する電流量判定処理部と、配線区間の配線幅を決定する配線幅決定部と、特定配線区間の配線長を決定する配線長決定部と、からなるプリント基板設計支援装置により、達成できる。 The above-described problem is that a printed circuit board design support apparatus that obtains the wiring length of a specific wiring section based on the component characteristics and the constraint information, the wiring characteristics and the constraint information, and the connection information between the components and the wiring, A division processing unit that divides into wiring sections, a current direction determination processing unit that determines the current direction of the wiring section, a current amount determination processing unit that determines the current amount of the wiring section, and a wiring width that determines the wiring width of the wiring section This can be achieved by a printed circuit board design support device that includes a determination unit and a wiring length determination unit that determines the wiring length of a specific wiring section.
また、コンピュータを、回路を配線区間に分割する分割処理部、配線区間の電流方向を判定する電流方向判定処理部、配線区間の電流量を判定する電流量判定処理部、配線区間の配線幅を決定する配線幅決定部、特定配線区間の配線長を決定する配線長決定部、として機能させるためのプリント基板設計支援プログラムにより、達成できる。 In addition, the computer divides the circuit into wiring sections, a current direction determination processing section that determines the current direction of the wiring section, a current amount determination processing section that determines the current amount of the wiring section, and the wiring width of the wiring section. This can be achieved by a printed circuit board design support program for functioning as a wiring width determining unit for determining and a wiring length determining unit for determining the wiring length of a specific wiring section.
本発明を用いて部品および配線の電気的特性を考慮して生成した配線の幅と長さを、実装設計に際しての指針として用いることで、必要な機能および性能を満たすプリント基板の最適な設計ができる。 By using the width and length of the wiring generated in consideration of the electrical characteristics of the components and wiring using the present invention as a guideline for mounting design, the optimum design of the printed circuit board that satisfies the required functions and performance can be achieved. it can.
以下、本発明の実施形態について、実施例を用い図面を参照しながら詳細に説明する。
なお、実質同一部位には同じ参照番号を振り、説明は繰り返さない。
以下の実施例では、電圧ドロップの要求を満たすような配線幅と配線長を生成するプリント基板設計支援装置10について説明する。
Hereinafter, embodiments of the present invention will be described in detail with reference to the drawings using examples.
The same reference numerals are assigned to substantially the same parts, and the description will not be repeated.
In the following embodiment, a printed circuit board
図2を参照して、プリント基板設計支援装置10のハードウェアを説明する。図2において、プリント基板設計支援装置10は、制御装置11と、入力装置12と、表示装置13と、外部記憶装置14とから、構成されている。プリント基板設計支援装置10は、制御装置11に入力装置12、表示装置13、外部記憶装置14が接続されて、構成されている。制御装置11は、コンピュータであり、CPU111、メモリ112から構成されている。外部記憶装置14は、部品特性・制約情報141と、配線特性・制約情報142と、部品・配線接続情報143とを保持する。部品特性・制約情報141は、部品の特性と制約情報である。配線特性・制約情報142は、配線特性と制約情報である。部品・配線接続情報143は、回路と配線情報である。
With reference to FIG. 2, the hardware of the printed circuit board
図3を参照して、制御装置11による、回路の配線幅と配線長の条件生成の処理フローを説明する。図3において、制御装置11は、回路の配線幅と配線長の条件生成の処理フローを開始するとまず情報を取得する(S21)。ここで、情報取得とは、外部記憶装置14から、部品特性・制約情報141と配線特性・制約情報142と部品・配線接続情報143とを読み込むことである。制御装置11は、未処理配線の有無を判定する(S22)。ここで、未処理配線とは、制御装置11がこの処理フローで参照したことがない配線のことである。ステップ22で未処理配線が存在するとき、制御装置11は、未処理配線を1つ任意に選択する(S23)。制御装置11は、その配線の種別を判定する(S24)。それが電源配線である場合、制御装置11は、配線の幅と長さの条件を生成して(S25)、ステップ22に遷移する。電源配線でない場合、制御装置11は直ちにステップ22に遷移する。ステップ22で未処理配線が存在しないとき、制御装置11は、情報格納する(S26)。その後、制御装置11は、結果表示して(S27)、終了する。
With reference to FIG. 3, the processing flow of condition generation of the circuit wiring width and wiring length by the control device 11 will be described. In FIG. 3, the control device 11 first acquires information when starting the processing flow for generating the circuit wiring width and wiring length conditions (S <b> 21). Here, the information acquisition is to read the component characteristic /
図4を参照して、制御装置11による、図3のステップ25(幅と長さの条件生成)の詳細な処理フローを説明する。制御装置11は、まず各電源配線に対し、電源系統の全体を決定する。制御装置11は、部品特性・制約情報141で電力通過の特性が設定されている受動部品が配線の終端部に存在するかどうかを判定する(S301)。存在する場合、制御装置11は、その受動部品に接続している他の配線を併合して(S302)ステップ301に遷移する。ステップ302において、併合とは、現在の配線と受動部品とを一体のものとして扱うことである。ステップ301において、併合する配線がなくなったら(NO)、制御装置11は、各配線について、部品の端子(ピン)および分岐点で区切られる配線区間に分割する(S303)。次に、制御装置11は、配線区間に制約情報があるか判定する(S304)。制約情報ありのとき、制御装置11は、制約情報に従い配線区間の幅と長さを決定して(S305)、ステップ304に遷移する。
With reference to FIG. 4, a detailed processing flow of step 25 (generation of width and length conditions) in FIG. 3 by the control device 11 will be described. The control device 11 first determines the entire power supply system for each power supply wiring. The control device 11 determines whether or not a passive component having a power passing characteristic set in the component characteristic /
ステップ304でなしのとき、制御装置11は、各配線区間に対し、電力が供給される方向を決定する。ここで、方向は、電流の流れる方向である。具体的には、制御装置11は、方向未決定の配線区間が存在するかどうかを判定する(S306)。存在する場合(あり)、制御装置11は、配線区間に対し方向を決定して(S307)、ステップ306に遷移する。ステップ306において、方向未決定の配線区間が存在しなくなったら(なし)、続いて制御装置11は、各配線区間の消費電流を決定する。具体的には、制御装置11は、電流量未決定の配線区間が存在するかどうかを判定する(S308)。存在する場合(あり)、制御装置11は、配線区間に対し電流量を決定して(S309)、ステップ308に遷移する。ステップ308において、電流量未決定の配線区間が存在しなくなったら(なし)、制御装置11は、各配線区間の配線幅を決定する(S310)。制御装置11は、さらに配線長を決定して(S311)、終了する。
When none in step 304, the control device 11 determines the direction in which power is supplied to each wiring section. Here, the direction is a direction in which a current flows. Specifically, the control device 11 determines whether there is a wiring section whose direction has not been determined (S306). If it exists (is present), the control device 11 determines the direction for the wiring section (S307), and proceeds to step 306. In
図5を参照して、部品特性・制約情報141を説明する。図5において、記述されているのは、ある回路に対する部品特性・制約情報141の一部であり、部品名41と、ピン名42と、需給43と、電圧値44と、抵抗値45と、消費電流46と、ドロップ許容47とから構成されている。
The component characteristic /
需給43の記述は、部品名41に記述される部品の、ピン名42に記述されるピンにおいて、電力が供給されるか、消費されるか、あるいは能動的には電力を消費せず、通過するかを記述する。ピン名を特定しない記述となっているNF1などの部品では、任意のピンから他の任意のピンに対して通過することを示す。電圧値44の記述は、需給43が供給である部品の出力電圧を記載する。抵抗値45には、需給43が通過の部品の抵抗値を記載する。消費電流46の記述は、需給43が消費である部品の消費電流を記述する。ドロップ許容47の記述は、その部品に流入する電流の電圧ドロップ許容量(%)を記述する。
The description of the supply and
部品名41のOBPは、On Board Power Supply(基板上電源供給部)である。LVは、Level(電圧監視部)である。NFは、Noise Filter(雑音フィルター)である。ピン名42のVCCは、コレクタ側電圧である。ピン名42のSRCは、Source(入力端子)である。
The OBP of the
図5は、ある回路を構成する部品の特性・制約情報として記述されている。しかし、回路を限定せず、特定の品名などを持つ部品に対する共通の特性・制約情報として記述し、特定の回路における部品特性・制約情報141はその特性・制約情報を参照するという方法を採ってもよい。
FIG. 5 is described as characteristic / constraint information of parts constituting a certain circuit. However, the circuit is not limited, and is described as common characteristic / constraint information for parts having a specific product name, and the part characteristic /
図6および図7を参照して、配線特性・制約情報142を説明する。図6における配線特性・制約情報142は、配線が持つ物理的特性を規定した特性情報であり、銅箔厚51と導電率52とから構成されている。銅箔厚51は、40μm(40×10^−6m)である。また、導電率は、50×10^6Ω^−1・m^−1である。
The wiring characteristic /
図7における配線特性・制約情報142は、特定の電流量が流れる配線に要求される最小配線幅を規定した制約情報であり、電流量61と最小配線幅62とから構成されている。図7において、電流量61が0.2A未満のとき、最小配線幅62は、0.1mmである。
図6と図7は、ともにすべての電源配線に適用される配線特性・制約情報142として記述している。しかし、特定の回路および配線に限定した記述としてもよい。
The wiring characteristic /
6 and 7 are described as wiring characteristic /
図8と図9を参照して、部品・配線接続情報143を説明する。図8は、ある回路に対する部品・配線接続情報143の一部であり、部品を表す矩形71と矩形72と矩形73と矩形74と矩形75と矩形76と矩形77との間を、配線を表す実線700と実線710と実線720と実線730とが結んでいる。図8において矩形に隣接する文字列の近くへ引かれる線は、その部品におけるその名前のピンへ配線されることを示す。具体的には、配線710は、矩形72が表す部品NF1と、矩形76が表す部品IC1のVCCとを結ぶ。
The component /
図9は、ある回路に対する部品・配線接続情報143の一部であり、配線区間91と、長さ92とから構成されている。図9において、配線区間91は、部品名−部品名、部品名−分岐名、分岐名−部品名、または、分岐名−分岐名で記載されている。具体的には、No.1のOBP−Aは、部品名−分岐名であり、図8の矩形71から最初の分岐Aまでである。No.1については、長さ92が空白であり、この区間の長さを求める必要がある。一方、No.9のNF3−IC2は、部品名−部品名であり、図8の矩形74から矩形77までである。No.9については、長さ92が30mmであり、この区間の長さを求める必要はない。
FIG. 9 shows a part of the component /
以下、図3の未処理配線選択ステップ23において、この配線710が選択された場合の、配線の幅と長さの条件生成の過程を説明する。
制御装置11は、ステップ24において配線種別を判定する。配線710は、IC1に接続しており、接続先のピンVCCは、図5より電流を消費するから、この配線710は電源配線である。したがってステップ25へ進む。
Hereinafter, the process of generating the condition of the width and length of the wiring when the
The control device 11 determines the wiring type in
制御装置11は、図4のステップ301において配線終端における通過部品の有無を判定する。配線710に接続している部品NF1は、図5より通過部品であるから、NF1に接続している配線700は、配線710と同一の系統であり、ステップ302において1つの配線として併合される。配線700は通過部品であるNF2とNF3に接続しているから、同様にして配線720と配線730もまた、この配線に併合される。これら配線に接続している通過部品は以上であるから、ステップ303へ進む。
The control device 11 determines whether or not there is a passing part at the end of the wiring in step 301 in FIG. Since the component NF1 connected to the
制御装置11は、ステップ303において配線を部品および分岐点ごとに、配線区間へ分割する。配線700は、図10に示す配線区間701と配線区間702と配線区間703と配線区間704と配線区間705と配線区間706と配線区間707との7つの配線区間に分割する。配線710と配線720と配線730とは、それぞれ配線全体で1つの配線区間となる。合わせると、ステップ303でこれらの配線は、10の配線区間に分割される。
In step 303, the control device 11 divides the wiring into wiring sections for each part and branch point. The
制御装置11は、ステップ306とステップ307とにおいて各配線区間の方向を決定する。ステップ306において、最初は全ての配線区間の方向が未決定であるから、ステップ307へ進む。ステップ307では各配線区間のうち、決定できるものに対して方向を決定する。
In
まず、配線区間701は、電力を供給するOBPのOUTに接続しているから、方向は、OBPから配線区間702と配線区間705との分岐点81へ向かうように設定される。配線区間710は、電力を消費するIC1のVCCに接続しているから、方向はNF1からIC1へ向かうように設定される。同様にして、配線区間704は、配線区間703と配線区間707との分岐点83からLVへ向かい、配線区間720は、NF2からIC2へ向かい、配線区間730は、NF3からIC2へ向かうように方向が設定されて、ステップ304へ進む。方向が未決定の配線区間が残っているため、再びステップ307へ進む。
First, since the
続いて、NF1に接続する配線区間である配線区間710の方向が前回のステップ307でIC1へ向かうように設定されているから、NF1に接続する他方の配線区間である配線区間705の方向は、分岐点81から配線区間NF1に向かうように設定される。同様にして、配線区間706は、配線区間702と703との分岐点82からNF3へ向かい、配線区間707は分岐点83からNF3へ向かうように方向が設定されて、ステップ306へ進む。方向が未決定の配線区間が残っているため、再びステップ307へ進む。
Subsequently, since the direction of the
さらに、分岐点83において、配線区間704と配線区間707との方向が、分岐点83から外へ向かうように設定されているから、残る配線区間703の方向は、分岐点82から分岐点83へ向かうように設定されて、ステップ304へ進む。方向が未決定の配線区間が残っているため、再びステップ307へ進む。
Furthermore, since the direction of the
最後に配線区間702の方向を決定し、ステップ306へ進む。図11に、決定した各配線区間の方向を示す。これで方向が未決定の配線区間は残っていないので、ステップ308へ進む。
Finally, the direction of the
制御装置11は、ステップ308とステップ309とにおいて各配線区間の電流量を決定する。ステップ308において、最初は全ての配線区間の電流量が未決定であるから、ステップ309へ進む。ステップ309では、各配線区間の電流量を参照し、その配線区間より末端側の電流量がすべて決定している場合に、それら電流量の和をその配線区間の電流量とする。
In
まず、配線区間710はIC1のVCCへ向かっており、IC1のVCCは、図5より0.220Aを消費するから、配線区間710の電流量は0.220Aと決定する。同様にして、配線区間704の電流量は0.003A、配線区間720と730の電流量はいずれも0.400Aと決定して、ステップ308へ進む。電流量が未決定の配線区間が残っているため、再びステップ309へ進む。
First, since the
続いて、配線区間705は、NF1へ向かっており、NF1から外へ向かう配線区間710の電流量は0.220Aであるから、配線区間705の電流量も0.220Aと決定する。同様にして、配線区間706と配線区間707の電流量はいずれも0.400Aと決定して、ステップ308へ進む。電流量が未決定の配線区間が残っているため、再びステップ309へ進む。
Subsequently, the
さらに、配線区間703と配線区間704と配線区間707との分岐点83において、この分岐点83から外へ向かう配線区間704の電流量は0.003A、配線区間707の電流量は0.400Aと決定しているから、分岐点83へ向かう配線区間703の電流量は、両者の和である0.402Aと決定して、ステップ308へ進む。電流量が未決定の配線区間が残っているため、再びステップ309へ進む。以下同様にして、残る配線区間の電流量も決定する。図12に、決定した各配線区間の電流量を示す。これで電流量が未決定の配線区間は残っていないので、ステップ310へ進む。
Further, at the
制御装置11は、ステップ310において各配線区間の最小配線幅を決定する。制御装置11は、図7を参照して、各配線区間の電流量に対応する最小配線幅を割り当てる。図13に、決定した各配線区間の最小配線幅を示す。 In step 310, the control device 11 determines the minimum wiring width of each wiring section. The control device 11 assigns a minimum wiring width corresponding to the amount of current in each wiring section with reference to FIG. FIG. 13 shows the determined minimum wiring width of each wiring section.
制御装置11は、ステップ311において配線区間701の配線長を決定する。配線長は、電圧ドロップが図各部品のドロップ許容47を満たすように決定する必要がある。図5のドロップ許容47を電圧に換算すると、IC1の許容値は99mVである。IC2のVCC1およびVCC2の許容値は132mVである。また、LVの許容値は33mVである。
In
一方、配線区間705の電圧ドロップは、
0.220×90^−3/(50×10^6×40×10^−6×0.3×10^−3)
=33mV
である。同様に配線区間706の電圧ドロップは40mVである。配線区間707の電圧ドロップは30mVである。配線区間702の電圧ドロップは10mVである。配線区間703の電圧ドロップは10mVである。配線区間704の電圧ドロップは2.7mVである。配線区間710の電圧ドロップは11mVである。配線区間720の電圧ドロップは40mVである。配線区間730の電圧ドロップは20mVである。
On the other hand, the voltage drop in the
0.220 × 90 ^ -3 / (50 × 10 ^ 6 × 40 × 10 ^ -6 × 0.3 × 10 ^ -3)
= 33mV
It is. Similarly, the voltage drop in the
NF1のよる電圧ドロップは、
0.220×0.033
=7.3mV
である。同様にNF2の電圧ドロップは13mVである。NF3の電圧ドロップは13mVである。
The voltage drop by NF1 is
0.220 × 0.033
= 7.3mV
It is. Similarly, the voltage drop of NF2 is 13 mV. The voltage drop of NF3 is 13 mV.
したがって、分岐点81からIC1のVCCまでの電圧ドロップは合計
33+7.3+11
=51.3mV
である。同様に分岐点81からIC2のVCC1までの電圧ドロップは合計103mVである。分岐点81からIC2のVCC2までの電圧ドロップは合計83mVである。分岐点81からLV2のSRCまでの電圧ドロップは合計22.7mVである。
Therefore, the total voltage drop from
= 51.3mV
It is. Similarly, the voltage drop from the
この結果、IC1に対する配線区間701の許容電圧ドロップは
99−51.3
=47.7mV
である。同様にIC2のVCC1に対する配線区間701の許容電圧ドロップは29mVである。IC2のVCC2に対する配線区間701の許容電圧ドロップは49mVである。LVに対する配線区間701の許容電圧ドロップは10.3mVである。したがって、LVに対する許容電圧ドロップが配線区間701の配線長を制約する。
As a result, the allowable voltage drop in the
= 47.7mV
It is. Similarly, the allowable voltage drop in the
すなわち、配線区間701の長さをL701とすると式1、式2から、L701を
L701≦RσTW
≦ΔVσTW/I
≦10.3×10^−3×50×40×10^−3/1.023
≦20.1mm
とする必要がある。
That is, assuming that the length of the
≦ ΔVσTW / I
≦ 10.3 × 10 ^ -3 × 50 × 40 × 10 ^ -3 / 1.023
≦ 20.1mm
It is necessary to.
なお、ドロップ許容47を満たす配線長が作れない場合、制御装置11は、エラーを示す値を返す。制御装置11は、ステップ311で配線長が決定するかエラーが返されたらステップ25を終了し、ステップ22へ進む。
If the wiring length that satisfies the
一般に、この方法での配線長は必ずしも一意に定まらない。候補選択基準を外部記憶装置14に別途用意して解を1つに絞り込むか、特定の配線区間を最長にできるなど、何らかの特徴を持った候補を複数個表示装置13に表示して、ユーザーに入力装置12から選択させる、などといった方法をとることができる。図14に、各配線区間の配線長を示す。図14は、配線区間701を除く9つの配線区間の配線長が別途定められた場合に、配線区間701の最大配線長を算出した結果である。
In general, the wiring length in this method is not necessarily determined uniquely. A candidate selection criterion is prepared separately in the
なお、本実施例で示したプリント基板設計支援装置10は、本発明の唯一の実施形態ではない。本実施例と同様に、部品や配線の特性および制約を参照して、配線幅と配線長を決定する場合に対し、本発明を適用できる。例えば信号配線に対しては、本発明によってインピーダンスの条件を満たす配線幅と、遅延時間の条件を満たす配線長を算出することができる。
The printed circuit board
10…プリント基板設計支援装置、11…制御装置、12…入力装置、13…表示装置、14…外部記憶装置、141…部品特性・制約情報、142…配線特性・制約情報、143…部品・配線接続情報。
DESCRIPTION OF
Claims (4)
回路を配線区間に分割する分割処理部と、前記配線区間の電流方向を判定する電流方向判定処理部と、前記配線区間の電流量を判定する電流量判定処理部と、前記配線区間の配線幅を決定する配線幅決定部と、前記特定配線区間の配線長を決定する配線長決定部と、からなることを特徴とするプリント基板設計支援装置。 In the printed circuit board design support device for obtaining the wiring length of the specific wiring section based on the component characteristics and the constraint information, the wiring characteristics and the constraint information, and the connection information between the component and the wiring,
A division processing unit that divides the circuit into wiring sections, a current direction determination processing unit that determines a current direction of the wiring section, a current amount determination processing unit that determines a current amount of the wiring section, and a wiring width of the wiring section A printed circuit board design support apparatus, comprising: a wiring width determining unit that determines a wiring length; and a wiring length determining unit that determines a wiring length of the specific wiring section.
前記部品の要求特性として、前記部品または前記部品のピンに対する電圧ドロップの許容量を有することを特徴とするプリント基板設計支援装置。 The printed circuit board design support apparatus according to claim 1,
A printed circuit board design support apparatus having a voltage drop tolerance for the component or a pin of the component as the required characteristic of the component.
電圧ドロップの許容量を満たすために、前記配線の抵抗値から前記配線長を算出する手段を備えることを特徴とするプリント基板設計支援装置。 The printed circuit board design support apparatus according to claim 2,
A printed circuit board design support apparatus comprising means for calculating the wiring length from the resistance value of the wiring in order to satisfy an allowable amount of voltage drop.
回路を配線区間に分割する分割処理部、前記配線区間の電流方向を判定する電流方向判定処理部、前記配線区間の電流量を判定する電流量判定処理部、前記配線区間の配線幅を決定する配線幅決定部、前記特定配線区間の配線長を決定する配線長決定部、
として機能させるためのプリント基板設計支援プログラム。 Computer
A division processing unit that divides a circuit into wiring sections, a current direction determination processing unit that determines a current direction of the wiring section, a current amount determination processing unit that determines a current amount of the wiring section, and a wiring width of the wiring section A wiring width determining unit, a wiring length determining unit for determining a wiring length of the specific wiring section,
Printed circuit board design support program to function as
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011181354A JP5674595B2 (en) | 2011-08-23 | 2011-08-23 | Printed circuit board design support apparatus and printed circuit board design support program |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011181354A JP5674595B2 (en) | 2011-08-23 | 2011-08-23 | Printed circuit board design support apparatus and printed circuit board design support program |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2013045211A true JP2013045211A (en) | 2013-03-04 |
JP5674595B2 JP5674595B2 (en) | 2015-02-25 |
Family
ID=48009089
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011181354A Expired - Fee Related JP5674595B2 (en) | 2011-08-23 | 2011-08-23 | Printed circuit board design support apparatus and printed circuit board design support program |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5674595B2 (en) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN105956239A (en) * | 2016-04-25 | 2016-09-21 | 惠州Tcl移动通信有限公司 | Automatic alignment method and system of components in circuit design |
CN108668177A (en) * | 2017-03-30 | 2018-10-16 | Smk株式会社 | Composite cable |
Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS63281442A (en) * | 1987-05-14 | 1988-11-17 | Nec Corp | Adjustment system of voltage drop of wiring pattern |
JPH05216961A (en) * | 1992-02-05 | 1993-08-27 | Nec Corp | Block arrangement modification system |
US5349542A (en) * | 1992-04-02 | 1994-09-20 | Vlsi Technology, Inc. | Method for sizing widths of power busses in integrated circuits |
JP2008021851A (en) * | 2006-07-13 | 2008-01-31 | Toshiba Microelectronics Corp | Layout method of semiconductor integrated circuit |
US20080127020A1 (en) * | 2006-10-25 | 2008-05-29 | Dan Rittman | System and method for automatic elimination of voltage drop, also known as IR drop, violations of a mask layout block, maintaining the process design rules correctness |
JP2008130710A (en) * | 2006-11-20 | 2008-06-05 | Fujitsu Ltd | Layout method of semiconductor integrated circuit, and layout program for the semiconductor integrated circuit |
JP2010186320A (en) * | 2009-02-12 | 2010-08-26 | Toshiba Corp | Device for designing semiconductor integrated circuit |
JP2011133990A (en) * | 2009-12-22 | 2011-07-07 | Nec Corp | Voltage drop calculation device, calculation method, and calculation program, for printed wiring board |
-
2011
- 2011-08-23 JP JP2011181354A patent/JP5674595B2/en not_active Expired - Fee Related
Patent Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS63281442A (en) * | 1987-05-14 | 1988-11-17 | Nec Corp | Adjustment system of voltage drop of wiring pattern |
JPH05216961A (en) * | 1992-02-05 | 1993-08-27 | Nec Corp | Block arrangement modification system |
US5349542A (en) * | 1992-04-02 | 1994-09-20 | Vlsi Technology, Inc. | Method for sizing widths of power busses in integrated circuits |
JP2008021851A (en) * | 2006-07-13 | 2008-01-31 | Toshiba Microelectronics Corp | Layout method of semiconductor integrated circuit |
US20080127020A1 (en) * | 2006-10-25 | 2008-05-29 | Dan Rittman | System and method for automatic elimination of voltage drop, also known as IR drop, violations of a mask layout block, maintaining the process design rules correctness |
JP2008130710A (en) * | 2006-11-20 | 2008-06-05 | Fujitsu Ltd | Layout method of semiconductor integrated circuit, and layout program for the semiconductor integrated circuit |
JP2010186320A (en) * | 2009-02-12 | 2010-08-26 | Toshiba Corp | Device for designing semiconductor integrated circuit |
JP2011133990A (en) * | 2009-12-22 | 2011-07-07 | Nec Corp | Voltage drop calculation device, calculation method, and calculation program, for printed wiring board |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN105956239A (en) * | 2016-04-25 | 2016-09-21 | 惠州Tcl移动通信有限公司 | Automatic alignment method and system of components in circuit design |
CN108668177A (en) * | 2017-03-30 | 2018-10-16 | Smk株式会社 | Composite cable |
JP2018170398A (en) * | 2017-03-30 | 2018-11-01 | Smk株式会社 | Composite cable |
CN108668177B (en) * | 2017-03-30 | 2021-05-07 | Smk株式会社 | Composite cable |
Also Published As
Publication number | Publication date |
---|---|
JP5674595B2 (en) | 2015-02-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5262401B2 (en) | Semiconductor device design method, program, and semiconductor device | |
TWI499052B (en) | Interposer including voltage regulator and method therefor | |
US20120025403A1 (en) | Design apparatus of semiconductor device, design method of semiconductor device, and semiconductor device | |
JP2005051248A (en) | Power grid layout technology on integrated circuit | |
CN112783246B (en) | Semiconductor device and power management IC | |
CN103116664A (en) | Length calculation system and length calculation method | |
JP5674595B2 (en) | Printed circuit board design support apparatus and printed circuit board design support program | |
CN108415320B (en) | Power supply circuit, circuit board and virtual digital coin ore digging machine | |
US6493859B1 (en) | Method of wiring power service terminals to a power network in a semiconductor integrated circuit | |
JP5325825B2 (en) | Semiconductor device power wiring layout method and power wiring layout device | |
WO2012127784A1 (en) | Power supply wiring layout method for semiconductor integrated circuit and power supply wiring layout device | |
JP6056768B2 (en) | Power system tree display system and power system tree display method | |
WO2013146276A1 (en) | Power source assembly tree design assistance system and power source assembly tree design method | |
JP6328974B2 (en) | Semiconductor device and design method of semiconductor device | |
US20220229963A1 (en) | Program, method and apparatus for printed substrate design program | |
Narveson | What is the right bus voltage? | |
JP2007027401A (en) | Semiconductor device | |
JP3938917B2 (en) | Semiconductor integrated circuit device | |
WO2012049988A1 (en) | Power supply circuit design system and power supply circuit design method | |
JP2005150639A (en) | Method for designing semiconductor integrated device, designed device, and design program | |
JP2005209897A (en) | Circuit board | |
JP2005294406A (en) | Semiconductor integrated circuit device and method for wiring therein | |
JP2010178455A (en) | Power supply, power supply method, and power supply program | |
JP2008021851A (en) | Layout method of semiconductor integrated circuit | |
JP2008124286A (en) | Power supply path optimizing method and power supply path structure |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20131120 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20140626 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140805 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20140908 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140912 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20141202 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20141222 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5674595 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |