JP2013045202A - Printer and printing system - Google Patents
Printer and printing system Download PDFInfo
- Publication number
- JP2013045202A JP2013045202A JP2011181211A JP2011181211A JP2013045202A JP 2013045202 A JP2013045202 A JP 2013045202A JP 2011181211 A JP2011181211 A JP 2011181211A JP 2011181211 A JP2011181211 A JP 2011181211A JP 2013045202 A JP2013045202 A JP 2013045202A
- Authority
- JP
- Japan
- Prior art keywords
- control unit
- sub
- reset signal
- busy
- mode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Abstract
Description
本発明は、印刷装置及び印刷システム等に関する。 The present invention relates to a printing apparatus, a printing system, and the like.
メモリーシステムなどのように、複数の回路装置が１つのバスに接続されるシステムにおいては、データ通信時に送信データ等の衝突を防止する手段が必要である。この課題に対して例えば特許文献１には、複数のマイコン間で送信データの衝突を防止するために送信に先立ってマイコンが通信要求を出力する手法が開示されている。
In a system in which a plurality of circuit devices are connected to one bus, such as a memory system, means for preventing collision of transmission data or the like is necessary during data communication. For example,
しかしながらこの手法では、印刷装置（例えばインクジェットプリンター）とインクカートリッジの記憶装置からなるシステムには適用が難しいなどの問題がある。 However, this technique has a problem that it is difficult to apply to a system including a printing apparatus (for example, an ink jet printer) and an ink cartridge storage device.
本発明の幾つかの態様によれば、書き込み処理のスループットを改善することができる印刷装置及び印刷システム等を提供できる。 According to some aspects of the present invention, it is possible to provide a printing apparatus and a printing system that can improve the throughput of the writing process.
本発明の一態様は、メイン制御部と、ビジー端子を有し、前記メイン制御部により制御され、各々がインク量情報を記憶する１又は複数の記憶装置に接続される第１のサブ制御部〜第ｎ（ｎは２以上の整数）のサブ制御部と、前記メイン制御部と前記第１のサブ制御部〜前記第ｎのサブ制御部の各々の前記ビジー端子とをバス接続するビジー信号線と、前記第１のサブ制御部〜前記第ｎのサブ制御部に接続される第１のリセット信号線〜第ｎのリセット信号線とを含み、前記第１のサブ制御部〜前記第ｎのサブ制御部のうちの第ｋ（ｋは１≦ｋ≦ｎである整数）のサブ制御部が、前記メイン制御部により第１のモードに設定された場合には、前記第１のリセット信号線〜前記第ｎのリセット信号線のうちの第ｋのリセット線のリセット信号が非アクティブである期間には、前記第ｋのサブ制御部は、自身に接続される前記１又は複数の記憶装置のアクセス状態に応じてビジー信号を前記ビジー端子に出力し、前記第ｋのリセット線のリセット信号がアクティブである期間には、前記第ｋのサブ制御部は、前記ビジー端子を高インピーダンス状態に設定する印刷装置に関係する。 One aspect of the present invention is a first sub-control unit that includes a main control unit and a busy terminal, is controlled by the main control unit, and is connected to one or a plurality of storage devices each storing ink amount information. A busy signal for bus-connecting n-th (n is an integer of 2 or more) sub-control units, the main control unit, and the busy terminals of the first to n-th sub-control units. A first reset signal line to an nth reset signal line connected to the first subcontrol unit to the nth subcontrol unit, the first subcontrol unit to the nth When the k-th sub-control unit (k is an integer satisfying 1 ≦ k ≦ n) is set to the first mode by the main control unit, the first reset signal Line to the nth reset signal line, the reset signal of the kth reset line is During an active period, the kth sub-control unit outputs a busy signal to the busy terminal according to an access state of the one or more storage devices connected to the kth sub-control unit, and the kth reset line During a period when the reset signal is active, the kth sub-control unit relates to a printing apparatus that sets the busy terminal to a high impedance state.
本発明の一態様によれば、第１のモードに設定されたサブ制御部は、リセット信号が非アクティブである期間にはビジー信号を出力し、リセット信号がアクティブである期間にはビジー端子を高インピーダンス状態に設定することができる。このようにすることで、ビジー信号の衝突を防止することができ、また記憶装置へのデータ書き込み処理の時間を短縮することができる。その結果、書き込み処理のスループットを改善し、さらに誤動作又は誤書き込みの発生を低減することができるから、印刷処理の信頼性を高めることなどが可能になる。 According to one aspect of the present invention, the sub-control unit set to the first mode outputs a busy signal during a period when the reset signal is inactive, and sets a busy terminal during a period when the reset signal is active. A high impedance state can be set. By doing so, the collision of busy signals can be prevented, and the time for data writing processing to the storage device can be shortened. As a result, the throughput of the writing process can be improved and the occurrence of malfunctions or writing errors can be reduced, so that the reliability of the printing process can be increased.
また本発明の一態様では、前記第１のリセット信号線〜前記第ｎのリセット信号線にリセット信号を出力するリセット信号出力回路を含み、前記メイン制御部が前記第１のサブ制御部〜前記第ｎのサブ制御部を前記第１のモードに設定した後に、前記リセット信号出力回路は、前記第１のリセット信号線〜前記第ｎのリセット信号線のリセット信号の１つを非アクティブに設定してもよい。 In one embodiment of the present invention, a reset signal output circuit that outputs a reset signal to the first reset signal line to the nth reset signal line is included, and the main control unit includes the first sub control unit to the After setting the nth sub-control unit to the first mode, the reset signal output circuit sets one of the reset signals of the first reset signal line to the nth reset signal line to inactive. May be.
このようにすれば、メイン制御部は、第１のモードに設定された複数のサブ制御部のうちの１つのサブ制御部に対してリセット信号を非アクティブにし、他のサブ制御部に対してリセット信号をアクティブにすることができる。 In this way, the main control unit deactivates the reset signal for one sub-control unit among the plurality of sub-control units set to the first mode, and The reset signal can be activated.
また本発明の一態様では、前記第ｋのサブ制御部は、前記第ｋのリセット線のリセット信号が非アクティブである期間に、前記第ｋのサブ制御部に接続される前記１又は複数の記憶装置にアクセスしてもよい。 In the aspect of the invention, the k-th sub-control unit may be connected to the k-th sub-control unit during a period in which a reset signal of the k-th reset line is inactive. A storage device may be accessed.
このようにすれば、メイン制御部は、第１のモードに設定された複数のサブ制御部のうちの１つのサブ制御部に対してリセット信号を非アクティブにし、そのサブ制御部に対して書き込み処理等を行うことができる。 In this way, the main control unit deactivates the reset signal for one sub-control unit among the plurality of sub-control units set to the first mode, and writes to the sub-control unit. Processing can be performed.
また本発明の一態様では、前記第ｋのサブ制御部が、前記メイン制御部により第２のモードに設定された場合には、前記第ｋのサブ制御部は、前記第ｋのリセット線のリセット信号がアクティブか非アクティブかに依らずに、前記ビジー端子を高インピーダンス状態に設定してもよい。 In the aspect of the invention, when the k-th sub-control unit is set to the second mode by the main control unit, the k-th sub-control unit is connected to the k-th reset line. The busy terminal may be set to a high impedance state regardless of whether the reset signal is active or inactive.
このようにすれば、メイン制御部が記憶装置にアクセスしないサブ制御部を第２のモードに設定することで、ビジー信号の衝突を防止することができる。 In this way, the collision of busy signals can be prevented by setting the sub-control unit that the main control unit does not access to the storage device to the second mode.
また本発明の一態様では、前記第ｋのサブ制御部が、前記メイン制御部により第３のモードに設定された場合には、前記第ｋのサブ制御部は、前記第ｋのリセット線のリセット信号がアクティブか非アクティブかに依らずに、自身に接続される前記１又は複数の記憶装置のアクセス状態に応じてビジー信号を前記ビジー端子に出力してもよい。 In the aspect of the invention, when the k-th sub-control unit is set to the third mode by the main control unit, the k-th sub-control unit is connected to the k-th reset line. Regardless of whether the reset signal is active or inactive, a busy signal may be output to the busy terminal according to the access state of the one or more storage devices connected to itself.
このようにすれば、メイン制御部は、書き込み処理の対象とするサブ制御部を第３のモードに設定することで、アクセス状態に応じてビジー信号をそのサブ制御部から受け取ることができる。 In this way, the main control unit can receive a busy signal from the sub-control unit according to the access state by setting the sub-control unit to be written into the third mode.
また本発明の一態様では、前記第１のサブ制御部〜前記第ｎのサブ制御部は、前記メイン制御部によりレジスター値が設定されるモード設定レジスターを有し、前記モード設定レジスターの前記レジスター値に基づいて、前記第１のモード、前記第２のモード、前記第３のモードのいずれか１つが設定されてもよい。 In the aspect of the invention, each of the first sub-control unit to the n-th sub-control unit includes a mode setting register in which a register value is set by the main control unit, and the register of the mode setting register Any one of the first mode, the second mode, and the third mode may be set based on the value.
このようにすれば、メイン制御部は、モード設定レジスターのレジスター値を設定することで、サブ制御部を第１のモード、第２のモード、第３のモードのいずれか１つのモードに設定することができる。 In this way, the main control unit sets the register value of the mode setting register to set the sub control unit to any one of the first mode, the second mode, and the third mode. be able to.
本発明の他の態様は、上記いずれかに記載の印刷装置と、インク量情報を記憶する前記１又は複数の記憶装置とを含む印刷システムに関係する。 Another aspect of the present invention relates to a printing system including any one of the above-described printing devices and the one or more storage devices that store ink amount information.
以下、本発明の好適な実施の形態について詳細に説明する。なお以下に説明する本実施形態は特許請求の範囲に記載された本発明の内容を不当に限定するものではなく、本実施形態で説明される構成の全てが本発明の解決手段として必須であるとは限らない。 Hereinafter, preferred embodiments of the present invention will be described in detail. The present embodiment described below does not unduly limit the contents of the present invention described in the claims, and all the configurations described in the present embodiment are indispensable as means for solving the present invention. Not necessarily.
１．印刷装置及び印刷システム
図１に本実施形態の印刷装置及び印刷システムの基本的な構成例を示す。本実施形態の印刷装置は、メイン制御部２００、第１〜第ｎ（ｎは２以上の整数）のサブ制御部１００−１〜１００−ｎ、ビジー信号線ＢＵＳＹ、第１〜第ｎのリセット信号線ＸＲＳＴ１〜ＸＲＳＴｎ及びリセット信号出力回路２１０を含む。また、印刷システムは、上記の印刷装置及び複数の記憶装置３００を含む。なお、本実施形態の印刷装置及び印刷システムは図１の構成に限定されず、その構成要素の一部を省略したり、他の構成要素に置き換えたり、他の構成要素を追加するなどの種々の変形実施が可能である。
1. Printing Device and Printing System FIG. 1 shows a basic configuration example of a printing device and a printing system according to this embodiment. The printing apparatus according to the present embodiment includes a
図１に示す構成例では、３個のサブ制御部１００−１〜１００−３が設けられているが、２個であってもよいし、４個以上であってもよい。 In the configuration example illustrated in FIG. 1, the three sub-control units 100-1 to 100-3 are provided, but may be two, or may be four or more.
メイン制御部２００は、バスＨＢＳを介して第１〜第３のサブ制御部１００−１〜１００−３との通信処理の制御や、プリンターの印刷処理に必要な制御、インクカートリッジ（液体容器）のインク残量の算出、外部機器との通信処理の制御などを行う。
The
サブ制御部１００（１００−１〜１００−３）は、バスＨＢＳを介してメイン制御部２００と信号のやり取りを行う。具体的には、バスＨＢＳは、例えば図１に示すようにビジー信号ＢＵＳＹ、イネーブル信号ＥＮＡＢＬＥ、クロック信号ＳＣＫ、データ信号ＳＤＡのための信号線を含む。ビジー信号ＢＵＳＹはメイン制御部２００が発行したコマンドを処理中であることをメイン制御部２００に対して通知する信号である。またデータ信号ＳＤＡは、記憶装置３００（３００−１〜３００−４）に対する書き込み及び読み出しデータの信号である。
The sub control unit 100 (100-1 to 100-3) exchanges signals with the
サブ制御部１００は、ビジー端子ＢＴを有し、メイン制御部２００により制御され、各々がインク量情報を記憶する１又は複数の記憶装置３００（３００−１〜３００−４）に接続される。１つのサブ制御部１００に接続される記憶装置３００の個数は４個に限定されるものではなく、３個以下であってもよいし、５個以上であってもよい。
The sub-control unit 100 has a busy terminal BT, is controlled by the
サブ制御部１００は、ビジー信号出力回路１１０、モード設定レジスター１３０、制御回路１４０、データ転送回路１５０を含む。
The sub-control unit 100 includes a busy
モード設定レジスター１３０は、メイン制御部２００によりレジスター値が設定され、このレジスター値に基づいて第１のモード、第２のモード、第３のモードのいずれか１つが設定される。第１〜第３のモードは、ビジー信号出力回路１１０の出力を制御するモードであって、サブ制御部１００ごとに異なるモードに設定することができる。
In the
制御回路１４０は、ビジー信号出力回路１１０に対して、設定されたモードに対応する出力制御を行う。具体的には、制御回路１４０は、モード設定レジスター１３０のレジスター値及びデータ転送回路１５０からの記憶装置３００−１〜３００−４のアクセス状態に関する情報に基づいて、ビジー信号を出力し、或いは、ビジー端子ＢＴを高インピーダンス状態に設定する。
The
データ転送回路１５０は、メモリー接続バスＭＢＳに接続される記憶装置３００−１〜３００−４とメイン制御部２００との間のデータ転送を行う。
The
ビジー信号線ＢＵＳＹは、メイン制御部２００と第１〜第３（広義には第ｎ）のサブ制御部１００−１〜１００−３の各々のビジー端子ＢＴとをバス接続する。
The busy signal line BUSY bus-connects the
第１〜第３（広義には第ｎ）のリセット信号線ＸＲＳＴ１〜ＸＲＳＴ３は、リセット信号出力回路２１０とサブ制御部１００−１〜１００−３とを接続する。リセット信号線ＸＲＳＴ１〜ＸＲＳＴ３を介して、リセット信号出力回路２１０からのリセット信号がサブ制御部１００−１〜１００−３に個別に入力される。 First to third (nth in a broad sense) reset signal lines XRST1 to XRST3 connect the reset signal output circuit 210 and the sub-control units 100-1 to 100-3. Reset signals from the reset signal output circuit 210 are individually input to the sub-control units 100-1 to 100-3 via the reset signal lines XRST1 to XRST3.
リセット信号出力回路２１０は、メイン制御部２００からの４つの信号ＸＲＭ、ＸＲ１、ＸＲ２、ＸＲ３に基づいてリセット信号を生成し、リセット信号線ＸＲＳＴ１〜ＸＲＳＴｎを介して、サブ制御部１００−１〜１００−ｎに対してリセット信号を個別に出力する。具体的には、メイン制御部２００が第１〜第ｎのサブ制御部１００−１〜１００−ｎを第１のモードに設定した後に、リセット信号出力回路２１０は、第１〜第ｎのリセット信号線のリセット信号の１つを非アクティブに設定する。即ち、リセット信号出力回路２１０は、第１〜第ｎのリセット信号線のリセット信号を択一的に非アクティブに設定する。リセット信号出力回路２１０の詳細な構成例については、後述する。
The reset signal output circuit 210 generates a reset signal based on the four signals XRM, XR1, XR2, and XR3 from the
各記憶装置３００は、図示していないが、対応する液体容器（インクカートリッジ）にそれぞれ設けられる。各記憶装置はメモリー（例えば不揮発性メモリー等）を含み、各メモリーには対応する液体容器（インクカートリッジ）を識別するためのＩＤ（Identification)情報、製造情報やメイン制御部２００から書き込まれる情報が記憶される。例えば、製造情報としては、製造日の情報、インク色の情報などがあり、メイン制御部２００から書き込まれる情報としては、インク残量の情報などがある。メモリーは、例えばＦＥＲＡＭ（強誘電体メモリー）や、フラッシュメモリー等の不揮発性メモリーにより構成することができる。
Although not shown, each
第１〜第ｎのサブ制御部１００−１〜１００−ｎのうちの第ｋ（ｋは１≦ｋ≦ｎである整数）のサブ制御部１００−ｋが、メイン制御部２００により第１のモードに設定された場合には、第ｋのサブ制御部１００−ｋは次の動作を行う。第１〜第ｎのリセット信号線ＸＲＳＴ１〜ＸＲＳＴｎのうちの第ｋのリセット線ＸＲＳＴｋのリセット信号が非アクティブである期間には、自身に接続される１又は複数の記憶装置３００のアクセス状態に応じてビジー信号をビジー端子ＢＴに出力する。一方、第ｋのリセット線ＸＲＳＴｋのリセット信号がアクティブである期間には、ビジー端子ＢＴを高インピーダンス状態に設定する。
Of the first to n-th sub-control units 100-1 to 100-n, the k-th sub-control unit 100-k (k is an integer satisfying 1 ≦ k ≦ n) is When the mode is set, the kth sub-control unit 100-k performs the following operation. During the period when the reset signal of the kth reset line XRSTk among the first to nth reset signal lines XRST1 to XRSTn is inactive, it depends on the access state of one or a plurality of
即ち、第１のモードでは、第ｋのサブ制御部１００−ｋは、第ｋのリセット線ＸＲＳＴｋのリセット信号が非アクティブである期間に、第ｋのサブ制御部１００−ｋに接続される１又は複数の記憶装置３００にアクセスする。そしてアクセス状態に応じてビジー信号を出力する。例えば、サブ制御部１００−ｋが記憶装置３００にアクセスしているときはビジー端子ＢＴをＨレベルに設定し、アクセスしていないときはビジー端子ＢＴをＬレベルに設定する。こうすることで、第ｋのサブ制御部１００−ｋは記憶装置３００にアクセス中であることをメイン制御部２００に対して通知することができる。一方、第ｋのリセット線ＸＲＳＴｋのリセット信号がアクティブである期間には、ビジー端子ＢＴを高インピーダンス状態に設定することで、他のいずれかのサブ制御部１００が記憶装置３００にアクセス中である場合に、ビジー信号が衝突することを防止できる。
That is, in the first mode, the k-th sub-control unit 100-k is connected to the k-th sub-control unit 100-k during a period in which the reset signal of the k-th reset line XRSTk is inactive. Alternatively, a plurality of
ビジー信号の衝突が発生すると、例えば１つのサブ制御部１００がビジー信号としてＨレベルを出力している期間に、他のサブ制御部１００がビジー信号としてＬレベルを出力する場合がある。このような場合には、ビジー信号出力回路１１０に大きな電流が流れるために、トランジスターなどが破壊されるおそれがある。
When a busy signal collision occurs, for example, another sub-control unit 100 may output an L level as a busy signal during a period when one sub-control unit 100 outputs an H level as a busy signal. In such a case, since a large current flows through the busy
第ｋのサブ制御部１００−ｋが、メイン制御部２００により第２のモードに設定された場合には、第ｋのサブ制御部１００−ｋは、第ｋのリセット線ＸＲＳＴｋのリセット信号がアクティブか非アクティブかに依らずに、ビジー端子ＢＴを高インピーダンス状態に設定する。この第２のモードでは、第ｋのサブ制御部１００−ｋはリセット信号に依らずにビジー端子ＢＴを高インピーダンス状態に設定するから、記憶装置３００にアクセスしない場合に第２のモードに設定されてもよい。
When the k-th sub-control unit 100-k is set to the second mode by the
第ｋのサブ制御部１００−ｋが、メイン制御部２００により第３のモードに設定された場合には、第ｋのサブ制御部１００−ｋは、第ｋのリセット線ＸＲＳＴｋのリセット信号がアクティブか非アクティブかに依らずに、自身に接続される１又は複数の記憶装置３００のアクセス状態に応じてビジー信号をビジー端子ＢＴに出力する。この第３のモードでは、第ｋのサブ制御部１００−ｋはリセット信号に依らずに、アクセス状態に応じてビジー信号を出力することができるから、記憶装置３００にアクセスする場合に第３のモードに設定されてもよい。
When the k-th sub-control unit 100-k is set to the third mode by the
このように、本実施形態の印刷装置によれば、メイン制御部２００は、第１〜第ｎのサブ制御部１００−１〜１００−ｎを第１のモードに設定し、ｎ個のうちの１個のサブ制御部１００に対してリセット信号を非アクティブにし、他のｎ−１個のサブ制御部１００に対してリセット信号をアクティブにすることができる。このようにすることで、ビジー信号の衝突を防止することができる。さらにモードを変更することなしに、リセット信号を非アクティブに設定することで記憶装置３００にアクセスするサブ制御部１００を指定することができるから、例えば複数のサブ制御部１００に対する書き込み処理の時間を短縮することができる。
As described above, according to the printing apparatus of the present embodiment, the
図２（Ａ）に、ビジー信号出力回路１１０の構成例を示す。また、図２（Ｂ）は、第１〜第３のモードにおけるビジー信号出力回路１１０の動作を説明する図である。なお、本実施形態のビジー信号出力回路１１０は図２（Ａ）の構成に限定されず、その構成要素の一部を省略したり、他の構成要素に置き換えたり、他の構成要素を追加するなどの種々の変形実施が可能である。
FIG. 2A illustrates a configuration example of the busy
ビジー信号出力回路１１０は、出力ノードＮＱと高電位電源ノードＶＤＤとの間に設けられるＰ型トランジスターＴＰと、出力ノードＮＱと低電位電源ノードＶＳＳとの間に設けられるＮ型トランジスターＴＮと、制御回路１４０からの２つ出力信号が入力されるＡＮＤゲートＡＤとを含む。出力ノードＮＱはビジー端子ＢＴに接続され、ビジー端子ＢＴはバスＨＢＳのビジー信号線ＢＵＳＹにバス接続される。
The busy
制御回路１４０は、モード設定レジスター１３０のレジスター値及びデータ転送回路１５０からの記憶装置３００のアクセス状態に関する情報に基づいて、ビジー信号出力回路１１０の出力制御を行う。具体的には、例えば図２（Ｂ）に示すように、設定されたモード及びアクセス状態に応じて、２つのノードＮＡ、ＮＲの電圧レベルをＨレベル（高電位レベル、ＶＤＤレベル）又はＬレベル（低電位レベル、ＶＳＳレベル）に設定する。
The
モード設定レジスター１３０は、例えば２ビットのレジスターＡ０、Ａ１で構成される。このレジスターＡ０、Ａ１の値に基づいて第１のモード〜第３のモードのいずれか１つが設定される。具体的には、例えば図２（Ｂ）に示すように、Ａ０＝０、Ａ１＝１である場合には第１のモードに設定され、Ａ０＝０、Ａ１＝０である場合には、第２のモードに設定され、Ａ０＝１、Ａ１＝０である場合には、第３のモードに設定される。
The
メイン制御部２００は、ビジー信号入力回路ＩＢＦ、キャパシターＣＡ及び抵抗素子ＲＡを含む。ビジー信号入力回路ＩＢＦは、バスＨＢＳを介してサブ制御部１００−１〜１００−３からのビジー信号が入力される。ビジー信号入力回路ＩＢＦの入力ノードＮＨは、バスＨＢＳのビジー信号線ＢＵＳＹを介してサブ制御部１００−１〜１００−３のそれぞれのビジー端子ＢＴに電気的に接続される。抵抗素子ＲＡは、入力ノードＮＨの電圧レベルをプルダウン、すなわちＬレベルに降下させるために設けられる。キャパシターＣＡは、バスＨＢＳ上のノイズ等を除去するために設けられる。
The
図２（Ｂ）に示すように、第１のモードでは、リセット信号線（例えばＸＲＳＴｋ）のリセット信号が非アクティブであるか、アクティブであるかによって、ビジー信号出力回路１１０の動作が異なる。
As shown in FIG. 2B, in the first mode, the operation of the busy
リセット信号が非アクティブである場合には、記憶装置３００にアクセス中のときはノードＮＡはＬレベルに、ノードＮＲはＨレベルに設定される。こうすることで、Ｐ型トランジスターＴＰはオン状態になり、Ｎ型トランジスターＴＮはオフ状態になるから、ビジー端子ＢＴはＨレベルに設定される。一方、記憶装置３００にアクセスしていないときは、ノードＮＡはＨレベルに、ノードＮＲはＨレベルに設定されるから、ＴＰはオフ状態になり、ＴＮはオン状態になり、ビジー端子ＢＴはＬレベルに設定される。
When the reset signal is inactive, the node NA is set to the L level and the node NR is set to the H level when the
リセット信号がアクティブである場合には、ノードＮＡはＨレベルに、ノードＮＲはＬレベルに設定されるから、ＴＰ、ＴＮは共にオフ状態になり、ビジー端子ＢＴは高インピーダンス状態ＨＺに設定される。 When the reset signal is active, the node NA is set to the H level and the node NR is set to the L level, so that both TP and TN are turned off, and the busy terminal BT is set to the high impedance state HZ. .
第２のモードでは、リセット信号に依らず、ノードＮＡはＨレベルに、ノードＮＲはＬレベルに設定されるから、ＴＰ、ＴＮは共にオフ状態になり、ビジー端子ＢＴは高インピーダンス状態ＨＺに設定される。 In the second mode, the node NA is set to the H level and the node NR is set to the L level regardless of the reset signal, so that both the TP and TN are turned off and the busy terminal BT is set to the high impedance state HZ. Is done.
第３のモードでは、リセット信号に依らず、記憶装置３００にアクセス中のときはノードＮＡはＬレベルに、ノードＮＲはＨレベルに設定される。こうすることで、ＴＰはオン状態になり、ＴＮはオフ状態になるから、ビジー端子ＢＴはＨレベルに設定される。一方、記憶装置３００にアクセスしていないときは、ノードＮＡはＨレベルに、ノードＮＲはＨレベルに設定されるから、ＴＰはオフ状態になり、ＴＮはオン状態になり、ビジー端子ＢＴはＬレベルに設定される。
In the third mode, regardless of the reset signal, the node NA is set to the L level and the node NR is set to the H level when the
図３に、リセット信号出力回路２１０の詳細な構成例を示す。なお、本実施形態のリセット信号出力回路２１０は図３の構成に限定されず、その構成要素の一部を省略したり、他の構成要素に置き換えたり、他の構成要素を追加するなどの種々の変形実施が可能である。 FIG. 3 shows a detailed configuration example of the reset signal output circuit 210. Note that the reset signal output circuit 210 of the present embodiment is not limited to the configuration of FIG. 3, and various components such as omitting some of the components, replacing them with other components, and adding other components. Can be implemented.
図３に示すリセット信号出力回路２１０は、第１〜第３のサブ制御部１００−１〜１００−３に接続される第１〜第３のリセット信号線ＸＲＳＴ１〜ＸＲＳＴ３に対してリセット信号を出力する。リセット信号出力回路２１０は、３個のＮＯＲゲートＮＯＲ１〜ＮＯＲ３及び６個のＡＮＤゲートＡＮＤ１−１、ＡＮＤ１−２〜ＡＮＤ３−１、ＡＮＤ３−２を含む。 The reset signal output circuit 210 shown in FIG. 3 outputs a reset signal to the first to third reset signal lines XRST1 to XRST3 connected to the first to third sub-control units 100-1 to 100-3. To do. The reset signal output circuit 210 includes three NOR gates NOR1 to NOR3 and six AND gates AND1-1, AND1-2 to AND3-1, and AND3-2.
例えば第１のリセット信号線ＸＲＳＴ１のリセット信号は、次のようにして出力される。メイン制御部２００は、リセット信号線選択信号ＸＲ１、ＸＲ２、ＸＲ３のうちＸＲ１をＨレベルに設定し、ＸＲ２、ＸＲ３をＬレベルに設定する。こうすれば、ＮＯＲ１の出力はＨレベル、ＡＮＤ１−１の出力はＨレベルになる。そしてメインリセット信号ＸＲＭをＬレベルからＨレベルに変化させることで、この変化のタイミングで第１のリセット信号線ＸＲＳＴ１のリセット信号をＬレベル（広義にはアクティブを示すレベル）からＨレベル（広義には非アクティブを示すレベル）に変化させることができる。その後、メインリセット信号ＸＲＭをＨレベルからＬレベルに変化させることで、ＸＲＳＴ１のリセット信号をＬレベル（広義にはアクティブを示すレベル）に戻すことができる。
For example, the reset signal of the first reset signal line XRST1 is output as follows. The
このように図３に示すリセット信号出力回路２１０によれば、第１〜第３のリセット信号線ＸＲＳＴ１〜ＸＲＳＴ３のいずれか１つを選択し、メインリセット信号ＸＲＭに同期させてリセット信号を非アクティブに設定することができる。 As described above, according to the reset signal output circuit 210 shown in FIG. 3, any one of the first to third reset signal lines XRST1 to XRST3 is selected, and the reset signal is deactivated in synchronization with the main reset signal XRM. Can be set to
なお、図３のリセット信号出力回路２１０において、ＮＯＲゲート及びＡＮＤゲートをさらに付加することで４本以上のリセット信号線に対してリセット信号を出力することができる。 In the reset signal output circuit 210 of FIG. 3, a reset signal can be output to four or more reset signal lines by further adding a NOR gate and an AND gate.
２．書き込み処理
図４は、本実施形態の印刷装置において、メイン制御部２００が第ｋのサブ制御部１００−ｋへ書き込みデータを送信する場合に、バスＨＢＳを介してやり取りされる各信号のタイミングチャートの一例である。図４には、第ｋのリセット信号ＸＲＳＴｋ、イネーブル信号ＥＮＡＢＬＥ、クロック信号ＳＣＫ、データ信号ＳＤＡ及びビジー信号ＢＵＳＹのタイミングを示す。
2. Write Processing FIG. 4 is a timing chart of signals exchanged via the bus HBS when the
図４に示すタイミングチャートでは、第ｋのサブ制御部１００−ｋは第１のモード又は第３のモードに設定されている。即ち、図２（Ｂ）で説明したように、第１又は第３のモードでは、記憶装置３００へのアクセス状態に応じて、ビジー信号ＢＵＳＹはＨレベル又はＬレベルに設定される。例えば、オペレーションコード送信期間ではＢＵＳＹ信号はＬレベルに設定され、記憶装置３００へのアクセス期間ではＨレベルに設定される。
In the timing chart shown in FIG. 4, the k-th sub-control unit 100-k is set to the first mode or the third mode. That is, as described in FIG. 2B, in the first or third mode, the busy signal BUSY is set to the H level or the L level according to the access state to the
なお、図示していないが、図４に示す書き込みデータの送信に先立って、メイン制御部２００はサブ制御部１００−ｋのモードを第１又は第３のモードに設定する処理を行う。具体的には、例えば第１のモードに設定する場合には、メイン制御部２００は、サブ制御部１００−ｋに対して、モード設定レジスター１３０のレジスター値をＡ０＝０、Ａ１＝１にセットするコマンドを送信する。
Although not shown, the
第ｋのリセット信号ＸＲＳＴｋは、メイン制御部２００から出力され、信号レベルがＨレベル（広義には非アクティブを示すレベル）である期間では、第ｋのサブ制御部１００−ｋのリセットが解除される。イネーブル信号ＥＮＡＢＬＥは、メイン制御部２００から出力され、信号レベルがＨレベルである期間は、ＩＤ・ＣＳ認識期間である。すなわち、この期間にＩＤ情報及びチップセレクト（ＣＳ）情報がデータ信号ＳＤＡとしてメイン制御部２００からサブ制御部１００−ｋへ送信される。クロック信号ＳＣＫは、メイン制御部２００からサブ制御部１００−ｋへクロックを供給するための信号である。
The k-th reset signal XRSTk is output from the
データ信号ＳＤＡは、メイン制御部２００からサブ制御部１００−ｋへオペレーションコード及び書き込みデータを送信するための信号である。例えば図４では、オペレーションコードは、ＩＤ情報ＩＤ０〜ＩＤ３、ＣＳ情報ＣＳ１、ＣＳ２、コマンド情報ＣＭ０〜ＣＭ３、アドレス情報ＡＤ０〜ＡＤ７で構成される。また書き込みデータは、Ｄ０〜Ｄ７及びパリティＰＡで構成される。
The data signal SDA is a signal for transmitting an operation code and write data from the
ビジー信号ＢＵＳＹは、メイン制御部２００が発行したコマンドを、サブ制御部１００が処理中であることをメイン制御部２００に対して通知する信号である。例えば図４では、サブ制御部１００−ｋが、メイン制御部２００から送信されたデータＤ０〜Ｄ７及びパリティＰＡを記憶装置３００に書き込み中であることを通知する。即ち、記憶装置３００にデータを書き込む期間にビジー信号ＢＵＳＹがＨレベルに設定されることで、サブ制御部１００−ｋが記憶装置３００にアクセス中であることをメイン制御部２００に対して通知することができる。
The busy signal BUSY is a signal that notifies the
次に、メイン制御部２００が複数のサブ制御部１００に対して書き込みデータを順次送信する場合について説明する。本実施形態の印刷装置によれば、最初に各サブ制御部１００を第１のモードに設定することで、各記憶装置３００への書き込みシーケンスを短縮することができる。
Next, a case where the
図５は、メイン制御部２００から第１〜第３のサブ制御部１００−１〜１００−３に対して書き込みデータを順次送信する場合（書き込みシーケンス）の各信号のタイミングチャートの一例である。図５には、第１〜第３のリセット信号ＸＲＳＴ１〜ＸＲＳＴ３、第１〜第３のサブ制御部１００−１〜１００−３のビジー端子ＢＴ１〜ＢＴ３の電圧レベル、ビジー信号ＢＵＳＹ、データ信号ＳＤＡを示す。
FIG. 5 is an example of a timing chart of each signal when write data is sequentially transmitted from the
なお、図示していないが、図５に示す書き込みシーケンスに先立って、メイン制御部２００は第１〜第３のサブ制御部１００−１〜１００−３のモードを第１のモードに設定する処理を行う。具体的には、メイン制御部２００は、第１〜第３のサブ制御部１００−１〜１００−３に対して、モード設定レジスター１３０のレジスター値をＡ０＝０、Ａ１＝１にセットするコマンドをそれぞれ送信する。
Although not shown, prior to the write sequence shown in FIG. 5, the
メイン制御部２００は、最初に第１のリセット信号ＸＲＳＴ１をＨレベル（非アクティブ）に設定する。この第１の非アクティブ期間ＴＮＲ１において、第１のサブ制御部１００−１はメイン制御部２００からのオペレーションコードＯＰＣ１及び書き込みデータＤＡＴＡ１を受信し、自身に接続された記憶装置３００（例えば図１の３００−１〜３００−４）にアクセスしてデータを書き込む。
The
第１のサブ制御部１００−１は、第１のモードに設定されているから、非アクティブ期間ＴＮＲ１においてアクセス状態に応じてＨレベル又はＬレベルをビジー端子ＢＴ１に出力する。即ち、記憶装置３００にアクセスしていない期間ＴＬ１ではＬレベルを出力し、アクセスしている期間ＴＨ１ではＨレベルを出力する。期間ＴＬ１はオペレーションコードＯＰＣ１を受信する期間であり、期間ＴＨ１は書き込みデータＤＡＴＡ１を受信し、各記憶装置３００にデータを書き込む期間である。
Since the first sub-control unit 100-1 is set to the first mode, it outputs an H level or an L level to the busy terminal BT1 in the inactive period TNR1 according to the access state. That is, the L level is output during the period TL1 when the
第２、第３のサブ制御部１００−２、１００−３は、第１の非アクティブ期間ＴＮＲ１では、第２、第３のリセット信号ＸＲＳＴ２、ＸＲＳＴ３が共にＬレベル（アクティブ）であるから、ビジー端子ＢＴ２、ＢＴ３を高インピーダンス状態ＨＺに設定する。こうすれば、ビジー信号ＢＵＳＹが衝突することを防止できる。 The second and third sub-control units 100-2 and 100-3 are busy because the second and third reset signals XRST2 and XRST3 are both at the L level (active) in the first inactive period TNR1. Terminals BT2 and BT3 are set to the high impedance state HZ. In this way, it is possible to prevent the busy signal BUSY from colliding.
第１のサブ制御部１００−１は、記憶装置３００へのアクセスの終了後に、ビジー端子ＢＴ１をＬレベルに戻す。メイン制御部２００は、ビジー信号ＢＵＳＹがＬレベルに戻ったことを検出することで、第１のサブ制御部１００−１の書き込み処理が完了したことを認識し、第１のリセット信号ＸＲＳＴ１をＬレベル（アクティブ）に戻す。
The first sub-control unit 100-1 returns the busy terminal BT1 to the L level after the access to the
次にメイン制御部２００は、第２のリセット信号ＸＲＳＴ２をＨレベル（非アクティブ）に設定して、第２の非アクティブ期間ＴＮＲ２において上記と同様に第２のサブ制御部１００−２に対する書き込み処理を行う。そして第２のサブ制御部１００−２の書き込み処理の終了後に、第３のリセット信号ＸＲＳＴ３をＨレベル（非アクティブ）に設定して、第３の非アクティブ期間ＴＮＲ３において上記と同様に第３のサブ制御部１００−３に対する書き込み処理を行う。
Next, the
このように本実施形態の印刷装置によれば、予め各サブ制御部１００を第１のモードに設定しておき、リセット信号を非アクティブに設定することで、書き込み処理を行うサブ制御部１００を指定することができる。さらにリセット信号が非アクティブに設定されたサブ制御部１００は、記憶装置３００へのアクセス状態に応じたビジー信号を出力することができ、リセット信号がアクティブであるサブ制御部１００は、ビジー端子ＢＴを高インピーダンス状態ＨＺに設定することができる。このようにすることで、各サブ制御部１００の書き込み処理ごとにモード設定を変更する必要がなくなるから、複数のサブ制御部１００への書き込み処理（書き込みシーケンス）の時間を短縮することができる。
As described above, according to the printing apparatus of the present embodiment, each sub-control unit 100 is set to the first mode in advance, and the reset signal is set to inactive, so that the sub-control unit 100 that performs the writing process is set. Can be specified. Further, the sub control unit 100 in which the reset signal is set to inactive can output a busy signal corresponding to the access state to the
図６は、第１のモードによる書き込みシーケンスを説明するフローチャートである。図６には、第１〜第３のサブ制御部１００−１〜１００−３に対する書き込みシーケンスを示す。 FIG. 6 is a flowchart for explaining the write sequence in the first mode. FIG. 6 shows a write sequence for the first to third sub-control units 100-1 to 100-3.
ステップＳ１、Ｓ２、Ｓ３では、第１〜第３のサブ制御部１００−１〜１００−３を第１のモードに設定する。具体的には、メイン制御部２００が、第１〜第３のサブ制御部１００−１〜１００−３に対して、モード設定レジスター１３０のレジスター値を例えばＡ０＝０、Ａ１＝１にセットするコマンドをそれぞれ送信する。
In steps S1, S2, and S3, the first to third sub-control units 100-1 to 100-3 are set to the first mode. Specifically, the
ステップＳ４では、メイン制御部２００が第１のサブ制御部１００−１に対して書き込みコマンド及び書き込みデータを送信し、第１のサブ制御部１００−１が自身に接続された複数の記憶装置３００に対して受信したデータを書き込む。このステップＳ４は、図５に示す第１の非アクティブ期間ＴＮＲ１における処理に対応する。
In step S4, the
続くステップＳ５及びステップＳ６では、メイン制御部２００が第２、第３のサブ制御部１００−２、１００−３に対する書き込み処理を行う。このステップＳ５、Ｓ６は、図５に示す第２、第３の非アクティブ期間ＴＮＲ２、ＴＮＲ３における処理にそれぞれ対応する。
In subsequent steps S5 and S6, the
ステップＳ７、Ｓ８、Ｓ９では、第１〜第３のサブ制御部１００−１〜１００−３を第２のモードに設定する。具体的には、メイン制御部２００が、第１〜第３のサブ制御部１００−１〜１００−３に対して、モード設定レジスター１３０のレジスター値を例えばＡ０＝０、Ａ１＝０にセットするコマンドをそれぞれ送信する。サブ制御部１００−１〜１００−３を第２のモードに設定することで、例えばリセット信号線ＸＲＳＴ１〜ＸＲＳＴ３にノイズが生じた場合などにサブ制御部１００が誤動作することを防止できる。
In steps S7, S8, and S9, the first to third sub-control units 100-1 to 100-3 are set to the second mode. Specifically, the
図７は第２、第３のモードによる書き込みシーケンスを説明するフローチャートである。図７に示すシーケンスでは、書き込み処理の対象となるサブ制御部１００を第３のモードに設定し、それ以外のサブ制御部１００を第２のモードに設定する。 FIG. 7 is a flowchart for explaining write sequences in the second and third modes. In the sequence illustrated in FIG. 7, the sub control unit 100 that is the target of the writing process is set to the third mode, and the other sub control units 100 are set to the second mode.
ステップＳ１１、Ｓ１２、Ｓ１３では、メイン制御部２００が、第１のサブ制御部１００−１を第３のモードに設定し、第２、第３のサブ制御部１００−２、１００−３を第２のモードに設定する。
In steps S11, S12, and S13, the
ステップＳ１４では、メイン制御部２００が第１のサブ制御部１００−１に対して書き込みコマンド及び書き込みデータを送信し、第１のサブ制御部１００−１が自身に接続された複数の記憶装置３００に対して受信したデータを書き込む。
In step S14, the
ステップＳ１５、Ｓ１６、Ｓ１７では、第１〜第３のサブ制御部１００−１〜１００−３を第２のモードに設定する。第２のモードに設定することで、各サブ制御部１００のビジー端子ＢＴを高インピーダンス状態ＨＺに設定することができる。こうすることで、ビジー信号の衝突を防止することができる。 In steps S15, S16, and S17, the first to third sub-control units 100-1 to 100-3 are set to the second mode. By setting to the second mode, the busy terminal BT of each sub-control unit 100 can be set to the high impedance state HZ. By doing so, collision of busy signals can be prevented.
次にステップＳ１８、Ｓ１９、Ｓ２０では、第２のサブ制御部１００−２を第３のモードに設定し、第１、第３のサブ制御部１００−１、１００−３を第２のモードに設定する。そしてステップＳ２１では、メイン制御部２００が第２のサブ制御部１００−２に対して書き込みコマンド及び書き込みデータを送信し、第２のサブ制御部１００−２が自身に接続された複数の記憶装置３００に対して受信したデータを書き込む。書き込み終了後、ステップＳ２２、Ｓ２３、Ｓ２４では、第１〜第３のサブ制御部１００−１〜１００−３を第２のモードに設定する。
Next, in steps S18, S19, and S20, the second sub control unit 100-2 is set to the third mode, and the first and third sub control units 100-1 and 100-3 are set to the second mode. Set. In step S21, the
同様にしてステップＳ２５〜Ｓ２８では、第３のサブ制御部１００−３を第３のモードに設定して、第３のサブ制御部１００−３に対する書き込み処理を行う。そして最後に、ステップＳ２９、Ｓ３０、Ｓ３１において第１〜第３のサブ制御部１００−１〜１００−３を第２のモードに設定する。 Similarly, in steps S25 to S28, the third sub control unit 100-3 is set to the third mode, and the writing process to the third sub control unit 100-3 is performed. Finally, in steps S29, S30, and S31, the first to third sub-control units 100-1 to 100-3 are set to the second mode.
このように第２、第３のモードを用いた場合では、複数のサブ制御部１００に対する書き込みシーケンスのステップ数（イベント数）が多くなり、処理時間が長くなる。特に印刷装置の高画質化に伴って使用するインクカートリッジ数が多くなると、書き込みシーケンスの時間がさらに長くなる。その結果、メイン制御部２００と各サブ制御部１００との通信中にノイズの影響を受けやすくなり、誤動作又は誤書き込みが生じるおそれが高くなる。
As described above, when the second and third modes are used, the number of steps (number of events) of the write sequence for the plurality of sub-control units 100 increases, and the processing time becomes longer. In particular, when the number of ink cartridges to be used increases as the image quality of the printing apparatus increases, the time for the writing sequence becomes longer. As a result, it becomes easy to be affected by noise during communication between the
一方、本実施形態の印刷装置の特徴である第１のモードを用いた場合では、書き込みシーケンスのステップ数（イベント数）が少ないため、処理時間を短縮することができる。その結果、書き込み処理のスループットを改善し、さらに誤動作又は誤書き込みの発生を抑制することができるから、印刷装置及び印刷システムの信頼性を高めることなどが可能になる。 On the other hand, when the first mode, which is a feature of the printing apparatus of the present embodiment, is used, the processing time can be shortened because the number of steps (number of events) in the writing sequence is small. As a result, the throughput of the writing process can be improved and the occurrence of malfunctions or erroneous writing can be suppressed, so that the reliability of the printing apparatus and the printing system can be increased.
３．液体容器
図８に、記憶装置３００が設けられた液体容器４００の詳細な構成例を示す。なお以下では、印刷装置がインクジェット方式のプリンターであり、液体容器４００がインクカートリッジであり、基板４２０が、インクカートリッジに設けられた回路基板である場合を例に説明する。
3. Liquid Container FIG. 8 shows a detailed configuration example of the
図８に示すインクカートリッジ４００（広義には液体容器）の内部には、インクを収容するための図示しないインク室が形成される。また、インクカートリッジ４００には、インク室に連通するインク供給口４４０が設けられる。このインク供給口４４０は、インクカートリッジ４００がプリンターに装着されたときに、印刷ヘッドユニットにインクを供給するためのものである。
An ink chamber (not shown) for containing ink is formed inside the ink cartridge 400 (liquid container in a broad sense) shown in FIG. The
インクカートリッジ４００は、回路基板４２０（広義には基板）を含む。回路基板４２０には、記憶装置３００が設けられ、データの記憶やサブ制御部１００を介してメイン制御部２００とのデータ送受信を行う。回路基板４２０は、例えばプリント基板により実現され、インクカートリッジ４００の表面に設けられる。回路基板４２０には、高電位電源ＶＤＤ等の端子が設けられる。そして、インクカートリッジ４００がプリンターに装着されたときに、それらの端子とプリンター側の端子が接触（電気的に接続）することで、電源やデータのやり取りが行われる。
The
図９（Ａ）、図９（Ｂ）に、記憶装置３００が設けられた回路基板４２０の詳細な構成例を示す。図９（Ａ）に示すように、回路基板４２０の表面（プリンターと接続される面）には、複数の端子を有する端子群が設けられる。この端子群は、低電位電源端子ＴＶＳＳ、高電位電源端子ＴＶＤＤ、リセット端子ＴＲＳＴ、クロック端子ＴＣＫ、データ端子ＴＤＡを含む。各端子は、例えば矩形状（略矩形状）に形成された金属端子により実現される。そして、各端子は、回路基板４２０に設けられた図示しない配線パターン層やスルーホールを介して、記憶装置３００に接続される。
9A and 9B illustrate a detailed configuration example of the
図９（Ｂ）に示すように、回路基板４２０の裏面（プリンターと接続される面の裏側の面）には、記憶装置３００が設けられる。記憶装置３００は、例えば、強誘電体メモリーを有する半導体記憶装置により実現できる。この記憶装置３００には、インク又はインクカートリッジ４００に関連する種々のデータが格納され、例えば、インクカートリッジ４００を識別するためのＩＤ情報やインクの消費量等のデータが格納される。インク消費量のデータは、インクカートリッジ４００内に収容されたインクについて、印刷の実行等に伴い消費されるインク量の累計を示すデータである。このインク消費量のデータは、インクカートリッジ４００内のインク量を示す情報であってもよく、消費したインク量の割合を示す情報であってもよい。
As shown in FIG. 9B, a
なお、以上のように本実施形態について詳細に説明したが、本発明の新規事項及び効果から実体的に逸脱しない多くの変形が可能であることは当業者には容易に理解できるであろう。従って、このような変形例は全て本発明の範囲に含まれるものとする。例えば、明細書又は図面において、少なくとも一度、より広義又は同義な異なる用語と共に記載された用語は、明細書又は図面のいかなる箇所においても、その異なる用語に置き換えることができる。また印刷装置及び印刷システムの構成、動作も本実施形態で説明したものに限定されず、種々の変形実施が可能である。 Although the present embodiment has been described in detail as described above, it will be easily understood by those skilled in the art that many modifications can be made without departing from the novel matters and effects of the present invention. Therefore, all such modifications are included in the scope of the present invention. For example, a term described with a different term having a broader meaning or the same meaning at least once in the specification or the drawings can be replaced with the different term in any part of the specification or the drawings. Also, the configuration and operation of the printing apparatus and printing system are not limited to those described in this embodiment, and various modifications can be made.
１００ サブ制御部、１１０ ビジー信号出力回路、１３０ モード設定レジスター、
１４０ 制御回路、１５０ データ転送回路、２００ メイン制御部、
２１０ リセット信号出力回路、３００ 記憶装置、４００ 液体容器、
４２０ 基板（回路基板）、４４０ インク供給口、
ＢＴ ビジー端子、ＢＵＳＹ ビジー信号線、
ＸＲＳＴ１〜ＸＲＳＴ３ 第１〜第３のリセット信号線、ＨＢＳ バス、
ＥＮＡＢＬＥ イネーブル信号、ＳＣＫ クロック信号、ＳＤＡ データ信号
100 sub-control unit, 110 busy signal output circuit, 130 mode setting register,
140 control circuit, 150 data transfer circuit, 200 main control unit,
210 reset signal output circuit, 300 storage device, 400 liquid container,
420 substrate (circuit board), 440 ink supply port,
BT busy terminal, BUSY busy signal line,
XRST1 to XRST3 First to third reset signal lines, HBS bus,
ENABLE enable signal, SCK clock signal, SDA data signal
Claims (7)
ビジー端子を有し、前記メイン制御部により制御され、各々がインク量情報を記憶する１又は複数の記憶装置に接続される第１のサブ制御部〜第ｎ（ｎは２以上の整数）のサブ制御部と、
前記メイン制御部と前記第１のサブ制御部〜前記第ｎのサブ制御部の各々の前記ビジー端子とをバス接続するビジー信号線と、
前記第１のサブ制御部〜前記第ｎのサブ制御部に接続される第１のリセット信号線〜第ｎのリセット信号線とを含み、
前記第１のサブ制御部〜前記第ｎのサブ制御部のうちの第ｋ（ｋは１≦ｋ≦ｎである整数）のサブ制御部が、前記メイン制御部により第１のモードに設定された場合には、
前記第１のリセット信号線〜前記第ｎのリセット信号線のうちの第ｋのリセット線のリセット信号が非アクティブである期間には、前記第ｋのサブ制御部は、自身に接続される前記１又は複数の記憶装置のアクセス状態に応じてビジー信号を前記ビジー端子に出力し、
前記第ｋのリセット線のリセット信号がアクティブである期間には、前記第ｋのサブ制御部は、前記ビジー端子を高インピーダンス状態に設定することを特徴とする印刷装置。 A main control unit;
A first sub-control unit to n-th (n is an integer of 2 or more) having a busy terminal and controlled by the main control unit and connected to one or a plurality of storage devices each storing ink amount information A sub-control unit;
A busy signal line for bus-connecting the main control unit and the busy terminals of the first to n-th sub-control units;
Including a first reset signal line to an nth reset signal line connected to the first sub-control unit to the n-th sub-control unit,
The k-th sub-control unit (k is an integer satisfying 1 ≦ k ≦ n) among the first to n-th sub-control units is set to the first mode by the main control unit. If
During a period when the reset signal of the kth reset line among the first reset signal line to the nth reset signal line is inactive, the kth sub-control unit is connected to itself. Outputting a busy signal to the busy terminal according to an access state of one or a plurality of storage devices;
The printing apparatus, wherein the k-th sub-control unit sets the busy terminal to a high impedance state during a period in which a reset signal of the k-th reset line is active.
前記第１のリセット信号線〜前記第ｎのリセット信号線にリセット信号を出力するリセット信号出力回路を含み、
前記メイン制御部が前記第１のサブ制御部〜前記第ｎのサブ制御部を前記第１のモードに設定した後に、
前記リセット信号出力回路は、前記第１のリセット信号線〜前記第ｎのリセット信号線のリセット信号の１つを非アクティブに設定することを特徴とする印刷装置。 In claim 1,
A reset signal output circuit that outputs a reset signal to the first reset signal line to the nth reset signal line;
After the main control unit sets the first sub-control unit to the n-th sub-control unit to the first mode,
The printing apparatus according to claim 1, wherein the reset signal output circuit sets one of reset signals of the first to nth reset signal lines to inactive.
前記第ｋのサブ制御部は、
前記第ｋのリセット線のリセット信号が非アクティブである期間に、前記第ｋのサブ制御部に接続される前記１又は複数の記憶装置にアクセスすることを特徴とする印刷装置。 In claim 2,
The kth sub-control unit includes:
The printing apparatus is configured to access the one or more storage devices connected to the kth sub-control unit during a period in which a reset signal of the kth reset line is inactive.
前記第ｋのサブ制御部が、前記メイン制御部により第２のモードに設定された場合には、
前記第ｋのサブ制御部は、前記第ｋのリセット線のリセット信号がアクティブか非アクティブかに依らずに、前記ビジー端子を高インピーダンス状態に設定することを特徴とする印刷装置。 In claim 2 or 3,
When the kth sub-control unit is set to the second mode by the main control unit,
The printing apparatus according to claim 1, wherein the kth sub-control unit sets the busy terminal to a high impedance state regardless of whether a reset signal of the kth reset line is active or inactive.
前記第ｋのサブ制御部が、前記メイン制御部により第３のモードに設定された場合には、
前記第ｋのサブ制御部は、前記第ｋのリセット線のリセット信号がアクティブか非アクティブかに依らずに、自身に接続される前記１又は複数の記憶装置のアクセス状態に応じてビジー信号を前記ビジー端子に出力することを特徴とする印刷装置。 In claim 4,
When the kth sub-control unit is set to the third mode by the main control unit,
The k-th sub-control unit outputs a busy signal according to an access state of the one or more storage devices connected to the k-th reset line, regardless of whether the reset signal of the k-th reset line is active or inactive. A printing apparatus that outputs to the busy terminal.
前記第１のサブ制御部〜前記第ｎのサブ制御部は、
前記メイン制御部によりレジスター値が設定されるモード設定レジスターを有し、
前記モード設定レジスターの前記レジスター値に基づいて、前記第１のモード、前記第２のモード、前記第３のモードのいずれか１つが設定されることを特徴とする印刷装置。 In claim 5,
The first to nth sub-control units are:
A mode setting register in which a register value is set by the main control unit;
One of the first mode, the second mode, and the third mode is set based on the register value of the mode setting register.
インク量情報を記憶する前記１又は複数の記憶装置とを含むことを特徴とする印刷システム。 A printing apparatus according to any one of claims 1 to 6;
A printing system comprising the one or more storage devices that store ink amount information.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2011181211A JP2013045202A (en) | 2011-08-23 | 2011-08-23 | Printer and printing system |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2011181211A JP2013045202A (en) | 2011-08-23 | 2011-08-23 | Printer and printing system |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2013045202A true JP2013045202A (en) | 2013-03-04 |
Family
ID=48009082
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2011181211A Withdrawn JP2013045202A (en) | 2011-08-23 | 2011-08-23 | Printer and printing system |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2013045202A (en) |
-
2011
- 2011-08-23 JP JP2011181211A patent/JP2013045202A/en not_active Withdrawn
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8335978B2 (en) | Liquid container | |
| US8364859B2 (en) | Storage device, board, liquid container and system | |
| JP5621496B2 (en) | Storage device, circuit board, liquid container and system | |
| US8745433B2 (en) | Memory device, board, liquid container, host device, and system | |
| US8959294B2 (en) | Storage device, host device, circuit board, liquid container, and system | |
| US9662897B2 (en) | Addressing for a memory device used in an image recording apparatus | |
| JP4066980B2 (en) | Printing recording material container | |
| US9266342B2 (en) | Storage device, host apparatus, circuit substrate, liquid container, and system | |
| CN102371786B (en) | Storage device, circuit board, liquid reservoir and system | |
| JP5609490B2 (en) | Storage device, host device, circuit board, liquid container and system | |
| JP2013045202A (en) | Printer and printing system | |
| US8625386B2 (en) | Non-volatile memory device, circuit board, printing material container and printer | |
| US8477544B2 (en) | Circuit apparatus and system | |
| US20110205590A1 (en) | Storage device, substrate, liquid container, host device, and system | |
| JP6679971B2 (en) | Storage device, liquid container and host device | |
| JP2012183807A (en) | Recording apparatus, substrate, liquid container, host device, and system | |
| US20110205589A1 (en) | Storage device, substrate, liquid container, host device, and system | |
| JP2013186931A (en) | Storage device, printing material accommodating body and printer | |
| JP2013051017A (en) | Storage device and printing device | |
| JP4240139B2 (en) | Printing recording material container set | |
| JP2011224944A (en) | Controller and system |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20141104 |