JP2013038300A - Electronic device and method for manufacturing the same - Google Patents

Electronic device and method for manufacturing the same Download PDF

Info

Publication number
JP2013038300A
JP2013038300A JP2011174682A JP2011174682A JP2013038300A JP 2013038300 A JP2013038300 A JP 2013038300A JP 2011174682 A JP2011174682 A JP 2011174682A JP 2011174682 A JP2011174682 A JP 2011174682A JP 2013038300 A JP2013038300 A JP 2013038300A
Authority
JP
Japan
Prior art keywords
support substrate
layer
resin layer
electronic device
manufacturing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2011174682A
Other languages
Japanese (ja)
Inventor
Yasushi Kobayashi
靖志 小林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP2011174682A priority Critical patent/JP2013038300A/en
Publication of JP2013038300A publication Critical patent/JP2013038300A/en
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/24137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/146—Mixed devices
    • H01L2924/1461—MEMS
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

PROBLEM TO BE SOLVED: To provide an electronic device which is high in manufacturing yield and reliability, and a method for manufacturing the same.SOLUTION: The method for manufacturing an electronic device comprises the steps of: arranging electronic components (16a, 16b) on an adhesive layer (54) formed on a hydrophilic part (48) of one main surface of a quartz glass support substrate (46); forming a silicone coating layer (14) on the support substrate so as to cover the electronic components; forming a resin layer (10) on the coating layer and embedding the electronic components by the resin layer; and irradiating the support substrate with ultraviolet rays from the back side of the support substrate to reduce the adhesive force of the adhesive layer, thereby removing the support substrate.

Description

本発明は、電子装置及びその製造方法に関する。   The present invention relates to an electronic device and a method for manufacturing the same.

近時、ウェハレベルパッケージ（Wafer Level Package、ＷＬＰ）が提案されている。   Recently, a wafer level package (Wafer Level Package, WLP) has been proposed.

ウェハレベルパッケージは、低コスト化、小型化に寄与し得るため、大きな注目を集めている。   The wafer level package has attracted much attention because it can contribute to cost reduction and miniaturization.

ウェハレベルパッケージは、半導体チップ等の電子部品を樹脂層（封止樹脂層）により埋め込むことにより形成される。   The wafer level package is formed by embedding an electronic component such as a semiconductor chip with a resin layer (sealing resin layer).

特開２００９−２５２８５９号公報JP 2009-252859 A 特開２００４−１２８２８６号公報JP 2004-128286 A

しかしながら、ウェハレベルパッケージは、必ずしも十分に高い製造歩留りや信頼性が得られない場合があった。   However, the wafer level package may not always have a sufficiently high manufacturing yield and reliability.

本発明の目的は、製造歩留りや信頼性の高い電子装置及びその製造方法を提供することにある。   An object of the present invention is to provide an electronic device having a high manufacturing yield and high reliability and a manufacturing method thereof.

実施形態の一観点によれば、支持基板上に電子部品を配する工程と、前記支持基板上に前記電子部品を覆うように被覆層を形成する工程と、前記被覆層上に樹脂層を形成し、前記電子部品を前記樹脂層により埋め込む工程と、前記支持基板を除去する工程とを有することを特徴とする電子装置の製造方法が提供される。   According to one aspect of the embodiment, a step of arranging an electronic component on a support substrate, a step of forming a coating layer on the support substrate so as to cover the electronic component, and a resin layer formed on the coating layer And the manufacturing method of the electronic device characterized by including the process of embedding the said electronic component with the said resin layer, and the process of removing the said support substrate is provided.

実施形態の他の観点によれば、凹部が生じている樹脂層と、前記樹脂層の前記凹部が生じている側の面である一方の面側に存在する被覆層と、前記被覆層が存在する前記凹部内に存在し、一方の面が前記樹脂層の前記一方の面側において露出している電子部品とを有することを特徴とする電子装置が提供される。   According to another aspect of the embodiment, there is a resin layer in which a recess is formed, a coating layer on one side of the resin layer on which the recess is formed, and the coating layer is present And an electronic component having one surface exposed on the one surface side of the resin layer. The electronic device is provided.

開示の電子装置及びその製造方法によれば、電子部品を被覆層により覆った状態で樹脂層が形成される。このため、電子部品の回路形成面に樹脂が付着してしまうことがない。このため、電子部品を樹脂層により埋め込むにもかかわらず、製造歩留りや信頼性の高い電子装置を提供することができる。   According to the disclosed electronic device and the manufacturing method thereof, the resin layer is formed in a state where the electronic component is covered with the coating layer. For this reason, resin does not adhere to the circuit formation surface of the electronic component. For this reason, although an electronic component is embedded with a resin layer, an electronic device with a high manufacturing yield and high reliability can be provided.

図１は、一実施形態による電子装置を示す断面図である。FIG. 1 is a cross-sectional view illustrating an electronic device according to an embodiment. 図２は、一実施形態による電子装置を回路基板上に実装した状態を示す断面図である。FIG. 2 is a cross-sectional view illustrating a state in which the electronic device according to the embodiment is mounted on a circuit board. 図３は、一実施形態による電子装置の製造方法を示す工程断面図（その１）である。FIG. 3 is a process cross-sectional view (part 1) illustrating the method for manufacturing the electronic device according to the embodiment. 図４は、一実施形態による電子装置の製造方法を示す工程断面図（その２）である。FIG. 4 is a process cross-sectional view (part 2) illustrating the method for manufacturing the electronic device according to the embodiment. 図５は、一実施形態による電子装置の製造方法を示す工程断面図（その３）である。FIG. 5 is a process cross-sectional view (Part 3) illustrating the method for manufacturing the electronic device according to the embodiment. 図６は、一実施形態による電子装置の製造方法を示す工程断面図（その４）である。FIG. 6 is a process cross-sectional view (part 4) illustrating the method for manufacturing the electronic device according to the embodiment. 図７は、一実施形態による電子装置の製造方法を示す工程断面図（その５）である。FIG. 7 is a process cross-sectional view (part 5) illustrating the method for manufacturing the electronic device according to the embodiment. 図８は、一実施形態による電子装置の製造方法を示す工程断面図（その６）である。FIG. 8 is a process cross-sectional view (Part 6) illustrating the method for manufacturing the electronic device according to the embodiment. 図９は、一実施形態による電子装置の製造方法を示す工程断面図（その７）である。FIG. 9 is a process cross-sectional view (part 7) illustrating the method for manufacturing the electronic device according to the embodiment. 図１０は、一実施形態による電子装置の製造方法を示す工程断面図（その８）である。FIG. 10 is a process cross-sectional view (Part 8) illustrating the method for manufacturing the electronic device according to the embodiment. 図１１は、一実施形態による電子装置の製造方法を示す工程断面図（その９）である。FIG. 11 is a process cross-sectional view (part 9) illustrating the method for manufacturing the electronic device according to the embodiment. 図１２は、一実施形態による電子装置の製造方法を示す工程断面図（その１０）である。FIG. 12 is a process cross-sectional view (part 10) illustrating the method for manufacturing the electronic device according to the embodiment. 図１３は、一実施形態による電子装置の製造方法を示す工程断面図（その１１）である。FIG. 13: is process sectional drawing (the 11) which shows the manufacturing method of the electronic device by one Embodiment. 図１４は、一実施形態による電子装置の製造方法を示す工程断面図（その１２）である。FIG. 14 is a process cross-sectional view (Part 12) illustrating the method for manufacturing the electronic device according to the embodiment. 図１５は、一実施形態による電子装置の製造方法を示す工程断面図（その１３）である。FIG. 15 is a process cross-sectional view (No. 13) illustrating the method for manufacturing the electronic device according to the embodiment.

［一実施形態］
一実施形態による電子装置及びその製造方法について図１乃至図１５を用いて説明する。 [One Embodiment]
An electronic device and a manufacturing method thereof according to an embodiment will be described with reference to FIGS.

（電子装置）
まず、本実施形態による電子装置について図１及び図２を用いて説明する。図１は、本実施形態による電子装置を示す断面図である。図２は、本実施形態による電子装置を回路基板上に実装した状態を示す断面図である。 (Electronic device)
First, the electronic device according to the present embodiment will be described with reference to FIGS. FIG. 1 is a cross-sectional view illustrating the electronic device according to the present embodiment. FIG. 2 is a cross-sectional view showing a state in which the electronic device according to the present embodiment is mounted on a circuit board.

図１に示すように、樹脂層（モールド樹脂層、封止樹脂層）１０の一方の面側（図１における紙面上側）には、凹部１２が形成されている。かかる凹部１２は、後述するように、電子部品１６を樹脂層１０により埋め込むことにより形成されたものである。樹脂層１０の材料としては、例えばエポキシ樹脂が用いられている。樹脂層１０には、例えば無機フィラーが含まれている。かかる無機フィラーとしては、例えばシリカフィラー等が用いられている。樹脂層１０の厚さは、例えば７００μｍ程度とする。凹部１２の深さは、例えば５０５μｍ程度とする。   As shown in FIG. 1, a recess 12 is formed on one surface side (upper side in FIG. 1) of the resin layer (mold resin layer, sealing resin layer) 10. The recess 12 is formed by embedding the electronic component 16 with the resin layer 10 as will be described later. As a material of the resin layer 10, for example, an epoxy resin is used. The resin layer 10 contains an inorganic filler, for example. As such an inorganic filler, for example, a silica filler or the like is used. The thickness of the resin layer 10 is about 700 μm, for example. The depth of the recess 12 is, for example, about 505 μm.

凹部１２が形成された樹脂層１０の一方の面側（図１における紙面上側）には、被覆層（保護層、分離層）１４が一様に形成されている。かかる被覆層１４は、後述するように、電子部品１６を覆うように形成された被覆層１４上に樹脂層１０を形成することにより、樹脂層１０の一方の面側に存在することとなったものである。被覆層１４の熱膨張率は、電子部品１６ａ，１６ｂの熱膨張率以上、樹脂層１０の熱膨張率以下であることが好ましい。熱膨張率差に起因してクラック等が生じるのを防止するためである。電子部品１６ａ，１６ｂの熱膨張率は、例えば４〜５ｐｐｍ／℃程度である。一方、樹脂層１０の熱膨張率は、例えば３０ｐｐｍ／℃程度である。この場合には、被覆層１４の熱膨張率は、例えば５〜３０ｐｐｍ／℃の範囲内であることが好ましい。被覆層１４の材料としては、例えば、無機骨格を有する絶縁物が用いられている。無機骨格を有する絶縁物としては、例えばシリコーン（有機シリコーン）等が挙げられる。なお、シリコーン（silicone）は、シロキサン結合（Ｓｉ−Ｏ−Ｓｉ）による主骨格（無機骨格）を有する人工高分子化合物の総称である。被覆層１４の厚さは、例えば２００ｎｍ程度とする。   A coating layer (protective layer, separation layer) 14 is uniformly formed on one surface side (the upper side in FIG. 1) of the resin layer 10 in which the recess 12 is formed. The coating layer 14 is present on one surface side of the resin layer 10 by forming the resin layer 10 on the coating layer 14 formed so as to cover the electronic component 16 as described later. Is. The thermal expansion coefficient of the coating layer 14 is preferably not less than the thermal expansion coefficient of the electronic components 16 a and 16 b and not more than the thermal expansion coefficient of the resin layer 10. This is to prevent cracks and the like from being caused by the difference in thermal expansion coefficient. The thermal expansion coefficient of the electronic components 16a and 16b is, for example, about 4 to 5 ppm / ° C. On the other hand, the thermal expansion coefficient of the resin layer 10 is, for example, about 30 ppm / ° C. In this case, the thermal expansion coefficient of the coating layer 14 is preferably in the range of 5 to 30 ppm / ° C., for example. As a material of the covering layer 14, for example, an insulator having an inorganic skeleton is used. Examples of the insulator having an inorganic skeleton include silicone (organic silicone). Silicone is a general term for artificial polymer compounds having a main skeleton (inorganic skeleton) with siloxane bonds (Si—O—Si). The thickness of the coating layer 14 is about 200 nm, for example.

被覆層１４が形成された凹部１２内には、電子部品１６ａ，１６ｂが存在している。換言すれば、電子部品１６ａ，１６ｂが樹脂層１０により埋め込まれている。電子部品１６ａ，１６ｂは、被覆層１４により樹脂層１０と隔てられている。電子部品１６ａ，１６ｂとしては、例えば半導体チップ等が挙げられる。かかる半導体チップ１６ａ，１６ｂとしては、例えばチップ状のＬＳＩ（Large Scale Integration）等が挙げられる。半導体チップ１６ａ，１６ｂのサイズは、例えば６ｍｍ×６ｍｍ×０．５ｍｍ程度である。電子部品１６ａ，１６ｂの一方の面（図１における紙面上側の面）には、電極（表面電極、外部接続電極，導体プラグ）１８が形成されている。電極１８は、樹脂層１０の一方の面側（図１における紙面上側）において露出している。電極１８のサイズは、例えばφ５０μｍ程度とする。   Electronic components 16a and 16b exist in the recess 12 in which the coating layer 14 is formed. In other words, the electronic components 16 a and 16 b are embedded with the resin layer 10. The electronic components 16 a and 16 b are separated from the resin layer 10 by the coating layer 14. Examples of the electronic components 16a and 16b include semiconductor chips. Examples of the semiconductor chips 16a and 16b include a chip-like LSI (Large Scale Integration). The size of the semiconductor chips 16a and 16b is, for example, about 6 mm × 6 mm × 0.5 mm. Electrodes (surface electrodes, external connection electrodes, conductor plugs) 18 are formed on one surface of the electronic components 16a and 16b (the upper surface in FIG. 1). The electrode 18 is exposed on one surface side of the resin layer 10 (upper side in the drawing in FIG. 1). The size of the electrode 18 is, for example, about φ50 μm.

なお、半導体チップ１６ａ，１６ｂは、シリコン系の半導体チップに限定されるものではなく、化合物半導体の半導体チップであってもよい。例えば、半導体チップ１６ａがシリコン系の半導体チップであり、半導体チップ１６ｂが化合物半導体の半導体チップであってもよい。   The semiconductor chips 16a and 16b are not limited to silicon-based semiconductor chips, and may be compound semiconductor semiconductor chips. For example, the semiconductor chip 16a may be a silicon-based semiconductor chip, and the semiconductor chip 16b may be a compound semiconductor semiconductor chip.

凹部１２内に電子部品１６ａ，１６ｂが埋め込まれた樹脂層１０の一方の面側（図１における紙面上側）には、絶縁膜（樹脂層）２０が形成されている。絶縁膜２０の材料としては、例えば感光性のポリイミドが用いられている。絶縁膜２０の厚さは、例えば２０μｍ程度とする。   An insulating film (resin layer) 20 is formed on one surface side (the upper side in the drawing in FIG. 1) of the resin layer 10 in which the electronic components 16 a and 16 b are embedded in the recess 12. As a material for the insulating film 20, for example, photosensitive polyimide is used. The thickness of the insulating film 20 is about 20 μm, for example.

絶縁膜２０には、電子部品１６ａ，１６ｂの電極１８にそれぞれ達する開口部２２が形成されている。開口部２２の径は、例えば４０μｍ程度とする。   In the insulating film 20, openings 22 reaching the electrodes 18 of the electronic components 16a and 16b are formed. The diameter of the opening 22 is about 40 μm, for example.

開口部２２内には、ビア（導体プラグ）２４が形成されている。   A via (conductor plug) 24 is formed in the opening 22.

絶縁膜２０の一方の面（図１における紙面上側の面）には、ビア２４と一体に形成された配線２６が形成されている。配線２６及びビア２４の材料としては、例えば銅（Ｃｕ）が用いられている。   A wiring 26 formed integrally with the via 24 is formed on one surface of the insulating film 20 (the upper surface in FIG. 1). For example, copper (Cu) is used as the material of the wiring 26 and the via 24.

ビア２４及び配線２６が形成された絶縁膜２０の一方の面側（図１における紙面上側）には、絶縁膜（樹脂膜）２８が形成されている。絶縁膜２８の材料としては、例えば感光性のポリイミドが用いられている。絶縁膜２８の厚さは、例えば１０μｍ程度とする。   An insulating film (resin film) 28 is formed on one surface side (the upper side in FIG. 1) of the insulating film 20 in which the via 24 and the wiring 26 are formed. For example, photosensitive polyimide is used as the material of the insulating film 28. The thickness of the insulating film 28 is about 10 μm, for example.

絶縁膜２８には、配線２６にそれぞれ達する開口部３０が形成されている。   Openings 30 reaching the wirings 26 are formed in the insulating film 28.

開口部３０内には、ビア（導体プラグ）３２が形成されている。   A via (conductor plug) 32 is formed in the opening 30.

絶縁膜２８の一方の面側（図１における紙面上側）には、ビア３２と一体に形成された電極パッド３４が形成されている。電極パッド３４及びビア３２の材料としては、例えばＣｕが用いられている。   An electrode pad 34 formed integrally with the via 32 is formed on one surface side of the insulating film 28 (upper side in the drawing in FIG. 1). For example, Cu is used as the material of the electrode pad 34 and the via 32.

電極パッド３４が形成された絶縁膜２８の一方の面側（図１における紙面上側）には、絶縁膜（樹脂膜）３６が形成されている。樹脂層３６の材料としては、例えば感光性のポリイミドが用いられている。絶縁膜３６の厚さは、例えば２０μｍ程度である。   An insulating film (resin film) 36 is formed on one surface side (the upper side in the drawing in FIG. 1) of the insulating film 28 on which the electrode pads 34 are formed. As a material of the resin layer 36, for example, photosensitive polyimide is used. The thickness of the insulating film 36 is, for example, about 20 μm.

絶縁膜３６には、電極パッド３４を露出する開口部３８が形成されている。   An opening 38 is formed in the insulating film 36 to expose the electrode pad 34.

電極パッド３４の一方の面側（図１における紙面上側）には、例えば半田バンプ（半田ボール）４０が形成されている。半田バンプ４０は、電極パッド３４及び配線２６等を介して電子部品１６ａ，１６ｂの電極１８にそれぞれ電気的に接続されている。   For example, solder bumps (solder balls) 40 are formed on one surface side of the electrode pad 34 (upper side in FIG. 1). The solder bumps 40 are electrically connected to the electrodes 18 of the electronic components 16a and 16b via the electrode pads 34 and the wirings 26, respectively.

こうして、本実施形態による電子装置（ウェハレベルパッケージ、電子部品が内蔵された擬似ウェハ）２が形成されている。   Thus, the electronic device (wafer level package, pseudo wafer incorporating electronic components) 2 according to the present embodiment is formed.

ウェハレベルパッケージ２は、図２に示すように、回路基板４２上に実装される。回路基板４２の表面には、電極４４が形成されている。電極４４は、回路基板４２に形成された配線（図示せず）等に接続されている。電極４４の材料としては、例えば金（Ａｕ）が用いられる。回路基板４２としては、例えば樹脂基板やセラミックス基板等が用いられる。   The wafer level package 2 is mounted on a circuit board 42 as shown in FIG. An electrode 44 is formed on the surface of the circuit board 42. The electrode 44 is connected to wiring (not shown) formed on the circuit board 42. As a material of the electrode 44, for example, gold (Au) is used. As the circuit board 42, for example, a resin board or a ceramic board is used.

ウェハレベルパッケージ２の電極パッド３４と回路基板４２の電極４４とは、例えば半田バンプ４０を用いて接合されている。   The electrode pads 34 of the wafer level package 2 and the electrodes 44 of the circuit board 42 are bonded using, for example, solder bumps 40.

（電子装置の製造方法）
次に、本実施形態による電子装置の製造方法を図３乃至図１５を用いて説明する。図３乃至図１５は、本実施形態による電子装置の製造方法を示す工程断面図である。 (Electronic device manufacturing method)
Next, the method for manufacturing the electronic device according to the present embodiment will be explained with reference to FIGS. 3 to 15 are process cross-sectional views illustrating the method for manufacturing the electronic device according to the present embodiment.

本実施形態では、支持基板４６上に複数のウェハレベルパッケージ２を一括して形成し、この後、ウェハレベルパッケージ２を個片化する場合を例に説明する。   In the present embodiment, a case where a plurality of wafer level packages 2 are collectively formed on the support substrate 46 and then the wafer level packages 2 are separated into individual pieces will be described as an example.

なお、支持基板４６上に複数のウェハレベルパッケージ２を一括して形成することに限定されるものではない。例えば、支持基板４６上に１つのウェハレベルパッケージ２を形成してもよい。   Note that the present invention is not limited to forming a plurality of wafer level packages 2 on the support substrate 46 at once. For example, one wafer level package 2 may be formed on the support substrate 46.

まず、図３（ａ）に示すように、支持基板４６を用意する。支持基板４６としては、例えば石英ガラス基板を用いる。支持基板４６の厚さは、例えば１ｍｍ程度とする。   First, as shown in FIG. 3A, a support substrate 46 is prepared. As the support substrate 46, for example, a quartz glass substrate is used. The thickness of the support substrate 46 is about 1 mm, for example.

次に、図３（ｂ）に示すように、支持基板４６の一方の主面の全面に親水部４８を形成する。親水部４８は、例えば、支持基板４６の表面に対してプラズマ処理を行うことにより形成される。かかるプラズマ処理を行う際には、例えば、平行平板型のプラズマ発生装置を用いる。プラズマ発生装置のチャンバ内に導入するガスは、例えば酸素ガスとする。酸素ガスの流量は、例えば２００ｓｃｃｍ程度とする。チャンバ内の圧力は、例えば１Ｔｏｒｒ程度とする。印加電力は、例えば３００Ｗ程度とする。プラズマ処理の時間は、例えば１０分程度とする。   Next, as shown in FIG. 3B, a hydrophilic portion 48 is formed on the entire surface of one main surface of the support substrate 46. The hydrophilic portion 48 is formed, for example, by performing plasma processing on the surface of the support substrate 46. When performing such plasma treatment, for example, a parallel plate type plasma generator is used. The gas introduced into the chamber of the plasma generator is, for example, oxygen gas. The flow rate of oxygen gas is, for example, about 200 sccm. The pressure in the chamber is, for example, about 1 Torr. The applied power is about 300 W, for example. The plasma processing time is, for example, about 10 minutes.

次に、支持基板４６上の全面に、例えばスピンコート法により、フォトレジスト膜５０を形成する。   Next, a photoresist film 50 is formed on the entire surface of the support substrate 46 by, eg, spin coating.

次に、フォトリソグラフィ技術を用い、フォトレジスト膜５０をパターニングする（図３（ｃ）参照）。フォトレジスト膜５０は、親水部４８を支持基板４６に選択的に残存させるためのものである。フォトレジスト膜５０をパターニングする際には、疎水部５２を形成すべき領域が露出するように、フォトレジスト膜５０をパターニングする。後述するように、親水部４８の上には粘着層５４が形成され、粘着層５４上には電子部品１６ａ，１６ｂが配置される。従って、電子部品１６ａ，１６ｂが配置される箇所にフォトレジスト膜５０が残存するように、フォトレジスト膜５０がパターニングされる。   Next, the photoresist film 50 is patterned by using a photolithography technique (see FIG. 3C). The photoresist film 50 is for selectively leaving the hydrophilic portion 48 on the support substrate 46. When patterning the photoresist film 50, the photoresist film 50 is patterned so that the region where the hydrophobic portion 52 is to be formed is exposed. As will be described later, an adhesive layer 54 is formed on the hydrophilic portion 48, and the electronic components 16 a and 16 b are disposed on the adhesive layer 54. Therefore, the photoresist film 50 is patterned so that the photoresist film 50 remains at the place where the electronic components 16a and 16b are disposed.

次に、フォトレジスト膜５０をマスクとして、支持基板４６の表面に対してプラズマ処理を行うことにより、フォトレジスト膜５０から露出している領域に疎水部５２を形成する（図４（ａ）参照）。疎水部５２を形成する際のプラズマ処理は、例えば以下のようにして行われる。プラズマ発生装置としては、例えば、平行平板型のプラズマ発生装置を用いる。プラズマ発生装置のチャンバ内に導入するガスは、例えばＣＦ４ガスとする。ＣＦ４ガスの流量は、例えば２００ｓｃｃｍ程度とする。チャンバ内の圧力は、例えば１Ｔｏｒｒ程度とする。印加電力は、例えば３００Ｗ程度とする。プラズマ処理の時間は、例えば１０分程度とする。このようなプラズマ処理を行うと、疎水性官能基が支持基板４６の表面に導入され、支持基板４６に疎水部５２が選択的に形成される。かかる疎水性官能基は、炭素及びフッ素を含んでいる。疎水部５２の表面は、ＣＦＸにより終端された状態となる。このように、本実施形態では、末端官能基の化学的置換により、支持基板４６に撥水性又は疎水性を付与する。なお、疎水部５２を形成する際にプラズマ処理を用いるのは、プラズマ処理を用いることにより、安定した高い撥水性、疎水性を支持基板４６に付与し得るためである。 Next, by performing plasma treatment on the surface of the support substrate 46 using the photoresist film 50 as a mask, a hydrophobic portion 52 is formed in a region exposed from the photoresist film 50 (see FIG. 4A). ). The plasma treatment for forming the hydrophobic portion 52 is performed as follows, for example. For example, a parallel plate type plasma generator is used as the plasma generator. The gas introduced into the chamber of the plasma generator is, for example, CF 4 gas. The flow rate of the CF 4 gas is, for example, about 200 sccm. The pressure in the chamber is, for example, about 1 Torr. The applied power is about 300 W, for example. The plasma processing time is, for example, about 10 minutes. When such plasma treatment is performed, a hydrophobic functional group is introduced on the surface of the support substrate 46, and the hydrophobic portion 52 is selectively formed on the support substrate 46. Such hydrophobic functional groups include carbon and fluorine. Surface of the hydrophobic part 52 is in a state of being terminated by CF X. Thus, in the present embodiment, water repellency or hydrophobicity is imparted to the support substrate 46 by chemical substitution of the terminal functional group. The reason why the plasma treatment is used when forming the hydrophobic portion 52 is that the plasma treatment can be used to impart stable and high water repellency and hydrophobicity to the support substrate 46.

この後、例えば薬液を用いて、フォトレジスト膜５０を剥離する。かかる薬液としては、例えば、Ｎ−メチルピロリドン（N-MethylPyrrolidone、ＮＭＰ）を用いる。薬液に浸漬する時間は、例えば１分程度とする。   Thereafter, the photoresist film 50 is removed using, for example, a chemical solution. As such a chemical solution, for example, N-methylpyrrolidone (NMP) is used. The immersion time in the chemical solution is, for example, about 1 minute.

こうして、親水部４８と疎水部５２とが表面に形成された支持基板４６が得られる。換言すれば、親水部４８が表面に選択的に形成された支持基板４６が得られる（図４（ｂ）参照）。   Thus, the support substrate 46 having the hydrophilic portion 48 and the hydrophobic portion 52 formed on the surface is obtained. In other words, the support substrate 46 in which the hydrophilic portion 48 is selectively formed on the surface is obtained (see FIG. 4B).

次に、支持基板４６の親水部４８上に粘着層（密着層、密着樹脂層）５４を選択的に形成する（図４（ｃ）参照）。粘着層５４は、例えばスピンコート法により、例えば樹脂溶液を支持基板４６上に塗布することにより形成することができる。かかる樹脂溶液としては、例えば、感光性のポリイミド樹脂の溶液を用いる。スピンコーターの回転数は、例えば１０００ｒｐｍ程度とする。支持基板４６の疎水部５２においては、ポリイミド樹脂溶液がはじかれるため、粘着層５４は疎水部５２上には形成されない。一方、支持基板４６の親水部４８上においては、ポリイミド樹脂溶液ははじかれない。支持基板４６の親水部４８上においては、表面張力を利用して、粘着層５４が親水部４８上に選択的に形成される。   Next, an adhesive layer (adhesion layer, adhesion resin layer) 54 is selectively formed on the hydrophilic portion 48 of the support substrate 46 (see FIG. 4C). The adhesive layer 54 can be formed, for example, by applying a resin solution on the support substrate 46 by, for example, spin coating. As the resin solution, for example, a photosensitive polyimide resin solution is used. The rotation speed of the spin coater is, for example, about 1000 rpm. Since the polyimide resin solution is repelled in the hydrophobic portion 52 of the support substrate 46, the adhesive layer 54 is not formed on the hydrophobic portion 52. On the other hand, the polyimide resin solution is not repelled on the hydrophilic portion 48 of the support substrate 46. On the hydrophilic portion 48 of the support substrate 46, the adhesive layer 54 is selectively formed on the hydrophilic portion 48 using surface tension.

次に、電子部品１６ａ，１６ｂを粘着層５４上に配置する（図５（ａ）参照）。電子部品１６ａ，１６ｂとしては、例えば半導体チップ等が挙げられる。かかる半導体チップ１６ａ，１６ｂとしては、例えばチップ状のＬＳＩ等が挙げられる。半導体チップ１６ａ，１６ｂのサイズは、例えば６ｍｍ×６ｍｍ×０．５ｍｍ程度とする。電子部品１６ａ，１６ｂの一方の面（図５（ａ）における紙面下側の面）には、電極１８が形成されている。電極１８のサイズは、例えばφ５０μｍ程度とする。電子部品１６ａ，１６ｂを粘着層５４上に配置する際には、電極１８が形成された側の面（図５（ａ）における紙面下側の面）が粘着層５４と接するように、電子部品１６ａ，１６ｂを配置する。粘着層５４の表面張力の作用により、電子部品１６ａ，１６ｂは適切な位置に位置合わせされる。   Next, the electronic components 16a and 16b are disposed on the adhesive layer 54 (see FIG. 5A). Examples of the electronic components 16a and 16b include semiconductor chips. Examples of the semiconductor chips 16a and 16b include chip-like LSIs. The sizes of the semiconductor chips 16a and 16b are, for example, about 6 mm × 6 mm × 0.5 mm. An electrode 18 is formed on one surface of the electronic components 16a and 16b (the lower surface in FIG. 5A). The size of the electrode 18 is, for example, about φ50 μm. When the electronic components 16 a and 16 b are arranged on the adhesive layer 54, the electronic component is so arranged that the surface on which the electrode 18 is formed (the surface on the lower side in FIG. 5A) is in contact with the adhesive layer 54. 16a and 16b are arranged. The electronic components 16 a and 16 b are aligned at appropriate positions by the action of the surface tension of the adhesive layer 54.

こうして、電子部品１６ａ，１６ｂが粘着層５４上に配置される（図５（ｂ）参照）。   Thus, the electronic components 16a and 16b are arranged on the adhesive layer 54 (see FIG. 5B).

次に、熱処理を行うことにより、粘着層５４を仮硬化させる。熱処理を行う際には、例えばホットプレートを用いる。熱処理温度は、例えば１２０℃程度とする。熱処理時間は、例えば３分程度とする。仮硬化後の粘着層５４の厚さは、例えば５μｍ程度である。   Next, the adhesive layer 54 is temporarily cured by performing a heat treatment. When performing the heat treatment, for example, a hot plate is used. The heat treatment temperature is about 120 ° C., for example. The heat treatment time is about 3 minutes, for example. The thickness of the pressure-sensitive adhesive layer 54 after temporary curing is, for example, about 5 μm.

次に、電子部品１６ａ，１６ｂが配された支持基板４６上の全面に、被覆層１４を形成する（図６（ａ）参照）。被覆層１４の熱膨張率は、電子部品１６ａ，１６ｂの熱膨張率以上、樹脂層１０の熱膨張率以下であることが好ましい。熱膨張率差に起因してクラック等が生じるのを防止するためである。電子部品１６ａ，１６ｂの熱膨張率は、例えば４〜５ｐｐｍ／℃程度である。一方、樹脂層１０の熱膨張率は、例えば３０ｐｐｍ／℃程度である。この場合には、被覆層１４の熱膨張率は、例えば５〜３０ｐｐｍ／℃の範囲内であることが好ましい。被覆層１４の材料としては、例えば、無機骨格を有する絶縁物を用いる。無機骨格を有する絶縁物としては、例えばシリコーン等が挙げられる。被覆層１４の材料としてシリコーンを用いる場合、例えばスピンコート法により被覆層１４を形成する。被覆層１４の厚さは、例えば２００ｎｍ程度とする。   Next, the coating layer 14 is formed on the entire surface of the support substrate 46 on which the electronic components 16a and 16b are arranged (see FIG. 6A). The thermal expansion coefficient of the coating layer 14 is preferably not less than the thermal expansion coefficient of the electronic components 16 a and 16 b and not more than the thermal expansion coefficient of the resin layer 10. This is to prevent cracks and the like from being caused by the difference in thermal expansion coefficient. The thermal expansion coefficient of the electronic components 16a and 16b is, for example, about 4 to 5 ppm / ° C. On the other hand, the thermal expansion coefficient of the resin layer 10 is, for example, about 30 ppm / ° C. In this case, the thermal expansion coefficient of the coating layer 14 is preferably in the range of 5 to 30 ppm / ° C., for example. As a material of the coating layer 14, for example, an insulator having an inorganic skeleton is used. Examples of the insulator having an inorganic skeleton include silicone. When silicone is used as the material of the coating layer 14, the coating layer 14 is formed by, for example, a spin coating method. The thickness of the coating layer 14 is about 200 nm, for example.

次に、被覆層１４上の全面に樹脂を供給し、例えば加熱加圧法により樹脂層（封止樹脂層）１０を形成する（図６（ｂ）参照）。樹脂層１０の材料としては、例えば熱硬化性のエポキシ樹脂を用いる。樹脂層１０には、例えば無機フィラーを含ませる。かかる無機フィラーとしては、例えばシリカフィラー等を用いる。樹脂層１０を形成する際の加熱温度は、例えば１２０℃程度とする。加熱時間は、例えば１０分程度とする。樹脂層１０の厚さは、例えば６００μｍ程度とする。電子部品１６ａ，１６ｂが被覆層１４により覆われているため、電子部品１６ａ，１６ｂが被覆層１４により保護された状態で樹脂層１０が形成される。従って、電子部品１６ａ，１６ｂの電極１８が形成された面、即ち、電子部品１６ａ，１６ｂの回路形成面（図６（ｂ）における紙面下側の面）に、樹脂が付着してしまうことはない。   Next, resin is supplied to the entire surface of the coating layer 14, and the resin layer (sealing resin layer) 10 is formed by, for example, a heating and pressing method (see FIG. 6B). As a material of the resin layer 10, for example, a thermosetting epoxy resin is used. For example, an inorganic filler is included in the resin layer 10. As such an inorganic filler, for example, a silica filler or the like is used. The heating temperature at the time of forming the resin layer 10 is, for example, about 120 ° C. The heating time is, for example, about 10 minutes. The thickness of the resin layer 10 is, for example, about 600 μm. Since the electronic components 16 a and 16 b are covered with the coating layer 14, the resin layer 10 is formed in a state where the electronic components 16 a and 16 b are protected by the coating layer 14. Accordingly, the resin does not adhere to the surface of the electronic components 16a and 16b on which the electrodes 18 are formed, that is, the circuit forming surface of the electronic components 16a and 16b (the lower surface in FIG. 6B). Absent.

こうして、電子部品１６ａ，１６ｂが樹脂層１０により埋め込まれる。   Thus, the electronic components 16a and 16b are embedded by the resin layer 10.

次に、例えば紫外線を照射することにより、粘着層５４の粘着力を低下させる（図７（ａ）参照）。紫外線を照射する際には、例えば支持基板４６の背面側（図７（ａ）における紙面下側）から紫外線を照射する。   Next, the adhesive force of the adhesive layer 54 is reduced by, for example, irradiating ultraviolet rays (see FIG. 7A). When irradiating ultraviolet rays, for example, the ultraviolet rays are irradiated from the back side of the support substrate 46 (the lower side of the paper surface in FIG. 7A).

次に、支持基板４６及び粘着層５４を、樹脂層１０及び電子部品１６ａ，１６ｂから剥離する（図７（ｂ）参照）。即ち、電子部品１６ａ，１６ｂが埋め込まれた樹脂層１０から、支持基板４６を粘着層５４とともに除去する。紫外線の照射により粘着層５４の粘着力（密着力）が低下しているため、粘着層５４は電子部品１６ａ，１６ｂから容易に剥離し得る。また、疎水部５２と被覆層１４との密着力はもともと弱いため、支持基板４６は被覆層１４から容易に剥離し得る。従って、電子部品１６ａ，１６ｂが埋め込まれた樹脂層１０から、支持基板４６を粘着層５４とともに容易に除去し得る。こうして、電子部品１６ａ，１６ｂが樹脂層１０中に埋め込まれた構造体（擬似ウェハ、樹脂基板）５６が得られる。構造体５６の一方の面（粘着層５４と接していた面）には、電子部品１６ａ，１６ｂの電極１８が露出した状態となる。   Next, the support substrate 46 and the adhesive layer 54 are peeled from the resin layer 10 and the electronic components 16a and 16b (see FIG. 7B). That is, the support substrate 46 is removed together with the adhesive layer 54 from the resin layer 10 in which the electronic components 16a and 16b are embedded. Since the adhesive force (adhesion force) of the adhesive layer 54 is reduced by the irradiation of ultraviolet rays, the adhesive layer 54 can be easily peeled off from the electronic components 16a and 16b. Further, since the adhesion between the hydrophobic portion 52 and the coating layer 14 is originally weak, the support substrate 46 can be easily peeled from the coating layer 14. Therefore, the support substrate 46 can be easily removed together with the adhesive layer 54 from the resin layer 10 in which the electronic components 16a and 16b are embedded. Thus, a structure (pseudo wafer, resin substrate) 56 in which the electronic components 16a and 16b are embedded in the resin layer 10 is obtained. The electrodes 18 of the electronic components 16a and 16b are exposed on one surface of the structure 56 (the surface in contact with the adhesive layer 54).

なお、このような技術は、擬似ＳＯＣ（System On Chip）技術と称される。   Such a technique is referred to as a pseudo SOC (System On Chip) technique.

次に、構造体５６の上下を反転させる（図８（ａ）参照）。   Next, the structure 56 is turned upside down (see FIG. 8A).

次に、熱処理を行うことにより、樹脂層１０をキュア（本硬化）する。熱処理温度は、例えば１５０℃程度とする。熱処理時間は、例えば１時間程度とする。   Next, the resin layer 10 is cured (mainly cured) by performing heat treatment. The heat treatment temperature is about 150 ° C., for example. The heat treatment time is, for example, about 1 hour.

こうして、厚さが０．７ｍｍ程度、寸法がφ１５０ｍｍ程度の構造体５６が形成される。   Thus, the structure 56 having a thickness of about 0.7 mm and a dimension of about φ150 mm is formed.

次に、構造体５６の一方の面（図８（ｂ）における紙面上側の面）上の全面に、例えばスピンコート法により、例えば感光性の樹脂膜（絶縁膜）２０を形成する（図８（ｂ）参照）。絶縁膜２０の材料としては、例えば感光性のポリイミド樹脂等を用いる。絶縁膜２０の表面における段差の最大値は、例えば２０ｎｍ以下とする。   Next, for example, a photosensitive resin film (insulating film) 20 is formed on the entire surface of one surface of the structure 56 (the upper surface in FIG. 8B) by, eg, spin coating (FIG. 8). (See (b)). As a material of the insulating film 20, for example, a photosensitive polyimide resin is used. The maximum value of the step on the surface of the insulating film 20 is set to 20 nm or less, for example.

次に、絶縁膜２０に対してプリベークを行う。プリベークの温度は、例えば１１０℃程度とする。プリベークの時間は、例えば３分程度とする。   Next, pre-baking is performed on the insulating film 20. The pre-baking temperature is about 110 ° C., for example. The pre-baking time is, for example, about 3 minutes.

次に、開口部２２のパターンを絶縁膜２０に露光する。開口部２２は、後述するビア（導体プラグ）２４を埋め込むためのものである。   Next, the pattern of the opening 22 is exposed on the insulating film 20. The opening 22 is for embedding a via (conductor plug) 24 described later.

次に、絶縁膜２０に対して、現像を行う。現像液としては、例えばＴＭＡＨ（Tetra Methyl Ammonium Hydroxide）を用いる。   Next, the insulating film 20 is developed. As the developer, for example, TMAH (Tetra Methyl Ammonium Hydroxide) is used.

次に、絶縁膜２０に対して、キュアを行う。キュアの温度は、例えば２５０℃程度とする。キュアの時間は、例えば１時間程度とする。   Next, the insulating film 20 is cured. The curing temperature is about 250 ° C., for example. The curing time is, for example, about 1 hour.

こうして、電極１８に達する開口部２２が形成された絶縁膜２０が得られる（図９（ａ）参照）。絶縁膜２０の厚さは、例えば２０μｍ程度となる。開口部２２のサイズは、例えば４０μｍ程度とする。   Thus, the insulating film 20 having the opening 22 reaching the electrode 18 is obtained (see FIG. 9A). The thickness of the insulating film 20 is, for example, about 20 μm. The size of the opening 22 is, for example, about 40 μm.

次に、例えばスパッタリング法により、例えば膜厚５０ｎｍ程度の密着層（図示せず）を形成する。密着層の材料としては、例えばチタン（Ｔｉ）を用いる。   Next, an adhesion layer (not shown) having a thickness of, for example, about 50 nm is formed by, eg, sputtering. As the material for the adhesion layer, for example, titanium (Ti) is used.

次に、例えばスパッタリング法により、例えば膜厚１００ｎｍ程度のシード層（図示せず）を形成する。シード層の材料としては、例えばＣｕを用いる。   Next, a seed layer (not shown) having a thickness of, for example, about 100 nm is formed by, eg, sputtering. As a material for the seed layer, for example, Cu is used.

次に、全面に、例えばスピンコート法により、フォトレジスト膜（図示せず）を形成する。   Next, a photoresist film (not shown) is formed on the entire surface by, eg, spin coating.

次に、フォトリソグラフィ技術を用い、フォトレジスト膜に開口部（図示せず）を形成する。かかる開口部は、ビア２４及び配線２６を形成するためのものである。   Next, an opening (not shown) is formed in the photoresist film using a photolithography technique. The opening is for forming the via 24 and the wiring 26.

次に、例えば電気めっき法により、例えばビア２４及び配線２６を形成する。ビア２４及び配線２６の材料としては、例えばＣｕを用いる。ビア２４及び配線２６は、一体的に形成される。   Next, for example, vias 24 and wirings 26 are formed by electroplating, for example. For example, Cu is used as the material of the via 24 and the wiring 26. The via 24 and the wiring 26 are integrally formed.

次に、例えばアッシングにより、フォトレジスト膜を剥離する。   Next, the photoresist film is removed by, for example, ashing.

次に、配線２６の周囲に露出している部分のシード層及び密着層を、例えばウェットエッチング又はドライエッチングにより除去する。   Next, the seed layer and the adhesion layer in a portion exposed around the wiring 26 are removed by, for example, wet etching or dry etching.

こうして、電子部品１６ａ，１６ｂの電極１８にビア２４を介して電気的に接続された配線（再配線層）２６が形成される（図９（ｂ）参照）。   Thus, the wiring (redistribution layer) 26 electrically connected to the electrodes 18 of the electronic components 16a and 16b via the vias 24 is formed (see FIG. 9B).

次に、構造体５６の一方の面（図１０（ａ）における紙面上側の面）上の全面に、例えばスピンコート法により、例えば感光性の樹脂膜（絶縁膜）２８を形成する（図１０（ａ）参照）。絶縁膜２８の材料としては、例えば感光性のポリイミド樹脂を用いる。   Next, for example, a photosensitive resin film (insulating film) 28 is formed on the entire surface of one surface of the structure 56 (the upper surface in FIG. 10A) by, eg, spin coating (FIG. 10). (See (a)). As a material of the insulating film 28, for example, a photosensitive polyimide resin is used.

次に、絶縁膜２８に対してプリベークを行う。プリベークの温度は、例えば１１０℃程度とする。プリベークの時間は、例えば３分程度とする。   Next, pre-baking is performed on the insulating film 28. The pre-baking temperature is about 110 ° C., for example. The pre-baking time is, for example, about 3 minutes.

次に、開口部３０のパターンを絶縁膜２８に露光する。開口部３０は、後述するビア（導体プラグ）３２を埋め込むためのものである。   Next, the pattern of the opening 30 is exposed on the insulating film 28. The opening 30 is for embedding a via (conductor plug) 32 described later.

次に、絶縁膜２８に対して、現像を行う。現像液としては、例えばＴＭＡＨを用いる。   Next, the insulating film 28 is developed. For example, TMAH is used as the developer.

次に、絶縁膜２８に対して、キュアを行う。キュアの温度は、例えば２５０℃程度とする。キュアの時間は、例えば１時間程度とする。   Next, the insulating film 28 is cured. The curing temperature is about 250 ° C., for example. The curing time is, for example, about 1 hour.

こうして、配線２６に達する開口部３０が形成された絶縁膜２８が得られる（図１０（ｂ）参照）。絶縁膜２８の膜厚は、例えば１０μｍ程度となる。   Thus, the insulating film 28 in which the opening 30 reaching the wiring 26 is formed is obtained (see FIG. 10B). The film thickness of the insulating film 28 is, for example, about 10 μm.

次に、例えばスパッタリング法により、例えば膜厚５０ｎｍ程度の密着層（図示せず）を形成する。密着層の材料としては、例えばＴｉを用いる。   Next, an adhesion layer (not shown) having a thickness of, for example, about 50 nm is formed by, eg, sputtering. For example, Ti is used as the material of the adhesion layer.

次に、例えばスパッタリング法により、例えば膜厚１００ｎｍ程度のシード層（図示せず）を形成する。シード層の材料としては、例えばＣｕを用いる。   Next, a seed layer (not shown) having a thickness of, for example, about 100 nm is formed by, eg, sputtering. As a material for the seed layer, for example, Cu is used.

次に、全面に、例えばスピンコート法により、フォトレジスト膜（図示せず）を形成する。   Next, a photoresist film (not shown) is formed on the entire surface by, eg, spin coating.

次に、フォトリソグラフィ技術を用い、フォトレジスト膜に開口部（図示せず）を形成する。かかる開口部は、ビア３２及び電極パッド３４を形成するためのものである。   Next, an opening (not shown) is formed in the photoresist film using a photolithography technique. The opening is for forming the via 32 and the electrode pad 34.

次に、例えば電気めっき法により、例えばビア３２及び電極パッド３４を形成する。ビア３２及び電極パッド３４は、一体的に形成される。   Next, for example, vias 32 and electrode pads 34 are formed by electroplating, for example. The via 32 and the electrode pad 34 are integrally formed.

次に、例えばアッシングにより、フォトレジスト膜を剥離する。   Next, the photoresist film is removed by, for example, ashing.

次に、電極パッド３４の周囲に露出している部分のシード層及び密着層を、例えばウェットエッチング又はドライエッチングにより除去する。   Next, the seed layer and the adhesion layer that are exposed around the electrode pad 34 are removed by, for example, wet etching or dry etching.

こうして、ビア３２を介して配線２６にそれぞれ電気的に接続された電極パッド３４が形成される（図１１（ａ）参照）。電極パッド３４の寸法は、例えば０．６ｍｍ程度とする。   In this way, electrode pads 34 electrically connected to the wiring 26 through the vias 32 are formed (see FIG. 11A). The dimension of the electrode pad 34 is about 0.6 mm, for example.

次に、構造体５６の一方の面（図１１（ｂ）における紙面上側の面）上の全面に、例えばスピンコート法により、例えば感光性の樹脂膜（絶縁膜）３６を形成する（図１１（ｂ）参照）。絶縁膜３６の材料としては、例えば感光性のポリイミド樹脂を用いる。   Next, for example, a photosensitive resin film (insulating film) 36 is formed on the entire surface of one surface of the structure 56 (the upper surface in FIG. 11B) by, eg, spin coating (FIG. 11). (See (b)). As a material of the insulating film 36, for example, a photosensitive polyimide resin is used.

次に、絶縁膜３６に対してプリベークを行う。プリベークの温度は、例えば１１０℃程度とする。プリベークの時間は、例えば３分程度とする。   Next, pre-baking is performed on the insulating film 36. The pre-baking temperature is about 110 ° C., for example. The pre-baking time is, for example, about 3 minutes.

次に、開口部３８のパターンを絶縁膜３６に露光する。開口部３８は、後述する半田バンプ４０を形成するためのものである。開口部３８の開口寸法は、例えば０．４ｍｍ程度とする。   Next, the pattern of the opening 38 is exposed on the insulating film 36. The opening 38 is for forming a solder bump 40 described later. The opening dimension of the opening part 38 shall be about 0.4 mm, for example.

次に、絶縁膜３６に対して、現像を行う。現像液としては、例えばＴＭＡＨを用いる。   Next, the insulating film 36 is developed. For example, TMAH is used as the developer.

次に、絶縁膜３６に対して、キュアを行う。キュアの温度は、例えば２５０℃程度とする。キュアの時間は、例えば１時間程度とする。   Next, the insulating film 36 is cured. The curing temperature is about 250 ° C., for example. The curing time is, for example, about 1 hour.

こうして、電極パッド３４に達する開口部３８が形成された絶縁膜３６が得られる（図１２（ａ）参照）。絶縁膜３６の膜厚は、例えば２０μｍ程度とする。   Thus, the insulating film 36 in which the opening 38 reaching the electrode pad 34 is formed is obtained (see FIG. 12A). The thickness of the insulating film 36 is about 20 μm, for example.

次に、開口部３８内に露出する電極パッド３４上に、半田バンプ（半田ボール）４０を形成する。半田バンプ４０は、電極パッド３４及び配線２６等を介して電子部品１６ａ，１６ｂの電極１８にそれぞれ電気的に接続される。   Next, solder bumps (solder balls) 40 are formed on the electrode pads 34 exposed in the openings 38. The solder bumps 40 are electrically connected to the electrodes 18 of the electronic components 16a and 16b via the electrode pads 34 and the wirings 26, respectively.

こうして、複数のウェハレベルパッケージ２が一括して形成される（図１２（ｂ）参照）。   Thus, a plurality of wafer level packages 2 are collectively formed (see FIG. 12B).

次に、例えばダイシングを行うことにより、複数のウェハレベルパッケージ２を個片化する（図１３参照）。   Next, for example, by dicing, the plurality of wafer level packages 2 are separated into individual pieces (see FIG. 13).

こうして、個片化された本実施形態による電子装置（ウェハレベルパッケージ）２が得られる。   In this way, the electronic device (wafer level package) 2 according to the present embodiment is obtained.

次に、回路基板４２上に、ウェハレベルパッケージ２を配置する（図１４参照）。回路基板４２としては、例えば樹脂基板やセラミックス基板等が用いられている。回路基板４２の表面には、ウェハレベルパッケージ２のバンプ４０と接続するための電極４４が形成されている。電極４４の材料としては、例えばＡｕを用いる。電極４４は、回路基板４２に形成された配線（図示せず）等に接続されている。ウェハレベルパッケージ２を回路基板４２上に配置する際には、ウェハレベルパッケージ２のバンプ４０と回路基板４２の電極４４とが互いに接するように、ウェハレベルパッケージ２を回路基板４２上に配置する。   Next, the wafer level package 2 is disposed on the circuit board 42 (see FIG. 14). As the circuit substrate 42, for example, a resin substrate, a ceramic substrate, or the like is used. Electrodes 44 for connecting to the bumps 40 of the wafer level package 2 are formed on the surface of the circuit board 42. As a material of the electrode 44, for example, Au is used. The electrode 44 is connected to wiring (not shown) formed on the circuit board 42. When the wafer level package 2 is arranged on the circuit board 42, the wafer level package 2 is arranged on the circuit board 42 so that the bumps 40 of the wafer level package 2 and the electrodes 44 of the circuit board 42 are in contact with each other.

こうして、回路基板４２上にウェハレベルパッケージ２が配置される。   Thus, the wafer level package 2 is disposed on the circuit board 42.

次に、熱処理（リフロー）を行うことにより、ウェハレベルパッケージ２側の電極パッド３４と回路基板４２側の電極４４とを半田バンプ４０により接合する。熱処理温度は、例えば２６０℃程度とする。熱処理時間は、例えば３分程度とする。   Next, by performing heat treatment (reflow), the electrode pads 34 on the wafer level package 2 side and the electrodes 44 on the circuit board 42 side are joined by the solder bumps 40. The heat treatment temperature is about 260 ° C., for example. The heat treatment time is about 3 minutes, for example.

こうして、回路基板４２上にウェハレベルパッケージ２がフェースダウンで実装される（図１５参照）。   Thus, the wafer level package 2 is mounted face down on the circuit board 42 (see FIG. 15).

このように本実施形態によれば、電子部品１６ａ，１６ｂを被覆層１４により覆った状態で樹脂層１０が形成される。このため、電子部品１６ａ，１６ｂの回路形成面に樹脂が付着してしまうことがない。このため、本実施形態によれば、電子部品１６ａ，１６ｂを樹脂層１０により埋め込むにもかかわらず、製造歩留りや信頼性の高い電子装置を提供することができる。   Thus, according to the present embodiment, the resin layer 10 is formed in a state where the electronic components 16 a and 16 b are covered with the coating layer 14. For this reason, resin does not adhere to the circuit formation surface of the electronic components 16a and 16b. For this reason, according to this embodiment, although the electronic components 16a and 16b are embedded with the resin layer 10, it is possible to provide an electronic device with a high manufacturing yield and high reliability.

［変形実施形態］
上記実施形態に限らず種々の変形が可能である。 [Modified Embodiment]
The present invention is not limited to the above embodiment, and various modifications are possible.

例えば、上記実施形態では、電子部品１６ａ，１６ｂが半導体チップである場合を例に説明したが、電子部品１６ａ，１６ｂはこれらに限定されるものではない。電子部品１６ａ，１６ｂが、抵抗、又は、コンデンサ等の受動部品であってもよい。また、電子部品１６ａ，１６ｂが、ＭＥＭＳ素子、センサ素子等であってもよい。また、電子部品１６ａ，１６ｂが、無機材料上に薄膜状の受動素子を形成したものであってもよい。   For example, in the above embodiment, the case where the electronic components 16a and 16b are semiconductor chips has been described as an example, but the electronic components 16a and 16b are not limited to these. The electronic components 16a and 16b may be passive components such as resistors or capacitors. Further, the electronic components 16a and 16b may be MEMS elements, sensor elements, or the like. Moreover, the electronic components 16a and 16b may be formed by forming a thin-film passive element on an inorganic material.

また、上記実施形態では、支持基板４６として石英ガラス基板を用いる場合を例に説明したが、これに限定されるものではない。例えば、支持基板４６として、シリコン基板を用いてもよい。また、支持基板４６として、石英板、ガラス板、Ａｌ（アルミニウム）板、ＳＵＳ（ステンレス）板、Ｃｕ板、合金板、樹脂板等を用いてもよい。   In the above embodiment, the case where a quartz glass substrate is used as the support substrate 46 has been described as an example. However, the present invention is not limited to this. For example, a silicon substrate may be used as the support substrate 46. Further, as the support substrate 46, a quartz plate, a glass plate, an Al (aluminum) plate, a SUS (stainless steel) plate, a Cu plate, an alloy plate, a resin plate, or the like may be used.

また、上記実施形態では、支持基板４６に親水部４８及び疎水部５２を形成する場合を例に説明したが、これに限定されるものではない。例えば、支持基板４６に親水部４８及び疎水部５２を形成することなく、支持基板４６上に粘着層５４を選択的に形成するようにしてもよい。例えば、フィルム状の粘着層５４を支持基板４６に貼り付けるようにしてもよい。   Moreover, although the case where the hydrophilic part 48 and the hydrophobic part 52 were formed in the support substrate 46 was demonstrated to the said embodiment as an example, it is not limited to this. For example, the adhesive layer 54 may be selectively formed on the support substrate 46 without forming the hydrophilic portion 48 and the hydrophobic portion 52 on the support substrate 46. For example, a film-like adhesive layer 54 may be attached to the support substrate 46.

また、上記実施形態では、プラズマ処理により親水部４８や疎水部５２を形成する場合を例に説明したが、これに限定されるものではない。例えば、薬液処理、紫外線処理、レーザ処理、熱処理等により、親水部４８や疎水部５２を形成するようにしてもよい。   Moreover, although the said embodiment demonstrated the case where the hydrophilic part 48 and the hydrophobic part 52 were formed by plasma processing as an example, it is not limited to this. For example, the hydrophilic portion 48 and the hydrophobic portion 52 may be formed by chemical treatment, ultraviolet treatment, laser treatment, heat treatment, or the like.

また、上記実施形態では、親水部４８を支持基板４６の表面全体に形成した後に、疎水部５２を選択的に形成する場合を例に説明したが、これに限定されるものではない。親水部４８と疎水部５２をそれぞれ選択的に形成してもよい。   In the above embodiment, the case where the hydrophobic portion 52 is selectively formed after the hydrophilic portion 48 is formed on the entire surface of the support substrate 46 has been described as an example. However, the present invention is not limited to this. The hydrophilic portion 48 and the hydrophobic portion 52 may be selectively formed.

また、疎水性を有する支持基板４６の表面に、親水部４８を形成することにより、親水部４８と疎水部とを形成してもよい。   Alternatively, the hydrophilic portion 48 and the hydrophobic portion may be formed by forming the hydrophilic portion 48 on the surface of the support substrate 46 having hydrophobicity.

また、親水性を有する支持基板４６の表面に、疎水部５２を形成することにより、親水部と疎水部５２とを形成してもよい。   Alternatively, the hydrophilic portion and the hydrophobic portion 52 may be formed by forming the hydrophobic portion 52 on the surface of the support substrate 46 having hydrophilicity.

また、上記実施形態では、粘着層５４の材料としてポリイミド樹脂を用いる場合を例に説明したが、これに限定されるものではない。例えば、粘着層５４の材料として、エポキシ樹脂、フェノール樹脂等を用いてもよい。   Moreover, although the case where a polyimide resin was used as an example in the said embodiment as a material of the adhesion layer 54 was demonstrated, it is not limited to this. For example, as a material for the adhesive layer 54, an epoxy resin, a phenol resin, or the like may be used.

また、上記実施形態では、スピンコート法により樹脂溶液を塗布することにより粘着層５４を形成する場合を例に説明したが、これに限定されるものではない。例えば、滴下法、ロールコート法、噴霧法等を用いて粘着層５４を形成してもよい。   Moreover, although the said embodiment demonstrated to the example the case where the adhesion layer 54 was formed by apply | coating a resin solution with a spin coat method, it is not limited to this. For example, the adhesive layer 54 may be formed using a dropping method, a roll coating method, a spraying method, or the like.

また、上記実施形態では、紫外線を照射することにより、粘着層５４の粘着力を低下させる場合を例に説明したが、これに限定されるものではない。例えば、熱処理や溶剤処理により粘着層５４の粘着力を低下させてもよい。   Moreover, although the said embodiment demonstrated to the example the case where the adhesive force of the adhesion layer 54 was reduced by irradiating an ultraviolet-ray, it is not limited to this. For example, the adhesive force of the adhesive layer 54 may be reduced by heat treatment or solvent treatment.

また、上記実施形態では、被覆層１４の材料として、シリコーンを用いる場合を例に説明したが、被覆層１４の材料はシリコーンに限定されるものではない。例えば、被覆層１４として、ＳｉＯ２膜、ＳｉＮ膜、ＳｉＣ膜、ＳｉＯＣＨ膜、ＳｉＯＣ膜、ＴＥＯＳ（Tetra-Ethyl-Ortho-Silicate）膜、ＳｉＯＦ膜等を用いてもよい。 In the above embodiment, the case where silicone is used as the material of the coating layer 14 has been described as an example. However, the material of the coating layer 14 is not limited to silicone. For example, as the coating layer 14, a SiO 2 film, a SiN film, a SiC film, a SiOCH film, a SiOC film, a TEOS (Tetra-Ethyl-Ortho-Silicate) film, a SiOF film, or the like may be used.

また、上記実施形態では、被覆層１４をスピンコート法により形成する場合を例に説明したが、これに限定されるものではない。被覆層１４の形成方法は、被覆層１４の材料等に応じて適宜設定される。例えば、ＣＶＤ（Chemical Vapor Deposition、化学気相堆積）法、ＰＶＤ（Physical Vapor Deposition、物理気相成長）法、スパッタリング法等により被覆層１４を形成してもよい。   Moreover, although the said embodiment demonstrated to the example the case where the coating layer 14 was formed by the spin coat method, it is not limited to this. The formation method of the coating layer 14 is appropriately set according to the material of the coating layer 14 and the like. For example, the coating layer 14 may be formed by a CVD (Chemical Vapor Deposition) method, a PVD (Physical Vapor Deposition) method, a sputtering method, or the like.

また、上記実施形態では、樹脂層１０の材料としてエポキシ樹脂を用いる場合を例に説明したが、これに限定されるものではない。例えば、樹脂層１０の材料として、ポリイミド樹脂、フェノール樹脂等をもちいてもよい。   In the above embodiment, the case where an epoxy resin is used as the material of the resin layer 10 has been described as an example. However, the present invention is not limited to this. For example, a polyimide resin, a phenol resin, or the like may be used as the material for the resin layer 10.

また、上記実施形態では、樹脂層１０の材料として熱硬化性の樹脂を用いる場合を例に説明したが、樹脂層１０の材料として熱可塑性の樹脂を用いてもよい。   In the above embodiment, the case where a thermosetting resin is used as the material of the resin layer 10 has been described as an example. However, a thermoplastic resin may be used as the material of the resin layer 10.

また、上記実施形態では、加熱加圧法により樹脂層１０を形成する場合を例に説明したが、これに限定されるものではない。例えば、スキージ法、ロールコート法、スピンコート法等により樹脂層１０を形成してもよい。   Moreover, although the said embodiment demonstrated to the example the case where the resin layer 10 was formed by the heating-pressing method, it is not limited to this. For example, the resin layer 10 may be formed by a squeegee method, a roll coating method, a spin coating method, or the like.

また、上記実施形態では、樹脂層１０に含ませる無機フィラーとしてシリカフィラーを用いる場合を例に説明したが、これに限定されるものではない。例えば、無機フィラーの材料として、アルミナ、シリカ、水酸化アルミニウム、又は、窒化アルミニウム等を用いてもよい。   Moreover, in the said embodiment, although the case where a silica filler was used as an inorganic filler contained in the resin layer 10 was demonstrated to the example, it is not limited to this. For example, alumina, silica, aluminum hydroxide, aluminum nitride, or the like may be used as the inorganic filler material.

上記実施形態に関し、更に以下の付記を開示する。   Regarding the above embodiment, the following additional notes are disclosed.

（付記１）
支持基板上に電子部品を配する工程と、
前記支持基板上に前記電子部品を覆うように被覆層を形成する工程と、
前記被覆層上に樹脂層を形成し、前記電子部品を前記樹脂層により埋め込む工程と、
前記支持基板を除去する工程と
を有することを特徴とする電子装置の製造方法。 (Appendix 1)
Arranging electronic components on a support substrate;
Forming a coating layer on the support substrate so as to cover the electronic component;
Forming a resin layer on the coating layer and embedding the electronic component with the resin layer;
And a step of removing the support substrate.

（付記２）
付記１記載の電子装置の製造方法において、
前記支持基板上に前記電子部品を配する工程の前に、前記支持基板上に粘着層を選択的に形成する工程を更に有し、
前記支持基板上に前記電子部品を配する工程では、前記粘着層上に前記電子部品を配する
ことを特徴とする電子装置の製造方法。 (Appendix 2)
In the method for manufacturing an electronic device according to attachment 1,
Before the step of arranging the electronic component on the support substrate, further comprising the step of selectively forming an adhesive layer on the support substrate;
In the step of disposing the electronic component on the support substrate, the electronic component is disposed on the adhesive layer.

（付記３）
付記２記載の電子装置の製造方法において、
前記支持基板を除去する工程では、前記粘着層をも除去する
ことを特徴とする電子装置の製造方法。 (Appendix 3)
In the method for manufacturing an electronic device according to attachment 2,
In the step of removing the support substrate, the adhesive layer is also removed.

（付記４）
付記２又は３記載の電子装置の製造方法において、
前記粘着層を形成する工程の前に、前記支持基板に疎水部及び親水部を形成する工程を更に有し、
前記粘着層を形成する工程では、前記粘着層を前記親水部上に形成する
ことを特徴とする電子装置の製造方法。 (Appendix 4)
In the method for manufacturing an electronic device according to attachment 2 or 3,
Before the step of forming the adhesive layer, further comprising the step of forming a hydrophobic portion and a hydrophilic portion on the support substrate,
In the step of forming the adhesive layer, the adhesive layer is formed on the hydrophilic portion.

（付記５）
付記４記載の電子装置の製造方法において、
前記疎水部及び前記親水部を形成する工程では、疎水性官能基を前記支持基板の表面に導入することにより前記疎水部を形成する
ことを特徴とする電子装置の製造方法。 (Appendix 5)
In the method for manufacturing an electronic device according to attachment 4,
In the step of forming the hydrophobic part and the hydrophilic part, the hydrophobic part is formed by introducing a hydrophobic functional group into the surface of the support substrate.

（付記６）
付記５記載の電子装置の製造方法において、
前記疎水性官能基は、炭素及びフッ素を含む
ことを特徴とする電子装置の製造方法。 (Appendix 6)
In the method for manufacturing an electronic device according to attachment 5,
The method for producing an electronic device, wherein the hydrophobic functional group contains carbon and fluorine.

（付記７）
付記５又は６記載の電子装置の製造方法において、
前記疎水部及び前記親水部を形成する工程では、プラズマ処理により前記疎水部を形成する
ことを特徴とする電子装置の製造方法。 (Appendix 7)
In the method for manufacturing an electronic device according to appendix 5 or 6,
In the step of forming the hydrophobic part and the hydrophilic part, the hydrophobic part is formed by plasma treatment.

（付記８）
付記１乃至７のいずれかに記載の電子装置の製造方法において、
前記樹脂層から前記支持基板を除去する工程の後、前記樹脂層の一方の面側に、絶縁膜を形成する工程と、前記絶縁膜に前記電子部品の電極に達する開口部を形成する工程と、前記絶縁膜の一方の面側に、前記電子部品の前記電極に電気的に接続された配線を形成する工程とを更に有する
ことを特徴とする電子装置の製造方法。 (Appendix 8)
In the method for manufacturing an electronic device according to any one of appendices 1 to 7,
After the step of removing the support substrate from the resin layer, a step of forming an insulating film on one surface side of the resin layer, and a step of forming an opening reaching the electrode of the electronic component in the insulating film; And a step of forming a wiring electrically connected to the electrode of the electronic component on one surface side of the insulating film.

（付記９）
付記１乃至８のいずれかに記載の電子装置の製造方法において、
前記被覆層の熱膨張率は、前記電子部品の熱膨張率以上、前記樹脂層の熱膨張率以下である
ことを特徴とする電子装置の製造方法。 (Appendix 9)
In the method for manufacturing an electronic device according to any one of appendices 1 to 8,
The thermal expansion coefficient of the coating layer is not less than the thermal expansion coefficient of the electronic component and not more than the thermal expansion coefficient of the resin layer.

（付記１０）
付記１乃至９のいずれかに記載の電子装置の製造方法において、
前記被覆層を形成する工程では、無機骨格を有する絶縁物の前記被覆層を形成する
ことを特徴とする電子装置の製造方法。 (Appendix 10)
In the method for manufacturing an electronic device according to any one of appendices 1 to 9,
In the step of forming the coating layer, the coating layer of an insulating material having an inorganic skeleton is formed.

（付記１１）
付記１０記載の電子装置の製造方法において、
前記無機骨格を有する絶縁物は、シリコーンである
ことを特徴とする電子装置の製造方法。 (Appendix 11)
In the method for manufacturing an electronic device according to appendix 10,
The method for manufacturing an electronic device is characterized in that the insulator having an inorganic skeleton is silicone.

（付記１２）
凹部が生じている樹脂層と、
前記樹脂層の前記凹部が生じている側の面である一方の面側に存在する被覆層と、
前記被覆層が存在する前記凹部内に存在し、一方の面が前記樹脂層の前記一方の面側において露出している電子部品と
を有することを特徴とする電子装置。 (Appendix 12)
A resin layer having a recess;
A coating layer present on one surface side, which is the surface of the resin layer on which the recess is formed,
And an electronic component having one surface exposed in the one surface side of the resin layer and existing in the recess in which the coating layer exists.

（付記１３）
付記１２記載の電子装置において、
前記樹脂層の前記一方の面側及び前記電子部品の前記一方の面側に形成され、前記電子部品の電極に達する開口部が形成された絶縁膜と、
前記絶縁膜の一方の面側に形成され、前記開口部を介して前記電子部品の前記電極に電気的に接続された配線と
を有することを特徴とする電子装置。 (Appendix 13)
In the electronic device according to attachment 12,
An insulating film formed on the one surface side of the resin layer and the one surface side of the electronic component and having an opening reaching the electrode of the electronic component;
An electronic device comprising: a wiring formed on one surface side of the insulating film and electrically connected to the electrode of the electronic component through the opening.

（付記１４）
付記１２又は１３のいずれかに記載の電子装置において、
前記被覆層の熱膨張率は、前記電子部品の熱膨張率以上、前記樹脂層の熱膨張率以下である
ことを特徴とする電子装置。 (Appendix 14)
In the electronic device according to any one of appendix 12 or 13,
The electronic device according to claim 1, wherein the thermal expansion coefficient of the coating layer is not less than the thermal expansion coefficient of the electronic component and not more than the thermal expansion coefficient of the resin layer.

（付記１５）
付記１２乃至１４のいずれかに記載の電子装置において、
前記被覆層は、無機骨格を有する絶縁物により形成されている
ことを特徴とする電子装置。 (Appendix 15)
The electronic device according to any one of appendices 12 to 14,
The said coating layer is formed with the insulator which has an inorganic frame | skeleton. The electronic device characterized by the above-mentioned.

（付記１６）
付記１５記載の電子装置において、
前記無機骨格を有する絶縁物は、シリコーンである
ことを特徴とする電子装置。 (Appendix 16)
In the electronic device according to attachment 15,
The electronic device characterized in that the insulator having an inorganic skeleton is silicone.

２…ウェハレベルパッケージ
１０…樹脂層
１２…凹部
１４…被覆層
１６ａ、１６ｂ…電子部品
１８…電極
２０…絶縁膜
２２…開口部
２４…ビア
２６…配線
２８…絶縁膜
３０…開口部
３２…ビア
３４…電極パッド
３６…絶縁膜
３８…開口部
４０…半田バンプ
４２…回路基板
４４…電極
４６…支持基板
４８…親水部
５０…フォトレジスト膜
５２…疎水部
５４…粘着層
５６…構造体 2 ... wafer level package 10 ... resin layer 12 ... concave 14 ... covering layer 16a, 16b ... electronic component 18 ... electrode 20 ... insulating film 22 ... opening 24 ... via 26 ... wiring 28 ... insulating film 30 ... opening 32 ... via 34 ... Electrode pad 36 ... Insulating film 38 ... Opening 40 ... Solder bump 42 ... Circuit board 44 ... Electrode 46 ... Support substrate 48 ... Hydrophilic part 50 ... Photoresist film 52 ... Hydrophobic part 54 ... Adhesive layer 56 ... Structure

Claims (5)

支持基板上に電子部品を配する工程と、
前記支持基板上に前記電子部品を覆うように被覆層を形成する工程と、
前記被覆層上に樹脂層を形成し、前記電子部品を前記樹脂層により埋め込む工程と、
前記支持基板を除去する工程と
を有することを特徴とする電子装置の製造方法。 Arranging electronic components on a support substrate;
Forming a coating layer on the support substrate so as to cover the electronic component;
Forming a resin layer on the coating layer and embedding the electronic component with the resin layer;
And a step of removing the support substrate. 請求項１記載の電子装置の製造方法において、
前記支持基板上に前記電子部品を配する工程の前に、前記支持基板上に粘着層を選択的に形成する工程を更に有し、
前記支持基板上に前記電子部品を配する工程では、前記粘着層上に前記電子部品を配する
ことを特徴とする電子装置の製造方法。 In the manufacturing method of the electronic device of Claim 1,
Before the step of arranging the electronic component on the support substrate, further comprising the step of selectively forming an adhesive layer on the support substrate;
In the step of disposing the electronic component on the support substrate, the electronic component is disposed on the adhesive layer. 請求項１又は２記載の電子装置の製造方法において、
前記粘着層を形成する工程の前に、前記支持基板に疎水部及び親水部を形成する工程を更に有し、
前記粘着層を形成する工程では、前記粘着層を前記親水部上に形成する
ことを特徴とする電子装置の製造方法。 In the manufacturing method of the electronic device of Claim 1 or 2,
Before the step of forming the adhesive layer, further comprising the step of forming a hydrophobic portion and a hydrophilic portion on the support substrate,
In the step of forming the adhesive layer, the adhesive layer is formed on the hydrophilic portion. 請求項１乃至３のいずれか１項に記載の電子装置の製造方法において、
前記樹脂層から前記支持基板を除去する工程の後、前記樹脂層の一方の面側に、絶縁膜を形成する工程と、前記絶縁膜に前記電子部品の電極に達する開口部を形成する工程と、前記絶縁膜の一方の面側に、前記電子部品の前記電極に電気的に接続された配線を形成する工程とを更に有する
ことを特徴とする電子装置の製造方法。 In the manufacturing method of the electronic device according to any one of claims 1 to 3,
After the step of removing the support substrate from the resin layer, a step of forming an insulating film on one surface side of the resin layer, and a step of forming an opening reaching the electrode of the electronic component in the insulating film; And a step of forming a wiring electrically connected to the electrode of the electronic component on one surface side of the insulating film. 凹部が生じている樹脂層と、
前記樹脂層の前記凹部が生じている側の面である一方の面側に存在する被覆層と、
前記被覆層が存在する前記凹部内に存在し、一方の面が前記樹脂層の前記一方の面側において露出している電子部品と
を有することを特徴とする電子装置。 A resin layer having a recess;
A coating layer present on one surface side, which is the surface of the resin layer on which the recess is formed,
And an electronic component having one surface exposed in the one surface side of the resin layer and existing in the recess in which the coating layer exists.
JP2011174682A 2011-08-10 2011-08-10 Electronic device and method for manufacturing the same Pending JP2013038300A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2011174682A JP2013038300A (en) 2011-08-10 2011-08-10 Electronic device and method for manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011174682A JP2013038300A (en) 2011-08-10 2011-08-10 Electronic device and method for manufacturing the same

Publications (1)

Publication Number Publication Date
JP2013038300A true JP2013038300A (en) 2013-02-21

Family

ID=47887603

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011174682A Pending JP2013038300A (en) 2011-08-10 2011-08-10 Electronic device and method for manufacturing the same

Country Status (1)

Country Link
JP (1) JP2013038300A (en)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014192170A (en) * 2013-03-26 2014-10-06 Fujitsu Ltd Semiconductor device manufacturing method and semiconductor device
JP2014229780A (en) * 2013-05-23 2014-12-08 富士通株式会社 Lamination semiconductor device and manufacturing method of the same
WO2015123426A3 (en) * 2014-02-14 2015-10-08 Qualcomm Incorporated Integrated device comprising stacked dies on redistribution layers
CN111792617A (en) * 2019-04-01 2020-10-20 日月光半导体制造股份有限公司 Semiconductor packaging structure, product and manufacturing method thereof
WO2024166789A1 (en) * 2023-02-06 2024-08-15 三井化学株式会社 Semiconductor structure and production method for same

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004128286A (en) * 2002-10-04 2004-04-22 Sony Corp Chip-like electronic component and manufacturing method thereof, pseudo wafer used for the manufacturing and manufacturing method thereof, and mounting structure
JP2005019754A (en) * 2003-06-26 2005-01-20 Sony Corp Composite component and its manufacturing method
JP2010251350A (en) * 2009-04-10 2010-11-04 Panasonic Corp Method for processing substrate, method for producing semiconductor chip, and method for producing semiconductor chip with resin adhesive layer
JP2011082287A (en) * 2009-10-06 2011-04-21 Shinko Electric Ind Co Ltd Semiconductor device and method of manufacturing the same
JP2011082404A (en) * 2009-10-09 2011-04-21 Shinko Electric Ind Co Ltd Method of manufacturing semiconductor device

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004128286A (en) * 2002-10-04 2004-04-22 Sony Corp Chip-like electronic component and manufacturing method thereof, pseudo wafer used for the manufacturing and manufacturing method thereof, and mounting structure
JP2005019754A (en) * 2003-06-26 2005-01-20 Sony Corp Composite component and its manufacturing method
JP2010251350A (en) * 2009-04-10 2010-11-04 Panasonic Corp Method for processing substrate, method for producing semiconductor chip, and method for producing semiconductor chip with resin adhesive layer
JP2011082287A (en) * 2009-10-06 2011-04-21 Shinko Electric Ind Co Ltd Semiconductor device and method of manufacturing the same
JP2011082404A (en) * 2009-10-09 2011-04-21 Shinko Electric Ind Co Ltd Method of manufacturing semiconductor device

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014192170A (en) * 2013-03-26 2014-10-06 Fujitsu Ltd Semiconductor device manufacturing method and semiconductor device
JP2014229780A (en) * 2013-05-23 2014-12-08 富士通株式会社 Lamination semiconductor device and manufacturing method of the same
WO2015123426A3 (en) * 2014-02-14 2015-10-08 Qualcomm Incorporated Integrated device comprising stacked dies on redistribution layers
CN106133897A (en) * 2014-02-14 2016-11-16 高通股份有限公司 Integrated device including the stack chip in redistribution layer
US9583460B2 (en) 2014-02-14 2017-02-28 Qualcomm Incorporated Integrated device comprising stacked dies on redistribution layers
CN106133897B (en) * 2014-02-14 2019-07-23 高通股份有限公司 Integrated device including the stack chip in redistribution layer
CN110060974A (en) * 2014-02-14 2019-07-26 高通股份有限公司 Integrated device including the stack chip in redistribution layer
EP3105789B1 (en) * 2014-02-14 2022-03-23 Qualcomm Incorporated Integrated device comprising stacked dies on redistribution layers
CN110060974B (en) * 2014-02-14 2023-02-17 高通股份有限公司 Integrated device including stacked dies on redistribution layer
CN111792617A (en) * 2019-04-01 2020-10-20 日月光半导体制造股份有限公司 Semiconductor packaging structure, product and manufacturing method thereof
WO2024166789A1 (en) * 2023-02-06 2024-08-15 三井化学株式会社 Semiconductor structure and production method for same

Similar Documents

Publication Publication Date Title
TWI769504B (en) Device having bonding structure and package and method of forming bonding structure
US6593220B1 (en) Elastomer plating mask sealed wafer level package method
CN107527891B (en) Semiconductor device and method
TWI525774B (en) Chip package
US10163861B2 (en) Semiconductor package for thermal dissipation
US20080191297A1 (en) Wafer level image sensor package with die receiving cavity and method of the same
TWI696226B (en) Semiconductor device and method of manufacture
JP2010147153A (en) Semiconductor apparatus and method of manufacturing the same
TW201724460A (en) Semiconductor device and method of manufacture
TW201234557A (en) Chip package and fabrication method thereof
JP5568357B2 (en) Semiconductor device and manufacturing method thereof
JP2011171614A (en) Semiconductor device, and method of manufacturing the same
JP2013038300A (en) Electronic device and method for manufacturing the same
TWI663661B (en) Semiconductor package structure and manufacturing method thereof
JP4538764B2 (en) Semiconductor device and manufacturing method thereof
JP6019550B2 (en) Manufacturing method of electronic device
US10056294B2 (en) Techniques for adhesive control between a substrate and a die
TW201112366A (en) Semiconductor device
KR102238309B1 (en) Semiconductor device and method of manufacture
US9502344B2 (en) Wafer level packaging of electronic device
TWI590331B (en) Electronic structures strengthened by porous and non-porous layers, and methods of fabrication
JP2001127095A (en) Semiconductor device and its manufacturing method
JP6213128B2 (en) Electronic component package and method of manufacturing electronic component package
JP2007317857A (en) Semiconductor device and its manufacturing method
JP3721175B2 (en) Manufacturing method of semiconductor device

Legal Events

Date Code Title Description
RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20131101

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20140404

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20141212

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20141224

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150223

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20150602

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160815