JP2013037417A

JP2013037417A - Memory system, information processor, memory device, and memory system operation method

Info

Publication number: JP2013037417A
Application number: JP2011170703A
Authority: JP
Inventors: Takahiko Sugawara; 崇彦菅原; Hiromu Aburatani; 大武油谷
Original assignee: MegaChips Corp
Current assignee: MegaChips Corp
Priority date: 2011-08-04
Filing date: 2011-08-04
Publication date: 2013-02-21
Anticipated expiration: 2031-08-04
Also published as: JP5759827B2

Abstract

PROBLEM TO BE SOLVED: To provide a technique that can prevent a memory device from being copied.SOLUTION: A memory information protection system 1A comprises: a memory device 20A that has a plurality of storage parts; and an information processor 10 that executes information processing. The memory device 20A includes as the plurality of storage parts: a first storage part 201 that stores second information associated with first information; and a second storage part 202 that stores the first information. The information processor 10 includes: acquisition means that acquires the first information and the second information; and a comparator 115 that determines the validity of a combination of the first storage part 201 and the second storage part 202 by using the first information and the second information. If it is determined by the comparator 115 that the combination of the first storage part 201 and the second storage part 202 is invalid, the information processor 10 disables execution of the information processing.

Description

本発明は、情報の保護技術に関する。 The present invention relates to information protection technology.

アプリケーションソフトウェアを記憶したメモリ装置を情報処理装置に装着し、当該情報処理装置において、メモリ装置に記憶されたアプリケーションソフトウェアを実行して所定の機能を実現する技術が知られている。 A technique is known in which a memory device storing application software is attached to an information processing device, and the application software stored in the memory device is executed in the information processing device to realize a predetermined function.

このようなメモリ装置においては、アプリケーションソフトウェアの読み出しによるメモリ装置の複製を防止するために、セキュリティ機能が搭載されている。例えば、特許文献１では、アプリケーションソフトウェアが暗号化された状態でメモリ装置に記憶され、情報処理装置は、当該アプリケーションソフトウェアを解読するための鍵データを取得することなく、アプリケーションソフトウェアを実行することができないように構成されている。したがって、特許文献１では、適切な鍵データを取得するまでは、メモリ装置の複製が制限されることになる。 Such a memory device is equipped with a security function to prevent duplication of the memory device due to reading of application software. For example, in Patent Document 1, application software is stored in a memory device in an encrypted state, and the information processing device can execute the application software without acquiring key data for decrypting the application software. It is configured not to be able to. Therefore, in Patent Document 1, copying of the memory device is restricted until appropriate key data is acquired.

特開２００９−２５８８５０号公報JP 2009-258850 A

しかし、上記特許文献１では、暗号化されたアプリケーションソフトウェアに対応する鍵データが特定された場合には、アプリケーションソフトウェアを記憶したメモリ装置が許可無く無断で複製される可能性があった。 However, in Patent Document 1, when key data corresponding to encrypted application software is specified, there is a possibility that the memory device storing the application software is copied without permission without permission.

このようなメモリ装置が無断で複製される可能性は、アプリケーションソフトウェアを記憶したものに限らず、アプリケーションソフトウェア以外の他のデータ（例えば、アプリケーションソフトウェアの実行に利用するためのデータ）等を記憶したメモリ装置に対しても生じうる。 The possibility that such a memory device is copied without permission is not limited to storing application software, but stores data other than application software (for example, data used for executing application software). It can also occur for memory devices.

そこで、本発明は、メモリ装置の複製を困難にすることが可能な技術を提供することを目的とする。 SUMMARY An advantage of some aspects of the invention is that it provides a technique that makes it difficult to duplicate a memory device.

本発明に係るメモリシステムの第１の態様は、複数の記憶部を有するメモリ装置と、情報処理を実行する情報処理装置とを備え、前記メモリ装置は、前記複数の記憶部として、第１情報に関連した第２情報を記憶する第１記憶部と、前記第１情報を記憶する第２記憶部とを有し、前記情報処理装置は、前記第１情報および前記第２情報を取得する取得手段と、前記第１情報および前記第２情報を用いて、前記第１記憶部と前記第２記憶部との組み合わせの正当性を判断する判断手段とを有し、前記情報処理装置は、前記判断手段によって、前記組み合わせが正当でないと判断された場合、前記情報処理を実行不可能にする。 A first aspect of a memory system according to the present invention includes a memory device having a plurality of storage units and an information processing device that executes information processing, and the memory device includes first information as the plurality of storage units. And a second storage unit that stores the first information, and the information processing apparatus obtains the first information and the second information. Means, and using the first information and the second information, determination means for determining the validity of the combination of the first storage unit and the second storage unit, and the information processing apparatus includes: If the determination unit determines that the combination is not valid, the information processing is disabled.

また、本発明に係るメモリシステムの第２の態様は、上記第１の態様であって、前記情報処理装置は、前記取得手段によって前記第２記憶部から取得された前記第１情報に基づいて第３情報を生成する生成手段、をさらに有し、前記判断手段は、前記第２情報と、前記生成手段によって生成された前記第３情報とを比較することによって、前記組み合わせの正当性を判断する。 A second aspect of the memory system according to the present invention is the first aspect, wherein the information processing apparatus is based on the first information acquired from the second storage unit by the acquisition unit. Generating means for generating third information, wherein the determining means determines the validity of the combination by comparing the second information with the third information generated by the generating means. To do.

また、本発明に係るメモリシステムの第３の態様は、上記第１の態様または上記第２の態様であって、前記第１記憶部は、ＯＴＰ（One Time Programmable）領域を有し、前記第２情報は、前記ＯＴＰ領域に記憶される。 A third aspect of the memory system according to the present invention is the first aspect or the second aspect, wherein the first storage unit has an OTP (One Time Programmable) area, and Two pieces of information are stored in the OTP area.

また、本発明に係るメモリシステムの第４の態様は、上記第３の態様であって、前記第２記憶部は、前記第２情報をさらに記憶し、前記ＯＴＰ領域に記憶される前記第２情報は、前記情報処理装置の指示に基づいて、前記第２記憶部から読み出され、前記第１記憶部の前記ＯＴＰ領域に書き込まれた情報である。 A fourth aspect of the memory system according to the present invention is the third aspect, wherein the second storage unit further stores the second information and is stored in the OTP area. The information is information read from the second storage unit and written in the OTP area of the first storage unit based on an instruction from the information processing apparatus.

また、本発明に係るメモリシステムの第５の態様は、上記第２の態様であって、前記生成手段は、前記第１情報と鍵とを用いて、ＭＡＣ（Message Authentication Code）値を前記第３情報として生成し、前記第１記憶部は、第１情報と前記鍵と共通の共通鍵とを用いて予め生成されたＭＡＣ値を前記第２情報として記憶し、前記判断手段は、前記第１記憶部に記憶されていたＭＡＣ値と、前記生成手段によって生成されたＭＡＣ値とを比較することによって、前記組み合わせの正当性を判断する。 A fifth aspect of the memory system according to the present invention is the second aspect, wherein the generation means uses the first information and a key to determine a MAC (Message Authentication Code) value. The first storage unit stores, as the second information, a MAC value generated in advance using the first information and the common key that is common to the key. The validity of the combination is determined by comparing the MAC value stored in one storage unit with the MAC value generated by the generating means.

また、本発明に係るメモリシステムの第６の態様は、上記第５の態様であって、前記情報処理装置は、前記鍵を外部から読み出し不可能に保持する。 Further, a sixth aspect of the memory system according to the present invention is the fifth aspect, wherein the information processing apparatus holds the key so that it cannot be read from the outside.

また、本発明に係るメモリシステムの第７の態様は、上記第１の態様から上記第６の態様のいずれかであって、前記第１情報は、固有の識別情報である。 A seventh aspect of the memory system according to the present invention is any one of the first to sixth aspects, wherein the first information is unique identification information.

また、本発明に係るメモリシステムの第８の態様は、上記第１の態様から上記第７の態様のいずれかであって、前記情報処理装置は、前記第１記憶部に対するコマンドの発行を制御する第１コマンド発行制御手段と、前記第２記憶部に対するコマンドの発行を制御する第２コマンド発行制御手段とを有し、前記判断手段によって、前記組み合わせが正当でないと判断された場合、前記第１コマンド発行制御手段は、前記第１記憶部に対するコマンドの発行を停止し、前記第２コマンド発行制御手段は、前記第２記憶部に対するコマンドの発行を停止する。 An eighth aspect of the memory system according to the present invention is any one of the first aspect to the seventh aspect, wherein the information processing apparatus controls issuance of a command to the first storage unit. First command issuance control means for controlling and second command issuance control means for controlling issuance of commands to the second storage unit, and when the judgment means judges that the combination is not valid, The one command issue control means stops issuing commands to the first storage unit, and the second command issue control means stops issuing commands to the second storage unit.

また、本発明に係るメモリシステムの第９の態様は、上記第１の態様から上記第８の態様のいずれかであって、前記第１記憶部は、暗号化された暗号化情報を記憶し、前記情報処理装置は、情報の復号化に用いる鍵情報を生成する鍵生成手段と、前記暗号化情報を取得し、取得した暗号化情報を前記鍵情報に基づいて復号化する復号化手段とをさらに有し、前記判断手段によって、前記組み合わせが正当であると判断された場合、前記鍵生成手段は、前記鍵情報を生成し、前記判断手段によって、前記組み合わせが正当でないと判断された場合、前記鍵生成手段は、前記鍵情報を生成しない。 Further, a ninth aspect of the memory system according to the present invention is any one of the first aspect to the eighth aspect, wherein the first storage unit stores encrypted encrypted information. The information processing apparatus includes: key generation means for generating key information used for information decryption; decryption means for acquiring the encryption information and decrypting the acquired encryption information based on the key information; And the key generation unit generates the key information when the determination unit determines that the combination is valid, and the determination unit determines that the combination is not valid The key generation means does not generate the key information.

また、本発明に係るメモリシステムの第１０の態様は、複数の記憶部を有するメモリ装置と、情報処理を実行する情報処理装置とを備え、前記複数の記憶部のうち、少なくとも２つの記憶部各々は、それぞれ相互に関連した関連情報を記憶し、前記情報処理装置は、前記少なくとも２つの記憶部各々から、前記関連情報を取得する取得手段と、前記少なくとも２つの記憶部各々から取得される各関連情報を用いて、前記少なくとも２つの記憶部の組み合わせの正当性を判断する判断手段とを有し、前記情報処理装置は、前記判断手段によって、前記少なくとも２つの記憶部の組み合わせが正当でないと判断された場合、前記情報処理を実行不可能にする。 According to a tenth aspect of the memory system of the present invention, the memory system includes a memory device having a plurality of storage units and an information processing apparatus that executes information processing, and at least two of the plurality of storage units. Each of them stores related information related to each other, and the information processing apparatus is acquired from each of the at least two storage units and from each of the at least two storage units. And determining means for determining the validity of the combination of the at least two storage units by using each related information, and the information processing apparatus uses the determination means to determine that the combination of the at least two storage units is not valid. If it is determined, the information processing is disabled.

また、本発明に係るメモリ装置は、情報処理を実行する情報処理装置に、情報を供給するメモリ装置であって、第１情報に関連した第２情報を記憶する第１記憶部と、前記第１情報を記憶する第２記憶部とを有し、前記情報処理装置は、前記第１情報および前記第２情報を取得する取得手段と、前記第１情報および前記第２情報を用いて、前記第１記憶部と前記第２記憶部との組み合わせの正当性を判断する判断手段とを有し、前記メモリ装置は、前記判断手段によって、前記組み合わせが正当でないと判断された場合、前記情報処理を実行不可能にする情報処理装置に情報を供給する。 A memory device according to the present invention is a memory device that supplies information to an information processing device that performs information processing, the first storage unit storing second information related to the first information, and the first A second storage unit that stores one information, and the information processing apparatus uses the acquisition unit that acquires the first information and the second information, and the first information and the second information. Determining means for determining the validity of the combination of the first storage section and the second storage section, and the memory device, when the determination means determines that the combination is not valid, The information is supplied to the information processing apparatus that makes the execution impossible.

また、本発明に係る情報処理装置は、メモリ装置から情報の提供を受けて、情報処理を実行する情報処理装置であって、前記メモリ装置は、第１情報に関連した第２情報を記憶する第１記憶部と、前記第１情報を記憶する第２記憶部とを有し、前記情報処理装置は、前記第１情報および前記第２情報を取得する取得手段と、前記第１情報および前記第２情報を用いて、前記第１記憶部と前記第２記憶部との組み合わせの正当性を判断する判断手段とを有し、前記情報処理装置は、前記判断手段によって、前記組み合わせが正当でないと判断された場合、前記情報処理を実行不可能にする。 An information processing apparatus according to the present invention is an information processing apparatus that receives information from a memory device and executes information processing, and the memory device stores second information related to the first information. A first storage unit; and a second storage unit configured to store the first information. The information processing apparatus includes: an acquisition unit configured to acquire the first information and the second information; the first information; And determining means for determining the correctness of the combination of the first storage unit and the second storage unit using the second information, and the information processing apparatus determines that the combination is not valid by the determining means. If it is determined, the information processing is disabled.

また、本発明に係るメモリシステムの動作方法は、メモリ装置と、情報処理を実行する情報処理装置とを含むメモリシステムの動作方法であって、ａ）前記メモリ装置の第１記憶部に記憶された、第１情報に関連する第２情報、および前記メモリ装置の第２記憶部に記憶された前記第１情報を取得する工程と、ｂ）前記ａ）工程において取得された前記第１情報および前記第２情報を用いて、前記第１記憶部と前記第２記憶部との組み合わせの正当性を判断する工程と、ｃ）前記ｂ）工程において、前記組み合わせが正当でないと判断された場合、前記情報処理を実行不可能にする工程とを有する。 A memory system operation method according to the present invention is a memory system operation method including a memory device and an information processing device that executes information processing, and is a) stored in a first storage unit of the memory device. Obtaining the second information related to the first information and the first information stored in the second storage unit of the memory device; and b) the first information obtained in the step a) and In the step of determining the validity of the combination of the first storage unit and the second storage unit using the second information, and c) in the step b), when it is determined that the combination is not valid, And making the information processing impossible.

また、本発明に係るメモリシステムの第１１の態様は、複数の記憶部を有するメモリ装置と、情報処理を実行する情報処理装置とを備え、前記メモリ装置は、前記複数の記憶部として、第１情報を記憶する第１記憶部と、前記第１情報に関連した第２情報を記憶する第２記憶部とを有し、前記情報処理装置は、前記第１情報および前記第２情報を取得する取得手段と、前記第１情報および前記第２情報を用いて、前記第１記憶部と前記第２記憶部との組み合わせの正当性を判断する判断手段とを有し、前記情報処理装置は、前記判断手段によって、前記組み合わせが正当でないと判断された場合、前記情報処理を実行不可能にする。 An eleventh aspect of a memory system according to the present invention includes a memory device having a plurality of storage units, and an information processing device that executes information processing. A first storage unit that stores one information; and a second storage unit that stores second information related to the first information, wherein the information processing apparatus acquires the first information and the second information. And an acquisition unit that determines the validity of a combination of the first storage unit and the second storage unit using the first information and the second information, and the information processing apparatus includes: When the determination unit determines that the combination is not valid, the information processing is disabled.

また、本発明に係るメモリシステムの第１２の態様は、上記第１１の態様であって、前記情報処理装置は、前記取得手段によって前記第１記憶部から取得された前記第１情報に基づいて第３情報を生成する生成手段、をさらに有し、前記判断手段は、前記第２情報と、前記生成手段によって生成された前記第３情報とを比較することによって、前記組み合わせの正当性を判断する。 A twelfth aspect of the memory system according to the present invention is the eleventh aspect, in which the information processing apparatus is based on the first information acquired from the first storage unit by the acquisition unit. Generating means for generating third information, wherein the determining means determines the validity of the combination by comparing the second information with the third information generated by the generating means. To do.

また、本発明に係るメモリシステムの第１３の態様は、上記第１１の態様または上記第１２の態様であって、前記第１記憶部は、ＯＴＰ（One Time Programmable）領域を有し、前記第１情報は、前記ＯＴＰ領域に記憶される。 A thirteenth aspect of the memory system according to the present invention is the eleventh aspect or the twelfth aspect, wherein the first storage unit has an OTP (One Time Programmable) area, One information is stored in the OTP area.

また、本発明に係るメモリシステムの第１４の態様は、上記第１３の態様であって、前記第２記憶部は、前記第１情報をさらに記憶し、前記ＯＴＰ領域に記憶される前記第１情報は、前記情報処理装置の指示に基づいて、前記第２記憶部から読み出され、前記第１記憶部の前記ＯＴＰ領域に書き込まれた情報である。 Further, a fourteenth aspect of the memory system according to the present invention is the thirteenth aspect, wherein the second storage unit further stores the first information and is stored in the OTP area. The information is information read from the second storage unit and written in the OTP area of the first storage unit based on an instruction from the information processing apparatus.

また、本発明に係るメモリシステムの第１５の態様は、上記第１２の態様であって、前記生成手段は、前記第１情報と鍵とを用いて、ＭＡＣ（Message Authentication Code）値を前記第３情報として生成し、前記第２記憶部は、第１情報と前記鍵と共通の共通鍵とを用いて予め生成されたＭＡＣ値を前記第２情報として記憶し、前記判断手段は、前記第２記憶部に記憶されていたＭＡＣ値と、前記生成手段によって生成されたＭＡＣ値とを比較することによって、前記組み合わせの正当性を判断する。 The fifteenth aspect of the memory system according to the present invention is the twelfth aspect, wherein the generation means uses the first information and a key to determine a MAC (Message Authentication Code) value. The second storage unit stores, as the second information, a MAC value generated in advance using the first information and the common key that is common to the key, and the determination means includes the first information (2) The validity of the combination is determined by comparing the MAC value stored in the storage unit with the MAC value generated by the generating unit.

本発明によれば、メモリ装置の複製を困難にすることが可能になる。 According to the present invention, it becomes possible to make duplication of a memory device difficult.

メモリ情報保護システムの外観構成を示す図である。It is a figure which shows the external appearance structure of a memory information protection system. メモリ情報保護システムで実行されるバインド認証の概要を説明するための図である。It is a figure for demonstrating the outline | summary of the bind authentication performed with a memory information protection system. 第１実施形態に係るメモリ情報保護システムの機能構成を示すブロック図である。It is a block diagram which shows the function structure of the memory information protection system which concerns on 1st Embodiment. メッセージ認証コード生成部の詳細構成を示す図である。It is a figure which shows the detailed structure of a message authentication code production | generation part. メモリ情報保護システムの初期化動作を説明するための図である。It is a figure for demonstrating the initialization operation | movement of a memory information protection system. メモリ情報保護システムのバインド認証動作を説明するための図である。It is a figure for demonstrating the bind authentication operation | movement of a memory information protection system. 第２実施形態に係るメモリ情報保護システムの機能構成を示すブロック図である。It is a block diagram which shows the function structure of the memory information protection system which concerns on 2nd Embodiment.

以下、各実施形態について図面を参照して説明する。なお、異なる図面において同一の符号を付した要素は、同一または相応する要素を示すものとする。 Each embodiment will be described below with reference to the drawings. In addition, the element which attached | subjected the same code | symbol in different drawing shall show the same or corresponding element.

＜１．第１実施形態＞
［１−１．構成概要］
図１は、メモリ情報保護システム（単に「メモリシステム」とも称する）１Ａの外観構成を示す図である。図２は、メモリ情報保護システム１Ａで実行されるバインド認証の概要を説明するための図である。 <1. First Embodiment>
[1-1. Configuration Overview]
FIG. 1 is a diagram showing an external configuration of a memory information protection system (also simply referred to as “memory system”) 1A. FIG. 2 is a diagram for explaining the outline of the bind authentication executed in the memory information protection system 1A.

図１に示されるように、メモリ情報保護システム１Ａは、情報処理装置１０とメモリ装置２０Ａとを有している。 As illustrated in FIG. 1, the memory information protection system 1A includes an information processing device 10 and a memory device 20A.

メモリ装置２０Ａは、マスクＲＯＭまたはフラッシュメモリ等の半導体メモリで構成された複数の記憶部を有している。 The memory device 20A has a plurality of storage units configured by a semiconductor memory such as a mask ROM or a flash memory.

メモリ装置２０Ａは、これら複数の記憶部のうち少なくとも１つの記憶部に、アプリケーションの実施に用いるアプリケーション情報を記憶している。当該アプリケーション情報には、例えば、一種のコンピュータ装置である情報処理装置１０で実行されるアプリケーションソフトウェアとしてのプログラムおよび／または、アプリケーションソフトウェアを実行する際に使用されるデータ等が含まれている。 The memory device 20A stores application information used to execute an application in at least one of the plurality of storage units. The application information includes, for example, a program as application software executed by the information processing apparatus 10 which is a kind of computer device and / or data used when executing the application software.

また、メモリ装置２０Ａは、複数の記憶部のうち、少なくとも２つの記憶部各々に、それぞれ相互に関連した情報（「関連情報」とも称する）を記憶している。 Further, the memory device 20A stores mutually related information (also referred to as “related information”) in each of at least two storage units among the plurality of storage units.

このメモリ装置２０Ａは、例えばカードまたはカートリッジのような態様を有している。当該メモリ装置２０Ａは、情報処理装置１０に脱着自在に構成され、メモリ装置２０Ａは、情報処理装置１０に装着された状態で使用される。 The memory device 20A has an aspect like a card or a cartridge, for example. The memory device 20 </ b> A is configured to be detachable from the information processing device 10, and the memory device 20 </ b> A is used while being attached to the information processing device 10.

メモリ装置２０Ａに格納された情報を利用する情報処理装置１０には、例えば、パーソナルコンピュータ（パソコン）、ＰＤＡ（Personal Digital Assistant）のような携帯情報端末装置、または画像処理装置が含まれる。また、メモリ装置２０Ａに記憶されたアプリケーションソフトウェアがゲームプログラムである場合は、情報処理装置１０は、据置型ゲーム機または携帯ゲーム機等のゲーム装置本体として機能する。 The information processing apparatus 10 that uses information stored in the memory device 20A includes, for example, a personal computer (personal computer), a portable information terminal device such as a PDA (Personal Digital Assistant), or an image processing device. When the application software stored in the memory device 20A is a game program, the information processing device 10 functions as a game device body such as a stationary game machine or a portable game machine.

このようなメモリ情報保護システム１Ａでは、情報処理装置１０が、メモリ装置２０Ａ内の複数の記憶部のうち、少なくとも２つの記憶部各々に記憶された関連情報を用いて、当該少なくとも２つの記憶部の組み合わせの正当性を判断する「バインド認証」を行う。 In such a memory information protection system 1A, the information processing apparatus 10 uses the related information stored in each of at least two storage units among the plurality of storage units in the memory device 20A, and uses the at least two storage units. Perform "bind authentication" to determine the validity of the combination.

具体的には、図２に示されるように、情報処理装置１０は、メモリ装置２０Ａ内の第１半導体メモリ２０１に記憶された関連情報Ｄ１と、第２半導体メモリ２０２に記憶された関連情報Ｄ２とを取得する。そして、情報処理装置１０は、取得した各関連情報Ｄ１，Ｄ２を用いて第１半導体メモリ２０１と第２半導体メモリ２０２との組み合わせの正当性を判断するバインド認証を行う。 Specifically, as illustrated in FIG. 2, the information processing apparatus 10 includes the related information D1 stored in the first semiconductor memory 201 in the memory device 20A and the related information D2 stored in the second semiconductor memory 202. And get. Then, the information processing apparatus 10 performs bind authentication to determine the validity of the combination of the first semiconductor memory 201 and the second semiconductor memory 202 using the acquired related information D1 and D2.

バインド認証において、記憶部の組み合わせの正当性が確認されなかった場合、情報処理装置１０は、装着されたメモリ装置を非正規のものとみなして、情報処理装置１０における情報処理を実行不可能にする。 In the bind authentication, when the validity of the combination of the storage units is not confirmed, the information processing apparatus 10 regards the installed memory device as an unauthorized one and makes it impossible to perform information processing in the information processing apparatus 10. To do.

なお、このようなバインド認証は、情報処理装置１０において通常動作が開始される前、すなわち情報処理装置１０の電源投入に応じて、情報処理装置１０が起動されるとともに、電源がメモリ装置２０Ａに供給されて、システムとしての動作が開始される時点において実行されることが好ましい。また、図２では、図示簡単化のため、メモリ装置２０Ａが２つの半導体メモリ２０１，２０２を記憶部として有している態様を示しているが、当該メモリ装置２０Ａは、２つの半導体メモリ以外に他の記憶部を有していてもよい。すなわち、この場合、２つの半導体メモリと他の記憶部とが、上記複数の記憶部に相当し、バインド認証において組み合わせの認証対象となる２つの半導体メモリが、上記少なくとも２つの記憶部に相当することになる。 Note that such bind authentication is performed before the normal operation is started in the information processing apparatus 10, that is, in response to power-on of the information processing apparatus 10, the information processing apparatus 10 is activated and the power is supplied to the memory device 20A. It is preferably executed at the time when the operation as a system is started. 2 shows a mode in which the memory device 20A has two semiconductor memories 201 and 202 as a storage unit for simplification of illustration. However, the memory device 20A is not limited to two semiconductor memories. You may have another memory | storage part. That is, in this case, the two semiconductor memories and the other storage units correspond to the plurality of storage units, and the two semiconductor memories that are authentication targets of the combination in the bind authentication correspond to the at least two storage units. It will be.

このようにメモリ情報保護システムは、メモリ装置内の少なくとも２つの記憶部の組み合わせの正当性が確認されなかった場合、装着されたメモリ装置を非正規のものとみなして、情報処理装置における情報処理を実行不可能にする構成であるため、非正規のメモリ装置を用いてアプリケーションを実施することが困難になる。すなわち、正規のメモリ装置に記憶されたデータを抜き出して、メモリ装置を単純に複製しただけでは、バインド認証を通過することができないため、無断複製者によるメモリ装置の複製は困難になる。 As described above, when the validity of the combination of at least two storage units in the memory device is not confirmed, the memory information protection system regards the installed memory device as an irregular one and performs information processing in the information processing device. Therefore, it is difficult to execute an application using a non-regular memory device. That is, by simply extracting data stored in a regular memory device and simply copying the memory device, it is difficult to pass the bind authentication, so it becomes difficult for the unauthorized duplicator to copy the memory device.

［１−２．機能ブロック］
次に、メモリ情報保護システム１Ａの機能について詳述する。図３は、第１実施形態に係るメモリ情報保護システム１Ａの機能構成を示すブロック図である。図４は、メッセージ認証コード生成部の詳細構成を示す図である。 [1-2. Function block]
Next, functions of the memory information protection system 1A will be described in detail. FIG. 3 is a block diagram showing a functional configuration of the memory information protection system 1A according to the first embodiment. FIG. 4 is a diagram illustrating a detailed configuration of the message authentication code generation unit.

図３に示されるように、メモリ情報保護システム１Ａを構成する情報処理装置１０は、全体制御部１００と、メモリ制御部（メモリコントローラ）１１０とを備えている。 As shown in FIG. 3, the information processing apparatus 10 constituting the memory information protection system 1 </ b> A includes an overall control unit 100 and a memory control unit (memory controller) 110.

全体制御部１００は、マイクロコンピュータとして構成され、主にＣＰＵ、ＲＡＭおよびＲＯＭ等を備える。全体制御部１００は、ＲＯＭ内に格納されるプログラムを読み出し、当該プログラムをＣＰＵで実行することによって、各種機能を実現する。 The overall control unit 100 is configured as a microcomputer and mainly includes a CPU, a RAM, a ROM, and the like. The overall control unit 100 implements various functions by reading a program stored in the ROM and executing the program by the CPU.

具体的には、全体制御部１００は、上述のプログラムの実行によって、コマンド生成部１０１を機能的に実現する。 Specifically, the overall control unit 100 functionally realizes the command generation unit 101 by executing the above-described program.

コマンド生成部１０１は、メモリ装置２０Ａへの指令に関する命令コード、若しくは当該命令コードおよびアドレスを含むコマンドを生成する機能を有している。例えば、メモリ装置２０Ａに格納されたデータを読み出す際には、読出命令コードと読出対象となるデータのアドレスとを含むコマンド（「読出コマンド」とも称する）がコマンド生成部１０１によって生成される。 The command generation unit 101 has a function of generating an instruction code related to a command to the memory device 20A or a command including the instruction code and an address. For example, when reading data stored in the memory device 20A, a command (also referred to as “read command”) including a read instruction code and an address of data to be read is generated by the command generation unit 101.

コマンド生成部１０１で生成されたコマンドは、内部バス１２０を介してメモリ制御部１１０に入力される。 The command generated by the command generation unit 101 is input to the memory control unit 110 via the internal bus 120.

メモリ制御部１１０は、コマンド発行制御部１１１，１１９と、暗号化部１１２，１１８と、復号化部１１３，１１７と、メッセージ認証コード生成部１１４と、比較器１１５と、鍵生成部１１６とを有し、メモリ装置２０Ａに対する各種制御を行う。 The memory control unit 110 includes command issue control units 111 and 119, encryption units 112 and 118, decryption units 113 and 117, a message authentication code generation unit 114, a comparator 115, and a key generation unit 116. And performs various controls on the memory device 20A.

コマンド発行制御部１１１は、メモリ装置２０Ａ内の第１記憶部２０１に対するコマンドの発行を制御する。 The command issuance control unit 111 controls issuance of commands to the first storage unit 201 in the memory device 20A.

もう一方のコマンド発行制御部１１９は、メモリ装置２０Ａ内の第２記憶部２０２に対するコマンドの発行を制御する。 The other command issuance control unit 119 controls issuance of commands to the second storage unit 202 in the memory device 20A.

暗号化部１１２，１１８は、入力された情報を暗号化して出力する機能を有している。暗号化部１１２によって暗号化された情報は、インターフェース（不図示）を介してメモリ装置２０Ａ内の第１記憶部２０１に供給される。また、暗号化部１１８によって暗号化された情報は、インターフェースを介してメモリ装置２０Ａ内の第２記憶部２０２に供給される。 The encryption units 112 and 118 have a function of encrypting and outputting input information. The information encrypted by the encryption unit 112 is supplied to the first storage unit 201 in the memory device 20A via an interface (not shown). Further, the information encrypted by the encryption unit 118 is supplied to the second storage unit 202 in the memory device 20A via the interface.

復号化部１１３，１１７は、メモリ装置２０Ａから伝送されてきた情報を復号化して出力する機能を有している。すなわち、復号化部１１３は、メモリ装置２０Ａの第１記憶部２０１から伝送されてきた情報を復号化し、復号化部１１７は、メモリ装置２０Ａの第２記憶部２０２から伝送されてきた情報を復号化する。 The decoding units 113 and 117 have a function of decoding and outputting information transmitted from the memory device 20A. That is, the decoding unit 113 decodes the information transmitted from the first storage unit 201 of the memory device 20A, and the decoding unit 117 decodes the information transmitted from the second storage unit 202 of the memory device 20A. Turn into.

メッセージ認証コード生成部１１４は、第２記憶部２０２に記憶されている固有ＩＤ（「ユニークＩＤ」または「ＵＩＤ」とも称する）２Ｕに基づいて、メッセージ認証コード（ＭＡＣ:Message Authentication Code）を生成する機能を有している。 The message authentication code generation unit 114 generates a message authentication code (MAC) based on the unique ID (also referred to as “unique ID” or “UID”) 2U stored in the second storage unit 202. It has a function.

具体的には、メッセージ認証コード生成部１１４は、図４に示されるように、ハードウェア鍵１４１と演算部１４２とを有している。 Specifically, the message authentication code generation unit 114 includes a hardware key 141 and a calculation unit 142 as shown in FIG.

ハードウェア鍵１４１は、ハードウェアとしてチップ上に実装されている固定的な鍵データである。ハードウェア鍵１４１は、例えば、ハードウェア鍵１４１のビット長に応じた複数のインバータ（ＮＯＴ回路）を用いて、各インバータの入力を、電源電圧（Ｖｃｃ）またはＧＮＤ（接地電位）にクランプすることによって実現することができる。 The hardware key 141 is fixed key data mounted on the chip as hardware. The hardware key 141 uses, for example, a plurality of inverters (NOT circuits) corresponding to the bit length of the hardware key 141 to clamp the input of each inverter to the power supply voltage (Vcc) or GND (ground potential). Can be realized.

演算部１４２は、入力されたハードウェア鍵１４１および固有ＩＤ２Ｕに基づいて、所定のＭＡＣ演算を行い、メッセージ認証コード（「ＭＡＣ値」とも称する）を出力する。なお、演算部１４２で実行される所定のＭＡＣ演算の手法としては、例えば、ＳＨＡ−１、ＭＤ５などのハッシュ関数を用いた演算手法、或いは、ＣＢＣ−ＭＡＣ等のブロック暗号アルゴリズムを用いた演算手法を採用することができる。 The calculation unit 142 performs a predetermined MAC calculation based on the input hardware key 141 and the unique ID 2U, and outputs a message authentication code (also referred to as “MAC value”). As a predetermined MAC calculation method executed by the calculation unit 142, for example, a calculation method using a hash function such as SHA-1 or MD5, or a calculation method using a block encryption algorithm such as CBC-MAC. Can be adopted.

このように、メッセージ認証コード生成部１１４は、ハードウェア鍵１４１および固有ＩＤ２Ｕを用いて、ＭＡＣ値を生成する生成手段として機能する。 As described above, the message authentication code generation unit 114 functions as a generation unit that generates a MAC value using the hardware key 141 and the unique ID 2U.

メッセージ認証コード生成部１１４によって生成されたＭＡＣ値は、比較器１１５に出力される。 The MAC value generated by the message authentication code generation unit 114 is output to the comparator 115.

比較器１１５は、メッセージ認証コード生成部１１４によって生成されたＭＡＣ値と、第１記憶部２０１から取得されたＭＡＣ値とを比較して、比較結果を出力する。詳細には、比較器１１５は、２つのＭＡＣ値が一致する場合は、一致することを示す信号（一致信号）を比較結果として出力し、２つのＭＡＣ値が一致しない場合は、一致しないことを示す信号（不一致信号）を比較結果として出力する。 The comparator 115 compares the MAC value generated by the message authentication code generation unit 114 with the MAC value acquired from the first storage unit 201, and outputs a comparison result. Specifically, when the two MAC values match, the comparator 115 outputs a signal indicating a match (match signal) as a comparison result. When the two MAC values do not match, the comparator 115 indicates that they do not match. The indicated signal (mismatch signal) is output as a comparison result.

比較器１１５から出力された比較結果は、コマンド発行制御部１１１，１１９に出力される。上述のコマンド発行制御部１１１，１１９では、比較結果として不一致信号が入力された場合、以降のコマンド発行が停止される。 The comparison result output from the comparator 115 is output to the command issue control units 111 and 119. In the command issuance control units 111 and 119 described above, when a mismatch signal is input as a comparison result, subsequent command issuance is stopped.

また、比較器１１５から出力された比較結果は、鍵生成部１１６にも出力される。 The comparison result output from the comparator 115 is also output to the key generation unit 116.

鍵生成部１１６は、比較器１１５から入力された比較結果に応じて鍵情報を生成する機能を有している。 The key generation unit 116 has a function of generating key information according to the comparison result input from the comparator 115.

具体的には、２つのＭＡＣ値が一致した場合、すなわち一致信号が比較結果として入力された場合、鍵生成部１１６は、固有ＩＤに基づいて、情報の暗復号化に用いる鍵情報を生成する。一方、２つのＭＡＣ値が一致しない場合、すなわち不一致信号が比較結果として入力された場合、鍵生成部１１６は、固有ＩＤを無効として、暗号鍵の生成を行わない。 Specifically, when two MAC values match, that is, when a match signal is input as a comparison result, the key generation unit 116 generates key information used for encryption / decryption of information based on the unique ID. . On the other hand, when the two MAC values do not match, that is, when a mismatch signal is input as a comparison result, the key generation unit 116 invalidates the unique ID and does not generate an encryption key.

生成された鍵情報は、暗号化部１１２および復号化部１１３に出力され、暗号化部１１２における暗号化処理、復号化部１１３における復号化処理に用いられる。 The generated key information is output to the encryption unit 112 and the decryption unit 113, and is used for the encryption process in the encryption unit 112 and the decryption process in the decryption unit 113.

一方、上述のような構成を有する情報処理装置１０に装着されるメモリ装置２０Ａは、第１記憶部２０１と、当該第１記憶部２０１を制御する第１メモリ内制御部２１１と、第２記憶部２０２と、当該第２記憶部２０２を制御する第２メモリ内制御部２１２とを有している。 On the other hand, the memory device 20A attached to the information processing apparatus 10 having the above-described configuration includes a first storage unit 201, a first in-memory control unit 211 that controls the first storage unit 201, and a second storage unit. Unit 202 and a second in-memory control unit 212 that controls the second storage unit 202.

第１記憶部２０１は、マスクＲＯＭ、フラッシュメモリ、またはＥＰＲＯＭ等の不揮発性の半導体メモリであって、暗号化されたデータ（暗号化データ）を記憶する通常の記憶領域２３１を有している。また、第１記憶部２０１は、上記通常の記録領域２３１の他に、ＯＴＰ（One Time Programmable）領域２３２をも有している。ＯＴＰ領域２３２は、１回限りの書込みが可能な領域であり、書き込み後はＯＴＰ領域２３２に記憶された情報の消去および書き換えが不可能になる。このようなＯＴＰ領域２３２は、第１記憶部２０１の全記憶領域のうちの一部を、ヒューズタイプの記憶領域として物理的に確保することによって実現してもよく、或いは第１記憶部２０１の全記憶領域のうちの一部を再書き込み不能となるようにメモリ内制御部２１１に制御させることによって実現してもよい。 The first storage unit 201 is a non-volatile semiconductor memory such as a mask ROM, a flash memory, or an EPROM, and has a normal storage area 231 that stores encrypted data (encrypted data). The first storage unit 201 also has an OTP (One Time Programmable) area 232 in addition to the normal recording area 231. The OTP area 232 is an area in which writing can be performed only once, and information stored in the OTP area 232 cannot be erased and rewritten after writing. Such an OTP area 232 may be realized by physically securing a part of the entire storage area of the first storage unit 201 as a fuse type storage area, or the OTP area 232 of the first storage unit 201. You may implement | achieve by making the in-memory control part 211 control so that a part of all the storage areas cannot be rewritten.

第１メモリ内制御部２１１は、コマンド解析部２２１を有している。 The first in-memory control unit 211 has a command analysis unit 221.

コマンド解析部２２１は、コマンド発行制御部１１１から発行された、第１記憶部２０１に対するコマンドを解析して、当該コマンドに応じた所定動作の実行指示を行う。例えば、コマンド発行制御部１１１から発行されたコマンドが、第１記憶部２０１からのデータの読出コマンドである場合は、当該読出コマンドから読出命令コードと読出アドレスデータとを抽出して、読出信号と読出アドレスデータとを第１記憶部２０１に与える。読出信号および読出アドレスデータを受けた第１記憶部２０１は、読出アドレスに格納されている読出対象のデータを出力する。 The command analysis unit 221 analyzes a command for the first storage unit 201 issued from the command issuance control unit 111, and issues an execution instruction for a predetermined operation according to the command. For example, when the command issued from the command issue control unit 111 is a data read command from the first storage unit 201, a read instruction code and read address data are extracted from the read command, and a read signal Read address data is applied to the first storage unit 201. Receiving the read signal and the read address data, the first storage unit 201 outputs the data to be read stored at the read address.

第２記憶部２０２は、マスクＲＯＭ、フラッシュメモリ、またはＥＰＲＯＭ等の不揮発性の半導体メモリであって、プログラムおよび／またはデータ等のアプリケーション情報を記憶している。また、第２記憶部２０２は、メモリ装置２０Ａに固有の識別情報である固有ＩＤ（ユニークＩＤ）２Ｕと、当該固有ＩＤ２Ｕおよびハードウェア鍵１４１と共通の鍵（共通鍵）を用いて予め生成されるＭＡＣ値２Ｍとをさらに記憶している。固有ＩＤ２ＵおよびＭＡＣ値２Ｍは、工場出荷時等に第２記憶部２０２に予め記憶される。 The second storage unit 202 is a non-volatile semiconductor memory such as a mask ROM, flash memory, or EPROM, and stores application information such as programs and / or data. The second storage unit 202 is generated in advance using a unique ID (unique ID) 2U that is identification information unique to the memory device 20A, and a key (common key) that is common to the unique ID 2U and the hardware key 141. The MAC value 2M is further stored. The unique ID 2U and the MAC value 2M are stored in advance in the second storage unit 202 at the time of factory shipment.

なお、ＭＡＣ値２Ｍは、固有ＩＤ２Ｕを用いて生成される情報であることから、固有ＩＤ２ＵとＭＡＣ値２Ｍとは、互いに関連した「関連情報」とも称せられる。 Since the MAC value 2M is information generated using the unique ID 2U, the unique ID 2U and the MAC value 2M are also referred to as “related information” associated with each other.

第２メモリ内制御部２１２は、復号化部２２５と、コマンド解析部２２６と、暗号化部２２７とを有している。 The second in-memory control unit 212 includes a decryption unit 225, a command analysis unit 226, and an encryption unit 227.

復号化部２２５は、コマンド発行制御部１１９から発行され、そして暗号化部１１８によって暗号化された暗号化コマンドを復号化する機能を有している。復号化部２２５によって復号化されたコマンドは、コマンド解析部２２６に伝送される。 The decryption unit 225 has a function of decrypting the encrypted command issued from the command issuance control unit 119 and encrypted by the encryption unit 118. The command decrypted by the decryption unit 225 is transmitted to the command analysis unit 226.

コマンド解析部２２６は、上記コマンド解析部２２１と同様の機能を有し、第２記憶部２０２に対するコマンドを解析して、当該コマンドに応じた所定動作の実行指示を行う。 The command analysis unit 226 has the same function as the command analysis unit 221, analyzes a command for the second storage unit 202, and gives an instruction to execute a predetermined operation according to the command.

暗号化部２２７は、第２記憶部２０２から読み出されたデータを暗号化する機能を有している。暗号化部２２７で暗号化された暗号化データは、インターフェースを介して情報処理装置１０に供給される。 The encryption unit 227 has a function of encrypting data read from the second storage unit 202. The encrypted data encrypted by the encryption unit 227 is supplied to the information processing apparatus 10 via the interface.

［１−３．メモリ情報保護システム１Ａの初期化動作］
ここで、メモリ情報保護システム１Ａの動作について説明する。メモリ情報保護システム１Ａの動作には、電源投入時に実行される初期化動作と、初期化動作終了後に実行されるバインド認証動作とが存在する。以下では、初期化動作およびバインド認証動作についてこの順序で説明する。図５は、メモリ情報保護システム１Ａの初期化動作を説明するための図である。 [1-3. Initialization operation of memory information protection system 1A]
Here, the operation of the memory information protection system 1A will be described. The operation of the memory information protection system 1A includes an initialization operation executed when the power is turned on and a bind authentication operation executed after the initialization operation is completed. Hereinafter, the initialization operation and the bind authentication operation will be described in this order. FIG. 5 is a diagram for explaining the initialization operation of the memory information protection system 1A.

初期化動作は、第２記憶部２０２に記憶されているＭＡＣ値２Ｍを第１記憶部２０１のＯＴＰ領域２３２に格納する動作であり、上述のとおり電源投入時に実行される。 The initialization operation is an operation for storing the MAC value 2M stored in the second storage unit 202 in the OTP area 232 of the first storage unit 201, and is executed when the power is turned on as described above.

具体的には、初期化動作開始前には、メモリ装置２０Ａが情報処理装置１０に装着されて、メモリ装置２０Ａと情報処理装置１０とが電気的に接続される。そして、情報処理装置１０の電源投入に応じて、情報処理装置１０が起動されるとともに、電源が情報処理装置１０からメモリ装置２０Ａに供給されて、初期化動作が開始される。 Specifically, before the initialization operation starts, the memory device 20A is mounted on the information processing device 10, and the memory device 20A and the information processing device 10 are electrically connected. Then, in response to power-on of the information processing apparatus 10, the information processing apparatus 10 is activated, and power is supplied from the information processing apparatus 10 to the memory device 20A, so that an initialization operation is started.

図５に示されるように、初期化動作では、まず、コマンド生成部１０１は、第２記憶部２０２に記憶されたＭＡＣ値２Ｍの読出コマンドを生成し、生成したＭＡＣ値２Ｍの読出コマンドを、コマンド発行制御部１１９に設定する（図５の（Ｓ１））。 As shown in FIG. 5, in the initialization operation, first, the command generation unit 101 generates a read command of the MAC value 2M stored in the second storage unit 202, and the read command of the generated MAC value 2M is The command issuance control unit 119 is set ((S1) in FIG. 5).

そして、コマンド発行制御部１１９は、ＭＡＣ値２Ｍの読出コマンドを発行する（Ｓ２）。発行されたＭＡＣ値２Ｍの読出コマンドは、暗号化部１１８に伝送される。 Then, the command issuance control unit 119 issues a read command for the MAC value 2M (S2). The issued read command of the MAC value 2M is transmitted to the encryption unit 118.

暗号化部１１８は、ＭＡＣ値２Ｍの読出コマンドに対して暗号化処理を施す。暗号化部１１８で暗号化された、ＭＡＣ値２Ｍの読出コマンドは、メモリ装置２０Ａの復号化部２２５に伝送される（Ｓ３）。 The encryption unit 118 performs encryption processing on the read command having the MAC value of 2M. The read command having the MAC value 2M encrypted by the encryption unit 118 is transmitted to the decryption unit 225 of the memory device 20A (S3).

復号化部２２５は、暗号化されたＭＡＣ値２Ｍの読出コマンドに対して復号化処理を施す。復号化された、ＭＡＣ値２Ｍの読出コマンドは、コマンド解析部２２６に出力される（Ｓ４）。 The decryption unit 225 performs a decryption process on the read command of the encrypted MAC value 2M. The decrypted read command with the MAC value of 2M is output to the command analysis unit 226 (S4).

コマンド解析部２２６は、ＭＡＣ値２Ｍの読出コマンドを解析して、ＭＡＣ値２Ｍの読出信号と読出アドレスデータとを第２記憶部２０２に与え、第２記憶部２０２に記憶されたＭＡＣ値２Ｍの読出動作を実行させる（Ｓ５）。 The command analysis unit 226 analyzes the read command of the MAC value 2M, gives the read signal and read address data of the MAC value 2M to the second storage unit 202, and stores the MAC value 2M stored in the second storage unit 202. A read operation is executed (S5).

第２記憶部２０２は、ＭＡＣ値２Ｍの読出動作の実行指示に応じて、記憶しているＭＡＣ値２Ｍを暗号化部２２７に出力する（Ｓ６）。 The second storage unit 202 outputs the stored MAC value 2M to the encryption unit 227 in response to the instruction to execute the read operation of the MAC value 2M (S6).

暗号化部２２７は、第２記憶部２０２から入力されるＭＡＣ値２Ｍに暗号化処理を施す。暗号化されたＭＡＣ値２Ｍは、情報処理装置１０の復号化部１１７に伝送される（Ｓ７）。 The encryption unit 227 performs an encryption process on the MAC value 2M input from the second storage unit 202. The encrypted MAC value 2M is transmitted to the decryption unit 117 of the information processing apparatus 10 (S7).

復号化部１１７は、暗号化されたＭＡＣ値２Ｍに復号化処理を施す。復号化されたＭＡＣ値２Ｍは、コマンド発行制御部１１１に伝送される（Ｓ８）。 The decryption unit 117 decrypts the encrypted MAC value 2M. The decrypted MAC value 2M is transmitted to the command issuance control unit 111 (S8).

ここで、コマンド生成部１０１は、第１記憶部２０１に設けられたＯＴＰ領域２３２へＭＡＣ値２Ｍを書き込むための書込コマンド（ＭＡＣ値書込コマンド）を生成し、生成したＭＡＣ値書込コマンドを、コマンド発行制御部１１１に設定する（Ｓ９）。 Here, the command generation unit 101 generates a write command (MAC value write command) for writing the MAC value 2M to the OTP area 232 provided in the first storage unit 201, and the generated MAC value write command Is set in the command issuance control unit 111 (S9).

コマンド発行制御部１１１は、ＭＡＣ値書込コマンドを発行する（Ｓ１０）。発行されたＭＡＣ値書込コマンドは、メモリ装置２０Ａのコマンド解析部２２１に伝送される。 The command issuance control unit 111 issues a MAC value write command (S10). The issued MAC value write command is transmitted to the command analysis unit 221 of the memory device 20A.

コマンド解析部２２１は、ＭＡＣ値書込コマンドを解析して、ＭＡＣ値２ＭをＯＴＰ領域２３２に記憶する書込動作を第１記憶部２０１に実行させる（Ｓ１１）。当該書込動作によって、ＭＡＣ値２Ｍは、第１記憶部２０１のＯＴＰ領域２３２に記憶されることになる。 The command analysis unit 221 analyzes the MAC value write command, and causes the first storage unit 201 to perform a write operation for storing the MAC value 2M in the OTP area 232 (S11). By the write operation, the MAC value 2M is stored in the OTP area 232 of the first storage unit 201.

このように、初期化動作では、情報処理装置１０の指示に基づいて、第２記憶部２０２に記憶されていたＭＡＣ値２Ｍが読み出され、当該ＭＡＣ値２Ｍが第１記憶部２０１のＯＴＰ領域２３２に書き込まれることになる。なお、初期化動作は、情報処理装置１０を起動する際に毎回実行される動作としてもよく、メモリ装置２０Ａに最初に電源が供給されたときに１度だけ実行される動作としてもよい。仮に、初期化動作が情報処理装置１０を起動する際に毎回実行される動作であったとしても、ＯＴＰ領域２３２は、情報の消去および書き換えが不能な記憶領域であるため、最初の初期化動作によってＯＴＰ領域２３２に記憶されたＭＡＣ値２Ｍは変更されない。すなわち、最初の初期化動作以降に実行される初期化動作では、ＯＴＰ領域２３２への再書込は実施されない。 As described above, in the initialization operation, the MAC value 2M stored in the second storage unit 202 is read based on an instruction from the information processing apparatus 10, and the MAC value 2M is read from the OTP area of the first storage unit 201. 232 is written. The initialization operation may be an operation that is executed every time the information processing apparatus 10 is activated, or may be an operation that is executed only once when power is first supplied to the memory device 20A. Even if the initialization operation is performed every time the information processing apparatus 10 is started, the OTP area 232 is a storage area in which information cannot be erased and rewritten. Thus, the MAC value 2M stored in the OTP area 232 is not changed. That is, in the initialization operation executed after the first initialization operation, rewriting to the OTP area 232 is not performed.

［１−４．メモリ情報保護システム１Ａのバインド認証動作］
次に、バインド認証動作について詳述する。図６は、メモリ情報保護システム１Ａのバインド認証動作を説明するための図である。 [1-4. Bind authentication operation of memory information protection system 1A]
Next, the bind authentication operation will be described in detail. FIG. 6 is a diagram for explaining the bind authentication operation of the memory information protection system 1A.

バインド認証動作は、メモリ装置２０Ａ内の第１記憶部２０１と第２記憶部２０２との組み合わせの正当性を判断する動作であり、上記初期化動作終了後に、或いは、初期化動作完了済みのメモリ装置２０Ａを装着して、情報処理装置１０を起動する際に実行される。 The bind authentication operation is an operation for determining the validity of the combination of the first storage unit 201 and the second storage unit 202 in the memory device 20A. The memory after the initialization operation is completed or after the initialization operation is completed This is executed when the information processing apparatus 10 is activated by mounting the apparatus 20A.

具体的には、図６に示されるように、バインド認証動作では、まず、コマンド生成部１０１が、第２記憶部２０２に記憶された固有ＩＤ２Ｕの読出コマンドを生成し、生成した固有ＩＤ２Ｕの読出コマンドを、コマンド発行制御部１１９に設定する（図６の（Ｂ１））。 Specifically, as shown in FIG. 6, in the bind authentication operation, first, the command generation unit 101 generates a read command for the unique ID 2U stored in the second storage unit 202, and reads the generated unique ID 2U. The command is set in the command issuance control unit 119 ((B1) in FIG. 6).

そして、コマンド発行制御部１１９は、固有ＩＤ２Ｕの読出コマンドを発行する（Ｂ２）。発行された固有ＩＤ２Ｕの読出コマンドは、暗号化部１１８に伝送される。 Then, the command issue control unit 119 issues a read command with the unique ID 2U (B2). The issued read command of the unique ID 2U is transmitted to the encryption unit 118.

暗号化部１１８は、固有ＩＤ２Ｕの読出コマンドに対して暗号化処理を施す。暗号化部１１８で暗号化された、固有ＩＤ２Ｕの読出コマンドは、メモリ装置２０Ａの復号化部２２５に伝送される（Ｂ３）。 The encryption unit 118 performs encryption processing on the read command with the unique ID 2U. The read command with the unique ID 2U encrypted by the encryption unit 118 is transmitted to the decryption unit 225 of the memory device 20A (B3).

復号化部２２５は、暗号化された固有ＩＤ２Ｕの読出コマンドに対して復号化処理を施す。復号化された、固有ＩＤ２Ｕの読出コマンドは、コマンド解析部２２６に出力される（Ｂ４）。 The decryption unit 225 decrypts the encrypted read command with the unique ID 2U. The decrypted read command with the unique ID 2U is output to the command analysis unit 226 (B4).

コマンド解析部２２６は、固有ＩＤ２Ｕの読出コマンドを解析して、固有ＩＤ２Ｕの読出信号と読出アドレスデータとを第２記憶部２０２に与え、第２記憶部２０２に記憶された固有ＩＤ２Ｕの読出動作を実行させる（Ｂ５）。 The command analysis unit 226 analyzes the read command of the unique ID 2U, gives a read signal and read address data of the unique ID 2U to the second storage unit 202, and performs a read operation of the unique ID 2U stored in the second storage unit 202. (B5).

第２記憶部２０２は、固有ＩＤ２Ｕの読出動作の実行指示に応じて、記憶している固有ＩＤ２Ｕを暗号化部２２７に出力する（Ｂ６）。 The second storage unit 202 outputs the stored unique ID 2U to the encryption unit 227 in response to the instruction to execute the reading operation of the unique ID 2U (B6).

暗号化部２２７は、第２記憶部２０２から入力される固有ＩＤ２Ｕに暗号化処理を施す。暗号化された固有ＩＤ２Ｕは、情報処理装置１０の復号化部１１７に伝送される（Ｂ７）。 The encryption unit 227 performs an encryption process on the unique ID 2U input from the second storage unit 202. The encrypted unique ID 2U is transmitted to the decryption unit 117 of the information processing apparatus 10 (B7).

復号化部１１７は、暗号化された固有ＩＤ２Ｕに復号化処理を施して、復号化された固有ＩＤ２Ｕを取得する。このように、コマンド発行制御部１１９、暗号化部１１８および復号化部１１７は、第２記憶部２０２に記憶されていた固有ＩＤ２Ｕを取得する取得手段として機能する。復号化された固有ＩＤ２Ｕは、メッセージ認証コード生成部１１４および鍵生成部１１６に伝送される（Ｂ８）。 The decryption unit 117 performs decryption processing on the encrypted unique ID 2U to obtain the decrypted unique ID 2U. Thus, the command issue control unit 119, the encryption unit 118, and the decryption unit 117 function as an acquisition unit that acquires the unique ID 2U stored in the second storage unit 202. The decrypted unique ID 2U is transmitted to the message authentication code generation unit 114 and the key generation unit 116 (B8).

メッセージ認証コード生成部１１４は、固有ＩＤ２Ｕを用いて、当該固有ＩＤ２ＵのＭＡＣ値（メッセージ認証コード）を生成し、生成したＭＡＣ値を比較器１１５に出力する（Ｂ９）。 The message authentication code generation unit 114 generates a MAC value (message authentication code) of the unique ID 2U using the unique ID 2U, and outputs the generated MAC value to the comparator 115 (B9).

ここで、コマンド生成部１０１は、第１記憶部２０１のＯＴＰ領域２３２に記憶された情報の読出コマンド（ＯＴＰ領域情報読出コマンド）を生成し、生成したＯＴＰ領域情報読出コマンドを、コマンド発行制御部１１１に設定する（Ｂ１０）。 Here, the command generation unit 101 generates a read command (OTP region information read command) for information stored in the OTP region 232 of the first storage unit 201, and sends the generated OTP region information read command to the command issue control unit. 111 is set (B10).

そして、コマンド発行制御部１１１は、ＯＴＰ領域情報読出コマンドを発行する（Ｂ１１）。発行された当該ＯＴＰ領域情報読出コマンドは、メモリ装置２０Ａのコマンド解析部２２１に伝送される。 Then, the command issuance control unit 111 issues an OTP area information read command (B11). The issued OTP region information read command is transmitted to the command analysis unit 221 of the memory device 20A.

コマンド解析部２２１は、ＯＴＰ領域情報読出コマンドを解析して、ＯＴＰ領域２３２に記憶された情報の読出動作を実行させる（Ｂ１２）。 The command analysis unit 221 analyzes the OTP area information read command and causes the information stored in the OTP area 232 to be read (B12).

第１記憶部２０１は、ＯＴＰ領域情報の読出動作の実行指示に応じて、ＯＴＰ領域２３２に記憶しているＭＡＣ値を出力する（Ｂ１３）。ＯＴＰ領域２３２に記憶されているＭＡＣ値は、バインド認証動作の前に実行された初期化動作によって記憶された情報であり、当該読出動作によって、情報処理装置１０の比較器１１５に伝送される。 The first storage unit 201 outputs the MAC value stored in the OTP area 232 in response to the instruction to execute the read operation of the OTP area information (B13). The MAC value stored in the OTP area 232 is information stored by the initialization operation executed before the bind authentication operation, and is transmitted to the comparator 115 of the information processing apparatus 10 by the read operation.

このように、コマンド発行制御部１１１は、第１記憶部２０１のＯＴＰ領域２３２に記憶されていたＭＡＣ値を取得する取得手段として機能する。 As described above, the command issue control unit 111 functions as an acquisition unit that acquires the MAC value stored in the OTP area 232 of the first storage unit 201.

比較器１１５は、メッセージ認証コード生成部１１４によって生成されたＭＡＣ値と、第１記憶部２０１のＯＴＰ領域２３２に記憶されていたＭＡＣ値とを比較して、２つのＭＡＣ値が一致するか否かを示す比較結果を出力する（Ｂ１４）。比較器１１５から出力された比較結果は、コマンド発行制御部１１１，１１９と鍵生成部１１６とに入力される。 The comparator 115 compares the MAC value generated by the message authentication code generation unit 114 with the MAC value stored in the OTP area 232 of the first storage unit 201 and determines whether the two MAC values match. The comparison result indicating is output (B14). The comparison result output from the comparator 115 is input to the command issue control units 111 and 119 and the key generation unit 116.

比較器１１５から出力される比較結果は、バインド認証の認証結果を示している。すなわち、２つのＭＡＣ値が一致することを示す一致信号が比較結果として出力された場合、バインド認証は成立したことになる。一方、２つのＭＡＣ値が一致しないことを示す不一致信号が比較結果として出力された場合、バインド認証は不成立となる。 The comparison result output from the comparator 115 indicates the authentication result of bind authentication. That is, when a match signal indicating that two MAC values match is output as a comparison result, bind authentication has been established. On the other hand, when a mismatch signal indicating that the two MAC values do not match is output as a comparison result, the bind authentication is not established.

このように、比較器１１５は、第１記憶部２０１と第２記憶部２０２との組み合わせの正当性を判断する判断手段として機能する。 Thus, the comparator 115 functions as a determination unit that determines the validity of the combination of the first storage unit 201 and the second storage unit 202.

バインド認証が成立した場合、すなわち、第１記憶部２０１と第２記憶部２０２との組み合わせが正当であると判断された場合、鍵生成部１１６は、復号化部１１７から入力される固有ＩＤ２Ｕに基づいて、情報の暗復号化に用いる鍵情報を生成し、当該鍵情報を暗号化部１１２および復号化部１１３に出力する（Ｂ１５）。 When bind authentication is established, that is, when it is determined that the combination of the first storage unit 201 and the second storage unit 202 is valid, the key generation unit 116 sets the unique ID 2U input from the decryption unit 117. Based on this, key information used for encryption / decryption of information is generated, and the key information is output to the encryption unit 112 and the decryption unit 113 (B15).

以後、メモリ情報保護システム１Ａでは、第１記憶部２０１に書き込む書込データは、暗号化部１１２において当該鍵情報を用いて暗号化された上で、メモリ装置２０Ａに供給されることになる。また、第１記憶部２０１に記憶されている暗号化データは、復号化部１１３において当該鍵情報を用いて復号化することが可能になる。 Thereafter, in the memory information protection system 1A, the write data to be written in the first storage unit 201 is encrypted using the key information in the encryption unit 112 and then supplied to the memory device 20A. Also, the encrypted data stored in the first storage unit 201 can be decrypted by the decryption unit 113 using the key information.

なお、バインド認証が成立しなかった場合、すなわち、第１記憶部２０１と第２記憶部２０２との組み合わせが正当でないと判断された場合、鍵生成部１１６は、鍵情報を生成しない。これにより、バインド認証が不成立だった場合は、第１記憶部２０１へデータを書き込むこと、および第１記憶部２０１に記憶された暗号化データ（暗号化情報）を復号化して、利用可能なデータを取得することが不可能になる。 If bind authentication is not established, that is, if it is determined that the combination of the first storage unit 201 and the second storage unit 202 is not valid, the key generation unit 116 does not generate key information. Thereby, when bind authentication is not established, data is written to the first storage unit 201, and the encrypted data (encryption information) stored in the first storage unit 201 is decrypted to be usable data. It becomes impossible to get.

また、バインド認証が不成立だった場合、コマンド発行制御部１１１，１１９は、コマンドの受け付けを拒否して、コマンドの発行を停止する。 When the bind authentication is not established, the command issue control units 111 and 119 refuse to accept the command and stop issuing the command.

このように、情報処理装置１０は、通常の情報処理の開始前に、メモリ装置２０Ａ内の記憶部の組み合わせの正当性を判断するバインド認証を行い、バインド認証が成立しなかった場合、情報処理装置１０における情報処理を実行不可能にする。 As described above, the information processing apparatus 10 performs the bind authentication for determining the validity of the combination of the storage units in the memory device 20A before the start of the normal information processing. The information processing in the apparatus 10 is disabled.

以上のように、メモリ情報保護システム１Ａは、複数の記憶部を有するメモリ装置２０Ａと、情報処理を実行する情報処理装置１０とを備えている。メモリ装置２０Ａは、複数の記憶部として、第１情報（固有ＩＤ）に関連した第２情報（ＭＡＣ値）を記憶する第１記憶部２０１と、第１情報を記憶する第２記憶部２０２とを有している。情報処理装置１０は、第１情報および第２情報を取得する取得手段と、第１情報および第２情報を用いて、第１記憶部２０１と第２記憶部２０２との組み合わせの正当性を判断する比較器１１５とを有している。そして、情報処理装置１０は、比較器１１５によって、第１記憶部２０１と第２記憶部２０２との組み合わせが正当でないと判断された場合、情報処理を実行不可能にする。 As described above, the memory information protection system 1A includes the memory device 20A having a plurality of storage units and the information processing device 10 that executes information processing. The memory device 20A includes, as a plurality of storage units, a first storage unit 201 that stores second information (MAC value) related to the first information (unique ID), and a second storage unit 202 that stores first information. have. The information processing apparatus 10 determines the validity of the combination of the first storage unit 201 and the second storage unit 202 using the acquisition unit that acquires the first information and the second information, and the first information and the second information. And a comparator 115. Then, when the comparator 115 determines that the combination of the first storage unit 201 and the second storage unit 202 is not valid, the information processing apparatus 10 disables information processing.

このように、メモリ情報保護システム１Ａでは、情報処理装置において情報処理を実行させるためには、メモリ装置内の記憶部の組み合わせの正当性が要求されるため、無断複製者は、メモリ装置２０Ａを複製するために、メモリ装置内の記憶部の正当な組み合わせを特定することが必要になる。したがって、メモリ情報保護システム１Ａでは、無断複製者によるメモリ装置の複製は困難になる。 As described above, in the memory information protection system 1A, in order for the information processing apparatus to execute information processing, the legitimacy of the combination of the storage units in the memory apparatus is required. In order to replicate, it is necessary to specify a valid combination of storage units in the memory device. Therefore, in the memory information protection system 1A, it is difficult for the unauthorized duplicator to duplicate the memory device.

＜２．第２実施形態＞
次に、本発明の第２実施形態について説明する。上記第２実施形態に係るメモリ情報保護システム１Ｂは、ＭＡＣ値が予め第１記憶部２０１に記憶されている点以外は、メモリ情報保護システム１Ｂとほぼ同様の構造および機能を有しており、共通する部分については同じ符号を付して説明を省略する。図７は、第２実施形態に係るメモリ情報保護システム１Ｂの機能構成を示すブロック図である。 <2. Second Embodiment>
Next, a second embodiment of the present invention will be described. The memory information protection system 1B according to the second embodiment has substantially the same structure and function as the memory information protection system 1B except that the MAC value is stored in the first storage unit 201 in advance. Common parts are denoted by the same reference numerals and description thereof is omitted. FIG. 7 is a block diagram showing a functional configuration of the memory information protection system 1B according to the second embodiment.

図７に示されるように、メモリ情報保護システム１Ｂのメモリ装置２０Ｂは、第１記憶部２０１において、バインド認証に用いるＭＡＣ値１Ｍを記憶している。 As illustrated in FIG. 7, the memory device 20B of the memory information protection system 1B stores a MAC value 1M used for bind authentication in the first storage unit 201.

なお、当該ＭＡＣ値１Ｍは、ＯＴＰ領域等の消去および書き換えが不可能な記憶領域に記憶されることが好ましい。 The MAC value 1M is preferably stored in a storage area such as an OTP area that cannot be erased and rewritten.

このようなメモリ情報保護システム１Ｂによれば、第１記憶部２０１にＭＡＣ値１Ｍが予め記憶されているため、ＭＡＣ値を第１記憶部２０１に記憶させる上記初期化動作を実行する必要がなく、動作を簡素化することができる。また、ＭＡＣ値を第２記憶部２０２に記憶しておく必要もなくなるので、第２記憶部２０２を有効に利用することができる。 According to such a memory information protection system 1B, since the MAC value 1M is stored in the first storage unit 201 in advance, it is not necessary to execute the initialization operation for storing the MAC value in the first storage unit 201. The operation can be simplified. Further, since it is not necessary to store the MAC value in the second storage unit 202, the second storage unit 202 can be used effectively.

＜３．変形例＞
以上、実施の形態について説明したが、この発明は、上記に説明した内容に限定されるものではない。 <3. Modification>
Although the embodiments have been described above, the present invention is not limited to the contents described above.

例えば、上記各実施形態では、ＭＡＣ値を記憶した第１記憶部２０１と、固有ＩＤ２Ｕを記憶した第２記憶部２０２とを用いてバインド認証を行う態様を例示したが、これに限定されない。 For example, in each of the above embodiments, the mode of performing the bind authentication using the first storage unit 201 storing the MAC value and the second storage unit 202 storing the unique ID 2U is illustrated, but the present invention is not limited thereto.

具体的には、固有ＩＤ２Ｕを記憶した第１記憶部２０１と、ＭＡＣ値を記憶した第２記憶部２０２とを用いてバインド認証を行ってもよい。この場合、情報処理装置１０は、第１記憶部２０１から取得した固有ＩＤ２Ｕを用いてＭＡＣ値を生成するとともに、生成したＭＡＣ値と、第２記憶部２０２から取得したＭＡＣ値とを比較することによって、第１記憶部２０１と第２記憶部２０２との組み合わせの正当性を判断するバインド認証を行うことになる。 Specifically, bind authentication may be performed using the first storage unit 201 that stores the unique ID 2U and the second storage unit 202 that stores the MAC value. In this case, the information processing apparatus 10 generates a MAC value using the unique ID 2U acquired from the first storage unit 201, and compares the generated MAC value with the MAC value acquired from the second storage unit 202. Thus, bind authentication for determining the validity of the combination of the first storage unit 201 and the second storage unit 202 is performed.

なお、当該変形例のように、固有ＩＤ２Ｕを記憶した第１記憶部２０１と、ＭＡＣ値を記憶した第２記憶部２０２とを用いてバインド認証を行う場合、第１実施形態の初期化動作では、第２記憶部２０２に記憶されている固有ＩＤ２Ｕを、第１記憶部２０１のＯＴＰ領域２３２に記憶する動作が行われる。 In the case of performing the bind authentication using the first storage unit 201 that stores the unique ID 2U and the second storage unit 202 that stores the MAC value as in the modification example, in the initialization operation of the first embodiment, The operation of storing the unique ID 2U stored in the second storage unit 202 in the OTP area 232 of the first storage unit 201 is performed.

また、上記各実施形態では、メモリ装置２０Ａ（２０Ｂ）が情報処理装置１０に着脱可能な構成としていたが、これに限定されない。具体的には、メモリ装置２０Ａ（２０Ｂ）と情報処理装置１０との間で行うデータのやりとりを無線通信で行う構成とした場合、メモリ装置２０Ａ（２０Ｂ）は、情報処理装置１０に着脱自在に構成される態様でなくてもよい。 In each of the above embodiments, the memory device 20A (20B) is detachable from the information processing device 10, but the present invention is not limited to this. Specifically, when data is exchanged between the memory device 20A (20B) and the information processing device 10 by wireless communication, the memory device 20A (20B) is detachable from the information processing device 10. It does not have to be configured.

また、上記各実施形態では、バインド認証において認証判断に使用する評価値としてＭＡＣ値を用いていたが、これに限定されない。 In each of the above embodiments, the MAC value is used as the evaluation value used for authentication determination in the bind authentication, but the present invention is not limited to this.

具体的には、ハードウェア鍵１４１を用いることなく、ハッシュ関数を用いた演算処理を固有ＩＤ２Ｕに施して、ハッシュ値を算出し、当該ハッシュ値を評価値として用いてバインド認証を行ってもよい。 Specifically, without using the hardware key 141, a calculation process using a hash function may be performed on the unique ID 2U to calculate a hash value, and bind authentication may be performed using the hash value as an evaluation value. .

より詳細には、第１の変形例に係るメモリ情報保護システムは、バインド認証動作開始前には、第１記憶部２０１にハッシュ値を記憶し、第２記憶部２０２に固有ＩＤ２Ｕを記憶している。バインド認証動作が開始されると、情報処理装置１０は、第２記憶部２０２から取得した固有ＩＤ２Ｕを用いてハッシュ値を算出するとともに、第１記憶部２０１からハッシュ値を取得する。そして、情報処理装置１０は、固有ＩＤ２Ｕを用いて算出したハッシュ値と、第１記憶部２０１から取得したハッシュ値とを比較することによって、バインド認証を行う。 More specifically, the memory information protection system according to the first modification stores a hash value in the first storage unit 201 and a unique ID 2U in the second storage unit 202 before starting the bind authentication operation. Yes. When the bind authentication operation is started, the information processing apparatus 10 calculates a hash value using the unique ID 2U acquired from the second storage unit 202 and acquires a hash value from the first storage unit 201. The information processing apparatus 10 performs bind authentication by comparing the hash value calculated using the unique ID 2U with the hash value acquired from the first storage unit 201.

またさらに、メモリ装置の第１記憶部２０１および第２記憶部２０２それぞれに記憶された情報（例えば、固有ＩＤ）をバインド認証に使用する評価値としてそのまま用いてもよい。 Furthermore, information (for example, unique ID) stored in each of the first storage unit 201 and the second storage unit 202 of the memory device may be used as it is as an evaluation value used for bind authentication.

より詳細には、第２の変形例に係るメモリ情報保護システムでは、メモリ装置の第１記憶部２０１および第２記憶部２０２それぞれに記憶された情報（例えば、固有ＩＤ）を情報処理装置１０が取得し、両者を単純に比較することによって、バインド認証を行う。 More specifically, in the memory information protection system according to the second modification, the information processing apparatus 10 stores information (for example, a unique ID) stored in each of the first storage unit 201 and the second storage unit 202 of the memory device. Acquire bind authentication by simply comparing the two.

ただし、上記各実施形態、第１の変形例、および第２の変形例で実行される各バインド認証の信頼性を比較すると、上記各実施形態に係るメモリ情報保護システム１Ａ，１Ｂで実行されるバインド認証の信頼性が最も高い。一方、第２の変形例に係るメモリ情報保護システムで実行されるバインド認証の信頼性が最も低い。 However, when the reliability of each bind authentication executed in each of the above embodiments, the first modified example, and the second modified example is compared, the memory information protection systems 1A and 1B according to each of the above embodiments are executed. The reliability of bind authentication is the highest. On the other hand, the reliability of the bind authentication executed in the memory information protection system according to the second modification is the lowest.

具体的には、上記各実施形態のメモリ情報保護システム１Ａ，１Ｂでは、ＭＡＣ値の生成にハードウェア鍵１４１をも用いているため、無断複製者は、バインド認証に用いるＭＡＣ値を生成することが困難であり、バインド認証の信頼性は高い。 Specifically, in the memory information protection systems 1A and 1B of the above embodiments, since the hardware key 141 is also used for generating the MAC value, the unauthorized duplicator generates the MAC value used for the bind authentication. It is difficult and the reliability of bind authentication is high.

例えば、固有ＩＤ２Ｕが無断複製者に取得されたとしても、ハードウェア鍵１４１の機密性が保たれている限り、無断複製者は、バインド認証に用いるＭＡＣ値を生成することができない。 For example, even if the unique ID 2U is acquired by the unauthorized duplicator, the unauthorized duplicator cannot generate the MAC value used for the bind authentication as long as the confidentiality of the hardware key 141 is maintained.

これに対して、第１の変形例に係るメモリ情報保護システムでは、固有ＩＤ２Ｕが無断複製者に取得されると、ハッシュ関数のアルゴリズムは一般に公開されているため、無断複製者は、バインド認証に用いるハッシュ値を生成することが可能になる。このようにバインド認証に用いる評価値を無断複製者に取得される可能性が高くなると、バインド認証の信頼性は低くなる。 On the other hand, in the memory information protection system according to the first modification, when the unique ID 2U is acquired by the unauthorized duplicator, the algorithm of the hash function is publicly disclosed. It becomes possible to generate a hash value to be used. In this way, when the possibility that an unauthorized replicator obtains an evaluation value used for bind authentication becomes high, the reliability of bind authentication becomes low.

第２の変形例に係るメモリ情報保護システムは、記憶部２０２に記憶された固有ＩＤをそのままバインド認証の評価値として用いる構成であるため、バインド認証に用いる評価値が無断複製者に取得される可能性が高く、第２の変形例で実行されるバインド認証の信頼性は、第１の変形例で実行されるバインド認証の信頼性よりもさらに低いと言える。 Since the memory information protection system according to the second modification is configured to use the unique ID stored in the storage unit 202 as it is as an evaluation value for bind authentication, the evaluation value used for bind authentication is acquired by an unauthorized duplicator. There is a high possibility, and it can be said that the reliability of the bind authentication executed in the second modification is even lower than the reliability of the bind authentication executed in the first modification.

したがって、無断複製者によるメモリ装置の複製を困難にするためには、信頼性の高いバインド認証を採用する方が好ましい。 Therefore, in order to make it difficult for an unauthorized duplicator to duplicate a memory device, it is preferable to employ highly reliable bind authentication.

また、上記各実施形態では、ＭＡＣ値の生成に用いる鍵として、ハードウェア鍵１４１を例示したが、これに限定されない。 In each of the above embodiments, the hardware key 141 is exemplified as a key used for generating the MAC value, but the present invention is not limited to this.

具体的には、ＭＡＣ値の生成に用いる鍵は、情報処理装置１０内の記憶部に記憶されている態様であってもよい。なお、ＭＡＣ値の生成に用いる鍵は、情報処理装置１０内で管理される鍵であり、外部から読み出し不可能に保持される。 Specifically, the key used for generating the MAC value may be stored in a storage unit in the information processing apparatus 10. The key used for generating the MAC value is a key managed in the information processing apparatus 10 and is held so as not to be read from the outside.

１Ａ，１Ｂメモリ情報保護システム（メモリシステム）
１０情報処理装置
２０Ａ，２０Ｂメモリ装置
１００全体制御部
１０１コマンド生成部
１１０メモリ制御部
１１１，１１９コマンド発行制御部
１１２，１１８暗号化部
１１３，１１７復号化部
１１４メッセージ認証コード生成部
１１５比較器
１１６鍵生成部
１４１ハードウェア鍵
１４２演算部
２０１第１記憶部
２０２第２記憶部
２１１，２１２メモリ内制御部
Ｄ１，Ｄ２各関連情報
２ＭＭＡＣ値
２Ｕ固有ＩＤ 1A, 1B Memory information protection system (memory system)
DESCRIPTION OF SYMBOLS 10 Information processing apparatus 20A, 20B Memory apparatus 100 Overall control part 101 Command generation part 110 Memory control part 111,119 Command issue control part 112,118 Encryption part 113,117 Decryption part 114 Message authentication code generation part 115 Comparator 116 Key generation unit 141 Hardware key 142 Calculation unit 201 First storage unit 202 Second storage unit 211, 212 In-memory control unit D1, D2 Each related information 2M MAC value 2U Unique ID

Claims

A memory device having a plurality of storage units;
An information processing apparatus for executing information processing;
With
The memory device includes the plurality of storage units,
A first storage unit for storing second information related to the first information;
A second storage unit for storing the first information;
Have
The information processing apparatus includes:
Obtaining means for obtaining the first information and the second information;
Determination means for determining the validity of the combination of the first storage unit and the second storage unit using the first information and the second information;
Have
The information processing apparatus is a memory system that disables the information processing when the determination unit determines that the combination is not valid.

The information processing apparatus includes:
Generating means for generating third information based on the first information acquired from the second storage by the acquiring means;
Further comprising
The memory system according to claim 1, wherein the determination unit determines the validity of the combination by comparing the second information with the third information generated by the generation unit.

The first storage unit has an OTP (One Time Programmable) area,
The memory system according to claim 1, wherein the second information is stored in the OTP area.

The second storage unit further stores the second information,
The second information stored in the OTP area is information read from the second storage unit and written in the OTP area of the first storage unit based on an instruction from the information processing apparatus. Item 4. The memory system according to Item 3.

The generation means generates a MAC (Message Authentication Code) value as the third information using the first information and the key,
The first storage unit stores, as the second information, a MAC value generated in advance using the first information and the common key that is common to the key,
The memory according to claim 2, wherein the determination unit determines the validity of the combination by comparing the MAC value stored in the first storage unit with the MAC value generated by the generation unit. system.

The memory system according to claim 5, wherein the information processing apparatus holds the key so that it cannot be read from outside.

The memory system according to claim 1, wherein the first information is unique identification information.

The information processing apparatus includes:
First command issuance control means for controlling issuance of commands to the first storage unit;
Second command issuance control means for controlling issuance of commands to the second storage unit;
Have
When the determination unit determines that the combination is not valid, the first command issue control unit stops issuing commands to the first storage unit, and the second command issue control unit includes the second command issue control unit. 8. The memory system according to claim 1, wherein issuing of commands to the storage unit is stopped.

The first storage unit stores encrypted encryption information,
The information processing apparatus includes:
Key generation means for generating key information used for decrypting the information;
Decryption means for obtaining the encryption information and decrypting the obtained encryption information based on the key information;
Further comprising
When the determination unit determines that the combination is valid, the key generation unit generates the key information,
The memory system according to claim 1, wherein the key generation unit does not generate the key information when the determination unit determines that the combination is not valid.

A memory device having a plurality of storage units;
An information processing apparatus for executing information processing;
With
Of the plurality of storage units, each of at least two storage units stores related information related to each other,
The information processing apparatus includes:
Obtaining means for obtaining the related information from each of the at least two storage units;
Determination means for determining the validity of the combination of the at least two storage units using each related information acquired from each of the at least two storage units;
Have
The information processing apparatus is a memory system that disables the information processing when the determination unit determines that the combination of the at least two storage units is not valid.

A memory device that supplies information to an information processing device that executes information processing,
A first storage unit for storing second information related to the first information;
A second storage unit for storing the first information;
Have
The information processing apparatus includes:
Obtaining means for obtaining the first information and the second information;
Determination means for determining the validity of the combination of the first storage unit and the second storage unit using the first information and the second information;
Have
The memory device is configured to supply information to an information processing device that disables the information processing when the determination unit determines that the combination is not valid.

An information processing device that receives information from a memory device and executes information processing,
The memory device includes:
A first storage unit for storing second information related to the first information;
A second storage unit for storing the first information;
Have
The information processing apparatus includes:
Obtaining means for obtaining the first information and the second information;
Determination means for determining the validity of the combination of the first storage unit and the second storage unit using the first information and the second information;
Have
The information processing apparatus makes the information processing unexecutable when the determination unit determines that the combination is not valid.

An operation method of a memory system including a memory device and an information processing device that executes information processing,
a) obtaining second information related to the first information stored in the first storage unit of the memory device and the first information stored in the second storage unit of the memory device;
b) using the first information and the second information acquired in step a) to determine the validity of the combination of the first storage unit and the second storage unit;
c) In the step b), if it is determined that the combination is not valid, the information processing is disabled.
A method for operating a memory system comprising:

A memory device having a plurality of storage units;
An information processing apparatus for executing information processing;
With
The memory device includes the plurality of storage units,
A first storage unit for storing first information;
A second storage unit for storing second information related to the first information;
Have
The information processing apparatus includes:
Obtaining means for obtaining the first information and the second information;
Determination means for determining the validity of the combination of the first storage unit and the second storage unit using the first information and the second information;
Have
The information processing apparatus is a memory system that disables the information processing when the determination unit determines that the combination is not valid.

The information processing apparatus includes:
Generating means for generating third information based on the first information acquired from the first storage by the acquiring means;
Further comprising
The memory system according to claim 14, wherein the determination unit determines the validity of the combination by comparing the second information with the third information generated by the generation unit.

The first storage unit has an OTP (One Time Programmable) area,
The memory system according to claim 14, wherein the first information is stored in the OTP area.

The second storage unit further stores the first information,
The first information stored in the OTP area is information read from the second storage unit and written to the OTP area of the first storage unit based on an instruction from the information processing apparatus. Item 17. The memory system according to Item 16.

The generation means generates a MAC (Message Authentication Code) value as the third information using the first information and the key,
The second storage unit stores, as the second information, a MAC value generated in advance using the first information and the common key common to the key,
The memory according to claim 15, wherein the determination unit determines the validity of the combination by comparing the MAC value stored in the second storage unit with the MAC value generated by the generation unit. system.