JP2013025695A - Dc/dc converter - Google Patents

Dc/dc converter Download PDF

Info

Publication number
JP2013025695A
JP2013025695A JP2011162263A JP2011162263A JP2013025695A JP 2013025695 A JP2013025695 A JP 2013025695A JP 2011162263 A JP2011162263 A JP 2011162263A JP 2011162263 A JP2011162263 A JP 2011162263A JP 2013025695 A JP2013025695 A JP 2013025695A
Authority
JP
Japan
Prior art keywords
mos transistor
voltage
terminal
output
converter
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2011162263A
Other languages
Japanese (ja)
Inventor
Kei Wakaizumi
桂 若泉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Asahi Kasei Electronics Co Ltd
Original Assignee
Asahi Kasei Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Asahi Kasei Electronics Co Ltd filed Critical Asahi Kasei Electronics Co Ltd
Priority to JP2011162263A priority Critical patent/JP2013025695A/en
Publication of JP2013025695A publication Critical patent/JP2013025695A/en
Pending legal-status Critical Current

Links

Images

Landscapes

  • Continuous-Control Power Sources That Use Transistors (AREA)
  • Dc-Dc Converters (AREA)

Abstract

PROBLEM TO BE SOLVED: To provide a DC/DC converter which is simple in configuration, small in power consumption and capable of preventing the backflow of currents even when two power supply sources are included.SOLUTION: A DC/DC converter comprises: an input terminal 110; an output terminal 111; a MOS transistor 101 connected between the input terminal 110 and the output terminal 111; a control circuit 105 for controlling a voltage to be applied to the terminal of the MOS transistor 101, and for controlling the value of an output voltage to be output from the output terminal 111; a second power supply terminal (for example, input terminal 112 shown by figures 1 and 2) connected to the output terminal; a MOS transistor 102 connected between the input terminal 110 and the bulk of the MOS transistor 101, and whose gate is connected to the output terminal 111; and a MOS transistor 103 connected between the bulk of the MOS transistor 101 and the output terminal 111, and whose gate is connected to the input terminal 110.

Description

本発明は、ＤＣ−ＤＣコンバータに関する。   The present invention relates to a DC-DC converter.

ＤＣ−ＤＣコンバータは、直流電圧を入力し、所望の電圧の直流電圧に変換する回路である。ＤＣ−ＤＣコンバータには、適用される機器の複雑化に伴って、１つの入力端子と１つの出力端子とを備えた構成の他、２つの入力端子を備え、２つの電力供給源から電力の供給を受けるものがある。なお、２つの電力供給源としては、例えば、外部からＤＣ−ＤＣコンバータに電力を供給する電源と、ＤＣ−ＤＣコンバータ内部の二次電池とが考えられる。   The DC-DC converter is a circuit that receives a direct current voltage and converts it into a desired direct current voltage. The DC-DC converter has two input terminals in addition to a configuration having one input terminal and one output terminal in accordance with the complexity of applied equipment, and power from two power supply sources. Some are supplied. As the two power supply sources, for example, a power source that supplies power to the DC-DC converter from the outside and a secondary battery inside the DC-DC converter are conceivable.

２つの電力供給源から電力の供給を受けるＤＣ−ＤＣコンバータでは、出力端子から入力端子に向かって電流が逆流する可能性がある。電流の逆流を防止する機構を備えたＤＣ−ＤＣコンバータの従来技術としては、例えば、特許文献１に記載された発明がある。
図３は、特許文献１に記載された発明のＤＣ−ＤＣコンバータを説明するための図である。図３に示したＤＣ−ＤＣコンバータは、２つの電源の電圧を検出し、比較することで、２つの逆流防止用のスイッチＭＯＳトランジスタＭ１、Ｍ２のいずれか一方を選択的にオンオフする逆流防止回路１３を内蔵している。 In a DC-DC converter that receives power supply from two power supply sources, current may flow backward from the output terminal toward the input terminal. As a conventional technique of a DC-DC converter provided with a mechanism for preventing a reverse current flow, for example, there is an invention described in Patent Document 1.
FIG. 3 is a diagram for explaining the DC-DC converter of the invention described in Patent Document 1. In FIG. The DC-DC converter shown in FIG. 3 detects and compares the voltages of the two power supplies to selectively turn on or off one of the two back-flow prevention switch MOS transistors M1 and M2. 13 is built in.

特開２００９−３０１２０９号公報JP 2009-301209 A

しかしながら、上記した逆流防止回路１３を含む従来技術は、２つの電源の電圧を検出して比較する比較器を複数備えている。このような従来技術の回路構成は、比較的複雑なものとなる上に消費電力も大きくなる。ＤＣ−ＤＣコンバータを使用する分野では、このため、電流の逆流を防止する機能を備えながら、構成が簡易であって、消費電力がより小さいＤＣ−ＤＣコンバータが求められている。   However, the conventional technique including the above-described backflow prevention circuit 13 includes a plurality of comparators that detect and compare voltages of two power supplies. Such a conventional circuit configuration is relatively complicated and consumes a large amount of power. In the field of using a DC-DC converter, there is a need for a DC-DC converter that has a function of preventing a backflow of current and has a simple configuration and low power consumption.

本発明は、このような点に鑑みてなされたものであり、簡易な構成であって消費電力が小さく、しかも２つの電力供給源を有する場合にも電流の逆流を防止できるＤＣ−ＤＣコンバータを提供することを目的とする。   The present invention has been made in view of the above points, and is a DC-DC converter that has a simple configuration, has low power consumption, and can prevent backflow of current even when it has two power supply sources. The purpose is to provide.

上記課題を解決するため、本発明のＤＣ−ＤＣコンバータは、直流の入力電圧を、電圧値の異なる直流の出力電圧に変換するＤＣ−ＤＣコンバータであって、前記入力電圧が入力される第１電力供給端子（例えば図１、図２に示した入力端子１１０）と、前記出力電圧が出力される出力端子（例えば図１、図２に示した出力端子１１１）と、前記第１電力供給端子と前記出力端子との間に接続される第１ＭＯＳトランジスタ（例えば図１、図２に示したＭＯＳトランジスタ１０１）と、前記第１ＭＯＳトランジスタのゲート端子に印加される電圧を制御し、前記出力端子から出力される前記出力電圧の値を制御する出力制御回路（例えば図１、図２に示した制御回路１０５、２０５）と、前記出力端子と接続する第２電力供給端子（例えば図１、図２に示した入力端子１１２）と、前記第１電力供給端子と前記第１ＭＯＳトランジスタのバルクとの間にソース及びドレインが接続され、前記出力端子にゲートが接続される第２ＭＯＳトランジスタ（例えば図１、図２に示したＭＯＳトランジスタ１０２）と、前記第１ＭＯＳトランジスタのバルクと前記出力端子との間にソース及びドレインが接続され、前記第１電力供給端子にゲートが接続される第３ＭＯＳトランジスタ（例えば図１、図２に示したＭＯＳトランジスタ１０３）と、を含むことを特徴とする。   In order to solve the above problems, a DC-DC converter according to the present invention is a DC-DC converter that converts a direct-current input voltage into a direct-current output voltage having a different voltage value. A power supply terminal (for example, the input terminal 110 shown in FIGS. 1 and 2), an output terminal (for example, the output terminal 111 shown in FIGS. 1 and 2) from which the output voltage is output, and the first power supply terminal A first MOS transistor (for example, the MOS transistor 101 shown in FIGS. 1 and 2) connected between the output terminal and a voltage applied to the gate terminal of the first MOS transistor, and from the output terminal An output control circuit (for example, the control circuits 105 and 205 shown in FIGS. 1 and 2) for controlling the value of the output voltage to be output, and a second power supply terminal (for example, FIG. 1) connected to the output terminal. 2, and a second MOS transistor (for example, a source and a drain connected between the first power supply terminal and the bulk of the first MOS transistor and a gate connected to the output terminal). 1 and FIG. 2, and a third MOS transistor having a source and a drain connected between the bulk of the first MOS transistor and the output terminal, and a gate connected to the first power supply terminal. (For example, the MOS transistor 103 shown in FIGS. 1 and 2).

このような構成によれば、２つの入力端子を備えたＤＣ−ＤＣコンバータにあっても、比較器を用いずに電流の逆流を防止することができる構成を実現することができる。
また、本発明のＤＣ−ＤＣコンバータは、上記した発明において、前記第２電力供給端子に第２供給電圧が供給され、前記第１電力供給端子に第１供給電圧が供給され、前記第１供給電圧と、前記第２供給電圧とのうち、いずれか高い電圧が前記第１ＭＯＳトランジスタのバルクに供給されることが望ましい。 According to such a configuration, even in a DC-DC converter having two input terminals, it is possible to realize a configuration capable of preventing a backflow of current without using a comparator.
In the DC-DC converter of the present invention, in the above-described invention, a second supply voltage is supplied to the second power supply terminal, a first supply voltage is supplied to the first power supply terminal, and the first supply is supplied. It is preferable that a higher voltage of the voltage and the second supply voltage is supplied to the bulk of the first MOS transistor.

このような構成によれば、第１供給電圧、第２供給電圧のいずれが高い場合であっても（外部電源が接続された場合であっても、切り離された場合であっても）第１ＭＯＳトランジスタの寄生ダイオードを介した電流の逆流を防止することが可能になる。
また、本発明のＤＣ−ＤＣコンバータは、上記した発明において、前記出力制御回路が、前記第１ＭＯＳトランジスタを制御して、前記第１供給電圧を降下させ、前記出力端子に供給することが望ましい。 According to such a configuration, even if either the first supply voltage or the second supply voltage is high (whether the external power supply is connected or disconnected), the first MOS It becomes possible to prevent reverse current flow through the parasitic diode of the transistor.
In the DC-DC converter according to the present invention, it is preferable that the output control circuit controls the first MOS transistor to drop the first supply voltage and supply it to the output terminal.

このような構成によれば、外部電源が接続された場合に出力電圧を一定の値に制御することができる。また、このような構成によれば、第２ＭＯＳトランジスタ、第３ＭＯＳトランジスタを能動的に動作させる素子を設けずに電流の逆流を防止する構成を実現することができる。   According to such a configuration, the output voltage can be controlled to a constant value when an external power supply is connected. Further, according to such a configuration, it is possible to realize a configuration that prevents reverse current flow without providing an element that actively operates the second MOS transistor and the third MOS transistor.

上記した本発明によれば、簡易な構成であって消費電力が小さく、しかも２つの電力供給源を有する場合にも電流の逆流を防止できるＤＣ−ＤＣコンバータを提供することができる。   According to the above-described present invention, it is possible to provide a DC-DC converter that has a simple configuration, consumes less power, and can prevent backflow of current even when it has two power supply sources.

本発明の実施形態１のＤＣ−ＤＣコンバータの回路図である。It is a circuit diagram of the DC-DC converter of Embodiment 1 of the present invention. 本発明の実施形態２のＤＣ−ＤＣコンバータの回路図である。It is a circuit diagram of the DC-DC converter of Embodiment 2 of this invention. 特許文献１に記載された発明のＤＣ−ＤＣコンバータを説明するための図である。It is a figure for demonstrating the DC-DC converter of the invention described in patent document 1. FIG.

以下、本発明の実施形態１、実施形態２のＤＣ−ＤＣコンバータを説明する。
［実施形態１］
（回路構成）
図１は、実施形態１のＤＣ−ＤＣコンバータの回路構成を説明するための図である。実施形態１は、本発明をシリーズレギュレータ型のＤＣ−ＤＣコンバータに適用した構成を説明するためのものである。
実施形態１のＤＣ−ＤＣコンバータは、２つの入力端子１１０、１１２と、１つの出力端子１１１を備え、直流の入力電圧を、電圧値の異なる直流の出力電圧に変換する。実施形態１のＤＣ−ＤＣコンバータは、出力端子１１１から入力端子１１０への電流の逆流を防ぐことを目的として構成されている。
実施形態１のＤＣ−ＤＣコンバータは、図１に示したように、入力電圧Ｖin1が入力される入力端子１１０と、出力電圧Ｖoutが出力される出力端子１１１と、入力端子１１０と出力端子１１１との間に接続されるＭＯＳトランジスタ１０１と、を含んでいる。 Hereinafter, the DC-DC converter of Embodiment 1 and Embodiment 2 of the present invention will be described.
[Embodiment 1]
(Circuit configuration)
FIG. 1 is a diagram for explaining a circuit configuration of the DC-DC converter according to the first embodiment. The first embodiment is for explaining a configuration in which the present invention is applied to a series regulator type DC-DC converter.
The DC-DC converter according to Embodiment 1 includes two input terminals 110 and 112 and one output terminal 111, and converts a DC input voltage into a DC output voltage having a different voltage value. The DC-DC converter of Embodiment 1 is configured for the purpose of preventing a backflow of current from the output terminal 111 to the input terminal 110.
As shown in FIG. 1, the DC-DC converter according to the first embodiment includes an input terminal 110 to which an input voltage Vin1 is input, an output terminal 111 to which an output voltage Vout is output, an input terminal 110, and an output terminal 111. MOS transistor 101 connected between the two.

ＭＯＳトランジスタ１０１のゲート端子１０１ｇには制御回路１０５が接続され、このゲート端子１０１ｇに電圧を印加している。制御回路１０５は、ＭＯＳトランジスタ１０１のゲート端子１０１ｇに印加されるゲート電圧の値を制御することができる。ゲート電圧が制御されることにより、ＭＯＳトランジスタ１０１の抵抗値が制御されて出力端子１１１の出力電圧Ｖoutが制御回路１０５によって制御されることになる。
また、実施形態１のＤＣ−ＤＣコンバータは、出力端子１１１と接続される入力端子１１２を備えている。さらに、入力端子１１０とＭＯＳトランジスタ１０１のバルクとの間にソース端子とドレイン端子とが接続され、出力端子１１１にゲート端子１０２ｇが接続されるＭＯＳトランジスタ１０２と、ＭＯＳトランジスタ１０１のバルクと出力端子１１１との間にソース端子とドレイン端子とが接続され、入力端子１１０にゲート端子１０３ｇが接続されるＭＯＳトランジスタ１０３と、を含んでいる。 A control circuit 105 is connected to the gate terminal 101g of the MOS transistor 101, and a voltage is applied to the gate terminal 101g. The control circuit 105 can control the value of the gate voltage applied to the gate terminal 101 g of the MOS transistor 101. By controlling the gate voltage, the resistance value of the MOS transistor 101 is controlled, and the output voltage Vout of the output terminal 111 is controlled by the control circuit 105.
The DC-DC converter according to the first embodiment includes an input terminal 112 connected to the output terminal 111. Furthermore, a source terminal and a drain terminal are connected between the input terminal 110 and the bulk of the MOS transistor 101, a MOS transistor 102 having a gate terminal 102g connected to the output terminal 111, a bulk of the MOS transistor 101, and an output terminal 111. And a MOS transistor 103 having a source terminal and a drain terminal connected to each other, and an input terminal 110 connected to a gate terminal 103g.

なお、ゲート端子１０２ｇは出力端子１１１に接続されていて、ゲート端子１０３ｇは入力端子１１０に接続されている。このため、実施形態１の構成は、ＭＯＳトランジスタ１０２、１０３を能動的に動作させる素子を設けずとも、外部電源の離接によって自動的にオン、オフさせて電流の逆流を防止することが可能になる。
このような実施形態１のＤＣ−ＤＣコンバータは、シリーズレギュレータ型のＤＣ−ＤＣコンバータである。 Note that the gate terminal 102 g is connected to the output terminal 111, and the gate terminal 103 g is connected to the input terminal 110. For this reason, the configuration of the first embodiment can prevent the backflow of current by automatically turning on and off by connecting / disconnecting an external power source without providing an element that actively operates the MOS transistors 102 and 103. become.
The DC-DC converter according to the first embodiment is a series regulator type DC-DC converter.

図１に示した構成において、ＭＯＳトランジスタ１０１、１０２、１０３は、いずれもＰチャネル型のＭＯＳトランジスタである。ＭＯＳトランジスタ１０２のバルク、ドレイン間にはボディダイオード１１３が形成されている。また、ＭＯＳトランジスタ１０３のバルク、ドレイン間にはボディダイオード１１４が形成されている。ボディダイオード１１３の順方向は、入力端子１１０からＭＯＳトランジスタ１０１のバルクへ向かう方向に一致している。ボディダイオード１１４の順方向は、入力端子１１２からＭＯＳトランジスタ１０１のバルクへ向かう方向に一致している。   In the configuration shown in FIG. 1, the MOS transistors 101, 102, and 103 are all P-channel MOS transistors. A body diode 113 is formed between the bulk and drain of the MOS transistor 102. A body diode 114 is formed between the bulk and drain of the MOS transistor 103. The forward direction of the body diode 113 coincides with the direction from the input terminal 110 toward the bulk of the MOS transistor 101. The forward direction of the body diode 114 coincides with the direction from the input terminal 112 toward the bulk of the MOS transistor 101.

また、実施形態１のＤＣ−ＤＣコンバータでは、入力端子１１０にスイッチ１０４が接続されている。スイッチ１０４は、外部電源１０６と入力端子１１０とを離接するためにスイッチング動作をする。スイッチ１０４がオン状態になると、入力端子１１０に電圧が印加され、スイッチ１０４がオフ状態になると入力端子１１０はフローティング状態になる。一方、入力端子１１２には、二次電池１０８が接続されている。図１では、外部電源１０６の印加電圧をＶ1と記し、二次電池１０８の印加電圧をＶ2と記す。   In the DC-DC converter according to the first embodiment, the switch 104 is connected to the input terminal 110. The switch 104 performs a switching operation to connect and disconnect the external power source 106 and the input terminal 110. When the switch 104 is turned on, a voltage is applied to the input terminal 110, and when the switch 104 is turned off, the input terminal 110 is in a floating state. On the other hand, the secondary battery 108 is connected to the input terminal 112. In FIG. 1, the applied voltage of the external power source 106 is denoted as V1, and the applied voltage of the secondary battery 108 is denoted as V2.

さらに、出力端子１１１には、出力電圧Ｖoutを安定に維持するためのコンデンサ１０７が接続されている。出力端子１１１には、図示しない外部機器が接続され、変換後の直流電圧は外部機器に供給される。   Further, the output terminal 111 is connected to a capacitor 107 for maintaining the output voltage Vout stably. An external device (not shown) is connected to the output terminal 111, and the converted DC voltage is supplied to the external device.

（動作）
次に、実施形態１のＤＣ−ＤＣコンバータの動作を説明する。この説明では、外部電源１０６が入力端子１１０に５Ｖ（Ｖin1＝５Ｖ）を供給し、二次電池１０８が入力端子１１２に１．８Ｖ（Ｖin2＝１．８Ｖ）を供給する。制御回路１０５は、外部電源１０６が入力端子１１０に印加する５ＶをＭＯＳトランジスタ１０１によって降下させ、出力電圧Ｖoutを１．８Ｖとする。 (Operation)
Next, the operation of the DC-DC converter of Embodiment 1 will be described. In this description, the external power supply 106 supplies 5V (Vin1 = 5V) to the input terminal 110, and the secondary battery 108 supplies 1.8V (Vin2 = 1.8V) to the input terminal 112. The control circuit 105 causes the MOS transistor 101 to drop 5V applied by the external power supply 106 to the input terminal 110, and sets the output voltage Vout to 1.8V.

実施形態１のＤＣ−ＤＣコンバータでは、出力端子１１１に接続された外部機器が通常動作しており、スイッチ１０４が入力端子１１０と外部電源１０６とを接続しているときに出力端子１１１へ適正な電流が出力されるように、制御回路１０５が、ＭＯＳトランジスタ１０１のゲート端子１０１ｇにゲート電圧を印加する。
また、実施形態１のＤＣ−ＤＣコンバータでは、スイッチ１０４がオフして入力端子１１０から外部電源１０６が外されているときと、ＤＣ−ＤＣコンバータのパワーダウン時（待機時）とにＰ型チャネルのＭＯＳトランジスタ１０１がオフするように、制御回路１０５がＭＯＳトランジスタ１０１のゲート端子１０１ｇにハイレベルのゲート電圧を印加する。 In the DC-DC converter according to the first embodiment, an external device connected to the output terminal 111 is normally operating, and when the switch 104 connects the input terminal 110 and the external power source 106, the output terminal 111 is appropriately set. The control circuit 105 applies a gate voltage to the gate terminal 101g of the MOS transistor 101 so that a current is output.
In the DC-DC converter according to the first embodiment, the P-type channel is used when the switch 104 is turned off and the external power supply 106 is disconnected from the input terminal 110 and when the DC-DC converter is powered down (standby). The control circuit 105 applies a high-level gate voltage to the gate terminal 101g of the MOS transistor 101 so that the MOS transistor 101 of the transistor is turned off.

以上の動作において、ＭＯＳトランジスタ１０１は、外部機器が待機状態のときオフされているものとする。また、ＭＯＳトランジスタ１０１は、外部電源１０６が入力端子１１０と接続されていないとき、オフされているものとする。
次に、このような実施形態１のＤＣ−ＤＣコンバータが、出力端子１１１から入力端子１１０への電流の逆流を防ぐことについて説明する。 In the above operation, the MOS transistor 101 is assumed to be turned off when the external device is in a standby state. The MOS transistor 101 is turned off when the external power supply 106 is not connected to the input terminal 110.
Next, it will be described that the DC-DC converter according to the first embodiment prevents a backflow of current from the output terminal 111 to the input terminal 110.

（１） スイッチ１０４は、ＣＴＲＬ１０５がパワーダウンしていて、ＭＯＳトランジスタ１０１がオフされている状態で、入力端子１１０に外部電源１０６を接続する。上述したように、外部電源１０６は入力端子１１０に５Ｖの電圧を印加するから、入力端子１１０には５Ｖの電圧が印加される。また、入力端子１１２には二次電池１０８によって１．８Ｖの電圧が印加される。入力端子１１０に５Ｖの電圧が印加されたことにより、ＭＯＳトランジスタ１０３のゲート端子１０３ｇには５Ｖの電圧が印加される。また、ＭＯＳトランジスタ１０３のソース端子には１．８Ｖが印加される。よって、Ｐチャネル型のＭＯＳトランジスタ１０３のゲートソース間電圧は正電圧となるため、ＭＯＳトランジスタ１０３はオフ状態になる。   (1) The switch 104 connects the external power supply 106 to the input terminal 110 in a state where the CTRL 105 is powered down and the MOS transistor 101 is turned off. As described above, since the external power supply 106 applies a voltage of 5 V to the input terminal 110, a voltage of 5 V is applied to the input terminal 110. A voltage of 1.8 V is applied to the input terminal 112 by the secondary battery 108. When a voltage of 5V is applied to the input terminal 110, a voltage of 5V is applied to the gate terminal 103g of the MOS transistor 103. In addition, 1.8 V is applied to the source terminal of the MOS transistor 103. Therefore, since the gate-source voltage of the P-channel MOS transistor 103 is a positive voltage, the MOS transistor 103 is turned off.

また、ＭＯＳトランジスタ１０２のゲート端子１０２ｇには１．８Ｖの電圧が印加され、ソース端子には５Ｖの電圧が印加されるので、ＭＯＳトランジスタ１０２のゲートソース間電圧が閾値電圧を超えた負電圧となるため、ＭＯＳトランジスタ１０２がオン状態になる。
以上の動作により、実施形態１のＤＣ−ＤＣコンバータに外部電源１０６が接続されるとき、ＭＯＳトランジスタ１０１のバルクには５Ｖの電圧がかかり、ＭＯＳトランジスタ１０１の閾値電圧の絶対値が大きくなり、バルクを介して電流が流れることはなくなる。なお、ＭＯＳトランジスタ１０１の「バルク」は、一般に基板を指すが、実際にはバックゲートもしくはウェル領域であってもよい。 Since a voltage of 1.8V is applied to the gate terminal 102g of the MOS transistor 102 and a voltage of 5V is applied to the source terminal, the voltage between the gate and source of the MOS transistor 102 is a negative voltage exceeding the threshold voltage. Therefore, the MOS transistor 102 is turned on.
With the above operation, when the external power supply 106 is connected to the DC-DC converter of the first embodiment, a voltage of 5 V is applied to the bulk of the MOS transistor 101, the absolute value of the threshold voltage of the MOS transistor 101 is increased, and the bulk No current flows through the. The “bulk” of the MOS transistor 101 generally indicates a substrate, but may actually be a back gate or well region.

（２） スイッチ１０４は、ＣＴＲＬ１０５がパワーダウンしていて、ＭＯＳトランジスタ１０１がオフされている状態で、入力端子１１０から外部電源１０６を切り離す。このとき、入力端子１１０に印加される電圧は０Ｖとなるから、ＭＯＳトランジスタ１０３のゲート端子１０３ｇは０Ｖとなる。また、入力端子１１２には二次電池１０８によって１．８Ｖの電圧が印加されるので、ＭＯＳトランジスタ１０３のソース端子は１．８Ｖとなる。ＭＯＳトランジスタ１０３のゲートソース間電圧は閾値電圧を超えた負電圧となるため、Ｐチャネル型のＭＯＳトランジスタ１０３はオン状態になる。
また、ＭＯＳトランジスタ１０２のゲート端子１０２ｇには１．８Ｖの電圧が印加され、ソース端子には０Ｖの電圧が印加されるので、ＭＯＳトランジスタ１０２のゲートソース間電圧は正電圧となり、ＭＯＳトランジスタ１０２はチャネルが形成されずにオフ状態になる。 (2) The switch 104 disconnects the external power supply 106 from the input terminal 110 in a state where the CTRL 105 is powered down and the MOS transistor 101 is turned off. At this time, since the voltage applied to the input terminal 110 becomes 0V, the gate terminal 103g of the MOS transistor 103 becomes 0V. Further, since a voltage of 1.8V is applied to the input terminal 112 by the secondary battery 108, the source terminal of the MOS transistor 103 is 1.8V. Since the gate-source voltage of the MOS transistor 103 is a negative voltage exceeding the threshold voltage, the P-channel MOS transistor 103 is turned on.
Since a voltage of 1.8V is applied to the gate terminal 102g of the MOS transistor 102 and a voltage of 0V is applied to the source terminal, the gate-source voltage of the MOS transistor 102 becomes a positive voltage, and the MOS transistor 102 The channel is not formed and is turned off.

以上の動作により、実施形態１のＤＣ−ＤＣコンバータから外部電源１０６が切り離されるとき、ＭＯＳトランジスタ１０１のバルクには１．８Ｖの電圧がかかり、ＭＯＳトランジスタ１０１の閾値電圧の絶対値が大きくなり、バルクを介して電流が流れることはなくなる。   With the above operation, when the external power source 106 is disconnected from the DC-DC converter of the first embodiment, a voltage of 1.8 V is applied to the bulk of the MOS transistor 101, and the absolute value of the threshold voltage of the MOS transistor 101 increases. No current flows through the bulk.

以上説明したように、実施形態１では、入力端子１１０に電圧が印加されている場合とされていない場合とにかかわらず、ＭＯＳトランジスタ１０１のバルクには入力電圧Ｖin1および入力電圧Ｖin2のいずれか高い方の電圧が印加される。このため、出力制御用のＭＯＳトランジスタ１０１の閾値電圧が高くなる。
以上のことから、実施形態１では、ＭＯＳトランジスタ１０１のドレインと基板との間に存在する寄生ダイオードの閾値電圧が高くなり、寄生ダイオードを通して出力端子１１１から入力端子１１０へ逆方向電流（逆流）が流れること防ぐことが可能になる。
また、実施形態１は、ＭＯＳトランジスタと制御回路とを組み合わせて上記した効果を有する回路を実現することができる。このため、回路構成が簡易なために消費電力が小さく、電源が２つある場合の電流の逆流を防止することができるＤＣ−ＤＣコンバータを提供することができる。 As described above, in the first embodiment, regardless of whether a voltage is applied to the input terminal 110 or not, the bulk of the MOS transistor 101 has the higher of the input voltage Vin1 and the input voltage Vin2. One voltage is applied. For this reason, the threshold voltage of the MOS transistor 101 for output control is increased.
From the above, in the first embodiment, the threshold voltage of the parasitic diode existing between the drain of the MOS transistor 101 and the substrate increases, and a reverse current (reverse current) flows from the output terminal 111 to the input terminal 110 through the parasitic diode. It becomes possible to prevent it from flowing.
In the first embodiment, a circuit having the above-described effect can be realized by combining a MOS transistor and a control circuit. For this reason, since the circuit configuration is simple, it is possible to provide a DC-DC converter that consumes less power and can prevent backflow of current when there are two power supplies.

［実施形態２］
（回路構成）
図２は、実施形態２のＤＣ−ＤＣコンバータの回路構成を説明するための図である。実施形態２は、本発明をスイッチング制御型のＤＣ−ＤＣコンバータに適用した構成を説明するためのものである。なお、図２において、図１に示した構成と同様の構成については同様の符号を付し、その説明を一部略すものとする。 [Embodiment 2]
(Circuit configuration)
FIG. 2 is a diagram for explaining a circuit configuration of the DC-DC converter according to the second embodiment. The second embodiment is for explaining a configuration in which the present invention is applied to a switching control type DC-DC converter. In FIG. 2, the same components as those shown in FIG. 1 are denoted by the same reference numerals, and the description thereof is partially omitted.

実施形態２のＤＣ−ＤＣコンバータは、図１に示した実施形態１のＤＣ−ＤＣコンバータと同様に、入力端子１１０と、出力端子１１１と、入力端子１１０と出力端子１１１との間に接続されるＭＯＳトランジスタ１０１と、を含んでいる。
また、実施形態２のＤＣ−ＤＣコンバータは、出力端子１１１と接続される入力端子１１２を備えている。さらに、入力端子１１０とＭＯＳトランジスタ１０１のバルクとの間にソースとドレインが接続され、コイル２０７を介して出力端子１１１にゲート端子１０２ｇがＤＣ（直流）接続されるＭＯＳトランジスタ１０２と、ＭＯＳトランジスタ１０１のバルクとコイル２０７の一端との間にソースとドレインが接続され、入力端子１１０にゲート端子１０３ｇが接続されるＭＯＳトランジスタ１０３と、を含んでいる。 The DC-DC converter according to the second embodiment is connected between the input terminal 110, the output terminal 111, and the input terminal 110 and the output terminal 111, similarly to the DC-DC converter according to the first embodiment shown in FIG. MOS transistor 101.
The DC-DC converter according to the second embodiment includes an input terminal 112 connected to the output terminal 111. Further, a MOS transistor 102 having a source and a drain connected between the input terminal 110 and the bulk of the MOS transistor 101 and a DC (direct current) gate terminal 102g connected to the output terminal 111 via the coil 207, and the MOS transistor 101 A MOS transistor 103 having a source and a drain connected to each other and one end of a coil 207, and a gate terminal 103g connected to an input terminal 110.

ＭＯＳトランジスタ１０１、１０２、１０３はいずれもＰチャネル型のＭＯＳトランジスタである。ＭＯＳトランジスタ１０２のバルクにはボディダイオード１１３が形成され、ＭＯＳトランジスタ１０３のバルクにはボディダイオード１１４が形成される。
実施形態２のＤＣ−ＤＣコンバータは、ＭＯＳトランジスタ１０１のゲート端子１０１ｇに接続されるＰＷＭ制御回路２０５を備えている。ＰＷＭ制御回路２０５は、ゲート端子１０１ｇに、出力電圧Ｖｏｕｔに応じたデューティー比のパルス幅変調信号（ＰＷＭ信号）を生成して出力する。生成されたＰＷＭ信号が、ゲート端子１０１ｇに入力（印加）される。 The MOS transistors 101, 102, and 103 are all P channel type MOS transistors. A body diode 113 is formed in the bulk of the MOS transistor 102, and a body diode 114 is formed in the bulk of the MOS transistor 103.
The DC-DC converter according to the second embodiment includes a PWM control circuit 205 connected to the gate terminal 101 g of the MOS transistor 101. The PWM control circuit 205 generates and outputs a pulse width modulation signal (PWM signal) having a duty ratio corresponding to the output voltage Vout to the gate terminal 101g. The generated PWM signal is input (applied) to the gate terminal 101g.

さらに、実施形態２のＤＣ−ＤＣコンバータは、抵抗値がＲ1の抵抗素子２０８と抵抗値がＲ2の抵抗素子２０９を含む抵抗分割回路２１０を備えている。ＰＷＭ制御回路２０５は、抵抗分割回路２１０の共通接続部ｐの電位に応じたパルス幅のＰＷＭ信号を生成する。ＭＯＳトランジスタ２０４のドレインと抵抗分割回路２１０との間には、リアクタンスＬのコイル２０７が設けられている。   Further, the DC-DC converter according to the second embodiment includes a resistance dividing circuit 210 including a resistance element 208 having a resistance value R1 and a resistance element 209 having a resistance value R2. The PWM control circuit 205 generates a PWM signal having a pulse width corresponding to the potential of the common connection portion p of the resistance dividing circuit 210. A reactance L coil 207 is provided between the drain of the MOS transistor 204 and the resistance dividing circuit 210.

また、実施形態２のＤＣ−ＤＣコンバータは、ＰＷＭ制御回路２０５によってＰＷＭ信号がゲート電圧として入力されるＭＯＳトランジスタ２０４を備えている。ＭＯＳトランジスタ２０４は、ソースがグラウンドに接続され、ドレインがコイル２０７の一端に接続されるＮチャネル型のＭＯＳトランジスタである。ＰＷＭ制御回路２０５は、ＭＯＳトランジスタ１０１とＭＯＳトランジスタ２０４とにＰＷＭ信号を出力し、ＭＯＳトランジスタ１０１とＭＯＳトランジスタ２０４とを相補的にオンオフ制御する。実施形態２のＤＣ−ＤＣコンバータは、このような構成により、出力電圧Ｖoutを所望の電圧に制御するスイッチング制御型のＤＣ−ＤＣコンバータである。   The DC-DC converter according to the second embodiment includes a MOS transistor 204 to which a PWM signal is input as a gate voltage by the PWM control circuit 205. The MOS transistor 204 is an N-channel MOS transistor having a source connected to the ground and a drain connected to one end of the coil 207. The PWM control circuit 205 outputs a PWM signal to the MOS transistor 101 and the MOS transistor 204, and performs on / off control of the MOS transistor 101 and the MOS transistor 204 in a complementary manner. The DC-DC converter of the second embodiment is a switching control type DC-DC converter that controls the output voltage Vout to a desired voltage with such a configuration.

（動作）
次に、実施形態２のＤＣ−ＤＣコンバータの動作を説明する。この説明では、外部電源１０６が入力端子１１０に５Ｖ（Ｖin1＝５Ｖ）を供給し、二次電池１０８が入力端子１１２に１．８Ｖ（Ｖin2＝１．８Ｖ）を供給し、出力電圧Ｖoutを１．８Ｖとする。
実施形態２のＤＣ−ＤＣコンバータでは、出力端子１１１に接続された外部機器が通常動作しており、スイッチ１０４が入力端子１１０と外部電源１０６とを接続しているときに、ＰＷＭ制御回路２０５がＭＯＳトランジスタ１０１、２０４にＰＷＭ信号を供給する。ＰＷＭ信号は、出力端子１１１へ適正な電流が出力されるように決定される。 (Operation)
Next, the operation of the DC-DC converter of Embodiment 2 will be described. In this description, the external power supply 106 supplies 5V (Vin1 = 5V) to the input terminal 110, the secondary battery 108 supplies 1.8V (Vin2 = 1.8V) to the input terminal 112, and the output voltage Vout is set to 1. .8V.
In the DC-DC converter of the second embodiment, when the external device connected to the output terminal 111 is normally operating and the switch 104 connects the input terminal 110 and the external power source 106, the PWM control circuit 205 is A PWM signal is supplied to the MOS transistors 101 and 204. The PWM signal is determined so that an appropriate current is output to the output terminal 111.

また、ＰＷＭ制御回路２０５は、入力端子１１０から外部電源１０６が外されているときと、ＤＣ−ＤＣコンバータのパワーダウン時（待機時）とにＭＯＳトランジスタ１０１、ＭＯＳトランジスタ２０４をオフする信号を生成する。このとき、ＰＷＭ制御回路２０５は、Ｐチャネル型のＭＯＳトランジスタ１０１にハイレベルの信号（ゲート電圧）を出力してＭＯＳトランジスタ１０１をオフさせる。また、ＰＷＭ制御回路２０５は、Ｎチャネル型のＭＯＳトランジスタ２０４にローレベルの信号（ゲート電圧）を出力してＭＯＳトランジスタ２０４をオフさせる。   The PWM control circuit 205 generates a signal for turning off the MOS transistor 101 and the MOS transistor 204 when the external power supply 106 is disconnected from the input terminal 110 and when the DC-DC converter is powered down (standby). To do. At this time, the PWM control circuit 205 outputs a high level signal (gate voltage) to the P-channel MOS transistor 101 to turn off the MOS transistor 101. The PWM control circuit 205 outputs a low level signal (gate voltage) to the N-channel MOS transistor 204 to turn off the MOS transistor 204.

以上の動作において、ＭＯＳトランジスタ１０１、２０４は、外部機器が待機状態のとき、オフされているものとする。また、ＭＯＳトランジスタ１０１、２０４は、外部電源１０６が入力端子１１０と接続されていないとき、オフされているものとする。
次に、このような実施形態２のＤＣ−ＤＣコンバータが、出力端子１１１から入力端子１１０への電流の逆流を防ぐことについて説明する。 In the above operation, the MOS transistors 101 and 204 are assumed to be turned off when the external device is in a standby state. The MOS transistors 101 and 204 are assumed to be turned off when the external power supply 106 is not connected to the input terminal 110.
Next, it will be described how the DC-DC converter according to the second embodiment prevents a backflow of current from the output terminal 111 to the input terminal 110.

（１） スイッチ１０４は、ＰＷＭ制御回路２０５がパワーダウンしていて、ＭＯＳトランジスタ１０１、２０４がオフされている状態で、入力端子１１０に外部電源１０６を接続する。このとき、実施形態１と同様に、入力端子１１０には５Ｖの電圧が印加される。また、入力端子１１２には二次電池１０８によって１．８Ｖの電圧が印加される。入力端子１１０に５Ｖの電圧が印加されたことにより、ＭＯＳトランジスタ１０３のゲート端子１０３ｇには５Ｖの電圧が印加され、ソース端子には１．８Ｖの電圧が印加されるので、ＭＯＳトランジスタ１０３のゲートソース間電圧は、正電圧となりＭＯＳトランジスタ１０３はオフ状態になる。   (1) The switch 104 connects the external power supply 106 to the input terminal 110 in a state where the PWM control circuit 205 is powered down and the MOS transistors 101 and 204 are turned off. At this time, a voltage of 5 V is applied to the input terminal 110 as in the first embodiment. A voltage of 1.8 V is applied to the input terminal 112 by the secondary battery 108. Since the voltage of 5V is applied to the input terminal 110, the voltage of 5V is applied to the gate terminal 103g of the MOS transistor 103 and the voltage of 1.8V is applied to the source terminal. The source-to-source voltage becomes a positive voltage, and the MOS transistor 103 is turned off.

このとき、入力端子１１２には二次電池１０８によって１．８Ｖの電圧が印加されている。このため、ＭＯＳトランジスタ１０２のゲート端子１０２ｇには１．８Ｖの電圧が印加され、ソース端子には５Ｖの電圧が印加されるので、ＭＯＳトランジスタ１０２のゲートソース間電圧は閾値電圧を超えた負電圧となり、ＭＯＳトランジスタ１０２はオン状態になる。
以上の動作により、実施形態２のＤＣ−ＤＣコンバータに外部電源１０６が接続されるとき、ＭＯＳトランジスタ１０１のバルクには５Ｖの電圧がかかり、ＭＯＳトランジスタ１０１の閾値電圧の絶対値が大きくなり、バルクを介して電流が流れることはなくなる。 At this time, a voltage of 1.8 V is applied to the input terminal 112 by the secondary battery 108. For this reason, a voltage of 1.8V is applied to the gate terminal 102g of the MOS transistor 102, and a voltage of 5V is applied to the source terminal. Therefore, the gate-source voltage of the MOS transistor 102 is a negative voltage exceeding the threshold voltage. Thus, the MOS transistor 102 is turned on.
With the above operation, when the external power supply 106 is connected to the DC-DC converter of the second embodiment, a voltage of 5 V is applied to the bulk of the MOS transistor 101, the absolute value of the threshold voltage of the MOS transistor 101 is increased, and the bulk No current flows through the.

（２） スイッチ１０４は、ＰＷＭ制御回路ＰＷＭＣＴＲＬ２０５がパワーダウンしていて、ＭＯＳトランジスタ１０１、２０４がオフされている状態で、入力端子１１０から外部電源１０６を切り離す。このとき、実施形態１と同様に、入力端子１１０に印加される電圧は０Ｖとなるから、ＭＯＳトランジスタ１０３はオン状態になる。また、実施形態１と同様に、ＭＯＳトランジスタ１０２のゲート端子１０２ｇには１．８Ｖの電圧が印加されているから、ＭＯＳトランジスタ１０２はオフ状態になる。   (2) The switch 104 disconnects the external power supply 106 from the input terminal 110 in a state where the PWM control circuit PWMCTRL 205 is powered down and the MOS transistors 101 and 204 are turned off. At this time, as in the first embodiment, the voltage applied to the input terminal 110 is 0 V, so that the MOS transistor 103 is turned on. As in the first embodiment, since a voltage of 1.8 V is applied to the gate terminal 102g of the MOS transistor 102, the MOS transistor 102 is turned off.

以上の動作により、実施形態２のＤＣ−ＤＣコンバータから外部電源１０６が切り離されるとき、ＭＯＳトランジスタ１０１のバルクには１．８Ｖの電圧がかかることになる。
以上説明したように、実施形態２では、ＭＯＳトランジスタ１０１のドレインと基板との間に存在する寄生ダイオードの閾値電圧が高くなり、寄生ダイオードを通して出力端子１１１から入力端子１１０へ逆方向電流（逆流）が流れること防ぐことが可能になる。
また、実施形態２は、ＭＯＳトランジスタと制御回路とを組み合わせて上記した効果を有する回路を実現することができる。このため、回路構成が簡易なために消費電力が小さく、電源が２つある場合の電流の逆流を防止することができるＤＣ−ＤＣコンバータを提供することができる。 With the above operation, when the external power supply 106 is disconnected from the DC-DC converter of the second embodiment, a voltage of 1.8 V is applied to the bulk of the MOS transistor 101.
As described above, in the second embodiment, the threshold voltage of the parasitic diode existing between the drain of the MOS transistor 101 and the substrate increases, and the reverse current (reverse flow) flows from the output terminal 111 to the input terminal 110 through the parasitic diode. Can be prevented from flowing.
In the second embodiment, a circuit having the above-described effect can be realized by combining a MOS transistor and a control circuit. For this reason, since the circuit configuration is simple, it is possible to provide a DC-DC converter that consumes less power and can prevent backflow of current when there are two power supplies.

本発明は、複数の電源を入力し、直流電圧を出力するシリーズレギュレータ型のＤＣ−ＤＣコンバータ、スイッチング制御型のＤＣ−ＤＣコンバータの分野において好適に利用できる。   The present invention can be suitably used in the fields of a series regulator type DC-DC converter and a switching control type DC-DC converter that input a plurality of power supplies and output a DC voltage.

１０１、１０２、１０３、２０４ ＭＯＳトランジスタ
１０１ｇ、１０２ｇ、１０３ｇ ゲート端子
１０４ スイッチ
１０５ 制御回路
１０６ 外部電源
１０７ コンデンサ
１０８ 二次電池
１１０ 入力端子
１１１、１１２ 出力端子
１１３、１１４ ボディダイオード
２０５ ＰＷＭ制御回路 101, 102, 103, 204 MOS transistor 101g, 102g, 103g Gate terminal 104 Switch 105 Control circuit 106 External power supply 107 Capacitor 108 Secondary battery 110 Input terminal 111, 112 Output terminal 113, 114 Body diode 205 PWM control circuit

Claims (3)

直流の入力電圧を、電圧値の異なる直流の出力電圧に変換するＤＣ−ＤＣコンバータであって、
前記入力電圧が入力される第１電力供給端子と、
前記出力電圧が出力される出力端子と、
前記第１電力供給端子と前記出力端子との間に接続される第１ＭＯＳトランジスタと、
前記第１ＭＯＳトランジスタのゲート端子に印加される電圧を制御し、前記出力端子から出力される前記出力電圧の値を制御する出力制御回路と、
前記出力端子と接続される第２電力供給端子と、
前記第１電力供給端子と前記第１ＭＯＳトランジスタのバルクとの間にソース及びドレインが接続され、前記出力端子にゲートがＤＣ接続される第２ＭＯＳトランジスタと、
前記第１ＭＯＳトランジスタのバルクと前記出力端子との間にソース及びドレインが接続され、前記第１電力供給端子にゲートが接続される第３ＭＯＳトランジスタと、
を含むことを特徴とするＤＣ−ＤＣコンバータ。 A DC-DC converter for converting a DC input voltage into a DC output voltage having a different voltage value,
A first power supply terminal to which the input voltage is input;
An output terminal from which the output voltage is output;
A first MOS transistor connected between the first power supply terminal and the output terminal;
An output control circuit that controls a voltage applied to a gate terminal of the first MOS transistor and controls a value of the output voltage output from the output terminal;
A second power supply terminal connected to the output terminal;
A second MOS transistor having a source and a drain connected between the first power supply terminal and the bulk of the first MOS transistor, and a gate connected to the output terminal in a DC connection;
A third MOS transistor having a source and a drain connected between the bulk of the first MOS transistor and the output terminal, and a gate connected to the first power supply terminal;
DC-DC converter characterized by including. 前記第２電力供給端子に第２供給電圧が供給され、前記第１電力供給端子に第１供給電圧が供給され、
前記第１供給電圧と、前記第２供給電圧とのうち、いずれか高い電圧が前記第１ＭＯＳトランジスタのバルクに供給されることを特徴とする請求項１に記載のＤＣ−ＤＣコンバータ。 A second supply voltage is supplied to the second power supply terminal; a first supply voltage is supplied to the first power supply terminal;
2. The DC-DC converter according to claim 1, wherein the higher one of the first supply voltage and the second supply voltage is supplied to a bulk of the first MOS transistor. 前記出力制御回路は、前記第１ＭＯＳトランジスタを制御して、前記第１供給電圧を降下させ、前記出力端子に供給することを特徴とする請求項２に記載のＤＣ−ＤＣコンバータ。   The DC-DC converter according to claim 2, wherein the output control circuit controls the first MOS transistor to drop the first supply voltage and supply the first supply voltage to the output terminal.
JP2011162263A 2011-07-25 2011-07-25 Dc/dc converter Pending JP2013025695A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2011162263A JP2013025695A (en) 2011-07-25 2011-07-25 Dc/dc converter

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011162263A JP2013025695A (en) 2011-07-25 2011-07-25 Dc/dc converter

Publications (1)

Publication Number Publication Date
JP2013025695A true JP2013025695A (en) 2013-02-04

Family

ID=47783942

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011162263A Pending JP2013025695A (en) 2011-07-25 2011-07-25 Dc/dc converter

Country Status (1)

Country Link
JP (1) JP2013025695A (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015192558A (en) * 2014-03-28 2015-11-02 旭化成エレクトロニクス株式会社 Dc/dc converter
US9703307B2 (en) 2015-01-29 2017-07-11 Socionext Inc. Voltage dropping circuit and integrated circuit
JP2020166384A (en) * 2019-03-28 2020-10-08 ラピスセミコンダクタ株式会社 Power supply circuit

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003347913A (en) * 2002-05-27 2003-12-05 Rohm Co Ltd Power supply circuit and mobile electronic apparatus having the same
JP2008021166A (en) * 2006-07-13 2008-01-31 Ricoh Co Ltd Voltage regulator
JP2009301209A (en) * 2008-06-11 2009-12-24 Mitsumi Electric Co Ltd Power control semiconductor integrated circuit

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003347913A (en) * 2002-05-27 2003-12-05 Rohm Co Ltd Power supply circuit and mobile electronic apparatus having the same
JP2008021166A (en) * 2006-07-13 2008-01-31 Ricoh Co Ltd Voltage regulator
JP2009301209A (en) * 2008-06-11 2009-12-24 Mitsumi Electric Co Ltd Power control semiconductor integrated circuit

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015192558A (en) * 2014-03-28 2015-11-02 旭化成エレクトロニクス株式会社 Dc/dc converter
US9703307B2 (en) 2015-01-29 2017-07-11 Socionext Inc. Voltage dropping circuit and integrated circuit
JP2020166384A (en) * 2019-03-28 2020-10-08 ラピスセミコンダクタ株式会社 Power supply circuit
JP7173915B2 (en) 2019-03-28 2022-11-16 ラピスセミコンダクタ株式会社 power circuit

Similar Documents

Publication Publication Date Title
US8598854B2 (en) LDO regulators for integrated applications
US8508963B2 (en) Step-down switching regulator capable of providing high-speed response with compact structure
US8575986B2 (en) Level shift circuit and switching regulator using the same
US8823343B2 (en) Power amplifying circuit, DC-DC converter, peak holding circuit, and output voltage control circuit including the peak holding circuit
US8106711B2 (en) Stacked pre-driver amplifier
US8665020B2 (en) Differential amplifier circuit that can change current flowing through a constant-current source according to load variation, and series regulator including the same
JP5511569B2 (en) Voltage regulator
US9584115B2 (en) Duty cycle-controlled load switch
JP2013153288A (en) Comparator and oscillator using the same, control circuit for dc-dc converter, dc-dc converter, and electronic apparatus
US9543933B2 (en) Control circuit, DCDC converter, and driving method
US10454376B1 (en) Power supply circuit
US9531259B2 (en) Power supply circuit
JP4285036B2 (en) Power supply backflow prevention circuit
US11442480B2 (en) Power supply circuit alternately switching between normal operation and sleep operation
JP2007078427A (en) Overcurrent detecting circuit, and electric power source device using the same
JP6827112B2 (en) Control circuit and ideal diode circuit
US20090167419A1 (en) Voltage converting circuit
CN109194126B (en) Power supply switching circuit
JP2013025695A (en) Dc/dc converter
JP2020031390A (en) Switching circuit
US9882490B2 (en) Parallel high side switches for a buck converter
CN110663164A (en) Power converter pre-driver system with multiple power modes
US10826388B2 (en) Charge pump circuits
JP5524717B2 (en) Rectifier circuit and control circuit for the rectifier circuit
JP2010015416A (en) Power supply circuit and built-in battery type equipment

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20130124

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20131129

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20131203

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20140401