JP2013016959A - Load drive circuit - Google Patents

Load drive circuit Download PDF

Info

Publication number
JP2013016959A
JP2013016959A JP2011147111A JP2011147111A JP2013016959A JP 2013016959 A JP2013016959 A JP 2013016959A JP 2011147111 A JP2011147111 A JP 2011147111A JP 2011147111 A JP2011147111 A JP 2011147111A JP 2013016959 A JP2013016959 A JP 2013016959A
Authority
JP
Japan
Prior art keywords
load
voltage
terminal
circuit
switching element
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2011147111A
Other languages
Japanese (ja)
Inventor
Yoshihiro Shinoda
祥宏 篠田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanken Electric Co Ltd
Original Assignee
Sanken Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanken Electric Co Ltd filed Critical Sanken Electric Co Ltd
Priority to JP2011147111A priority Critical patent/JP2013016959A/en
Publication of JP2013016959A publication Critical patent/JP2013016959A/en
Withdrawn legal-status Critical Current

Links

Images

Landscapes

  • Power Conversion In General (AREA)
  • Electronic Switches (AREA)

Abstract

PROBLEM TO BE SOLVED: To provide a load drive circuit which can detect the load open state with a simple configuration.SOLUTION: The load drive circuit comprises a first comparator 8 which compares a reference voltage V1 lower than an input voltage Vin to a power supply terminal T1 with the voltage Vout at the output terminal T2, and a clamp circuit 7 which clamps the voltage Vout at the output terminal T2 to a clamp voltage that is higher than the reference voltage V1 and lower than the input voltage Vin when a switching element 2 is in the off state and the load is in the open state, and detects the load open state by the output from the first comparator. Furthermore, a second comparator 9 for comparing a reference voltage V2 lower than the input voltage Vin and higher than the clamp voltage with the voltage Vout at the output terminal T2 is provided, and the load open state and the power fault state are detected by the outputs from the first comparator and second comparator.

Description

本発明は、ソレノイド等の負荷を駆動する負荷駆動回路に関する。   The present invention relates to a load driving circuit for driving a load such as a solenoid.

従来、ＦＥＴ（Field Effect Transistor）等のスイッチング素子を用いてソレノイド等の負荷を駆動させる負荷駆動回路が様々な分野で用いられている（例えば、特許文献１参照）。特許文献１には、ソレノイドへの通電がオフの際にソレノイドへの通電を継続させ、モニタ電流値及びモニタ電圧値に基づいて、温度検知回路を有さない素子の温度を検出する技術が開示されている。   Conventionally, a load driving circuit that drives a load such as a solenoid using a switching element such as an FET (Field Effect Transistor) has been used in various fields (for example, see Patent Document 1). Patent Document 1 discloses a technique for continuously energizing a solenoid when the energization to the solenoid is off, and detecting the temperature of an element that does not have a temperature detection circuit based on the monitor current value and the monitor voltage value. Has been.

特開２００６−２２８７９６号JP 2006-228996 A

しかしながら、従来技術では、出力端子と負荷とを接続する配線が切断される等の原因で、負荷が出力端子に接続されていない負荷オープン状態を検出することができないという問題点があった。   However, the conventional technique has a problem that a load open state in which the load is not connected to the output terminal cannot be detected due to disconnection of the wiring connecting the output terminal and the load.

本発明の目的は、上記問題点に鑑み、従来技術の問題を解決し、簡単な構成で負荷オープン状態を検出することができる負荷駆動回路を提供することにある。   In view of the above problems, an object of the present invention is to provide a load driving circuit that can solve the problems of the prior art and detect a load open state with a simple configuration.

本発明の負荷駆動回路は、電源に接続される第１の端子と、負荷に接続される第２の端子と、前記第１の端子と前記第２の端子との間に接続されたスイッチング素子とを備えた負荷駆動回路であって、前記第１の端子に入力される入力電圧よりも低い第１の基準電圧と前記第２の端子の電圧とを比較する第１のコンパレータと、前記スイッチング素子がオフ状態で、且つ前記第２の端子に前記負荷が接続されていない負荷オープン状態である場合に、前記第２の端子の電圧を前記第１の基準電圧よりも高く、且つ前記入力電圧よりも低いクランプ電圧にクランプするクランプ回路とを具備することを特微とする。
さらに、本発明の負荷駆動回路において、前記入力電圧よりも低く且つ前記クランプ電圧よりも高い第２の基準電圧と前記第２の端子の電圧とを比較する第２のコンパレータを具備することを特徴とする。
さらに、本発明の負荷駆動回路において、前記クランプ回路は、前記スイッチング素子の制御端子とグランド電位との間に接続されたスイッチを具備することを特徴とする。
さらに、本発明の負荷駆動回路において、前記スイッチング素子がオフ状態で、前記第２の端子に接続された前記負荷と前記クランプ回路とに定電流を流す定電流回路を具備することを特徴とする。
さらに、本発明の負荷駆動回路において、前記クランプ回路のインピーダンスは、前記負荷のインピーダンスの１０倍以上に設定されていることを特徴とする。 A load driving circuit according to the present invention includes a first terminal connected to a power source, a second terminal connected to a load, and a switching element connected between the first terminal and the second terminal. A first comparator that compares a first reference voltage lower than an input voltage input to the first terminal and a voltage of the second terminal, and the switching circuit. When the element is in an off state and the load is in an open state where the load is not connected to the second terminal, the voltage of the second terminal is higher than the first reference voltage and the input voltage And a clamp circuit for clamping to a lower clamp voltage.
The load driving circuit according to the present invention further includes a second comparator that compares a second reference voltage lower than the input voltage and higher than the clamp voltage with the voltage of the second terminal. And
Furthermore, in the load driving circuit of the present invention, the clamp circuit includes a switch connected between a control terminal of the switching element and a ground potential.
Furthermore, the load drive circuit according to the present invention further includes a constant current circuit for supplying a constant current to the load and the clamp circuit connected to the second terminal when the switching element is in an OFF state. .
Furthermore, in the load drive circuit according to the present invention, the impedance of the clamp circuit is set to 10 times or more of the impedance of the load.

本発明によれば、第１の端子に入力される入力電圧よりも低い第１の基準電圧と第２の端子の電圧とを比較する第１のコンパレータと、スイッチング素子がオフ状態で、且つ第２の端子に負荷が接続されていない負荷オープン状態である場合に、第２の端子の電圧を第１の基準電圧よりも高く、且つ入力電圧よりも低いクランプ電圧にクランプするクランプ回路とを備えているため、スイッチング素子がオフ状態での第１のコンパレータの出力によって、負荷オープン状態を検出することができるという効果を奏する。   According to the present invention, the first comparator that compares the first reference voltage lower than the input voltage input to the first terminal and the voltage of the second terminal, the switching element is in the OFF state, and the first A clamp circuit that clamps the voltage of the second terminal to a clamp voltage that is higher than the first reference voltage and lower than the input voltage when the load is in an open state in which no load is connected to the second terminal. Therefore, the load open state can be detected by the output of the first comparator when the switching element is off.

本発明に係る負荷駆動回路の第１の実施の形態の回路構成を示す回路構成図である。It is a circuit block diagram which shows the circuit structure of 1st Embodiment of the load drive circuit which concerns on this invention. 図１に示すクランプ回路の回路構成例を示す回路構成図である。FIG. 2 is a circuit configuration diagram illustrating a circuit configuration example of a clamp circuit illustrated in FIG. 1. 図１に示す負荷駆動回路の動作を説明するための説明図である。FIG. 2 is an explanatory diagram for explaining an operation of the load driving circuit shown in FIG. 1. 本発明に係る負荷駆動回路の第２の実施の形態の回路構成を示す回路構成図である。It is a circuit block diagram which shows the circuit structure of 2nd Embodiment of the load drive circuit based on this invention.

次に、本発明の実施の形態を、図面を参照して具体的に説明する。
（第１の実施の形態）
第１の実施の形態の負荷駆動回路１は、図１を参照すると、電源端子Ｔ１と、スイッチング素子２と、制御回路３と、昇圧回路４と、出力端子Ｔ２と、定電流回路６と、クランプ回路７と、第１のコンパレータ８と、第２のコンパレータ９とを備え、電源端子Ｔ１に接続された電源３０から入力される電力を用いて、出力端子Ｔ２に接続された負荷４０を駆動する。 Next, embodiments of the present invention will be specifically described with reference to the drawings.
(First embodiment)
Referring to FIG. 1, the load driving circuit 1 according to the first embodiment includes a power supply terminal T1, a switching element 2, a control circuit 3, a booster circuit 4, an output terminal T2, a constant current circuit 6, A clamp circuit 7, a first comparator 8, and a second comparator 9 are provided, and the load 40 connected to the output terminal T2 is driven using the power input from the power supply 30 connected to the power supply terminal T1. To do.

スイッチング素子２は、電源端子Ｔ１から出力端子Ｔ２に到る電力供給経路をオン／オフする手段であり、オン／オフ動作により負荷４０に流れる電流を制御する。本実施の形態において、スイッチング素子２は、ハイサイドスイッチとしてＭＯＳＦＥＴ（Metal-Oxide-Semiconductor Field Effect Transistor）が用いられ、スイッチング素子２のドレインが電源端子Ｔ１に、スイッチング素子２のソースが出力端子Ｔ２に接続されている。なお、スイッチング素子２としてバイポーラトランジスタを用いることもできる。なお、また、スイッチング素子２のゲート・ソース間には、抵抗１０とゲート保護用定電圧ダイオード１１とが並列接続される。   The switching element 2 is means for turning on / off the power supply path from the power supply terminal T1 to the output terminal T2, and controls the current flowing through the load 40 by the on / off operation. In the present embodiment, the switching element 2 uses a MOSFET (Metal-Oxide-Semiconductor Field Effect Transistor) as a high-side switch, the drain of the switching element 2 is the power supply terminal T1, and the source of the switching element 2 is the output terminal T2. It is connected to the. A bipolar transistor can also be used as the switching element 2. A resistor 10 and a gate protective constant voltage diode 11 are connected in parallel between the gate and source of the switching element 2.

制御回路３は、昇圧回路４と接続され、図示しない信号入力端子から入力される制御信号に応じて、スイッチング素子２のオン／オフ動作を制御する制御信号を出力する手段である。制御回路３から出力される制御信号は、入力電圧Ｖｉｎを昇圧する昇圧回路４によって入力電圧Ｖｉｎよりも高い電圧に昇圧されてスイッチング素子２のゲートに印加され、スイッチング素子２のオン／オフ動作が制御される。   The control circuit 3 is connected to the booster circuit 4 and is a means for outputting a control signal for controlling the on / off operation of the switching element 2 in accordance with a control signal input from a signal input terminal (not shown). The control signal output from the control circuit 3 is boosted to a voltage higher than the input voltage Vin by the boosting circuit 4 that boosts the input voltage Vin, and is applied to the gate of the switching element 2. Be controlled.

定電流回路６は、スイッチング素子２と並列に、電源端子Ｔ１と出力端子Ｔ２との間に接続され、負荷４０が駆動されない程度（例えば、数十μＡ〜１００μＡ）の定電流Ｉ１を流す回路である。   The constant current circuit 6 is a circuit that is connected between the power supply terminal T1 and the output terminal T2 in parallel with the switching element 2 and flows a constant current I1 that does not drive the load 40 (for example, several tens of μA to 100 μA). is there.

クランプ回路７は、負荷４０のインピーダンスの１０倍以上、好ましくは１００倍以上のインピーダンスを有し、負荷４０と並列に接続されている。クランプ回路７は、スイッチング素子２がオフ状態で、且つ出力端子Ｔ２と負荷４０とを接続する配線が切断される等の原因で、負荷４０が出力端子Ｔ２に接続されていない状態（以下、負荷オープン状態と称す）である場合に、出力端子Ｔ２の電圧Ｖｏｕｔをｃｌａｍｐ電圧（クランプ電圧）にクランプする。すなわち、スイッチング素子２がオフで、且つ負荷オープン状態では、定電流回路６が流す定電流Ｉ１がクランプ回路７のみに流れる。従って、ｃｌａｍｐ電圧は、定電流回路６が流す定電流Ｉ１とクランプ回路７のインピーダンスとによって決定され、グランド電位よりも高く、且つ入力電圧よりも低い値となる。なお、スイッチング素子２がオフで、且つ負荷オープン状態でない場合には、定電流回路６が流す定電流Ｉ１のほとんどが負荷４０を流れ、出力端子Ｔ２の電圧Ｖｏｕｔは、ほぼグランド電位となる。   The clamp circuit 7 has an impedance of 10 times or more, preferably 100 times or more the impedance of the load 40, and is connected in parallel with the load 40. The clamp circuit 7 is in a state in which the load 40 is not connected to the output terminal T2 (hereinafter referred to as a load) because the switching element 2 is in an OFF state and the wiring that connects the output terminal T2 and the load 40 is disconnected. In the case of an open state), the voltage Vout of the output terminal T2 is clamped to the clamp voltage (clamp voltage). That is, when the switching element 2 is off and the load is open, the constant current I1 that the constant current circuit 6 flows flows only to the clamp circuit 7. Therefore, the clamp voltage is determined by the constant current I1 that the constant current circuit 6 flows and the impedance of the clamp circuit 7, and is higher than the ground potential and lower than the input voltage. When the switching element 2 is off and the load is not open, most of the constant current I1 flowing through the constant current circuit 6 flows through the load 40, and the voltage Vout of the output terminal T2 is almost the ground potential.

図２に、抵抗７１とスイッチ素子７２とを備えたクランプ回路７の例を示す。抵抗７１とスイッチ素子７２とが負荷４０と並列に接続され、スイッチ素子７２は、スイッチング素子２がオン状態では、オフ制御され、スイッチング素子２がオフ状態では、オン制御される。これにより、スイッチング素子２がオン状態では、クランプ回路７にリーク電流が流れることなく、スイッチング素子２がオフ状態のみに、定電流回路６が流す定電流Ｉ１が流れることになる。なお、クランプ回路７に流れるリーク電流を許容することができる場合には、クランプ回路７を抵抗７１のみで構成することもできる。   FIG. 2 shows an example of a clamp circuit 7 including a resistor 71 and a switch element 72. A resistor 71 and a switch element 72 are connected in parallel with the load 40, and the switch element 72 is off-controlled when the switching element 2 is in an on state, and is on-controlled when the switching element 2 is in an off state. As a result, when the switching element 2 is in the on state, the leak current does not flow through the clamp circuit 7, and the constant current I1 that the constant current circuit 6 flows flows only when the switching element 2 is in the off state. If the leakage current flowing through the clamp circuit 7 can be tolerated, the clamp circuit 7 can be configured with only the resistor 71.

第１のコンパレータ８は、負荷オープン状態を検出するための負荷オープン検出用コンパレータであり、非反転入力端子が定電流回路６とクランプ回路７との接続点、すなわち出力端子Ｔ２に接続され、反転入力端子が基準電圧Ｖ１に接続されている。基準電圧Ｖ１は、スイッチング素子２がオフ状態、且つ負荷オープン状態で、クランプ回路７によってクランプされるｃｌａｍｐ電圧よりも低く、且つグランド電位よりも高く設定されている。これにより、第１のコンパレータ８は、出力端子Ｔ２の電圧Ｖｏｕｔが基準電圧Ｖ２を上回るとハイレベル信号を出力し、当該信号によって負荷オープン状態が検出される。   The first comparator 8 is a load open detection comparator for detecting the load open state, and the non-inverting input terminal is connected to the connection point between the constant current circuit 6 and the clamp circuit 7, that is, the output terminal T2, and is inverted. The input terminal is connected to the reference voltage V1. The reference voltage V1 is set lower than the clamp voltage clamped by the clamp circuit 7 and higher than the ground potential when the switching element 2 is in the off state and the load is open. Thus, the first comparator 8 outputs a high level signal when the voltage Vout at the output terminal T2 exceeds the reference voltage V2, and the load open state is detected by the signal.

第２のコンパレータ９は、何らかの理由により出力端子Ｔ２が電源３０に誤接続された状態（以下、出力天絡状態と称す）を検出するための出力天絡検出用コンパレータであり、非反転入力端子が定電流回路６とクランプ回路７との接続点、すなわち出力端子Ｔ２に接続され、反転入力端子が基準電圧Ｖ２に接続されている。基準電圧Ｖ２は、スイッチング素子２がオフ状態、且つ負荷オープン状態で、クランプ回路７によってクランプされるｃｌａｍｐ電圧よりも高く、且つ入力電圧Ｖｉｎよりも低く設定されている。これにより、第２のコンパレータ９は、出力端子Ｔ２の電圧Ｖｏｕｔが基準電圧Ｖ１を上回るとハイレベル信号を出力し、当該信号によって出力天絡状態が検出される。   The second comparator 9 is an output power fault detection comparator for detecting a state in which the output terminal T2 is erroneously connected to the power source 30 for some reason (hereinafter referred to as an output power fault state), and a non-inverting input terminal. Is connected to the connection point between the constant current circuit 6 and the clamp circuit 7, that is, the output terminal T2, and the inverting input terminal is connected to the reference voltage V2. The reference voltage V2 is set higher than the clamp voltage clamped by the clamp circuit 7 and lower than the input voltage Vin when the switching element 2 is in the off state and the load is open. Thereby, the second comparator 9 outputs a high level signal when the voltage Vout of the output terminal T2 exceeds the reference voltage V1, and the output power fault state is detected by the signal.

次に、負荷駆動回路１の動作について図３を参照して詳細に説明する。
正常時、すなわち負荷オープン状態及び出力天絡状態でない場合には、スイッチング素子２がオン状態になると、負荷４０に電流が流れ、出力端子Ｔ２の電圧Ｖｏｕｔは、図３（ａ）に示すように入力電圧Ｖｉｎとなる。正常時、スイッチング素子２がオフ状態になると、定電流回路６が流す定電流Ｉ１のほとんどが負荷４０を流れる。従って、スイッチング素子２がオフ状態の出力端子Ｔ２の電圧Ｖｏｕｔは、ほぼグランド電位となり、基準電圧Ｖ１及び基準電圧Ｖ２のいずれをも下回る。これにより、第１のコンパレータ８及び第２のコンパレータ９の出力はいずれもローレベル信号となり、負荷オープン状態及び出力天絡状態が検出されることがない。 Next, the operation of the load driving circuit 1 will be described in detail with reference to FIG.
When the switching element 2 is turned on in the normal state, that is, when the load is not in an open state and an output power supply state, a current flows through the load 40, and the voltage Vout at the output terminal T2 is as shown in FIG. The input voltage Vin. Under normal conditions, when the switching element 2 is turned off, most of the constant current I1 flowing through the constant current circuit 6 flows through the load 40. Accordingly, the voltage Vout of the output terminal T2 in which the switching element 2 is in the off state is substantially the ground potential, and is lower than both the reference voltage V1 and the reference voltage V2. As a result, the outputs of the first comparator 8 and the second comparator 9 are both low level signals, and the load open state and the output power fault state are not detected.

負荷オープン状態である場合にも、スイッチング素子２がオン状態になると、出力端子Ｔ２の電圧Ｖｏｕｔは、図３（ｂ）に示すように入力電圧Ｖｉｎとなる。負荷オープン状態である場合に、スイッチング素子２がオフ状態になると、定電流回路６が流す定電流Ｉ１がクランプ回路７を流れ、出力端子Ｔ２の電圧Ｖｏｕｔは、クランプ回路７によってｃｌａｍｐ電圧にクランプされる。従って、スイッチング素子２がオフ状態の出力端子Ｔ２の電圧Ｖｏｕｔは、基準電圧Ｖ１を下回り、且つ基準電圧Ｖ２を上回る。これにより、第１のコンパレータ８の出力はハイレベル信号となると共に、第２のコンパレータ９の出力はローレベル信号となり、負荷オープン状態が検出される。   Even in the load open state, when the switching element 2 is turned on, the voltage Vout of the output terminal T2 becomes the input voltage Vin as shown in FIG. When the switching element 2 is turned off in the load open state, the constant current I1 that the constant current circuit 6 flows flows through the clamp circuit 7, and the voltage Vout of the output terminal T2 is clamped to the clamp voltage by the clamp circuit 7. The Accordingly, the voltage Vout of the output terminal T2 in which the switching element 2 is in the off state is lower than the reference voltage V1 and higher than the reference voltage V2. As a result, the output of the first comparator 8 becomes a high level signal and the output of the second comparator 9 becomes a low level signal, and the load open state is detected.

出力天絡状態である場合には、スイッチング素子２のオン／オフにかかわらず、出力端子Ｔ２の電圧Ｖｏｕｔは、図３（ｃ）に示すように入力電圧Ｖｉｎとなる。従って、スイッチング素子２がオフ状態の出力端子Ｔ２の電圧Ｖｏｕｔは、基準電圧Ｖ１及び基準電圧Ｖ２のいずれをも上回る。これにより、第１のコンパレータ８及び第２のコンパレータ９の出力はいずれもハイレベル信号となり、出力天絡状態が検出される。
（第２の実施の形態）
第２の実施の形態の負荷駆動回路１ａは、図４を参照すると、クランプ回路７がスイッチング素子２のゲートとグランド電位との間に接続されている点で、第１の実施の形態と異なっている。この構成を採用することにより、スイッチング素子２のゲートの電荷を引き抜くための回路をクランプ回路７として用いることができる。 In the output power fault state, the voltage Vout at the output terminal T2 becomes the input voltage Vin as shown in FIG. 3C regardless of whether the switching element 2 is turned on or off. Accordingly, the voltage Vout of the output terminal T2 in which the switching element 2 is in the off state exceeds both the reference voltage V1 and the reference voltage V2. As a result, the outputs of the first comparator 8 and the second comparator 9 are both high level signals, and an output power fault state is detected.
(Second Embodiment)
Referring to FIG. 4, the load driving circuit 1a of the second embodiment is different from the first embodiment in that the clamp circuit 7 is connected between the gate of the switching element 2 and the ground potential. ing. By adopting this configuration, a circuit for extracting the charge of the gate of the switching element 2 can be used as the clamp circuit 7.

図４に点線矢印で示す経路は、負荷オープン状態で、且つスイッチング素子２がオフ状態である場合に、定電流回路６による定電流Ｉ１が流れる経路である。従って、第２の実施の形態においても、負荷オープン状態で、且つスイッチング素子２がオフ状態である場合に、出力端子Ｔ２の電圧Ｖｏｕｔがｃｌａｍｐ電圧にクランプされることになり、第１のコンパレータ８によって負荷オープン状態を検出することができる。   4 is a path through which the constant current I1 from the constant current circuit 6 flows when the load is in the open state and the switching element 2 is in the off state. Therefore, also in the second embodiment, when the load is in an open state and the switching element 2 is in an off state, the voltage Vout of the output terminal T2 is clamped to the clamp voltage, and the first comparator 8 The load open state can be detected by.

以上説明したように、本実施の形態によれば、電源端子Ｔ１に入力される入力電圧Ｖｉｎよりも低い基準電圧Ｖ１と出力端子Ｔ２の電圧Ｖｏｕｔとを比較する第１のコンパレータ８と、スイッチング素子２がオフ状態で、且つ負荷オープン状態である場合に、出力端子Ｔ２の電圧Ｖｏｕｔを基準電圧Ｖ１よりも高く、且つ入力電圧Ｖｉｎよりも低いｃｌａｍｐ電圧にクランプするクランプ回路７とを備えることにより、スイッチング素子２がオフ状態での第１のコンパレータの出力によって、負荷オープン状態を検出することができるという効果を奏する。   As described above, according to the present embodiment, the first comparator 8 that compares the reference voltage V1 lower than the input voltage Vin input to the power supply terminal T1 and the voltage Vout of the output terminal T2, and the switching element A clamp circuit 7 that clamps the voltage Vout of the output terminal T2 to a clamp voltage that is higher than the reference voltage V1 and lower than the input voltage Vin when 2 is in an off state and a load open state, There is an effect that the load open state can be detected by the output of the first comparator when the switching element 2 is in the OFF state.

さらに、本実施の形態によれば、入力電圧Ｖｉｎよりも低く且つｃｌａｍｐ電圧よりも高い基準電圧Ｖ２と出力端子Ｔ２の電圧Ｖｏｕｔとを比較する第２のコンパレータ９を備えることにより、スイッチング素子がオフ状態での第１のコンパレータ及び第２のコンパレータ９の出力によって、負荷オープン状態と出力天絡状態とを選択的に検出することができるという効果を奏する。   Furthermore, according to the present embodiment, the switching element is turned off by providing the second comparator 9 that compares the reference voltage V2 lower than the input voltage Vin and higher than the clamp voltage with the voltage Vout of the output terminal T2. The load open state and the output power fault state can be selectively detected by the outputs of the first comparator and the second comparator 9 in the state.

さらに、本実施の形態によれば、クランプ回路７にスイッチング素子２のゲートとグランド電位との間に接続されたスイッチ素子７２を備えることにより、スイッチング素子２のゲートの電荷を引き抜くための回路をクランプ回路７として用いることができるという効果を奏する。   Furthermore, according to the present embodiment, the clamp circuit 7 includes the switch element 72 connected between the gate of the switching element 2 and the ground potential, so that a circuit for extracting the charge of the gate of the switching element 2 is provided. There is an effect that it can be used as the clamp circuit 7.

さらに、本実施の形態によれば、スイッチング素子２がオフ状態で、出力端子Ｔ２に接続された負荷４０とクランプ回路７とに定電流を流す定電流回路６をも受け、クランプ回路７のインピーダンスを、負荷４０のインピーダンスの１０倍以上に構成することにより、正常時におけるスイッチング素子２がオフ状態の出力端子Ｔ２の電圧Ｖｏｕｔと、スイッチング素子２がオフ状態で、且つ負荷オープン状態である場合のｃｌａｍｐ電圧とを明確に区別することができ、負荷オープン状態を精度良く検出することができるという効果を奏する。   Further, according to the present embodiment, the constant current circuit 6 that flows a constant current to the load 40 and the clamp circuit 7 connected to the output terminal T2 when the switching element 2 is off is also received, and the impedance of the clamp circuit 7 is Is configured to be 10 times or more the impedance of the load 40, so that the voltage Vout of the output terminal T2 when the switching element 2 is in the off state and the switching element 2 are in the off state and the load is open in the normal state. The clamp voltage can be clearly distinguished from each other, and the load open state can be accurately detected.

なお、本発明が上記各実施の形態に限定されず、本発明の技術思想の範囲内において、各実施の形態は適宜変更され得ることは明らかである。また、上記構成部材の数、位置、形状等は上記実施の形態に限定されず、本発明を実施する上で好適な数、位置、形状等にすることができる。なお、各図において、同一構成要素には同一符号を付している。   Note that the present invention is not limited to the above-described embodiments, and it is obvious that the embodiments can be appropriately changed within the scope of the technical idea of the present invention. In addition, the number, position, shape, and the like of the constituent members are not limited to the above-described embodiment, and can be set to a suitable number, position, shape, and the like in practicing the present invention. In each figure, the same numerals are given to the same component.

１ 負荷駆動回路（第１の実施の形態）
１ａ 負荷駆動回路（第２の実施の形態）
２ スイッチング素子
３ 制御回路
４ 昇圧回路
６ 定電流回路
７ クランプ回路
８ 第１のコンパレータ
９ 第２のコンパレータ
３０ 電源
４０ 負荷
７１ 抵抗
７２ スイッチ素子
Ｔ１ 電源端子（第１の端子）
Ｔ２ 出力端子（第２の端子） 1. Load drive circuit (first embodiment)
1a Load drive circuit (second embodiment)
DESCRIPTION OF SYMBOLS 2 Switching element 3 Control circuit 4 Booster circuit 6 Constant current circuit 7 Clamp circuit 8 1st comparator 9 2nd comparator 30 Power supply 40 Load 71 Resistance 72 Switch element T1 Power supply terminal (1st terminal)
T2 output terminal (second terminal)

Claims (5)

電源に接続される第１の端子と、負荷に接続される第２の端子と、前記第１の端子と前記第２の端子との間に接続されたスイッチング素子とを備えた負荷駆動回路であって、
前記第１の端子に入力される入力電圧よりも低い第１の基準電圧と前記第２の端子の電圧とを比較する第１のコンパレータと、
前記スイッチング素子がオフ状態で、且つ前記第２の端子に前記負荷が接続されていない負荷オープン状態である場合に、前記第２の端子の電圧を前記第１の基準電圧よりも高く、且つ前記入力電圧よりも低いクランプ電圧にクランプするクランプ回路とを具備することを特微とする負荷駆動回路。 A load driving circuit comprising a first terminal connected to a power source, a second terminal connected to a load, and a switching element connected between the first terminal and the second terminal. There,
A first comparator for comparing a first reference voltage lower than an input voltage input to the first terminal and a voltage of the second terminal;
When the switching element is in an OFF state and the load is in an open state where the load is not connected to the second terminal, the voltage of the second terminal is higher than the first reference voltage, and A load driving circuit comprising: a clamp circuit that clamps to a clamp voltage lower than an input voltage. 前記入力電圧よりも低く且つ前記クランプ電圧よりも高い第２の基準電圧と前記第２の端子の電圧とを比較する第２のコンパレータを具備することを特徴とする請求項１記載の負荷駆動回路。   2. The load driving circuit according to claim 1, further comprising a second comparator that compares a second reference voltage lower than the input voltage and higher than the clamp voltage with a voltage of the second terminal. . 前記クランプ回路は、前記スイッチング素子の制御端子とグランド電位との間に接続されたスイッチを具備することを特徴とする請求項１又は２記載の負荷駆動回路。   The load driving circuit according to claim 1, wherein the clamp circuit includes a switch connected between a control terminal of the switching element and a ground potential. 前記スイッチング素子がオフ状態で、前記第２の端子に接続された前記負荷と前記クランプ回路とに定電流を流す定電流回路を具備することを特徴とする請求項１乃至３のいずれかに記載の負荷駆動回路。   The constant current circuit which supplies a constant current to the load and the clamp circuit connected to the second terminal when the switching element is in an off state is provided. Load drive circuit. 前記クランプ回路のインピーダンスは、前記負荷のインピーダンスの１０倍以上に設定されていることを特徴とする請求項４記載の負荷駆動回路。   5. The load driving circuit according to claim 4, wherein the impedance of the clamp circuit is set to 10 times or more of the impedance of the load.
JP2011147111A 2011-07-01 2011-07-01 Load drive circuit Withdrawn JP2013016959A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2011147111A JP2013016959A (en) 2011-07-01 2011-07-01 Load drive circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011147111A JP2013016959A (en) 2011-07-01 2011-07-01 Load drive circuit

Publications (1)

Publication Number Publication Date
JP2013016959A true JP2013016959A (en) 2013-01-24

Family

ID=47689212

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011147111A Withdrawn JP2013016959A (en) 2011-07-01 2011-07-01 Load drive circuit

Country Status (1)

Country Link
JP (1) JP2013016959A (en)

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2014174761A1 (en) * 2013-04-24 2014-10-30 株式会社デンソー Led fault detection device
JP2016046543A (en) * 2014-08-19 2016-04-04 富士電機株式会社 Semiconductor device
EP3038223A1 (en) 2014-12-25 2016-06-29 Sanken Electric Co., Ltd. Load driving circuit
JP2016134832A (en) * 2015-01-21 2016-07-25 株式会社デンソー Load drive circuit
JP2016201661A (en) * 2015-04-09 2016-12-01 株式会社デンソー Inductive load driver
JP2017225045A (en) * 2016-06-16 2017-12-21 株式会社オートネットワーク技術研究所 Power supply control device
CN107528450A (en) * 2017-08-29 2017-12-29 深圳市稳先微电子有限公司 Voltage comparator, control chip and Switching Power Supply
CN108566702A (en) * 2018-06-29 2018-09-21 宁波伟依特照明电器有限公司 A kind of LED linear driving circuit
JP2020089095A (en) * 2018-11-27 2020-06-04 株式会社デンソー Switching power supply device
US20220216867A1 (en) * 2019-05-31 2022-07-07 Hitachi Astemo, Ltd. Electronic Circuit and Sensor System

Cited By (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2014174761A1 (en) * 2013-04-24 2014-10-30 株式会社デンソー Led fault detection device
JP2014216765A (en) * 2013-04-24 2014-11-17 株式会社デンソー Led anomaly detection device
JP2016046543A (en) * 2014-08-19 2016-04-04 富士電機株式会社 Semiconductor device
EP3038223A1 (en) 2014-12-25 2016-06-29 Sanken Electric Co., Ltd. Load driving circuit
CN105743475A (en) * 2014-12-25 2016-07-06 三垦电气株式会社 Load drive circuit
JP2016122965A (en) * 2014-12-25 2016-07-07 サンケン電気株式会社 Load drive circuit
US9444447B2 (en) 2014-12-25 2016-09-13 Sanken Electric Co., Ltd. Load drive circuit
JP2016134832A (en) * 2015-01-21 2016-07-25 株式会社デンソー Load drive circuit
JP2016201661A (en) * 2015-04-09 2016-12-01 株式会社デンソー Inductive load driver
JP2017225045A (en) * 2016-06-16 2017-12-21 株式会社オートネットワーク技術研究所 Power supply control device
WO2017217289A1 (en) * 2016-06-16 2017-12-21 株式会社オートネットワーク技術研究所 Power supply control device
CN109314508A (en) * 2016-06-16 2019-02-05 株式会社自动网络技术研究所 Power supply control apparatus
US10601418B2 (en) 2016-06-16 2020-03-24 Autonetworks Technologies, Ltd. Power supply control device
CN107528450A (en) * 2017-08-29 2017-12-29 深圳市稳先微电子有限公司 Voltage comparator, control chip and Switching Power Supply
CN108566702A (en) * 2018-06-29 2018-09-21 宁波伟依特照明电器有限公司 A kind of LED linear driving circuit
CN108566702B (en) * 2018-06-29 2024-02-27 宁波伟依特照明电器有限公司 LED linear driving circuit
JP2020089095A (en) * 2018-11-27 2020-06-04 株式会社デンソー Switching power supply device
US20220216867A1 (en) * 2019-05-31 2022-07-07 Hitachi Astemo, Ltd. Electronic Circuit and Sensor System
US12047062B2 (en) * 2019-05-31 2024-07-23 Hitachi Astemo, Ltd. Electronic circuit and sensor system

Similar Documents

Publication Publication Date Title
JP2013016959A (en) Load drive circuit
US8427804B2 (en) Power amplifier
US9444447B2 (en) Load drive circuit
TW200605483A (en) Inductive load current control circuit and power supply apparatus
US10637237B2 (en) Power switch circuit and power circuit with the same
JPWO2017006996A1 (en) Drive device
US20110227640A1 (en) Power supply device
US9705281B2 (en) Semiconductor light source driving apparatus
US20200195127A1 (en) Protection circuit with a cut-off switch for power systems
CN102809964B (en) Voltage detection circuit, ECU, automobile with ECU
US10797481B2 (en) Reverse connection protection circuit and load system
JP2016143799A (en) Abnormality detection circuit
US9490800B2 (en) Control circuit of semiconductor switching element
US9793709B2 (en) Current drivers that utilize short circuit protection
US20090174391A1 (en) Zero current detector for a dc-dc converter
WO2015064206A1 (en) Semiconductor device
US8994323B2 (en) Charging circuit and control method therefor
JP5953099B2 (en) Load control and protection system, and operation and use thereof
JP2012007992A (en) Switch device and testing apparatus
US20160105122A1 (en) Synchronous rectification controller and power converter using the same
US10707856B2 (en) MOS power transistors in parallel channel configuration
JP2013026769A (en) Device for controlling switching element
CN105322789A (en) Regulator circuit
US7936216B2 (en) True current limiting
CN108107377B (en) Power supply monitoring circuit, monitoring method and switching power supply

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20140902