JP2013009516A - Switching power circuit - Google Patents

Switching power circuit Download PDF

Info

Publication number
JP2013009516A
JP2013009516A JP2011140513A JP2011140513A JP2013009516A JP 2013009516 A JP2013009516 A JP 2013009516A JP 2011140513 A JP2011140513 A JP 2011140513A JP 2011140513 A JP2011140513 A JP 2011140513A JP 2013009516 A JP2013009516 A JP 2013009516A
Authority
JP
Japan
Prior art keywords
signal
output
circuit
input
modulation
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2011140513A
Other languages
Japanese (ja)
Inventor
Shunsuke Miwa
俊介 美和
Kou Kou
虹 高
林 ▲ケイ▼
Kei Hayashi
Haruo Kobayashi
春夫 小林
Takeshi Omori
武志 大森
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Gunma University NUC
Asahi Kasei Electronics Co Ltd
Original Assignee
Gunma University NUC
Asahi Kasei Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Gunma University NUC, Asahi Kasei Electronics Co Ltd filed Critical Gunma University NUC
Priority to JP2011140513A priority Critical patent/JP2013009516A/en
Publication of JP2013009516A publication Critical patent/JP2013009516A/en
Withdrawn legal-status Critical Current

Links

Images

Abstract

PROBLEM TO BE SOLVED: To provide a switching power circuit that implements a higher response speed by employing a single-inductor multiple-output DC/DC conversion circuit using ΔΣ modulation control, and reduces the effect of cross regulation.SOLUTION: When an input voltage is input into a single-inductor dual-output DC/DC conversion circuit 150, output voltages are subjected to ΔΣ modulation control via first and second error amplifiers 151 and 152, first and second ΔΣ modulation circuits 153 and 154, and a drive circuit 155, and the single-inductor dual-output DC/DC conversion circuit 150 produces output voltages. The ΔΣ modulation control is characterized in that a pulse density of the outputs changes in proportion to the input signal.

Description

本発明は、スイッチング電源回路に関し、より詳細には、ΔΣ変調制御を用いた単一インダクタ多出力ＤＣ／ＤＣ変換回路を備えてさらなる早い応答速度を実現し、かつクロスレギュレーションの影響を小さくするようにしたスイッチング電源回路に関する。   The present invention relates to a switching power supply circuit, and more particularly to provide a single inductor multi-output DC / DC conversion circuit using ΔΣ modulation control so as to achieve a faster response speed and reduce the influence of cross regulation. The present invention relates to a switching power supply circuit.

近年の電子機器は、小型でありながらも高性能化や多機能化が進んでおり、これらの電子機器の電源は、入力電圧変動及び負荷変動などの外乱に対する高い出力電圧安定性や高速な電圧変調などといった高い性能が求められている。   In recent years, electronic devices have been improved in size and performance in spite of their small size. The power supplies of these electronic devices have high output voltage stability and high-speed voltage against disturbances such as input voltage fluctuation and load fluctuation. High performance such as modulation is required.

また、家庭用電源からＡＣ／ＤＣパワーサプライを用いてパソコンなどのＤＣ入力機器を用いる場合には、交流電源から平滑回路を用いてＡＣ整流を行なうが、非安定な直流電流しか得られないので、ＤＣ／ＤＣコンバータを用いて安定な直流電流を得る必要がある。そのためには、ＤＣ入力機器に各ＩＣの駆動電圧を生成するためのＤＣ／ＤＣコンバータが組み込まれている。これらのＤＣ／ＤＣコンバータの求められる性能としては、高効率化や高速過渡応答などがある。これらを要求に答えるためには、ＤＣ／ＤＣコンバータの制御部から改善しなければならない。また、ＤＣ／ＤＣコンバータには小型化や低コスト化が求められている。そのためには、ＤＣ／ＤＣコンバータのパワーステージから改善しなければならない。   In addition, when a DC input device such as a personal computer is used from a household power source using an AC / DC power supply, AC rectification is performed from the AC power source using a smoothing circuit, but only an unstable DC current can be obtained. It is necessary to obtain a stable direct current using a DC / DC converter. For this purpose, a DC / DC converter for generating a driving voltage for each IC is incorporated in the DC input device. The required performance of these DC / DC converters includes high efficiency and fast transient response. In order to meet these requirements, the control unit of the DC / DC converter must improve. Further, the DC / DC converter is required to be downsized and reduced in cost. For that purpose, it is necessary to improve from the power stage of the DC / DC converter.

従来から知られているスイッチング電源装置として、ＰＷＭ制御によるＤＣ／ＤＣコンバータがある。このＰＷＭ制御によるＤＣ／ＤＣコンバータは、入力電圧を降圧又は昇圧するためのスイッチング素子やインダクタを含み、パルス幅が入力信号に比例したＰＷＭ信号によりスイッチング素子のオンオフを制御するＰＷＭ変調器を備えている。   As a conventionally known switching power supply device, there is a DC / DC converter by PWM control. This DC / DC converter by PWM control includes a switching element and an inductor for stepping down or boosting an input voltage, and includes a PWM modulator for controlling on / off of the switching element by a PWM signal whose pulse width is proportional to the input signal. Yes.

このＰＷＭ制御によるＤＣ／ＤＣコンバータは、入力信号が変化したとき、出力電圧が所望の電圧に到達するまでの時間が長く、つまり、応答速度が遅いことが知られている。また、この種のＰＷＭ制御に代えて、応答速度が速いスイッチング電源装置として、ΔΣ（デルタ・シグマ）変調信号によりスイッチング素子のオンオフを制御するΔΣ変調器を備えたＤＣ／ＤＣコンバータが知られている（例えば、特許文献１参照）。   This DC / DC converter by PWM control is known to have a long time until the output voltage reaches a desired voltage when the input signal changes, that is, the response speed is slow. Also, instead of this type of PWM control, a DC / DC converter having a ΔΣ modulator that controls on / off of a switching element by a ΔΣ (delta sigma) modulation signal is known as a switching power supply device with a fast response speed. (For example, refer to Patent Document 1).

また、近年、携帯電話を始め、電子機器の多機能化が進み、一つの電子機器に多くの電子部品が搭載されている。また、電子機器の小型化の要求もあり、単一のバッテリーで駆動される電子機器が普及しつつある。   In recent years, electronic devices such as mobile phones have become more multifunctional, and many electronic components are mounted on one electronic device. In addition, there is a demand for downsizing of electronic devices, and electronic devices driven by a single battery are becoming popular.

ところで、電子機器における各電子部品は、駆動するための電源電圧が異なるので、単一のバッテリーで電力を供給するためには、単一のバッテリーの電圧から各電子部品を駆動するための電源電圧を生成するＤＣ／ＤＣコンバータが、電子部品ごとに必要となる。ところが、電子部品ごとにＤＣ／ＤＣコンバータを用意することは、部品数の増加を招くという問題がある。そこで、電子部品ごとにＤＣ／ＤＣコンバータを用意するのではなく、インダクタを共有化、つまり、単一のインダクタで構成し、複数の電源電圧を生成する多出力電源装置が知られている（例えば、特許文献２参照）。   By the way, since each electronic component in an electronic device has a different power supply voltage for driving, in order to supply power with a single battery, the power supply voltage for driving each electronic component from the voltage of a single battery The DC / DC converter that generates the voltage is required for each electronic component. However, preparing a DC / DC converter for each electronic component has the problem of increasing the number of components. Therefore, instead of preparing a DC / DC converter for each electronic component, there is known a multi-output power supply device that shares an inductor, that is, is configured with a single inductor and generates a plurality of power supply voltages (for example, , See Patent Document 2).

ΔΣ変調は、アナログ信号をデジタル符号に変換する際に、高速で標本化した量子化雑音のパワースペクトル密度（ＰＳＤ）分布の形状を整形して通過帯域のダイナミックレンジを向上させるようにしたものである。   ΔΣ modulation improves the passband dynamic range by shaping the shape of the power spectrum density (PSD) distribution of quantization noise sampled at high speed when converting an analog signal into a digital code. is there.

ΔΣ変調を用いたＤＣ／ＤＣコンバータは、電源の出力に応じてスイッチング周波数が変化する性質があり、この特徴を生かして電源の設計をすることで、スイッチング電源の出力状態に変化のない定常状態のときには、スイッチング電源のスイッチング周波数が低くなってスイッチングロスが低減される。一方、電源の出力が変化する過渡状態のとき、スイッチング電源のスイッチング周波数が高くなって負荷や出力電圧の急激な変化に対して高速な応答が可能となるといった動作が可能となる。   A DC / DC converter using ΔΣ modulation has the property that the switching frequency changes according to the output of the power supply. By designing the power supply by taking advantage of this characteristic, the output state of the switching power supply does not change. In this case, the switching frequency of the switching power supply is lowered and the switching loss is reduced. On the other hand, in a transient state in which the output of the power supply changes, an operation is possible in which the switching frequency of the switching power supply becomes high and a high-speed response is possible to a sudden change in load or output voltage.

また、特に軽負荷時にスイッチング周波数が低下して電源効率が高くなる特徴がある。近年の電子機器・装置、例えば、ファクシミリ、電話機、コピー機、その他ＯＡ機器や家電製品などは、本来の動作時以外の待機時にも電源を供給する必要のあるものが多くなってきている。このような電子機器の低消費電力化に対してもΔΣ変調方式のスイッチング電源回路は有効である。   In addition, the switching frequency is lowered and the power supply efficiency is increased particularly at light loads. In recent years, electronic devices and apparatuses, such as facsimiles, telephones, copiers, other office automation equipment and home appliances, are increasingly required to supply power during standby other than during their original operation. A ΔΣ modulation switching power supply circuit is also effective in reducing the power consumption of such electronic devices.

図１（ａ），（ｂ）は、従来の多出力ＤＣ／ＤＣコンバータを示す構成回路図で、図１（ａ）は、多出力ＤＣ／ＤＣコンバータの構成回路図で、図１（ｂ）は、図１（ａ）に示された制御回路の具体的な回路構成図である。この図１（ａ），（ｂ）は、特許文献２に記載されたもので、単一インダクタとＰＷＭ制御を用いた多出力ＤＣ／ＤＣコンバータである。   1A and 1B are configuration circuit diagrams showing a conventional multi-output DC / DC converter, and FIG. 1A is a configuration circuit diagram of the multi-output DC / DC converter, and FIG. These are the concrete circuit block diagrams of the control circuit shown by Fig.1 (a). FIGS. 1A and 1B are described in Patent Document 2, and are a multi-output DC / DC converter using a single inductor and PWM control.

図１（ａ）に示された多出力ＤＣ／ＤＣコンバータは、入力直流電源１に接続され入力直流電圧Ｅｉが入力されている。この多出力ＤＣ／ＤＣコンバータには、ＮチャネルＭＯＳＦＥＴの第１の主スイッチ２１、ＰチャネルＭＯＳＦＥＴの第２の主スイッチ２２、インダクタ３１、ダイオードの第１の整流手段５１、コンデンサの第１の平滑手段６１、ダイオードの第２の整流手段５２、コンデンサの第２の平滑手段６２、及び第１の主スイッチ２１と第２の主スイッチ２２をそれぞれ所定のオン期間とオフ期間で駆動する制御回路８１が設けられている。第１の平滑手段６１の両端には第１の負荷７１が接続され、昇圧出力電圧Ｖｏ１が第１の負荷７１へ出力される。第２の平滑手段６２の両端には第２の負荷７２が接続され、反転出力電圧Ｖｏ２が第２の負荷７２へ出力される。入出力条件は、Ｖｏ１＞Ｅｉ＞０＞Ｖｏ２ である。第２の主スイッチ２２がオン状態の時、第１の主スイッチ２１とインダクタ３１と第１の整流手段５１と第１の平滑手段６１が、昇圧コンバータとして動作する。一方、第１の主スイッチ２１がオン状態の時は、第２の主スイッチ２２とインダクタ３１と第２の整流手段５２と第２の平滑手段６２が反転コンバータとして動作する。   The multi-output DC / DC converter shown in FIG. 1A is connected to an input DC power supply 1 and receives an input DC voltage Ei. This multi-output DC / DC converter includes an N-channel MOSFET first main switch 21, a P-channel MOSFET second main switch 22, an inductor 31, a diode first rectifier 51, and a capacitor first smoothing. A control circuit 81 for driving the means 61, the second rectifying means 52 for the diode, the second smoothing means 62 for the capacitor, and the first main switch 21 and the second main switch 22 in a predetermined on-period and off-period, respectively. Is provided. A first load 71 is connected to both ends of the first smoothing means 61, and a boosted output voltage Vo <b> 1 is output to the first load 71. A second load 72 is connected to both ends of the second smoothing means 62, and an inverted output voltage Vo <b> 2 is output to the second load 72. The input / output conditions are Vo1> Ei> 0> Vo2. When the second main switch 22 is in the ON state, the first main switch 21, the inductor 31, the first rectifying means 51, and the first smoothing means 61 operate as a boost converter. On the other hand, when the first main switch 21 is in the ON state, the second main switch 22, the inductor 31, the second rectifying means 52, and the second smoothing means 62 operate as an inverting converter.

図１（ｂ）において、抵抗８０１と抵抗８０２は昇圧出力電圧Ｖｏ１を検出し、抵抗８０３と抵抗８０４は反転出力電圧Ｖｏ２を検出する。各検出電圧は、誤差増幅器８０５及び誤差増幅器８０６によって基準電圧源８０７の基準電圧とそれぞれ比較され、昇圧出力用誤差信号Ｖｅ１と反転出力用誤差信号Ｖｅ２がそれぞれ出力される。抵抗８０１〜８０４、誤差増幅器８０５、誤差増幅器８０６及び基準電圧源８０７により、検出回路９０が構成されている。発振回路８０８は、所定の周期で電位が増減する三角波電圧Ｖｔと、三角波電圧Ｖｔが増加している時に“Ｈ”となり、減少している時に“Ｌ”となる信号Ｖｔ１を出力する。比較器８０９は昇圧出力用誤差信号Ｖｅ１と三角波電圧Ｖｔとを比較する。比較器８１０は反転出力用誤差信号Ｖｅ２と三角波電圧Ｖｔとを比較する。各比較器８０９，８１０の出力信号は、それぞれＡＮＤ回路８１１及び８１２によって信号Ｖｔ１との論理積を示す信号Ｖ１及び信号Ｖ２として出力される。ここで、信号Ｖ１は昇圧出力用パルス信号であり、信号Ｖ２は反転出力用パルス信号である。比較器８０９，８１０とＡＮＤ回路８１１，８１２とによりＰＷＭ回路９１が構成されている。分周回路であるＴフリップフロップ８１３には信号Ｖｔ１が入力され、信号Ｖｔ２を出力する。ＯＲ回路８１４には信号Ｖ１と信号Ｖｔ２が入力され、駆動信号Ｖｇ２１を出力する。駆動信号Ｖｇ２１はＮチャネルＭＯＳＦＥＴである第１の主スイッチ２１を駆動し、“Ｈ”で第１の主スイッチ２１をオン状態にする。ＮＯＲ回路８１５は信号Ｖ２と信号Ｖｔ２の反転信号が入力され、駆動信号Ｖｇ２２を出力する。駆動信号Ｖｇ２２はＰチャネルＭＯＳＦＥＴである第２の主スイッチ２２を駆動し、“Ｌ”で第２の主スイッチ２２をオン状態にする。駆動信号Ｖｇ２１と駆動信号Ｖｇ２２が主スイッチ駆動信号である。ＯＲ回路８１４及びＮＯＲ回路８１５により論理回路９２が構成されている。   In FIG. 1B, a resistor 801 and a resistor 802 detect a boosted output voltage Vo1, and a resistor 803 and a resistor 804 detect an inverted output voltage Vo2. Each detected voltage is compared with the reference voltage of the reference voltage source 807 by the error amplifier 805 and the error amplifier 806, respectively, and a boost output error signal Ve1 and an inverted output error signal Ve2 are output. The resistors 801 to 804, the error amplifier 805, the error amplifier 806, and the reference voltage source 807 constitute a detection circuit 90. The oscillation circuit 808 outputs a triangular wave voltage Vt whose potential increases or decreases in a predetermined cycle, and a signal Vt1 which becomes “H” when the triangular wave voltage Vt increases and becomes “L” when it decreases. The comparator 809 compares the boost output error signal Ve1 and the triangular wave voltage Vt. The comparator 810 compares the inverted output error signal Ve2 with the triangular wave voltage Vt. The output signals of the comparators 809 and 810 are output as AND signals 811 and 812, respectively, as a signal V1 and a signal V2 indicating a logical product with the signal Vt1. Here, the signal V1 is a boost output pulse signal, and the signal V2 is an inverted output pulse signal. The comparators 809 and 810 and the AND circuits 811 and 812 constitute a PWM circuit 91. A signal Vt1 is input to a T flip-flop 813 which is a frequency dividing circuit, and a signal Vt2 is output. The OR circuit 814 receives the signal V1 and the signal Vt2, and outputs a drive signal Vg21. The drive signal Vg21 drives the first main switch 21, which is an N-channel MOSFET, and turns on the first main switch 21 with "H". The NOR circuit 815 receives the signal V2 and the inverted signal of the signal Vt2, and outputs a drive signal Vg22. The drive signal Vg22 drives the second main switch 22 which is a P-channel MOSFET, and turns on the second main switch 22 with “L”. The drive signal Vg21 and the drive signal Vg22 are main switch drive signals. The OR circuit 814 and the NOR circuit 815 constitute a logic circuit 92.

また、ΔΣ変調器を用いたスイッチング電源については、例えば、特許文献３に記載されている。この特許文献３に記載のものは、ΔΣ変調器のサンプリング信号の周波数を電源の出力に応じて制御することが可能なスイッチング電源に関するものである。   A switching power supply using a ΔΣ modulator is described in Patent Document 3, for example. The one described in Patent Document 3 relates to a switching power supply that can control the frequency of a sampling signal of a ΔΣ modulator in accordance with the output of the power supply.

また、ΔΣ変調器については、例えば、特許文献４及び５に記載されている。この特許文献４及び５に記載のものは、乗算器が不要で回路規模が小さく、高速動作や多チャンネル・タイムシェア使用の可能な高次のデジタルΔΣ変調器に関するものである。また、例えば、特許文献６及び７にもΔΣ変調器について開示されている。また、特許文献８のものは、バックブースト動作の可能な正負の出力を備えた単一インダクタバックブーストコンバータに関するものである。また、非特許文献１及び２には、単一インダクタ正負２出力ＤＣ−ＤＣコンバータが記載されている。   The ΔΣ modulator is described in Patent Documents 4 and 5, for example. The ones described in Patent Documents 4 and 5 relate to a high-order digital ΔΣ modulator that does not require a multiplier, has a small circuit scale, and can be operated at high speed and can use a multi-channel time share. For example, Patent Documents 6 and 7 also disclose a ΔΣ modulator. Patent Document 8 relates to a single inductor buck-boost converter having positive and negative outputs capable of buck-boost operation. Non-Patent Documents 1 and 2 describe single inductor positive / negative two-output DC-DC converters.

特開２００８−９９３６２号公報JP 2008-99362 A 特開２００３−１６４１４３号公報JP 2003-164143 A 特開２００２−３００７７２号公報JP 2002-300772 A 特開平７−２２９５２号公報Japanese Patent Laid-Open No. 7-22951 特開２００２−９６２４号公報JP 2002-9624 A 再表２００７／６６４３１号公報Table 2007/66431 特開２００８−９９０３５号公報JP 2008-99035 A 特開２０１０−４５９６６号公報JP 2010-45966 A

電気情報通信学会論文「擬似連続モードを用いた単一インダクタ正負２出力ＤＣ−ＤＣコンバータの検討」（津志田健吾他８名 第２２回 回路とシステム（軽井沢）ワークショップ）IEICE paper “Study of single-inductor positive-negative two-output DC-DC converter using quasi-continuous mode” (Kenji Tsushida et al. 8th 22nd Circuit and System (Karuizawa) Workshop) 第２２回 回路とシステム軽井沢ワークショップ「単一インダクタンス２出力ＤＣ−ＤＣコンバータの検討」（津志田健吾他１３名 ４．１９〜２０、２０１０）The 22nd Circuit and System Karuizawa Workshop "Study of Single Inductance 2 Output DC-DC Converter" (Tenshi Kenji et al., 13 people 4.19-20, 2010)

しかしながら、上述した特許文献１に記載のＤＣ／ＤＣコンバータは、単一インダクタ多出力ＤＣ／ＤＣコンバータではない。また、特許文献２に記載の単一インダクタ多出力電源装置は、ＰＷＭ信号によりスイッチング素子のオンオフを制御しており、入力信号や負荷に変動があったとき、定常状態に収束するまでの応答速度が遅いという問題があった。   However, the DC / DC converter described in Patent Document 1 described above is not a single inductor multi-output DC / DC converter. The single-inductor multiple-output power supply device described in Patent Document 2 controls on / off of the switching element by a PWM signal, and when the input signal or load varies, the response speed until convergence to a steady state There was a problem that was slow.

また、多出力ＤＣ／ＤＣコンバータにおいて、時分割で行っている複数の出力の昇降圧動作を一つの出力端子の出力電圧の昇降圧動作から他の出力端子の出力電圧の昇降圧動作に切り替えたとき、前の昇降圧動作時にインダクタに充電した充電電流が、他の出力端子に漏れるという問題がある。すなわち、一つの出力端子に転送すべき充電電流が、他の出力端子に転送されるクロスレギュレーションの影響が大きいという問題がある。   In the multi-output DC / DC converter, the step-up / step-down operation of a plurality of outputs performed in a time division manner is switched from the step-up / step-down operation of the output voltage of one output terminal to the step-up / step-down operation of the output voltage of the other output terminal. There is a problem that the charging current charged in the inductor during the previous step-up / step-down operation leaks to other output terminals. That is, there is a problem in that the charging current to be transferred to one output terminal is greatly influenced by cross regulation transferred to the other output terminal.

また、上述した特許文献３に記載のΔΣ変調器を用いたスイッチング電源は、単一インダクタ多出力ＤＣ／ＤＣコンバータではない。また、上述した特許文献４乃至７に記載のΔΣ変調器は、ＤＣ／ＤＣ変換回路を備えたスイッチング電源回路に適用することについては何ら開示されていない。   Further, the switching power supply using the ΔΣ modulator described in Patent Document 3 described above is not a single inductor multi-output DC / DC converter. Further, the above-described ΔΣ modulator described in Patent Documents 4 to 7 is not disclosed at all for application to a switching power supply circuit including a DC / DC conversion circuit.

つまり、上述した各特許文献のいずれにもΔΣ変調制御を用いた単一インダクタ多出力ＤＣ／ＤＣ変換回路を備えてなるスイッチング電源回路については何ら開示されていない。   In other words, none of the above-described patent documents discloses a switching power supply circuit including a single inductor multiple output DC / DC conversion circuit using ΔΣ modulation control.

本発明は、このような問題に鑑みてなされたもので、その目的とするところは、ΔΣ変調制御を用いた単一インダクタ多出力ＤＣ／ＤＣ変換回路を備えてさらなる早い応答速度を実現し、かつクロスレギュレーションの影響を小さくするようにしたスイッチング電源回路を提供することにある。   The present invention has been made in view of such problems, and the object of the present invention is to provide a single inductor multi-output DC / DC conversion circuit using ΔΣ modulation control to achieve a further faster response speed, Another object is to provide a switching power supply circuit in which the influence of cross regulation is reduced.

本発明は、このような目的を達成するためになされたもので、請求項１に記載の発明は、単一インダクタ多出力ＤＣ／ＤＣ変換回路を制御するスイッチング電源回路において、入力信号を出力信号に変換する単一インダクタ多出力ＤＣ／ＤＣ変換回路と、該単一インダクタ多出力ＤＣ／ＤＣ変換回路の前記出力信号を入力し、該単一インダクタ多出力ＤＣ／ＤＣ変換回路を制御するΔΣ変調回路とを備えていることを特徴とする。   The present invention has been made to achieve such an object, and the invention according to claim 1 is directed to a switching power supply circuit for controlling a single inductor multi-output DC / DC converter circuit. A single inductor multi-output DC / DC converter circuit for conversion into a single inductor multi-output DC / DC converter circuit, and ΔΣ modulation for controlling the single inductor multi-output DC / DC converter circuit by inputting the output signal of the single inductor multi-output DC / DC converter circuit And a circuit.

また、請求項２に記載の発明は、請求項１に記載の発明において、前記ΔΣ変調回路が、フィードフォワード型ΔΣ変調回路であることを特徴とする。   According to a second aspect of the present invention, in the first aspect of the present invention, the ΔΣ modulation circuit is a feedforward type ΔΣ modulation circuit.

また、請求項３に記載の発明は、請求項２に記載の発明において、前記フィードフォワード型ΔΣ変調回路の信号伝達関数が１であり、該フィードフォワード型ΔΣ変調回路より出力されるパルス密度変調信号に遅延がなく、該遅延に起因する出力電圧波形のリップルが低減されることを特徴とする。   According to a third aspect of the invention, in the invention of the second aspect, the signal transfer function of the feedforward type ΔΣ modulation circuit is 1, and the pulse density modulation output from the feedforward type ΔΣ modulation circuit There is no delay in the signal, and the ripple of the output voltage waveform caused by the delay is reduced.

また、請求項４に記載の発明は、請求項２又は３に記載の発明において、前記単一インダクタ多出力ＤＣ／ＤＣ変換回路が、単一インダクタｎ出力ＤＣ／ＤＣ変換回路であって、該単一インダクタｎ出力ＤＣ／ＤＣ変換回路の出力電圧に対応する分圧電圧との差分を増幅した誤差信号をｎ個の前記フィードフォワード型ΔΣ変調回路に出力するｎ個のエラーアンプと、前記ｎ個のフィードフォワード型ΔΣ変調回路より出力されたパルス密度変調信号が入力されるドライブ回路とを備えていることを特徴とする。   The invention according to claim 4 is the invention according to claim 2 or 3, wherein the single inductor multiple output DC / DC conversion circuit is a single inductor n output DC / DC conversion circuit, N error amplifiers for outputting an error signal obtained by amplifying a difference from a divided voltage corresponding to an output voltage of a single inductor n output DC / DC conversion circuit to n feedforward type ΔΣ modulation circuits; And a drive circuit to which the pulse density modulation signal output from each feedforward type ΔΣ modulation circuit is input.

また、請求項５に記載の発明は、請求項２，３又は４に記載の発明において、前記フィードフォワード型ΔΣ変調回路の次数が１次であることを特徴とする。   The invention described in claim 5 is the invention described in claim 2, 3 or 4, characterized in that the order of the feedforward type ΔΣ modulation circuit is the first order.

また、請求項６に記載の発明は、請求項５に記載の発明において、前記フィードフォワード型ΔΣ変調回路が、低い周波数の入力アナログ信号を通過させる積分器と、該積分器の出力側に接続された加算器と、該加算器の出力側に接続された量子化器と、該量子化器の出力側に接続され、該量子化器の出力デジタル信号をアナログ信号に変換して前記積分器にフィードバックするデジタル／アナログ変換回路と、前記入力アナログ信号から前記デジタル／アナログ変換回路から出力されたアナログ信号を減算する減算器と、前記入力アナログ信号を直接前記加算器に入力させるフィードフォワードパスとを備えていることを特徴とする。   According to a sixth aspect of the present invention, in the fifth aspect of the present invention, the feedforward type ΔΣ modulation circuit is connected to an integrator that passes an input analog signal having a low frequency and to an output side of the integrator. An adder, a quantizer connected to an output side of the adder, and an integrator connected to an output side of the quantizer to convert an output digital signal of the quantizer into an analog signal. A digital / analog conversion circuit that feeds back to the input analog signal, a subtracter that subtracts the analog signal output from the digital / analog conversion circuit from the input analog signal, and a feedforward path that directly inputs the input analog signal to the adder. It is characterized by having.

また、請求項７に記載の発明は、請求項６に記載の発明において、前記減算器が、第１のスイッチを備え、前記入力アナログ信号と前記出力デジタル信号をデジタル／アナログ変換した信号との差分をとり、前記積分器が、第２のスイッチと容量と第１の演算増幅器とを備え、前記差分を積分した差分積分信号を出力し、前記加算器が、前記入力アナログ信号がフィードフォワードパスにより入力される第１の抵抗と前記積分器の出力が入力される第２の抵抗と第２の演算増幅器と帰還抵抗とを備え、前記量子化器が、コンパレータとフリップフロップとを備え、量子化基準信号と前記加算器の信号レベルを大小比較して量子化信号を出力し、前記デジタル／アナログ変換回路が、２つの基準信号を選択する２つの第３のスイッチを備え、前記量子化信号である前記出力デジタル信号を帰還して前記量子化信号に同期して、前記出力デジタル信号の論理値に応じた基準信号を前記第３のスイッチにより選択し、前記出力デジタル信号をデジタル／アナログ変換した信号を生成するものであることを特徴とする。   The invention according to claim 7 is the invention according to claim 6, wherein the subtractor includes a first switch, and the input analog signal and a signal obtained by digital / analog conversion of the output digital signal are obtained. Taking the difference, the integrator includes a second switch, a capacitor, and a first operational amplifier, and outputs a difference integration signal obtained by integrating the difference. The adder is configured to feed the input analog signal into a feedforward path. A second resistor to which the output of the integrator is input, a second operational amplifier, and a feedback resistor, and the quantizer includes a comparator and a flip-flop, The quantized reference signal and the signal level of the adder are compared in magnitude to output a quantized signal, and the digital / analog converter circuit includes two third switches for selecting two reference signals. The output digital signal which is a quantized signal is fed back and synchronized with the quantized signal, a reference signal corresponding to the logical value of the output digital signal is selected by the third switch, and the output digital signal is digitally / Analog-converted signal is generated.

また、請求項８に記載の発明は、請求項２，３又は４に記載の発明において、前記フィードフォワード型ΔΣ変調回路の次数が２次であることを特徴とする。   The invention described in claim 8 is characterized in that, in the invention described in claim 2, 3 or 4, the order of the feedforward type ΔΣ modulation circuit is second order.

また、請求項９に記載の発明は、請求項８に記載の発明において、前記フィードフォワード型ΔΣ変調回路が、低い周波数の入力アナログ信号を通過させる１段目の積分器と、該１段目の積分器の出力側に接続された２段目の積分器と、該２段目の積分器の出力側に接続された加算器と、該加算器の出力側に接続された量子化器と、該量子化器の出力側に接続され、該量子化器の出力デジタル信号をアナログ信号に変換して前記１段目の積分器にフィードバックするデジタル／アナログ変換回路と、前記入力アナログ信号から前記デジタル／アナログ変換回路より出力されたアナログ信号を減算する減算器と、前記入力アナログ信号を直接前記加算器に入力させる第１のフィードフォワードパスと、前記１段目の積分器からの出力信号を前記加算器に直接入力する第２のフィードフォワードパスとを備えていることを特徴とする。   The invention according to claim 9 is the invention according to claim 8, wherein the feedforward type ΔΣ modulation circuit includes a first-stage integrator that passes an input analog signal having a low frequency, and the first-stage integrator. A second stage integrator connected to the output side of the integrator, an adder connected to the output side of the second stage integrator, and a quantizer connected to the output side of the adder, A digital / analog conversion circuit that is connected to the output side of the quantizer, converts an output digital signal of the quantizer into an analog signal, and feeds back to the integrator in the first stage; A subtracter that subtracts the analog signal output from the digital / analog conversion circuit, a first feedforward path that directly inputs the input analog signal to the adder, and an output signal from the first-stage integrator. The above And a second feed-forward path that directly inputs to the calculator.

また、請求項１０に記載の発明は、請求項９に記載の発明において、前記減算器が、第１のスイッチを備え、前記入力アナログ信号と前記出力デジタル信号をデジタル／アナログ変換した信号との差分をとり、前記１段目の積分器が、第２のスイッチと第１の容量と第１の演算増幅器とを備え、前記差分を積分した差分積分信号を出力し、前記１段目の積分器が、第３のスイッチと第２の容量と第２の演算増幅器とを備え、前記１段目の積分器の出力を積分し、前記加算器が、前記入力アナログ信号が第１のフィードフォワードパスより入力される第１の抵抗と前記１段目の積分器の出力が第２のフィードフォワードパスより入力される第２の抵抗と前記２段目の積分器の出力が入力される第３の抵抗と第３の演算増幅器と帰還抵抗とを備え、前記量子化器が、コンパレータとフリップフロップとを備え、量子化基準信号と前記加算器の信号レベルを大小比較して量子化信号を出力し、
前記デジタル／アナログ変換回路が、２つの基準信号を選択する２つの第４のスイッチを備え、前記量子化信号である前記出力デジタル信号を帰還して前記量子化信号に同期して、前記出力デジタル信号の論理値に応じた基準信号を前記第４のスイッチにより選択し、前記出力デジタル信号をデジタル／アナログ変換した信号を生成することを特徴とする。 According to a tenth aspect of the present invention, in the invention according to the ninth aspect, the subtractor includes a first switch, and the input analog signal and a signal obtained by digital / analog conversion of the output digital signal are obtained. Taking the difference, the first-stage integrator includes a second switch, a first capacitor, and a first operational amplifier, and outputs a difference integration signal obtained by integrating the difference, and the first-stage integration And a third switch, a second capacitor, and a second operational amplifier, integrating the output of the first-stage integrator, and the adder, wherein the input analog signal is a first feedforward. The first resistor input from the path and the output of the first-stage integrator are input to the second resistor input from the second feed-forward path and the output of the second-stage integrator are input third. Resistor, third operational amplifier and feedback resistor The quantizer comprises a comparator and a flip-flop, the signal level of the quantized reference signal and the adder and compares outputs a quantized signal,
The digital / analog conversion circuit includes two fourth switches for selecting two reference signals, feeds back the output digital signal that is the quantized signal, synchronizes with the quantized signal, and outputs the output digital signal A reference signal corresponding to a logical value of the signal is selected by the fourth switch, and a signal obtained by digital / analog conversion of the output digital signal is generated.

また、請求項１１に記載の発明は、請求項２，３又は４に記載の発明において、前記フィードフォワード型ΔΣ変調回路の次数がＮ次（Ｎは３以上の整数）あることを特徴とする。   The invention described in claim 11 is characterized in that, in the invention described in claim 2, 3 or 4, the order of the feedforward type ΔΣ modulation circuit is Nth order (N is an integer of 3 or more). .

また、請求項１２に記載の発明は、請求項１１に記載の発明において、前記フィードフォワード型ΔΣ変調回路が、１段目からＮ段目までカスケード接続される１段目乃至Ｎ段目の積分器と、該Ｎ段目の積分器の出力側に接続された加算器と、該加算器の出力側に接続された量子化器と、該量子化器の出力側に接続され、該量子化器の出力デジタル信号をアナログ信号に変換して前記１段目の積分器にフィードバックするデジタル／アナログ変換回路と、前記入力アナログ信号から前記デジタル／アナログ変換回路より出力されたアナログ信号を減算する減算器と、前記入力アナログ信号を直接前記加算器に入力させる第１のフィードフォワードパスと、前記１段目の積分器から前記Ｎ−１段目までの出力信号を前記加算器に直接入力する第１乃至第Ｎ−１のフィードフォワードパスとを備えていることを特徴とする。   According to a twelfth aspect of the present invention, in the invention of the eleventh aspect, the feedforward type ΔΣ modulation circuit is cascade-connected from the first stage to the Nth stage. A quantizer connected to the output side of the adder, a quantizer connected to the output side of the adder, and a quantizer connected to the output side of the quantizer. A digital / analog conversion circuit that converts an output digital signal of the converter into an analog signal and feeds it back to the first-stage integrator, and a subtraction that subtracts the analog signal output from the digital / analog conversion circuit from the input analog signal And a first feedforward path for directly inputting the input analog signal to the adder, and a first feedforward path for directly inputting output signals from the first-stage integrator to the N-1th stage. 1 To the (N-1) th feed forward path.

本発明によれば、ΔΣ変調制御を用いた単一インダクタ多出力ＤＣ／ＤＣ変換回路を備えてさらなる早い応答速度を実現するようにしたスイッチング電源回路を得ることができる。   According to the present invention, it is possible to obtain a switching power supply circuit that includes a single inductor multi-output DC / DC conversion circuit using ΔΣ modulation control and realizes an even faster response speed.

また、時分割で行っている複数の出力の昇降圧動作を一つの出力端子の出力電圧の昇降圧動作から他の出力端子の出力電圧の昇降圧動作に切り替えたとき、クロスレギュレーションにより他の出力端子の出力電圧に変動があっても、パルス密度変調信号により、高速で応答できるためクロスレギュレーションの影響が小さいという効果を奏する。   In addition, when the step-up / step-down operation of multiple outputs performed in time division is switched from the step-up / step-down operation of the output voltage of one output terminal to the step-up / step-down operation of the output voltage of the other output terminal, the other output due to cross regulation Even if the output voltage of the terminal varies, the pulse density modulation signal can respond at high speed, so that the effect of cross regulation is small.

従来のフィードバック（ＦＢ）型ΔΣ変調器を用いたスイッチング電源を示す構成回路図で、（ａ）は、多出力ＤＣ／ＤＣコンバータの構成回路図で、（ｂ）は、（ａ）に示された制御回路の具体的な回路構成図である。FIG. 2 is a configuration circuit diagram showing a switching power supply using a conventional feedback (FB) type ΔΣ modulator, (a) is a configuration circuit diagram of a multi-output DC / DC converter, and (b) is shown in (a). It is a specific circuit configuration diagram of the control circuit. 従来から用いられていたＰＷＭ制御によるスイッチング電源回路の構成ブロック図で、（ａ）はスイッチング電源回路の全体構成図、ｂ）は、ノコギリ波とエラーアンプ（誤差増幅器）の出力の関係を示す図、（ｃ）は、ＰＷＭ回路の出力信号を示す図である。FIG. 2 is a configuration block diagram of a switching power supply circuit using PWM control that has been conventionally used, where (a) is an overall configuration diagram of the switching power supply circuit, and (b) is a diagram showing a relationship between a sawtooth wave and an output of an error amplifier (error amplifier). (C) is a figure which shows the output signal of a PWM circuit. ＤＣ／ＤＣ変換回路に対する制御回路の動作を説明するための図で、（ａ）は、過渡状態の高速化を図るための昇圧（ｂｏｏｓｔ；ブースト）コンバータの回路構成図で、（ｂ）は、過渡状態と定常状態における出力電圧の関係を示す図で、（ｃ）は、スイッチング動作を示す図である。It is a figure for demonstrating operation | movement of the control circuit with respect to a DC / DC conversion circuit, (a) is a circuit block diagram of the step-up (boost) booster for aiming at the speedup of a transient state, (b) is a circuit diagram. It is a figure which shows the relationship between the output voltage in a transient state and a steady state, (c) is a figure which shows switching operation | movement. ＰＷＭ制御とＦＢ型ΔΣ変調制御との特徴を比較するための構成ブロック図で、（ａ）はＰＷＭ制御を用いたスイッチング電源回路の構成図、（ｂ）はＦＢ型ΔΣ変調制御を用いたスイッチング電源回路の構成図である。FIG. 2 is a configuration block diagram for comparing the features of PWM control and FB type ΔΣ modulation control, where (a) is a configuration diagram of a switching power supply circuit using PWM control, and (b) is switching using FB type ΔΣ modulation control. It is a block diagram of a power supply circuit. ＦＢ型ΔΣ変調制御についての説明図で、（ａ）はＦＢ型ΔΣ変調回路を用いたスイッチング電源回路における制御回路の概略構成ブロック図、（ｂ）はＦＢ型ΔΣ変調回路の出力信号を示す図である。FIG. 2 is an explanatory diagram of FB type ΔΣ modulation control, where (a) is a schematic block diagram of a control circuit in a switching power supply circuit using the FB type ΔΣ modulation circuit, and (b) is a diagram showing an output signal of the FB type ΔΣ modulation circuit. It is. ＦＢ型ΔΣ変調回路の回路構成とその入出力特性を示す図で、（ａ）はＦＢ型ΔΣ変調回路の回路構成図、（ｂ）は入力信号に対する出力信号を示す図、（ｃ）は積分器出力を示す図である。FIG. 2 is a diagram illustrating a circuit configuration of an FB type ΔΣ modulation circuit and its input / output characteristics, where (a) is a circuit configuration diagram of the FB type ΔΣ modulation circuit, (b) is a diagram illustrating an output signal with respect to an input signal, and (c) is an integration. FIG. ＦＢ型ΔΣＡＤ変調回路の構成ブロック図と伝達特性を説明するための図で、（ａ）はＦＢ型ΔΣＡＤ変調回路のブロック図、（ｂ）は伝達特性を示す図、（ｃ）は信号伝達関数とノイズ伝達関数の関係式を示している。FIG. 2 is a block diagram of an FB type ΔΣ AD modulation circuit and a diagram for explaining a transfer characteristic, where (a) is a block diagram of the FB type ΔΣ AD modulation circuit, (b) is a diagram showing transfer characteristics, and (c) is a signal transfer function. And the relational expression of the noise transfer function. ２次フィードバック型ΔΣ変調回路を説明するための構成ブロック図である。It is a block diagram for explaining a secondary feedback type ΔΣ modulation circuit. 単一インダクタ２出力ＤＣ／ＤＣ変換回路を説明するための図で、（ａ）は従来の２出力ＤＣ／ＤＣ変換回路、（ｂ）は単一インダクタ２出力ＤＣ／ＤＣ変換回路を示している。2A and 2B are diagrams for explaining a single inductor two-output DC / DC conversion circuit, in which FIG. 1A shows a conventional two-output DC / DC conversion circuit, and FIG. 2B shows a single inductor two-output DC / DC conversion circuit. . 単一インダクタ２出力ＤＣ／ＤＣ変換回路の原理図で、（ａ）は、２出力昇圧コンバータの回路構成図、（ｂ）はそのインダクタ電流波形を示している。FIG. 2 is a principle diagram of a single inductor two-output DC / DC conversion circuit, where (a) shows a circuit configuration diagram of a two-output boost converter, and (b) shows an inductor current waveform. 多出力ＤＣ／ＤＣ変換回路におけるクロスレギュレーションを説明するための図で、（ａ）はＰＷＭ制御方式の場合、（ｂ）はΔΣ変調方式の場合を示している。It is a figure for demonstrating the cross regulation in a multi-output DC / DC conversion circuit, (a) shows the case of a PWM control system, (b) has shown the case of the (DELTA) (Sigma) modulation system. 本発明に係るΔΣ変調制御を用いた多出力ＤＣ／ＤＣ変換回路を備えたスイッチング電源回路を説明するための回路構成図である。It is a circuit block diagram for demonstrating the switching power supply circuit provided with the multiple output DC / DC conversion circuit using the delta-sigma modulation control based on this invention. 図１２におけるドライブ回路の具体的な回路構成図で、（ａ）はΔΣ変調回路の出力を受けて各スイッチ操作をする概念図、（ｂ）はドライブ回路の回路構成図、（ｃ）は真理値表を示している。FIG. 13 is a specific circuit configuration diagram of the drive circuit in FIG. 12, (a) is a conceptual diagram that receives the output of the ΔΣ modulation circuit and operates each switch, (b) is a circuit configuration diagram of the drive circuit, and (c) is truth. A value table is shown. 図１３に示したドライブ回路を介して得られた本発明のスイッチング電源回路の出力のシミュレーション結果を示す図である。It is a figure which shows the simulation result of the output of the switching power supply circuit of this invention obtained via the drive circuit shown in FIG. 本発明に係るスイッチング電源回路に用いられる１次フィードフォワード（ＦＦ）型ΔΣ変調回路を説明するための図で、（ａ）は１次フィードフォワード型ΔΣ変調回路の構成ブロック図、（ｂ）は伝達特性を示す図、（ｃ）は信号伝達関数とノイズ伝達関数の関係式を示している。BRIEF DESCRIPTION OF THE DRAWINGS FIG. 1 is a diagram for explaining a primary feedforward (FF) type ΔΣ modulation circuit used in a switching power supply circuit according to the present invention. The figure which shows a transfer characteristic, (c) has shown the relational expression of a signal transfer function and a noise transfer function. 図１５（ａ）に示した１次フィードフォワード型（ＦＦ型）ΔΣ変調回路の具体的な回路構成図である。FIG. 16 is a specific circuit configuration diagram of the primary feedforward type (FF type) ΔΣ modulation circuit shown in FIG. 従来のフィードバック（ＦＢ）型ΔΣ変調回路を用いたスイッチング電源回路の出力電圧波形と、１次フィードフォワード（ＦＦ）型ΔΣ変調回路を用いたスイッチング電源回路の出力電圧波形とを比較するための図である。The figure for comparing the output voltage waveform of the switching power supply circuit using the conventional feedback (FB) type ΔΣ modulation circuit and the output voltage waveform of the switching power supply circuit using the primary feedforward (FF) type ΔΣ modulation circuit It is. 図１７（ａ），（ｂ）に示した出力電圧波形の拡大図である。It is an enlarged view of the output voltage waveform shown to Fig.17 (a), (b). 本発明に係るスイッチング電源回路に用いられる２次フィードフォワード（ＦＦ）型ΔΣ変調回路を説明するための構成ブロック図である。It is a block diagram for explaining a secondary feedforward (FF) type ΔΣ modulation circuit used in the switching power supply circuit according to the present invention. 図１９に示した２次フィードフォワード型ΔΣ変調回路の具体的な回路構成図である。FIG. 20 is a specific circuit configuration diagram of the secondary feedforward type ΔΣ modulation circuit shown in FIG. 19. 従来のフィードバック（ＦＢ）型ΔΣ変調回路を用いたスイッチング電源回路の出力電圧波形と、２次フィードフォワード（ＦＦ）型ΔΣ変調回路を用いたスイッチング電源回路の出力電圧波形とを比較するための図である。The figure for comparing the output voltage waveform of the switching power supply circuit using the conventional feedback (FB) type ΔΣ modulation circuit and the output voltage waveform of the switching power supply circuit using the secondary feedforward (FF) type ΔΣ modulation circuit It is. 図２１（ａ），（ｂ）に示した出力電圧波形の拡大図である。It is an enlarged view of the output voltage waveform shown to Fig.21 (a), (b).

本発明に係るスイッチング電源回路の実施例について説明する前に、まず従来から用いられていたＰＷＭ制御によるスイッチング電源回路について以下に説明する。   Before describing an embodiment of a switching power supply circuit according to the present invention, a switching power supply circuit using PWM control which has been conventionally used will be described below.

図２（ａ）乃至（ｃ）は、従来から用いられていたＰＷＭ制御によるスイッチング電源回路を説明するための図で、図２（ａ）はスイッチング電源回路の全体構成図、図２（ｂ）は、ノコギリ波とエラーアンプ（誤差増幅器）の関係を示す図、図２（ｃ）は、ＰＷＭ回路の出力信号を示す図である。ＰＷＭ制御は、スイッチング周波数がノコギリ波の周波数で決定され、パルス幅はエラーアンプの出力の大きさにより決定され、パルスの数はスイッチング周波数で決定される。   2A to 2C are diagrams for explaining a switching power supply circuit by PWM control that has been used conventionally, FIG. 2A is an overall configuration diagram of the switching power supply circuit, and FIG. FIG. 2 is a diagram showing a relationship between a sawtooth wave and an error amplifier (error amplifier), and FIG. 2C is a diagram showing an output signal of the PWM circuit. In PWM control, the switching frequency is determined by the frequency of the sawtooth wave, the pulse width is determined by the magnitude of the output of the error amplifier, and the number of pulses is determined by the switching frequency.

図２（ａ）において、入力電圧がＤＣ／ＤＣ変換回路（ＤＣ／ＤＣコンバータ）１０１に入力されると、入力電圧が昇圧もしくは降圧されて、出力電圧が出力される。その出力電圧がエラーアンプ１０２に入力され、所望の出力電圧からの誤差に対応する出力信号がＰＷＭ回路１０５に出力される。そして、ＰＷＭ回路１０５を構成するコンパレータ１０３によってノコギリ波発生回路１０４からのノコギリ波とエラーアンプ１０２からの出力信号とが比較される。ここで、ノコギリ波とエラーアンプの出力の関係は、例えば、図２（ｂ）のようになる。つまり、スイッチング周期ごとにエラーアンプ１０２の出力信号は変化し、ＰＷＭ回路１０５の出力信号は、図２（ｃ）のような、パルス幅の異なる信号が出力される。ここで、パルス幅はスイッチング電源回路の出力電圧の所望の出力電圧からの誤差に対応する。ドライブ回路１０６を介して、ＤＣ／ＤＣ変換回路１０１でパルス幅に応じたスイッチング動作が行われ、入力電圧を昇圧もしくは降圧した出力電圧が、スイッチング電源回路の出力電圧として得られる。   In FIG. 2A, when an input voltage is input to a DC / DC conversion circuit (DC / DC converter) 101, the input voltage is stepped up or down to output an output voltage. The output voltage is input to the error amplifier 102, and an output signal corresponding to an error from a desired output voltage is output to the PWM circuit 105. The sawtooth wave from the sawtooth wave generation circuit 104 is compared with the output signal from the error amplifier 102 by the comparator 103 constituting the PWM circuit 105. Here, the relationship between the sawtooth wave and the output of the error amplifier is, for example, as shown in FIG. That is, the output signal of the error amplifier 102 changes every switching period, and the output signal of the PWM circuit 105 is a signal having a different pulse width as shown in FIG. Here, the pulse width corresponds to an error from the desired output voltage of the output voltage of the switching power supply circuit. A switching operation corresponding to the pulse width is performed in the DC / DC conversion circuit 101 via the drive circuit 106, and an output voltage obtained by stepping up or down the input voltage is obtained as the output voltage of the switching power supply circuit.

このような構成のスイッチング電源回路を高いスイッチング周波数で動作させた場合には、ＰＷＭ回路１０５の出力信号のパルス数が多くなり、スイッチングによる損失（スイッチングロス）が生じて、高効率化は図れないが、高速過渡応答が得られる。これに対して、低いスイッチング周波数で動作させた場合には、ＰＷＭ回路１０５の出力信号のパルス数が少なくなり、高効率化は図れるが、高速過渡応答が得られない。このように、従来のＰＷＭ制御によるスイッチング電源回路では、高効率化と高速過渡応答とをスイッチング周波数で解決することは困難であった。   When the switching power supply circuit having such a configuration is operated at a high switching frequency, the number of pulses of the output signal of the PWM circuit 105 is increased, a loss due to switching (switching loss) occurs, and high efficiency cannot be achieved. However, a fast transient response is obtained. On the other hand, when operated at a low switching frequency, the number of pulses of the output signal of the PWM circuit 105 is reduced and high efficiency can be achieved, but a high-speed transient response cannot be obtained. As described above, in the conventional switching power supply circuit by PWM control, it is difficult to solve the high efficiency and the fast transient response with the switching frequency.

スイッチング電源回路の要求される高効率化と高速過渡応答についてさらに具体的に動作説明する。   The operation of the switching power supply circuit required for high efficiency and fast transient response will be described more specifically.

図３（ａ）乃至（ｃ）は、ＤＣ／ＤＣ変換回路に対する制御回路の動作を説明するための図で、図３（ａ）は、ＤＣ／ＤＣ変換回路の一例である昇圧（ｂｏｏｓｔ；ブースト）コンバータの回路構成図で、図３（ｂ）は、過渡状態と定常状態における出力電圧の関係を示す図で、図３（ｃ）は、ＤＣ／ＤＣ変換回路のスイッチング動作を行うためのスイッチング信号を示す図である。   FIGS. 3A to 3C are diagrams for explaining the operation of the control circuit for the DC / DC conversion circuit, and FIG. 3A is a boost that is an example of the DC / DC conversion circuit. 3) A circuit configuration diagram of the converter, FIG. 3B is a diagram showing the relationship between the output voltage in the transient state and the steady state, and FIG. 3C is a switching for performing the switching operation of the DC / DC conversion circuit. It is a figure which shows a signal.

まず、図３（ａ）を参照して、昇圧コンバータの構成と動作を説明する。
昇圧コンバータは、ＤＣ／ＤＣ変換回路１０１と制御回路１０７とで構成されている。制御回路１０７は、図２（ａ）におけるエラーアンプ１０２とＰＷＭ回路１０５とドライブ回路１０６を含んでいる。また、制御回路１０７及び入力電圧Ｖｉｎ以外はＤＣ／ＤＣ変換回路１０１を示している。 First, the configuration and operation of the boost converter will be described with reference to FIG.
The boost converter includes a DC / DC conversion circuit 101 and a control circuit 107. The control circuit 107 includes the error amplifier 102, the PWM circuit 105, and the drive circuit 106 in FIG. In addition to the control circuit 107 and the input voltage Vin, the DC / DC conversion circuit 101 is shown.

ＤＣ／ＤＣ変換回路１０１におけるスイッチＳ１，Ｓ２は、ＭＯＳトランジスタ等で構成される。本説明では、スイッチＳ１，Ｓ２はＮチャネルＭＯＳトランジスタで構成されているものとする。つまり、スイッチＳ１，Ｓ２はハイレベルの制御信号が入力されると、オン（導通）して、ローレベルの制御信号が入力されると、オフ（遮断）される。また、スイッチＳ１，Ｓ２にはそれぞれ互いに極性が異なるスイッチング信号が制御回路１０７より与えられる。出力電圧の所望の値からの誤差に対応するＰＷＭ信号がスイッチＳ１に与えられ、反転したＰＷＭ信号がスイッチＳ２に与えられる。   The switches S1 and S2 in the DC / DC conversion circuit 101 are composed of MOS transistors or the like. In this description, it is assumed that the switches S1 and S2 are composed of N-channel MOS transistors. That is, the switches S1 and S2 are turned on (conducted) when a high level control signal is inputted, and are turned off (cut off) when a low level control signal is inputted. In addition, switching signals having different polarities are supplied from the control circuit 107 to the switches S1 and S2. A PWM signal corresponding to an error from a desired value of the output voltage is applied to the switch S1, and an inverted PWM signal is applied to the switch S2.

ＰＷＭ信号がハイレベルのとき、スイッチＳ１はオンし、スイッチＳ２はオフする。スイッチＳ１がオンすることで、インダクタＬに入力電圧Ｖｉｎが印加され、インダクタＬに充電電流が充電される。   When the PWM signal is at a high level, the switch S1 is turned on and the switch S2 is turned off. When the switch S1 is turned on, the input voltage Vin is applied to the inductor L, and the charging current is charged to the inductor L.

次に、ＰＷＭ信号がローレベルになったとき、スイッチＳ１はオフし、スイッチＳ２はオンする。スイッチＳ２がオンすることで、インダクタＬに充電された充電電流が容量Ｃｏｕｔに流れ、容量Ｃｏｕｔに電荷が蓄えられ、昇圧された出力電圧Ｖｏｕｔが出力される。   Next, when the PWM signal becomes low level, the switch S1 is turned off and the switch S2 is turned on. When the switch S2 is turned on, the charging current charged in the inductor L flows through the capacitor Cout, the electric charge is stored in the capacitor Cout, and the boosted output voltage Vout is output.

ここで、ＰＷＭ信号のパルス幅が小さい程、インダクタＬに充電される充電電流が小さくなるので、昇圧電圧は低くなる。一方、ＰＷＭ信号のパルス幅が大きい程、インダクタＬに充電される充電電流が大きくなるので、昇圧電圧は高くなる。パルス幅は、出力電圧Ｖｏｕｔに応じて決まる。つまり、過渡状態である電源投入直後は、パルス幅が相対的に大きくなり、定常時は、パルス幅が相対的に小さくなる。   Here, the smaller the pulse width of the PWM signal, the smaller the charging current charged in the inductor L, so the boosted voltage becomes lower. On the other hand, the larger the pulse width of the PWM signal, the larger the charging current charged in the inductor L, so the boosted voltage becomes higher. The pulse width is determined according to the output voltage Vout. In other words, the pulse width is relatively large immediately after power-on in a transient state, and the pulse width is relatively small during steady state.

上述のように、出力電圧Ｖｏｕｔから所望の出力電圧の誤差に応じて制御回路１０７は、誤差に対応したパルス幅のＰＷＭ信号を生成して、スイッチＳ１、Ｓ２に出力する。   As described above, the control circuit 107 generates a PWM signal having a pulse width corresponding to the error from the output voltage Vout, and outputs the PWM signal to the switches S1 and S2.

次に、図３（ｂ），（ｃ）を参照して、高効率化と高速過渡応答について以下に説明する。   Next, high efficiency and high-speed transient response will be described below with reference to FIGS.

図３（ｂ）は、ＤＣ／ＤＣ変換回路が昇圧動作を開始して、出力電圧Ｖｏｕｔが一定値（所望の出力電圧）に収束するまでの様子を表す図である。出力電圧Ｖｏｕｔは、一定値に収束するまでの過渡状態、一定値に収束してからの定常状態の２つの状態がある。図３（ｃ）は、周波数が低いときと、高いときのＰＷＭ信号を例示した図である。   FIG. 3B is a diagram illustrating a state from when the DC / DC conversion circuit starts a boost operation until the output voltage Vout converges to a constant value (desired output voltage). The output voltage Vout has two states: a transient state until convergence to a constant value and a steady state after convergence to a constant value. FIG. 3C is a diagram illustrating PWM signals when the frequency is low and when the frequency is high.

昇圧コンバータが、昇圧動作を開始して、一定値に収束するまでの過渡状態を短くするためには、周波数が高いＰＷＭ信号でスイッチングする必要がある。つまり、周波数が高いほど、スイッチＳ１，Ｓ２におけるスイッチング回数が多くなり、インダクタＬから容量Ｃｏｕｔへの充電回数が多くなるので、高速で定常状態に収束する。よって、高速で定常状態に収束するためには、ＰＷＭ信号の周波数を高くすればよい。ところが、ＰＷＭ信号の周波数を高くすると、スイッチＳ１，Ｓ２での損失が大きくなる。つまり、高効率化が図れなくなる。   In order to shorten the transient state from when the boost converter starts the boost operation until it converges to a certain value, it is necessary to perform switching with a PWM signal having a high frequency. That is, as the frequency is higher, the number of times of switching in the switches S1 and S2 is increased, and the number of times of charging from the inductor L to the capacitor Cout is increased. Therefore, in order to converge to a steady state at high speed, the frequency of the PWM signal may be increased. However, when the frequency of the PWM signal is increased, the loss at the switches S1 and S2 increases. That is, high efficiency cannot be achieved.

一方、スイッチＳ１，Ｓ２での損失を小さくし、高効率化を図るためには、ＰＷＭ信号の周波数を低くする必要がある。すなわち、スイッチＳ１，Ｓ２におけるスイッチング回数を少なくすることで、損失が小さくなる。つまり、高効率化が図れる。   On the other hand, in order to reduce the loss in the switches S1 and S2 and increase the efficiency, it is necessary to lower the frequency of the PWM signal. That is, the loss is reduced by reducing the number of times of switching in the switches S1 and S2. That is, high efficiency can be achieved.

ところが、ＰＷＭ信号の周波数を低くすると、スイッチＳ１，Ｓ２におけるスイッチング回数が少なくなり、インダクタＬから容量Ｃｏｕｔへの充電回数が少なくなるので、定常状態に収束するまでの時間が長くなる。つまり、過渡状態が長くなる。   However, when the frequency of the PWM signal is lowered, the number of times of switching in the switches S1 and S2 is reduced, and the number of times of charging from the inductor L to the capacitor Cout is reduced, so that the time until convergence to the steady state is increased. That is, the transient state becomes longer.

このように、スイッチング電源回路の高速過渡応答と高効率化はトレードオフの関係にあり、周波数が固定であると、いずれか一方の要求しか達成できない。また、これらの要求に対して、高いスイッチング周波数での動作（高速過渡応答の改善）や低いスイッチング周波数での動作（高効率化の改善）は、周波数を可変にして行なう必要があった。つまり、従来では、高速過渡応答と高効率化をスイッチング周波数のみで解決しており、これでは回路規模増大を招き、大変困難を伴うものであった。そこで、ΔΣ変調方式の採用が検討されてきた。   Thus, there is a trade-off between fast transient response and high efficiency of the switching power supply circuit, and if the frequency is fixed, only one of the requirements can be achieved. In response to these requirements, operations at a high switching frequency (improvement of high-speed transient response) and operations at a low switching frequency (improvement of high efficiency) have to be performed with variable frequencies. In other words, conventionally, fast transient response and high efficiency are solved only by the switching frequency, which causes an increase in circuit scale and is extremely difficult. Therefore, the adoption of a ΔΣ modulation method has been studied.

本発明に係るフィードフォワード（ＦＦ）型ΔΣ変調回路を用いたＤＣ／ＤＣ変換回路を備えたスイッチング電源回路を説明する前に、ＰＷＭ制御によるＤＣ／ＤＣ変換回路とフィードバック（ＦＢ）型ΔΣ変調制御によるＤＣ／ＤＣ変換回路を用いたスイッチング電源回路について以下に説明する。   Before describing a switching power supply circuit having a DC / DC conversion circuit using a feedforward (FF) type ΔΣ modulation circuit according to the present invention, a DC / DC conversion circuit by PWM control and a feedback (FB) type ΔΣ modulation control are described. A switching power supply circuit using a DC / DC conversion circuit will be described below.

図４（ａ），（ｂ）は、ＰＷＭ制御とＦＢ型ΔΣ変調制御との特徴を比較するための構成ブロック図で、図４（ａ）は、ＰＷＭ制御を用いたスイッチング電源回路の構成図、図４（ｂ）は、ＦＢ型ΔΣ変調制御を用いたスイッチング電源回路の構成図である。なお、制御回路１１２は、エラーアンプ１０２とＦＢ型ΔΣ変調回路１１１とドライブ回路１０６を含んでいる。   4A and 4B are configuration block diagrams for comparing the features of PWM control and FB type ΔΣ modulation control, and FIG. 4A is a configuration diagram of a switching power supply circuit using PWM control. FIG. 4B is a configuration diagram of a switching power supply circuit using FB type ΔΣ modulation control. The control circuit 112 includes an error amplifier 102, an FB type ΔΣ modulation circuit 111, and a drive circuit 106.

図４（ａ）において、入力電圧がＤＣ／ＤＣ変換回路１０１に入力されると、その出力電圧がエラーアンプ１０２とＰＷＭ回路１０５とドライブ回路１０６を介してＰＷＭ制御され、ＤＣ／ＤＣ変換回路１０１から出力電圧を得る。このＰＷＭ制御の特徴は、上述のように、出力電圧から所望の出力電圧までの誤差に比例して、パルス幅が変化するＰＷＭ信号をＰＷＭ回路１０５からドライブ回路１０６を介してＤＣ／ＤＣ変換回路１０１に出力することである。   4A, when an input voltage is input to the DC / DC conversion circuit 101, the output voltage is PWM controlled via the error amplifier 102, the PWM circuit 105, and the drive circuit 106, and the DC / DC conversion circuit 101. To obtain the output voltage. As described above, the PWM control is characterized in that a PWM signal whose pulse width changes in proportion to an error from an output voltage to a desired output voltage is converted from a PWM circuit 105 through a drive circuit 106 to a DC / DC conversion circuit. 101 to output.

一方、図４（ｂ）において、入力電圧がＤＣ／ＤＣ変換回路１０１に入力されると、その出力電圧がエラーアンプ１０２とＦＢ型ΔΣ変調制御回路１１１とドライブ回路１０６を介してＦＢ型ΔΣ変調制御され、ＤＣ／ＤＣ変換回路１０１から出力電圧を得る。このＦＢ型ΔΣ変調制御の特徴は、出力電圧から所望の出力電圧までの誤差に比例して、パルス密度が変化するパルス密度変調信号（ΔΣ変調信号）をＦＢ型ΔΣ変調回路１１１からドライブ回路１０６を介してＤＣ／ＤＣ変換回路１０１に出力することである。   On the other hand, in FIG. 4B, when an input voltage is input to the DC / DC conversion circuit 101, the output voltage is FB type ΔΣ modulated via the error amplifier 102, the FB type ΔΣ modulation control circuit 111 and the drive circuit 106. The output voltage is obtained from the DC / DC conversion circuit 101 under control. The feature of this FB type ΔΣ modulation control is that a pulse density modulation signal (ΔΣ modulation signal) whose pulse density changes in proportion to the error from the output voltage to the desired output voltage is transferred from the FB type ΔΣ modulation circuit 111 to the drive circuit 106. To the DC / DC conversion circuit 101 via

次に、フィードバック（ＦＢ）型ΔΣ変調制御の特徴について説明する。   Next, features of feedback (FB) type ΔΣ modulation control will be described.

図５（ａ），（ｂ）は、ＦＢ型ΔΣ変調制御についての説明図で、図５（ａ）は、ＦＢ型ΔΣ変調回路を用いたスイッチング電源回路の制御回路における概略構成ブロック図、図５（ｂ）は、ＦＢ型ΔΣ変調回路の出力信号を示す図である。   FIGS. 5A and 5B are explanatory diagrams of the FB type ΔΣ modulation control, and FIG. 5A is a schematic block diagram of the control circuit of the switching power supply circuit using the FB type ΔΣ modulation circuit. FIG. 5B is a diagram illustrating an output signal of the FB type ΔΣ modulation circuit.

図５（ａ）において、エラーアンプ１０２の出力信号はＤＣ／ＤＣ変換回路１０１の出力信号から所望の出力電圧に対応する基準電圧Ｖｒｅｆからの誤差信号であり、ＦＢ型ΔΣ変調回路１１１に出力される。そして、ＦＢ型ΔΣ変調回路１１１は、誤差信号の大きさに応じたパルス密度のパルス密度変調信号を出力する。つまり、ＦＢ型ΔΣ変調回路１１１の出力信号は、図５（ｂ）のように示される。ＦＢ型ΔΣ変調回路１１１の入力信号、すなわち、誤差信号が常に小さいとき（定常状態）では、パルス密度が相対的に薄くなり（低いスイッチング周波数）、高効率化が図れる。一方、ＦＢ型ΔΣ変調回路１１１の入力信号が常に大きいとき（過渡状態）では、パルス密度が相対的に濃くなり（高いスイッチング周波数）、高速過渡応答が図れる。   In FIG. 5A, the output signal of the error amplifier 102 is an error signal from the reference voltage Vref corresponding to a desired output voltage from the output signal of the DC / DC conversion circuit 101, and is output to the FB type ΔΣ modulation circuit 111. The The FB type ΔΣ modulation circuit 111 outputs a pulse density modulation signal having a pulse density corresponding to the magnitude of the error signal. That is, the output signal of the FB type ΔΣ modulation circuit 111 is shown as shown in FIG. When the input signal of the FB type ΔΣ modulation circuit 111, that is, the error signal is always small (steady state), the pulse density is relatively thin (low switching frequency), and high efficiency can be achieved. On the other hand, when the input signal of the FB type ΔΣ modulation circuit 111 is always large (transient state), the pulse density becomes relatively high (high switching frequency), and a high-speed transient response can be achieved.

次に、フィードバック（ＦＢ）型ΔΣ変調回路１１１の回路構成とその入出力特性について以下に説明する。   Next, the circuit configuration and input / output characteristics of the feedback (FB) type ΔΣ modulation circuit 111 will be described below.

図６（ａ）乃至（ｃ）は、ＦＢ型ΔΣ変調回路の回路構成とその入出力特性を示す図で、図６（ａ）はＦＢ型ΔΣ変調回路の回路構成図、図６（ｂ）は、入力信号に対する出力信号を示す図、図６（ｃ）は、積分器出力を示す図である。   6A to 6C are diagrams showing the circuit configuration of the FB type ΔΣ modulation circuit and its input / output characteristics. FIG. 6A is a circuit configuration diagram of the FB type ΔΣ modulation circuit, and FIG. FIG. 6 is a diagram showing an output signal with respect to an input signal, and FIG. 6C is a diagram showing an integrator output.

まず、図６（ａ）を参照して、ＦＢ型ΔΣ変調回路１１１の回路構成について説明する。   First, the circuit configuration of the FB type ΔΣ modulation circuit 111 will be described with reference to FIG.

ＦＢ型ΔΣ変調回路１１１は、減算器１２１と積分器１２２と量子化器（Ａ／Ｄコンバータ；ＡＤＣ）１２３とＤＡＣ（Ｄ／Ａコンバータ）１２４とから構成されている。   The FB type ΔΣ modulation circuit 111 includes a subtractor 121, an integrator 122, a quantizer (A / D converter; ADC) 123, and a DAC (D / A converter) 124.

ＦＢ型ΔΣ変調回路１１１は、スイッチを含み入力信号と出力信号をＤ／Ａ変換した信号との差分をとる減算器１２１と、スイッチ、容量、演算増幅器を含み、差分を積分した差分積分信号を出力する積分器１２２と、コンパレータ、フリップフロップを含み、量子化基準信号（しきい値）とで差分積分信号の信号レベルを大小比較し１ビットの量子化信号を出力する量子化器１２３と、２つの基準信号Ｖｒｅｆ、−Ｖｒｅｆを選択する２つのスイッチを含み、量子化信号である出力信号を帰還して１ビットの量子化信号に同期して、出力信号の論理値に応じた基準信号をスイッチにより選択し、出力信号をＤ／Ａ変換した信号を生成するＤＡＣ１２４を備える構成とすることで、パルス密度変調信号を生成する。   The FB type ΔΣ modulation circuit 111 includes a switch, a subtractor 121 that takes a difference between an input signal and a signal obtained by D / A conversion of the output signal, a switch, a capacitor, and an operational amplifier. An integrator 122 that outputs, a comparator and a flip-flop, a quantizer 123 that compares the signal level of the differential integral signal with a quantization reference signal (threshold) and outputs a 1-bit quantized signal; It includes two switches for selecting two reference signals Vref and -Vref, and feeds back an output signal that is a quantized signal to synchronize with the 1-bit quantized signal, and a reference signal corresponding to the logical value of the output signal. A pulse density modulation signal is generated by including a DAC 124 that is selected by a switch and generates a signal obtained by D / A converting the output signal.

また、このような構成により、ＦＢ型ΔΣ変調回路１１１を備えたスイッチング電源回路は、従来のＰＷＭ回路を備えたスイッチング電源回路と比べて、サンプリング周波数が固定であるので、回路規模が小さくできるとともに、高速過渡応答と高効率化を可能としている。   In addition, with such a configuration, the switching power supply circuit including the FB type ΔΣ modulation circuit 111 has a fixed sampling frequency as compared with the conventional switching power supply circuit including the PWM circuit, so that the circuit scale can be reduced. Fast transient response and high efficiency are possible.

ＦＢ型ΔΣ変調回路１１１は、スイッチをオンオフし、電荷を転送するための２つのフェーズ、Ｐｈ１（フェーズ１）とＰｈ２（フェーズ２）がある。図６（ａ）において、Ｐｈ１と図示したスイッチは、Ｐｈ１においてオンし、Ｐｈ２と図示したスイッチは、Ｐｈ２においてオンする。各フェーズの周波数は、サンプリング周波数に等しく、Ｐｈ１とＰｈ２は、交互に繰り返される。つまり、一つのサンプリング周期において、一つのＰｈ１と一つのＰｈ２が存在する。   The FB type ΔΣ modulation circuit 111 has two phases, Ph1 (phase 1) and Ph2 (phase 2), for turning on and off the switch and transferring charges. In FIG. 6A, the switch illustrated as Ph1 is turned on at Ph1, and the switch illustrated as Ph2 is turned on at Ph2. The frequency of each phase is equal to the sampling frequency, and Ph1 and Ph2 are alternately repeated. That is, there is one Ph1 and one Ph2 in one sampling period.

次に、図６（ｂ）、（ｃ）を参照して、ＦＢ型ΔΣ変調回路１１１の動作を説明する。   Next, the operation of the FB type ΔΣ modulation circuit 111 will be described with reference to FIGS.

まず、ＦＢ型ΔΣ変調回路１１１は、上述のように、エラーアンプ１０２が出力するＤＣ／ＤＣ変換回路１０１の出力信号から所望の出力電圧に対応する基準電圧Ｖｒｅｆからの誤差信号を入力する。   First, as described above, the FB type ΔΣ modulation circuit 111 inputs an error signal from the reference voltage Vref corresponding to a desired output voltage from the output signal of the DC / DC conversion circuit 101 output from the error amplifier 102.

Ｐｈ１において、入力信号が積分器１２２の入力側容量に印加され、入力信号に応じた電荷が蓄えられる。Ｐｈ２において、ＤＡＣ１２４の出力信号が積分器１２２の入力側容量に印加され、ＤＡＣ１２４の出力信号に応じた電荷が転送される。ここで、減算器１２１は、入力側とＤＡＣ１２４の出力は結線されているので、Ｐｈ１で入力信号により蓄えた電荷から、Ｐｈ２でＤＡＣ１２４の出力信号に応じた電荷を減算した電荷が、積分器１２２の入力側容量に蓄えられる。つまり、ＦＢ型ΔΣ変調回路１１１の入力信号と出力信号との減算が行われ、差分信号が生成される。   At Ph1, the input signal is applied to the input-side capacitance of the integrator 122, and electric charge corresponding to the input signal is stored. At Ph2, the output signal of the DAC 124 is applied to the input side capacitor of the integrator 122, and the electric charge according to the output signal of the DAC 124 is transferred. Here, since the subtractor 121 is connected to the input side and the output of the DAC 124, the charge obtained by subtracting the charge corresponding to the output signal of the DAC 124 at Ph2 from the charge stored by the input signal at Ph1 is the integrator 122. Is stored in the input side capacity. That is, the input signal and output signal of the FB type ΔΣ modulation circuit 111 are subtracted to generate a differential signal.

積分器１２２の入力側容量の電荷は、Ｐｈ２において、演算増幅器の出力端子から非反転入力端子との間の帰還容量に転送される。つまり、差分信号が積分され、差分積分信号が出力される。   The charge of the input side capacitor of the integrator 122 is transferred to the feedback capacitor between the output terminal of the operational amplifier and the non-inverting input terminal at Ph2. That is, the difference signal is integrated and a difference integration signal is output.

図６（ｂ）は、ＦＢ型ΔΣ変調回路１１１の入力信号と出力信号を例示した波形で、図６（ｃ）は、差分積分信号を例示した波形である。また、入力信号が０より小さいときの波形を表している。まず、図６（ｂ）に示す様に、最初のサンプリング周期において、出力信号は、ローレベルであり、その出力信号に対応するＤＡＣ１２４の出力信号は、−Ｖｒｅｆであり、入力信号との差分は正の値となる。よって、図６（ｃ）に示す様に、差分積分信号は、正の傾きをもつ一次関数波形となる。   6B is a waveform illustrating an input signal and an output signal of the FB type ΔΣ modulation circuit 111, and FIG. 6C is a waveform illustrating a differential integration signal. Further, a waveform when the input signal is smaller than 0 is shown. First, as shown in FIG. 6B, in the first sampling period, the output signal is at a low level, the output signal of the DAC 124 corresponding to the output signal is −Vref, and the difference from the input signal is Positive value. Therefore, as shown in FIG. 6C, the differential integration signal becomes a linear function waveform having a positive slope.

次に、差分積分信号は、量子化器１２３のコンパレータに入力され、量子化基準信号と差分積分信号が大小比較されて、フリップフロップに入力される。図６（ａ）において、量子化基準信号は、０Ｖ（グラウンド）である。そして、Ｐｈ１になったとき、フリップフロップは、差分積分信号と量子化基準信号（しきい値）との大小比較結果を１ビットの量子化信号として出力する。つまり、量子化器１２３は、差分積分信号が０Ｖ以上のとき、ハイレベルを出力し、０Ｖより小さいとき、ローレベルを出力する。図６（ｃ）において、最初のサンプリング周期の最後の時点で、差分積分信号は、量子化基準信号と等しくなるので、コンパレータはハイレベルを出力し、次のサンプリング周期（次のＰｈ１）になったとき、量子化器１２３は、ハイレベルの量子化信号を出力する。   Next, the difference integration signal is input to the comparator of the quantizer 123, the quantization reference signal and the difference integration signal are compared in magnitude, and input to the flip-flop. In FIG. 6A, the quantization reference signal is 0 V (ground). When Ph1 is reached, the flip-flop outputs the result of comparison between the difference integrated signal and the quantization reference signal (threshold value) as a 1-bit quantized signal. That is, the quantizer 123 outputs a high level when the differential integration signal is 0 V or more, and outputs a low level when it is less than 0 V. In FIG. 6C, since the difference integration signal becomes equal to the quantization reference signal at the last time point of the first sampling period, the comparator outputs a high level and becomes the next sampling period (next Ph1). The quantizer 123 outputs a high-level quantized signal.

量子化信号は、ＤＡＣ１２４のスイッチに入力される。ＤＡＣ１２４において、量子化信号がハイレベルのとき、基準信号Ｖｒｅｆが選択され、量子化信号がローレベルのとき、基準信号−Ｖｒｅｆが選択される。   The quantized signal is input to the switch of the DAC 124. In the DAC 124, the reference signal Vref is selected when the quantized signal is at a high level, and the reference signal −Vref is selected when the quantized signal is at a low level.

そして、次のサンプリング周期において、量子化信号は、ハイレベルであるので、入力信号との差分は負の値となる。よって、図６（ｃ）に示す様に、差分積分信号は、負の傾きをもつ一次関数波形となる。   In the next sampling period, since the quantized signal is at a high level, the difference from the input signal is a negative value. Therefore, as shown in FIG. 6C, the differential integration signal becomes a linear function waveform having a negative slope.

したがって、量子化器１２３におけるコンパレータの出力はローレベルとなり、さらに次のサンプリング周期になったとき、量子化信号はローレベルとなる。   Therefore, the output of the comparator in the quantizer 123 is at a low level, and the quantized signal is at a low level when the next sampling period is reached.

このような動作を繰り返すことで、入力信号に応じたパルス密度変調信号が生成される。図６（ｂ）に例示した波形において、７サンプリング周期に３つのパルスが存在する。ＦＢ型ΔΣ変調回路１１１の入力信号が図示した値よりも小さくなる（誤差が大きくなる）と、パルス密度は濃くなり（パルスの数が増え）、図示した値よりも大きくなる（誤差が小さくなる）と、パルス密度は薄くなる（パルスの数が減る）。   By repeating such an operation, a pulse density modulation signal corresponding to the input signal is generated. In the waveform illustrated in FIG. 6B, there are three pulses in seven sampling periods. When the input signal of the FB type ΔΣ modulation circuit 111 becomes smaller than the illustrated value (the error becomes larger), the pulse density becomes higher (the number of pulses increases) and becomes larger than the illustrated value (the error becomes smaller). ), The pulse density decreases (the number of pulses decreases).

また、上述した動作により、入力信号が０Ｖより小さいとき、パルス密度変調信号は、一回ハイレベルになった後、必ずローレベルになる。このとき、ハイレベルの期間は、サンプリング周期であり固定である。一方、入力信号が０Ｖより大きいとき、パルス密度変調信号は、一回ローレベルになった後、必ずハイレベルになる。このとき、ローレベルの期間は、サンプリング周期であり固定である。   Further, according to the above-described operation, when the input signal is smaller than 0 V, the pulse density modulation signal is always at a low level after being once at a high level. At this time, the high level period is a sampling period and is fixed. On the other hand, when the input signal is greater than 0V, the pulse density modulation signal is always at a high level after having been at a low level once. At this time, the low level period is a sampling period and is fixed.

このようにして、ＦＢ型ΔΣ変調回路１１１を備えたスイッチング電源回路は、従来のＰＷＭ回路を備えたスイッチング電源回路と比べて、回路規模が小さくなるとともに、高速過渡応答と高効率化を可能としている。
以上が、ＦＢ型ΔΣ変調回路１１１の動作説明である。 In this way, the switching power supply circuit provided with the FB type ΔΣ modulation circuit 111 has a smaller circuit scale and enables a high-speed transient response and higher efficiency than a switching power supply circuit provided with a conventional PWM circuit. Yes.
The operation of the FB type ΔΣ modulation circuit 111 has been described above.

図７（ａ）乃至（ｃ）は、ＦＢ型ΔΣＡＤ変調回路の構成ブロック図と伝達特性を説明するための図で、図７（ａ）は、ＦＢ型ΔΣＡＤ変調回路のブロック図、図７（ｂ）は、伝達特性を示す図、図７（ｃ）は、信号伝達関数（ＳＴＦ；Ｓｉｇｎａｌ Ｔｒａｎｓｆｅｒ Ｆｕｎｃｔｉｏｎ）とノイズ伝達関数（ＮＴＦ；Ｎｏｉｓｅ Ｔｒａｎｓｆｅｒ Ｆｕｎｃｔｉｏｎ）の関係式を示している。   FIGS. 7A to 7C are a configuration block diagram of the FB type ΔΣ AD modulation circuit and a diagram for explaining the transfer characteristics. FIG. 7A is a block diagram of the FB type ΔΣ AD modulation circuit, and FIG. FIG. 7B shows a transfer characteristic, and FIG. 7C shows a relational expression between a signal transfer function (STF; Signal Transfer Function) and a noise transfer function (NTF; Noise Transfer Function).

図７（ａ）に示すように、低い周波数の信号を通過させる積分器（ＬＰＦ）１２２と、量子化器（ＡＤＣ；アナログ／デジタル変換回路）１２３と、ＤＡＣ（デジタル／アナログ変換回路）１２４と、アナログ信号を減算して出力する減算器１２１とを備えている。   As shown in FIG. 7A, an integrator (LPF) 122 that passes a low-frequency signal, a quantizer (ADC; analog / digital conversion circuit) 123, and a DAC (digital / analog conversion circuit) 124, And a subtractor 121 that subtracts and outputs an analog signal.

減算器１２１の出力は、積分器１２２に入力され、積分器１２２の出力は、量子化器１２３に入力されている。また、ＤＡＣ１２４は、量子化器１２３の出力をアナログ信号に変換して積分器１２２にフィードバックするように、量子化器１２３と減算器１２１との間に設けられている。減算器１２１は、ＦＢ型ΔΣＡＤ変調器の入力信号から、ＤＡＣ１２４の出力を減算して出力する。すなわち、図７（ａ）の積分器１２２、量子化器１２３、ＤＡＣ１２４、減算器１２１はそれぞれ、図６（ａ）の積分器１２２、量子化器１２３、ＤＡＣ１２４、減算器１２１に対応する。   The output of the subtractor 121 is input to the integrator 122, and the output of the integrator 122 is input to the quantizer 123. The DAC 124 is provided between the quantizer 123 and the subtractor 121 so that the output of the quantizer 123 is converted into an analog signal and fed back to the integrator 122. The subtractor 121 subtracts the output of the DAC 124 from the input signal of the FB type ΔΣ AD modulator and outputs the result. That is, the integrator 122, quantizer 123, DAC 124, and subtractor 121 in FIG. 7A correspond to the integrator 122, quantizer 123, DAC 124, and subtractor 121 in FIG. 6A, respectively.

次に、ＦＢ型ΔΣＡＤ変調回路の動作について説明する。まず、アナログ信号が入力されると、積分器１２２によって、低い周波数のアナログ信号が出力され、量子化器１２３によって、積分器１２２から出力されたアナログ信号がデジタル信号に変換され、減算器１２１で入力信号との差分をとるために、フィードバックするために、デジタル信号がＤＡＣ１２４に入力される。   Next, the operation of the FB type ΔΣ AD modulation circuit will be described. First, when an analog signal is input, an integrator 122 outputs a low-frequency analog signal. The quantizer 123 converts the analog signal output from the integrator 122 into a digital signal. In order to take a difference from the input signal, a digital signal is input to the DAC 124 for feedback.

ＤＡＣ１２４では、入力された量子化器１２３の出力を、アナログ信号に変換して、減算器１２１に入力し、入力となるアナログ信号から、ＤＡＣ１２４の出力を減算して、積分器１２２にフィードバックする。そして、積分器１２２の出力が、量子化器１２３によってデジタル信号に変換されて、ＦＢ型ΔΣＡＤ変調器の出力としてデジタル信号（パルス密度変調信号）が出力される。   The DAC 124 converts the input output of the quantizer 123 into an analog signal, inputs the analog signal to the subtractor 121, subtracts the output of the DAC 124 from the input analog signal, and feeds it back to the integrator 122. The output of the integrator 122 is converted into a digital signal by the quantizer 123, and a digital signal (pulse density modulation signal) is output as an output of the FB type ΔΣ AD modulator.

なお、ＦＢ型ΔΣ変調回路の出力信号により、図４（ｂ）に示したＤＣ／ＤＣ変換回路１０１でスイッチング動作を行ったときのＤＣ／ＤＣ変換回路１０１の出力電圧波形は図１７（ａ）に示され、その拡大図は図１８（ａ）に示されている。   The output voltage waveform of the DC / DC conversion circuit 101 when the switching operation is performed in the DC / DC conversion circuit 101 shown in FIG. 4B by the output signal of the FB type ΔΣ modulation circuit is shown in FIG. The enlarged view is shown in FIG. 18 (a).

ＦＢ型ΔΣ変調回路は、積分器の出力を量子化器で量子化するため、量子化器において量子化ノイズＥ（Ｚ）が加わる。すなわち、図７（ａ）の入力から出力までの伝達特性は、図７（ｂ）に示すようになる。図７（ｂ）より伝達関数を求めると、図７（ｃ）のようになる。   Since the FB type ΔΣ modulation circuit quantizes the output of the integrator with a quantizer, quantization noise E (Z) is added to the quantizer. That is, the transfer characteristic from input to output in FIG. 7A is as shown in FIG. When the transfer function is obtained from FIG. 7B, it is as shown in FIG.

図７（ｃ）に示すように、Ｚ変換した出力デジタル信号Ｙ（Ｚ）は、Ｙ（Ｚ）＝Ｈ（Ｚ）・Ｘ（Ｚ）／（１＋Ｈ（Ｚ））＋１・Ｅ（Ｚ）／（１＋Ｈ（Ｚ））となる。信号伝達関数ＳＴＦ（Ｓｉｇｎａｌ Ｔｒａｎｓｆｅｒ Ｆｕｎｃｔｉｏｎ）は、ＳＴＦ（Ｚ）＝Ｈ（Ｚ）／（１＋Ｈ（Ｚ））であり、ノイズ伝達関数ＮＴＦ（Ｎｏｉｓｅ Ｔｒａｎｓｆｅｒ Ｆｕｎｃｔｉｏｎ）は、ＮＴＦ（Ｚ）＝１／（１＋Ｈ（Ｚ））である。なお、Ｘ（Ｚ）はＺ変換した入力アナログ信号であり、Ｈ（Ｚ）は積分器の伝達関数である。   As shown in FIG. 7C, the Z-converted output digital signal Y (Z) is Y (Z) = H (Z) · X (Z) / (1 + H (Z)) + 1 · E (Z) / (1 + H (Z)). The signal transfer function STF (Signal Transfer Function) is STF (Z) = H (Z) / (1 + H (Z)), and the noise transfer function NTF (Noise Transfer Function) is NTF (Z) = 1 / (1 + H (Z)). X (Z) is a Z-converted input analog signal, and H (Z) is an integrator transfer function.

また、オーバーサンプリングとノイズ伝達関数により量子化ノイズＥ（Ｚ）はノイズシャイプされ高ＳＮＤＲ（Ｓｉｇｎａｌ ｔｏ Ｎｏｉｓｅ ｐｌｕｓ Ｄｉｓｔｏｒｔｉｏｎ Ｒａｔｉｏ；信号対雑音＋歪電力比）を実現する。   Further, the quantization noise E (Z) is noise-shaped by oversampling and a noise transfer function, and a high SNDR (Signal to Noise plus Distortion Ratio) is realized.

しかしながら、積分器１２２の伝達関数は、１次の場合には、Ｈ（Ｚ）＝Ｚ-1／（１−Ｚ-1）であるので、信号伝達関数は、ＳＴＦ（Ｚ）＝Ｚ-1となって１クロック（１サンプリング周期）遅れる。また、ノイズ伝達関数は、ＮＴＦ（Ｚ）＝１−Ｚ-1となり、１次の微分特性となる。 However, since the transfer function of the integrator 122 is H (Z) = Z −1 / (1−Z −1 ) in the first order, the signal transfer function is STF (Z) = Z −1. Is delayed by one clock (one sampling period). Further, the noise transfer function is NTF (Z) = 1−Z −1 , which is a first-order differential characteristic.

ここで示されているフィルタ回路の次数は１次である。フィルタの次数は、その伝達関数の遅延演算子Ｚ-1の最大のべき数である。 The order of the filter circuit shown here is first order. The order of the filter is the maximum power of the delay operator Z −1 of the transfer function.

図８は、２次フィードバック型ΔΣ変調回路を説明するための構成ブロック図である。減算器１３１の出力は、１段目の積分器１３２に入力され、１段目の積分器１３２の出力は、減算器１３３及び２段目の積分器１３４を介して量子化器１３５に入力されている。また、ＤＡＣ１３６は、量子化器１３５の出力をアナログ信号に変換して２段目の積分器１３４にフィードバックするとともに、ＤＡＣ１３７は、量子化器１３５の出力をアナログ信号に変換して１段目の積分器１３２にフィードバックする。減算器１３１は、ΔΣＡＤ変調回路の入力となるアナログ信号から、ＤＡＣ１３７の出力を減算して出力し、減算器１３３は、ΔΣＡＤ変調回路の入力となるアナログ信号から、ＤＡＣ１３６の出力を減算して出力する。   FIG. 8 is a block diagram illustrating a secondary feedback type ΔΣ modulation circuit. The output of the subtractor 131 is input to the first-stage integrator 132, and the output of the first-stage integrator 132 is input to the quantizer 135 via the subtractor 133 and the second-stage integrator 134. ing. The DAC 136 converts the output of the quantizer 135 into an analog signal and feeds it back to the second-stage integrator 134. The DAC 137 converts the output of the quantizer 135 into an analog signal and converts it to the first stage. Feedback is provided to the integrator 132. The subtractor 131 subtracts and outputs the output of the DAC 137 from the analog signal that is input to the ΔΣ AD modulation circuit, and the subtracter 133 subtracts the output of the DAC 136 from the analog signal that is input to the ΔΣ AD modulation circuit. To do.

１段目の積分器１３２の出力をＺ変換すると、ｙ１（Ｚ）＝Ｚ-1Ｘ（Ｚ）＋Ｚ-1（１−Ｚ-1）Ｅ（Ｚ）で示される。また、量子化器１３５の出力をＺ変換すると、Ｙ（Ｚ）＝Ｚ-1Ｘ（Ｚ）＋（１−Ｚ-1）2Ｅ（Ｚ）で示される。 When the output of the first-stage integrator 132 is Z-converted, y1 (Z) = Z −1 X (Z) + Z −1 (1−Z −1 ) E (Z). Further, when the output of the quantizer 135 is Z-transformed, Y (Z) = Z −1 X (Z) + (1−Z −1 ) 2 E (Z).

すなわち、２次フィードバック型ΔΣ変調回路の信号伝達関数は、ＳＴＦ（Ｚ）＝Ｚ-1であり、１クロック（１サンプリング周期）遅れる。ノイズ伝達関数は、ＮＴＦ（Ｚ）＝（１−Ｚ-1）2となり、２次の微分特性となる。 That is, the signal transfer function of the secondary feedback type ΔΣ modulation circuit is STF (Z) = Z −1 and is delayed by one clock (one sampling period). The noise transfer function is NTF (Z) = (1−Z −1 ) 2 and has a second order differential characteristic.

以上、本発明に係るフィードフォワード型ΔΣ変調回路を用いたスイッチング電源回路を説明する前に、従来から用いられていたＰＷＭ回路を用いたスイッチング電源回路及び従来から用いられていたフィードバック型ΔΣ変調回路を用いたスイッチング電源回路について説明した。   Before describing the switching power supply circuit using the feedforward type ΔΣ modulation circuit according to the present invention, the switching power supply circuit using the PWM circuit used conventionally and the feedback type ΔΣ modulation circuit used conventionally A switching power supply circuit using the above has been described.

図９（ａ），（ｂ）は、単一インダクタ２出力ＤＣ／ＤＣ変換回路を説明するための図で、図９（ａ）は、従来の２出力ＤＣ／ＤＣ変換回路、図９（ｂ）は、単一インダクタ２出力ＤＣ／ＤＣ変換回路を示している。   FIGS. 9A and 9B are diagrams for explaining a single inductor two-output DC / DC converter circuit. FIG. 9A shows a conventional two-output DC / DC converter circuit, and FIG. ) Shows a single inductor 2 output DC / DC conversion circuit.

従来の２出力ＤＣ／ＤＣ変換回路１４１ａ，１４１ｂは、インダクタＬが２個必要であり、サイズもコストも大きい。これに対して、単一インダクタ２出力ＤＣ／ＤＣ変換回路１４２は、インダクタＬが１個であり、サイズもコストも小さい。   The conventional two-output DC / DC conversion circuits 141a and 141b require two inductors L, and are large in size and cost. On the other hand, the single inductor 2 output DC / DC conversion circuit 142 has one inductor L, and is small in size and cost.

図９（ａ）に示すように、電子機器における各電子部品は、駆動するための電源電圧が異なるので、単一のバッテリーで電力を供給するためには、単一のバッテリーの電圧から各電子部品を駆動するための電源電圧を生成するＤＣ／ＤＣ変換回路が、電子部品ごとに必要となる。ところが、電子部品ごとにＤＣ／ＤＣ変換回路を用意することは、部品数の増加を招くという問題がある。そこで、電子部品ごとにＤＣ／ＤＣ変換回路を用意するのではなく、図９（ｂ）に示すように、インダクタを共有化、つまり、単一のインダクタで構成し、複数の電源電圧を生成する多出力電源装置が必要になる。つまり、単一インダクタ多出力（ＳＩ−ＳＩＭＯ（Ｓｉｎｇｌｅ Ｉｎｄｕｃｔｏｒ−Ｓｉｎｇｌｅ Ｉｎｐｕｔ， Ｍｕｌｔｉｐｌｅ Ｏｕｔｐｕｔ）ＤＣ／ＤＣ変換回路が有用である。   As shown in FIG. 9A, each electronic component in an electronic device has a different power supply voltage for driving. Therefore, in order to supply power with a single battery, each electronic component is derived from the voltage of a single battery. A DC / DC conversion circuit that generates a power supply voltage for driving the components is required for each electronic component. However, preparing a DC / DC conversion circuit for each electronic component has a problem of increasing the number of components. Therefore, instead of preparing a DC / DC conversion circuit for each electronic component, as shown in FIG. 9B, the inductor is shared, that is, configured by a single inductor, and a plurality of power supply voltages are generated. A multi-output power supply is required. That is, a single inductor multiple output (SI-SIMO (Single Inductor-Single Input, Multiple Output)) DC / DC conversion circuit is useful.

図１０（ａ），（ｂ）は、単一インダクタ２出力ＤＣ／ＤＣ変換回路の原理図で、図１０（ａ）は、２出力昇圧コンバータの回路構成図、図１０（ｂ）は、そのインダクタ電流波形を示している。   FIGS. 10A and 10B are principle diagrams of a single inductor two-output DC / DC conversion circuit, FIG. 10A is a circuit configuration diagram of a two-output boost converter, and FIG. An inductor current waveform is shown.

まず、図１０（ａ）に示した２出力昇圧コンバータの構成を説明する。
図１０（ａ）に示した２出力昇圧コンバータは、インダクタＬとスイッチＳ１〜Ｓ３と容量Ｃ１，Ｃ２と負荷抵抗Ｒ１，Ｒ２とを備えている。インダクタＬの一端には、入力電圧Ｖｉｎが与えられ、インダクタの他端はスイッチＳ１〜Ｓ３の一端に共通接続される。スイッチＳ１の他端は、グラウンドに接地されている。スイッチＳ２は、容量Ｃ１と抵抗Ｒ１の一端に接続され、２出力のうち第１の出力電圧Ｖｏｕｔ１が得られる。スイッチＳ３の他端は、容量Ｃ２と抵抗Ｒ２の一端に接続され、２出力のうち第２の出力電圧Ｖｏｕｔ２が得られる。そして、容量Ｃ１，Ｃ２と抵抗Ｒ１，Ｒ２の他端は、それぞれグラウンドに接地されている。 First, the configuration of the two-output boost converter shown in FIG.
The two-output boost converter shown in FIG. 10 (a) includes an inductor L, switches S1 to S3, capacitors C1 and C2, and load resistors R1 and R2. An input voltage Vin is applied to one end of the inductor L, and the other end of the inductor is commonly connected to one ends of the switches S1 to S3. The other end of the switch S1 is grounded. The switch S2 is connected to one end of the capacitor C1 and the resistor R1, and the first output voltage Vout1 is obtained from the two outputs. The other end of the switch S3 is connected to one end of the capacitor C2 and the resistor R2, and the second output voltage Vout2 is obtained from the two outputs. The other ends of the capacitors C1 and C2 and the resistors R1 and R2 are each grounded.

次に、図１０（ａ）に示した２出力昇圧コンバータの動作を説明する。
２出力昇圧コンバータは、２つの出力電圧Ｖｏｕｔ１，Ｖｏｕｔ２を得るために、容量Ｃ１，Ｃ２に電荷を充電する期間を２つ設けて、インダクタを時分割して利用することで、充電を行う。すなわち、２つの期間のうち１つ目の期間（第１の期間）では、第１の出力電圧Ｖｏｕｔ１を得るための昇圧動作を行い、２つの期間のうち２つ目の期間（第２の期間）では、第２の出力電圧Ｖｏｕｔ２を得るための昇圧動作を行う。 Next, the operation of the two-output boost converter shown in FIG.
In order to obtain two output voltages Vout1 and Vout2, the two-output boost converter performs charging by providing two periods for charging the capacitors C1 and C2 and using the inductor in a time-sharing manner. That is, in the first period (first period) of the two periods, the boost operation for obtaining the first output voltage Vout1 is performed, and the second period (second period) of the two periods. ) Performs a boosting operation to obtain the second output voltage Vout2.

まず、第１の期間において、スイッチＳ３はオフし、スイッチＳ１，Ｓ２のオンオフで昇圧動作を行う。最初にスイッチＳ１がオンし、スイッチＳ２がオフして、インダクタＬに充電電流が充電される。次に、スイッチＳ１がオフし、スイッチＳ２がオンして、インダクタＬに充電された充電電流が容量Ｃ１に放電され、容量Ｃ１は充電される。そして、第１の出力電圧Ｖｏｕｔ１が得られる。   First, in the first period, the switch S3 is turned off, and the boosting operation is performed by turning on and off the switches S1 and S2. First, the switch S1 is turned on, the switch S2 is turned off, and the charging current is charged in the inductor L. Next, the switch S1 is turned off, the switch S2 is turned on, the charging current charged in the inductor L is discharged to the capacitor C1, and the capacitor C1 is charged. Then, the first output voltage Vout1 is obtained.

次に、第２の期間において、スイッチＳ２はオフし、スイッチＳ１，Ｓ３のオンオフで昇圧動作を行う。最初にスイッチＳ１がオンし、スイッチＳ３がオフして、インダクタＬに充電電流が充電される。次に、スイッチＳ１がオフし、スイッチＳ３がオンして、インダクタＬに充電された充電電流が容量Ｃ２に放電され、容量Ｃ２は充電される。そして、第２の出力電圧Ｖｏｕｔ２が得られる。   Next, in the second period, the switch S2 is turned off, and the boosting operation is performed by turning on and off the switches S1 and S3. First, the switch S1 is turned on, the switch S3 is turned off, and the charging current is charged in the inductor L. Next, the switch S1 is turned off, the switch S3 is turned on, the charging current charged in the inductor L is discharged to the capacitor C2, and the capacitor C2 is charged. Then, the second output voltage Vout2 is obtained.

このときのインダクタＬに流れる充電電流ＩＬの波形を図１０（ｂ）に例示する。例示した波形は、スイッチＳ１〜Ｓ３をＰＷＭ信号によりスイッチング動作を行ったときの波形であり、安定した定常状態における波形である。このような回路によってインダクタを時分割して利用することで、２つの出力を得ることができる。   A waveform of the charging current IL flowing through the inductor L at this time is illustrated in FIG. The illustrated waveform is a waveform when the switches S1 to S3 are switched by a PWM signal, and is a waveform in a stable steady state. Two outputs can be obtained by using the inductor in a time-sharing manner with such a circuit.

図１１（ａ），（ｂ）は、多出力ＤＣ／ＤＣ変換回路におけるクロスレギュレーションの影響を説明するための図で、図１１（ａ）は、ＰＷＭ制御方式の場合、図１１（ｂ）は、ΔΣ変調方式の場合を示している。   FIGS. 11A and 11B are diagrams for explaining the influence of cross regulation in the multi-output DC / DC conversion circuit. FIG. 11A shows the case of the PWM control system, and FIG. The case of the ΔΣ modulation method is shown.

多出力電源において、片方の出力で負荷変動が生じると、他方の出力電圧が変動する現象をクロスレギュレーションという。つまり、複数の出力を取り出す場合、ある出力が他の出力に与える影響である。例えば、ＰＷＭ制御を使うフライバック方式のコンバータの場合、軽負荷時には１次側ＦＥＴのオン期間の幅を狭めて出力を制御する。そのため、２次巻き線に電圧が発生する期間も短くなる。複数の２次巻き線から巻き数に応じた異なる電圧を取り出す場合、電圧制御を行っている出力の負荷に応じて他の出力電圧が大きく変動してしまう。２次側にレギュレータ回路を追加すれば、システム全体としてのクロスレギュレーション特性の改善が可能だが、部品点数が増えるのでコストが上がってしまうという問題がある。   In a multi-output power supply, when a load fluctuation occurs in one output, the phenomenon in which the other output voltage fluctuates is called cross regulation. That is, when a plurality of outputs are taken out, it is an influence that one output has on other outputs. For example, in the case of a flyback converter using PWM control, the output is controlled by narrowing the width of the ON period of the primary side FET at light load. Therefore, the period during which the voltage is generated in the secondary winding is also shortened. When different voltages corresponding to the number of turns are taken out from a plurality of secondary windings, other output voltages greatly vary depending on the output load on which voltage control is performed. If a regulator circuit is added on the secondary side, the cross regulation characteristic of the entire system can be improved, but there is a problem that the cost increases because the number of parts increases.

また、図１０（ａ）に示す非絶縁型の２出力ＤＣ／ＤＣコンバータについても、同様に、片方の出力で負荷変動が生じると、スイッチに与えるＰＷＭ信号のパルス幅が変動する。例えば、第１の出力電圧側の負荷が重負荷になったとき、第１の期間において、スイッチＳ１，Ｓ２に与えられるＰＷＭ信号のパルス幅は大きくなる。すなわち、インダクタに充電される充電電流ＩＬは大きくなる。そして、充電電流ＩＬが容量Ｃ１に全て放電される前に、第２の期間に移行するため、第２の期間において、放電されなかった充電電流ＩＬが容量Ｃ２に一部充電され、第２の出力電圧Ｖｏｕｔ２に変動が生じるという問題がある。   Similarly, in the non-insulated two-output DC / DC converter shown in FIG. 10A, when a load fluctuation occurs in one output, the pulse width of the PWM signal applied to the switch fluctuates. For example, when the load on the first output voltage side becomes a heavy load, the pulse width of the PWM signal applied to the switches S1 and S2 increases in the first period. That is, the charging current IL charged in the inductor increases. Then, before the charging current IL is completely discharged to the capacitor C1, the second period is entered. Therefore, in the second period, the charging current IL that has not been discharged is partially charged in the capacitor C2, and the second period There is a problem that the output voltage Vout2 varies.

第１の出力電圧Ｖｏｕｔ１側の負荷が重負荷になり、第２の出力電圧Ｖｏｕｔ２が定常状態のときのクロスレギュレーションの様子を図１１（ａ），（ｂ）に示す。   11A and 11B show the state of cross regulation when the load on the first output voltage Vout1 side is a heavy load and the second output voltage Vout2 is in a steady state.

図１１（ａ）に示すように、ＰＷＭ制御方式の場合には、図１０（ａ）に示したＳ１からＳ３のスイッチ操作に対してＶｏｕｔ１とＶｏｕｔ２とのクロスレギュレーションが大である。これに対して、図１１（ｂ）に示すように、ΔΣ変調方式の場合には、Ｖｏｕｔ１とＶｏｕｔ２とのクロスレギュレーションが小である。したがって、この種のクロスレギュレーションを良好にするためには、ΔΣ変調方式を用いることが有効であることが分かる。   As shown in FIG. 11A, in the case of the PWM control method, the cross regulation between Vout1 and Vout2 is large with respect to the switch operation from S1 to S3 shown in FIG. On the other hand, as shown in FIG. 11B, in the case of the ΔΣ modulation method, the cross regulation between Vout1 and Vout2 is small. Therefore, it can be seen that it is effective to use the ΔΣ modulation method in order to improve this kind of cross regulation.

以下、図面を参照して本発明の実施例について説明する。
図１２は、本発明に係るΔΣ変調制御を用いた単一インダクタ２出力ＤＣ／ＤＣ変換回路を備えたスイッチング電源回路を説明するための回路構成図で、ΔΣ変調制御を２出力昇圧コンバータに適用した場合の回路構成図である。 Embodiments of the present invention will be described below with reference to the drawings.
FIG. 12 is a circuit configuration diagram for explaining a switching power supply circuit including a single inductor two-output DC / DC conversion circuit using ΔΣ modulation control according to the present invention, and ΔΣ modulation control is applied to a two-output boost converter. FIG.

図中符号１５０は単一インダクタ２出力ＤＣ／ＤＣ変換回路（デュアル昇圧コンバータ）、１５１は第１のエラーアンプ（誤差増幅器）、１５２は第２のエラーアンプ（誤差増幅器）、１５３は第１のΔΣ変調回路、１５４は第２のΔΣ変調回路、１５５はドライブ回路を示している。なお、２出力昇圧コンバータ１５０については、図１０（ａ）に示した２出力昇圧コンバータと同様である。   In the figure, reference numeral 150 is a single inductor two-output DC / DC converter circuit (dual boost converter), 151 is a first error amplifier (error amplifier), 152 is a second error amplifier (error amplifier), and 153 is a first error amplifier. A ΔΣ modulation circuit, 154 is a second ΔΣ modulation circuit, and 155 is a drive circuit. The 2-output boost converter 150 is the same as the 2-output boost converter shown in FIG.

本発明に係るスイッチング電源回路は、単一インダクタ２出力ＤＣ／ＤＣ変換回路１５０と、第１出力を入力する第１のエラーアンプ１５１と、この第１のエラーアンプ１５１に接続された第１のΔΣ変調回路１５３と、第２出力を入力する第２のエラーアンプ１５２と、この第２のエラーアンプ１５２に接続された第２のΔΣ変調回路１５４と、第１のΔΣ変調回路１５３の出力と第２のΔΣ変調回路１５４の出力が接続されたドライバ回路１５５とから構成されている。   The switching power supply circuit according to the present invention includes a single inductor two-output DC / DC conversion circuit 150, a first error amplifier 151 that inputs a first output, and a first error amplifier 151 connected to the first error amplifier 151. A ΔΣ modulation circuit 153, a second error amplifier 152 for inputting a second output, a second ΔΣ modulation circuit 154 connected to the second error amplifier 152, and an output of the first ΔΣ modulation circuit 153 The driver circuit 155 is connected to the output of the second ΔΣ modulation circuit 154.

つまり、本発明に係るスイッチング電源回路は、ΔΣ変調制御を用いた単一インダクタ２出力ＤＣ／ＤＣ変換回路１５０を備えたもので、入力信号を２つの出力信号に変換する単一インダクタ２出力ＤＣ／ＤＣ変換回路１５０と、この単一インダクタ２出力ＤＣ／ＤＣ変換回路１５０に接続されて出力信号をΔΣ変調制御する２つのΔΣ変調回路１５３，１５４とを備えている。   That is, the switching power supply circuit according to the present invention includes the single inductor two output DC / DC conversion circuit 150 using ΔΣ modulation control, and converts the input signal into two output signals. / DC conversion circuit 150 and two ΔΣ modulation circuits 153 and 154 that are connected to the single inductor two-output DC / DC conversion circuit 150 and control the ΔΣ modulation of the output signal.

入力電圧が単一インダクタ２出力ＤＣ／ＤＣ変換回路１５０に入力されると、その出力電圧が第１及び第２のエラーアンプ１５１，１５２と第１及び第２のΔΣ変調回路１５３，１５４とドライブ回路１５５を介してΔΣ変調制御され、単一インダクタ２出力ＤＣ／ＤＣ変換回路１５０から出力電圧を得る。このΔΣ変調制御の特徴は、パルス密度変調信号が、出力信号の所望の電圧からの誤差に比例してパルス密度が変化することである。   When the input voltage is input to the single inductor 2 output DC / DC conversion circuit 150, the output voltage is driven by the first and second error amplifiers 151 and 152, the first and second ΔΣ modulation circuits 153 and 154, and the drive. ΔΣ modulation is controlled via the circuit 155, and an output voltage is obtained from the single inductor 2 output DC / DC conversion circuit 150. The feature of this ΔΣ modulation control is that the pulse density of the pulse density modulation signal changes in proportion to the error from the desired voltage of the output signal.

図１２に示した本発明のスイッチング電源回路の動作を以下に説明する。
本発明のスイッチング電源回路は、２つの出力電圧Ｖｏｕｔ１，Ｖｏｕｔ２を得るために、容量Ｃｏｕｔ１，Ｃｏｕｔ２に電荷を充電する期間を２つ設けて、インダクタを時分割して利用することで、充電を行う。すなわち、２つの期間のうち１つ目の期間（第１の期間）では、第１の出力電圧Ｖｏｕｔ１を得るための昇圧動作を行い、２つの期間のうち２つ目の期間（第２の期間）では、第２の出力電圧Ｖｏｕｔ２を得るための昇圧動作を行う。 The operation of the switching power supply circuit of the present invention shown in FIG. 12 will be described below.
In order to obtain two output voltages Vout1 and Vout2, the switching power supply circuit of the present invention performs charging by providing two periods for charging the capacitors Cout1 and Cout2 and using the inductor in a time-sharing manner. . That is, in the first period (first period) of the two periods, the boost operation for obtaining the first output voltage Vout1 is performed, and the second period (second period) of the two periods. ) Performs a boosting operation to obtain the second output voltage Vout2.

まず、第１の期間において、スイッチＳ３はオフし、スイッチＳ１，Ｓ２のオンオフで昇圧動作を行う。最初にスイッチＳ１がオンし、スイッチＳ２がオフして、インダクタＬに充電電流が充電される。次に、スイッチＳ１がオフし、スイッチＳ２がオンして、インダクタＬに充電された充電電流が容量Ｃｏｕｔ１に放電され、容量Ｃｏｕｔ１は充電される。そして、インダクタＬの充放電の動作を１つの期間の間、繰り返すことで、第１の出力電圧Ｖｏｕｔ１が得られる。つまり、１つの期間の間、複数のパルスがスイッチＳ１，Ｓ２に入力されて、昇圧動作が行われる。   First, in the first period, the switch S3 is turned off, and the boosting operation is performed by turning on and off the switches S1 and S2. First, the switch S1 is turned on, the switch S2 is turned off, and the charging current is charged in the inductor L. Next, the switch S1 is turned off, the switch S2 is turned on, the charging current charged in the inductor L is discharged to the capacitor Cout1, and the capacitor Cout1 is charged. The first output voltage Vout1 is obtained by repeating the charging / discharging operation of the inductor L for one period. That is, during one period, a plurality of pulses are input to the switches S1 and S2, and a boosting operation is performed.

次に、第２の期間において、スイッチＳ２はオフし、スイッチＳ１，Ｓ３のオンオフで昇圧動作を行う。最初にスイッチＳ１がオンし、スイッチＳ３がオフして、インダクタＬに充電電流が充電される。次に、スイッチＳ１がオフし、スイッチＳ３がオンして、インダクタＬに充電された充電電流が容量Ｃｏｕｔ２に放電され、容量Ｃｏｕｔ２は充電される。そして、インダクタＬに充電された充電電流が容量Ｃｏｕｔ２に放電され、第２の出力電圧Ｖｏｕｔ２が得られる。つまり、１つの期間の間、複数のパルスがスイッチＳ１，Ｓ２に入力されて、昇圧動作が行われる。   Next, in the second period, the switch S2 is turned off, and the boosting operation is performed by turning on and off the switches S1 and S3. First, the switch S1 is turned on, the switch S3 is turned off, and the charging current is charged in the inductor L. Next, the switch S1 is turned off, the switch S3 is turned on, the charging current charged in the inductor L is discharged to the capacitor Cout2, and the capacitor Cout2 is charged. Then, the charging current charged in the inductor L is discharged to the capacitor Cout2, and the second output voltage Vout2 is obtained. That is, during one period, a plurality of pulses are input to the switches S1 and S2, and a boosting operation is performed.

このときの第１及び第２の期間におけるインダクタＬに流れる充電電流ＩＬの波形、スイッチＳ１〜Ｓ３に与えられるパルス密度変調信号の波形を図１１（ｂ）に例示する。例示した波形は、スイッチＳ１〜Ｓ３をパルス密度変調信号によりスイッチング動作を行ったときの波形であり、第１の出力が重負荷になり、第２の出力が定常状態における波形である。   FIG. 11B illustrates the waveform of the charging current IL flowing through the inductor L and the waveform of the pulse density modulation signal applied to the switches S1 to S3 in the first and second periods at this time. The illustrated waveform is a waveform when the switches S1 to S3 are switched by the pulse density modulation signal, the first output is a heavy load, and the second output is a waveform in a steady state.

図１１（ｂ）に示すように、第１の期間において、重負荷であるので、スイッチＳ１，Ｓ２のパルス密度は濃くなり、昇圧される。第２の期間において、第１の期間の残留した充電電流ＩＬが第２出力にクロスレギュレーションされ、余分に容量Ｃｏｕｔ２に充電が行われるが、本発明のスイッチング電源回路は、ΔΣ変調制御であり、パルス密度変調信号によりスイッチングを行っているため、第２の出力電圧Ｖｏｕｔ２がクロスレギュレーションにより変動してもすぐに、パルス密度を調整して、所定の電圧にすることができる。   As shown in FIG. 11B, since the load is heavy in the first period, the pulse density of the switches S1 and S2 is increased and boosted. In the second period, the charging current IL remaining in the first period is cross-regulated to the second output, and the capacitor Cout2 is charged extra. The switching power supply circuit of the present invention is ΔΣ modulation control, Since switching is performed by the pulse density modulation signal, the pulse density can be adjusted to a predetermined voltage immediately after the second output voltage Vout2 fluctuates due to cross regulation.

つまり、ＰＷＭ制御の場合、第１出力において負荷変動が生じ、第２出力が定常状態のとき、１つの期間において１つのパルスしかないので、クロスレギュレーションの影響に対して、パルス幅を調整して所定の電圧にするのに、次の第２の期間まで待たなければならないので、クロスレギュレーションの影響が大きくなる。それに対して、ΔΣ制御の場合、パルス密度、すなわち、一定期間におけるパルスの数で出力電圧を制御するので、変動が生じても、次の第２の期間を待たずに、その変動量に応じてパルス密度を調整することができる。図１１（ｂ）では、第２の期間において、第２の出力電圧Ｖｏｕｔ２の変動に応じてパルス密度が薄くなる様子を示している。したがって、本発明のスイッチング電源回路は、クロスレギュレーションの影響が小さくすることができる。   That is, in the case of PWM control, when the load fluctuation occurs in the first output and the second output is in a steady state, there is only one pulse in one period, so the pulse width is adjusted for the influence of cross regulation. Since it is necessary to wait until the next second period to obtain the predetermined voltage, the influence of cross regulation becomes large. On the other hand, in the case of ΔΣ control, the output voltage is controlled by the pulse density, that is, the number of pulses in a certain period. The pulse density can be adjusted. FIG. 11B shows a state in which the pulse density decreases in accordance with the fluctuation of the second output voltage Vout2 in the second period. Therefore, the switching power supply circuit of the present invention can reduce the influence of cross regulation.

以上が、本発明のスイッチング電源回路の動作説明である。なお、Ｓ２とＳ３が同時にオンすると、出力電圧が短絡してしまうのでドライブ回路１５５の構成は注意が必要である。   The above is the description of the operation of the switching power supply circuit of the present invention. Note that if S2 and S3 are turned on at the same time, the output voltage is short-circuited, so the configuration of the drive circuit 155 requires caution.

図１３（ａ）乃至（ｃ）は、図１２におけるドライブ回路の具体的な回路構成図で、図１３（ａ）は、ΔΣ変調回路の出力を受けて各スイッチ操作をする概念図、図１３（ｂ）は、ドライブ回路の回路構成図、図１３（ｃ）は、真理値表を示している。   13A to 13C are specific circuit configuration diagrams of the drive circuit in FIG. 12, and FIG. 13A is a conceptual diagram in which each switch operation is performed in response to the output of the ΔΣ modulation circuit. FIG. 13B is a circuit configuration diagram of the drive circuit, and FIG. 13C shows a truth table.

ドライブ回路は、第１のΔΣ変調回路１５３の出力信号ＭＯ１、第２のΔΣ変調回路１５４の出力信号ＭＯ２、選択信号ＳＥＬを入力し、スイッチＳ１〜Ｓ３にパルス密度変調信号を出力する。選択信号ＳＥＬは、第１の期間、第２の期間を決める信号である。第１の期間は、論理値が０（ローレベル）のときで、第２の期間は、論理値が１（ハイレベル）のときである。   The drive circuit inputs the output signal MO1 of the first ΔΣ modulation circuit 153, the output signal MO2 of the second ΔΣ modulation circuit 154, and the selection signal SEL, and outputs a pulse density modulation signal to the switches S1 to S3. The selection signal SEL is a signal that determines the first period and the second period. The first period is when the logical value is 0 (low level), and the second period is when the logical value is 1 (high level).

選択信号ＳＥＬが０のとき、第１のΔΣ変調回路１５３の出力信号ＭＯ１はイネーブルされ、第２のΔΣ変調回路１５４の出力信号ＭＯ２はディスイネーブルされる。そして、スイッチＳ１には、第１のΔΣ変調回路１５３の出力信号ＭＯ１が出力され、スイッチＳ２には、第１のΔΣ変調回路１５３の出力信号ＭＯ１を反転した信号が出力され、スイッチＳ３には、０が出力される。   When the selection signal SEL is 0, the output signal MO1 of the first ΔΣ modulation circuit 153 is enabled and the output signal MO2 of the second ΔΣ modulation circuit 154 is disabled. Then, the output signal MO1 of the first ΔΣ modulation circuit 153 is output to the switch S1, the signal obtained by inverting the output signal MO1 of the first ΔΣ modulation circuit 153 is output to the switch S2, and the switch S3 is output to the switch S3. , 0 is output.

選択信号ＳＥＬが１のとき、第１のΔΣ変調回路１５３の出力信号ＭＯ１はディスイネーブルされ、第２のΔΣ変調回路１５４の出力信号ＭＯ２はイネーブルされる。そして、スイッチＳ１には、第２のΔΣ変調回路１５４の出力信号ＭＯ２が出力され、スイッチＳ２には、０が出力され、スイッチＳ３には、第２のΔΣ変調回路１５４の出力信号ＭＯ２を反転した信号が出力される。   When the selection signal SEL is 1, the output signal MO1 of the first ΔΣ modulation circuit 153 is disabled and the output signal MO2 of the second ΔΣ modulation circuit 154 is enabled. The switch S1 outputs the output signal MO2 of the second ΔΣ modulation circuit 154, the switch S2 outputs 0, and the switch S3 inverts the output signal MO2 of the second ΔΣ modulation circuit 154. Is output.

このようにして、Ｓ２とＳ３が同時にオンすることなく、第１のΔΣ変調回路１５３の出力信号ＭＯ１と第１のΔΣ変調回路１５４の出力信号ＭＯ２とを時分割して、スイッチＳ１〜Ｓ３に与えることができる。   In this manner, the output signal MO1 of the first ΔΣ modulation circuit 153 and the output signal MO2 of the first ΔΣ modulation circuit 154 are time-divided without turning on S2 and S3 at the same time, and the switches S1 to S3 are connected. Can be given.

このように、位相差を持ったサンプリング周波数のパルス（選択信号ＳＥＬ）により、Ｖｏｕｔ１とＶｏｕｔ２の制御を行う。なお、図１４は、図１３（ｂ）に示したドライブ回路を介して得られた本発明のスイッチング電源回路の出力のシミュレーション結果を示す図である。   In this way, Vout1 and Vout2 are controlled by a sampling frequency pulse (selection signal SEL) having a phase difference. FIG. 14 is a diagram showing a simulation result of the output of the switching power supply circuit of the present invention obtained through the drive circuit shown in FIG.

以上は、単一インダクタ２出力ＤＣ／ＤＣ変換回路を用いた場合について説明したが、単一インダクタ多出力ＤＣ／ＤＣ変換回路を用いることも可能である。つまり、単一インダクタ多出力ＤＣ／ＤＣ変換回路として、単一インダクタｎ出力ＤＣ／ＤＣ変換回路を用いる場合には、この単一インダクタｎ出力ＤＣ／ＤＣ変換回路の出力電圧に対応する分圧電圧との差分を増幅した誤差信号をｎ個のΔΣ変調回路に出力するｎ個のエラーアンプと、ｎ個のΔΣ変調回路より出力されたパルス密度変調信号が入力されるドライブ回路が必要になる。   Although the case where the single inductor 2 output DC / DC conversion circuit is used has been described above, it is also possible to use a single inductor multiple output DC / DC conversion circuit. That is, when a single inductor n output DC / DC conversion circuit is used as the single inductor multiple output DC / DC conversion circuit, the divided voltage corresponding to the output voltage of the single inductor n output DC / DC conversion circuit is used. And n error amplifiers that output error signals obtained by amplifying the difference to n ΔΣ modulation circuits, and a drive circuit to which the pulse density modulation signals output from the n ΔΣ modulation circuits are input.

以下に、本発明に用いられるΔΣ変調回路として、１次フィードフォワード（ＦＦ）型ΔΣ変調回路及び２次フィードフォワード（ＦＦ）型ΔΣ変調回路について説明する。   Hereinafter, a primary feedforward (FF) type ΔΣ modulation circuit and a secondary feedforward (FF) type ΔΣ modulation circuit will be described as the ΔΣ modulation circuit used in the present invention.

図１５（ａ）乃至（ｃ）は、本発明に係るスイッチング電源回路に用いられる１次フィードフォワード（ＦＦ）型ΔΣ変調回路を説明するための図で、図１５（ａ）は、１次フィードフォワード型ΔΣ変調回路の構成ブロック図、図１５（ｂ）は、伝達特性を示す図、図１５（ｃ）は、信号伝達関数（ＳＴＦ；Ｓｉｇｎａｌ Ｔｒａｎｓｆｅｒ Ｆｕｎｃｔｉｏｎ）とノイズ伝達関数（ＮＴＦ；Ｎｏｉｓｅ Ｔｒａｎｓｆｅｒ Ｆｕｎｃｔｉｏｎ）の関係式を示している。   FIGS. 15A to 15C are diagrams for explaining a primary feedforward (FF) type ΔΣ modulation circuit used in the switching power supply circuit according to the present invention. FIG. FIG. 15B is a diagram showing a transfer characteristic, and FIG. 15C is a signal transfer function (STF; Signal Transfer Function) and a noise transfer function (NTF; Noise Transfer Function). ).

図１５（ａ）に示すように、特定の周波数のアナログ信号を通過させる積分器（ＬＰＦ）１６２と加算器１６３とＡＤＣ（アナログ／デジタル変換回路）１６４とＤＡＣ（デジタル／アナログ変換回路）１６５とアナログ信号を減算して出力する減算器１６１とを備えている。   As shown in FIG. 15A, an integrator (LPF) 162, an adder 163, an ADC (analog / digital conversion circuit) 164, and a DAC (digital / analog conversion circuit) 165 that pass an analog signal of a specific frequency, And a subtractor 161 that subtracts an analog signal and outputs the result.

つまり、図１５（ａ）に示すように、フィードフォワード型ΔΣ変調回路は、特定の周波数の入力アナログ信号を通過させる積分器１６２と、この積分器１６２に接続された加算器１６３と、この加算器１６３に接続された量子化器（ＡＤＣ；アナログ／デジタル変換回路）１６４と、この量子化器１６４に接続され、この量子化器１６４のデジタル信号をアナログ信号に変換して積分器１６２にフィードバックするＤＡＣ（デジタル／アナログ変換回路）１６５と、入力アナログ信号からＤＡＣ１６５から出力されたアナログ信号を減算する減算器１６１と、入力アナログ信号を直接加算器１６３に入力させるフィードフォワードパスａとを備えている。   That is, as shown in FIG. 15A, the feedforward type ΔΣ modulation circuit includes an integrator 162 that passes an input analog signal having a specific frequency, an adder 163 connected to the integrator 162, and the addition A quantizer (ADC; analog / digital conversion circuit) 164 connected to the multiplier 163 and a quantizer 164 connected to the digital signal of the quantizer 164 and converted to an analog signal and fed back to the integrator 162 A DAC (digital / analog conversion circuit) 165, a subtracter 161 that subtracts the analog signal output from the DAC 165 from the input analog signal, and a feedforward path a that directly inputs the input analog signal to the adder 163. Yes.

ＦＦ型ΔΣ変調回路は、積分器１６２の出力を量子化器で量子化するため、量子化器において量子化ノイズＥ（Ｚ）が加わる。すなわち、図１５（ａ）の入力から出力までの伝達特性は、図１５（ｂ）に示すようになる。図１５（ｂ）より伝達関数を求めると、図１５（ｃ）のようになる。   Since the output of the integrator 162 is quantized by the quantizer in the FF type ΔΣ modulation circuit, quantization noise E (Z) is added in the quantizer. That is, the transfer characteristic from input to output in FIG. 15A is as shown in FIG. When the transfer function is obtained from FIG. 15B, it is as shown in FIG.

図１５（ｃ）に示すように、Ｚ変換した出力デジタル信号Ｙ（Ｚ）は、Ｙ（Ｚ）＝Ｘ（Ｚ）＋１・Ｅ（Ｚ）／（１＋Ｈ（Ｚ））となり、積分器の伝達関数Ｈ（Ｚ）は、１次の場合には、Ｈ（Ｚ）＝Ｚ-1／（１−Ｚ-1）であるので、信号伝達関数は、ＳＴＦ（Ｚ）＝１となり、パルス密度変調信号は遅延しない。また、ノイズ伝達関数は、ＮＴＦ（Ｚ）＝１−Ｚ-1となり、１次の微分特性となる。つまり、図７（ｃ）に示した信号伝達関数は、ＳＴＦ（Ｚ）＝Ｚ-1となり１クロック（１サンプリング周期）遅れるのに対して、図１５（ｃ）に示した信号伝達関数は、ＳＴＦ（Ｚ）＝１となり、パルス密度変調信号は遅延しない。つまり、ＦＢ型ΔΣＡＤ変調回路よりもＦＦ型ΔΣ変調回路の方が、パルス密度変調信号に遅延が生じないので、応答速度が改善されていることが分かる。 As shown in FIG. 15 (c), the Z-converted output digital signal Y (Z) becomes Y (Z) = X (Z) + 1 · E (Z) / (1 + H (Z)), which is transmitted to the integrator. Since the function H (Z) is H (Z) = Z −1 / (1−Z −1 ) in the first order, the signal transfer function is STF (Z) = 1, and the pulse density modulation The signal is not delayed. Further, the noise transfer function is NTF (Z) = 1−Z −1 , which is a first-order differential characteristic. That is, the signal transfer function shown in FIG. 7C is STF (Z) = Z −1 and is delayed by one clock (one sampling period), whereas the signal transfer function shown in FIG. STF (Z) = 1, and the pulse density modulation signal is not delayed. That is, it can be seen that the response speed is improved in the FF type ΔΣ modulation circuit because the delay does not occur in the pulse density modulation signal than in the FB type ΔΣ AD modulation circuit.

つまり、フィードフォワード型ΔΣ変調回路の信号伝達関数が１であり、このフィードフォワード型ΔΣ変調回路より出力されるパルス密度変調信号に遅延がなく、該遅延に起因する出力電圧波形のリップルが低減されるという効果を奏する。   That is, the signal transfer function of the feedforward type ΔΣ modulation circuit is 1, the pulse density modulation signal output from the feedforward type ΔΣ modulation circuit has no delay, and the ripple of the output voltage waveform caused by the delay is reduced. There is an effect that.

図１６は、図１５（ａ）に示した１次フィードフォワード型（ＦＦ型）ΔΣ変調回路の具体的な回路構成図である。   FIG. 16 is a specific circuit configuration diagram of the first-order feedforward type (FF type) ΔΣ modulation circuit shown in FIG.

１次ＦＦ型ΔΣ変調回路は、減算器１６１と積分器１６２と加算器１６３と量子化器（Ａ／Ｄコンバータ；ＡＤＣ）１６４とＤＡＣ（Ｄ／Ａコンバータ）１６５とから構成されている。   The first-order FF type ΔΣ modulation circuit includes a subtractor 161, an integrator 162, an adder 163, a quantizer (A / D converter; ADC) 164, and a DAC (D / A converter) 165.

１次ＦＦ型ΔΣ変調回路は、第１のスイッチを含み入力信号と出力信号をＤ／Ａ変換した信号との差分をとる減算器１６１と、第２のスイッチと容量と第１の演算増幅器を備え、差分を積分した差分積分信号を出力する積分器１６２と、入力信号がフィードフォワードパスａより入力される第１の抵抗と積分器１６２の出力が入力される第２の抵抗と第２の演算増幅器と帰還抵抗とを備えた加算器１６３と、コンパレータとフリップフロップとを備え、量子化基準信号（しきい値）と加算器１６３の信号レベルを大小比較し１ビットの量子化信号を出力する量子化器１６４と、２つの基準信号Ｖｒｅｆ、−Ｖｒｅｆを選択する２つの第３のスイッチを備え、量子化信号である出力信号を帰還して１ビットの量子化信号に同期して、出力信号の論理値に応じた基準信号を第３のスイッチにより選択し、出力信号をＤ／Ａ変換した信号を生成するＤＡＣ１６５を備える構成とすることで、パルス密度変調信号を生成する。   The first-order FF type ΔΣ modulation circuit includes a first switch and includes a subtractor 161 that obtains a difference between an input signal and a signal obtained by D / A conversion of an output signal, a second switch, a capacitor, and a first operational amplifier. An integrator 162 that outputs a differential integrated signal obtained by integrating the difference, a first resistor that receives an input signal from the feedforward path a, a second resistor that receives an output from the integrator 162, and a second resistor. An adder 163 having an operational amplifier and a feedback resistor, a comparator, and a flip-flop are provided. The quantized reference signal (threshold value) and the signal level of the adder 163 are compared in magnitude, and a 1-bit quantized signal is output. Quantizer 164 to be used and two third switches for selecting two reference signals Vref and -Vref, an output signal which is a quantized signal is fed back and output in synchronization with the 1-bit quantized signal. Signal theory A pulse density modulation signal is generated by selecting a reference signal corresponding to the logical value by using the third switch and providing a DAC 165 that generates a signal obtained by D / A conversion of the output signal.

１次ＦＦ型ΔΣ変調回路は、ＦＢ型ΔΣ変調回路の場合と同様に、スイッチをオンオフし、電荷を転送するための２つのフェーズ、Ｐｈ１（フェーズ１）とＰｈ２（フェーズ２）がある。図１６において、Ｐｈ１と図示したスイッチは、Ｐｈ１においてオンし、Ｐｈ２と図示したスイッチは、Ｐｈ２においてオンする。各フェーズの周波数は、サンプリング周波数に等しく、Ｐｈ１とＰｈ２は、交互に繰り返される。つまり、一つのサンプリング周期において、一つのＰｈ１と一つのＰｈ２が存在する。   As in the case of the FB type ΔΣ modulation circuit, the primary FF type ΔΣ modulation circuit has two phases, Ph1 (phase 1) and Ph2 (phase 2), for turning on and off the switch and transferring charges. In FIG. 16, the switch illustrated as Ph1 is turned on at Ph1, and the switch illustrated as Ph2 is turned on at Ph2. The frequency of each phase is equal to the sampling frequency, and Ph1 and Ph2 are alternately repeated. That is, there is one Ph1 and one Ph2 in one sampling period.

まず、１次ＦＦ型ΔΣ変調回路は、上述のように、エラーアンプ１５１，１５２が出力するＤＣ／ＤＣ変換回路１５０の出力信号から所望の出力電圧に対応する基準電圧Ｖｒｅｆからの誤差信号を入力する。   First, as described above, the primary FF type ΔΣ modulation circuit inputs an error signal from the reference voltage Vref corresponding to a desired output voltage from the output signal of the DC / DC conversion circuit 150 output from the error amplifiers 151 and 152. To do.

Ｐｈ１において、入力信号が積分器１６２の入力側容量に印加され、入力信号に応じた電荷が蓄えられる。また、フィードフォワードパスａにより直接加算器１６３に入力される。   In Ph1, the input signal is applied to the input-side capacitor of the integrator 162, and charges corresponding to the input signal are stored. Further, the signal is directly input to the adder 163 through the feedforward path a.

Ｐｈ２において、ＤＡＣ１６５の出力信号が積分器１６２の入力側容量に印加され、ＤＡＣ１６５の出力信号に応じた電荷が転送される。ここで、減算器１６１は、入力側とＤＡＣ１６５の出力が結線されているので、Ｐｈ１で入力信号により蓄えた電荷から、Ｐｈ２でＤＡＣ１６５の出力信号に応じた電荷を減算した電荷が、積分器１６２の入力側容量に蓄えられる。つまり、１次ＦＦ型ΔΣ変調回路の入力信号と出力信号との減算が行われ、差分信号が生成される。   In Ph2, the output signal of the DAC 165 is applied to the input side capacitor of the integrator 162, and the electric charge according to the output signal of the DAC 165 is transferred. Here, since the subtracter 161 is connected to the input side and the output of the DAC 165, the charge obtained by subtracting the charge corresponding to the output signal of the DAC 165 at Ph 2 from the charge accumulated by the input signal at Ph 1 is the integrator 162. Is stored in the input side capacity. That is, the difference between the input signal and the output signal of the primary FF type ΔΣ modulation circuit is generated.

積分器１６２の入力側容量の電荷は、Ｐｈ２において、演算増幅器の出力端子から非反転入力端子との間の帰還容量に転送される。つまり、差分信号が積分され、差分積分信号が出力される。次に、差分積分信号は、加算器１６３において、フィードフォワードパスより伝達された入力信号と加算されて、加算信号が出力される。   The charge of the input side capacitor of the integrator 162 is transferred to the feedback capacitor between the output terminal of the operational amplifier and the non-inverting input terminal at Ph2. That is, the difference signal is integrated and a difference integration signal is output. Next, the difference integration signal is added to the input signal transmitted from the feedforward path in the adder 163, and an added signal is output.

そして、加算信号は、量子化器１６４のコンパレータに入力され、量子化基準信号と加算信号が大小比較されて、フリップフロップに出力される。ここで、量子化基準信号は、０Ｖ（グラウンド）である。そして、Ｐｈ１になったとき、フリップフロップは、差分積分信号と量子化基準信号（しきい値）との大小比較結果を１ビットの量子化信号として出力する。つまり、量子化器１６４は、差分積分信号が０Ｖ以上のとき、ハイレベルを出力し、０Ｖより小さいとき、ローレベルを出力する。   Then, the addition signal is input to the comparator of the quantizer 164, the quantization reference signal and the addition signal are compared in magnitude, and output to the flip-flop. Here, the quantization reference signal is 0 V (ground). When Ph1 is reached, the flip-flop outputs the result of comparison between the difference integrated signal and the quantization reference signal (threshold value) as a 1-bit quantized signal. That is, the quantizer 164 outputs a high level when the differential integration signal is 0 V or more, and outputs a low level when it is smaller than 0 V.

量子化信号は、ＤＡＣ１６５のスイッチに入力される。ＤＡＣ１６５において、量子化信号がハイレベルのとき、基準信号Ｖｒｅｆが選択され、量子化信号がローレベルのとき、基準信号−Ｖｒｅｆが選択される。そして、次のサンプリング周期において、量子化信号をＤ／Ａ変換した信号は、入力信号から減算器１６１により減算される。   The quantized signal is input to the DAC 165 switch. In the DAC 165, when the quantized signal is high level, the reference signal Vref is selected, and when the quantized signal is low level, the reference signal -Vref is selected. In the next sampling period, the signal obtained by D / A converting the quantized signal is subtracted from the input signal by the subtracter 161.

このような動作を繰り返すことで、入力信号に応じたパルス密度変調信号が生成される。１次ＦＦ型ΔΣ変調回路の入力信号が小さくなる（誤差が大きくなる）と、パルス密度は濃くなり（パルスの数が増え）、大きくなる（誤差が小さくなる）と、パルス密度は薄くなる（パルスの数が減る）。   By repeating such an operation, a pulse density modulation signal corresponding to the input signal is generated. When the input signal of the first-order FF type ΔΣ modulation circuit becomes small (the error becomes large), the pulse density becomes deep (the number of pulses increases), and when it becomes large (the error becomes small), the pulse density becomes thin ( The number of pulses is reduced).

また、上述した動作により、入力信号が０Ｖより小さいとき、パルス密度変調信号は、１回ハイレベルになった後、必ずローレベルになる。このとき、ハイレベルの期間は、サンプリング周期であり固定である。一方、入力信号が０Ｖより大きいとき、パルス密度変調信号は、１回ローレベルになった後、必ずハイレベルになる。このとき、ローレベルの期間は、サンプリング周期であり固定である。
以上が、１次ＦＦ型ΔΣ変調回路の動作説明である。 Further, according to the above-described operation, when the input signal is smaller than 0V, the pulse density modulation signal is always at a low level after being once at a high level. At this time, the high level period is a sampling period and is fixed. On the other hand, when the input signal is greater than 0V, the pulse density modulation signal is always at a high level after having been at a low level once. At this time, the low level period is a sampling period and is fixed.
The above is the description of the operation of the primary FF type ΔΣ modulation circuit.

ＦＦ型ΔΣ変調回路を用いたスイッチング電源回路は、上述のように、信号伝達関数が１であり、パルス密度変調信号に遅延が生じないので、さらなる早い応答速度を実現することができる。   As described above, the switching power supply circuit using the FF type ΔΣ modulation circuit has a signal transfer function of 1 and does not cause a delay in the pulse density modulation signal, so that a further faster response speed can be realized.

さらに、信号伝達関数が１であり、パルス密度変調信号に遅延が生じないので、スイッチング電源回路において遅延に起因する発振ループが形成されず、リップルが小さくなるという効果を奏する。   Further, since the signal transfer function is 1 and no delay occurs in the pulse density modulation signal, an oscillation loop caused by the delay is not formed in the switching power supply circuit, and the ripple is reduced.

つまり、エラーアンプの出力信号に対応し、スイッチング電源回路の所望の出力電圧からの誤差が０になるような量子化信号、すなわち、パルス密度信号が遅延することなくＤＣ／ＤＣ変換回路（電圧コンバータ部）に反映されるので、量子化信号が反映されるまでの間、ＤＣ／ＤＣ変換回路が余分に昇圧もしくは降圧することがない。したがって、所望の出力電圧からの誤差が小さくなる。つまり、遅延に起因する誤差がエラーアンプに伝達されない。結果、スイッチング電源回路の出力信号にリップルは小さくなる。   In other words, the quantized signal corresponding to the output signal of the error amplifier and the error from the desired output voltage of the switching power supply circuit becomes zero, that is, the DC / DC converter circuit (voltage converter) without delay of the pulse density signal. Therefore, the DC / DC conversion circuit does not step up or step down until the quantized signal is reflected. Therefore, the error from the desired output voltage is reduced. That is, the error due to the delay is not transmitted to the error amplifier. As a result, the ripple is reduced in the output signal of the switching power supply circuit.

図１７（ａ），（ｂ）は、従来のフィードバック（ＦＢ）型ΔΣ変調回路を用いたスイッチング電源回路の出力電圧波形と、１次フィードフォワード（ＦＦ）型ΔΣ変調回路を用いたスイッチング電源回路の出力電圧波形とを比較するための図で、図１８（ａ），（ｂ）は、その拡大図である。図１８（ａ）に示したＦＢ型ΔΣ変調回路の出力電圧波形のリップル（ｒｉｐｐｌｅ；脈動成分）が大きいのに対して、図１８（ｂ）に示した１次ＦＦ型ΔΣ変調回路の出力電圧波形のリップルが小さいことがわかる。   17A and 17B show output voltage waveforms of a switching power supply circuit using a conventional feedback (FB) type ΔΣ modulation circuit and a switching power supply circuit using a primary feedforward (FF) type ΔΣ modulation circuit. 18 (a) and 18 (b) are enlarged views for comparing the output voltage waveforms of FIG. While the ripple of the output voltage waveform of the FB type ΔΣ modulation circuit shown in FIG. 18A is large, the output voltage of the primary FF type ΔΣ modulation circuit shown in FIG. It can be seen that the ripple of the waveform is small.

図１９は、本発明に係るスイッチング電源回路に用いられる２次フィードフォワード（ＦＦ）型ΔΣ変調回路を説明するための構成ブロック図である。特定の周波数のアナログ信号を通過させる１段目の積分器１７２と２段目の積分器１７３と加算器１７４と量子化器（ＡＤＣ）１７５とＤＡＣ１７６とアナログ信号を減算して出力する減算器１７１とを備えている。   FIG. 19 is a block diagram for explaining a secondary feedforward (FF) type ΔΣ modulation circuit used in the switching power supply circuit according to the present invention. A first-stage integrator 172 that passes an analog signal of a specific frequency, a second-stage integrator 173, an adder 174, a quantizer (ADC) 175, a DAC 176, and a subtractor 171 that subtracts the analog signal and outputs it. And.

つまり、２次フィードフォワード型ΔΣ変調回路は、低い周波数の入力アナログ信号を通過させる１段目の積分器１７２と、この１段目の積分器１７２に接続された２段目の積分器１７３と、この２段目の積分器１７３に接続された加算器１７４と、この加算器１７４に接続された量子化器（ＡＤＣ；アナログ／デジタル変換回路）１７５と、この量子化器１７５に接続され、この量子化器１７５のデジタル信号をアナログ信号に変換して１段目の積分器１７２にフィードバックするＤＡＣ（デジタル／アナログ変換回路）１７６と、入力アナログ信号からＤＡＣ１７６より出力されたアナログ信号を減算する減算器１７１と、入力アナログ信号を直接加算器１７４に入力させる第１のフィードフォワードパスａと、１段目の積分器１７２からの出力信号を加算器１７４に直接入力する第２のフィードフォワードパスｂとを備えている。   That is, the secondary feedforward type ΔΣ modulation circuit includes a first-stage integrator 172 that passes an input analog signal having a low frequency, and a second-stage integrator 173 that is connected to the first-stage integrator 172. The adder 174 connected to the second-stage integrator 173, the quantizer (ADC; analog / digital conversion circuit) 175 connected to the adder 174, and the quantizer 175, A DAC (digital / analog conversion circuit) 176 that converts the digital signal of the quantizer 175 into an analog signal and feeds it back to the first-stage integrator 172, and an analog signal output from the DAC 176 is subtracted from the input analog signal. From the subtracter 171, the first feed forward path a for directly inputting the input analog signal to the adder 174, and the first-stage integrator 172 The second feedforward path b that directly inputs the output signal of the output signal to the adder 174.

１段目の積分器１７２をＺ変換した出力は、ｙ１（Ｚ）＝Ｚ-1（１−Ｚ-1）Ｅ（Ｚ）で示される。また、量子化器１７５をＺ変換した出力は、Ｙ（Ｚ）＝Ｘ（Ｚ）＋（１−Ｚ-1）2Ｅ（Ｚ）で示される。つまり、信号伝達関数は、ＳＴＦ（Ｚ）＝１で遅延がなく、ノイズ伝達関数は、ＮＴＦ（Ｚ）＝（１−Ｚ-1）2で２次の微分特性である。 The output obtained by Z-converting the first-stage integrator 172 is represented by y1 (Z) = Z −1 (1−Z −1 ) E (Z). The output obtained by Z-transforming the quantizer 175 is represented by Y (Z) = X (Z) + (1-Z −1 ) 2 E (Z). That is, the signal transfer function is STF (Z) = 1 and there is no delay, and the noise transfer function is NTF (Z) = (1-Z −1 ) 2 and is a second-order differential characteristic.

図２０は、図１９に示した２次フィードフォワード型ΔΣ変調回路の具体的な回路構成図である。   FIG. 20 is a specific circuit configuration diagram of the second-order feedforward type ΔΣ modulation circuit shown in FIG.

２次ＦＦ型ΔΣ変調回路は、減算器１７１と積分器１７２と積分器１７３と加算器１７４と量子化器（Ａ／Ｄコンバータ；ＡＤＣ）１７５とＤＡＣ（Ｄ／Ａコンバータ）１７６とから構成されている。   The second-order FF type ΔΣ modulation circuit includes a subtractor 171, an integrator 172, an integrator 173, an adder 174, a quantizer (A / D converter; ADC) 175, and a DAC (D / A converter) 176. ing.

２次ＦＦ型ΔΣ変調回路は、第１のスイッチを含み入力信号と出力信号をＤ／Ａ変換した信号との差分をとる減算器１７１と、第２のスイッチと第１の容量と第１の演算増幅器とを備え、差分を積分した差分積分信号を出力する積分器１７２と、第３のスイッチと第２の容量と第３の演算増幅器とを備え、積分器１７２の出力を積分する積分器１７３と、入力信号がフィードフォワードパスａより入力される第１の抵抗と積分器１７２の出力がフィードフォワードパスｂより入力される第２の抵抗と積分器１７３の出力が入力される第３の抵抗と第３の演算増幅器と帰還抵抗とを備えた加算器１７４と、コンパレータとフリップフロップとを備え、量子化基準信号（しきい値）と加算器１７４の信号レベルを大小比較し１ビットの量子化信号を出力する量子化器１７５と、２つの基準信号Ｖｒｅｆ、−Ｖｒｅｆを選択する２つの第４のスイッチを備え、量子化信号である出力信号を帰還して１ビットの量子化信号に同期して、出力信号の論理値に応じた基準信号を第４のスイッチにより選択し、出力信号をＤ／Ａ変換した信号を生成するＤＡＣ１７６を備える構成とすることで、パルス密度変調信号を生成する。   The second-order FF type ΔΣ modulation circuit includes a first switch, a subtracter 171 that takes a difference between an input signal and a signal obtained by D / A conversion of the output signal, a second switch, a first capacitor, and a first An integrator that includes an operational amplifier and outputs a differential integrated signal obtained by integrating the difference; and an integrator that integrates an output of the integrator 172, the third switch, a second capacitor, and a third operational amplifier. 173, a first resistor to which the input signal is input from the feedforward path a, a second resistor to which the output of the integrator 172 is input from the feedforward path b, and a third resistor to which the output of the integrator 173 is input An adder 174 having a resistor, a third operational amplifier, and a feedback resistor, a comparator and a flip-flop, and comparing the quantized reference signal (threshold value) and the signal level of the adder 174 in magnitude, Quantized signal A quantizer 175 for output and two fourth switches for selecting two reference signals Vref and -Vref are provided, the output signal which is a quantized signal is fed back and synchronized with the 1-bit quantized signal, A reference signal corresponding to the logical value of the output signal is selected by the fourth switch, and a pulse density modulation signal is generated by including a DAC 176 that generates a signal obtained by D / A conversion of the output signal.

２次ＦＦ型ΔΣ変調回路は、１次ＦＦ型ΔΣ変調回路の場合と同様に、スイッチをオンオフし、電荷を転送するための２つのフェーズ、Ｐｈ１（フェーズ１）とＰｈ２（フェーズ２）がある。図２０において、Ｐｈ１と図示したスイッチは、Ｐｈ１においてオンし、Ｐｈ２と図示したスイッチは、Ｐｈ２においてオンする。各フェーズの周波数は、サンプリング周波数に等しく、Ｐｈ１とＰｈ２は、交互に繰り返される。つまり、一つのサンプリング周期において、一つのＰｈ１と一つのＰｈ２が存在する。   As in the case of the primary FF type delta sigma modulation circuit, the secondary FF type delta sigma modulation circuit has two phases, Ph1 (phase 1) and Ph2 (phase 2), for turning on and off the switch and transferring charges. . In FIG. 20, the switch illustrated as Ph1 is turned on at Ph1, and the switch illustrated as Ph2 is turned on at Ph2. The frequency of each phase is equal to the sampling frequency, and Ph1 and Ph2 are alternately repeated. That is, there is one Ph1 and one Ph2 in one sampling period.

まず、２次ＦＦ型ΔΣ変調回路は、上述のように、エラーアンプ１５１，１５２が出力するＤＣ／ＤＣ変換回路１５０の出力信号から所望の出力電圧に対応する基準電圧Ｖｒｅｆからの誤差信号を入力する。   First, as described above, the secondary FF type ΔΣ modulation circuit inputs an error signal from the reference voltage Vref corresponding to a desired output voltage from the output signal of the DC / DC conversion circuit 150 output from the error amplifiers 151 and 152. To do.

Ｐｈ１において、入力信号が積分器１７２の入力側容量に印加され、入力信号に応じた電荷が蓄えられる。また、フィードフォワードパスａにより直接加算器１７４に入力される。   In Ph1, the input signal is applied to the input-side capacitor of the integrator 172, and charges corresponding to the input signal are stored. Further, it is directly input to the adder 174 through the feedforward path a.

Ｐｈ２において、ＤＡＣ１７６の出力信号が積分器１７２の入力側容量に印加され、ＤＡＣ１７６の出力信号に応じた電荷が転送される。ここで、減算器１７１は、入力側とＤＡＣ１７６の出力が結線されているので、Ｐｈ１で入力信号により蓄えた電荷から、Ｐｈ２でＤＡＣ１７６の出力信号に応じた電荷を減算した電荷が、積分器１７２の入力側容量に蓄えられる。つまり、２次ＦＦ型ΔΣ変調回路の入力信号と出力信号との減算が行われ、差分信号が生成される。   In Ph2, the output signal of the DAC 176 is applied to the input side capacitor of the integrator 172, and the electric charge according to the output signal of the DAC 176 is transferred. Here, since the subtractor 171 is connected to the input side and the output of the DAC 176, the charge obtained by subtracting the charge corresponding to the output signal of the DAC 176 at Ph2 from the charge stored by the input signal at Ph1 is the integrator 172. Is stored in the input side capacity. That is, the input signal and output signal of the secondary FF type ΔΣ modulation circuit are subtracted to generate a difference signal.

積分器１７２の入力側容量の電荷は、Ｐｈ２において、演算増幅器の出力端子から非反転入力端子との間の帰還容量に転送される。つまり、差分信号が積分され、差分積分信号が出力される。   The charge of the input side capacitor of the integrator 172 is transferred to the feedback capacitor between the output terminal of the operational amplifier and the non-inverting input terminal at Ph2. That is, the difference signal is integrated and a difference integration signal is output.

次に、差分積分信号は、積分器１７３に入力され、さらに積分される。また、差分積分信号は、フィードフォワードパスｂにより直接加算器１７４に入力される。加算器１７４において、フィードフォワードパスa及びｂより伝達された信号と積分器１７３の出力信号とが加算されて、加算信号が出力される。   Next, the differential integration signal is input to the integrator 173 and further integrated. Further, the difference integration signal is directly input to the adder 174 through the feedforward path b. In the adder 174, the signal transmitted from the feedforward paths a and b and the output signal of the integrator 173 are added, and an added signal is output.

そして、加算信号は、量子化器１７５のコンパレータに入力され、量子化基準信号と加算信号が大小比較されて、フリップフロップに出力される。ここで、量子化基準信号は、０Ｖ（グラウンド）である。そして、Ｐｈ１になったとき、フリップフロップは、差分積分信号と量子化基準信号（しきい値）との大小比較結果を１ビットの量子化信号として出力する。つまり、量子化器１７５は、差分積分信号が０Ｖ以上のとき、ハイレベルを出力し、０Ｖより小さいとき、ローレベルを出力する。   Then, the addition signal is input to the comparator of the quantizer 175, and the quantization reference signal and the addition signal are compared in magnitude and output to the flip-flop. Here, the quantization reference signal is 0 V (ground). When Ph1 is reached, the flip-flop outputs the result of comparison between the difference integrated signal and the quantization reference signal (threshold value) as a 1-bit quantized signal. That is, the quantizer 175 outputs a high level when the differential integration signal is 0 V or more, and outputs a low level when it is smaller than 0 V.

量子化信号は、ＤＡＣ１７６のスイッチに入力される。ＤＡＣ１７６において、量子化信号がハイレベルのとき、基準信号Ｖｒｅｆが選択され、量子化信号がローレベルのとき、基準信号−Ｖｒｅｆが選択される。そして、次のサンプリング周期において、量子化信号をＤ／Ａ変換した信号は、入力信号から減算器１７１により減算される。このような動作を繰り返すことで、入力信号に応じたパルス密度変調信号が生成される。   The quantized signal is input to the DAC 176 switch. In the DAC 176, the reference signal Vref is selected when the quantized signal is at a high level, and the reference signal -Vref is selected when the quantized signal is at a low level. Then, in the next sampling period, the signal obtained by D / A converting the quantized signal is subtracted by the subtractor 171 from the input signal. By repeating such an operation, a pulse density modulation signal corresponding to the input signal is generated.

２次ＦＦ型ΔΣ変調回路の入力信号が小さくなる（誤差が大きくなる）と、パルス密度は濃くなり（パルスの数が増え）、大きくなる（誤差が小さくなる）と、パルス密度は薄くなる（パルスの数が減る）。   When the input signal of the second-order FF type ΔΣ modulation circuit becomes small (the error becomes large), the pulse density becomes deep (the number of pulses increases), and when it becomes large (the error becomes small), the pulse density becomes thin ( The number of pulses is reduced).

また、上述した動作により、入力信号が０Ｖより小さいとき、パルス密度変調信号は、一回ハイレベルになった後、必ずローレベルになる。このとき、ハイレベルの期間は、サンプリング周期であり固定である。一方、入力信号が０Ｖより大きいとき、パルス密度変調信号は、一回ローレベルになった後、必ずハイレベルになる。このとき、ローレベルの期間は、サンプリング周期であり固定である。
以上が、２次ＦＦ型ΔΣ変調回路の動作説明である。 Further, according to the above-described operation, when the input signal is smaller than 0 V, the pulse density modulation signal is always at a low level after being once at a high level. At this time, the high level period is a sampling period and is fixed. On the other hand, when the input signal is greater than 0V, the pulse density modulation signal is always at a high level after having been at a low level once. At this time, the low level period is a sampling period and is fixed.
The above is the description of the operation of the second-order FF type ΔΣ modulation circuit.

２次ＦＦ型ΔΣ変調回路を用いたスイッチング電源回路は、上述のように、信号伝達関数が１であり、パルス密度変調信号に遅延が生じないので、さらなる早い応答速度を実現することができる。また、信号伝達関数が１であり、パルス密度変調信号に遅延が生じないので、スイッチング電源回路においてパルス密度変調信号の遅延に起因する発振ループが形成されない。   As described above, the switching power supply circuit using the second-order FF type ΔΣ modulation circuit has a signal transfer function of 1 and does not cause a delay in the pulse density modulation signal, so that a further faster response speed can be realized. Further, since the signal transfer function is 1 and no delay occurs in the pulse density modulation signal, an oscillation loop due to the delay of the pulse density modulation signal is not formed in the switching power supply circuit.

つまり、エラーアンプの出力信号に対応し、スイッチング電源回路の所望の出力電圧からの誤差が０になるような量子化信号、すなわち、パルス密度信号が遅延することなくＤＣ／ＤＣ変換回路（電圧コンバータ部）に反映されるので、量子化信号が反映されるまでの間、ＤＣ／ＤＣ変換回路が余分に昇圧もしくは降圧することがない。よって、所望の出力電圧からの誤差が小さくなる。つまり、遅延に起因する誤差がエラーアンプに伝達されない。   In other words, the quantized signal corresponding to the output signal of the error amplifier and the error from the desired output voltage of the switching power supply circuit becomes zero, that is, the DC / DC converter circuit (voltage converter) without delay of the pulse density signal. Therefore, the DC / DC conversion circuit does not step up or step down until the quantized signal is reflected. Therefore, the error from the desired output voltage is reduced. That is, the error due to the delay is not transmitted to the error amplifier.

さらに、ノイズ伝達関数が２次の微分特性を有するので、信号帯域（低周波帯域）におけるＳＮＤＲがさらに高くなるので、１次ＦＦ型ΔΣ変調器を用いたスイッチング電源回路よりもリップルが小さくなるという効果を奏する。すなわち、量子化ノイズがより高周波帯域にシェーピングされるため、ＤＣ／ＤＣ変換回路におけるインダクタと容量とで形成されるリアクタンスフィルタによって、量子化ノイズを減衰させることができる。したがって、スイッチング電源回路の出力信号にリップルはさらに小さくなる。   Further, since the noise transfer function has a second-order differential characteristic, SNDR in the signal band (low frequency band) is further increased, so that the ripple is smaller than that of the switching power supply circuit using the first-order FF type ΔΣ modulator. There is an effect. That is, since the quantization noise is shaped into a higher frequency band, the quantization noise can be attenuated by a reactance filter formed by the inductor and the capacitor in the DC / DC conversion circuit. Therefore, the ripple is further reduced in the output signal of the switching power supply circuit.

図２１（ａ），（ｂ）は、従来のフィードバック（ＦＢ）型ΔΣ変調回路を用いたスイッチング電源回路の出力電圧波形と、２次フィードフォワード（ＦＦ）型ΔΣ変調回路を用いたスイッチング電源回路の出力電圧波形とを比較するための図で、図２２（ａ），（ｂ）は、その拡大図である。図２２（ａ）に示したＦＢ型ΔΣ変調回路の出力電圧波形のリップル（ｒｉｐｐｌｅ；脈動成分）が大きいのに対して、図２２（ｂ）に示した２次ＦＦ型ΔΣ変調回路の出力電圧波形のリップルが極めて小さいことがわかる。また、図１８（ｂ）に示した１次ＦＦ型ΔΣ変調回路の出力電圧波形のリップリよりも、図２２（ｂ）に示した２次ＦＦ型ΔΣ変調回路の出力電圧波形のリップルの方が小さいことはわかる。つまり、１次ＦＦ型ΔΣ変調回路よりも２次ＦＦ型ΔΣ変調回路のリップルの方が改善されていることが分かる。   FIGS. 21A and 21B show an output voltage waveform of a switching power supply circuit using a conventional feedback (FB) type ΔΣ modulation circuit and a switching power supply circuit using a secondary feedforward (FF) type ΔΣ modulation circuit. FIG. 22A and FIG. 22B are enlarged views for comparison with the output voltage waveform of FIG. The ripple of the output voltage waveform of the FB type ΔΣ modulation circuit shown in FIG. 22A is large, whereas the output voltage of the secondary FF type ΔΣ modulation circuit shown in FIG. It can be seen that the ripple of the waveform is extremely small. Further, the ripple of the output voltage waveform of the secondary FF type ΔΣ modulation circuit shown in FIG. 22B is more than the ripple of the output voltage waveform of the primary FF type ΔΣ modulation circuit shown in FIG. 18B. I understand that it is small. That is, it can be seen that the ripple of the secondary FF type ΔΣ modulation circuit is improved over the primary FF type ΔΣ modulation circuit.

以上は、２次ＦＦ型ΔΣ変調回路について説明したが、Ｎ次ＦＦ型ΔΣ変調回路について、図示していないが以下に説明する。   Although the second-order FF type ΔΣ modulation circuit has been described above, the N-order FF type ΔΣ modulation circuit will be described below although not shown.

フィードフォワード型ΔΣ変調回路が、１段目からＮ段目までカスケード接続される１段目乃至Ｎ段目の積分器と、このＮ段目の積分器の出力側に接続された加算器と、この加算器の出力側に接続された量子化器と、この量子化器の出力側に接続され、この量子化器の出力デジタル信号をアナログ信号に変換して１段目の積分器にフィードバックするデジタル／アナログ変換回路と、入力アナログ信号からデジタル／アナログ変換回路より出力されたアナログ信号を減算する減算器と、入力アナログ信号を直接加算器に入力させる第１のフィードフォワードパスと、１段目の積分器からＮ−１段目までの出力信号を加算器に直接入力する第１乃至第Ｎ−１のフィードフォワードパスとを備えている。   A feedforward type ΔΣ modulation circuit including a first to N-stage integrator cascaded from the first stage to the N-th stage; an adder connected to the output side of the N-stage integrator; The quantizer connected to the output side of the adder and the output side of the quantizer are converted to an analog signal and fed back to the first-stage integrator. A digital / analog conversion circuit, a subtracter for subtracting the analog signal output from the digital / analog conversion circuit from the input analog signal, a first feedforward path for directly inputting the input analog signal to the adder, and the first stage First to (N-1) th feed-forward paths for directly inputting output signals from the integrator to the (N-1) th stage to the adder.

このように、Ｎ次の場合も、１次や２次の場合と同様に、フィードフォワードパスがＮ個あり、積分器が初段からＮ段まで、Ｎ個カスケード接続されている。そして、各積分器の出力が加算器により加算され、量子化器にて、量子化される。量子化された量子化信号は、ＤＡＣに入力され、アナログ信号に変換される。そして、入力信号と減算されて、初段の積分器に入力される。   In this way, in the N-th order as well, in the same way as in the first-order and second-order cases, there are N feedforward paths, and N integrators are cascade-connected from the first stage to the N stage. The outputs of the integrators are added by an adder and quantized by a quantizer. The quantized quantized signal is input to the DAC and converted into an analog signal. Then, it is subtracted from the input signal and input to the first-stage integrator.

伝達関数は、１次と２次の場合と同様に導かれ、次式となる。   The transfer function is derived in the same manner as in the first-order and second-order cases, and becomes the following equation.

Ｙ（Ｚ）＝Ｘ（Ｚ）＋（１−Ｚ-1）NＥ（Ｚ）
すなわち、ＳＴＦとＮＴＦはそれぞれ以下の式で表される。 Y (Z) = X (Z) + (1-Z −1 ) N E (Z)
That is, STF and NTF are expressed by the following equations, respectively.

ＳＴＦ＝１
ＮＴＦ＝（１−Ｚ-1）N
この式から分かるように、ＳＴＦは、遅延がなく、ＮＴＦはＮ次の微分特性を有する。したがって、信号帯域の中心周波数付近で量子化ノイズが著しく減少していることが分かる。つまり、リップルをさらに低減できるという効果を奏する。 STF = 1
NTF = (1-Z −1 ) N
As can be seen from this equation, the STF has no delay, and the NTF has an Nth-order differential characteristic. Therefore, it can be seen that the quantization noise is remarkably reduced near the center frequency of the signal band. That is, the ripple can be further reduced.

以上のように、スイッチング電源回路の高性能化の要求に対して高効率化及び高速過渡応答をΔΣ変調制御により実現でき、小型化及び低コスト化を図るようにし、クロスレギュレーションの影響を小さくした単一インダクタ多出力ＤＣ／ＤＣ変換回路を備えたスイッチング電源回路を実現することが可能になった。   As described above, high efficiency and high-speed transient response can be realized by ΔΣ modulation control in response to the demand for high performance switching power supply circuit, miniaturization and cost reduction, and the effect of cross regulation is reduced. A switching power supply circuit having a single inductor multiple output DC / DC conversion circuit can be realized.

１ 入力直流電源
２１ 第１の主スイッチ
２２ 第２の主スイッチ
３１ インダクタ
５１ 第１の整流手段
５２ 第２の整流手段
６１ 第１の平滑手段
６２ 第２の平滑手段
７１ 第１の負荷
７２ 第２の負荷
８１ 制御回路
９０ 検出回路
９１ ＰＷＭ回路
９２ 論理回路
１０１ ＤＣ／ＤＣ変換回路（ＤＣ／ＤＣコンバータ）
１０２ エラーアンプ
１０３ コンパレータ
１０４ のこぎり発生回路
１０５ ＰＷＭ回路
１０６ ドライブ回路
１０７，１１２ 制御回路
１１１ ＦＢ型ΔΣ変調回路
１２１，１３１，１３３ 減算器
１２２ 積分器（ローパスフィルタ回路：ＬＰＦ）
１２３ 量子化器（Ａ／Ｄコンバータ；ＡＤＣ）
１２４，１３６，１３７ ＤＡＣ（Ｄ／Ａコンバータ）
１３２ １段目の積分器
１３４ ２段目の積分器
１３５ ＡＤＣ
１４１ａ，１４１ｂ ２出力ＤＣ／ＤＣ変換回路
１４２ 単一インダクタ２出力ＤＣ／ＤＣ変換回路
１５０ 単一インダクタ２出力ＤＣ／ＤＣ変換回路（デュアル昇圧コンバータ）
１５１ 第１のエラーアンプ（誤差増幅器）
１５２ 第２のエラーアンプ（誤差増幅器）
１５３ 第１のΔΣ変調回路
１５４ 第２のΔΣ変調回路
１５５ ドライブ回路
１６１，１７１ 減算器
１６２ 積分器（ＬＰＦ）
１６３，１７４ 加算器
１６４，１７５ ＡＤＣ（アナログ／デジタル変換回路）
１６５，１７６ ＤＡＣ（デジタル／アナログ変換回路）
１７２ １段目の積分器
１７３ ２段目の積分器
８０１，８０２，８０３，８０４ 抵抗
８０５，８０６ 誤差増幅器
８０７ 基準電圧源
８０８ 発振回路
８０９，８１０ 比較器
８１１，８１２ ＡＮＤ回路
８１３ Ｔフリップフロップ
８１４ ＯＲ回路
８１５ ＮＯＲ回路 1 input DC power supply 21 first main switch 22 second main switch 31 inductor 51 first rectifying means 52 second rectifying means 61 first smoothing means 62 second smoothing means 71 first load 72 second Load circuit 81 control circuit 90 detection circuit 91 PWM circuit 92 logic circuit 101 DC / DC conversion circuit (DC / DC converter)
DESCRIPTION OF SYMBOLS 102 Error amplifier 103 Comparator 104 Saw generation circuit 105 PWM circuit 106 Drive circuit 107,112 Control circuit 111 FB type delta-sigma modulation circuit 121,131,133 Subtractor 122 Integrator (low-pass filter circuit: LPF)
123 Quantizer (A / D converter; ADC)
124,136,137 DAC (D / A converter)
132 First-stage integrator 134 Second-stage integrator 135 ADC
141a, 141b 2 output DC / DC conversion circuit 142 Single inductor 2 output DC / DC conversion circuit 150 Single inductor 2 output DC / DC conversion circuit (dual boost converter)
151 First error amplifier (error amplifier)
152 Second error amplifier (error amplifier)
153 First ΔΣ modulation circuit 154 Second ΔΣ modulation circuit 155 Drive circuits 161, 171 Subtractor 162 Integrator (LPF)
163, 174 Adder 164, 175 ADC (analog / digital conversion circuit)
165,176 DAC (digital / analog conversion circuit)
172 First stage integrator 173 Second stage integrator 801, 802, 803, 804 Resistor 805, 806 Error amplifier 807 Reference voltage source 808 Oscillator circuit 809, 810 Comparator 811 812 AND circuit 813 T flip-flop 814 OR Circuit 815 NOR circuit

Claims (12)

単一インダクタ多出力ＤＣ／ＤＣ変換回路を制御するスイッチング電源回路において、
入力信号を出力信号に変換する単一インダクタ多出力ＤＣ／ＤＣ変換回路と、
該単一インダクタ多出力ＤＣ／ＤＣ変換回路の前記出力信号を入力し、該単一インダクタ多出力ＤＣ／ＤＣ変換回路を制御するΔΣ変調回路と
を備えていることを特徴とするスイッチング電源回路。 In a switching power supply circuit for controlling a single inductor multiple output DC / DC conversion circuit,
A single inductor multiple output DC / DC conversion circuit for converting an input signal into an output signal;
A switching power supply circuit comprising: a ΔΣ modulation circuit that inputs the output signal of the single inductor multiple output DC / DC conversion circuit and controls the single inductor multiple output DC / DC conversion circuit. 前記ΔΣ変調回路が、フィードフォワード型ΔΣ変調回路であることを特徴とする請求項１に記載のスイッチング電源回路。   The switching power supply circuit according to claim 1, wherein the ΔΣ modulation circuit is a feedforward type ΔΣ modulation circuit. 前記フィードフォワード型ΔΣ変調回路の信号伝達関数が１であり、該フィードフォワード型ΔΣ変調回路より出力されるパルス密度変調信号に遅延がなく、該遅延に起因する出力電圧波形のリップルが低減されることを特徴とする請求項２に記載のスイッチング電源回路。   The signal transfer function of the feedforward type ΔΣ modulation circuit is 1, the pulse density modulation signal output from the feedforward type ΔΣ modulation circuit has no delay, and the ripple of the output voltage waveform caused by the delay is reduced. The switching power supply circuit according to claim 2. 前記単一インダクタ多出力ＤＣ／ＤＣ変換回路が、単一インダクタｎ出力ＤＣ／ＤＣ変換回路であって、該単一インダクタｎ出力ＤＣ／ＤＣ変換回路の出力電圧に対応する分圧電圧との差分を増幅した誤差信号をｎ個の前記フィードフォワード型ΔΣ変調回路に出力するｎ個のエラーアンプと、前記ｎ個のフィードフォワード型ΔΣ変調回路より出力されたパルス密度変調信号が入力されるドライブ回路とを備えていることを特徴とする請求項２又は３に記載のスイッチング電源回路。   The single inductor multiple output DC / DC conversion circuit is a single inductor n output DC / DC conversion circuit, and a difference from a divided voltage corresponding to an output voltage of the single inductor n output DC / DC conversion circuit N error amplifiers that output error signals amplified by n to the feedforward type ΔΣ modulation circuits, and a drive circuit to which the pulse density modulation signals output from the n feedforward type ΔΣ modulation circuits are input The switching power supply circuit according to claim 2 or 3, characterized by comprising: 前記フィードフォワード型ΔΣ変調回路の次数が１次であることを特徴とする請求項２，３又は４に記載のスイッチング電源回路。   5. The switching power supply circuit according to claim 2, wherein the order of the feedforward type ΔΣ modulation circuit is primary. 前記フィードフォワード型ΔΣ変調回路が、低い周波数の入力アナログ信号を通過させる積分器と、該積分器の出力側に接続された加算器と、該加算器の出力側に接続された量子化器と、該量子化器の出力側に接続され、該量子化器の出力デジタル信号をアナログ信号に変換して前記積分器にフィードバックするデジタル／アナログ変換回路と、前記入力アナログ信号から前記デジタル／アナログ変換回路から出力されたアナログ信号を減算する減算器と、前記入力アナログ信号を直接前記加算器に入力させるフィードフォワードパスとを備えていることを特徴とする請求項５に記載のスイッチング電源回路。   The feedforward type ΔΣ modulation circuit includes an integrator that passes a low-frequency input analog signal, an adder connected to the output side of the integrator, and a quantizer connected to the output side of the adder. A digital / analog conversion circuit which is connected to the output side of the quantizer and converts the output digital signal of the quantizer into an analog signal and feeds back to the integrator; and the digital / analog conversion from the input analog signal 6. The switching power supply circuit according to claim 5, further comprising: a subtracter that subtracts an analog signal output from the circuit; and a feedforward path that directly inputs the input analog signal to the adder. 前記減算器が、第１のスイッチを備え、前記入力アナログ信号と前記出力デジタル信号をデジタル／アナログ変換した信号との差分をとり、
前記積分器が、第２のスイッチと容量と第１の演算増幅器とを備え、前記差分を積分した差分積分信号を出力し、
前記加算器が、前記入力アナログ信号がフィードフォワードパスにより入力される第１の抵抗と前記積分器の出力が入力される第２の抵抗と第２の演算増幅器と帰還抵抗とを備え、
前記量子化器が、コンパレータとフリップフロップとを備え、量子化基準信号と前記加算器の信号レベルを大小比較して量子化信号を出力し、
前記デジタル／アナログ変換回路が、２つの基準信号を選択する２つの第３のスイッチを備え、前記量子化信号である前記出力デジタル信号を帰還して前記量子化信号に同期して、前記出力デジタル信号の論理値に応じた基準信号を前記第３のスイッチにより選択し、前記出力デジタル信号をデジタル／アナログ変換した信号を生成するものであることを特徴とする請求項６に記載のスイッチング電源回路。 The subtractor includes a first switch, and takes a difference between the input analog signal and a signal obtained by digital / analog conversion of the output digital signal,
The integrator includes a second switch, a capacitor, and a first operational amplifier, and outputs a difference integration signal obtained by integrating the difference.
The adder includes a first resistor to which the input analog signal is input through a feedforward path, a second resistor to which an output of the integrator is input, a second operational amplifier, and a feedback resistor.
The quantizer includes a comparator and a flip-flop, compares the quantized reference signal and the signal level of the adder, and outputs a quantized signal;
The digital / analog conversion circuit includes two third switches for selecting two reference signals, feeds back the output digital signal that is the quantized signal, and synchronizes with the quantized signal to output the output digital signal 7. The switching power supply circuit according to claim 6, wherein a reference signal corresponding to a logical value of the signal is selected by the third switch, and a signal obtained by digital / analog conversion of the output digital signal is generated. . 前記フィードフォワード型ΔΣ変調回路の次数が２次であることを特徴とする請求項２，３又は４に記載のスイッチング電源回路。   5. The switching power supply circuit according to claim 2, wherein the order of the feedforward type ΔΣ modulation circuit is second order. 前記フィードフォワード型ΔΣ変調回路が、低い周波数の入力アナログ信号を通過させる１段目の積分器と、該１段目の積分器の出力側に接続された２段目の積分器と、該２段目の積分器の出力側に接続された加算器と、該加算器の出力側に接続された量子化器と、該量子化器の出力側に接続され、該量子化器の出力デジタル信号をアナログ信号に変換して前記１段目の積分器にフィードバックするデジタル／アナログ変換回路と、前記入力アナログ信号から前記デジタル／アナログ変換回路より出力されたアナログ信号を減算する減算器と、前記入力アナログ信号を直接前記加算器に入力させる第１のフィードフォワードパスと、前記１段目の積分器からの出力信号を前記加算器に直接入力する第２のフィードフォワードパスとを備えていることを特徴とする請求項８に記載のスイッチング電源回路。   The feedforward type ΔΣ modulation circuit includes a first-stage integrator that allows a low-frequency input analog signal to pass through; a second-stage integrator that is connected to the output side of the first-stage integrator; An adder connected to the output side of the integrator in the stage; a quantizer connected to the output side of the adder; and an output digital signal of the quantizer connected to the output side of the quantizer Is converted to an analog signal and fed back to the first-stage integrator, a subtractor for subtracting the analog signal output from the digital / analog conversion circuit from the input analog signal, and the input A first feed-forward path for directly inputting an analog signal to the adder; and a second feed-forward path for directly inputting an output signal from the first-stage integrator to the adder. The switching power supply circuit according to claim 8. 前記減算器が、第１のスイッチを備え、前記入力アナログ信号と前記出力デジタル信号をデジタル／アナログ変換した信号との差分をとり、
前記１段目の積分器が、第２のスイッチと第１の容量と第１の演算増幅器とを備え、前記差分を積分した差分積分信号を出力し、
前記１段目の積分器が、第３のスイッチと第２の容量と第２の演算増幅器とを備え、前記１段目の積分器の出力を積分し、
前記加算器が、前記入力アナログ信号が第１のフィードフォワードパスより入力される第１の抵抗と前記１段目の積分器の出力が第２のフィードフォワードパスより入力される第２の抵抗と前記２段目の積分器の出力が入力される第３の抵抗と第３の演算増幅器と帰還抵抗とを備え、
前記量子化器が、コンパレータとフリップフロップとを備え、量子化基準信号と前記加算器の信号レベルを大小比較して量子化信号を出力し、
前記デジタル／アナログ変換回路が、２つの基準信号を選択する２つの第４のスイッチを備え、前記量子化信号である前記出力デジタル信号を帰還して前記量子化信号に同期して、前記出力デジタル信号の論理値に応じた基準信号を前記第４のスイッチにより選択し、前記出力デジタル信号をデジタル／アナログ変換した信号を生成することを特徴とする請求項９に記載のスイッチング電源回路。 The subtractor includes a first switch, and takes a difference between the input analog signal and a signal obtained by digital / analog conversion of the output digital signal,
The first-stage integrator includes a second switch, a first capacitor, and a first operational amplifier, and outputs a difference integration signal obtained by integrating the difference;
The first-stage integrator includes a third switch, a second capacitor, and a second operational amplifier, and integrates the output of the first-stage integrator;
The adder includes a first resistor to which the input analog signal is input from a first feedforward path, and a second resistor to which an output of the first-stage integrator is input from a second feedforward path. A third resistor to which the output of the second-stage integrator is input, a third operational amplifier, and a feedback resistor;
The quantizer includes a comparator and a flip-flop, compares the quantized reference signal and the signal level of the adder, and outputs a quantized signal;
The digital / analog conversion circuit includes two fourth switches for selecting two reference signals, feeds back the output digital signal that is the quantized signal, synchronizes with the quantized signal, and outputs the output digital signal 10. The switching power supply circuit according to claim 9, wherein a reference signal corresponding to a logical value of a signal is selected by the fourth switch, and a signal obtained by digital / analog conversion of the output digital signal is generated. 前記フィードフォワード型ΔΣ変調回路の次数がＮ次（Ｎは３以上の整数）あることを特徴とする請求項２，３又は４に記載のスイッチング電源回路。   5. The switching power supply circuit according to claim 2, wherein the order of the feedforward type ΔΣ modulation circuit is Nth order (N is an integer of 3 or more). 前記フィードフォワード型ΔΣ変調回路が、１段目からＮ段目までカスケード接続される１段目乃至Ｎ段目の積分器と、該Ｎ段目の積分器の出力側に接続された加算器と、該加算器の出力側に接続された量子化器と、該量子化器の出力側に接続され、該量子化器の出力デジタル信号をアナログ信号に変換して前記１段目の積分器にフィードバックするデジタル／アナログ変換回路と、前記入力アナログ信号から前記デジタル／アナログ変換回路より出力されたアナログ信号を減算する減算器と、前記入力アナログ信号を直接前記加算器に入力させる第１のフィードフォワードパスと、前記１段目の積分器から前記Ｎ−１段目までの出力信号を前記加算器に直接入力する第１乃至第Ｎ−１のフィードフォワードパスとを備えていることを特徴とする請求項１１に記載のスイッチング電源回路。   The feedforward type ΔΣ modulation circuit includes first to N-stage integrators cascaded from the first stage to the N-th stage, and an adder connected to the output side of the N-stage integrator. A quantizer connected to the output side of the adder; and a quantizer connected to the output side of the quantizer, which converts the output digital signal of the quantizer into an analog signal to the integrator in the first stage. A digital / analog conversion circuit that feeds back, a subtracter that subtracts an analog signal output from the digital / analog conversion circuit from the input analog signal, and a first feedforward that directly inputs the input analog signal to the adder And a first to (N-1) th feedforward path for directly inputting output signals from the first-stage integrator to the (N-1) th stage to the adder. The switching power supply circuit according to claim 11.
JP2011140513A 2011-06-24 2011-06-24 Switching power circuit Withdrawn JP2013009516A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2011140513A JP2013009516A (en) 2011-06-24 2011-06-24 Switching power circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011140513A JP2013009516A (en) 2011-06-24 2011-06-24 Switching power circuit

Publications (1)

Publication Number Publication Date
JP2013009516A true JP2013009516A (en) 2013-01-10

Family

ID=47676374

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011140513A Withdrawn JP2013009516A (en) 2011-06-24 2011-06-24 Switching power circuit

Country Status (1)

Country Link
JP (1) JP2013009516A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016513949A (en) * 2013-03-14 2016-05-16 カルホーン・ベントン・エイチ． Method and apparatus for single inductor multiple output (SIMO) DC-DC converter circuit
CN111771324A (en) * 2018-02-16 2020-10-13 微芯片技术股份有限公司 Feed forward function for voltage mode control

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016513949A (en) * 2013-03-14 2016-05-16 カルホーン・ベントン・エイチ． Method and apparatus for single inductor multiple output (SIMO) DC-DC converter circuit
US9698685B2 (en) 2013-03-14 2017-07-04 University Of Virginia Patent Foundation Methods and apparatus for a single inductor multiple output (SIMO) DC-DC converter circuit
US10170990B2 (en) 2013-03-14 2019-01-01 University Of Virginia Patent Foundation Methods and apparatus for a single inductor multiple output (SIMO) DC-DC converter circuit
CN111771324A (en) * 2018-02-16 2020-10-13 微芯片技术股份有限公司 Feed forward function for voltage mode control

Similar Documents

Publication Publication Date Title
US11251700B2 (en) Voltage regulation circuit of single inductor and multiple outputs and control method
JP5464695B2 (en) DC-DC converter, DC voltage conversion method
JP4547581B2 (en) Digital DC-DC converter using digital modulation
US9270178B2 (en) Digital controllers and digital control methods of multi-phase switching converters
TWI434499B (en) Frequency jitter controller and frequency jitter control method for power converter
US20090237959A1 (en) Digital Control of Power Converters
US8174250B2 (en) Fixed frequency ripple regulator
KR102549239B1 (en) Buck-boost converter using delta-sigma mudulator
US10170986B2 (en) Hybrid buck
JP2013165537A (en) Switching regulator, control method thereof, and power supply device
Kwan et al. Design and analysis of dual-mode digital-control step-up switched-capacitor power converter with pulse-skipping and numerically controlled oscillator-based frequency modulation
JP2013009516A (en) Switching power circuit
JP2013102638A (en) Switching power supply circuit
Rojas-González et al. An integrated dual-output buck converter based on sliding mode control
CN111384956A (en) Digitizing a control loop of a power converter by using a delta-sigma modulator
JP6148537B2 (en) Switching power supply circuit
Zhang et al. A digital multi-mode multi-phase IC controller for voltage regulator application
Trescases et al. A 1V buck converter IC with hybrid current-mode control and a charge-pump DAC
Chen et al. A low-noise fast-transient-response buck converter suitable for sensor networks with new transient-accelerated-circuits
Hoon et al. A low-power digital PWM DC/DC converter based on passive sigma-delta modulator
Channappanavar et al. A review of compensator design for digital controller implementation for DC-DC converters
Moursy et al. Mixed-signal PI controller in current-mode DC-DC buck converter for automotive applications
Alzaher et al. An all-digital low-noise switching DC–DC Buck converter based on a multi-sampling frequency delta-sigma modulation with enhanced light-load efficiency
Nagarajan et al. Charge pump boost converter with PLL using compensator technique
CN112994453A (en) Time signal generating circuit of power converter and control method thereof

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20140902