JP2013004736A - Manufacturing method of semiconductor device - Google Patents
Manufacturing method of semiconductor device Download PDFInfo
- Publication number
- JP2013004736A JP2013004736A JP2011134284A JP2011134284A JP2013004736A JP 2013004736 A JP2013004736 A JP 2013004736A JP 2011134284 A JP2011134284 A JP 2011134284A JP 2011134284 A JP2011134284 A JP 2011134284A JP 2013004736 A JP2013004736 A JP 2013004736A
- Authority
- JP
- Japan
- Prior art keywords
- film
- substrate
- forming
- protective film
- metal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Chemical Vapour Deposition (AREA)
- Mram Or Spin Memory Techniques (AREA)
- Formation Of Insulating Films (AREA)
- Semiconductor Memories (AREA)
- Hall/Mr Elements (AREA)
- Non-Volatile Memory (AREA)
Abstract
Description
本発明は、半導体装置の製造方法に関する。 The present invention relates to a method for manufacturing a semiconductor device.
シリコンデバイスを含む半導体デバイスは、Mooreの法則で知られるスケーリング則の微細化によって集積化・低電力化が進められ、「3年で4倍の集積化を図る」というペースで開発が進められてきた。近年、MOSFET(Metal Oxide Semiconductor Field Effect Transistor)のゲート長は20nm以下となり、リソグラフィプロセスにおけるコストの高騰、およびデバイス寸法の物理的限界により、これまでのスケーリング則とは異なるアプローチでのデバイス性能の改善が求められている。リソグラフィプロセスにおけるコストの高騰には、製造装置およびマスクセットの価格の高騰が挙げられる。また、デバイス寸法の物理的限界には、動作限界および寸法ばらつき限界が挙げられる。 Semiconductor devices, including silicon devices, have been integrated and reduced in power by miniaturizing the scaling law known by Moore's law, and development has been progressing at a pace of "4 times integration in 3 years" It was. In recent years, MOSFETs (Metal Oxide Semiconductor Field Effect Transistors) have gate lengths of 20 nm or less, and device performance has been improved with approaches different from previous scaling laws due to rising costs in lithography processes and physical limitations in device dimensions. Is required. The increase in cost in the lithography process includes an increase in the price of the manufacturing apparatus and the mask set. In addition, physical limits of device dimensions include operating limits and dimensional variation limits.
近年、半導体装置の性能改善手法の一つとして、半導体装置内部に半導体素子以外の能動素子、例えば抵抗変化素子を、メモリあるいはスイッチとして設けることが行われている。 In recent years, as one method for improving the performance of a semiconductor device, an active element other than a semiconductor element, such as a resistance change element, is provided as a memory or a switch in the semiconductor device.
このような抵抗変化素子としては、遷移金属酸化物を用いたRRAM(Resistance RAM [Random Access Memory])や、イオン伝導体を用いた固体電解質スイッチなどがある。イオン伝導体は、イオンが電界などの印加によって自由に動くことのできる固体である。その他にも、FRAM(Ferro Electric RAM)、MRAM(Magnetic RAM)、PRAM(Phase-change RAM)などの開発が進められている(非特許文献1)。 Examples of such a resistance change element include RRAM (Resistance RAM [Random Access Memory]) using a transition metal oxide and a solid electrolyte switch using an ion conductor. An ionic conductor is a solid in which ions can move freely by application of an electric field or the like. In addition, developments such as FRAM (Ferro Electric RAM), MRAM (Magnetic RAM), and PRAM (Phase-change RAM) are underway (Non-Patent Document 1).
このようなスイッチング素子は、MOSFETなどの半導体素子よりもサイズが小さいため、同じ機能を実現するための占有面積を小さくすることができ、ゲートの充放電や配線に起因する動作時の消費電力(Dynamic power)を小さくすることができる。さらに、SRAM(Static RAM)やDRAM(Dynamic RAM)は、電源がオフになると記憶状態が消去されてしまう揮発性素子であるのに対して、抵抗変化素子は、電源をオフにしても記憶状態が保持される不揮発性素子であるため、待機時の消費電力(Static power)も低減できる。 Since such a switching element is smaller in size than a semiconductor element such as a MOSFET, the occupied area for realizing the same function can be reduced, and power consumption during operation due to charge / discharge of the gate and wiring ( Dynamic power) can be reduced. Furthermore, SRAM (Static RAM) and DRAM (Dynamic RAM) are volatile elements whose stored state is erased when the power is turned off, whereas the resistance change element is in a stored state even when the power is turned off. Since this is a non-volatile element that holds, the standby power consumption (Static power) can also be reduced.
加えて、固体電解質スイッチは、さらにオン抵抗が小さいという特徴を持っている。そのため、固体電解スイッチは、スイッチ自体を信号線に用いる、不揮発なプログラマブルロジックデバイスへの適用に有望であると考えられている(非特許文献2)。 In addition, the solid electrolyte switch has a feature of lower on-resistance. Therefore, the solid electrolytic switch is considered promising for application to a nonvolatile programmable logic device that uses the switch itself as a signal line (Non-patent Document 2).
一方、特許文献1には、半導体装置の製造方法において、熱処理時の半導体基板(シリコン基板)の裏面側からの半導体構成原子(シリコン)の昇華を防止するために、半導体基板の表面側および裏面側を覆うように絶縁膜を形成し、半導体基板の表面側の絶縁膜をエッチング除去し、半導体基板の裏面側に絶縁膜が存在している状態で、半導体基板を熱処理することが記載されている。
On the other hand, in
近年、上記のRRAM、MRAM、PRAMに代表される抵抗変化素子には、通常のシリコン半導体プロセスに用いられていない重金属や貴金属(例えばFe、Ru、Mg)からなる膜が用いられている。このような膜は、半導体プロセスにおいて加工する際、通常は反応性ドライエッチング(Reactive Ion Etching:RIE)を用いて加工する。しかしながら、反応生成物の蒸気圧が低い場合、あるいは反応生成物が形成されない金属が含まれる場合、半導体素子を形成したシリコン基板の裏面やべベル(端面)部に成膜材料の金属が容易に付着する。シリコン基板に付着した金属は、プロセス中に発塵の原因になるとともに、後工程のプロセスにおける熱の印加によりシリコン基板中を拡散し、シリコン内に深い準位が形成され、ゲート絶縁膜を有するシリコン半導体素子の閾電圧の変化による誤動作や、ライフタイムの劣化による信頼性の低下を招く。また、金属が付着したままプロセス装置にて加熱を行った場合、昇華した金属が温度センサ等に付着し、プロセス装置の誤動作が発生しやすくなる。 In recent years, films made of heavy metals or noble metals (for example, Fe, Ru, Mg) that are not used in normal silicon semiconductor processes have been used for resistance change elements represented by the above RRAM, MRAM, and PRAM. Such a film is usually processed by reactive dry etching (RIE) when processed in a semiconductor process. However, when the vapor pressure of the reaction product is low, or when a metal that does not form the reaction product is included, the metal of the film forming material is easily formed on the back surface or bevel (end face) portion of the silicon substrate on which the semiconductor element is formed. Adhere to. The metal adhering to the silicon substrate causes dust generation during the process, diffuses in the silicon substrate by the application of heat in the subsequent process, forms a deep level in the silicon, and has a gate insulating film. It causes a malfunction due to a change in the threshold voltage of the silicon semiconductor element and a decrease in reliability due to a lifetime deterioration. Further, when heating is performed in the process apparatus with the metal adhered, the sublimated metal adheres to a temperature sensor or the like, and the malfunction of the process apparatus is likely to occur.
このような問題を解決するため、半導体素子形成領域以外のシリコン基板の裏面やべベル(端面)に成膜材料の金属が付着しないプロセス、あるいは付着しても容易に除去ができる手法が必要である。 In order to solve such a problem, a process in which the metal of the film forming material does not adhere to the back surface or bevel (end surface) of the silicon substrate other than the semiconductor element formation region, or a technique that can be easily removed even if it adheres is necessary. is there.
しかしながら、Ni、Pd、Co、Fe、Ptなどに代表される金属は薬液による除去が難しい。このような金属は、例えば王水(濃塩酸と濃硝酸との体積比3:1の混合液)などの洗浄力の強い薬液を用いると除去することができるが、付着金属の除去能力が高まる一方で母材であるシリコン基板裏面に荒れが生じ、先端微細半導体露光装置における焦点深度が不安定になる。 However, metals such as Ni, Pd, Co, Fe, and Pt are difficult to remove with a chemical solution. Such a metal can be removed by using a chemical solution having a strong detergency such as aqua regia (mixed solution of concentrated hydrochloric acid and concentrated nitric acid in a volume ratio of 3: 1), but the ability to remove attached metal is enhanced. On the other hand, the back surface of the silicon substrate, which is the base material, becomes rough, and the depth of focus in the advanced fine semiconductor exposure apparatus becomes unstable.
一方、基板表面にシリコン窒化膜やシリコン酸化膜などの絶縁膜を形成し、絶縁膜表面に付着した金属をHPM(HCl、H2O2、H2Oを含む混合液)により除去したり、FPM(HF、H2O2、H2Oを含む混合液)により絶縁膜ごと付着した金属を除去(リフトオフ)したりする手法が知られている。しかしながら、この手法を半導体素子の形成された基板へ適用するためには、半導体素子の形成されていない面(基板の裏面)にのみに選択的に絶縁膜を形成する必要がある。 On the other hand, an insulating film such as a silicon nitride film or a silicon oxide film is formed on the substrate surface, and the metal adhering to the insulating film surface is removed by HPM (mixed solution containing HCl, H 2 O 2 , H 2 O), There is known a technique of removing (lifting off) the metal adhering to the entire insulating film by FPM (mixed liquid containing HF, H 2 O 2 , and H 2 O). However, in order to apply this technique to a substrate on which a semiconductor element is formed, it is necessary to selectively form an insulating film only on the surface where the semiconductor element is not formed (the back surface of the substrate).
基板の裏面にのみ絶縁膜を設けるためには、例えば特許文献1に記載されているように、熱CVD法を用いて基板の表裏面に同時に絶縁膜を成長した後、基板の表面側の絶縁膜を薬液により選択的に除去(ウェットエッチング)する手法がある。しかしながら、抵抗変化素子を半導体素子の上層側に形成するプロセスにおいては、半導体基板上に銅等の金属および層間絶縁膜を含む多層配線構造があらかじめ形成されているため、薬液による表面側絶縁膜を除去する際に、多層配線構造の金属および層間絶縁膜が劣化する。
In order to provide the insulating film only on the back surface of the substrate, for example, as described in
本発明の目的は、上述の問題を解決し、半導体装置の製造において基板の金属汚染を抑えることにある。 An object of the present invention is to solve the above-described problems and suppress metal contamination of a substrate in the manufacture of a semiconductor device.
本発明の一態様による半導体装置の製造方法は、半導体素子が設けられた基板の、半導体素子形成面とは反対側の裏面および端部に保護膜を形成する工程と、
前記半導体素子形成面に設けられた金属含有膜を加工する工程と、
前記金属含有膜の加工後に前記保護膜を除去する工程と、を含む。
A method for manufacturing a semiconductor device according to one embodiment of the present invention includes a step of forming a protective film on a back surface and an end of a substrate provided with a semiconductor element on the side opposite to the semiconductor element formation surface;
Processing the metal-containing film provided on the semiconductor element formation surface;
Removing the protective film after processing the metal-containing film.
本発明の他の態様による半導体製造装置は、上記の製造方法に用いられる製造装置であって、
減圧下で前記保護膜を形成するための成膜室と、
前記基板を載置するためのステージと、
前記成膜室へ前記基板を搬送するためのアームとを有し、
前記ステージは、基板搭載面に凹部を有し、該凹部を囲む外周部が、前記基板の素子形成領域に接触しないように該素子形成領域を囲む外周位置に接触できる形状を有し、
前記アームは、前記基板の裏面に接触し、該アームが回転することで該基板をフリップし、該基板の半導体素子形成面を前記ステージの基板搭載面に向けて載置する機構を備えていることを特徴とする。
A semiconductor manufacturing apparatus according to another aspect of the present invention is a manufacturing apparatus used in the above manufacturing method,
A film forming chamber for forming the protective film under reduced pressure;
A stage for mounting the substrate;
An arm for transporting the substrate to the film formation chamber;
The stage has a shape having a concave portion on the substrate mounting surface, and an outer peripheral portion surrounding the concave portion can contact an outer peripheral position surrounding the element forming region so as not to contact the element forming region of the substrate,
The arm includes a mechanism that contacts the back surface of the substrate, flips the substrate by rotating the arm, and places the semiconductor element formation surface of the substrate toward the substrate mounting surface of the stage. It is characterized by that.
本発明によれば、半導体装置の製造において、半導体基板の金属汚染を抑えることができる。 ADVANTAGE OF THE INVENTION According to this invention, the metal contamination of a semiconductor substrate can be suppressed in manufacture of a semiconductor device.
本発明の一実施形態による半導体装置の製造方法は、半導体素子が形成された基板(例えばウェハ等の半導体基板)の、半導体素子形成面とは反対側の裏面および端部(べベル部)に保護膜を形成する工程と、半導体素子形成面に設けられた金属含有膜を加工する工程と、前記金属含有膜の加工後に前記保護膜を除去する工程を含む。 A manufacturing method of a semiconductor device according to an embodiment of the present invention is provided on a back surface and an end portion (bevel portion) of a substrate (for example, a semiconductor substrate such as a wafer) on which a semiconductor element is formed, opposite to a semiconductor element formation surface. Forming a protective film; processing a metal-containing film provided on a semiconductor element formation surface; and removing the protective film after processing the metal-containing film.
上記の金属含有膜の加工は、RIE等のドライエッチングにより行うことができる。 The metal-containing film can be processed by dry etching such as RIE.
上記の保護膜の除去工程においては、保護膜に付着した、前記金属含有膜に由来の金属成分とともに保護膜を除去することができる。 In the protective film removal step, the protective film can be removed together with the metal component derived from the metal-containing film attached to the protective film.
本実施形態によれば、半導体素子の信頼性を高く維持したまま、抵抗変化素子を混載することができるようになり、半導体装置の高機能化および低電力化を図ることができる。 According to the present embodiment, it is possible to mount the variable resistance element while maintaining the reliability of the semiconductor element high, and it is possible to achieve high functionality and low power of the semiconductor device.
上記の保護膜の形成は、400℃以下で行うことが好ましい。これにより、基板上にあらかじめ形成されている半導体素子や多層配線の熱に起因する劣化を抑えることができる。 The protective film is preferably formed at 400 ° C. or lower. As a result, it is possible to suppress deterioration due to heat of a semiconductor element or a multilayer wiring formed in advance on the substrate.
上記の保護膜の形成工程において、前記基板は、成膜ステージ(基板ステージ)上に、半導体素子形成面を成膜ステージの基板搭載面に向けて載置することができる。その際、成膜ステージは、基板搭載面に凹部を有し、この成膜ステージの基板搭載面の、前記凹部を囲む外周部が、前記基板の素子形成領域に接触しないようにその素子形成領域を囲む外周位置に接触することができる。以下、このような成膜ステージを「凹型ステージ」という。これにより、半導体素子形領域に保護膜が形成されることなく、基板の裏面および端部に選択的に保護膜を形成できる。また、素子形成領域がステージと直接接しないため、ステージからのパーティクルや金属汚染物質の付着が抑制できるとともに、スクラッチなどの機械的なダメージの発生を防止することができる。 In the protective film formation step, the substrate can be placed on a film formation stage (substrate stage) with the semiconductor element formation surface facing the substrate mounting surface of the film formation stage. At this time, the film formation stage has a concave portion on the substrate mounting surface, and the element forming region of the substrate mounting surface of the film forming stage so that the outer peripheral portion surrounding the concave portion does not contact the element forming region of the substrate. Can be in contact with the outer peripheral position surrounding the. Hereinafter, such a film forming stage is referred to as a “concave stage”. Accordingly, the protective film can be selectively formed on the back surface and the end of the substrate without forming the protective film in the semiconductor element type region. In addition, since the element formation region is not in direct contact with the stage, adhesion of particles and metal contaminants from the stage can be suppressed, and mechanical damage such as scratches can be prevented.
保護膜の形成においては、CVD法、プラズマCVD法、ALD法、プラズマALD法を用いることが好ましい。凹型ステージを用いた場合、半導体基板と凹型ステージとの接触面積が小さくなり、通常のステージに比べて基板の温度を高く維持しにくくなるが、これらの成膜方法を用いることにより、特に高密度プラズマ源を用いたプラズマCVD法やプラズマALD法を用いることにより、基板温度が低温であっても緻密な保護膜を形成できる。 In forming the protective film, it is preferable to use a CVD method, a plasma CVD method, an ALD method, or a plasma ALD method. When the concave stage is used, the contact area between the semiconductor substrate and the concave stage is reduced, and it is difficult to maintain the substrate temperature higher than that of a normal stage. By using a plasma CVD method or a plasma ALD method using a plasma source, a dense protective film can be formed even if the substrate temperature is low.
凹型ステージを用いた保護膜の形成においては、基板を、あらかじめ別のステージで所定の温度まで加熱した後に、凹型ステージへ搬送し、保護膜の形成を行うことが好ましい。その際、基板の裏面に接触する搬送アームによって基板を加熱ステージに搬送し、所定の温度に加熱し、その後、基板の裏面に接触させたアームによって加熱ステージから基板を取り出すことができる。 In the formation of the protective film using the concave stage, it is preferable that the substrate is heated to a predetermined temperature in another stage in advance and then transported to the concave stage to form the protective film. In that case, a board | substrate can be conveyed to a heating stage with the conveyance arm which contacts the back surface of a board | substrate, and it heats to predetermined temperature, and can take out a board | substrate from a heating stage with the arm contacted with the back surface of the board | substrate after that.
凹型ステージ上へ基板を載置する際には、基板の裏面に接触しているアームを回転させることで基板をフリップし、半導体素子形成面が凹型ステージの凹みがある面(基板搭載面)に対向するように凹型ステージ上に載置し、この状態にて反応室(成膜室)内で保護膜を形成することが好ましい。 When placing the substrate on the concave stage, the substrate is flipped by rotating the arm that is in contact with the back surface of the substrate, so that the surface on which the semiconductor element is formed has a concave surface (substrate mounting surface). It is preferable to place it on a concave stage so as to face each other, and to form a protective film in the reaction chamber (film formation chamber) in this state.
前記保護膜として、シリコン酸化膜、シリコン窒素化膜、又はシリコン炭窒化膜を形成することができる。 As the protective film, a silicon oxide film, a silicon nitride film, or a silicon carbonitride film can be formed.
前記保護膜の除去は、薬液を用いた枚葉式スピン洗浄により実施することができる。 The removal of the protective film can be carried out by single wafer spin cleaning using a chemical solution.
本実施形態の製造方法は、前記金属含有膜が、Pt、Pd、Ni、Fe、Co、Ru、Mn、Mg、Ta、Ir、B、Ge、Te、Se、Sbから選ばれる少なくとも一種の金属を含む場合に、より効果的である。 In the manufacturing method of this embodiment, the metal-containing film is at least one metal selected from Pt, Pd, Ni, Fe, Co, Ru, Mn, Mg, Ta, Ir, B, Ge, Te, Se, and Sb. It is more effective when including.
本実施形態の製造方法は、上記の金属含有膜の加工工程を含む、MRAM、PRAM、RRAM、FRAM、固体電解質スイッチ等の抵抗変化素子の形成工程を含む場合に、より効果的である。 The manufacturing method of the present embodiment is more effective when it includes a process of forming a resistance change element such as an MRAM, PRAM, RRAM, FRAM, solid electrolyte switch, etc., including the processing step of the metal-containing film.
以下、本発明の好適な実施の形態についてさらに説明する。 Hereinafter, preferred embodiments of the present invention will be further described.
半導体素子の形成されたシリコン基板(ウェハ)上には、多層配線層と層間絶縁膜を含む多層配線構造を設けることができる。そして、この多層配線構造内に抵抗変化素子を設けることができる。 A multilayer wiring structure including a multilayer wiring layer and an interlayer insulating film can be provided on a silicon substrate (wafer) on which a semiconductor element is formed. A variable resistance element can be provided in the multilayer wiring structure.
本実施形態において、保護膜の形成は、抵抗変化素子の形成プロセスにおける金属含有膜のドライエッチング工程(以下「抵抗変化素子の加工工程」)の前に行う。 In the present embodiment, the protective film is formed before the metal-containing film dry etching step (hereinafter referred to as “resistance change element processing step”) in the resistance change element formation process.
保護膜の形成は、絶縁膜成長装置を用いて、例えば次のようにして行うことができる。 The protective film can be formed using an insulating film growth apparatus, for example, as follows.
絶縁膜成長装置は、基板ステージとして凹型ステージを備え、この凹型ステージは凹みがある面を上に向けて設置されている。シリコン基板は、この凹型ステージ上に、素子形成面と凹型ステージの凹みがある面とが対向するように(すなわち素子形成面を下に向けて、裏面を上に向けて)載置される。その際、凹型ステージの外周のみがシリコン基板と接触し、半導体素子形成領域は凹型ステージと接触しない。この状態で成膜処理を行うことにより、半導体素子形成領域には保護絶縁膜が形成されず、基板の裏面およびベベルに保護絶縁膜が形成される。 The insulating film growth apparatus includes a concave stage as a substrate stage, and the concave stage is installed with a surface having a dent facing upward. The silicon substrate is placed on the concave stage so that the element forming surface and the surface of the concave stage having the recesses face each other (that is, the element forming surface faces downward and the back surface faces upward). At that time, only the outer periphery of the concave stage is in contact with the silicon substrate, and the semiconductor element formation region is not in contact with the concave stage. By performing the film formation process in this state, the protective insulating film is not formed in the semiconductor element formation region, and the protective insulating film is formed on the back surface and the bevel of the substrate.
凹型ステージ上へのシリコン基板の搬送は、シリコン基板の裏面に接触するアームによって行われ、アームを回転させることでシリコン基板をフリップし、半導体素子形成面を凹型ステージの凹みがある面に対向するように載置する。 The transfer of the silicon substrate onto the concave stage is performed by an arm that contacts the back surface of the silicon substrate. By rotating the arm, the silicon substrate is flipped, and the semiconductor element formation surface is opposed to the surface having the recess of the concave stage. To be placed.
反応室に搬送されたシリコン基板の裏面およびベベル部に、例えばプラズマCVD法を用いて、保護絶縁膜を成長する。保護絶縁膜としては、シリコン酸化膜(SiO2)、シリコン窒化膜(SiN)、シリコン炭窒化膜(SiCN)などを用いることができる。保護絶縁膜を成長するための原料は、TEOS、SiH4、4MS、3MS、有機シラン、有機シロキサン、NH3などを用いることができる。保護絶縁膜の膜厚は10nm〜1μm程度の範囲に設定できる。保護絶縁膜の種類と膜厚は、付着する金属の種類や、濃度、洗浄液でのエッチングレート、付着金属のシリコン中の拡散係数、絶縁膜中の拡散係数などを考慮して適宜設定することができる。例えば、薬液でのエッチングレートを変えるために、絶縁膜はSiC膜や、SiOC膜等に変更しても良い。SiOC膜を形成する場合には有機シロキサン原料を用いることができる。 A protective insulating film is grown on the back surface and the bevel portion of the silicon substrate transferred to the reaction chamber by using, for example, a plasma CVD method. As the protective insulating film, a silicon oxide film (SiO 2 ), a silicon nitride film (SiN), a silicon carbonitride film (SiCN), or the like can be used. As a raw material for growing the protective insulating film, TEOS, SiH 4 , 4MS, 3MS, organosilane, organosiloxane, NH 3, or the like can be used. The film thickness of the protective insulating film can be set in the range of about 10 nm to 1 μm. The type and thickness of the protective insulating film can be set as appropriate in consideration of the type and concentration of the deposited metal, the etching rate with the cleaning solution, the diffusion coefficient of the deposited metal in silicon, the diffusion coefficient in the insulating film, etc. it can. For example, the insulating film may be changed to a SiC film, a SiOC film, or the like in order to change the etching rate with a chemical solution. When forming the SiOC film, an organic siloxane raw material can be used.
本実施形態における抵抗変化素子は、例えば次のようにして形成することができる。 The resistance change element in this embodiment can be formed as follows, for example.
まず、リソグラフィとドライエッチングを用いて、シリコン基板上の層間絶縁層に、シリコン基板上の半導体素子に電気的に接続するプラグを形成するためのスルーホールを形成する。このとき、加工される材料は通常の半導体プロセスに用いられている材料(Si、O、C、Nなどからなる材料)であるため、シリコン基板の裏面やべベル(端面)に汚染金属が付着することはない。 First, through holes for forming plugs electrically connected to semiconductor elements on the silicon substrate are formed in the interlayer insulating layer on the silicon substrate by using lithography and dry etching. At this time, since the material to be processed is a material used in a normal semiconductor process (material made of Si, O, C, N, etc.), contaminated metal adheres to the back surface or bevel (end surface) of the silicon substrate. Never do.
つづいて、スルーホールを含むシリコン基板表面側の全面に、抵抗変化素子形成用の金属層および抵抗変化材料層を成長する。例えば固体電解質スイッチを形成する場合には、ポリマー固体電解質、Pt、Taの順に積層する。PtやTaがシリコン基板の表面の所定の範囲以外(すなわち、裏面やべベル(端面))に付着すると、汚染金属として続く工程において装置内に転写し、後続の処理される別のシリコン基板が汚染される。このように、抵抗変化素子形成用の金属層や抵抗変化材料層の形成時に、それらの材料が、シリコン基板の裏面やべベル(端面)にまわりこみ、汚染が発生するが、保護絶縁膜がシリコン基板の裏面およびべベル(端面)に形成されている場合には、汚染金属が直接シリコン基板に付着することはない。 Subsequently, a metal layer for forming a resistance change element and a resistance change material layer are grown on the entire surface of the silicon substrate including the through holes. For example, when forming a solid electrolyte switch, the polymer solid electrolyte, Pt, and Ta are laminated in this order. If Pt or Ta adheres outside the predetermined range of the surface of the silicon substrate (that is, the back surface or bevel (end surface)), it is transferred to the apparatus as a contaminated metal in the subsequent process, and another silicon substrate to be processed subsequently Contaminated. As described above, when forming the metal layer for forming the variable resistance element or the variable resistance material layer, these materials wrap around the back surface or bevel (end surface) of the silicon substrate and cause contamination, but the protective insulating film is made of silicon. When formed on the back surface and bevel (end surface) of the substrate, the contaminated metal does not directly adhere to the silicon substrate.
続いて、汚染金属を除去するため、裏面洗浄装置を用いて、例えばFPM洗浄により、保護絶縁膜ごと汚染金属を除去(リフトオフ洗浄)する。洗浄処理の条件は、形成した保護絶縁膜のエッチングレートと処理後の金属汚染レベルを確認しながら適宜設定することができる。 Subsequently, in order to remove the contaminated metal, the contaminated metal is removed (lift-off cleaning) together with the protective insulating film by, for example, FPM cleaning using a back surface cleaning apparatus. The conditions for the cleaning treatment can be appropriately set while confirming the etching rate of the formed protective insulating film and the metal contamination level after the treatment.
その後、再び絶縁膜成長装置にて、シリコン基板の裏面およびべベル(端面)へ保護絶縁膜を形成する。 Thereafter, a protective insulating film is formed again on the back surface and bevel (end surface) of the silicon substrate by the insulating film growth apparatus.
つづいて、金属層および抵抗変化材料層を加工するためのリソグラフィを行う。その際、金属層および抵抗変化層の形成時にシリコン基板の裏面およびべベル(端面)に付着した汚染金属は、前述のリフトオフ洗浄により除去されているため、リソグラフィ装置内部に汚染金属が転写することはない。 Subsequently, lithography for processing the metal layer and the resistance change material layer is performed. At this time, the contaminated metal adhering to the back surface and the bevel (end surface) of the silicon substrate during the formation of the metal layer and the resistance change layer has been removed by the lift-off cleaning described above, so that the contaminated metal is transferred into the lithographic apparatus. There is no.
つづいて、金属層および抵抗変化材料層のドライエッチングを行う。例えばTaをエッチングする場合、Taは塩素系ガスを用いた反応性ドライエッチング(RIE)によって反応生成物を気化させてエッチングすることができるが、反応生成物の蒸気圧が低いため、ドライエッチング装置内に付着する。また、Ptをエッチングする場合には、反応生成物が発生しないため物理エッチングが行われ、大半が反応室中に飛散し、反応室内部に付着する。このように付着した汚染金属は、次にエッチングされるべく搬送された後続の処理される別のシリコン基板に転写する。このとき、保護絶縁膜をあらかじめ形成しておくことで、汚染金属が直接シリコン基板に付着することを防止できる。 Subsequently, dry etching of the metal layer and the resistance change material layer is performed. For example, when etching Ta, Ta can be etched by vaporizing a reaction product by reactive dry etching (RIE) using a chlorine-based gas. However, since the vapor pressure of the reaction product is low, a dry etching apparatus is used. Adhere inside. Further, when etching Pt, a reaction product is not generated, so physical etching is performed, and most of it is scattered in the reaction chamber and adheres to the inside of the reaction chamber. The contaminated metal thus deposited is transferred to another subsequent processed silicon substrate which is then transported to be etched. At this time, by forming the protective insulating film in advance, it is possible to prevent the contaminated metal from directly attaching to the silicon substrate.
つづいて、ドライエッチング処理に起因する付着した汚染金属を保護絶縁膜とともに除去するため、裏面洗浄装置を用いてリフトオフ洗浄を行う。 Subsequently, lift-off cleaning is performed using a back surface cleaning device in order to remove the contaminated metal attached due to the dry etching process together with the protective insulating film.
以上のプロセスによって、抵抗変化素子形成用の金属層や抵抗変化層の形成および加工に伴う、シリコン基板への汚染金属の直接の付着が防止され、また、後続の処理される別のシリコン基板の汚染も防止できる。そのため、抵抗変化素子の形成が完了し、リフトオフ洗浄により保護絶縁膜が除去された後は、通常の半導体製造プロセスを実施することができる。 By the above process, the direct adhesion of the contaminating metal to the silicon substrate accompanying the formation and processing of the metal layer for forming the resistance change element and the resistance change layer is prevented, and another silicon substrate to be subsequently processed is prevented. Contamination can also be prevented. Therefore, after the formation of the resistance change element is completed and the protective insulating film is removed by lift-off cleaning, a normal semiconductor manufacturing process can be performed.
以上に説明したプロセスは、後に図9を用いて説明するプロセスのうち、図9(d)に示されるプロセスに相当する。本発明は、上述のプロセスに限定されるものではなく、本発明の他の実施形態によれば、例えば、図9(a)、図9(b)、図9(c)に示されるプロセスを含む製造方法を提供することができる。 The process described above corresponds to the process shown in FIG. 9D among the processes described later with reference to FIG. The present invention is not limited to the above-described process, and according to another embodiment of the present invention, for example, the processes shown in FIGS. 9A, 9B, and 9C are performed. A manufacturing method can be provided.
[半導体製造装置およびそれを用いた処理方法]
次に、絶縁膜成長装置を含む半導体製造装置およびそれを用いた処理方法について図面を用いて説明する。
[Semiconductor manufacturing apparatus and processing method using the same]
Next, a semiconductor manufacturing apparatus including an insulating film growth apparatus and a processing method using the same will be described with reference to the drawings.
図1は、本実施形態に用いられる半導体製造装置の一構成例を模式的に示した図である。 FIG. 1 is a diagram schematically showing a configuration example of a semiconductor manufacturing apparatus used in the present embodiment.
この装置は、複数の工程の処理が減圧下で実施可能なクラスタ型構造を有する。シリコン基板は、大気ロボット101によってカセットボックス100からロードロック室102に移される。その後、シリコン基板は熱処理を行うため、中央プラットフォーム室103に備えられた中央ハンドラ104によって加熱ステージモジュール105に移される。加熱ステージは、基板温度が200〜400℃の範囲の温度になるよう加熱されている。加熱により基板温度を上昇させるとともに、基板表面に付着した有機物などの除去を行うため、減圧下、不活性ガス雰囲気中で行うことが好ましい。
This apparatus has a cluster structure in which a plurality of processes can be performed under reduced pressure. The silicon substrate is moved from the
つづいて、シリコン基板は、真空下で保護絶縁膜成長モジュール106に移されて、絶縁膜の成長が行われる。ここでシリコン基板は大気と接触すると大気中の成分が付着してしまうので、減圧下で基板を移送する。その際、中央プラットフォーム室103の圧力は加熱ステージモジュール105や保護絶縁膜成長モジュール106からのガス混入を防ぐため、加熱ステージモジュール105および保護絶縁膜成長モジュール106よりも高い圧力に設定することが好ましく、例えば500mTorr(66.66Pa)程度とすることが好ましい。
Subsequently, the silicon substrate is transferred to the protective insulating
図2は、本実施形態において保護絶縁膜の形成に使用するプラズマCVD装置の一構成例を示すブロック図である。 FIG. 2 is a block diagram showing a configuration example of a plasma CVD apparatus used for forming a protective insulating film in the present embodiment.
図2に示すように、プラズマCVD装置は、反応室210、ガス供給部220、真空ポンプ230、および高周波(Radio Frequency:RF)電源240を有する。ガス供給部220は、ガス供給管222を介して反応室210と接続されている。真空ポンプ230は、ガス排出管236を介して反応室210と接続されている。そして、高周波電源240は、高周波ケーブル244を介して反応室210と接続されている。高周波ケーブル244には、マッチングボックス242が設けられている。
As shown in FIG. 2, the plasma CVD apparatus includes a
反応室210内には、基板ステージ203およびシャワーヘッド205が設けられ、これらは互いに対向した状態で配置されている。基板ステージ203にはアース線207が接続されている。また、基板ステージ203にはヒータ(不図示)が設けられている。基板ステージ203は、半導体基板等の被成膜部材201を保持し、被成膜部材201を加熱する。シャワーヘッド205は、ガス供給管222が接続され、ガス供給管222を介して供給されるガスを被成膜部材201に噴射するガス噴出部として機能する。また、シャワーヘッド205には高周波ケーブル244が接続されている。
A
ガス供給部220からガス供給管222を介してシャワーヘッド205に原料ガス等を供給すると共に、高周波電源240で作り出された高周波電力を高周波ケーブル244の途中に配置されたマッチングンボックス242により所定の周波数にしてシャワーヘッド5に供給する。これにより、基板ステージ203とシャワーヘッド205との間の空間のガスがプラズマ化される。
A raw material gas or the like is supplied from the gas supply unit 220 to the
ガス供給部220には、使用する原料ガスの種類数に対応する数の原料供給タンクと、添加ガス用のガス供給タンク(以下「ガス供給タンク」と称する)とが設けられている。図2は、ガス供給部220に、TEOS(テトラエトキシシラン)原料が充填された原料供給タンク211が設けられている場合を示している。TOES以外の液体原料として、他の有機シロキサン原料などを用いてもよい。
The gas supply unit 220 is provided with a number of source supply tanks corresponding to the number of types of source gases to be used and a gas supply tank for additive gas (hereinafter referred to as “gas supply tank”). FIG. 2 shows a case where the gas supply unit 220 is provided with a raw
原料供給タンク211には、流量制御部214および気化器219が設けられている。流量制御部214は、2つのバルブ218a、218bと、これらのバルブの間に設けられた流量制御器218とを有する。流量制御部214は配管212を介して気化器に接続されている。気化器219には、キャリアガスとして不活性ガス等を供給するタイプを用いても良い。気化器219は、原料供給タンク211から供給される液状原料を気化し反応室210に供給する。
The raw
なお、図2に示すように、ガス供給管222にはクリーニングガス供給管228が接続されている。クリーニングガス供給管228には、リモートプラズマユニット224とバルブ226が設けられている。クリーニングガスとしては、NF3、O2、CxFy、それらの2種以上を含む混合ガスを用いることができる。
As shown in FIG. 2, a cleaning
また、各ガスが移送過程で液化するのを防止するために、配管212の周囲およびガス供給管222の周囲にヒータ(不図示)を設け、配管212およびガス供給管222をヒータ(不図示)で加温することもできる。これと同様な理由で、反応室210に供給されたガスの分子が励起される前に液化するのを防止するために、反応室210の周囲にもヒータ(不図示)を設け、反応室210を加温することもできる。
Further, in order to prevent each gas from being liquefied during the transfer process, heaters (not shown) are provided around the
次に、上記のプラズマCVD装置を用いた、保護絶縁膜の形成方法の手順を説明する。 Next, a procedure of a protective insulating film forming method using the plasma CVD apparatus will be described.
基板ステージ203上に被成膜部材201を配置した後、真空ポンプ230を動作させ、バルブ232を開いて反応室210を減圧し、反応室210内の初期真空度を数Torrにする(1Torr=約133Pa)。基板ステージ203は、被成膜部材201を加熱し、被成膜部材201の表面温度が所定の温度範囲になる。
After the
続いて、原料ガス(ここでは、TEOSの気体)とキャリアガスを混合させたガスを、ガス供給管222を介して反応室210に供給すると共に、高周波電源240およびマッチングボックス242を動作させて所定周波数の高周波電力を反応室210に供給する。
Subsequently, a gas obtained by mixing a source gas (here, TEOS gas) and a carrier gas is supplied to the
反応室210での原料ガスの分圧は0.1〜3Torr(13.3〜400Pa)程度の範囲で維持されることが好ましい。また、真空ポンプ230の動作を制御することで、SiO2膜形成時の反応室10の雰囲気圧力を1〜6Torr(13.3〜800Pa)程度の範囲に維持することが好ましい。
The partial pressure of the source gas in the
また、基板ステージ203の加熱により、被成膜部材201の表面温度は、100〜500℃の範囲で維持されることが好ましい。特に被成膜部材にあらかじめ形成された半導素子や多層配線を劣化させることのない温度として、一般的な多層銅配線の耐熱性限界を考慮して400℃以下で維持されることが好ましい。
In addition, the surface temperature of the
このような処理条件の下で、原料ガスであるTEOS原料、および酸素がプラズマによって励起され、活性化された状態の原料が酸素と反応し、被成膜部材201の表面に到達し、そこでSiO2膜が形成される。
Under such processing conditions, the TEOS raw material, which is a raw material gas, and oxygen are excited by the plasma, and the activated raw material reacts with oxygen and reaches the surface of the
300mm成膜装置におけるTEOS原料を用いた代表的な成膜条件としては、TEOS=160sccm(standard cm3/min)、O2=200sccm、He=100sccm、反応室圧力400Pa、加熱ステージ温度300℃、RF−power=500Wを用いることができる。
As typical film forming conditions using TEOS raw material in a 300 mm film forming apparatus, TEOS = 160 sccm (standard cm 3 / min), O 2 = 200 sccm, He = 100 sccm,
保護絶縁膜としてシリコン酸化膜を形成する場合には、通常、酸化ガスが用いられるが、シリコン窒化膜を形成する場合には、添加ガスとしてNH3を用いることができる。シリコン炭窒化膜(SiCN膜)を形成する場合には、4MS(テトラメチルシラン)や3MS(トリメチルシラン)を原料ガスとしてNH3を添加することが好ましい。 When a silicon oxide film is formed as a protective insulating film, an oxidizing gas is usually used. However, when a silicon nitride film is formed, NH 3 can be used as an additive gas. When forming a silicon carbonitride film (SiCN film), it is preferable to add NH 3 using 4MS (tetramethylsilane) or 3MS (trimethylsilane) as a source gas.
なお、図2には、原料供給タンク211が1つの場合が示されているが、複数の原料供給タンクを設け、複数の種類の原料ガスを用いて保護絶縁膜を形成してもよい。使用する原料ガスは2種類に限らず、3種類以上であってもよい。
Although FIG. 2 shows a case where there is one raw
また、基板ステージ203、真空ポンプ230、流量制御器218、高周波電源240、マッチングボックス242およびバルブ218a、218b、226に対する、上記保護絶縁膜の形成方法の手順に応じた動作指示内容を記述したプログラムを準備し、そのプログラムにしたがってマイクロコンピュータに処理を実行させることで、プラズマCVD装置を制御して保護絶縁膜を形成してもよい。
A program describing operation instruction contents according to the procedure of the method for forming the protective insulating film for the
保護絶縁膜の形成の際には、シリコン基板(被成膜部材201)をフリップ(上下反転)して、基板ステージ203に載置する。この基板ステージ203に凹型の専用ステージ(凹型ステージ)を用い、この凹型ステージの凹みがある面とシリコン基板の素子形成面とが対向するように、すなわち、シリコン基板の裏面(素子が形成されていない面)が上側を向くように載置される。このような状態で成膜を行うことにより、シリコン基板の素子形成領域に保護絶縁膜を形成することなく、シリコン基板の裏面およびべベル(端面)に保護絶縁膜を形成することができる。
When forming the protective insulating film, the silicon substrate (film formation member 201) is flipped (upside down) and placed on the
次に、凹型ステージについて説明する。 Next, the concave stage will be described.
図3に、凹型ステージの断面図(図3(a))及び上面図(図3(b))を示す。凹型ステージ300は、その基板搭載面に凹部を有し、この凹部を囲む外周部(すなわち枠状の凸部)が、載置された所定のシリコン基板(ウェハ)の素子形成領域を囲む外周位置に接する構造を有している。すなわち、シリコン基板を凹型ステージ上に載置した際に、シリコン基板の素子形成領域には凹型ステージが接しないように基板外周部のみに凹型ステージが接触できる構成となっている。シリコン基板として例えば300mmウェハを用いる場合、凹型ステージの寸法は、例えば、外径a=296mm、基板との接触部(凹部の外周部)301の幅c=3mm、凹部の深さ(枠状凸部の高さ)d=5mmとすることができる。凹型ステージ自体も適宜加熱されていることが好ましい。各部品の寸法については、搬送の誤差範囲、および成膜条件によるべベル(端面)への絶縁膜の回り込み状況などをみて適宜設定することができる。
FIG. 3 shows a sectional view (FIG. 3A) and a top view (FIG. 3B) of the concave stage. The
次に、図4及び図5を用いて、シリコン基板(ウェハ)の凹型ステージ上への配置について説明する。図4(a)及び図5(a)は断面図、図4(b)及び図5(b)は上面図を示す。図4(b)において、点線で示される円は、シリコン基板400と凹型ステージ300との接触位置の輪郭を示し、図5(b)において、点線で示される円は、シリコン基板400と凹型ステージ300との接触位置の内側の輪郭を示す。凹型ステージは、その外周が、図4に示すようにシリコン基板の外周に対して小さくてもよいし、図5に示すように大きくてもよい。
Next, the arrangement of the silicon substrate (wafer) on the concave stage will be described with reference to FIGS. 4A and 5A are cross-sectional views, and FIGS. 4B and 5B are top views. In FIG. 4B, a circle indicated by a dotted line indicates the outline of a contact position between the
保護絶縁膜形成前のシリコン基板(ウェハ)400は、表面に半導体素子形成領域401を有する。シリコン基板400は、凹型ステージの凹部がある面と半導体素子形成領域が対向するように配置され、凹型ステージの外周部と接触する。この状態で成膜を行うことにより、保護絶縁膜が、基板の裏面402及びベベル403に形成される。凹型ステージ300は、所定のシリコン基板400を載置した際に、シリコン基板の半導体素子形成領域401と凹型ステージの外周部(シリコン基板と接触する部分)301とが接触しないよう設計しておくことが好ましい。このとき、凹型ステージ上にあらかじめ絶縁膜を成長した後に、シリコン基板を搬送してもよい。清浄な絶縁膜で保護することで、接触面を介したシリコン基板への金属汚染の転写を防ぐことができる。
The silicon substrate (wafer) 400 before the formation of the protective insulating film has a semiconductor
図4(a)及び図5(a)に示す状態で成膜処理を行うと、それぞれ図4(c)及び図5(c)に示すように、保護絶縁膜410が、シリコン基板400の裏面402及びベベル403に形成される。その際、凹型ステージ300でカバーされている素子形成領域401には、保護絶縁膜は形成されない。保護絶縁膜が形成されたシリコン基板は凹型ステージが動作することで、中央ハンドラ104に吸着され、ロードロック室102に移され、ロードロック室102が大気解放された後に、大気圧ロボット101によってロードロック室102からカセットボックス100へ戻される。
When film formation is performed in the state shown in FIGS. 4A and 5A, the protective
凹型ステージ上へのシリコン基板のチャック方法について図6を用いて説明する。図6(a)は断面図であり、図6(b)は上面図であり、図6(c)は図6(a)の点線で囲まれた部分の拡大図である。 A method of chucking the silicon substrate on the concave stage will be described with reference to FIG. 6A is a cross-sectional view, FIG. 6B is a top view, and FIG. 6C is an enlarged view of a portion surrounded by a dotted line in FIG. 6A.
図6(a)、(c)に示すように、凹型ステージ300の外周部(シリコン基板400と接触する部分)に真空チャックライン600を設けることで、凹型ステージ上にシリコン基板を固定することができる。凹型ステージの外周部における真空チャック部601、602、603は、図6(b)に示すように設けることができるが、図に示される数および位置に限定されない。
As shown in FIGS. 6A and 6C, a
上記の説明では、シリコン基板の裏面およびべベル(端面)に保護絶縁膜の形成において、原料にTEOSを用い、成膜方法としてRF電源を用いたプラズマCVDの場合について詳しく述べたが、これらに限定されるものではない。金属汚染の拡散を防止するための保護絶縁膜としてはより緻密な膜が望ましいことから、基板温度が低い状態でもより緻密な絶縁膜の形成が可能な、HDPプラズマによるプラズマCVD法や、プラズマALD法などの成膜手法を用いることもできる。 In the above description, in the case of forming the protective insulating film on the back surface and the bevel (end surface) of the silicon substrate, TEOS was used as a raw material, and the case of plasma CVD using an RF power source as a film forming method was described in detail. It is not limited. Since a denser film is desirable as a protective insulating film for preventing the diffusion of metal contamination, it is possible to form a denser insulating film even at a low substrate temperature. It is also possible to use a film forming method such as a method.
[固体電解質スイッチの形成方法]
次に、本実施形態における抵抗変化素子の形成方法として、固体電解質スイッチの場合を例に挙げて説明する。
[Method of forming solid electrolyte switch]
Next, as a method for forming the resistance change element in the present embodiment, a case of a solid electrolyte switch will be described as an example.
図7は、固体電解質スイッチの断面構造を示す模式図である。この固体電解質スイッチは、活性電極701、不活性電極702、およびそれらの間に挟まれた固体電解質(イオン電導層)703とを含む。このような構造を持つ固体電解質スイッチとしては、例えば、NanoBridge(登録商標)が挙げられる。
FIG. 7 is a schematic diagram showing a cross-sectional structure of the solid electrolyte switch. This solid electrolyte switch includes an
活性電極701は、抵抗変化動作時に金属架橋を形成するための金属を供給する電極であり、Cu(銅)やAg(銀)などが用いられる。不活性電極702は、抵抗変化動作時に金属架橋が接続される電極であり、金属架橋とは化学反応を生じない電極であることが好ましく、Pt(白金)やRu(ルテニウム)が用いられる。固体電解質703は、イオン化された金属が移動し、内部に金属架橋を形成するための媒体であり、酸化タンタル、酸化ハフニウム、酸化ジルコニウム、酸化シリコン、有機ポリマー、およびこれらから選ばれる2種以上の混合物などを用いることができる。
The
このような固体電解質スイッチは、活性電極用のCu、ポリマー固体電解質、不活性電極用のPtを用いた場合、例えば次のようにして形成することができる。 Such a solid electrolyte switch can be formed, for example, as follows when Cu for active electrode, polymer solid electrolyte, and Pt for inactive electrode are used.
不活性電極用のPtは、融点、沸点が高く、反応生成物を生成しないため除去が困難である。そのため、あらかじめ本実施形態による保護絶縁膜の形成方法により、シリコン基板の裏面およびべベル(端面)へ保護絶縁膜を形成する。 Pt for an inert electrode has a high melting point and boiling point, and does not produce a reaction product, so that it is difficult to remove. Therefore, a protective insulating film is formed in advance on the back surface and bevel (end surface) of the silicon substrate by the method for forming a protective insulating film according to the present embodiment.
活性電極用のCuは、半導体素子が設けられたシリコン基板上に設けられた銅配線を利用する。この銅配線上の絶縁膜にスルーホールを形成し、このスルーホールを含む表面上にポリマー固体電解質をプラズマCVD法で形成し、その上にスパッタリング法によりPt(10nm)を堆積する。このとき、スパッタリングチャンバにおいてエッジカットリングを搭載することで、基板裏面およびべベル(端面)への汚染金属の周り込みを回避した場合には、本実施形態による保護絶縁膜を形成しておかなくてもよい。ポリマー固体電解質は炭化水素から構成させる膜であり、SiOを含んでいても良い。 Cu for the active electrode uses copper wiring provided on a silicon substrate on which a semiconductor element is provided. A through hole is formed in the insulating film on the copper wiring, a polymer solid electrolyte is formed on the surface including the through hole by a plasma CVD method, and Pt (10 nm) is deposited thereon by a sputtering method. At this time, when the edge cut ring is mounted in the sputtering chamber to avoid the contamination metal from entering the back surface of the substrate and the bevel (end surface), the protective insulating film according to the present embodiment is not formed. May be. The polymer solid electrolyte is a film composed of a hydrocarbon and may contain SiO.
つづいて、リソグラフィ技術及びドライエッチング技術により、Pt及びポリマー固体電解質を所定の形状にパターニングする。 Subsequently, the Pt and polymer solid electrolyte are patterned into a predetermined shape by lithography and dry etching techniques.
その後、スピン洗浄機によって裏面およびベベル上の保護絶縁膜を除去する。 Thereafter, the protective insulating film on the back surface and the bevel is removed by a spin cleaning machine.
このように、抵抗変化素子の形成時に、本発明の実施形態による保護絶縁膜を形成しておくことで、金属のシリコン基板への直接の付着を防止することができる。 As described above, by forming the protective insulating film according to the embodiment of the present invention at the time of forming the variable resistance element, it is possible to prevent the metal from directly attaching to the silicon substrate.
[MRAMの形成方法]
次に、本実施形態における抵抗変化素子の形成方法として、MRAMの場合を例に挙げて説明する。
[Method of forming MRAM]
Next, as a method for forming the variable resistance element in the present embodiment, the case of MRAM will be described as an example.
図8は、MRAM記憶素子の断面構造を示す模式図である。この記憶素子(抵抗変化素子)は、下部磁性体層801、上部磁性体層802、およびそれらの間に挟まれたトンネル絶縁層803とを含む。
FIG. 8 is a schematic diagram showing a cross-sectional structure of the MRAM memory element. The memory element (resistance change element) includes a lower
下部磁性体層は、磁化方向が変更しない固定磁性層である。上部磁性層は、その磁化方向がセルのビット状態を変更し得るように切り替えられる自由磁化層である。上部磁性層の磁化が下部磁性層の磁化と並行な場合、セルの抵抗は低くなり、反平行な場合は高くなる。 The lower magnetic layer is a fixed magnetic layer whose magnetization direction does not change. The upper magnetic layer is a free magnetic layer that can be switched so that its magnetization direction can change the bit state of the cell. When the magnetization of the upper magnetic layer is parallel to the magnetization of the lower magnetic layer, the resistance of the cell is low, and when it is antiparallel, it is high.
下部磁性体層801は、例えば、下から順にパーマロイ(Ni−Fe)で形成された初期磁性体層、Ir−Mnで形成された反強磁性体層、Co−Fe−Bで形成された固定強磁性層で形成される。典型的な初期磁性体層、反強磁性体層、および固定強磁性の厚さは、それぞれ、2nm、10nm、3nm程度を選択することができる。
The lower
トンネル絶縁層803は、アルミナ(Al2O3)やマグネシア(MgO)などが用いられ、その厚さは1〜3nm程度に設定できる。
The
上部磁性体層は、例えば、下から順にNi−Feで形成された自由磁性層、第一タンタル層、アルミ層、および第二タンタル層で形成することができる。 The upper magnetic layer can be formed of, for example, a free magnetic layer formed of Ni—Fe, a first tantalum layer, an aluminum layer, and a second tantalum layer in order from the bottom.
これらの層の形成前に、本発明に実施形態による保護絶縁膜を形成しておく。 Before forming these layers, the protective insulating film according to the embodiment is formed in the present invention.
これらの層を形成した後、リソグラフィ技術及びドライエッチング技術により所定の形状にパターニングする。 After these layers are formed, they are patterned into a predetermined shape by a lithography technique and a dry etching technique.
その後、スピン洗浄機によって裏面およびベベル上の絶縁膜を除去する。 Thereafter, the insulating film on the back surface and the bevel is removed by a spin cleaning machine.
このように、抵抗変化素子の形成時に、本発明の実施形態による保護絶縁膜を形成しておくことで、金属のシリコン基板への直接の付着を防止することができる。 As described above, by forming the protective insulating film according to the embodiment of the present invention at the time of forming the variable resistance element, it is possible to prevent the metal from directly attaching to the silicon substrate.
[保護絶縁膜の形成とリフトオフ洗浄を含むプロセス]
前述の通り、抵抗変化素子の成膜工程および加工(ドライエッチング)工程において、金属が、基板の裏面やべベル(端面)に付着する。この問題を解決するプロセス(保護絶縁膜の形成、リフトオフ洗浄工程)について、図9を用いてさらに説明する。図9は、保護絶縁膜の形成とリフトオフ洗浄を含む工程フロー図である。
[Process including protective insulating film formation and lift-off cleaning]
As described above, metal adheres to the back surface and bevel (end surface) of the substrate in the film forming process and the processing (dry etching) process of the resistance change element. A process for solving this problem (formation of a protective insulating film, lift-off cleaning step) will be further described with reference to FIG. FIG. 9 is a process flow diagram including formation of a protective insulating film and lift-off cleaning.
図9(a)は、抵抗変化素子の成膜工程における汚染金属の付着を、保護絶縁膜形成以外の方法(例えばスパッタリング時のエッジカットリングなど)で防止する場合の工程フローを示す。この工程フローにおいては、保護絶縁膜の形成を抵抗変化素子の成膜工程後に行う。つづいてリソグラフィとドライエッチングにより抵抗変化素子の加工工程を行い、その後リフトオフによる保護絶縁膜の除去(リフトオフ洗浄)を行う。この場合、保護絶縁膜形成とリフトオフ洗浄は各1回行うことになる。 FIG. 9A shows a process flow in the case of preventing the adhesion of contaminating metal in the variable resistance element film forming process by a method other than the protective insulating film formation (for example, edge cut ring during sputtering). In this process flow, the protective insulating film is formed after the variable resistance element is formed. Subsequently, the variable resistance element is processed by lithography and dry etching, and then the protective insulating film is removed by lift-off (lift-off cleaning). In this case, the protective insulating film formation and the lift-off cleaning are performed once.
図9(b)の工程フローでは、保護絶縁膜を形成した後に抵抗変化素子の成膜工程を実施する。そして、抵抗変化素子の成膜工程に引き続き、抵抗変化素子の加工工程を実施し、その後リフトオフによる保護絶縁膜の除去(リフトオフ洗浄)を行う。この場合、保護絶縁膜形成とリフトオフ洗浄は各1回行うことになる。 In the process flow of FIG. 9B, after the protective insulating film is formed, the variable resistance element film forming process is performed. Subsequently, the variable resistance element processing step is performed following the variable resistance element film forming step, and then the protective insulating film is removed by lift-off (lift-off cleaning). In this case, the protective insulating film formation and the lift-off cleaning are performed once.
図9(c)は、図9(b)と同様に、保護絶縁膜を形成した後に抵抗変化素子の成膜工程を実施する。このとき、成膜時になんらかの金属付着防止対策を実施しない場合には、基板の裏面やべベル(端面)に金属が付着する。つづいて、基板の洗浄を行うことなく、保護絶縁膜を形成する。その際、基板に付着していた金属は保護絶縁膜の内部に捕獲される。つづいて、抵抗変化素子の加工工程を実施し、その後リフトオフによる保護絶縁膜の除去(リフトオフ洗浄)を行う。この場合、保護絶縁膜形成を2回、リフトオフ洗浄を1回行うことになる。 In FIG. 9C, similarly to FIG. 9B, after forming the protective insulating film, the film forming process of the variable resistance element is performed. At this time, when no metal adhesion prevention measures are taken at the time of film formation, metal adheres to the back surface or bevel (end surface) of the substrate. Subsequently, a protective insulating film is formed without cleaning the substrate. At that time, the metal adhering to the substrate is trapped inside the protective insulating film. Subsequently, the resistance change element processing step is performed, and then the protective insulating film is removed by lift-off (lift-off cleaning). In this case, the protective insulating film is formed twice and the lift-off cleaning is performed once.
図9(d)は、図9(b)及び図9(c)と同様に、保護絶縁膜を形成した後に抵抗変化素子の成膜工程を実施する。引き続き、リフトオフにより保護絶縁膜を除去(リフトオフ洗浄)した後、再び保護絶縁膜を形成する。つづいて、抵抗変化素子の加工工程を実施し、その後リフトオフによる保護絶縁膜の除去(リフトオフ洗浄)を行う。この場合、抵抗変化素子の成膜工程に対して、保護絶縁膜形成とリフトオフ洗浄を各1回、抵抗変化素子の加工工程に対して、保護絶縁膜形成とリフトオフ洗浄を各1回行うことになる。このような工程フローによれば、基板を常にクリーンな状態に維持できる利点がある。 In FIG. 9D, similarly to FIG. 9B and FIG. 9C, after the protective insulating film is formed, the variable resistance element is formed. Subsequently, after removing the protective insulating film by lift-off (lift-off cleaning), a protective insulating film is formed again. Subsequently, the resistance change element processing step is performed, and then the protective insulating film is removed by lift-off (lift-off cleaning). In this case, the protective insulating film formation and the lift-off cleaning are performed once for the resistance change element film forming process, and the protective insulating film formation and the lift-off cleaning are performed once for the resistance change element processing process. Become. According to such a process flow, there is an advantage that the substrate can always be maintained in a clean state.
リフトオフ洗浄については、枚葉スピン洗浄機とFPM洗浄液(0.1〜0.5%HF、0.1〜0.5%H2O2)を用いて、基板の裏面とべベル(端面)部の洗浄を行うことができる。回転する基板の表面上方より基板表面に乾燥窒素あるいは純水を吹き付けつつ、基板の裏面および基板裏面端部に洗浄液を噴射することで、基板外方向に向かう乾燥窒素または純水の流れにより洗浄液の基板表面への回り込みを防止ししながら裏面洗浄を行うことができる。洗浄後は純水を噴射することで基板に付着した薬液を除去することができる。FPMに加えて、半導体プロセスで一般に用いられている薬液、例えばHPM洗浄液(HCl/H2O2/H2O)、SPM洗浄液(H2SO4/H2O2)、FPM洗浄液(HF/H2O2/H2O)、DHF洗浄液(HF/H2O)、BHF洗浄液(HF/NH4F/H2O)などを適宜組み合わせても良い。 For lift-off cleaning, using a single wafer spin cleaning machine and FPM cleaning liquid (0.1-0.5% HF, 0.1-0.5% H 2 O 2 ), the back surface and bevel (end surface) part of the substrate. Can be cleaned. While spraying dry nitrogen or pure water onto the substrate surface from above the rotating substrate surface, the cleaning liquid is sprayed on the back surface of the substrate and the edge of the back surface of the substrate. Backside cleaning can be performed while preventing wraparound to the substrate surface. After cleaning, the chemical liquid adhering to the substrate can be removed by spraying pure water. In addition to FPM, chemicals commonly used in semiconductor processes, such as HPM cleaning solution (HCl / H 2 O 2 / H 2 O), SPM cleaning solution (H 2 SO 4 / H 2 O 2 ), FPM cleaning solution (HF / H 2 O 2 / H 2 O), DHF cleaning liquid (HF / H 2 O), BHF cleaning liquid (HF / NH 4 F / H 2 O) and the like may be appropriately combined.
各工程毎に基板裏面の金属汚染レベルをあらかじめ測定しておくことで、図9(a)〜(d)のいずれかの工程フロー、もしくはいずれかをベースにした工程フローを適用することで、工程数の増加を抑えた製造プロセスを提供することができる。 By measuring the metal contamination level on the back surface of the substrate in advance for each process, by applying the process flow in any one of FIGS. 9A to 9D, or a process flow based on any of them, A manufacturing process that suppresses an increase in the number of steps can be provided.
以下、本発明について、実施例を挙げてさらに具体的に説明する。 Hereinafter, the present invention will be described more specifically with reference to examples.
(実施例1)固体電解質スイッチを含む半導体装置の製造方法
本実施例では、抵抗変化素子として固体電解質スイッチを備えた半導体装置の製造方法について説明する。
(Example 1) Method for Manufacturing Semiconductor Device Including Solid Electrolyte Switch In this example, a method for manufacturing a semiconductor device including a solid electrolyte switch as a resistance change element will be described.
図10は、固体電解質スイッチ及び保護絶縁膜の形成前の、半導体素子が形成されたシリコン基板の断面模式図である。 FIG. 10 is a schematic cross-sectional view of a silicon substrate on which a semiconductor element is formed before forming a solid electrolyte switch and a protective insulating film.
シリコン基板500上にMOSFET599が形成され、MOSFET599のゲート、ソース及びドレインはそれぞれTiN531で被覆されたタングステンプラグ532により、上層側の銅配線に接続されている。銅配線はCu534とCuを囲むTa/TaN533(積層バリアメタル)からなる。配線層間絶縁膜は比誘電率3以下のSiOCH膜513が用いられている。銅配線の上面には、保護膜としてプラズマCVDにより形成したSiCN膜514が設けられている。最上層の銅配線上には保護膜としてSiCN膜520が形成され、その上にスルーホール加工用のシリコン酸化膜520aが形成されている。
A
ここで、基板の最表面はシリコン酸化膜520aによって被覆しているため、裏面スピン洗浄の際に、乾燥窒素や純水に暴露されても問題は生じない。 Here, since the outermost surface of the substrate is covered with the silicon oxide film 520a, there is no problem even if it is exposed to dry nitrogen or pure water during the back surface spin cleaning.
つづいて本発明の実施形態による絶縁膜成長装置をもちいて、基板の裏面およびベベル(端面)に保護絶縁膜(シリコン酸化膜)(図示せず)を1μm成長した。このとき、半導体素子形成領域には保護絶縁膜が成長しないため、図10の断面構造に変化はない。 Subsequently, by using the insulating film growth apparatus according to the embodiment of the present invention, a protective insulating film (silicon oxide film) (not shown) was grown by 1 μm on the back surface and bevel (end surface) of the substrate. At this time, since the protective insulating film does not grow in the semiconductor element formation region, there is no change in the cross-sectional structure of FIG.
つづいて、図11に、多層配線構造内に抵抗変化素子598が設けられたシリコン基板の断面図を示す。図12には、図11に示される抵抗変化素子598及びその周辺部の拡大図を示す。
Next, FIG. 11 shows a cross-sectional view of a silicon substrate in which a
シリコン酸化膜520a上にリソグラフィとドライエッチングによってホールを形成し、このホールを含むシリコン基板全面に抵抗変化素子形成用の積層膜を形成する。図12に示す固体電解質スイッチを形成する場合、この積層膜の各層は、下からポリマー固体電解質591、Pt電極592、Ta電極593に対応する。Pt電極層及びTa電極層はスパッタリング法で形成し、膜厚はそれぞれ、10nm、25nmとした。このとき、スパッタリングにおけるエッジカットリングシールドの幅を5mmに設定し、基板の裏面及びベベル(端面)へのPt及びTaの付着を防いだ。
A hole is formed on the silicon oxide film 520a by lithography and dry etching, and a laminated film for forming a resistance change element is formed on the entire surface of the silicon substrate including the hole. When the solid electrolyte switch shown in FIG. 12 is formed, each layer of the laminated film corresponds to the polymer
つづいてリソグラフィとドライエッチングによって抵抗変化素子形成用の積層膜を加工した。例えば、ECRプラズマ源を用いたRIE装置を使用し、ソース/バイアス電力400W/200W、Ar=100sccm、反応室圧力0.3Pa、基板温度150℃に設定し、RIEを行い、有機ポリマー層についてはCF4=100sccmにてRIEを行った。 Subsequently, a laminated film for forming a resistance change element was processed by lithography and dry etching. For example, using an RIE apparatus using an ECR plasma source, setting the source / bias power 400 W / 200 W, Ar = 100 sccm, reaction chamber pressure 0.3 Pa, substrate temperature 150 ° C., performing RIE, and for the organic polymer layer RIE was performed at CF 4 = 100 sccm.
その後、FPMを用いたリフトオフ洗浄を実施し、保護絶縁膜を除去した。 Thereafter, lift-off cleaning using FPM was performed, and the protective insulating film was removed.
上記のRIEによる加工処理後に、後続の別の基板(ウェハ)を反応室へ搬送し、この搬送作業以外の作業をすることなしに反応室から取り出した基板について、リフトオフ洗浄しないで、全反射蛍光X線分析(TREX)を用いて基板裏面の金属汚染濃度を分析したところ、この基板の裏面から、Ptについて1×1016atom/cm2レベル以上の汚染が検出された。 After processing by the above RIE, another subsequent substrate (wafer) is transferred to the reaction chamber, and the substrate taken out from the reaction chamber without any work other than this transfer operation is not subjected to lift-off cleaning, but is totally reflected. When the metal contamination concentration on the back surface of the substrate was analyzed using X-ray analysis (TREX), contamination of 1 × 10 16 atoms / cm 2 level or more was detected from the back surface of this substrate.
これに対し、上記の加工処理後に、後続の別の基板(ウェハ)を反応室へ搬送し、この搬送作業以外の作業をすることなしに反応室から取り出した基板について、FPMを用いたリフトオフ洗浄を実施し、保護絶縁膜を除去した。その後、上記と同様にして基板裏面の金属汚染濃度を測定したところ、Ptについては検出下限以下であった。すなわち、本発明の実施形態にしたがって保護絶縁膜を形成し、リフトオフ洗浄を実施して保護絶縁膜を除去することで、抵抗変化素子の加工工程に起因する基板の金属汚染を防ぐことができることを確認した。 On the other hand, after the above processing, another subsequent substrate (wafer) is transferred to the reaction chamber, and the substrate taken out from the reaction chamber without any work other than this transfer operation is lifted off using FPM. And the protective insulating film was removed. Thereafter, when the metal contamination concentration on the back surface of the substrate was measured in the same manner as described above, Pt was below the lower limit of detection. That is, by forming a protective insulating film according to the embodiment of the present invention, and performing lift-off cleaning to remove the protective insulating film, it is possible to prevent metal contamination of the substrate due to the processing step of the resistance change element. confirmed.
(実施例2)MRAMを含む半導体装置の製造方法
本実施例では、抵抗変化素子としてTMR素子を用いたMRAMを備えた半導体装置の製造方法について説明する。本実施例は、抵抗変化素子の構成が異なること以外は実施例1と同様にして半導体装置を製造することができる。
(Example 2) Manufacturing method of semiconductor device including MRAM In this example, a manufacturing method of a semiconductor device including an MRAM using a TMR element as a variable resistance element will be described. In this example, a semiconductor device can be manufactured in the same manner as Example 1 except that the configuration of the variable resistance element is different.
下部電極上に、Ta(10nm)/PtMn(10nm)/Co90Fe10(2.5nm)/Ru(0.85nm)/Co40Fe40B20(5nm)/MgO(2.5nm)/Co40Fe40B20(3nm)/Ta(10nm)/Ru(7nm)/NiFe(20nm)/Ta(5nm)をスパッタリング法で形成した。このとき、スパッタリングチャンバにおいてエッジカットリングを搭載することで、基板の裏面及びべベル(端面)への汚染金属の付着を回避できる。 On the lower electrode, Ta (10 nm) / PtMn (10 nm) / Co90Fe10 (2.5 nm) / Ru (0.85 nm) / Co40Fe40B20 (5 nm) / MgO (2.5 nm) / Co40Fe40B20 (3 nm) / Ta (10 nm) / Ru (7 nm) / NiFe (20 nm) / Ta (5 nm) was formed by sputtering. At this time, by mounting the edge cut ring in the sputtering chamber, it is possible to avoid adhesion of contaminating metal to the back surface and the bevel (end surface) of the substrate.
次に、上記の成膜工程を実施した後、下記の問題を回避するため、本発明の実施形態による絶縁膜成長装置を用いて、基板の裏面およびべベル(端面)上へ保護絶縁膜(SiO2)を形成した。その後、上記の成膜工程により形成された積層膜をリソグラフィとドライエッチングによって加工を行う。 Next, in order to avoid the following problems after performing the above film forming process, a protective insulating film (on the back surface and bevel (end face) of the substrate is used by using the insulating film growth apparatus according to the embodiment of the present invention. SiO 2 ) was formed. Thereafter, the laminated film formed by the film forming process is processed by lithography and dry etching.
SiやAlなどの通常の半導体プロセスに用いられている材料は、それらの塩化物の融点、沸点が低く、高い蒸気圧を有するため、塩素系ガスを用いたRIEによって加工して素子形成を行うことができる。一方、強磁性体金属材料であるFe、Co、Niの塩化物は融点、沸点が高く、蒸気圧も低いため反応生成物の除去が困難である。一般に被加工物の温度を上げた昇温RIEや、CO/NH3混合ガスなどによるRIEが提案されているが、加工性は向上されつつあるものの、エッチング生成物の反応室内への再付着によるシリコン基板への転写が問題となっている。 Since materials used in ordinary semiconductor processes such as Si and Al have low melting point and boiling point of their chlorides and high vapor pressure, they are processed by RIE using chlorine gas to form elements. be able to. On the other hand, chlorides of Fe, Co, and Ni, which are ferromagnetic metal materials, have a high melting point, a high boiling point, and a low vapor pressure, making it difficult to remove reaction products. In general, temperature rising RIE in which the temperature of the workpiece is raised and RIE using a CO / NH 3 mixed gas have been proposed, but the workability is improved, but the etching product is reattached in the reaction chamber. Transfer to a silicon substrate is a problem.
保護絶縁膜の形成後、リソグラフィとドライエッチングにより、所定の形状に前記積層膜を加工する。例えば、ECRプラズマ源を用いたRIE装置を使用し、ソース/バイアス電力800W/200W、CO=100sccm、NH3=100sccm、反応室圧力:0.5Pa、基板温度:室温に設定し、NiFe、CoFeBのRIEを行い、それ以外の層についてはCl2=120sccmにてRIEを行った。 After the formation of the protective insulating film, the laminated film is processed into a predetermined shape by lithography and dry etching. For example, using an RIE apparatus using an ECR plasma source, source / bias power 800 W / 200 W, CO = 100 sccm, NH 3 = 100 sccm, reaction chamber pressure: 0.5 Pa, substrate temperature: room temperature, NiFe, CoFeB RIE was performed, and the other layers were subjected to RIE at Cl 2 = 120 sccm.
その後、FPMを用いたリフトオフ洗浄を実施し、保護絶縁膜を除去した。 Thereafter, lift-off cleaning using FPM was performed, and the protective insulating film was removed.
上記のRIEによる加工処理後に、後続の別の基板(ウェハ)を反応室へ搬送し、この搬送作業以外の作業をすることなしに反応室から取り出した基板について、リフトオフ洗浄しないで、全反射蛍光X線分析(TREX)を用いて基板裏面の金属汚染濃度を分析したところ、この基板の裏面から、Feについて1×1016atom/cm2レベルの汚染が検出された。 After processing by the above RIE, another subsequent substrate (wafer) is transferred to the reaction chamber, and the substrate taken out from the reaction chamber without any work other than this transfer operation is not subjected to lift-off cleaning, but is totally reflected. When the metal contamination concentration on the back surface of the substrate was analyzed using X-ray analysis (TREX), 1 × 10 16 atom / cm 2 level contamination of Fe was detected from the back surface of the substrate.
これに対し、上記の加工処理後に、後続の別の基板(ウェハ)を反応室へ搬送し、この搬送作業以外の作業をすることなしに反応室から取り出した基板について、FPMを用いたリフトオフ洗浄を実施し、保護絶縁膜を除去した。その後、上記と同様にして基板裏面の金属汚染濃度を測定したところ、全ての評価金属について検出下限以下であった。すなわち、本発明の実施形態により保護絶縁膜を形成し、リフトオフ洗浄を実施して保護絶縁膜を除去することで、抵抗変化素子の加工工程に起因する基板の金属汚染を防ぐことができることを確認した。 On the other hand, after the above processing, another subsequent substrate (wafer) is transferred to the reaction chamber, and the substrate taken out from the reaction chamber without any work other than this transfer operation is lifted off using FPM. And the protective insulating film was removed. Then, when the metal contamination density | concentration of the board | substrate back surface was measured like the above, it was below the lower limit of detection about all the evaluation metals. That is, it is confirmed that the metal contamination of the substrate caused by the process of the resistance change element can be prevented by forming the protective insulating film according to the embodiment of the present invention and performing the lift-off cleaning to remove the protective insulating film. did.
また、保護絶縁膜としてSiO2膜に代えてSiN膜を用いた場合にも同様の効果が得られることを確認した。 It was also confirmed that the same effect can be obtained when a SiN film is used instead of the SiO 2 film as the protective insulating film.
以上の説明においては、好適な実施形態および実施例を挙げて本発明を説明したが、これら実施形態および実施例は、本発明を説明するためのものであって、これらに限定することを意味するものではない。半導体基板上に形成する抵抗変化素子の例として、固体電解質スイッチやMRAMについて説明したが、本発明はそれらに限定されるものではない。 In the above description, the present invention has been described with reference to preferred embodiments and examples. However, these embodiments and examples are intended to explain the present invention and mean that the present invention is not limited thereto. Not what you want. Although the solid electrolyte switch and the MRAM have been described as examples of the variable resistance element formed on the semiconductor substrate, the present invention is not limited thereto.
本発明は、半導体装置を形成する際に、基板の裏面やべベル(端面)への金属の付着・転写を防止することができ、金属の付着の防止が必要なプロセス、例えば、DRAM(Dynamic RAM)、FRAM(Ferro Electric RAM)、PRAM(Phase-change RAM)、RRAM(Resistive RAM)を有する半導体製品の製造方法、マイクロプロセッサなどの論理回路を有する半導体製品の製造方法へも適用することができる。また、本発明の基板の裏面に絶縁膜を成長できるという特徴を生かして、半導体装置に対する、電子回路装置、光回路装置、量子回路装置、マイクロマシン、MEMS(Micro Electro Mechanical Systems)などの製造にも適用することができる。 The present invention can prevent the adhesion / transfer of metal to the back surface or bevel (end surface) of a substrate when forming a semiconductor device. For example, DRAM (Dynamic (RAM), FRAM (Ferro Electric RAM), PRAM (Phase-change RAM), RRAM (Resistive RAM), manufacturing method of semiconductor product, and manufacturing method of semiconductor product having logic circuit such as microprocessor it can. In addition, taking advantage of the feature that an insulating film can be grown on the back surface of the substrate of the present invention, it is also used in the manufacture of electronic circuit devices, optical circuit devices, quantum circuit devices, micromachines, MEMS (Micro Electro Mechanical Systems), etc. Can be applied.
以上、実施形態および実施例を参照して本発明を説明したが、本発明は上記実施形態および実施例に限定されるものではない。本発明の構成や詳細には、本発明の範囲内で当業者が理解し得る様々な変更をすることができる。 As mentioned above, although this invention was demonstrated with reference to embodiment and an Example, this invention is not limited to the said embodiment and Example. Various changes that can be understood by those skilled in the art can be made to the configuration and details of the present invention within the scope of the present invention.
100 カセットボックス
101 大気ロボット
102 ロードロック室
103 中央プラットフォーム室
104 中央ハンドラ
105 加熱ステージモジュール
106 保護絶縁膜成長モジュール
201 被成膜部材
203 基板ステージ
205 シャワーヘッド
207 アース線
210 反応室
211 原料供給タンク
212 配管
214 流量制御部
218 流量制御器
218a、218b バルブ
219 気化器
220 ガス供給部
222 ガス供給管
224 リモートプラズマユニット
226 バルブ
228 クリーニングガス供給管
230 真空ポンプ
232 バルブ
236 ガス排出管
240 高周波電源
242 マッチングンボックス
244 高周波ケーブル
300 凹型ステージ
301 接触部
400 シリコン基板
401 半導体素子形成領域
402 基板裏面
403 ベベル
410 保護絶縁膜
500 シリコン基板
511、526 シリコン酸化膜
512、514、516、518、520、521、523 SiCN膜
513、515、517、519、524、525、522 SiOCH膜
520a シリコン酸化膜
520b SiN
526 シリコン酸化膜
527 シリコン酸窒化膜
531 TiN
532 タングステン
533、535、539、541、543、545、547、549 Ta/TaN
534、536、540、542、544、546、548 Cu
550 Al−Cu
591 ポリマー固体電解質
592 Ta
593 Pt
598 抵抗変化素子
599 MOSFET
600 真空チャックライン
601、602、603 真空チャック部
701 活性電極
702 不活性電極
703 固体電解質
801 下部磁性体層
802 上部磁性体層
803 トンネル絶縁層
DESCRIPTION OF
526
532
534, 536, 540, 542, 544, 546, 548 Cu
550 Al-Cu
591 Polymer
593 Pt
598
600
Claims (13)
前記半導体素子形成面に設けられた金属含有膜を加工する工程と、
前記金属含有膜の加工後に前記保護膜を除去する工程と、
を含む半導体装置の製造方法。 Forming a protective film on a back surface and an end of the substrate provided with the semiconductor element opposite to the semiconductor element forming surface;
Processing the metal-containing film provided on the semiconductor element formation surface;
Removing the protective film after processing the metal-containing film;
A method of manufacturing a semiconductor device including:
前記金属含有膜はドライエッチングにより加工され、
前記保護膜の除去工程において、
前記保護膜に付着した、前記金属含有膜に由来の金属成分とともに前記保護膜を除去する、請求項1に記載の製造方法。 In the processing step of the metal-containing film,
The metal-containing film is processed by dry etching,
In the protective film removing step,
The manufacturing method of Claim 1 which removes the said protective film with the metal component originating in the said metal containing film | membrane adhering to the said protective film.
前記基板は、成膜ステージ上に、半導体素子形成面を該成膜ステージの基板搭載面に向けて載置され、
前記成膜ステージは、基板搭載面に凹部を有し、
前記成膜ステージの基板搭載面の、前記凹部を囲む外周部が、前記基板の素子形成領域に接触しないように該素子形成領域を囲む外周位置に接触している状態で前記保護膜の成膜を行う、請求項1又は2に記載の製造方法。 In the step of forming the protective film,
The substrate is placed on the film formation stage with the semiconductor element formation surface facing the substrate mounting surface of the film formation stage,
The film formation stage has a recess on the substrate mounting surface,
The protective film is formed in a state where an outer peripheral portion surrounding the concave portion of the substrate mounting surface of the film forming stage is in contact with an outer peripheral position surrounding the element forming region so as not to contact the element forming region of the substrate. The manufacturing method of Claim 1 or 2 which performs.
400℃以下で、CVD法、プラズマCVD法、ALD法、又はプラズマALD法によって成膜を行う、請求項1から4のいずれか一項に記載の製造方法。 In the step of forming the protective film,
The manufacturing method as described in any one of Claim 1 to 4 which forms into a film by 400 degreeC or less by CVD method, plasma CVD method, ALD method, or plasma ALD method.
薬液を用いた枚葉式スピン洗浄により前記保護膜を除去する、請求項1から6のいずれか一項に記載の製造方法。 In the protective film removing step,
The manufacturing method according to any one of claims 1 to 6, wherein the protective film is removed by single wafer spin cleaning using a chemical solution.
この抵抗変化素子の形成工程は、前記金属含有膜を加工する工程を含む、請求項1から8のいずれか一項に記載の製造方法。 Forming a resistance change element;
The manufacturing method according to claim 1, wherein the step of forming the variable resistance element includes a step of processing the metal-containing film.
前記金属含有膜を形成する前に前記第1の保護膜を形成し、
前記金属含有膜の形成後に前記第1の保護膜上に前記第2の保護膜を形成し、
前記金属含有膜の加工後に前記第1の保護膜および前記第2の保護膜を除去する、請求項1から10のいずれか一項に記載の製造方法。 Forming a first protective film and a second protective film as the protective film;
Forming the first protective film before forming the metal-containing film;
Forming the second protective film on the first protective film after forming the metal-containing film;
The manufacturing method according to claim 1, wherein the first protective film and the second protective film are removed after processing the metal-containing film.
前記金属含有膜を形成する前に前記第1の保護膜を形成し、
前記金属含有膜の形成後に前記第1の保護膜を除去し、
前記第1保護膜を除去した後に前記第2の保護膜を形成し、
前記金属含有膜の加工後に前記第2の保護膜を除去する、請求項1から10のいずれか一項に記載の製造方法。 Forming a first protective film and a second protective film as the protective film;
Forming the first protective film before forming the metal-containing film;
Removing the first protective film after forming the metal-containing film;
Forming the second protective film after removing the first protective film;
The manufacturing method according to claim 1, wherein the second protective film is removed after processing the metal-containing film.
減圧下で前記保護膜を形成するための成膜室と、
前記基板を載置するためのステージと、
前記成膜室へ前記基板を搬送するためのアームとを有し、
前記ステージは、基板搭載面に凹部を有し、該凹部を囲む外周部が、前記基板の素子形成領域に接触しないように該素子形成領域を囲む外周位置に接触できる形状を有し、
前記アームは、前記基板の裏面に接触し、該アームが回転することで該基板をフリップし、該基板の半導体素子形成面を前記ステージの基板搭載面に向けて載置する機構を備えていることを特徴とする半導体製造装置。 It is a manufacturing apparatus used for the manufacturing method according to any one of claims 1 to 12,
A film forming chamber for forming the protective film under reduced pressure;
A stage for mounting the substrate;
An arm for transporting the substrate to the film formation chamber;
The stage has a shape having a concave portion on the substrate mounting surface, and an outer peripheral portion surrounding the concave portion can contact an outer peripheral position surrounding the element forming region so as not to contact the element forming region of the substrate,
The arm includes a mechanism that contacts the back surface of the substrate, flips the substrate by rotating the arm, and places the semiconductor element formation surface of the substrate toward the substrate mounting surface of the stage. A semiconductor manufacturing apparatus.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011134284A JP5704648B2 (en) | 2011-06-16 | 2011-06-16 | Semiconductor device manufacturing method and semiconductor device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011134284A JP5704648B2 (en) | 2011-06-16 | 2011-06-16 | Semiconductor device manufacturing method and semiconductor device |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2013004736A true JP2013004736A (en) | 2013-01-07 |
JP5704648B2 JP5704648B2 (en) | 2015-04-22 |
Family
ID=47672988
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011134284A Expired - Fee Related JP5704648B2 (en) | 2011-06-16 | 2011-06-16 | Semiconductor device manufacturing method and semiconductor device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5704648B2 (en) |
Citations (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH01246822A (en) * | 1988-03-29 | 1989-10-02 | Shin Etsu Handotai Co Ltd | Semiconductor wafer and manufacture thereof |
JPH0637050A (en) * | 1992-07-14 | 1994-02-10 | Oki Electric Ind Co Ltd | Dry-etching device for semiconductor wafer |
JP2001308077A (en) * | 2000-04-27 | 2001-11-02 | Toshiba Corp | Semiconductor device manufacturing apparatus |
JP2003264164A (en) * | 2002-03-08 | 2003-09-19 | Semiconductor Leading Edge Technologies Inc | Washing device |
JP2004047952A (en) * | 2002-05-20 | 2004-02-12 | Hitachi Ltd | Semiconductor device and method for manufacturing the same |
JP2004152920A (en) * | 2002-10-30 | 2004-05-27 | Fujitsu Ltd | Method of manufacturing semiconductor device and method of managing semiconductor manufacturing process |
JP2004304147A (en) * | 2003-03-20 | 2004-10-28 | Toshiba Corp | Heating apparatus and method, and treatment substrate |
JP2009038295A (en) * | 2007-08-03 | 2009-02-19 | Canon Anelva Corp | Contaminant removing apparatus, contaminant removing mechanism and vacuum thin-film formation working device |
JP2010212440A (en) * | 2009-03-10 | 2010-09-24 | Fuji Electric Systems Co Ltd | Method for manufacturing semiconductor device |
-
2011
- 2011-06-16 JP JP2011134284A patent/JP5704648B2/en not_active Expired - Fee Related
Patent Citations (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH01246822A (en) * | 1988-03-29 | 1989-10-02 | Shin Etsu Handotai Co Ltd | Semiconductor wafer and manufacture thereof |
JPH0637050A (en) * | 1992-07-14 | 1994-02-10 | Oki Electric Ind Co Ltd | Dry-etching device for semiconductor wafer |
JP2001308077A (en) * | 2000-04-27 | 2001-11-02 | Toshiba Corp | Semiconductor device manufacturing apparatus |
JP2003264164A (en) * | 2002-03-08 | 2003-09-19 | Semiconductor Leading Edge Technologies Inc | Washing device |
JP2004047952A (en) * | 2002-05-20 | 2004-02-12 | Hitachi Ltd | Semiconductor device and method for manufacturing the same |
JP2004152920A (en) * | 2002-10-30 | 2004-05-27 | Fujitsu Ltd | Method of manufacturing semiconductor device and method of managing semiconductor manufacturing process |
JP2004304147A (en) * | 2003-03-20 | 2004-10-28 | Toshiba Corp | Heating apparatus and method, and treatment substrate |
JP2009038295A (en) * | 2007-08-03 | 2009-02-19 | Canon Anelva Corp | Contaminant removing apparatus, contaminant removing mechanism and vacuum thin-film formation working device |
JP2010212440A (en) * | 2009-03-10 | 2010-09-24 | Fuji Electric Systems Co Ltd | Method for manufacturing semiconductor device |
Also Published As
Publication number | Publication date |
---|---|
JP5704648B2 (en) | 2015-04-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR102648476B1 (en) | Dry plasma etch method to pattern mram stack | |
US9825224B2 (en) | RRAM device | |
US9245789B2 (en) | Method for forming wiring | |
US8574928B2 (en) | MRAM fabrication method with sidewall cleaning | |
JP5601181B2 (en) | Magnetoresistive element and manufacturing method thereof | |
US10700264B2 (en) | Memory device and fabrication method thereof | |
US20200388751A1 (en) | Integrated circuit | |
KR20160126890A (en) | Cobalt etch back | |
JP5617915B2 (en) | Resistance change element, semiconductor device including the same, and manufacturing method thereof | |
US11283009B2 (en) | Method for manufacturing memory device having protection spacer | |
US12029133B2 (en) | Ion beam etching with sidewall cleaning | |
US10833258B1 (en) | MRAM device formation with in-situ encapsulation | |
JP5704648B2 (en) | Semiconductor device manufacturing method and semiconductor device | |
CN112151669B (en) | Method for manufacturing memory element | |
JP6040544B2 (en) | Method for surface treatment of copper wiring and method for manufacturing functional element mounted thereon | |
US9905758B2 (en) | Semiconductor device and method for manufacturing same |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20140501 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20140527 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20141010 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20141104 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20141225 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20150127 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20150219 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5704648 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |