JP2012533860A - マイクロチャンネルプレート及びその製造方法 - Google Patents

Abstract

本発明は、チャンネル５の配列、基板２及び水素化非晶質シリコン膜３を有するマイクロチャンネルプレート１に関し、基板上に堆積した水素化非晶質シリコン膜３は５０μｍから２００μｍを有する厚み、好適には８０μｍから１２０μｍを有する厚みを有し、前記膜はチャンネル５の配列を有する。基板２は、内部の読み出し電子回路及び画素化された集電極８を有する集積回路であり、膜３は基板２上に集積されているのが好ましい。チャンネル５は深反応性イオンエッチング（ＤＲＩＥ）プロセスによって形成してもよい。
【選択図】図１

Description

本発明は、マイクロチャンネルプレート（「ＭＣＰ」）、及びその製造方法に関する。本発明は、このマイクロチャンネルプレートを有する電子増倍型撮像装置にも関する。

ＭＣＰは、周辺光を増幅させ有効画像にする暗視／低光量視野適用の画像増強管にまず用いられてきた。典型的な増倍装置は、光電陰極、マイクロチャンネルプレート「ＭＣＰ」、及び光学を適応した蛍光面を備えた真空装置である。入射した光子は光電陰極に衝突し、光子は電子に変換され、電場によりＭＣＰに向かって電子が加速する。ＭＣＰは多数のマイクロチャンネルを有し、各マイクロチャンネルは独立した電子増倍管として機能する。増倍されたＭＣＰの電子像は蛍光面、ＣＣＤ又は任意の他の撮像装置を励起する。

低レベルの画像信号の検出及び増倍、又は単一の光子若しくは粒子の検出は、多種多様な適用で重要な役割を果たす。すなわち、
・高エネルギー物理学：粒子検出及び粒子追跡システム
・分子生物学：生体細胞内の低レベルの蛍光及び発光の観察、放射線ルミネッセンスの撮像
・天文学：光天文学及び軟Ｘ線天文学用の斜入射望遠鏡、惑星大気探査用の凹面回折格子分光計、レーザーによる衛星測距システム
・核医学：Ｘ線造影、コンピュータ断層撮影（ＣＴ）、陽電子放出断層撮影（ＰＥＴ）
・商業：暗視

マイクロチャンネルプレートの製造産業で使用される現在の工程は、スライスしエッチングしたガラス繊維及び繊維束を引き抜く技術に主に基づいている。個々のプレートを研磨して光学仕上げにする。酸化鉛のガラス壁を浸食しないエッチング液中で固体コアを除去することにより、各プレートを通る中空のチャンネル（導管）が生成される。標準的なＭＣＰは、直径約５〜１０μｍのマイクロチャンネルを約０．５ｍｍの鉛ガラス製のプレート内に密に配置する製造方法に基づいている。鉛ガラス内のマイクロチャンネルは自然には抵抗を有せず、チャンネル壁の電子放出面下に薄くて極めて低い導電性の膜が形成されるように、半導体材料の追加薄膜をマイクロチャンネル壁上に堆積させる必要がある。金属製の薄膜形態の電極を完成ウェハの両面に堆積させる。この工程が複雑かつコストがかかる。

ガラス以外の材料を用いるＭＣＰ製造技術も現在知られている。代替の材料でＭＣＰを製造するために発明された方法の一つに、グリーンシートと呼ばれる材料を用いるものがある。グリーンシートは、まず、高分子バインダーと粉末セラミック／ガラスを混合することで製造される。その後、このスラリーをシート状に被覆し、グリーンシートを形成するように乾燥する。この方法では、ＭＣＰ導管に相当するサイズの穴が配列されるようにこのグリーンシートに穴を開けた。続いて、各シートに開けた穴が揃うことでＭＣＰに必要とされる構造であるマイクロ導管の配列を形成するように、各シートを互いの上面に積み重ねた。続いて、この全体構造を高温で焼き鈍しして硬くした。

結晶シリコンベースのごく最近のＭＣＰは、最近の技術向上の利益を享受している。

シリコン製のＭＣＰでは、電気化学エッチング、反応性イオンエッチング及びストリーミング電子サイクロトロン共鳴エッチング（ｓｔｒｅａｍｉｎｇ ｅｌｅｃｔｒｏｎ ｃｙｃｌｏｔｒｏｎ ｒｅｓｏｎａｎｃｅ ｅｔｃｈｉｎｇ）など異なる技術を用いて穴の配列をシリコンウェハにエッチングする。しかしながら、結晶質バルクは抵抗率が小さいため、余分な酸化膜や半導体層の堆積が必要となる。そのため、シリコンウェハ内のこのＭＣＰ構造は、その後、電気絶縁用のＳｉＯ_２を形成するように酸化すべきであり、更にはチャンネル壁上及び両面の電極上にゲイン向上層を設けるよう処理される。

現在のＭＣＰ製造技術の上述の限界を克服しなければならない。溶融、引き抜き、及びエッチングにより、直径５μｍ未満のチャンネルを製造し、開口面積比を大きく保つことは不可能であるか、非常に高額である。前世代のマイクロチャンネルプレートは有している。

ドライエッチングのマイクロマシニング技術を用いたＧａＡｓ及び溶融シリカベースの現在のガラス製ＭＣＰの製造技術には幾つかの代替技術があり続けてきた。用いたエッチング法はマグネトロン反応性イオンエッチング、化学的支援イオンビームエッチング（「ＣＡＩＢＥ」）、及び電子サイクロトロン共鳴エッチング（「ＥＣＲ」）であった。ＣＡＩＢＥは、高いアスペクト比のＧａＡｓエッチングを提供するが、エッチング速度が低い。ＥＣＲは、より高いＧａＡｓエッチング速度及びより優れた基板温度制御を提供した。

シリコンのマイクロマシニング技術を用いてマイクロチャンネルプレートの他の構造を製造してきた。反応性イオンエッチング、ストリーミング電子サイクロトロン共鳴エッチング、及び低圧力化学気相堆積（ＬＰＣＶＤ）を用いて高いアスペクト比の気孔を構成した。典型的なマイクロチャンネルはピッチが８μｍ、深さが３５０μｍである。

現在のＭＣＰの欠点は、次の通りである。すなわち、
・充電の時定数が遅いことが、１つの２次電子放出のアバランシェ事象後の各マイクロチャンネル、１０ｍｓオーダーの無駄時間、限界ゲイン及び計数率能力と連関する。
・材料の問題に加え、現在のＭＣＰは、微細に画素化された撮像装置用として読み出しが容易にできない。
・現在のＭＣＰ技術によっては、ＭＣＰ装置と撮像読み出しシステムの集積が提供されない。
・現在のエッチング法によっては、気孔径の最小化は５μｍが限界である。

Ｎ．ウィルシュなど、米国材料学会シンポジウム予稿集８６９巻３頁から１４頁、２００５年（Ｎ． Ｗｙｒｓｃｈ ｅｔ ａｌ．， ＭＲＳ Ｓｙｍｐ． Ｐｒｏｃ． Ｖｏｌ．８６９ （２００５）３‐１４）

そこで、本発明はこの欠点を回避することを目的とする。

この目的を達成するために、本発明は、チャンネルの配列、基板及び水素化非晶質シリコン膜を有するマイクロチャンネルプレートを提供し、基板上に堆積した水素化非晶質シリコン膜は５０μｍから２００μｍを有する厚み、好適には８０μｍから１２０μｍを有する厚みを有し、膜はチャンネルの配列を有する。

本発明は、上に記載のマイクロチャンネルプレートの製造方法にも関し、その方法は、集電極を有する基板を準備するステップと、水素化非晶質シリコン膜を形成するように、５０μｍから２００μｍを有する厚み、好適には８０μｍから１２０μｍを有する厚みを有する水素化非晶質シリコン層を基板上に堆積させるステップと、上部電極を形成する導電層又は半導電層を水素化非晶質シリコン膜上に堆積させるステップと、膜内にチャンネルの配列を形成するステップと、を有する。

本発明は、上に定めたマイクロチャンネルプレートを有する電子増倍型撮像装置にも関する。

本発明は、上に定めたマイクロチャンネルプレートによって入射電子を検出する方法にも関し、その方法は、増幅された電流信号を生成するように、マイクロチャンネルプレートのチャンネルの配列を用いて入射電子に対応する電流信号を増幅するステップと、基板の集電極及びマイクロチャンネルプレートの読み出し電子回路を用いて増幅された電流信号を検出するステップと、を有する。

本発明に係るマイクロチャンネルプレートの断面図である。 本発明のマイクロチャンネルプレートを有する電子増倍型撮像装置の主要部を示す模式図である。 ＭＣＰのバイアス電圧、及び試料上に焦点を合わせた電子ビームのビーム強度の関数として本発明のマイクロチャンネル画素上で計測した電流を表す。

図１に示すように、本発明のマイクロチャンネルプレート１は基板２及び基板２上に堆積した水素化非晶質シリコン膜３を有し、水素化非晶質シリコン膜３は５０μｍから２００μｍを有する厚み、好適には８０μｍから１２０μｍを有する厚みを有する。

水素化非晶質シリコンは真性のものであってもよい。また、水素化非晶質シリコンは、そのバルク抵抗率を修正するように酸素、窒素、炭素、ゲルマニウムなどの他の元素をドーピング又はそれら元素と合金化してもよい。

前記膜はチャンネル５の配列を有する。

前記チャンネル５の配列はエッチング技術で製造する穴を有するのが有利である。マイクロチャンネル５は深反応性イオンエッチング（ＤＲＩＥ）のエッチング技術によって形成されるのが好ましいが、レーザー光子支援エッチングなどの他の技術、又は任意の他の異方性パターニングを用いてもよい。

マイクロチャンネルの直径は１０μｍ未満、より好適には５μｍ未満、及び更に好適には２μｍから３μｍを有するのが好ましい。

膜３は、その上面に上部電極６を有する。上部電極６は任意の導体層又は半導体層で構成してもよく、この導体層又は半導体層はマイクロチャンネル５が存在する活動領域の全体に亘って一様な電圧分布を提供できる。金属層又はドーピングされた非晶質シリコン層が選択的に用いられる。

上部電極６は、マイクロチャンネル５の壁内側に電場Ｅを作る５００Ｖから１５００Ｖの電圧でバイアスされているのが有利である。

基板２は、十分な絶縁性、剛性及び平坦性がある能動基板又は受動基板である。

基板２は、ガラス、酸化シリコンウェハ、並びに超大規模集積（ＶＬＳＩ）回路、特定用途向け集積回路（ＡＳＩＣ）及び電荷結合素子（ＣＣＤ）回路を有する集積回路から成る群から選択されるのが好ましい。

基板２は、読み出し電子回路に接続された集電極８を有し、集電極８は、励起されたマイクロチャンネル５から生じる２次アバランシェが生成する電子パケット２０を収集するように設計されているのが有利である。

集電極８は画素を画定するのが好ましい。

幾つかの実施形態では、基板２は、画素化された集電極８を定めるようにパターニング可能な金属電極を備えた受動基板である。このような集電極８は外部の読み出し電子回路に接続されている。

他の実施形態では、基板２は、画素化された集電極８に接続された内部の読み出し電子回路を有する集積回路などの能動基板である。このようなケースでは、能動基板２は、画素化された集電極８上のマイクロチャンネル５内の増倍で生成された電子パケットを収集し、それに続いて、能動基板内に集積された読み出し電子回路によって画素情報を処理する。

膜３は基板２上に集積されているのが有利である。

本発明は上述のマイクロチャンネルプレートの製造方法にも関する。この方法は、集電極８を有する基板２を準備するステップと、水素化非晶質シリコン膜３を形成するように、５０μｍから２００μｍを有する厚み、好適には８０μｍから１２０μｍを有する厚みを有する水素化非晶質シリコン層を基板２上に堆積させるステップと、上部電極６を形成する導電層又は半導電層を水素化非晶質シリコン膜３上に堆積させるステップと、膜３内にチャンネル５の配列を形成するステップと、を有する。

前記方法は、画素を画定する集電極８をパターニングするステップを更に有する。

基板２は例えば厚み５μｍを有するパッシベーション層１０を有し、パッシベーション層１０は、集電極８が形成された穴１２を有する。パッシベーション層１０内の穴１２は、能動基板１２を製造している間に形成されるのが有利である。

水素化非晶質シリコン層は化学気相堆積（ＣＶＤ）プロセスによって堆積されるのが好ましい。ＶＨＦ（Ｖｅｒｙ Ｈｉｇｈ Ｆｒｅｑｕｅｎｃｙ）励起周波数を用いたＰＥＣＶＤ（プラズマ化学気相堆積法）を使用することが、前記層内の機械的応力を制御する能力に関して好ましい（非特許文献１参照）。

本発明の方法は追加的な層（例えば窒化シリコンや酸化シリコンなど）を堆積させるステップを更に有し、この追加的な層は、マイクロチャンネル形成用のＤＲＩＥプロセスをより良く制御するために、基板２とエッチング停止層として作動する水素化非晶質シリコン層との間に便利に挿入可能である。

そして、上部電極６が水素化非晶質シリコン膜３の上側に形成される。埋め込みによる非晶質シリコンの上部のドーピング、ドーピングされた非晶質シリコンベース層の堆積又は任意のタイプの導電層の堆積がこの上部導電性電極の選択肢として可能である。

そして、本発明の方法は、フォトレジスト層のパターニングによって、使用する際にはベースとなる上部電極６の追加パターニングによって微量化学エッチングプロセス用の積層の上部にマスクを形成するステップを更に有する。上部電極６の前記パターニングは、半導電性電極の場合には必要としないのが有利である。

そして、膜３にマイクロチャンネル５が開けられる。チャンネルは深反応性イオンエッチング（ＤＲＩＥ）プロセスによって形成されるのが有利である。この異方性エッチングによって、マイクロチャンネルのマイクロマシニングの精度が高くなる。

本発明の方法には、真性の非晶質シリコン膜の高い抵抗率（約１０^１２ｏｈｍ・ｃｍ）のためマイクロチャンネル壁内の電場勾配が安定的することにより、良好で一様なエッチングが提供されるという利点がある。結晶質シリコン製ＭＣＰ内のように酸化物と半導体膜でバルクを孤立させるか、或いは鉛ガラス製基板ベースのＭＣＰ製造用のような半導体膜を追加する必要がない。

マイクロチャンネル内で運動する電荷（電子）は画素化された集電極上に電荷生成を既に誘発しているため、マイクロチャンネルと画素化された集電極の間を直接的に接続する必要がない。バルク材料（水素化非晶質シリコン又はこの材料ベースの合金）の薄層を残すことができる。

本発明は、上述のマイクロチャンネルプレートを有する電子増倍型撮像装置にも関する。

本発明は、上述のマイクロチャンネルプレートによって入射電子を検出する方法にも関し、その方法は、増幅された電流信号を生成するように、マイクロチャンネルプレート１のチャンネル５の配列を用いて入射電子に対応する電流信号を増幅するステップと、基板２の集電極８及びマイクロチャンネルプレート１の読み出し電子回路を用いて増幅された電流信号を検出するステップと、を有する。

図２に示すように、電子増倍型撮像装置は、本発明のマイクロチャンネルプレート、及び光電陰極又はイオン化変換器１４を有する。

電子増倍は、任意の他のマイクロチャンネルプレート又は光電子増倍型装置のように２次電子放出に基づいている。画素化された集電極８と上部電極６の間の水素化非晶質シリコン薄膜３に電場Ｅを印加する。真空中に配置された当該装置に関して、光電陰極１４から来る１つの１次電子２２（光電陰極１４上に衝突する光子又は荷電粒子１６の変換で生成する第１の電子２２）又は他の単一の電子源が１つのマイクロチャンネル５に入射すると、第２の電子１８のカスケードがマイクロチャンネル５に沿って生成される。第２の電子放出によってマイクロチャンネル５に沿う電子増倍が起こり、この第２の電子放出は最終的に多数の電子パケット２０を形成し、励起されたマイクロチャンネル５の前にある画素化された集電極８が電子パケット２０を収集する。

水素化非晶質シリコン材料、特に真性の水素化非晶質シリコンのバルク抵抗率により、絶縁鉛ガラス内で製造された標準的なマイクロチャンネルプレートと比較して、マイクロチャンネル壁の特別な後加工処理をすることなくマイクロチャンネルプレートを高い計数率で作動できる。マイクロチャンネルの充電の時定数は相当な規模で速くなり、マイクロチャンネルの壁に正電荷が帯電することで生じるマイクロチャンネルの内部電場が歪むことなく高い計数率で作動可能となろう。

真性の水素化非晶質シリコンの１０^１２ｏｈｍ・ｃｍという高い抵抗率により、バイアス下のマイクロチャンネルプレートの漏れ電流が最小化され、厚み１００μｍの膜に印加する１ｋＶの電圧により漏れ電流は１００ｎＡとなるが、シリコン結晶は導電性が高すぎることで十分に低い漏れ電流を達成し難い。

好適実施形態では、基板は、内部の読み出し電子回路及び画素化された集電極を有する集積回路であり、水素化非晶質シリコン層は基板上に集積される。非晶質シリコンバルクの電気特性によって、マイクロチャンネルプレート内の電場勾配を制御する直接的な手段が提供される。集積回路上の堆積によって、能動基板とマイクロチャンネルの電子増倍構造とが十分に集積される利点が提供される。

本発明のマイクロチャンネルプレートによりＭＣＰ製造の３つの重要な課題が解決できる。すなわち、
第１に、電子増倍型マイクロチャンネルプレートとＶＬＳＩ集積回路を集積することで、読み出し画素撮像装置を備えたマイクロチャンネルプレート装置が集積される。
第２に、水素化非晶質シリコン膜のバルク抵抗率による高速充電により無駄時間が低減する。
第３に、マイクロチャンネル製造が簡略化され、標準的なエッチング技術のＤＲＩＥを用いることでマイクロチャンネルが小型化される。

実施例

受動基板として、画素化された集電極を備えた酸化シリコンウェハを用いることで本発明のマイクロチャンネルプレートを得た。ＰＥＣＶＤを用いて厚み１００μｍを有する真性の水素化非晶質シリコン膜を基板上に堆積させた。ＤＲＩＥを用いて直径３μｍを有するマイクロチャンネルの配列を形成した。

マイクロチャンネルプレートのバイアス電圧、及び試料上に焦点を合わせた電子ビームのビーム強度の関数としてマイクロチャンネルプレート画素上で電流を計測した。その結果を図３に示す。曲線Ａはビームなしに対応し、曲線Ｂは１．０６Ａのビームに対応し、曲線Ｃは１．３１Ａのビームに対応し、曲線Ｄは１．５６Ａのビームに対応する。バイアス電圧の増加によってマイクロチャンネルプレートの応答が強められた。すなわち、入射電子ビームが増幅された。

Claims (16)

1. チャンネル５の配列、基板２及び水素化非晶質シリコン膜３を有するマイクロチャンネルプレート１であって、
   前記基板上に堆積した前記水素化非晶質シリコン膜は５０μｍから２００μｍを有する厚み、好適には８０μｍから１２０μｍを有する厚みを有し、前記膜は前記チャンネル５の配列を有する、
   マイクロチャンネルプレート。
2. 前記チャンネル５の配列はエッチング技術で製造する穴を有する、請求項１に記載のマイクロチャンネルプレート。
3. 前記膜３は、その上面に上部電極６を有する、請求項１又は２に記載のマイクロチャンネルプレート。
4. 前記上部電極６は、前記マイクロチャンネルの壁内側に電場を作る５００Ｖから１５００Ｖの電圧でバイアスされている、請求項３に記載のマイクロチャンネルプレート。
5. 前記基板２は、ガラス、酸化シリコンウェハ、並びに超大規模集積（ＶＬＳＩ）回路、特定用途向け集積回路（ＡＳＩＣ）及び電荷結合素子（ＣＣＤ）回路を有する集積回路から成る群から選択される、請求項１から４のいずれか１項に記載のマイクロチャンネルプレート。
6. 前記基板２は、読み出し電子回路に接続された集電極８を有し、該集電極８は、励起されたマイクロチャンネル５から生じる２次アバランシェが生成する電子パケット２０を収集するように設計されている、請求項１から５のいずれか１項に記載のマイクロチャンネルプレート。
7. 前記集電極８は画素を画定する、請求項６に記載のマイクロチャンネルプレート。
8. 前記基板２は、内部の読み出し電子回路及び画素化された前記集電極８を有する集積回路であり、前記膜３は前記基板２上に集積されている、請求項７に記載のマイクロチャンネルプレート。
9. 請求項１から８に記載のマイクロチャンネルプレートの製造方法であって、
   集電極８を有する基板２を準備するステップと、
   水素化非晶質シリコン膜３を形成するように、５０μｍから２００μｍを有する厚み、好適には８０μｍから１２０μｍを有する厚みを有する水素化非晶質シリコン層を前記基板２上に堆積させるステップと、
   上部電極６を形成する導電層又は半導電層を前記水素化非晶質シリコン膜３上に堆積させるステップと、
   前記膜３内にチャンネル５の配列を形成するステップと、
   を有する方法。
10. 前記水素化非晶質シリコン層は化学気相堆積（ＣＶＤ）プロセスによって堆積される、請求項９に記載の方法。
11. 前記チャンネル５は深反応性イオンエッチング（ＤＲＩＥ）プロセスによって形成される、請求項９又は１０に記載の方法。
12. 前記基板２とエッチング停止層として作動する前記水素化非晶質シリコン層との間に追加的な層を堆積させるステップを更に有する、請求項９から１１のいずれか１項に記載の方法。
13. 画素を画定する前記集電極８をパターニングするステップを更に有する、請求項９から１２のいずれか１項に記載の方法。
14. 請求項１から８に記載のマイクロチャンネルプレートを有する電子増倍型撮像装置。
15. 請求項１から８に記載のマイクロチャンネルプレートによって入射電子を検出する方法であって、
    増幅された電流信号を生成するように、前記マイクロチャンネルプレートの前記チャンネルの配列を用いて前記入射電子に対応する電流信号を増幅するステップと、
    前記基板の前記集電極及び前記マイクロチャンネルプレートの前記読み出し電子回路を用いて前記増幅された電流信号を検出するステップと、
    を有する方法。
16. 前記基板は、内部の読み出し電子回路及び画素化された集電極を有する集積回路であり、前記膜は前記基板上に集積される、請求項１５に記載の方法。

Images