JP2012523728A - 入力ビットシーケンスを符号化する方法及び装置並びに対応する復号化方法及び装置 - Google Patents

Abstract

本発明は、ビットシーケンスの符号化及び復号化の技術分野においてなされる。本発明は、０と１とが等しい頻度で出現する入力ビットシーケンスを圧縮符号化する装置であって、入力として入力ビットシーケンスの直後のビットのペアを受信し、他のビットシーケンスのさらなるビットを出力するＸＯＲゲートと、他のビットシーケンスにビットを加える手段であって、加えられたビットが入力ビットシーケンスの最初のビットに等しい最初のビット又は入力ビットシーケンスの最後のビットに等しい最後のビットである手段と、他のシーケンスを符号化する手段とを有する装置を提案する。ＸＯＲゲートは、入力ビットシーケンスを、当該入力ビットシーケンスより均等でない０と１との出現頻度を有する他のビットシーケンスに変換する。

Description

本発明は、ビットシーケンスの符号化及び復号化の技術分野においてなされる。

ビットシーケンスは、例えば、オーディオ、ビデオ、これらの組み合わせ又は当該コンテンツに付属するサイド情報などのデジタルマルチメディアコンテンツを符号化することなどにより取得される。あるいは、このようなビットシーケンスは、３次元メッシュモデルの頂点の位置を示すジオメトリデータを表す符号付き整数を符号化することから取得されてもよい。符号化されたコンテンツ及び／又はそのサイド情報のコンパクトな表現が実現されるように、このようなビットシーケンスの符号化はさらに、記憶容量と伝送帯域幅の効率的な利用にとって決定的なものである。

各ビットシーケンスはまた、０のランと１のランとから交互に構成されるものとして理解されてもよい。ここで、各ランは、ビットシーケンスの最初のラン又は最後のランでない限り、各ビットが異なるビット値を有する他のランの直前及び直後の１以上の等しい値のビットの連続するサブシーケンスである。

ビットシーケンスでは、可能な第１のビット値のビットと、可能な異なる第２のビット値のビットとが、有意に異なる頻度により通常出現する。例えば、０が１よりも多くなったり、１が０よりも多くなったりである。このとき、ビットシーケンスのエントロピーは、ビットシーケンスに含まれるビット数より小さい。この場合、ビットシーケンスには、可逆圧縮により削除可能な冗長さがある。

ビットシーケンスの可逆圧縮のためエントロピー符号化方法を利用することが知られている。基本的には、（１）ハフマン符号化などの可変長符号化（ＶＬＣ）、（２）算術符号化、及び（３）Ｌｅｍｐｅｌ−Ｚｉｖ圧縮やＬｅｍｐｅｌ−Ｚｉｖ−Ｗｅｌｃｈ圧縮などの辞書ベース圧縮の３つのタイプのエントロピー符号化方法が存在する。

エントロピー符号化の効果は、圧縮されたビットシーケンスのエントロピーと圧縮されたビットシーケンスに含まれるビット数との間の差分が、圧縮前のビットシーケンスのエントロピーとビット数との差分より小さくなることである。

符号化を改善するための取り組みが当該分野において継続されている。

このような改善を実現するため、本発明は、請求項１記載の０と１とが等しい頻度で出現する入力ビットシーケンスを符号化する方法と、請求項７記載の対応する装置とを提案する。

０と１とが等しい頻度で出現する入力ビットシーケンスを符号化する方法は、所定のビット値を有するビットが直前に先行する入力ビットシーケンスのビットのみをフリップすることによって他のビットシーケンスを生成するステップと、他のビットシーケンスを圧縮符号化するステップとのシーケンシャルな又は部分的にパラレルな実行を有する。

２ビットより長いラン長Ｌを有し、所定のビット値のビットから構成されるランに対して、１ビットのみが所定のビット値にフリップされながら、他のビット値にフリップされるＬ−１個のビットがある。従って、フリップ後、所定のビット値の出現頻度は減少し、他のビット値の出現頻度は増加し、符号化ステップにおけるビットレートの節約に利用可能である。

入力ビットシーケンスを符号化する方法の実施例では、他のビットシーケンスは、最初のビットとさらなるビットとを有し、最初のビットは、入力ビットシーケンスの最初のビットに等しく、さらなるビットは、入力として入力ビットシーケンスの直後のビットのペアを受け取るＸＯＲゲートの出力を用いて決定される。

本発明はさらに、請求項１の方法又は請求項１に従属する請求項の１つの方法に従って符号化される符号化されたビットシーケンスを有するビットストリーム又は記憶媒体を提案する。

また、本発明は、請求項９記載の出力ビットシーケンスを復号化する方法と請求項１５記載の対応する装置とを提案する。

出力ビットシーケンスを復号化する方法は、他のビットシーケンスを復号化するステップと、他のビットシーケンスのビットをフリッピングすることによって出力ビットシーケンスを生成するステップとのシーケンシャルな又は少なくとも部分的にパラレルな実行を有し、所定のビット値を有するビットが、出力ビットシーケンスにおいてフリッピングされたビットの直前に先行する。

出力ビットシーケンスを復号化する方法の実施例では、出力ビットシーケンスは、他のビットシーケンスの最初のビットに等しい最初のビットを有し、出力ビットシーケンスのさらなるビットは、入力としてビットのペアを受信するＸＯＲゲートの出力ビットを利用して決定され、ビットの各ペアは、他のビットシーケンスの１ビットと、出力ビットシーケンスの直前の１つの出力ビットとを有する。

さらなる実施例では、符号化される入力ビットシーケンス及び／又は復号化される出力ビットシーケンスは、少なくとも１つの３次元メッシュモデルの頂点の位置を指定するジオメトリデータを表す符号付き整数の２進数表現のシーケンスのビットプレーンであってもよく、当該２進数表現は符号付きビットを有する。

さらなる各実施例は、符号付きビットが非０の整数のみの２進数表現に含まれるという特徴を有してもよい。

さらなる実施例では、この２進数表現は、整数の絶対値の可変長コードを有する。

さらなる実施例では、他のビットシーケンスを符号化又は復号化するため、コンテクストベースバイナリ算術符号化又は復号化が利用される。

図１は、一例となる入力ビットシーケンスと当該入力ビットシーケンスから生成される他の一例となるビットシーケンスとを示す。 図２は、ＸＯＲゲートを有する一例となる第１ビットフリッピングモジュールと遅延モジュールとを示す。 図３は、さらなるＸＯＲゲートを有する一例となる第２ビットフリッピングモジュールを示す。

図１において、３０ビット長の一例となる入力ビットシーケンスＩＢＳが示される。ＩＢＳでは、０と１とが等しい頻度により出現する。すなわち、ＩＢＳには１５個の０と１５個の１とがある。この入力ビットシーケンスＩＢＳのエントロピーは、
Ｈ（Ｂ）＝−１５＊ｌｏｇ_２（１５／３０）−１５＊ｌｏｇ_２（１５／３０）＝３０
として計算可能である。それは、ＩＢＳを表現するため３０ビットが必要であるかのように見える。

しかしながら、この入力ビットシーケンスＩＢＳから、低減されたエントロピーを有する一例となる他のシーケンスＯＢＳが構成可能である。ここで、入力ビットシーケンスＩＢＳは、低減されたエントロピーの他のシーケンスＯＢＳから再構成可能である。

一例となる他のシーケンスＯＢＳは、例えば、一例となる第１ビットフリッピングモジュールＦＬＰ１を用いて構成されてもよい。また、入力ビットシーケンスＩＢＳは、例えば、一例となる第２ビットフリッピングモジュールＦＬＰ２などを利用して、他のシーケンスＯＢＳから再構成されてもよい。モジュールＦＬＰ１は図２に詳細に示され、ＦＬＰ２は図３に詳細に示される。

一例となる第１フリッピングモジュールＦＬＰ１は、（ａ）入力ビットシーケンスＩＢＳのビットを受信し、それを現在ビットとして利用し、（ｂ）入力ビットシーケンスの当該最初のビットに等しい値を有するビットを出力し、（ｃ）入力ビットシーケンスＩＢＳの次のビットを受信し、（ｄ）現在ビットが、本例では１である所定の可能なビット値を有する場合、次のビットの値と異なる値を有するビットを出力し、そうでない場合には次のビットの値を有するビットを出力し、（ｅ）ビットシーケンスのエンドに到達するまで、次のビットが現在ビットとして使用されるステップ（ｃ）及び（ｄ）を繰り返す方法を実現する。

ＯＢＳには、１の直前のＩＢＳの各０に対して１がある。さらに、１の直前のＩＢＳの各１に対して、ＯＢＳには０がある。

ＩＢＳは１の直後に１０個の０と、１の直後に５個の１を有するため、０と１は、ＩＢＳとＯＢＳでは異なる頻度により出現する。

すなわち、ＯＢＳには、１０個の０と２０個の１とがある。従って、ＯＢＳのエントロピーは、
Ｈ（ＯＢＳ）＝−１０＊ｌｏｇ_２（１０／３０）−２０＊ｌｏｇ_２（２０／３０）＝２７．５４８９
となる。

このエントロピーの減少は、要求されるビット数がバイナリシーケンスＯＢＳの全体的なエントロピーを良好に近似するようにさらに符号化するさらなる圧縮ステップにおいて利用されてもよい。

一例となる第１ビットフリッピングモジュールＦＬＰ１は、図２においてより詳細に示される。第１ビットフリッピングモジュールＦＬＰ１のアーキテクチャは、第１入力ＩＮ１と第２入力ＩＮ２とを有するＸＯＲゲートＸＯＲを有する。各時間ステップにおいて、ＸＯＲゲートＸＯＲは、それの入力ＩＮ１，ＩＮ２において２つのビットを受信し、それの出力において出力を出力する。出力されるビットは、入力されたビットが同じビット値を有しているか否かを反映する。ＸＯＲゲートＸＯＲに入力されるビットが互いに等しい場合、２つの可能なビット値の第１のビットが出力され、そうでない場合、出力されるビットは２つの可能なビット値の第２のビットを有する。すなわち、ＸＯＲゲートＸＯＲは、排他的ＯＲ演算を実現する。

図２に示される一例となる符号化アーキテクチャはさらに、遅延モジュールＲＭを有する。遅延装置は、ある時間ステップにおいてＸＯＲゲートＸＯＲの第１入力ポートＩＮ１に入力されるビットが１回の時間ステップの間バッファされるバッファを有する。その後、次の時間ステップにおいて、バッファされたビットは、入力ビットシーケンスＩＢＳのバッファされているビットに後続する直後のビットがＸＯＲゲートＸＯＲの第１入力ポートＩＮ１に入力されながら、ＸＯＲゲートＸＯＲの第２入力ポートＩＮ２に入力される。

第１の構成によると、ＸＯＲゲートＸＯＲは、第２入力ポートＩＮ２に入力されるものがない場合、ＸＯＲゲートＸＯＲの出力が第１入力ポートＩＮ１における入力に等しくなるように、また第１入力ポートＩＮ１に入力されるものがない場合、第２入力ポートＩＮ２において入力されるものと独立してＸＯＲゲートＸＯＲの出力がなくなるように、ＸＯＲゲートＸＯＲが構成されてもよい。

これは、他のビットシーケンスＯＢＳの最初のビットが入力ビットシーケンスＩＢＳの最初のビットに等しくなり、他のビットシーケンスＯＢＳへのビットの出力が入力ビットシーケンスＩＢＳのエンドに到達した後に終了されることを保障するための容易な方法である。

第２の構成によると、ＸＯＲゲートＸＯＲは、第２入力ポートＩＮ２に入力されるものがない場合、第１入力ポートＩＮ１において入力されるものと独立したＸＯＲゲートＸＯＲの出力がなく、第１入力ポートＩＮ１に入力されるものがない場合、第２入力ポートＩＮ２における入力と等しいＸＯＲゲートＸＯＲの出力があるように、ＸＯＲゲートＸＯＲが構成されてもよい。

これは、本発明の効果を実現するためのもう１つの容易な方法である。このとき、代替的に構成されるＸＯＲゲートＸＯＲを有する第１フリッピングモジュールＦＬＰ１は、（ａ）入力ビットシーケンスＩＢＳのビットを受信し、それを現在ビットとして利用し、（ｂ）入力ビットシーケンスＩＢＳの次のビットを受信し、（ｃ）現在ビットが本例では１である所定の可能なビット値を有する場合には、次のビットの値と異なる値を有するビットを出力し、そうでない場合には、次のビットの値を有するビットを出力し、（ｄ）ビットシーケンスの最後のビットが受信されるまで、次のビットが現在ビットとして使用されるステップ（ｂ）及び（ｃ）を繰り返し、（ｅ）最後に受信したビットを出力する方法を実現する。

一例となる第２ビットフリッピングモジュールＦＬＰ２が、図３において詳細に示される。第２ビットフリッピングモジュールＦＬＰ２のアーキテクチャは、第１ビットフリッピングモジュールＦＬＰ１のＸＯＲゲートＸＯＲに等価なさらなるＸＯＲゲートＸＯＲを有する。すなわち、さらなるＸＯＲゲートＸＯＲの入力に対するＸＯＲ演算が実現される。

第１ビットフリッピングモジュールＦＬＰ１におけるＸＯＲゲートＸＯＲの第１の構成に対応して、さらなるＸＯＲゲートＸＯＲは、第２入力ポートＩＮ２に入力されるものがない場合、ＸＯＲゲートＸＯＲの出力が第１入力ポートＩＮ１における入力に等しくなり、第１入力ポートＩＮ１に入力されるものがない場合、第２入力ポートＩＮ２において入力されるものと独立したＸＯＲゲートＸＯＲの出力がないように構成されてもよい。

第１ビットフリッピングモジュールＦＬＰ１におけるＸＯＲゲートＸＯＲの第２の構成に対応して、ＸＯＲゲートＸＯＲは、第２入力ポートＩＮ２に入力されるものがない場合、第１入力ポートＩＮ１において入力されるものと独立した所定のビット値がＸＯＲゲートＸＯＲにより出力され、第１入力ポートＩＮ１に入力されるものがない場合、ＸＯＲゲートＸＯＲの出力が第２入力ポートＩＮ２における入力に等しくなるように構成されてもよい。

ＸＯＲゲートＸＯＲの第２の構成は、他のビットシーケンスＯＢＳの最後のビットが、入力ビットシーケンスＩＢＳが２つの可能なビット値の第１又は第２のビット値からスタートしているか否かに関する情報を備えさせる。

さらなるＸＯＲゲートＸＯＲの第２入力ポートＩＮ２がさらなるＸＯＲゲートＸＯＲの出力に提供される点で、第２フリッピングモジュールＦＬＰ２は第１フリッピングモジュールＦＬＰ１と異なる。

入力ビットシーケンスは、３次元メッシュモデルの頂点の（ｘ，ｙ，ｚ）座標などを表す符号付き整数の２進数表現のビットプレーンを表すものでってもよく、当該２進数表現は、符号ビットと当該整数の絶対値の可変長コードとを有する。

すなわち、各２進数表現の第１ビットは、当該２進数表現により表される符号付き整数が０に等しいかなどを示す。例えば、各整数が０である場合には第１ビットは１であり、そうでない場合には、第１ビットは０である。この場合、各２進数表現は、当該０を示すビットしか有さない。

非０の符号付きの各整数に対して、対応する２進数表現はさらに、少なくとも第２ビットと第３ビットとを有し、ここで、第２ビットは非０の整数の符号を示す。例えば、各符号付き整数が非負である場合には第２ビットは１であり、そうでない場合には、第２ビットは０である。

対応する２進数表現の残りからなる１以上のさらなるビットと共に、第３ビットは、各非０の符号付き整数の可変長コードを表す。可変長コードは、例えば、Ｇｏｌｏｍｂ−Ｒｉｃｅ−Ｃｏｄｅ、Ｅｘｐ−Ｇｏｌｏｍｂ−Ｃｏｄｅ、Ｈｙｂｒｉｄ−Ｇｏｌｏｍｂ−Ｃｏｄｅ又は他の何れかの全単射の可変長コードなどのＧｏｌｏｍｂ−Ｃｏｄｅであってもよい。

当該絶対値は１以上であるため、それぞれが１だけ減少される絶対値のＨｙｂｒｉｄ−Ｇｏｌｏｍｂ−Ｃｏｄｅなどが構成可能である。

第１ビットプレーンは、同じモデルの頂点・座標を表す全ての２進数表現の全ての第１ビットを有してもよく、第２ビットプレーンは、同じモデルの頂点・座標を表す全ての２進数表現の全ての第２ビットを有してもよい。

すなわち、第１ビットプレーンは、メッシュモデルの頂点の座標に含まれる各０又は非０の符号付き整数のための１ビットを有する。第２ビットプレーンは、メッシュモデルの頂点の座標に含まれる各非０の符号付き整数のための１ビットを有する。

すなわち、第２ビットプレーンにおいて、０により符号付き整数のシーケンスにおいて分離される２進数表現の第２ビットは、互いの直後となるようにしてもよい。

第３ビットプレーン又はさらなるビットプレーンはそれぞれ第３ビット又はさらなるビットから構成可能である。

テーブル１は、一例となる符号付き整数と符号のシーケンスを示す。

本発明の原理をこの一例となる符号付き整数のシーケンスに適用とすると、テーブル２が取得される。

第２ビットプレーンに含まれるビット数は、メッシュモデルにおける非０の座標の個数に等しい。

明らかに、テーブル２について、０の個数により除された１の個数のレシオは、テーブル１のものよりはるかに小さい。従って、テーブル２に示されるような他の２進数表現は、以降の符号化ステップにおいて良好に圧縮可能である。

一例となる符号付き整数のシーケンスの第１、第２、第３、第４及び第５ビットプレーンが、テーブル３に例示される。符号付き整数シーケンスのためのさらなるビットプレーンがあるが、さらなるビットプレーンは簡単化のためテーブル３には示されない。

可変長コードが使用される場合、ジオメトリデータに適用される提案される符号化方法のシンタックスは、以下のようになる。

ここで、１つの頂点のジオメトリデータは、３つの成分ｘ，ｙ，ｘを有する。それらは別々に符号化される。

ｚｅｒｏ＿ｆｌａｇ：現在の整数が０であるか否かを示す１ビット
ｓｉｇｎ＿ｆｌａｇ：現在の非０の整数が正又は負であるかを示す１ビット 例えば、ｓｉｇｎ＿ｆｌａｇ＝＝１である場合に正であり、そうでない場合には負である。

Ｃｏｄｅ［ｉ］［ｋ］：ｉ番目の絶対値から１をマイナスしたもののバイナリコードのｋ番目のビット（ここで、ｉ＝１，２，３はそれぞれｘ，ｙ，ｘ成分を表す） バイナリコードは、０のリーディングシーケンスがコードの長さを決定するため調査可能となるようなものである。これは、ｗｈｉｌｅループにより実行される。

ＸＡＥ（ｃ，ｖ）：まず、同じコンテクストモデルｃの下で現在のビット値ｖと前のビットとを比較するため、ＸＯＲ演算が実行され、その後に、ＸＯＲ演算の出力ビット値が、コンテクストベースの適応的バイナリ算術符号化を利用して、コンテクストモデルｃにおいて符号化される。ＸＯＲ演算は、現在のビット値ｖがコンテクストモデル内で第１ビットである場合、当該ビット自体が符号化されるようにする。そうでない場合、現在のビット値ｖが同じコンテクストモデルｃの直前のビット値と同じである場合、“０”が符号化され、そうでない場合には“１”が符号化される。

Ｈｙｂｒｉｄ−Ｇｏｌｏｍｂ Ｃｏｄｅは、Ｇｏｌｏｍｂ−Ｒｉｓｅ ＣｏｄｅとＥｘｐ−Ｇｏｌｏｍｂ Ｃｏｄｅとの組み合わせである。Ｇｏｌｏｍｂ−Ｒｉｃｅ Ｃｏｄｅでは、同一のコード長を有するコードの個数は、コード長が増加するときは変化しない。Ｅｘｐ−Ｇｏｌｏｍｂ Ｃｏｄｅでは、同一のコード長を有するコードの個数は、コード長が増加するときに指数的に増加する。Ｕｎａｒｙ Ｃｏｄｅは特別なＧｏｌｏｍｂ−Ｒｉｃｅ Ｃｏｄｅである。

上述された実施例は単なる例示のためのものであり、保護が求められる本発明の趣旨及び請求項によってのみ規定される範囲を限定するものとして解釈されるべきでないことが理解されるべきである。

特に、本発明は、空間データに限定されず、ファイルデータや測定データなどを含むあらゆるタイプのデータに適用可能である。

Claims (15)

1. ０と１が等しい頻度で出現する入力ビットシーケンスを符号化する方法であって、
   前記入力ビットシーケンスにおいて所定のビット値を有するビットが直前に先行するビットのみをフリップすることによって、他のビットシーケンスを生成するステップと、
   前記他のビットシーケンスを圧縮符号化するステップと、
   のシーケンシャルな又は少なくとも部分的にパラレルな実行を含む方法。
2. 前記他のビットシーケンスは、前記入力ビットシーケンスの最初のビットに等しい最初のビットを有し、
   前記他のビットシーケンスのさらなるビットは、入力として前記入力ビットシーケンスの直後のビットのペアを受信するＸＯＲゲートの出力を利用して決定される、請求項１記載の方法。
3. 前記入力ビットシーケンスは、少なくとも１つの３次元メッシュモデルの頂点の位置を指定するジオメトリデータを表す符号付き整数の２進数表現のシーケンスのビットプレーンであり、
   前記２進数表現は、符号付きビットを有する、請求項１又は２記載の方法。
4. 符号付きビットは、非０の整数のみの２進数表現に含まれる、請求項３記載の方法。
5. 前記２進数表現は、前記整数の絶対値の可変長コードを有する、請求項３又は４記載の方法。
6. 前記他のビットシーケンスを符号化するため、コンテクストベースバイナリ算術符号化が利用される、請求項１乃至５何れか一項記載の方法。
7. ０と１とが等しい頻度で出現する入力ビットシーケンスを符号化する装置であって、
   入力として前記入力ビットシーケンスの直後のビットのペアを受信するよう構成される２つの入力と、他のビットシーケンスのさらなるビットを出力する出力とを有するＸＯＲゲートを実現するよう構成される手段と、
   前記他のビットシーケンスにビットを加える手段であって、前記加えられるビットは、前記入力ビットシーケンスの最初のビットに等しい最初のビット又は前記入力ビットシーケンスの最後のビットに等しい最後のビットである前記加える手段と、
   前記他のシーケンスを圧縮符号化する手段と、
   を有する装置。
8. 請求項１乃至６何れか一項記載の方法に従って符号化される符号化されたビットシーケンスを有するビットストリーム又は記憶媒体。
9. 出力ビットシーケンスを復号化する方法であって、
   他のビットシーケンスを復号化するステップと、
   所定のビット値を有するビットが直前に先行する前記出力ビットシーケンスのビットをフリップすることによって、前記出力ビットシーケンスを生成するステップと、
   のシーケンシャルな又は少なくとも部分的にパラレルな実行を含む方法。
10. 前記出力ビットシーケンスは、前記他のビットシーケンスの最初のビットに等しい最初のビットを有し、
    前記出力ビットシーケンスのさらなるビットは、入力としてビットのペアを受信するＸＯＲゲートの出力ビットを利用して決定され、
    ビットの各ペアは、前記他のビットシーケンスの１つのビットと、前記出力ビットシーケンスの出力ビットの直前に先行する１つのビットとを有する、請求項９記載の方法。
11. 前記出力ビットシーケンスは、少なくとも１つの３次元メッシュモデルの頂点の位置を指定するジオメトリデータを表す符号付き整数の２進数表現のシーケンスのビットプレーンであり、
    前記２進数表現は、符号付きビットを有する、請求項９又は１０記載の方法。
12. 符号付きビットは、非０の整数のみの２進数表現に含まれる、請求項１１記載の方法。
13. 前記２進数表現は、前記整数の絶対値の可変長コードを有する、請求項１１又は１２記載の方法。
14. 前記他のビットシーケンスを復号化するため、コンテクストベースバイナリ算術復号化が利用される、請求項９乃至１３何れか一項記載の方法。
15. 出力ビットシーケンスを復号化する装置であって、
    他のビットシーケンスを復号化する手段と、
    前記他のビットシーケンスのビットを受信するよう構成される第１入力と、前記出力ビットシーケンスのビットを出力するＸＯＲゲートの出力に接続される第２入力とを有する前記ＸＯＲゲートを実現する手段と、
    前記出力ビットシーケンスにさらなるビットを加える手段と、
    を有し、
    前記さらなるビットは、前記他のビットシーケンスの最初のビットに等しい最初のビット又は前記他のビットシーケンスの最後のビットに等しい最後のビットである装置。
    

Images