JP2012253675A - 可変出力増幅器 - Google Patents
可変出力増幅器 Download PDFInfo
- Publication number
- JP2012253675A JP2012253675A JP2011126535A JP2011126535A JP2012253675A JP 2012253675 A JP2012253675 A JP 2012253675A JP 2011126535 A JP2011126535 A JP 2011126535A JP 2011126535 A JP2011126535 A JP 2011126535A JP 2012253675 A JP2012253675 A JP 2012253675A
- Authority
- JP
- Japan
- Prior art keywords
- node
- transistor
- output
- matching circuit
- switch
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Landscapes
- Control Of Amplification And Gain Control (AREA)
- Amplifiers (AREA)
Abstract
【課題】低出力時の回路損失を低減し、低出力時の効率を高める可変出力増幅器を得る。
【解決手段】トランジスタ5と共に並列接続されたトランジスタ11と、信号出力される平均電力レベルを所定の値よりも小さくするときには、トランジスタ5のみ動作するようにバイアス電圧を印加し、信号出力される平均電力レベルを所定の値よりも大きくするときには、トランジスタ5,11の両方が動作するようにバイアス電圧を印加するバイアス制御回路12とを備えた。
このように構成したことにより、低出力時および高出力時に関わらずバイパス経路を用いずに、トランジスタ5,11の信号出力をそのまま出力するため、低出力時の回路損失を低減し、低出力時の効率を高めることができる。
【選択図】図1
【解決手段】トランジスタ5と共に並列接続されたトランジスタ11と、信号出力される平均電力レベルを所定の値よりも小さくするときには、トランジスタ5のみ動作するようにバイアス電圧を印加し、信号出力される平均電力レベルを所定の値よりも大きくするときには、トランジスタ5,11の両方が動作するようにバイアス電圧を印加するバイアス制御回路12とを備えた。
このように構成したことにより、低出力時および高出力時に関わらずバイパス経路を用いずに、トランジスタ5,11の信号出力をそのまま出力するため、低出力時の回路損失を低減し、低出力時の効率を高めることができる。
【選択図】図1
Description
本発明は、携帯電話等に適用される可変出力増幅器に関する。
携帯電話端末は、小型化と通話時間の伸張が強く求められるので、携帯電話端末に用いられる電力増幅器は、低消費電力化が望まれる。一般に、増幅器では、飽和に近付くほど効率が高くなり、飽和から離れた低出力の状態では効率が低くなる。このため、増幅器は、バッテリの小型化や通話時間の面から、できるだけ効率の高い飽和に近い状態で使用することが望まれる。
携帯電話では、端末から基地局までの距離が遠いときは、アンテナから大きな電力を空間に放射し、端末から基地局までの距離が近いときは、アンテナから小さな電力を空間に放射する。このため、通常、増幅器は、アンテナからの放射電力が最大になるときに備えてそのサイズが決定される。よって、基地局の近くで端末を使用したときには、増幅器は、飽和から離れた低出力の状態で動作することになり、効率が低下する。
これに対して、RF入力信号を増幅する第1の増幅器と、第1の増幅器の後段に接続された第1のスイッチと、第1のスイッチの後段に接続され、第1の増幅器によって増幅されたRF入力信号を増幅する第2の増幅器と、第2の増幅器の後段に接続された第2のスイッチと、第1のスイッチと第2のスイッチとの間に接続されたバイパス経路に設けられた整合回路と、低出力時には、第1および第2のスイッチによりバイパス経路側を選択させ、RF入力信号を第1の増幅器のみによって増幅させ、高出力時には、第1および第2のスイッチにより第2の増幅器側を選択させ、RF入力信号を第1および第2の増幅器によって増幅させるバイアス制御回路とを備えた可変出力増幅器が提案されている(下記非特許文献1)。
この可変出力増幅器では、低出力時に、第1および第2のスイッチによりバイパス経路側を選択させ、RF入力信号を第1の増幅器のみによって増幅させる。また、高出力時に、第1および第2のスイッチにより第2の増幅器側を選択させ、RF入力信号を第1および第2の増幅器によって増幅させる。このように、効率が低下する低出力時に、第2の増幅器のバイパス経路側を選択させることで、低出力時の消費電力を削減することができる。
K.Kawakami,S.Kusunoki,T.Kobayashi,M.Hashizume,M.Shimada,T.Hatsugai,T.Koimori,and O.Kozakai"A Switch-Type Power Amplifier and Its Application to a CDMA Cellphone,"Proc. of EuMC,pp. 348-351,Sept. 2006
従来の可変出力増幅器は以上のように構成されているので、低出力時に、バイパス経路を経由して信号を出力するため、バイパス経路の回路損失によって、低出力時の効率が低下する課題があった。
本発明は、前記課題を解消するために設けられたものであり、低出力時の回路損失を低減し、低出力時の効率を高める可変出力増幅器を得ることを目的とする。
本発明の可変出力増幅器は、第1のトランジスタと共に並列接続された第2のトランジスタと、信号出力される平均電力レベルを所定の値よりも小さくするときには、第1のトランジスタのみ動作するようにバイアス電圧を印加し、信号出力される平均電力レベルを所定の値よりも大きくするときには、第1のトランジスタと第2のトランジスタとの両方が動作するようにバイアス電圧を印加するバイアス制御回路とを備えたものである。
本発明によれば、低出力時および高出力時に関わらずバイパス経路を用いずに、トランジスタの信号出力をそのまま出力するため、低出力時の回路損失を低減し、低出力時の効率を高めることができる効果がある。
実施の形態1.
図1はこの発明の実施の形態1による可変出力増幅器を示す回路図である。
図1において、可変出力増幅器は、RF入力端子1、整合回路2、トランジスタ3、整合回路4、トランジスタ5、マイクロストリップ線路6、整合回路7、RF出力端子8の順で接続される。また、ノードAとノードCとの間に、マイクロストリップ線路9、整合回路10、トランジスタ11の順で並列に接続される。
図1はこの発明の実施の形態1による可変出力増幅器を示す回路図である。
図1において、可変出力増幅器は、RF入力端子1、整合回路2、トランジスタ3、整合回路4、トランジスタ5、マイクロストリップ線路6、整合回路7、RF出力端子8の順で接続される。また、ノードAとノードCとの間に、マイクロストリップ線路9、整合回路10、トランジスタ11の順で並列に接続される。
バイアス制御回路12は、信号出力される平均電力レベルを所定の値よりも小さくするときには、トランジスタ5のみが動作し、トランジスタ11がオフ状態となるようなバイアス電圧をトランジスタ5,11に印加する。また、信号出力される平均電力レベルを所定の値よりも大きくするときには、トランジスタ5,11の両方が動作するようなバイアス電圧をトランジスタ5,11に印加する。
また、マイクロストリップ線路6,9は、共に信号周波数において90deg.の電気長を有し、且つ、マイクロストリップ線路6は、信号周波数において特性インピーダンスをノードCから出力側を見た負荷インピーダンスよりも大きい値に設定する。なお、マイクロストリップ線路9の特性インピーダンスは、回路条件に応じて任意に設定する。
次に動作について説明する。
携帯電話端末のベースバンド集積回路(図示せず)からバイアス制御回路12に対して、RF信号出力の増幅度(dB)あるいはRF信号出力する平均電力レベル(dBm)が制御信号として与えられる。
携帯電話端末のベースバンド集積回路(図示せず)からバイアス制御回路12に対して、RF信号出力の増幅度(dB)あるいはRF信号出力する平均電力レベル(dBm)が制御信号として与えられる。
バイアス制御回路12は、RF信号出力する平均電力レベルが所定の値よりも小さいときには、トランジスタ5のみが動作し、トランジスタ11がオフ状態となるようなバイアス電圧をトランジスタ5,11に印加する。ここで、所定の値は、トランジスタ5,11の飽和電力等に基づいて、ユーザが実際に携帯電話端末を利用しているときの消費電力が最小になるような値が予め設定されている。
このとき、RF入力端子1からの信号入力は、トランジスタ3により一旦増幅され、トランジスタ5により更に増幅され、RF出力端子8より信号出力される。整合回路2,4,7は、各箇所においてインピーダンス整合を行う。また、トランジスタ11は、オフ状態であるから、ノードA、トランジスタ11、ノードCの経路は、信号が伝送されない。
バイアス制御回路12は、RF信号出力する平均電力レベルが所定の値よりも大きいときには、トランジスタ5,11の両方が動作するようなバイアス電圧をトランジスタ5,11に印加する。
このとき、RF入力端子1からの信号入力は、トランジスタ3により一旦増幅される。一旦増幅された信号入力は、ノードAにより分岐され、トランジスタ5,11の両方により更に増幅される。さらに、ノードCにより合成され、RF出力端子8より信号出力される。整合回路2,4,7,10は、各箇所においてインピーダンス整合を行う。
以上のように、実施の形態1によれば、低出力時および高出力時に関わらずバイパス経路を用いずに、トランジスタ5,11でそれぞれ増幅された信号出力をそのまま出力するため、低出力時の回路損失を低減し、低出力時の効率を高めることができる。
また、実施の形態1によれば、信号周波数において特性インピーダンスをノードCから出力側を見た負荷インピーダンス(ZL1)よりも大きい値に設定したマイクロストリップ線路6を備えた。よって、低出力時にマイクロストリップ線路6によりインピーダンス変換作用が得られ、トランジスタ5の出力端(ノードB)から出力側を見たインピーダンス(ZL main)をより高くし、これにより、低出力時の高効率動作が可能になり、低出力時の消費電力を削減することができる。
さらに、実施の形態1によれば、信号周波数においてマイクロストリップ線路6と同一の90deg.の電気長を有するマイクロストリップ線路9を備えた。よって、ノードCで合成される各信号出力の位相を一致させることができる。
実施の形態2.
図2はこの発明の実施の形態2による可変出力増幅器を示す回路図である。
図2において、整合回路21は、マイクロストリップ線路6に代えて設けられ、整合回路31は、マイクロストリップ線路9に代えて設けられる。
図2はこの発明の実施の形態2による可変出力増幅器を示す回路図である。
図2において、整合回路21は、マイクロストリップ線路6に代えて設けられ、整合回路31は、マイクロストリップ線路9に代えて設けられる。
整合回路21において、インダクタ22は、ノードBとノードCとの間に直列接続され、キャパシタ23,24は、インダクタ22のノードB側およびノードC側とグランドとの間に接続される。
整合回路31において、インダクタ32は、ノードAと整合回路10との間に直列接続され、キャパシタ33,34は、インダクタ32のノードA側および整合回路10側とグランドとの間に接続される。
整合回路21,31は、共に信号周波数において所定の電気長を有し、且つ、整合回路21は、信号周波数において特性インピーダンスをノードCから出力側を見た負荷インピーダンスよりも大きい値に設定する。なお、整合回路31の特性インピーダンスは、回路条件に応じて任意に設定する。その他の構成については図1と同一である。
また、動作については、前記実施の形態1と同一である。
また、動作については、前記実施の形態1と同一である。
以上のように、実施の形態2によれば、信号周波数において特性インピーダンスをノードCから出力側を見た負荷インピーダンス(ZL1)よりも大きい値に設定した整合回路21を備えた。よって、低出力時に整合回路21によりインピーダンス変換作用が得られ、トランジスタ5の出力端(ノードB)から出力側を見たインピーダンス(ZL main)をより高くし、これにより、低出力時の高効率動作が可能になり、低出力時の消費電力を削減することができる。
さらに、実施の形態2によれば、信号周波数において整合回路21と同一の電気長を有する整合回路31を備えた。よって、ノードCで合成される各信号出力の位相を一致させることができる。
実施の形態3.
図3はこの発明の実施の形態3による可変出力増幅器を示す回路図である。
図3において、スイッチ付き整合回路41は、整合回路21に代えて設けられ、スイッチ51は、整合回路31に代えて設けられる。
図3はこの発明の実施の形態3による可変出力増幅器を示す回路図である。
図3において、スイッチ付き整合回路41は、整合回路21に代えて設けられ、スイッチ51は、整合回路31に代えて設けられる。
図4はスイッチ付き整合回路の詳細を示す回路図である。
図4において、スイッチ42は、インダクタ22に並列に接続され、スイッチ43,44は、キャパシタ23,24のインダクタ22側にそれぞれ直列に接続される。
図4において、スイッチ42は、インダクタ22に並列に接続され、スイッチ43,44は、キャパシタ23,24のインダクタ22側にそれぞれ直列に接続される。
また、バイアス制御回路52は、信号出力される平均電力レベルを所定の値よりも小さくするときには、スイッチ42,51をオフ状態、スイッチ43,44をオン状態にする制御信号をスイッチ42〜44,51に出力する。また、信号出力される平均電力レベルを所定の値よりも大きくするときには、スイッチ42,51をオン状態、スイッチ43,44をオフ状態にする制御信号をスイッチ42〜44,51に出力する。その他の構成については図2と同一である。
次に動作について説明する。
バイアス制御回路52は、RF信号出力する平均電力レベルが所定の値よりも小さいときには、トランジスタ5のみが動作し、トランジスタ11がオフ状態となるようなバイアス電圧をトランジスタ5,11に印加する。また、同時にスイッチ42,51をオフ状態、スイッチ43,44をオン状態にする制御信号をスイッチ42〜44,51に出力する。
バイアス制御回路52は、RF信号出力する平均電力レベルが所定の値よりも小さいときには、トランジスタ5のみが動作し、トランジスタ11がオフ状態となるようなバイアス電圧をトランジスタ5,11に印加する。また、同時にスイッチ42,51をオフ状態、スイッチ43,44をオン状態にする制御信号をスイッチ42〜44,51に出力する。
このとき、図4におけるスイッチ付き整合回路41は、ノードBとノードCとの間において、インダクタ22およびキャパシタ23,24が活かされた状態となる。よって、前記実施の形態2と同様に、低出力時にスイッチ付き整合回路41によりインピーダンス変換作用が得られ、トランジスタ5の出力端(ノードB)から出力側を見たインピーダンス(ZL main)をより高くし、これにより、低出力時の高効率動作が可能になり、低出力時の消費電力を削減することができる。
また、スイッチ51は、オフ状態であるから、ノードA、スイッチ51、整合回路10、トランジスタ11、ノードCの経路は、信号が伝送されない。
バイアス制御回路52は、RF信号出力する平均電力レベルが所定の値よりも大きいときには、トランジスタ5,11の両方が動作するようなバイアス電圧をトランジスタ5,11に印加する。また、同時にスイッチ42,51をオン状態、スイッチ43,44をオフ状態にする制御信号をスイッチ42〜44,51に出力する。
このとき、図4におけるスイッチ付き整合回路41は、ノードBとノードCとの間において、インダクタ22がバイパスされ、キャパシタ23,24が遮断された状態となる。よって、スイッチ付き整合回路がバイパスされた状態となる。
また、スイッチ51は、オン状態であるから、ノードA、スイッチ51、整合回路10、トランジスタ11、ノードCの経路は、信号が伝送される。ここで、スイッチ付き整合回路がバイパスされた状態なので、図2に示した整合回路31を設けることなく、ノードCで合成される各信号出力の位相を一致させ、回路構成を小型化することができる。
以上のように、実施の形態3によれば、前記実施の形態2における整合回路21に代えて、整合回路を活かすかまたはバイパスするか切替え可能なスイッチ42〜44を有するスイッチ付き整合回路41を備えると共に、整合回路31に代えて、導通するかまたは遮断するか切替え可能なスイッチ51を備えた。よって、高出力時に整合回路をバイパスすることから、トランジスタ5の出力端(ノードB)から出力側を見たインピーダンス(ZL main)を低く維持することができると共に、整合回路31を設けることなく、ノードCで合成される各信号出力の位相を一致させ、回路構成を小型化することができる。
また、実施の形態3によれば、高出力時に整合回路をバイパスするので、低出力時の整合回路に設定される特性インピーダンスを高出力時に関わりなく設定することができる。
よって、トランジスタ5の出力端(ノードB)から出力側を見たインピーダンス(ZL main)を、前記実施の形態2よりも更に高くさせることができ、低出力時の高効率動作が更に可能になり、低出力時の消費電力を更に削減することができる。
よって、トランジスタ5の出力端(ノードB)から出力側を見たインピーダンス(ZL main)を、前記実施の形態2よりも更に高くさせることができ、低出力時の高効率動作が更に可能になり、低出力時の消費電力を更に削減することができる。
なお、本願発明はその発明の範囲内において、実施の形態の任意の構成要素の変形、もしくは実施の形態の任意の構成要素の省略が可能である。
1 RF入力端子、2,4,7,10,21,31 整合回路、3,5,11 トランジスタ、6,9 マイクロストリップ線路、8 RF出力端子、12,52 バイアス制御回路、22,32 インダクタ、23,24,33,34 キャパシタ、41 スイッチ付き整合回路、42〜44,51 スイッチ。
Claims (4)
- 第1のノードと第2のノードとの間に接続され、該第1のノードからの信号入力を増幅し、該第2のノードから信号出力する第1のトランジスタと、
前記第1のノードと前記第2のノードとの間に接続されると共に前記第1のトランジスタに並列接続され、該第1のノードからの信号入力を増幅し、該第2のノードから信号出力する第2のトランジスタと、
前記第2のノードから信号出力される平均電力レベルを所定の値よりも小さくするときには、前記第1のトランジスタのみ動作するようにバイアス電圧を印加し、
前記第2のノードから信号出力される平均電力レベルを所定の値よりも大きくするときには、前記第1のトランジスタと前記第2のトランジスタとの両方が動作するようにバイアス電圧を印加するバイアス制御回路とを備えた可変出力増幅器。 - 前記第1のトランジスタと前記第2のノードとの間に接続され、信号周波数において所定の電気長を有し、且つ特性インピーダンスを該第2のノードから出力側を見た負荷インピーダンスよりも大きい値に設定した第1のマイクロストリップ線路と、
前記第1のノードと前記第2のトランジスタとの間に接続され、信号周波数において前記第1のマイクロストリップ線路と同一の電気長を有する第2のマイクロストリップ線路とを備えたことを特徴とする請求項1記載の可変出力増幅器。 - 前記第1のトランジスタと前記第2のノードとの間に接続され、直列接続される第1のインダクタ、並列接続される第1のキャパシタおよび第2のキャパシタからなり、信号周波数において所定の電気長を有し、且つ特性インピーダンスを該第2のノードから出力側を見た負荷インピーダンスよりも大きい値に設定した第1の整合回路と、
前記第1のノードと前記第2のトランジスタとの間に接続され、直列接続される第2のインダクタ、並列接続される第3のキャパシタおよび第4のキャパシタからなり、信号周波数において前記第1の整合回路と同一の電気長を有する第2の整合回路とを備えたことを特徴とする請求項1記載の可変出力増幅器。 - 前記第1のトランジスタと前記第2のノードとの間に接続され、インダクタ、キャパシタ、および当該第1の整合回路を活かすかまたはバイパスするか切替え可能な第1のスイッチからなり、信号周波数において所定の電気長を有し、且つ特性インピーダンスを該第2のノードから出力側を見た負荷インピーダンスよりも大きい値に設定した整合回路と、
前記第1のノードと前記第2のトランジスタとの間に接続され、導通するかまたは遮断するか切替え可能な第2のスイッチとを備え、
前記バイアス制御回路は、
前記第2のノードから信号出力される平均電力レベルを所定の値よりも小さくするときには、前記第1のスイッチにより前記整合回路を活かし、前記第2のスイッチにより遮断し、
前記第2のノードから信号出力される平均電力レベルを所定の値よりも大きくするときには、前記第1のスイッチにより前記整合回路をバイパスし、前記第2のスイッチにより導通するように制御信号を出力することを特徴とする請求項1記載の可変出力増幅器。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011126535A JP2012253675A (ja) | 2011-06-06 | 2011-06-06 | 可変出力増幅器 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011126535A JP2012253675A (ja) | 2011-06-06 | 2011-06-06 | 可変出力増幅器 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2012253675A true JP2012253675A (ja) | 2012-12-20 |
Family
ID=47526040
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011126535A Withdrawn JP2012253675A (ja) | 2011-06-06 | 2011-06-06 | 可変出力増幅器 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2012253675A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2014178141A1 (ja) * | 2013-05-02 | 2014-11-06 | 三菱電機株式会社 | 出力モード切替電力増幅器 |
-
2011
- 2011-06-06 JP JP2011126535A patent/JP2012253675A/ja not_active Withdrawn
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2014178141A1 (ja) * | 2013-05-02 | 2014-11-06 | 三菱電機株式会社 | 出力モード切替電力増幅器 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7696841B2 (en) | Power amplifier utilizing quadrature hybrid for power dividing, combining and impedance matching | |
KR101280111B1 (ko) | 듀얼 모드 전력 증폭기 | |
JP6218120B2 (ja) | 電力増幅器 | |
WO2012098863A1 (ja) | 高周波電力増幅器 | |
US8947165B2 (en) | Multi-mode Doherty power amplifier | |
TWI602393B (zh) | 射頻開關電路 | |
US9118282B2 (en) | Power amplifier and amplification method thereof | |
JP5397307B2 (ja) | 高周波電力増幅器 | |
US8378744B2 (en) | Multi-mode power amplifier | |
JP2018085635A (ja) | 電力増幅器 | |
JPWO2006006244A1 (ja) | 高出力増幅器 | |
JP5425316B2 (ja) | 出力モード切替え増幅器 | |
JP5109863B2 (ja) | 電力増幅器 | |
US10418947B2 (en) | Doherty amplifier | |
JP5313970B2 (ja) | 高周波電力増幅器 | |
JP2012253675A (ja) | 可変出力増幅器 | |
Motoyama et al. | Stacked FET structure for multi-band mobile terminal power amplifier module | |
JP2016116023A (ja) | マルチバンド電力増幅器 | |
Li et al. | A 60-GHz power amplifier with efficiency enhancement at power back-off | |
WO2014178141A1 (ja) | 出力モード切替電力増幅器 | |
WO2014076797A1 (ja) | 可変出力増幅器 | |
TW201338404A (zh) | 放大器及無線通信單元 | |
JP2015082684A (ja) | 増幅回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20140902 |