JP2012209632A - Minimum value detection circuit and minimum value detection method - Google Patents

Minimum value detection circuit and minimum value detection method Download PDF

Info

Publication number
JP2012209632A
JP2012209632A JP2011071716A JP2011071716A JP2012209632A JP 2012209632 A JP2012209632 A JP 2012209632A JP 2011071716 A JP2011071716 A JP 2011071716A JP 2011071716 A JP2011071716 A JP 2011071716A JP 2012209632 A JP2012209632 A JP 2012209632A
Authority
JP
Japan
Prior art keywords
value
minimum value
data
provisional
minimum
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2011071716A
Other languages
Japanese (ja)
Inventor
Mitsuhiko Yagyu
光彦 柳生
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Lapis Semiconductor Co Ltd
Original Assignee
Lapis Semiconductor Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Lapis Semiconductor Co Ltd filed Critical Lapis Semiconductor Co Ltd
Priority to JP2011071716A priority Critical patent/JP2012209632A/en
Publication of JP2012209632A publication Critical patent/JP2012209632A/en
Withdrawn legal-status Critical Current

Links

Images

Abstract

PROBLEM TO BE SOLVED: To provide a minimum value detection circuit and a minimum value detection method that can quickly detect a minimum value and the next minimum value, which is next to the minimum value, from a plurality of data values.SOLUTION: A first data value and a second data value are compared in magnitude and the smaller and larger are regarded as first and second values, respectively, and a third data value and a fourth data value of individual data values are compared in magnitude and the smaller and larger are regarded as third and fourth values, respectively. The smaller of the first and third values is regarded as a minimum value of the first to forth data values. The larger of the first and third values is regarded as a first next minimum value candidate, and if the first value is smaller than the third value, the second value is regarded as a second next minimum value candidate, while if the first value is larger than the third value, the fourth value is regarded as a second next minimum value candidate. The smaller of the first and second next minimum value candidates is the next minimum value of the first to fourth data values.

Description

本発明は、データ数が有限のデータ系列中から最小値及びこの最小値の次に小なる次最小値を検出する最小値検出回路及び最小値検出方法に関する。   The present invention relates to a minimum value detection circuit and a minimum value detection method for detecting a minimum value and a next minimum value next to the minimum value from a data series having a finite number of data.

近年、データ通信システムを構築する際に採用される誤り訂正符号として、ギャラガー(Gallager)によって提案された低密度パリティ検査符号、いわゆるLDPC(low-density parity-check code)が着目されている。LDPCによる符号化処理では、伝送すべき情報データに対して、論理レベル1のビットが各行及び各列に一定数ずつ含まれており、その他は論理レベル0となるパリティ検査行列を生成し、これを情報データに付加したものを符号データとして生成する。かかる符号データに対する復号は、符号語の各ビットに対応するバリアブルノードと、パリティ検査和に対応するチェックノードとが枝で結ばれた形状を有するいわゆるタナーグラフ上において、確率伝播によるメッセージ・パッシング・アルゴリズムに基づき実施される。メッセージ・パッシング・アルゴリズムとして、Sum−Productアルゴリズム及びMin−Sumアルゴリズムが知られている。   In recent years, a low density parity check code proposed by Gallager, so-called LDPC (low-density parity-check code), has attracted attention as an error correction code employed when constructing a data communication system. In the encoding process by LDPC, a certain number of bits of logical level 1 are included in each row and each column of information data to be transmitted, and a parity check matrix having logical level 0 is generated for the others. Is added to the information data as code data. Decoding of such code data is performed by message passing by probability propagation on a so-called Tanner graph having a shape in which a variable node corresponding to each bit of the code word and a check node corresponding to a parity check sum are connected by branches. Implemented based on algorithm. As a message passing algorithm, a Sum-Product algorithm and a Min-Sum algorithm are known.

Sum−Productアルゴリズムの1つとして、受信シンボルに対応した対数尤度比λn及び事前値対数比βmnに基づくギャラガー関数fに従って外部値対数比αmnを更新しつつ、パリティ検査を行なうようにしたものが知られている(特許文献1の段落[0036]〜[0061]の記載参照)。このSum−Productアルゴリズムにづく復号処理では、上記した外部値対数比αmnに従って事前値対数比βmnを更新しつつ、この外部値対数比αmnと対数尤度比λnとを用いて、複数の符号で構成される1次推定語を生成し、これら1次推定語のパリティ検査を行なう。パリティ検査によってシンドロームが0とならない場合には1次推定語に誤りがあると判断し、上記した処理を繰返し実行する。この処理の繰返し回数が所定値に到達すると、そのときの1次推定語を最終的な復号語として出力する。   As one of the Sum-Product algorithms, a parity check is performed while updating the external value log ratio αmn according to the Gallager function f based on the log likelihood ratio λn and the prior value log ratio βmn corresponding to the received symbol. It is known (see paragraphs [0036] to [0061] of Patent Document 1). In the decoding process based on the Sum-Product algorithm, the prior value log ratio βmn is updated according to the external value logarithmic ratio αmn described above, and a plurality of codes are used by using the external value logarithmic ratio αmn and the log likelihood ratio λn. Generated primary estimated words are generated, and parity check of these primary estimated words is performed. If the syndrome does not become 0 by the parity check, it is determined that there is an error in the primary estimation word, and the above processing is repeatedly executed. When the number of repetitions of this process reaches a predetermined value, the primary estimated word at that time is output as the final decoded word.

また、Sum−Productアルゴリズムで用いられる関数を近似した簡易な数式のみでギャラガー関数fに従った処理を実現する処理として、Min−Sumアルゴリズムが提案されている。このMin−Sumアルゴリズムの1つとして、外部値対数比αmnを、ギャラガー関数fにて表される複数の変数値中における最小値及びこの最小値の次に小なる最小値(以下、次最小値と称する)で近似するようにしたものが提案されている(特許文献1の段落[0063]〜[0082]の記載参照)。したがって、このMin−Sumアルゴリズムを採用してLDPCデータを復号するには、複数の変数値の系列中から最小値と次最小値とを夫々検出する最小値検出回路が必要となる。   In addition, a Min-Sum algorithm has been proposed as a process for realizing a process according to the Gallager function f using only a simple mathematical expression approximating a function used in the Sum-Product algorithm. As one of the Min-Sum algorithms, an external value logarithmic ratio αmn is set to a minimum value among a plurality of variable values represented by the Gallagher function f and a minimum value (hereinafter referred to as the next minimum value) next to the minimum value. (Refer to the description of paragraphs [0063] to [0082] of Patent Document 1). Accordingly, in order to decode LDPC data using this Min-Sum algorithm, a minimum value detection circuit for detecting the minimum value and the next minimum value from a series of a plurality of variable values is required.

この際、複数の変数値の系列中から次最小値を検出するには、先ず、変数値の系列中から最小値を検出し(第1段目)、この最小値に対応した変数値をマスクした状態で、再びこの変数値の系列中から最小値の検出を行う(第2段目)。   In this case, in order to detect the next minimum value from a series of variable values, first, the minimum value is detected from the series of variable values (first stage), and the variable value corresponding to the minimum value is masked. In this state, the minimum value is detected again from the series of variable values (second stage).

従って、外部値対数比αmnの絶対値Rmを更新する度に、上記した如き2段階に亘る最小値検出処理を実行しなければならない為、誤り訂正処理に時間が掛かるという問題が生じた。   Therefore, every time the absolute value Rm of the external value logarithmic ratio αmn is updated, the above-described two-stage minimum value detection process must be executed, which causes a problem that the error correction process takes time.

特開2007−306495号公報JP 2007-306495 A

本願発明は、上記の如き問題を解決すべく為されたものであり、複数のデータ値の内から最小値及びこの最小値の次に小なる次最小値を高速に検出することが可能な最小値検出回路及び最小値検出方法を提供することである。   The present invention has been made to solve the above-described problem, and is a minimum capable of detecting a minimum value and a next minimum value next to the minimum value among a plurality of data values at high speed. A value detection circuit and a minimum value detection method are provided.

本発明による最小値検出回路は、複数のデータ値の内から最小値及び当該最小値の次に小なる次最小値を夫々検出する最小値検出回路であって、前記データ値の内の第1のデータ値と第2のデータ値とを大小比較して小なる方を第1値、大なる方を第2値とする第1比較部と、前記データ値の内の第3のデータ値と第4のデータ値とを大小比較して小なる方を第3値、大なる方を第4値とする第2比較部と、前記第1値及び前記第3値の内で小なる方を前記第1〜第4のデータ値における最小値とすると共に、前記第1値及び前記第3値の内の大なる方を第1の次最小値候補とし、前記第1値が前記第3値より小なる場合には前記第2値を第2の次最小値候補とする一方、前記第1値が前記第3値より大なる場合には前記第4値を前記第2の次最小値候補とし、前記第1の次最小値候補及び前記第2の次最小値候補の内で小なる方を前記第1〜第4のデータ値における次最小値とする判定部と、を有する。   A minimum value detection circuit according to the present invention is a minimum value detection circuit that detects a minimum value and a next minimum value next to the minimum value from among a plurality of data values, and includes a first value of the data values. A first comparison unit that compares the data value of the first data value with the second data value and sets a smaller value as a first value and a larger value as a second value; and a third data value of the data values; A second comparison unit that compares the fourth data value with the third value and sets the smaller value as the third value and the larger value as the fourth value, and the smaller of the first value and the third value. The minimum value among the first to fourth data values is set, and the larger one of the first value and the third value is set as a first next minimum value candidate, and the first value is the third value. If it is smaller, the second value is set as the second next minimum candidate, while if the first value is larger than the third value, the fourth value is changed to the second value. A determination unit that determines a minimum value candidate and sets the smaller one of the first and second next minimum value candidates as the next minimum value in the first to fourth data values. .

本発明による最小値検出方法は、複数のデータ値の内から最小値及び当該最小値の次に小なる次最小値を夫々検出する最小値検出方法であって、前記データ値各々の内の第1のデータ値と第2のデータ値とを大小比較して小なる方を第1値、大なる方を第2値とすると共に、前記データ値各々の内の第3のデータ値と第4のデータ値とを大小比較して小なる方を第3値、大なる方を第4値とする第1ステップと、前記第1値及び前記第3値の内で小なる方を前記第1〜第4のデータ値における最小値とすると共に、前記第1値及び前記第3値の内の大なる方を第1の次最小値候補とし、前記第1値が前記第3値より小なる場合には前記第2値を第2の次最小値候補とする一方、前記第1値が前記第3値より大なる場合には前記第4値を前記第2の次最小値候補とし、前記第1の次最小値候補及び前記第2の次最小値候補の内で小なる方を前記第1〜第4のデータ値における次最小値とする第2ステップと、を有する。   A minimum value detection method according to the present invention is a minimum value detection method for detecting a minimum value and a next minimum value next to the minimum value from among a plurality of data values, respectively. The first data value and the second data value are compared in magnitude, and the smaller one is the first value, the larger one is the second value, and the third data value and the fourth data value of each of the data values are the fourth value. A first step in which the smaller value is compared with the third data value and the smaller value is the third value and the larger value is the fourth value, and the smaller one of the first value and the third value is the first value. The minimum value in the fourth data value is set, and the larger one of the first value and the third value is set as the first next minimum value candidate, and the first value is smaller than the third value. In this case, the second value is set as a second next minimum candidate, and when the first value is greater than the third value, the fourth value is set to the second value. A second step of setting a smaller one of the first and second next minimum value candidates as a next minimum value in the first to fourth data values; Have.

本発明においては、第1のデータ値と第2のデータ値とを大小比較して小なる方を第1値、大なる方を第2値とすると共に、第3のデータ値と第4のデータ値とを大小比較して小なる方を第3値、大なる方を第4値とし、上記第1値及び第3値の内で小なる方を第1〜第4のデータ値における最小値とする。更に、上記第1値及び第3値の内の大なる方を第1の次最小値候補とし、この第1値が第3値より小なる場合には第2値を第2の次最小値候補とする一方、第1値が第3値より大なる場合には第4値を第2の次最小値候補とし、第1の次最小値候補及び第2の次最小値候補の内で小なる方を第1〜第4のデータ値における最小値の次に小なる次最小値としている。   In the present invention, the first data value and the second data value are compared in magnitude, and the smaller one is set as the first value, the larger one is set as the second value, and the third data value and the fourth data value are compared. Comparing the data values with each other, the smaller one is the third value, the larger one is the fourth value, and the smaller one of the first and third values is the smallest of the first to fourth data values. Value. Further, the larger one of the first value and the third value is set as the first next minimum value candidate, and when the first value is smaller than the third value, the second value is set as the second next minimum value. On the other hand, if the first value is larger than the third value, the fourth value is set as the second next minimum value candidate, and the first next minimum value candidate and the second next minimum value candidate are smaller. Is the next minimum value that is the next smallest value after the minimum value in the first to fourth data values.

かかる最小値検出処理によれば、データ値各々の内から最小値を検出し、この最小値に対応したデータ値をマスクした状態で再びデータ値各々の内から最小値を検出し、これを次最小値とする従来の最小値検出回路に比して、高速に複数のデータ値の内から最小値及び次最小値を検出することが可能となる。   According to such minimum value detection processing, the minimum value is detected from each of the data values, and the minimum value is detected again from each of the data values in a state where the data value corresponding to the minimum value is masked. Compared to the conventional minimum value detection circuit that sets the minimum value, the minimum value and the next minimum value can be detected from a plurality of data values at high speed.

本発明による最小値検出回路の構成の一例を示すブロック図である。It is a block diagram which shows an example of a structure of the minimum value detection circuit by this invention. コンパレータセレクタの内部構成を示すブロック図である。It is a block diagram which shows the internal structure of a comparator selector. 最小値次最小値判定部の内部構成を示すブロック図である。It is a block diagram which shows the internal structure of the minimum value order minimum value determination part. 最小値検出回路の構成の他の一例を示すブロック図である。It is a block diagram which shows another example of a structure of the minimum value detection circuit. 図4に示す最小値検出回路の変形例を示す図である。FIG. 5 is a diagram showing a modification of the minimum value detection circuit shown in FIG. 4.

本発明においては、第1のデータ値と第2のデータ値とを大小比較して小なる方を第1値、大なる方を第2値とすると共に、データ値各々の内の第3のデータ値と第4のデータ値とを大小比較して小なる方を第3値、大なる方を第4値とする。この際、上記第1値及び第3値の内で小なる方を第1〜第4のデータ値における最小値とする。また、上記第1値及び第3値の内の大なる方を第1の次最小値候補とし、この第1値が第3値より小なる場合には第2値を第2の次最小値候補とする一方、第1値が第3値より大なる場合には第4値を第2の次最小値候補とする。この際、第1の次最小値候補及び第2の次最小値候補の内で小なる方を第1〜第4のデータ値における次最小値とする。   In the present invention, the first data value and the second data value are compared in size, and the smaller one is set as the first value, and the larger one is set as the second value. The data value and the fourth data value are compared in size, and the smaller value is the third value, and the larger value is the fourth value. At this time, the smaller one of the first value and the third value is set as the minimum value in the first to fourth data values. Further, the larger one of the first value and the third value is set as the first next minimum value candidate, and when the first value is smaller than the third value, the second value is set as the second next minimum value. On the other hand, if the first value is larger than the third value, the fourth value is set as the second next minimum value candidate. At this time, the smaller one of the first and second next minimum value candidates is set as the next minimum value in the first to fourth data values.

図1は、本発明による最小値検出回路の基本となる構成を示すブロック図である。   FIG. 1 is a block diagram showing a basic configuration of a minimum value detection circuit according to the present invention.

図1において、コンパレータセレクタ11及び12は共に図2に示す如き内部構成を有する。   In FIG. 1, both comparator selectors 11 and 12 have an internal configuration as shown in FIG.

図2において、比較器101は、入力端子aに供給されたデータの値と、入力端子bに供給されたデータの値との大小比較を行い、その大小比較結果に応じた比較結果信号CM1をセレクタ102に供給する。セレクタ102は、入力端子a及びbの内で入力端子aに供給されたデータ値の方が小であることを示す比較結果信号CM1が供給された場合には、入力端子aに供給されたデータ値を暫定最小値M1として出力すると共に、入力端子bに供給されたデータ値を暫定次最小値M2として出力する。一方、入力端子a及びbの内で入力端子bに供給されたデータ値の方が小であることを示す比較結果信号CM1が供給された場合には、セレクタ102は、入力端子bに供給されたデータ値を暫定最小値M1として出力すると共に、入力端子aに供給されたデータ値を暫定次最小値M2として出力する。尚、セレクタ102は、入力端子a及びbに夫々供給されたデータ値が同一値である場合には、その値を暫定最小値M1及び暫定次最小値M2として出力する。   In FIG. 2, the comparator 101 compares the value of the data supplied to the input terminal a with the value of the data supplied to the input terminal b, and generates a comparison result signal CM1 corresponding to the size comparison result. Supply to selector 102. The selector 102 receives the data supplied to the input terminal a when the comparison result signal CM1 indicating that the data value supplied to the input terminal a is smaller of the input terminals a and b is supplied. The value is output as the temporary minimum value M1, and the data value supplied to the input terminal b is output as the temporary minimum value M2. On the other hand, when the comparison result signal CM1 indicating that the data value supplied to the input terminal b is smaller among the input terminals a and b is supplied, the selector 102 is supplied to the input terminal b. The output data value is output as the provisional minimum value M1, and the data value supplied to the input terminal a is output as the provisional next minimum value M2. When the data values supplied to the input terminals a and b are the same value, the selector 102 outputs the values as the temporary minimum value M1 and the temporary next minimum value M2.

かかる構成により、コンパレータセレクタ11は、データ値X及びXの内で小なる方を暫定最小値M1として最小値・次最小値判定部21の入力端子A1に供給すると共に、データ値X及びXの内で大なる方を暫定次最小値M2として最小値・次最小値判定部21の入力端子A2に供給する。 With this configuration, the comparator selector 11 supplies the smaller one of the data values X 0 and X 1 as the provisional minimum value M 1 A to the input terminal A 1 of the minimum value / next minimum value determination unit 21 and the data value X 0 and supplies it to the input terminal A2 of the minimum and the next minimum value determining unit 21 a large becomes better among X 1 as a provisional next minimum value M2 a.

コンパレータセレクタ12は、データ値X及びXの内で小なる方を暫定最小値M1として最小値・次最小値判定部21の入力端子B1に供給すると共に、データ値X及びXの内で大なる方を暫定次最小値M2として最小値・次最小値判定部21の入力端子B2に供給する。 The comparator selector 12 supplies the smaller one of the data values X 2 and X 3 as the provisional minimum value M 1 B to the input terminal B 1 of the minimum value / next minimum value determination unit 21 and the data values X 3 and X 3. supplied to the input terminal B2 of the minimum and the next minimum value determining unit 21 a large becomes better among the provisional next minimum value M2 B.

最小値・次最小値判定部21は、図3に示す如き内部構成を有する。   The minimum value / next minimum value determination unit 21 has an internal configuration as shown in FIG.

図3において、比較器201は、入力端子A1に供給されたデータ値と、入力端子B1に供給されたデータ値との大小比較を行い、その大小比較結果に応じた比較結果信号CM2をセレクタ203〜205の各々に供給する。セレクタ203は、かかる比較結果信号CM2が、入力端子A1に供給されたデータ値の方が入力端子B1に供給されたデータ値より小であることを示す場合には、入力端子A1に供給されたデータ値を、4個のデータ値X〜Xの中で最も小なる値を暫定的に示す暫定最小値M1として出力する。一方、この比較結果信号CM2が、入力端子A1に供給されたデータ値よりも入力端子B1に供給されたデータ値の方が小である又は両者が同一であることを示す場合には、セレクタ203は、入力端子B1に供給されたデータ値を上記暫定最小値M1として出力する。 In FIG. 3, the comparator 201 compares the data value supplied to the input terminal A1 with the data value supplied to the input terminal B1, and selects the comparison result signal CM2 corresponding to the size comparison result with the selector 203. To each of -205. The selector 203 is supplied to the input terminal A1 when the comparison result signal CM2 indicates that the data value supplied to the input terminal A1 is smaller than the data value supplied to the input terminal B1. the data value, and outputs the smallest becomes the value in the four data values X 0 to X 4 as temporary minimum value M1 shown tentatively. On the other hand, if the comparison result signal CM2 indicates that the data value supplied to the input terminal B1 is smaller than or equal to the data value supplied to the input terminal A1, the selector 203 Outputs the data value supplied to the input terminal B1 as the provisional minimum value M1.

すなわち、セレクタ203は、入力端子A1に供給されたデータ値及び入力端子B1に供給されたデータ値の内で小なる方を、上記データ値X〜Xの内で最も小なる値を示す最小値M1として出力するのである。 That is, the selector 203 shows the smallest value among the data values X 0 to X 3 whichever is smaller between the data value supplied to the input terminal A 1 and the data value supplied to the input terminal B 1. It is output as the minimum value M1.

セレクタ204は、比較結果信号CM2が、入力端子A1に供給されたデータ値が入力端子B1に供給されたデータ値以上であることを示す場合には、入力端子A1に供給されたデータ値を次最小値候補M2aとして比較器202及びセレクタ206の各々に供給する。一方、この比較結果信号CM2が、入力端子A1に供給されたデータ値よりも入力端子B1に供給されたデータ値の方が大であることを示す場合には、セレクタ204は、入力端子B1に供給されたデータ値を次最小値候補M2aとして比較器202及びセレクタ206の各々に供給する。   When the comparison result signal CM2 indicates that the data value supplied to the input terminal A1 is greater than or equal to the data value supplied to the input terminal B1, the selector 204 follows the data value supplied to the input terminal A1. The minimum value candidate M2a is supplied to each of the comparator 202 and the selector 206. On the other hand, when the comparison result signal CM2 indicates that the data value supplied to the input terminal B1 is larger than the data value supplied to the input terminal A1, the selector 204 is connected to the input terminal B1. The supplied data value is supplied to each of the comparator 202 and the selector 206 as the next minimum value candidate M2a.

すなわち、セレクタ204は、入力端子A1に供給されたデータ値及び入力端子B1に供給されたデータ値各々の内で大なる方を上記次最小値候補M2aとして比較器202及びセレクタ206の各々に供給するのである。   That is, the selector 204 supplies the larger one of the data value supplied to the input terminal A1 and the data value supplied to the input terminal B1 to the comparator 202 and the selector 206 as the next minimum value candidate M2a. To do.

セレクタ205は、上記比較結果信号CM2が、入力端子B1に供給されたデータ値が入力端子A1に供給されたデータ値以下であることを示す場合には、入力端子B2に供給されたデータ値を次最小値候補M2bとして比較器202及びセレクタ206の各々に供給する。一方、この比較結果信号CM2が、入力端子B1に供給されたデータ値が入力端子A1に供給されたデータ値よりも大であることを示す場合には、セレクタ205は、入力端子A2に供給されたデータ値を次最小値候補M2bとして比較器202及びセレクタ206の各々に供給する。   When the comparison result signal CM2 indicates that the data value supplied to the input terminal B1 is less than or equal to the data value supplied to the input terminal A1, the selector 205 sets the data value supplied to the input terminal B2 to the selector 205. The next minimum value candidate M2b is supplied to each of the comparator 202 and the selector 206. On the other hand, when the comparison result signal CM2 indicates that the data value supplied to the input terminal B1 is larger than the data value supplied to the input terminal A1, the selector 205 is supplied to the input terminal A2. The obtained data value is supplied to each of the comparator 202 and the selector 206 as the next minimum value candidate M2b.

比較器202は、次最小値候補M2aと、次最小値候補M2bとの大小比較を行い、その大小比較結果を示す比較結果信号CM3をセレクタ206に供給する。   The comparator 202 compares the next minimum value candidate M2a with the next minimum value candidate M2b, and supplies a comparison result signal CM3 indicating the result of the size comparison to the selector 206.

セレクタ206は、かかる比較結果信号CM3が、次最小値候補M2aよりも次最小値候補M2bが小であることを示す場合には、次最小値候補M2a及びM2bの内から次最小値候補M2bを選択しこれを暫定次最小値M2として出力する。一方、比較結果信号CM3が、次最小値候補M2bよりも次最小値候補M2aが小であることを示す場合には、セレクタ206は、次最小値候補M2a及びM2bの内から次最小値候補M2aを選択しこれを暫定次最小値M2として出力する。   When the comparison result signal CM3 indicates that the next minimum value candidate M2b is smaller than the next minimum value candidate M2a, the selector 206 selects the next minimum value candidate M2b from the next minimum value candidates M2a and M2b. This is selected and output as the provisional next minimum value M2. On the other hand, when the comparison result signal CM3 indicates that the next minimum value candidate M2a is smaller than the next minimum value candidate M2b, the selector 206 selects the next minimum value candidate M2a from the next minimum value candidates M2a and M2b. Is selected and output as the provisional next minimum value M2.

すなわち、セレクタ206は、次最小値候補M2a及び次最小値候補M2bの内で小なる方を、上記データ値X〜Xの内で第2番目に小なる値を暫定的に示す暫定次最小値M2として出力するのである。 That is, the selector 206, the one to be small within the next minimum value candidate M2a and next minimum value candidate M2b, provisional next showing tentatively small becomes value to the second among the data values X 0 to X 3 It is output as the minimum value M2.

このように、最小値・次最小値判定部21では、その入力端子A1、A2、B1及びB2に供給されたデータ値の大小関係に基づき、以下の如く、暫定最小値M1、次最小値候補M2a及びM2b、暫定次最小値M2の各々を検出する。   As described above, the minimum value / next minimum value determination unit 21 based on the magnitude relationship between the data values supplied to the input terminals A1, A2, B1 and B2, as described below, the provisional minimum value M1 and the next minimum value candidate. Each of M2a and M2b and provisional next minimum value M2 is detected.

M1 :A1及びB1の内の小なる方
M2a:A1及びB1の内の大なる方
M2b:A1<B1の場合にはA2、A1B1の場合にはB2
M2:M2a及びM2bの内の小なる方
M1: the smaller of A1 and B1 M2a: the larger of A1 and B1 M2b: A2 if A1 <B1, B2 if A1 > B1
M2: The smaller of M2a and M2b

ここで、図1に示すように、最小値・次最小値判定部21の入力端子A1、A2、B1及びB2の各々には、コンパレータセレクタ11から供給された暫定最小値M1及び暫定次最小値M2、コンパレータセレクタ12から供給された暫定最小値M1及び暫定次最小値M2の各々が、以下の如く供給される。 Here, as shown in FIG. 1, the provisional minimum value M1 A and provisional next minimum supplied from the comparator selector 11 are respectively input to the input terminals A1, A2, B1, and B2 of the minimum value / next minimum value determination unit 21. Each of the value M2 A , the provisional minimum value M1 B and the provisional next minimum value M2 B supplied from the comparator selector 12 is supplied as follows.

A1:暫定最小値M1
A2:暫定次最小値M2
B1:暫定最小値M1
B2:暫定次最小値M2
A1: Provisional minimum value M1 A
A2: Provisional minimum value M2 A
B1: Provisional minimum value M1 B
B2: Provisional next minimum value M2 B

この際、暫定最小値M1はデータ値X及びXの内の小なる方の値であり、暫定次最小値M2はデータ値X及びXの内の大なる方の値である。また、暫定最小値M1はデータ値X及びXの内の小なる方の値であり、暫定次最小値M2はデータ値X及びXの内の大なる方の値である。 In this case, temporary minimum value M1 A is small becomes better values for of the data value X 0 and X 1, provisional next minimum value M2 A in large becomes better value of the data value X 0 and X 1 is there. Also, temporary minimum value M1 B is small becomes better values for of the data value X 2 and X 3, the provisional next minimum value M2 B is large becomes better value of the data value X 2 and X 3 .

よって、最小値・次最小値判定部21は、データ値X〜Xの内で最も小なる値を暫定的に示す暫定最小値M1をそのまま最小値として出力すると共に、データ値X〜Xの内で第2番目に小なる値を示す暫定次最小値M2をそのまま次最小値として出力する。 Therefore, the minimum value / next minimum value determination unit 21 outputs the temporary minimum value M1 temporarily indicating the smallest value among the data values X 0 to X 3 as the minimum value as it is, and also outputs the data value X 0 to the provisional next minimum value M2 that indicates the small becomes value to the 2nd of the X 3 directly outputs the next minimum value.

以上の如く、図1に示す最小値検出回路においては、先ず、第1比較部(11)により、複数のデータ値各々の内の第1及び第2のデータ値(X、X)同士を大小比較して、小なる方を第1値(M1)、大なる方を第2値(M2)とする。更に、第2比較部(12)により、第3及び第4のデータ値(X、X)同士を大小比較して、小なる方を第1値(M1)、大なる方を第2値(M2)とする。次に、最小値・次最小値判定部(21)により、上記第1値及び第3値の内で小なる方を第1〜第4のデータ値における最小値とする。また、この最小値・次最小値判定部(21)により、上記第1値及び第3値の内の大なる方を第1の次最小値候補(M2a)とし、この第1値が第3値より小なる場合には第2値を第2の次最小値候補(M2b)とする一方、第1値が第3値より大なる場合には第4値を第2の次最小値候補(M2b)とする。この際、最小値・次最小値判定部(21)では、第1の次最小値候補(M2a)及び第2の次最小値候補(M2b)の内で小なる方を第1〜第4のデータ値における次最小値としている。 As described above, in the minimum value detection circuit shown in FIG. 1, first, the first comparison unit (11) first and second data values (X 0 , X 1 ) of each of the plurality of data values are compared with each other. Are compared to each other, and the smaller one is the first value (M1 A ), and the larger one is the second value (M2 A ). Further, the second comparison unit (12) compares the third and fourth data values (X 2 , X 3 ) with each other, the smaller one is the first value (M1 B ), and the larger one is the first value. It is assumed to be binary (M2 B ). Next, the minimum value / next minimum value determination unit (21) sets the smaller one of the first value and the third value as the minimum value in the first to fourth data values. Further, the minimum value / next minimum value determination unit (21) sets the larger one of the first value and the third value as the first next minimum value candidate (M2a), and the first value is the third value. When the value is smaller than the value, the second value is set as the second next minimum value candidate (M2b), while when the first value is larger than the third value, the fourth value is set as the second next minimum value candidate ( M2b). At this time, in the minimum value / next minimum value determination unit (21), the smaller of the first next minimum value candidate (M2a) and the second next minimum value candidate (M2b) is the first to fourth. It is the next minimum value in the data value.

ここで、図1に示す最小値検出回路における各コンパレータセレクタは、図2に示す如く1段分の2入力比較器(101)と、1段分の2入力セレクタ(102)とからなる。また、最小値・次最小値判定部は、図3に示す如く2段分の2入力比較器(201、202)と、2段分の2入力セレクタ(203〜206)とからなる。この際、2入力比較器(101、201、202)単独で費やされる処理時間をT、2入力セレクタ(102、203〜206)単独で費やされる処理時間をTとすると、コンパレータセレクタ11、12では処理時間(T+T)、最小値・次最小値判定部21では処理時間(2T+2T)が費やされる。つまり、図1に示す最小値検出回路では、入力された4個のデータ値X〜Xに対して、処理時間(3T+3T)を費やすことにより最小値及び次最小値が得られるのである。 Here, each comparator selector in the minimum value detection circuit shown in FIG. 1 includes a two-input comparator (101) for one stage and a two-input selector (102) for one stage as shown in FIG. Further, the minimum value / next minimum value determination unit includes two stages of 2-input comparators (201, 202) and two stages of 2-input selectors (203 to 206) as shown in FIG. At this time, if the processing time consumed by the two-input comparators (101, 201, 202) alone is T C , and the processing time spent by the two-input selectors (102, 203-206) alone is T S , the comparator selector 11, 12, the processing time (T C + T S), minimum and next minimum value determining unit 21 in the processing time (2T C + 2T S) is spent. That is, in the minimum value detection circuit shown in FIG. 1, the minimum value and the next minimum value are obtained by spending the processing time (3T C + 3T S ) for the four input data values X 0 to X 3 . It is.

これに対して、従来の最小値検出回路では、先ず、データ値X〜Xから最小値を検出し、この最小値に対応したデータ値Xをマスクした状態で再びデータ値X〜X中から最小値を検出し、これを次最小値としている。つまり、従来の最小値検出回路では、データ値X〜X中から最小値を検出する際の処理時間(2T+2T)と、最小値に対応したデータ値Xをマスクする際に費やされる処理時間Tと、データ値Xをマスクした状態で再びデータ値X〜X中から最小値を検出する際の処理時間(2T+2T)との合計時間(4T+4T+T)を経て最小値及び次最小値が求まる。 In contrast, in the conventional minimum value detecting circuit, first, detects a minimum value from the data value X 0 to X 3, again the data value X 0 to X while masking the data value X corresponding to this minimum value The minimum value is detected from 3 and this is set as the next minimum value. That is, in the conventional minimum value detecting circuit, spent during the masking time (2T C + 2T S), the data value X corresponding to the minimum value in detecting the minimum value from the data value X 0 to X 3 The total time (4T C + 4T S + T) of the processing time T M to be detected and the processing time (2T C + 2T S ) when the minimum value is detected again from the data values X 0 to X 3 while masking the data value X The minimum value and the next minimum value are obtained through M ).

よって、図1に示す最小値検出回路によれば、従来のものに比して高速に4つのデータ値X〜Xの内から最小値及び次最小値を検出することが可能となる。 Therefore, according to the minimum value detection circuit shown in FIG. 1, it is possible to detect the minimum value and the next minimum value from the four data values X 0 to X 3 at a higher speed than the conventional one.

尚、図1に示す最小値検出回路では、4つのデータ値X〜Xの内から最小値及び次最小値を検出するものであるが、これを複数個組み合わせることにより、4・2n−1(nは自然数)個のデータ値の中から最小値及び次最小値を検出する最小値検出回路を構築することも可能である。 In the minimum value detection circuit shown in FIG. 1, the minimum value and the next minimum value are detected from the four data values X 0 to X 3. By combining a plurality of these values, 4 · 2 n It is also possible to construct a minimum value detection circuit that detects a minimum value and a next minimum value from −1 (n is a natural number) data values.

図4は、16個のデータ値X〜X15の内から最小値及び次最小値の検出を行う最小値検出回路の構成を示すブロック図である。 FIG. 4 is a block diagram showing a configuration of a minimum value detection circuit that detects the minimum value and the next minimum value from the 16 data values X 0 to X 15 .

図4において、コンパレータセレクタ11〜18の各々は同一の内部構成、つまり夫々が図2に示す内部構成を有する。又、最小値・次最小値判定部21〜27の各々は同一の内部構成、つまり夫々が図3に示す如き内部構成を有する。   In FIG. 4, each of comparator selectors 11-18 has the same internal configuration, that is, each has the internal configuration shown in FIG. Further, each of the minimum value / next minimum value determination units 21 to 27 has the same internal configuration, that is, each has the internal configuration as shown in FIG.

コンパレータセレクタ11は、データ値X及びXの内で小なる方を暫定最小値M1として最小値・次最小値判定部21の入力端子A1に供給すると共に、データ値X及びXの内で大なる方を暫定次最小値M2として最小値・次最小値判定部21の入力端子A2に供給する。コンパレータセレクタ12は、データ値X及びXの内で小なる方を暫定最小値M1として最小値・次最小値判定部21の入力端子B1に供給すると共に、データ値X及びXの内で大なる方を暫定次最小値M2として最小値・次最小値判定部21の入力端子B2に供給する。コンパレータセレクタ13は、データ値X及びXの内で小なる方を暫定最小値M1として最小値・次最小値判定部22の入力端子A1に供給すると共に、データ値X及びXの内で大なる方を暫定次最小値M2として最小値・次最小値判定部22の入力端子A2に供給する。コンパレータセレクタ14は、データ値X及びXの内で小なる方を暫定最小値M1として最小値・次最小値判定部22の入力端子B1に供給すると共に、データ値X及びX77の内で大なる方を暫定次最小値M2として最小値・次最小値判定部22の入力端子B2に供給する。コンパレータセレクタ15は、データ値X及びXの内で小なる方を暫定最小値M1として最小値・次最小値判定部23の入力端子A1に供給すると共に、データ値X及びXの内で大なる方を暫定次最小値M2として最小値・次最小値判定部23の入力端子A2に供給する。コンパレータセレクタ16は、データ値X10及びX11の内で小なる方を暫定最小値M1として最小値・次最小値判定部23の入力端子B1に供給すると共に、データ値X10及びX11の内で大なる方を暫定次最小値M2として最小値・次最小値判定部23の入力端子B2に供給する。コンパレータセレクタ17は、データ値X12及びX13の内で小なる方を暫定最小値M1として最小値・次最小値判定部24の入力端子A1に供給すると共に、データ値X12及びX13の内で大なる方を暫定次最小値M2として最小値・次最小値判定部24の入力端子A2に供給する。コンパレータセレクタ18は、データ値X14及びX15の内で小なる方を暫定最小値M1として最小値・次最小値判定部24の入力端子B1に供給すると共に、データ値X14及びX15の内で大なる方を暫定次最小値M2として最小値・次最小値判定部24の入力端子B2に供給する。 The comparator selector 11 supplies the smaller one of the data values X 0 and X 1 as the provisional minimum value M 1 A to the input terminal A 1 of the minimum value / next minimum value determination unit 21 and the data values X 0 and X 1. supplied to the input terminal A2 of the minimum and the next minimum value determining unit 21 a large becomes better among the provisional next minimum value M2 a. Comparator selector 12 supplies to the input terminal B1 of the minimum and the next minimum value determining unit 21 towards made small among the data values X 2 and X 3 as temporary minimum value M1 B, the data value X 2 and X 3 supplied to the input terminal B2 of the minimum and the next minimum value determining unit 21 a large becomes better among the provisional next minimum value M2 B. Comparator selector 13 supplies to the input terminal A1 of the minimum and the next minimum value determining unit 22 towards made small among the data values X 4 and X 5 as temporary minimum value M1 C, data value X 4 and X 5 supplied to the input terminal A2 of the minimum and the next minimum value determining unit 22 a large becomes better among the provisional next minimum value M2 C. The comparator selector 14 supplies the smaller one of the data values X 6 and X 7 as the provisional minimum value M 1 D to the input terminal B 1 of the minimum value / next minimum value determination unit 22, and the data values X 6 and X 77. supplied to the input terminal B2 of the minimum and the next minimum value determining unit 22 a large becomes better among the provisional next minimum value M2 D. Comparator selector 15 supplies to the input terminal A1 of the minimum and the next minimum value determining unit 23 to those who small among the data values X 8 and X 9 as temporary minimum value M1 E, data value X 8 and X 9 supplied to the input terminal A2 of the minimum and the next minimum value determining unit 23 a large becomes better among the provisional next minimum value M2 E. Comparator selector 16 supplies to the input terminal B1 of the minimum and the next minimum value determining unit 23 to those who small among the data values X 10 and X 11 as temporary minimum value M1 F, the data value X 10 and X 11 supplied to the input terminal B2 of the minimum and the next minimum value determining unit 23 a large becomes better among the provisional next minimum value M2 F. Comparator selector 17 supplies the data value X 12 and the input terminal A1 of the minimum and the next minimum value determining unit 24 small becomes better within a temporary minimum value M1 G of X 13, data value X 12 and X 13 supplied to the input terminal A2 of the minimum and the next minimum value determining unit 24 a large becomes better among the provisional next minimum value M2 G. The comparator selector 18 supplies the smaller one of the data values X 14 and X 15 as the provisional minimum value M 1 H to the input terminal B 1 of the minimum value / next minimum value determination unit 24, and the data values X 14 and X 15. supplied to the input terminal B2 of the minimum and the next minimum value determining unit 24 a large becomes better among the provisional next minimum value M2 H.

最小値・次最小値判定部21〜27の各々は、その入力端子A1、A2、B1及びB2に供給されたデータ値の大小関係に基づき、以下の如く、暫定最小値M1、次最小値候補M2a及びM2b、暫定次最小値M2を求める。   Each of the minimum value / next minimum value determination units 21 to 27 is based on the magnitude relationship between the data values supplied to the input terminals A1, A2, B1 and B2, as follows: M2a and M2b, and provisional next minimum value M2 are obtained.

M1 :A1及びB1の内の小なる方
M2a:A1及びB1の内の大なる方
M2b:A1<B1の場合にはA2、A1B1の場合にはB2
M2:M2a及びM2bの内の小なる方
M1: the smaller of A1 and B1 M2a: the larger of A1 and B1 M2b: A2 if A1 <B1, B2 if A1 > B1
M2: The smaller of M2a and M2b

図4に示すように、最小値・次最小値判定部21の入力端子A1、A2、B1及びB2の各々には、コンパレータセレクタ11から供給された暫定最小値M1及び暫定次最小値M2、コンパレータセレクタ12から供給された暫定最小値M1及び暫定次最小値M2の各々が、以下の如く供給される。 As shown in FIG. 4, each of the input terminals A1, A2, B1, and B2 of the minimum value / next minimum value determination unit 21 has a provisional minimum value M1 A and a provisional next minimum value M2 A supplied from the comparator selector 11. Each of the provisional minimum value M1 B and provisional next minimum value M2 B supplied from the comparator selector 12 is supplied as follows.

A1:暫定最小値M1
A2:暫定次最小値M2
B1:暫定最小値M1
B2:暫定次最小値M2
A1: Provisional minimum value M1 A
A2: Provisional minimum value M2 A
B1: Provisional minimum value M1 B
B2: Provisional next minimum value M2 B

この際、暫定最小値M1はデータ値X及びXの内の小なる方の値であり、暫定次最小値M2はデータ値X及びXの内の大なる方の値である。また、暫定最小値M1はデータ値X及びXの内の小なる方の値であり、暫定次最小値M2はデータ値X及びXの内の大なる方の値である。 In this case, temporary minimum value M1 A is small becomes better values for of the data value X 0 and X 1, provisional next minimum value M2 A in large becomes better value of the data value X 0 and X 1 is there. Also, temporary minimum value M1 B is small becomes better values for of the data value X 2 and X 3, the provisional next minimum value M2 B is large becomes better value of the data value X 2 and X 3 .

よって、最小値・次最小値判定部21は、データ値X〜Xの内で最も小なる値を暫定最小値M1、第2番目に小なる値を暫定次最小値M2として、夫々を最小値・次最小値判定部25の入力端子A1及びA2に供給する。 Therefore, the minimum value / next minimum value determination unit 21 sets the smallest value among the data values X 0 to X 3 as the provisional minimum value M1 J , and sets the second smallest value as the provisional next minimum value M2 J. These are supplied to the input terminals A1 and A2 of the minimum value / next minimum value determination unit 25, respectively.

また、図4に示されるように、最小値・次最小値判定部22の入力端子A1、A2、B1及びB2の各々には、コンパレータセレクタ13から供給された暫定最小値M1及び暫定次最小値M2、コンパレータセレクタ14から供給された暫定最小値M1及び暫定次最小値M2の各々が、以下の如く供給される。 Further, as shown in FIG. 4, the provisional minimum value M1 C and provisional next minimum supplied from the comparator selector 13 are respectively input to the input terminals A1, A2, B1, and B2 of the minimum value / next minimum value determination unit 22. Each of the value M2 C , the provisional minimum value M1 D and the provisional next minimum value M2 D supplied from the comparator selector 14 is supplied as follows.

A1:暫定最小値M1
A2:暫定次最小値M2
B1:暫定最小値M1
B2:暫定次最小値M2
A1: Provisional minimum value M1 C
A2: Provisional next minimum value M2 C
B1: Provisional minimum value M1 D
B2: Provisional next minimum value M2 D

この際、暫定最小値M1はデータ値X及びXの内の小なる方の値であり、暫定次最小値M2はデータ値X及びXの内の大なる方の値である。また、暫定最小値M1はデータ値X及びXの内の小なる方の値であり、暫定次最小値M2はデータ値X及びXの内の大なる方の値である。 In this case, temporary minimum value M1 C is small becomes better values for of the data value X 4 and X 5, provisional next minimum value M2 C at atmospheric made towards the value of the data value X 4 and X 5 is there. Also, temporary minimum value M1 D is small becomes better values for of the data value X 6 and X 7, provisional next minimum value M2 D is large becomes better value of the data value X 6 and X 7 .

よって、最小値・次最小値判定部22は、データ値X〜Xの内で最も小なる値を暫定最小値M1、第2番目に小なる値を暫定次最小値M2として、夫々を最小値・次最小値判定部25の入力端子B1及びB2に供給する。 Therefore, the minimum value / next minimum value determination unit 22 sets the smallest value among the data values X 4 to X 7 as the provisional minimum value M1 K and the second smallest value as the provisional next minimum value M2 K. These are supplied to the input terminals B1 and B2 of the minimum value / next minimum value determination unit 25, respectively.

また、図4に示されるように、最小値・次最小値判定部23の入力端子A1、A2、B1及びB2の各々には、コンパレータセレクタ15から供給された暫定最小値M1及び暫定次最小値M2、コンパレータセレクタ16から供給された暫定最小値M1及び暫定次最小値M2の各々が、以下の如く供給される。 Further, as shown in FIG. 4, the provisional minimum value M1 E and provisional order minimum supplied from the comparator selector 15 are respectively input to the input terminals A1, A2, B1, and B2 of the minimum value / next minimum value determination unit 23. The value M2 E , the provisional minimum value M1 F and the provisional next minimum value M2 F supplied from the comparator selector 16 are supplied as follows.

A1:暫定最小値M1
A2:暫定次最小値M2
B1:暫定最小値M1
B2:暫定次最小値M2
A1: Provisional minimum value M1 E
A2: Provisional next minimum value M2 E
B1: Provisional minimum value M1 F
B2: Provisional next minimum value M2 F

この際、暫定最小値M1はデータ値X及びXの内の小なる方の値であり、暫定次最小値M2はデータ値X及びXの内の大なる方の値である。また、暫定最小値M1はデータ値X10及びX11の内の小なる方の値であり、暫定次最小値M2はデータ値X10及びX11の内の大なる方の値である。 In this case, temporary minimum value M1 E is small becomes better values for of the data value X 8 and X 9, provisional next minimum value M2 E is large becomes better value of the data value X 8 and X 9 is there. Also, temporary minimum value M1 F is small becomes better values for of the data value X 10 and X 11, provisional next minimum value M2 F is large become better value of the data value X 10 and X 11 .

よって、最小値・次最小値判定部23は、データ値X〜X11の内で最も小なる値を暫定最小値M1、第2番目に小なる値を暫定次最小値M2として、夫々を最小値・次最小値判定部26の入力端子A1及びA2に供給する。 Therefore, the minimum value / next minimum value determination unit 23 sets the smallest value among the data values X 8 to X 11 as the provisional minimum value M1 L , and sets the second smallest value as the provisional next minimum value M2 L. These are supplied to the input terminals A1 and A2 of the minimum value / next minimum value determination unit 26, respectively.

また、図4に示されるように、最小値・次最小値判定部24の入力端子A1、A2、B1及びB2の各々には、コンパレータセレクタ17から供給された暫定最小値M1及び暫定次最小値M2、コンパレータセレクタ18から供給された暫定最小値M1及び暫定次最小値M2の各々が、以下の如く供給される。 Further, as shown in FIG. 4, the provisional minimum value M1 G and provisional order minimum supplied from the comparator selector 17 are respectively input to the input terminals A1, A2, B1, and B2 of the minimum value / next minimum value determination unit 24. Each of the value M2 G , the provisional minimum value M1 H and the provisional next minimum value M2 H supplied from the comparator selector 18 is supplied as follows.

A1:暫定最小値M1
A2:暫定次最小値M2
B1:暫定最小値M1
B2:暫定次最小値M2
A1: Provisional minimum value M1 G
A2: Provisional next minimum value M2 G
B1: Provisional minimum value M1 H
B2: Provisional minimum value M2 H

この際、暫定最小値M1はデータ値X12及びX13の内の小なる方の値であり、暫定次最小値M2はデータ値X12及びX13の内の大なる方の値である。また、暫定最小値M1はデータ値X14及びX15の内の小なる方の値であり、暫定次最小値M2はデータ値X14及びX15の内の大なる方の値である。 In this case, temporary minimum value M1 G is small becomes better values for of the data value X 12 and X 13, provisional next minimum value M2 G is large becomes better value of the data value X 12 and X 13 is there. Also, temporary minimum value M1 H is small becomes better values for of the data value X 14 and X 15, provisional next minimum value M2 H is large becomes better value of the data value X 14 and X 15 .

よって、最小値・次最小値判定部24は、データ値X12〜X15の内で最も小なる値を暫定最小値M1、第2番目に小なる値を暫定次最小値M2として、夫々を最小値・次最小値判定部26の入力端子B1及びB2に供給する。 Therefore, the minimum value / next minimum value determination unit 24 sets the smallest value among the data values X 12 to X 15 as the provisional minimum value M1 M , and sets the second smallest value as the provisional next minimum value M2 M. These are supplied to the input terminals B1 and B2 of the minimum value / next minimum value determination unit 26, respectively.

最小値・次最小値判定部25の入力端子A1、A2、B1及びB2の各々には、最小値・次最小値判定部21から供給された暫定最小値M1及び暫定次最小値M2、最小値・次最小値判定部22から供給された暫定最小値M1及び暫定次最小値M2の各々が、以下の如く供給される。 Each of the input terminals A1, A2, B1, and B2 of the minimum value / next minimum value determination unit 25 has a provisional minimum value M1 J and a provisional next minimum value M2 J supplied from the minimum value / next minimum value determination unit 21, Each of the provisional minimum value M1 K and the provisional next minimum value M2 K supplied from the minimum value / next minimum value determination unit 22 is supplied as follows.

A1:暫定最小値M1
A2:暫定次最小値M2
B1:暫定最小値M1
B2:暫定次最小値M2
A1: Provisional minimum value M1 J
A2: Provisional minimum value M2 J
B1: Provisional minimum value M1 K
B2: Provisional next minimum value M2 K

この際、暫定最小値M1は、データ値X〜Xの内で最も小なる値であり、暫定次最小値M2はデータ値X〜Xの内で第2番目に小なる値である。また、暫定最小値M1は、データ値X〜Xの内で最も小なる値であり、暫定次最小値M2はデータ値X〜Xの内で第2番目に小なる値である。 In this case, temporary minimum value M1 J is the smallest composed value of the data value X 0 to X 3, provisional next minimum value M2 J is small in the second-of the data value X 0 to X 3 Value. Also, temporary minimum value M1 K is the smallest composed value of the data value X 4 to X 7, provisional next minimum value M2 H becomes small to the second among the data value X 4 to X 7 value It is.

よって、最小値・次最小値判定部25は、データ値X〜Xの内で最も小なる値を暫定最小値M1、第2番目に小なる値を暫定次最小値M2として、夫々を最小値・次最小値判定部27の入力端子A1及びA2に供給する。 Therefore, the minimum value / next minimum value determination unit 25 sets the smallest value among the data values X 0 to X 7 as the provisional minimum value M1 N , and sets the second smallest value as the provisional next minimum value M2 N. These are supplied to the input terminals A1 and A2 of the minimum value / next minimum value determination unit 27, respectively.

最小値・次最小値判定部26の入力端子A1、A2、B1及びB2の各々には、最小値・次最小値判定部23から供給された暫定最小値M1及び暫定次最小値M2、最小値・次最小値判定部24から供給された暫定最小値M1及び暫定次最小値M2の各々が、以下の如く供給される。 Each of the input terminals A1, A2, B1, and B2 of the minimum value / next minimum value determination unit 26 has a provisional minimum value M1 L and a provisional next minimum value M2 L supplied from the minimum value / next minimum value determination unit 23, Each of provisional minimum value M1 M and provisional next minimum value M2 M supplied from minimum value / next minimum value determination unit 24 is supplied as follows.

A1:暫定最小値M1
A2:暫定次最小値M2
B1:暫定最小値M1
B2:暫定次最小値M2
A1: Provisional minimum value M1 L
A2: Provisional next minimum value M2 L
B1: Provisional minimum value M1 M
B2: Provisional next minimum value M2 M

この際、暫定最小値M1は、データ値X〜X11の内で最も小なる値であり、暫定次最小値M2はデータ値X〜X11の内で第2番目に小なる値である。また、暫定最小値M1は、データ値X12〜X15の内で最も小なる値であり、暫定次最小値M2はデータ値X12〜X15の内で第2番目に小なる値である。 At this time, the provisional minimum value M1 L is the smallest value among the data values X 8 to X 11 , and the provisional minimum value M2 L is the second smallest among the data values X 8 to X 11. Value. Also, temporary minimum value M1 M is the smallest composed value of the data value X 12 to X 15, provisional next minimum value M2 M becomes small to the second among the data value X 12 to X 15 value It is.

よって、最小値・次最小値判定部26は、データ値X〜X15の内で最も小なる値を暫定最小値M1、第2番目に小なる値を暫定次最小値M2として、夫々を最小値・次最小値判定部27の入力端子B1及びB2に供給する。 Therefore, the minimum value / next minimum value determination unit 26 sets the smallest value among the data values X 8 to X 15 as the provisional minimum value M1 N , and sets the second smallest value as the provisional next minimum value M2 N. These are supplied to the input terminals B1 and B2 of the minimum value / next minimum value determination unit 27, respectively.

最小値・次最小値判定部27の入力端子A1、A2、B1及びB2の各々には、最小値・次最小値判定部25から供給された暫定最小値M1及び暫定次最小値M2、最小値・次最小値判定部26から供給された暫定最小値M1及び暫定次最小値M2の各々が、以下の如く供給される。 The input terminals A1, A2, B1, and B2 of the minimum value / next minimum value determination unit 27 have provisional minimum values M1 N and provisional next minimum values M2 N supplied from the minimum value / next minimum value determination unit 25, Each of provisional minimum value M1 P and provisional next minimum value M2 P supplied from minimum value / next minimum value determination unit 26 is supplied as follows.

A1:暫定最小値M1
A2:暫定次最小値M2
B1:暫定最小値M1
B2:暫定次最小値M2
A1: Provisional minimum value M1 N
A2: Provisional next minimum value M2 N
B1: Provisional minimum value M1 P
B2: Provisional next minimum value M2 P

この際、暫定最小値M1は、データ値X〜Xの内で最も小なる値であり、暫定次最小値M2はデータ値X〜Xの内で第2番目に小なる値である。また、暫定最小値M1は、データ値X〜X15の内で最も小なる値であり、暫定次最小値M2はデータ値X〜X15の内で第2番目に小なる値である。 At this time, the provisional minimum value M1 N is the smallest value among the data values X 0 to X 7 , and the provisional next minimum value M 2 N is the second smallest among the data values X 0 to X 7. Value. Also, temporary minimum value M1 P is the smallest composed value of the data value X 8 to X 15, provisional next minimum value M2 P becomes small to the second among the data value X 8 to X 15 value It is.

その結果、最小値・次最小値判定部27は、データ値X〜X15の内で最も小なる値を示す暫定最小値M1を最終的な最小値として出力すると共に、データ値X〜X15の内で第2番目に小なる値を示す暫定次最小値M2を最終的な次最小値として出力する。 As a result, the minimum value / next minimum value determination unit 27 outputs the temporary minimum value M1 indicating the smallest value among the data values X 0 to X 15 as the final minimum value, and also outputs the data value X 0 to the provisional next minimum value M2 that indicates the small becomes value to the second among X 15 to output as the final next minimum.

ここで、図4に示す最小値検出回路において、コンパレータセレクタ11〜18では処理時間(T+T)、最小値・次最小値判定部21〜24では処理時間(2T+2T)、最小値・次最小値判定部25及び26では処理時間(2T+2T)、最小値・次最小値判定部27では処理時間(2T+2T)が費やされる。よって、図4に示す最小値検出回路では、入力された16個のデータ値X〜X15に対して、処理時間(7T+7T)を費やすことにより最小値及び次最小値が得られるのである。 Here, in the minimum value detection circuit shown in FIG. 4, the processing time (T C + T S ) in the comparator selectors 11 to 18 and the processing time (2T C + 2T S ) in the minimum value / next minimum value determination units 21 to 24 are minimum. The value / next minimum value determination units 25 and 26 spend processing time (2T C + 2T S ), and the minimum value / next minimum value determination unit 27 spends processing time (2T C + 2T S ). Therefore, in the minimum value detection circuit shown in FIG. 4, the minimum value and the next minimum value can be obtained by spending the processing time (7T C + 7T S ) for the 16 input data values X 0 to X 15 . It is.

これに対して、従来の最小値検出回路では、先ず、データ値X〜X15から最小値を検出し、この最小値に対応したデータ値Xをマスクした状態で再びデータ値X〜X15中から最小値を検出し、これを次最小値としている。つまり、従来の最小値検出回路では、データ値X〜X15中から最小値を検出する際の処理時間(4T+4T)と、最小値に対応したデータ値Xをマスクする際に費やされる処理時間Tと、データ値Xをマスクした状態で再びデータ値X〜X15中から最小値を検出する際の処理時間(4T+4T)との合計時間(8T+8T+T)を経て最小値及び次最小値が求まる。 In contrast, in the conventional minimum value detecting circuit, first, detects a minimum value from the data value X 0 to X 15, again the data value X 0 to X while masking the data value X corresponding to this minimum value The minimum value is detected from 15 and is set as the next minimum value. That is, in the conventional minimum value detecting circuit, spent during the masking time (4T C + 4T S), the data value X corresponding to the minimum value in detecting the minimum value from the data value X 0 to X 15 a processing time T M which again data value while masking the data value X X 0 to X 15 processing time for detecting a minimum value from among (4T C + 4T S) and the total time of (8T C + 8T S + T The minimum value and the next minimum value are obtained through M ).

よって、図4に示す最小値検出回路によれば、従来のものに比して高速に16個のデータ値X〜X15の内から最小値及び次最小値を検出することが可能となる。 Therefore, according to the minimum value detection circuit shown in FIG. 4, it is possible to detect the minimum value and the next minimum value from among the 16 data values X 0 to X 15 at a higher speed than the conventional one. .

従って、図1又は図4に示す最小値検出回路を、Min−Sumアルゴリズムを採用したLDPC復号器に搭載することにより、復号処理の高速化を図ることが可能となる。   Therefore, by mounting the minimum value detection circuit shown in FIG. 1 or FIG. 4 on an LDPC decoder that employs the Min-Sum algorithm, it is possible to speed up the decoding process.

すなわち、Min−Sumアルゴリズムを採用したLDPC復号器では、受信シンボルにノイズ情報を考慮した対数尤度比及び事前値対数比を用いたギャラガー関数に従って外部値対数比を更新しつつ、パリティ検査を行なう。この際、かかるLDPC復号器では、外部値対数比をギャラガー関数にて表される複数の変数値中における最小値及び次最小値で近似する。つまり、ギャラガー関数にて表される複数の変数値中から最小値及び次最小値を検出べく、図1又は図4に示す如き最小値検出回路が用いられる。例えば、ギャラガー関数にて表される複数の変数値の数が16個である場合には、図4に示す構造を有する最小値検出回路によって検出された最小値及び次最小値に基づき、外部値対数比が求まるのである。尚、ギャラガー関数にて表される複数の変数値の数が9〜15個である場合には、図4に示す構造を有する最小値検出回路を採用し、入力空き状態となるコンパレータセレクタの入力端子a又はbには、変数値の内の1つを共通に供給する。例えば、ギャラガー関数にて表される複数の変数値の数が12個である場合には、図5に示すように、各変数値に対応したデータ値X〜X11を夫々コンパレータセレクタ11〜16各々の入力端子a及びbに供給し、残りのコンパレータセレクタ17及び18各々の入力端子a及びbに、データ値X11を共通に供給する。 That is, in the LDPC decoder employing the Min-Sum algorithm, parity check is performed while updating the external value log ratio according to the Gallgarger function using the log likelihood ratio and the prior value log ratio in consideration of noise information in the received symbol. . At this time, in such an LDPC decoder, the external value logarithm ratio is approximated by the minimum value and the next minimum value among a plurality of variable values represented by the Gallagher function. That is, a minimum value detection circuit as shown in FIG. 1 or FIG. 4 is used to detect the minimum value and the next minimum value from a plurality of variable values represented by the Gallagher function. For example, when the number of variable values represented by the Gallagher function is 16, the external value is based on the minimum value and the next minimum value detected by the minimum value detection circuit having the structure shown in FIG. The log ratio is obtained. When the number of variable values represented by the Gallagher function is 9 to 15, the minimum value detection circuit having the structure shown in FIG. One of the variable values is commonly supplied to the terminal a or b. For example, when the number of variable values represented by the Gallagher function is 12, as shown in FIG. 5, the data values X 0 to X 11 corresponding to the variable values are respectively compared with the comparator selectors 11 to 11. 16 is supplied to each of the input terminals a and b, the remaining comparators selectors 17 and 18 each of the input terminals a and b, and supplies the data value X 11 in common.

尚、上記実施例においては、最小値及び次最小値の検出処理を図1〜図5に示す如きハードウェアで実現する際の動作を説明したが、図1〜図5に示される動作をソフトウェアにて実現するようにしても良い。ただし、図1〜図5に示されるが如きハードウェアで実現することにより、ソフトウェア構築した場合に比して高速な処理が為されるようになる。   In the above-described embodiment, the operation when the detection processing of the minimum value and the next minimum value is realized by hardware as shown in FIGS. 1 to 5 has been described. However, the operation shown in FIGS. You may make it implement | achieve in. However, by realizing the hardware as shown in FIGS. 1 to 5, high-speed processing can be performed as compared with the case where software is constructed.

11〜18 コンパレータセレクタ
21〜27 最小値・次最小値判定部
101、201、202 比較器
102、203〜206 セレクタ
11-18 Comparator selectors 21-27 Minimum value / next minimum value determination units 101, 201, 202 Comparator 102, 203-206 selector

Claims (6)

複数のデータ値の内から最小値及び当該最小値の次に小なる次最小値を夫々検出する最小値検出回路であって、
前記データ値の内の第1のデータ値と第2のデータ値とを大小比較して小なる方を第1値、大なる方を第2値とする第1比較部と、
前記データ値の内の第3のデータ値と第4のデータ値とを大小比較して小なる方を第3値、大なる方を第4値とする第2比較部と、
前記第1値及び前記第3値の内で小なる方を前記第1〜第4のデータ値における最小値とすると共に、前記第1値及び前記第3値の内の大なる方を第1の次最小値候補とし、前記第1値が前記第3値より小なる場合には前記第2値を第2の次最小値候補とする一方、前記第1値が前記第3値より大なる場合には前記第4値を前記第2の次最小値候補とし、前記第1の次最小値候補及び前記第2の次最小値候補の内で小なる方を前記第1〜第4のデータ値における次最小値とする判定部と、を有することを特徴とする最小値検出回路。
A minimum value detection circuit for detecting a minimum value and a next minimum value next to the minimum value among a plurality of data values,
A first comparison unit that compares the first data value and the second data value of the data values, and sets a smaller value as a first value and a larger value as a second value;
A second comparison unit that compares the third data value and the fourth data value of the data values and sets a smaller value as a third value and a larger value as a fourth value;
The smaller one of the first value and the third value is set as the minimum value in the first to fourth data values, and the larger one of the first value and the third value is the first value. If the first value is smaller than the third value, the second value is the second next minimum candidate, while the first value is greater than the third value. In this case, the fourth value is set as the second next minimum value candidate, and the smaller of the first next minimum value candidate and the second next minimum value candidate is the first to fourth data. And a determination unit for determining a next minimum value in the value.
前記データ値は、低密度パリティ検査符号をMin−Sumアルゴリズムに従って復号する復号器におけるギャラガー関数で表される複数の変数値であることを特徴とする請求項1記載の最小値検出回路。   2. The minimum value detection circuit according to claim 1, wherein the data values are a plurality of variable values represented by a Gallagher function in a decoder that decodes a low density parity check code according to a Min-Sum algorithm. 4n(nは2以上の整数)個のデータ値の内から最小値及び当該最小値の次に小なる次最小値を夫々検出する最小値検出回路であって、
前記4n個のデータ値を2つずつの2n個のグループに群分けし各グループ毎にデータ値同士の大小比較を行って小なる方を暫定最小値、大なる方を暫定次最小値として夫々出力する2n個の比較部と、
前記2n個の比較部を2つずつのn個のグループに群分けし各グループ毎に、前記比較部の一方から出力された前記暫定最小値及び前記暫定次最小値を夫々第1値及び第2値とし、前記比較部の他方から出力された前記暫定最小値及び前記暫定次最小値を夫々第3値及び第4値とし、前記第1値〜前記第4値の内から最小値及び次最小値を判定し、当該最小値及び次最小値を夫々暫定最小値及び暫定次最小値として中継出力するn個の初段判定部と、
前記n個の初段判定部を2つずつのn/2個のグループに群分けし各グループ毎に、前記初段判定部の一方から出力された前記暫定最小値及び前記暫定次最小値を夫々第1値及び第2値とし、前記初段判定部の他方から出力された前記暫定最小値及び前記暫定次最小値を夫々第3値及び第4値とし、前記第1値〜前記第4値の内から最小値及び次最小値を判定し、当該最小値及び次最小値を夫々暫定最小値及び暫定次最小値として中継出力するn/2個の次段判定部と、を含み、
前記初段判定部及び前記次段判定部の各々は、前記第1値及び前記第3値の内で小なる方を前記暫定最小値とすると共に、前記第1値及び前記第3値の内の大なる方を第1の次最小値候補とし、前記第1値が前記第3値より小なる場合には前記第2値を第2の次最小値候補とする一方、前記第1値が前記第3値より大なる場合には前記第4値を前記第2の次最小値候補とし、前記第1の次最小値候補及び前記第2の次最小値候補の内で小なる方を前記暫定次最小値とすることを特徴とする最小値検出回路。
A minimum value detection circuit that detects a minimum value and a next minimum value next to the minimum value from among 4n (n is an integer of 2 or more) data values,
The 4n data values are grouped into two 2n groups, and the data values are compared for each group. The smaller one is the provisional minimum value, and the larger one is the provisional next minimum value. 2n comparators to output,
The 2n comparison units are grouped into two n groups, and for each group, the provisional minimum value and the provisional minimum value output from one of the comparison units are respectively set to a first value and a first value. The temporary minimum value and the temporary next minimum value output from the other of the comparison unit are set as a third value and a fourth value, respectively, and the minimum value and the next value are selected from the first value to the fourth value. N first-stage determination units that determine a minimum value and relay-output the minimum value and the next minimum value as a temporary minimum value and a temporary next minimum value, respectively;
The n first-stage determination units are grouped into two n / 2 groups, and the provisional minimum value and the provisional minimum value output from one of the first-stage determination units are respectively determined for each group. 1st value and 2nd value, and the provisional minimum value and the provisional next minimum value output from the other of the first stage determination unit are respectively set as a 3rd value and a 4th value. N / 2 next-stage determination units that determine the minimum value and the next minimum value from the above, and relay output the minimum value and the next minimum value as the temporary minimum value and the temporary next minimum value, respectively,
Each of the first stage determination unit and the next stage determination unit sets the smaller one of the first value and the third value as the provisional minimum value, and among the first value and the third value, The larger one is set as the first next minimum value candidate, and when the first value is smaller than the third value, the second value is set as the second next minimum value candidate, while the first value is When the value is larger than the third value, the fourth value is set as the second next minimum value candidate, and the smaller of the first next minimum value candidate and the second next minimum value candidate is the provisional value. A minimum value detection circuit characterized by having a next minimum value.
前記データ値は、低密度パリティ検査符号をMin−Sumアルゴリズムに従って復号する復号器におけるギャラガー関数で表される複数の変数値であることを特徴とする請求項2記載の最小値検出回路。   3. The minimum value detection circuit according to claim 2, wherein the data value is a plurality of variable values represented by a Gallagher function in a decoder that decodes a low density parity check code according to a Min-Sum algorithm. 複数のデータ値の内から最小値及び当該最小値の次に小なる次最小値を夫々検出する最小値検出方法であって、
前記データ値各々の内の第1のデータ値と第2のデータ値とを大小比較して小なる方を第1値、大なる方を第2値とすると共に、前記データ値各々の内の第3のデータ値と第4のデータ値とを大小比較して小なる方を第3値、大なる方を第4値とする第1ステップと、
前記第1値及び前記第3値の内で小なる方を前記第1〜第4のデータ値における最小値とすると共に、前記第1値及び前記第3値の内の大なる方を第1の次最小値候補とし、前記第1値が前記第3値より小なる場合には前記第2値を第2の次最小値候補とする一方、前記第1値が前記第3値より大なる場合には前記第4値を前記第2の次最小値候補とし、前記第1の次最小値候補及び前記第2の次最小値候補の内で小なる方を前記第1〜第4のデータ値における次最小値とする第2ステップと、を有することを特徴とする最小値検出方法。
A minimum value detection method for detecting a minimum value and a next minimum value next to the minimum value from a plurality of data values, respectively,
The first data value and the second data value of each of the data values are compared in magnitude, and the smaller one is set as the first value and the larger one is set as the second value. A first step in which a third data value and a fourth data value are compared in magnitude and the smaller value is the third value and the larger data value is the fourth value;
The smaller one of the first value and the third value is set as the minimum value in the first to fourth data values, and the larger one of the first value and the third value is the first value. If the first value is smaller than the third value, the second value is the second next minimum candidate, while the first value is greater than the third value. In this case, the fourth value is set as the second next minimum value candidate, and the smaller of the first next minimum value candidate and the second next minimum value candidate is the first to fourth data. And a second step of setting a next minimum value in the value.
前記データ値は、低密度パリティ検査符号をMin−Sumアルゴリズムに従って復号する復号器におけるギャラガー関数で表される複数の変数値であることを特徴とする請求項5記載の最小値検出方法。   6. The minimum value detecting method according to claim 5, wherein the data value is a plurality of variable values represented by a Gallagher function in a decoder that decodes a low density parity check code according to a Min-Sum algorithm.
JP2011071716A 2011-03-29 2011-03-29 Minimum value detection circuit and minimum value detection method Withdrawn JP2012209632A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2011071716A JP2012209632A (en) 2011-03-29 2011-03-29 Minimum value detection circuit and minimum value detection method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011071716A JP2012209632A (en) 2011-03-29 2011-03-29 Minimum value detection circuit and minimum value detection method

Publications (1)

Publication Number Publication Date
JP2012209632A true JP2012209632A (en) 2012-10-25

Family

ID=47189058

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011071716A Withdrawn JP2012209632A (en) 2011-03-29 2011-03-29 Minimum value detection circuit and minimum value detection method

Country Status (1)

Country Link
JP (1) JP2012209632A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113676189A (en) * 2021-08-23 2021-11-19 上海擎昆信息科技有限公司 Minimum value calculation device and method of LDPC decoder

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113676189A (en) * 2021-08-23 2021-11-19 上海擎昆信息科技有限公司 Minimum value calculation device and method of LDPC decoder

Similar Documents

Publication Publication Date Title
US8996972B1 (en) Low-density parity-check decoder
KR102223968B1 (en) Apparatus and method for parallelized successive cancellation decoding and successive cancellation list decoding of polar codes
US9391639B2 (en) LDPC multi-decoder architectures
US10411735B1 (en) Systems and methods for an iterative decoding scheme
TWI758748B (en) Method employed in ldpc decoder and the decoder
US10367527B2 (en) Method and apparatus for reducing idle cycles during LDPC decoding
US8448050B2 (en) Memory system and control method for the same
US10050642B2 (en) Low power scheme for bit flipping low density parity check decoder
US8572463B2 (en) Quasi-cyclic LDPC encoding and decoding for non-integer multiples of circulant size
US8869003B2 (en) Method, apparatus, computer program product and device providing semi-parallel low density parity check decoding using a block structured parity check matrix
US8418020B2 (en) LDPC selective decoding scheduling using a cost function
JP2014027704A (en) Error-correction decoder employing multiple check-node algorithms
JPWO2006120844A1 (en) Encoder and decoder based on LDPC encoding
JP2006148937A (en) Method and apparatus for decoding low density parity check code using united node processing
US20110083058A1 (en) Trapping set based ldpc code design and related circuits, systems, and methods
WO2004049578A1 (en) Running minimum message passing ldpc decoding
US10848182B2 (en) Iterative decoding with early termination criterion that permits errors in redundancy part
US8201049B2 (en) Low density parity check (LDPC) decoder
US11522562B2 (en) Error correcting decoding device and error correcting decoding method
JP2012209632A (en) Minimum value detection circuit and minimum value detection method
Chang et al. Adaptive group shuffled decoding for LDPC codes
JP2006340016A (en) Error-correction encoding/decoding device and decoding method using it
Yang et al. A new two‐stage decoding scheme with unreliable path search to lower the error‐floor for low‐density parity‐check codes
Ueng et al. Modified layered message passing decoding with dynamic scheduling and early termination for QC-LDPC codes
KR101335419B1 (en) Method for decoding QC-LDPC code

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20140603