JP2012209506A - Capacitor - Google Patents

Capacitor Download PDF

Info

Publication number
JP2012209506A
JP2012209506A JP2011075559A JP2011075559A JP2012209506A JP 2012209506 A JP2012209506 A JP 2012209506A JP 2011075559 A JP2011075559 A JP 2011075559A JP 2011075559 A JP2011075559 A JP 2011075559A JP 2012209506 A JP2012209506 A JP 2012209506A
Authority
JP
Japan
Prior art keywords
internal electrode
electrode
external electrode
capacitor
external
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2011075559A
Other languages
Japanese (ja)
Other versions
JP5773702B2 (en
Inventor
Yuji Shingu
雄二 新宮
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Priority to JP2011075559A priority Critical patent/JP5773702B2/en
Publication of JP2012209506A publication Critical patent/JP2012209506A/en
Application granted granted Critical
Publication of JP5773702B2 publication Critical patent/JP5773702B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Ceramic Capacitors (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)

Abstract

PROBLEM TO BE SOLVED: To provide a capacitor that suppresses delamination.SOLUTION: A capacitor 1 includes: a stack 2 in which a plurality of dielectric layers 5 are stacked; first internal electrodes 3a and second internal electrodes 3b disposed between the dielectric layers 5 so as to be opposite via the dielectric layers 5; and a first external electrode 4a and a second external electrode 4b electrically connected to the first internal electrodes 3a and the second internal electrodes 3b, respectively. In a section perpendicular to the arrangement direction of the first external electrode 4a and the second external electrode 4b, there are more voids 6 between the first internal electrodes 3a and second internal electrodes 3b and side surfaces of the stack 2 to reduce a residual stress in a direction perpendicular to the stack direction of the dielectric layers 5. This can suppress delamination between the dielectric layers 5 and the internal electrodes 3 even in the event of an external impact on the capacitor 1.

Description

本発明は、コンデンサに関するものである。   The present invention relates to a capacitor.

一般的に、コンデンサは、複数の誘電体層が積層された積層体と、積層体の誘電体層間に設けられた内部電極と、内部電極に接続されるように積層体の両端面に設けられた外部電極とを具備する(特許文献1を参照)。   Generally, a capacitor is provided on both end surfaces of a laminate in which a plurality of dielectric layers are laminated, an internal electrode provided between the dielectric layers of the laminate, and an internal electrode. External electrodes (see Patent Document 1).

特開2009−146732号公報JP 2009-146732 A

特許文献1に示すようなコンデンサは、誘電体層となるグリーンシートと、内部電極となる電極ペーストとを積層して成形体を得た後に、これを焼結させて作製する。しかしながら、一般的に、内部電極は誘電体層より焼結収縮が速い。よって、特許文献1に示すようなコンデンサでは、内部電極が焼結により収縮する方向に、誘電体層が引っ張られる。特に、内部電極は積層方向に垂直な方向に大きく収縮しやすい。よって、誘電体層は、内部電極によって積層方向と垂直な方向に残留応力が生じやすい。従って、このような残留応力が発生しているコンデンサに、外部から衝撃が加わると、層間剥離しやすいという問題点があった。   A capacitor as shown in Patent Document 1 is manufactured by laminating a green sheet as a dielectric layer and an electrode paste as an internal electrode to obtain a molded body, and then sintering this. However, in general, the internal electrode has a faster sintering shrinkage than the dielectric layer. Therefore, in the capacitor as shown in Patent Document 1, the dielectric layer is pulled in the direction in which the internal electrode contracts due to sintering. In particular, the internal electrode tends to shrink greatly in a direction perpendicular to the stacking direction. Therefore, the dielectric layer is likely to generate residual stress in the direction perpendicular to the stacking direction due to the internal electrodes. Therefore, there is a problem that delamination is easily caused when an external impact is applied to the capacitor in which such residual stress is generated.

本発明のコンデンサは、複数の誘電体層が積層された積層体と、前記誘電体層を介して対向するように前記誘電体層間に設けられた第1内部電極および第2内部電極と、前記第1内部電極および前記第2内部電極にそれぞれ電気的に接続される第1外部電極および第2外部電極とを備え、前記第1外部電極および前記第2外部電極の配列方向に垂直な断面において、前記第1内部電極および前記第2内部電極と、前記積層体の側面との間は、空孔が多くなっていることを特徴とするものである。   The capacitor of the present invention includes a laminate in which a plurality of dielectric layers are laminated, a first internal electrode and a second internal electrode provided between the dielectric layers so as to face each other via the dielectric layer, A first external electrode and a second external electrode electrically connected to the first internal electrode and the second internal electrode, respectively, in a cross section perpendicular to the arrangement direction of the first external electrode and the second external electrode; In addition, there are many voids between the first internal electrode and the second internal electrode and the side surface of the multilayer body.

本発明のコンデンサによれば、複数の誘電体層が積層された積層体と、誘電体層を介して対向するように誘電体層間に設けられた第1内部電極および第2内部電極と、第1内部電極および第2内部電極にそれぞれ電気的に接続される第1外部電極および第2外部電極とを備え、第1外部電極および第2外部電極の配列方向に垂直な断面において、第1内部電極および第2内部電極と、積層体の側面との間は、空孔が多くなっていることから、誘電体層が内部電極の焼結収縮による引張り力を受けても、空孔がこの力を緩和する。よって、誘電体層における積層方向に垂直な方向の残留応力が低減される。従って、コンデンサが外部から衝撃を受けた場合であっても、誘電体層と内部電極との間の層間剥離の発生を抑制することができる。   According to the capacitor of the present invention, a laminated body in which a plurality of dielectric layers are laminated, a first internal electrode and a second internal electrode provided between the dielectric layers so as to face each other through the dielectric layer, A first external electrode and a second external electrode electrically connected to the first internal electrode and the second internal electrode, respectively, in a cross section perpendicular to the arrangement direction of the first external electrode and the second external electrode, Since there are many voids between the electrode and the second internal electrode and the side surface of the laminated body, even if the dielectric layer receives a tensile force due to sintering shrinkage of the internal electrode, To ease. Therefore, the residual stress in the direction perpendicular to the stacking direction in the dielectric layer is reduced. Therefore, even when the capacitor receives an impact from the outside, it is possible to suppress the occurrence of delamination between the dielectric layer and the internal electrode.

本発明のコンデンサの実施の形態の一例を示す斜視図である。It is a perspective view which shows an example of embodiment of the capacitor | condenser of this invention. (a)は、図1に示すコンデンサのA−A線における断面図であり、(b)は、図1に示すコンデンサのB−B線における断面図である。(A) is sectional drawing in the AA line of the capacitor | condenser shown in FIG. 1, (b) is sectional drawing in the BB line of the capacitor | condenser shown in FIG. 図1に示すコンデンサの横断面図である。It is a cross-sectional view of the capacitor shown in FIG.

以下に、本発明のコンデンサの実施の形態の一例について図面を参照しつつ詳細に説明する。図1に示すコンデンサ1は、基本的な構成として、積層体2と、内部電極3と、外部電極4とを具備している。   Hereinafter, an example of an embodiment of a capacitor of the present invention will be described in detail with reference to the drawings. A capacitor 1 shown in FIG. 1 includes a multilayer body 2, an internal electrode 3, and an external electrode 4 as a basic configuration.

積層体2は、複数の誘電体層5が積層されて成る。この積層体2は、1層当たり例えば1〜5μmの厚みに形成された矩形状の複数の誘電体層5を、例えば20〜2000層積層して成る直方体状の誘電体ブロックである。   The laminate 2 is formed by laminating a plurality of dielectric layers 5. This laminated body 2 is a rectangular parallelepiped dielectric block formed by laminating, for example, 20 to 2000 layers of a plurality of rectangular dielectric layers 5 formed to have a thickness of 1 to 5 μm per layer, for example.

また、積層体2の寸法は、積層体2の長辺の長さを、例えば0.4〜3.2mmとし、積層体2の短辺の長さを、例えば0.2〜1.6mmとする。誘電体層5の材料としては、例えば、BaTiO、CaTiO、SrTiOまたはCaZrO等が挙げられる。なお、他の例としては、BaTiO、CaTiO、SrTiOまたはCaZrOなどを主成分とし、Mn化合物、Fe化合物、Cr化合物、Co化合物、Ni化合物等が添加されたものであってもよい。 Moreover, the dimension of the laminated body 2 makes the length of the long side of the laminated body 2 0.4-3.2 mm, for example, and makes the length of the short side of the laminated body 0.2-1.6 mm, for example. Examples of the material for the dielectric layer 5 include BaTiO 3 , CaTiO 3 , SrTiO 3, and CaZrO 3 . As another example, BaTiO 3, CaTiO 3, and SrTiO 3 or CaZrO 3 as a main component, Mn compound, Fe compound, Cr compounds, Co compounds, or may be Ni compound or the like is added .

積層体2は、図1〜3に示すように、互いに対向する第1の主面2a(上面)及び第2の主面(下面)2bと、互いに対向する第1の側面2c及び第2の側面2dと、互いに対向する第1の端面2e及び第2の端面2fとを有する略直方体状に形成されている。   As shown in FIGS. 1 to 3, the laminate 2 includes a first main surface 2 a (upper surface) and a second main surface (lower surface) 2 b that face each other, and a first side surface 2 c and a second surface that face each other. The side surface 2d is formed in a substantially rectangular parallelepiped shape having a first end surface 2e and a second end surface 2f facing each other.

第1外部電極4aおよび第2外部電極4bは、図3に示すように、第1内部電極3aおよび第2内部電極3bにそれぞれ接続される。この第1外部電極4aおよび第2外部電極4bは、積層体2の表面に設けられる。以下の説明では、単に「外部電極4」と表記した場合には、第1外部電極4aおよび第2外部電極4bの双方を意味するものとする。   As shown in FIG. 3, the first external electrode 4a and the second external electrode 4b are connected to the first internal electrode 3a and the second internal electrode 3b, respectively. The first external electrode 4 a and the second external electrode 4 b are provided on the surface of the multilayer body 2. In the following description, when the term “external electrode 4” is simply used, it means both the first external electrode 4a and the second external electrode 4b.

図3に示す例では、第1外部電極4aおよび第2外部電極4bは、積層体2の端部に設けられている。また、この外部電極4は、厚みが5〜50μmで形成されている。外部電極4は、配線基板上の電極パッドに電気的に接続されて、配線基板との電気的な導通を確保する役割を果たす。   In the example shown in FIG. 3, the first external electrode 4 a and the second external electrode 4 b are provided at the end of the multilayer body 2. The external electrode 4 has a thickness of 5 to 50 μm. The external electrode 4 is electrically connected to an electrode pad on the wiring board and plays a role of ensuring electrical continuity with the wiring board.

図3に示すように、第1外部電極4aは、第2の端面2f上に形成されている。図1に示すように、第1外部電極4aの端部は、第1及び第2の主面2a、2b並びに第1及び第2の側面2c、2dにまで至っている。図3に示すように、第1外部電極4aは、第2の端面2fに引き出される複数の第1内部電極3aのそれぞれに電気的に接続されている。   As shown in FIG. 3, the first external electrode 4a is formed on the second end face 2f. As shown in FIG. 1, the end of the first external electrode 4a reaches the first and second main surfaces 2a and 2b and the first and second side surfaces 2c and 2d. As shown in FIG. 3, the first external electrode 4a is electrically connected to each of the plurality of first internal electrodes 3a drawn to the second end face 2f.

図3に示すように、第2外部電極4bは、第1の端面2e上に形成されている。図1に示すように、第2外部電極4bの端部は、第1及び第2の主面2a、2b並びに第1及び第2の側面2c、2dにまで至っている。図3に示すように、第2外部電極4bは、第1の端面2eに引き出される複数の第2内部電極3bのそれぞれに電気的に接続されている。   As shown in FIG. 3, the second external electrode 4b is formed on the first end face 2e. As shown in FIG. 1, the end of the second external electrode 4b reaches the first and second main surfaces 2a and 2b and the first and second side surfaces 2c and 2d. As shown in FIG. 3, the second external electrode 4b is electrically connected to each of the plurality of second internal electrodes 3b drawn to the first end face 2e.

なお、外部電極4の表面には、外部電極4の保護、及び実装性の向上等のために、例えば、Niめっき膜やSnめっき膜などの1または複数のめっき膜が形成されていることが好ましい。例えば、外部電極4の表面に、Niめっき膜とSnめっき膜との積層体を形成してもよい。   For example, one or a plurality of plating films such as a Ni plating film and a Sn plating film may be formed on the surface of the external electrode 4 in order to protect the external electrode 4 and improve mountability. preferable. For example, a laminate of a Ni plating film and a Sn plating film may be formed on the surface of the external electrode 4.

外部電極4を配線基板に接合する方法は、特に限定されない。例えば、Sn−Sb系高温半田などの高温半田、Sb−Pb共晶半田、Sn−Ag−Cu系Pbフリー半田、Sn
−Cu系Pbフリー半田、導電性微粒子を含む樹脂などの適宜の接合部材を用いて外部電極4と配線基板とを接合することができる。
The method for bonding the external electrode 4 to the wiring board is not particularly limited. For example, high temperature solder such as Sn—Sb high temperature solder, Sb—Pb eutectic solder, Sn—Ag—Cu Pb free solder, Sn
The external electrode 4 and the wiring board can be bonded using an appropriate bonding member such as a Cu-based Pb-free solder or a resin containing conductive fine particles.

第1内部電極3aおよび第2内部電極3bは、誘電体層5を介して対向するように誘電体層5間に設けられている。以下の説明では、単に「内部電極3」と表記した場合には、第1内部電極3aおよび第2内部電極3bの双方を意味するものとする。   The first internal electrode 3a and the second internal electrode 3b are provided between the dielectric layers 5 so as to face each other with the dielectric layer 5 interposed therebetween. In the following description, the expression “internal electrode 3” simply means both the first internal electrode 3a and the second internal electrode 3b.

図3に示す例では、積層体2内には、複数の第1内部電極3aと、複数の第2内部電極3bとが、積層方向に沿って交互に間隔をおいて配置されている。これにより、複数の第1内部電極3aと、複数の第2内部電極3bとが、相互に絶縁されている。   In the example illustrated in FIG. 3, a plurality of first internal electrodes 3 a and a plurality of second internal electrodes 3 b are alternately arranged in the stacked body 2 along the stacking direction. Thereby, the plurality of first internal electrodes 3a and the plurality of second internal electrodes 3b are insulated from each other.

図2(a)および図3に示すように、複数の第1内部電極3aの一方の端部は、第2の端面2fに引き出されている。複数の第1内部電極3aは、第1及び第2の主面2a、2bに対して平行な方向に延びるように、コンデンサ1の積層方向において等間隔に配置されている。第1内部電極3aは、第1及び第2の側面2c、2dには至っていない。   As shown in FIGS. 2A and 3, one end of the plurality of first internal electrodes 3 a is drawn out to the second end face 2 f. The plurality of first internal electrodes 3a are arranged at equal intervals in the stacking direction of the capacitor 1 so as to extend in a direction parallel to the first and second main surfaces 2a, 2b. The first internal electrode 3a does not reach the first and second side surfaces 2c and 2d.

図3に示すように、複数の第2内部電極3bの一方の端部は、第1の端面2eに引き出されている。複数の第2内部電極3bは、第1及び第2の主面2a、2bに対して平行な方向に延びるように、コンデンサ1の積層方向において等間隔に配置されている。第2内部電極3bは、第1及び第2の側面2c、2dには至っていない。   As shown in FIG. 3, one end of the plurality of second internal electrodes 3b is drawn out to the first end face 2e. The plurality of second internal electrodes 3b are arranged at equal intervals in the stacking direction of the capacitor 1 so as to extend in a direction parallel to the first and second main surfaces 2a, 2b. The second internal electrode 3b does not reach the first and second side surfaces 2c and 2d.

内部電極3は、積層体2の誘電体層5間に20〜2000層形成されている。この内部電極3の材料としては、例えばNi、Cu、Ag、Pd、Au等の金属、またはこれらの金属の一種以上を含む、Ag−Pd合金などの合金などが挙げられる。全ての内部電極3は、同一の金属または合金により形成されていることが好ましい。   The internal electrode 3 is formed between 20 and 2000 layers between the dielectric layers 5 of the laminate 2. Examples of the material of the internal electrode 3 include metals such as Ni, Cu, Ag, Pd, and Au, or alloys such as an Ag—Pd alloy containing one or more of these metals. All the internal electrodes 3 are preferably formed of the same metal or alloy.

内部電極3の全体の寸法は、図2(a)における積層体2の長辺方向に例えば0.39〜3.1mmであり、積層体2の短辺方向に例えば0.19〜1.5mmである。内部電極3の厚さは、特に限定されない。内部電極3の厚さは、例えば、0.3〜2μm程度であってもよい。   The overall dimensions of the internal electrode 3 are, for example, 0.39 to 3.1 mm in the long side direction of the multilayer body 2 in FIG. 2A, and are 0.19 to 1.5 mm, for example, in the short side direction of the multilayer body 2. The thickness of the internal electrode 3 is not particularly limited. The thickness of the internal electrode 3 may be, for example, about 0.3 to 2 μm.

図2(b)に示す例のように、第1外部電極4aおよび第2外部電極4bの配列方向に垂直な断面において、第1内部電極3aおよび第2内部電極3bと、積層体2の側面2c、2dとの間は、空孔6が多くなっている。このような構成によって、誘電体層5が内部電極3の焼結収縮による引張り力を受けても、空孔6がこの力を緩和する。よって、誘電体層5における積層方向に垂直な方向の残留応力が低減される。従って、コンデンサ1が外部から衝撃を受けた場合であっても、誘電体層5と内部電極3との間の層間剥離の発生を抑制することができる。   2B, in the cross section perpendicular to the arrangement direction of the first external electrode 4a and the second external electrode 4b, the first internal electrode 3a, the second internal electrode 3b, and the side surface of the multilayer body 2 There are many holes 6 between 2c and 2d. With such a configuration, even if the dielectric layer 5 receives a tensile force due to the sintering shrinkage of the internal electrode 3, the holes 6 relieve this force. Therefore, the residual stress in the direction perpendicular to the stacking direction in the dielectric layer 5 is reduced. Therefore, even when the capacitor 1 receives an impact from the outside, the occurrence of delamination between the dielectric layer 5 and the internal electrode 3 can be suppressed.

ここで、「空孔6が多い」とは、外部電極4の配列方向に垂直な断面において、内部電極3と積層体2の側面2c、2dとの間の空孔率が、内部電極3と積層体2の主面2a、2bとの間の空孔率と比較して、高いことを意味する。また、空孔率とは、外部電極4の配列方向に垂直な断面において、空孔が占める面積割合を意味する。また、これらの面積の測定は、図2(b)のような断面を研磨した後に、電子顕微鏡写真(SEM)による画像を解析することにより行うことができる。   Here, “there are many vacancies 6” means that the porosity between the internal electrode 3 and the side surfaces 2 c and 2 d of the multilayer body 2 in the cross section perpendicular to the arrangement direction of the external electrodes 4 It means that it is higher than the porosity between the main surfaces 2a and 2b of the laminate 2. The porosity means the area ratio occupied by the holes in the cross section perpendicular to the arrangement direction of the external electrodes 4. In addition, these areas can be measured by analyzing an image taken by an electron micrograph (SEM) after polishing a cross section as shown in FIG.

また、内部電極3と側面2c、2dとの間の中央部の空孔率は、内部電極3の近傍の空孔率よりも高いことが好ましい。ここで、内部電極3と側面2c、2dとの間の中央部の空孔率とは、外部電極4の配列方向に垂直な断面において、内部電極3の端部から側面2c、2dまでの間隔を3分割した際の真ん中の分割領域において空孔が占める面積割合を意味する。また、内部電極3の近傍の空孔率とは、内部電極3側の分割領域において空孔
が占める面積割合を意味する。また、内部電極3の端部から側面2c、2dまでの間隔は、一般的に、30〜100μm程度である。また、空孔6の直径は、0.1〜1μm程度で
ある。
Further, the porosity of the central portion between the internal electrode 3 and the side surfaces 2 c and 2 d is preferably higher than the porosity in the vicinity of the internal electrode 3. Here, the porosity of the central portion between the internal electrode 3 and the side surfaces 2c and 2d is the distance from the end of the internal electrode 3 to the side surfaces 2c and 2d in the cross section perpendicular to the arrangement direction of the external electrodes 4. Means the area ratio occupied by the vacancies in the middle divided region. Further, the porosity in the vicinity of the internal electrode 3 means the area ratio occupied by the voids in the divided region on the internal electrode 3 side. The distance from the end of the internal electrode 3 to the side surfaces 2c and 2d is generally about 30 to 100 μm. The diameter of the holes 6 is about 0.1 to 1 μm.

具体的には、内部電極3と側面2c、2dとの間の中央部の空孔率は、15〜30%程度であり、内部電極3の近傍の空孔率は、1〜5%程度である。これにより、内部電極3の近傍に空孔6があまり存在しないこととなるので、内部電極3同士の絶縁性を維持することができる。   Specifically, the porosity of the central portion between the internal electrode 3 and the side surfaces 2c and 2d is about 15 to 30%, and the porosity in the vicinity of the internal electrode 3 is about 1 to 5%. is there. Thereby, since there are not many vacancies 6 in the vicinity of the internal electrode 3, the insulation between the internal electrodes 3 can be maintained.

内部電極3側の分割領域における、内部電極3の端部から所定の間隔においては、空孔率は、さらに低いことが好ましい。具体的には、0.5〜2.5%程度である。また、この所定の間隔とは、内部電極3側の分割領域の1/3〜1/2程度の間隔をいう。   It is preferable that the porosity is even lower at a predetermined interval from the end of the internal electrode 3 in the divided region on the internal electrode 3 side. Specifically, it is about 0.5 to 2.5%. The predetermined interval is an interval of about 1/3 to 1/2 of the divided region on the internal electrode 3 side.

また、内部電極3と側面2c、2dとの間の中央部の空孔率は、側面2c、2dの近傍の空孔率よりも、高いことが好ましい。これにより、側面2c、2d近傍には空孔6があまり存在しないこととなる。よって、積層体2の側面2c、2dに衝撃が加わった場合に、側面2c、2d近傍の空孔6を起点としてクラックが発生することを抑制することができる。また、メッキ液等が、積層体の表面から内部に侵入するのを抑制することができる。   Moreover, it is preferable that the porosity of the center part between the internal electrode 3 and the side surfaces 2c and 2d is higher than the porosity in the vicinity of the side surfaces 2c and 2d. As a result, there are not many holes 6 in the vicinity of the side surfaces 2c and 2d. Therefore, when an impact is applied to the side surfaces 2c and 2d of the laminate 2, it is possible to suppress the occurrence of cracks starting from the holes 6 in the vicinity of the side surfaces 2c and 2d. Moreover, it can suppress that a plating solution etc. penetrate | invade into the inside from the surface of a laminated body.

ここで、側面2c、2dの近傍の空孔率とは、上述したように3分割した際の、側面2c、2d側の分割領域において空孔が占める面積割合を意味する。具体的には、内部電極3と側面2c、2dとの間の中央部の空孔率は、15〜30%程度であり、側面2c、2dの近傍の空孔率は、1〜5%程度である。   Here, the porosity in the vicinity of the side surfaces 2c and 2d means the area ratio occupied by the holes in the divided region on the side surface 2c and 2d side when divided into three as described above. Specifically, the porosity of the central portion between the internal electrode 3 and the side surfaces 2c and 2d is about 15 to 30%, and the porosity in the vicinity of the side surfaces 2c and 2d is about 1 to 5%. It is.

側面2c、2d側の分割領域における、側面2c、2dから所定の間隔において、空孔率は、さらに低いことが好ましい。具体的には、0,5〜2.5%程度である。また、この所
定の間隔とは、側面2c、2d側の分割領域の1/3〜1/2程度の間隔をいう。
It is preferable that the porosity is further lower at a predetermined distance from the side surfaces 2c and 2d in the divided regions on the side surfaces 2c and 2d. Specifically, it is about 0, 5 to 2.5%. The predetermined interval is an interval of about 1/3 to 1/2 of the divided region on the side surface 2c, 2d side.

以上のような構成のコンデンサ1は、以下に示すようなセラミックグリーンシート積層法によって作製される。   The capacitor 1 having the above configuration is manufactured by a ceramic green sheet lamination method as described below.

具体的には、誘電体層5となる複数のグリーンシートを用意する。この工程において、セラミックグリーンシートは、セラミック原料粉末および有機バインダに適当な有機溶剤等を添加し混合することによって泥漿状のセラミックスラリーを作製し、これをドクターブレード法等によって成形することによって得られる。   Specifically, a plurality of green sheets to be the dielectric layer 5 are prepared. In this step, the ceramic green sheet is obtained by preparing a slurry-like ceramic slurry by adding and mixing a suitable organic solvent or the like to the ceramic raw material powder and the organic binder, and molding the slurry by a doctor blade method or the like. .

次に、グリーンシート上に、内部電極3を形成する。この工程においては、得られたセラミックグリーンシートにスクリーン印刷法等によって、内部電極3のパターンとなる導体材料を形成する。なお、1枚のグリーンシートから多数個のコンデンサが得られるように、この1枚のグリーンシートに複数の内部電極3のパターンを印刷する。   Next, the internal electrode 3 is formed on the green sheet. In this step, a conductive material to be a pattern of the internal electrode 3 is formed on the obtained ceramic green sheet by screen printing or the like. In addition, the pattern of the several internal electrode 3 is printed on this one green sheet so that many capacitors can be obtained from one green sheet.

なお、内部電極3のパターン間であって、積層体2の側面2c、2dとなる分割線上に、セラミックグリーンシートより焼結助剤の量が少ないセラミックスラリーを配置しておくと良い。これにより、この部分においては、セラミックグリーンシートよりも焼結性が低下するので、誘電体材料の密度が上がらず、空孔6が生じやすくなる。また、この部分に配置するセラミックスラリーにおけるセラミック原料粉末の粒径を、セラミックグリーンシートにおけるセラミック原料粉末より大きくすることによって、焼結性を低下させてもよい。   In addition, it is good to arrange | position the ceramic slurry with less quantity of a sintering aid than a ceramic green sheet between the patterns of the internal electrode 3 and on the parting line used as the side surfaces 2c and 2d of the laminated body 2. FIG. Thereby, in this part, since sinterability falls rather than a ceramic green sheet, the density of a dielectric material does not rise and it becomes easy to produce the void | hole 6. FIG. Moreover, you may reduce sinterability by making the particle size of the ceramic raw material powder in the ceramic slurry arrange | positioned in this part larger than the ceramic raw material powder in a ceramic green sheet.

なお、1枚のグリーンシートに複数印刷された内部電極3パターンの端部側においても、上記と同様のセラミックスラリーを配置するものとする。   It is assumed that the same ceramic slurry as described above is also disposed on the end side of the internal electrode 3 pattern printed on a plurality of green sheets.

また、ここで説明したセラミックスラリー中においても、焼結助剤の量、セラミック原料粉末の粒径を変化させることで、所望の空孔率の分布を設定することができる。   Also in the ceramic slurry described here, a desired porosity distribution can be set by changing the amount of the sintering aid and the particle size of the ceramic raw material powder.

次に、複数のセラミックグリーンシートを積層しかつプレスした後に、多数個分が一体となった生の積層体を作製する。この積層体をカットして、単体分の積層体として、コンデンサ1本体の生の状態のものを得る。   Next, after laminating and pressing a plurality of ceramic green sheets, a raw laminated body in which many pieces are integrated is produced. This laminated body is cut to obtain a raw body of the capacitor 1 as a single laminated body.

次に、生の状態のコンデンサ1本体を焼成して積層体2を得る。この工程においては、例えば800〜1050℃で焼成することによって積層体2を得る。この工程によって、グリー
ンシートは誘電体層6となり、導体材料は、内部電極3となる。
Next, the capacitor body 1 in a raw state is fired to obtain a laminate 2. In this step, for example, the laminate 2 is obtained by baking at 800 to 1050 ° C. By this step, the green sheet becomes the dielectric layer 6 and the conductive material becomes the internal electrode 3.

次に、導電ペーストを積層体2の両端部に塗布し、焼き付けることにより外部電極4を形成する。また、外部電極4は、蒸着、メッキ、スパッタリング等の薄膜形成法によって形成してもよい。   Next, the external electrode 4 is formed by applying a conductive paste to both ends of the laminate 2 and baking it. The external electrode 4 may be formed by a thin film forming method such as vapor deposition, plating, or sputtering.

このようにして得られる外部電極4の材料は、銅以外に銀,ニッケル,パラジウムまたはこれらの合金等の金属材料であってもよい。   The material of the external electrode 4 thus obtained may be a metal material such as silver, nickel, palladium, or an alloy thereof other than copper.

次に、得られた外部電極4の表面に、必要に応じてニッケル(Ni)メッキ層,金(Au)メッキ層,スズ(Sn)メッキ層あるいは半田メッキ層等のメッキ層を形成して、コンデンサ1を得る。   Next, a plating layer such as a nickel (Ni) plating layer, a gold (Au) plating layer, a tin (Sn) plating layer, or a solder plating layer is formed on the surface of the obtained external electrode 4 as necessary. Capacitor 1 is obtained.

なお、本発明は上述した実施の形態の例に限定されるものではなく、本発明の要旨を逸脱しない範囲において種々の変更,改良等が可能である。   The present invention is not limited to the embodiments described above, and various changes and improvements can be made without departing from the scope of the present invention.

例えば、積層体2に面取りを施し、丸み部を形成してもよい。この工程によって、得られた積層体2の丸み部に、マイクロクラックの除去および欠けが発生することを防止することができる。さらにバレル研磨は金属粒子の表面酸化膜を削り取り金属表面を露出させてメッキ付着性を向上させる効果がある。   For example, the laminate 2 may be chamfered to form a rounded portion. By this step, it is possible to prevent microcracks from being removed and chipped in the rounded portion of the obtained laminate 2. Furthermore, the barrel polishing has an effect of removing the surface oxide film of the metal particles and exposing the metal surface to improve the plating adhesion.

また、例えば、積層体2の主面2a、2bと側面2c、2dとの間の角部の近傍においては、内部電極3と積層体2の主面2a、2bとの間よりも、空孔6が多くなっていることが好ましい。これによって、外部からの衝撃を受け易い積層体2角部において、空孔6が衝撃緩和の役割を果たす。よって、耐衝撃性を有するコンデンサとすることができる。   In addition, for example, in the vicinity of the corner between the main surfaces 2a and 2b and the side surfaces 2c and 2d of the multilayer body 2, there are more holes than between the internal electrode 3 and the main surfaces 2a and 2b of the multilayer body 2. 6 is preferably increased. As a result, the holes 6 play a role of impact relaxation in the two corners of the laminated body that is susceptible to external impact. Therefore, a capacitor having impact resistance can be obtained.

また、例えば、内部電極3と、積層体2の側面2c、2dとの間の空孔6は、外部電極4の配列方向における中央部で、多くなっていることが好ましい。中央部とは、積層体2を外部電極4の配列方向に3分割した際の真ん中の領域を意味する。積層体2への外部からの衝撃は、この領域において最も頻度が多くなりやすい。よって、この構成の場合には、空孔6によって外部からの衝撃を吸収する効果が向上しやすい。よって、耐久性の高いコンデンサ1を提供することができる。   In addition, for example, it is preferable that the number of holes 6 between the internal electrode 3 and the side surfaces 2 c and 2 d of the multilayer body 2 increase in the central portion in the arrangement direction of the external electrodes 4. The center portion means a middle region when the laminate 2 is divided into three in the arrangement direction of the external electrodes 4. The impact from the outside to the laminated body 2 tends to be most frequent in this region. Therefore, in the case of this configuration, the effect of absorbing an external impact by the air holes 6 is easily improved. Therefore, the highly durable capacitor 1 can be provided.

1:コンデンサ
2:積層体
3:内部電極
4:外部電極
5:誘電体層
6:空孔
1: Capacitor 2: Laminate 3: Internal electrode 4: External electrode 5: Dielectric layer 6: Hole

Claims (3)

複数の誘電体層が積層された積層体と、
前記誘電体層を介して対向するように前記誘電体層間に設けられた第1内部電極および第2内部電極と、
前記第1内部電極および前記第2内部電極にそれぞれ電気的に接続される第1外部電極および第2外部電極とを備え、
前記第1外部電極および前記第2外部電極の配列方向に垂直な断面において、前記第1内部電極および前記第2内部電極と、前記積層体の側面との間は、空孔が多くなっていることを特徴とするコンデンサ。
A laminate in which a plurality of dielectric layers are laminated;
A first internal electrode and a second internal electrode provided between the dielectric layers so as to face each other through the dielectric layer;
A first external electrode and a second external electrode electrically connected to the first internal electrode and the second internal electrode, respectively.
In a cross section perpendicular to the arrangement direction of the first external electrode and the second external electrode, there are many voids between the first internal electrode and the second internal electrode and the side surface of the multilayer body. Capacitor characterized by that.
前記第1内部電極および前記第2内部電極と前記積層体の側面との間の中央部は、前記第1内部電極および前記第2内部電極の近傍よりも、空孔率が高いことを特徴とする請求項1に記載のコンデンサ。   The central portion between the first internal electrode and the second internal electrode and the side surface of the laminate has a higher porosity than the vicinity of the first internal electrode and the second internal electrode. The capacitor according to claim 1. 前記第1内部電極および前記第2内部電極と前記積層体の側面との間の中央部は、前記積層体の側面の近傍よりも、空孔率が高いことを特徴とする請求項1または請求項2に記載のコンデンサ。   The center portion between the first internal electrode and the second internal electrode and the side surface of the multilayer body has a higher porosity than the vicinity of the side surface of the multilayer body. Item 3. The capacitor according to Item 2.
JP2011075559A 2011-03-30 2011-03-30 Capacitor Active JP5773702B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2011075559A JP5773702B2 (en) 2011-03-30 2011-03-30 Capacitor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011075559A JP5773702B2 (en) 2011-03-30 2011-03-30 Capacitor

Publications (2)

Publication Number Publication Date
JP2012209506A true JP2012209506A (en) 2012-10-25
JP5773702B2 JP5773702B2 (en) 2015-09-02

Family

ID=47188985

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011075559A Active JP5773702B2 (en) 2011-03-30 2011-03-30 Capacitor

Country Status (1)

Country Link
JP (1) JP5773702B2 (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015207750A (en) * 2014-04-21 2015-11-19 サムソン エレクトロ−メカニックス カンパニーリミテッド. Multilayer ceramic capacitor and manufacturing method of the same
JP2018157077A (en) * 2017-03-17 2018-10-04 京セラ株式会社 Capacitor
JP2020191330A (en) * 2019-05-20 2020-11-26 太陽誘電株式会社 Multilayer ceramic electronic component and method for manufacturing the same

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2009034824A1 (en) * 2007-09-14 2009-03-19 Murata Manufacturing Co., Ltd. Stacked coil component and mehtod for manufacturing the stacked coil component
WO2012023334A1 (en) * 2010-08-18 2012-02-23 太陽誘電株式会社 Laminated ceramic electronic component

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2009034824A1 (en) * 2007-09-14 2009-03-19 Murata Manufacturing Co., Ltd. Stacked coil component and mehtod for manufacturing the stacked coil component
WO2012023334A1 (en) * 2010-08-18 2012-02-23 太陽誘電株式会社 Laminated ceramic electronic component

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015207750A (en) * 2014-04-21 2015-11-19 サムソン エレクトロ−メカニックス カンパニーリミテッド. Multilayer ceramic capacitor and manufacturing method of the same
JP2018157077A (en) * 2017-03-17 2018-10-04 京セラ株式会社 Capacitor
JP2020191330A (en) * 2019-05-20 2020-11-26 太陽誘電株式会社 Multilayer ceramic electronic component and method for manufacturing the same
JP7292101B2 (en) 2019-05-20 2023-06-16 太陽誘電株式会社 Laminated ceramic electronic component and manufacturing method of laminated ceramic electronic component

Also Published As

Publication number Publication date
JP5773702B2 (en) 2015-09-02

Similar Documents

Publication Publication Date Title
JP6351159B2 (en) Multilayer ceramic electronic component, its mounting substrate, and manufacturing method
US10176924B2 (en) Multilayer ceramic capacitor and board for mounting of the same
JP6121375B2 (en) Multilayer ceramic electronic components
KR101862422B1 (en) Multi-layered ceramic capacitor and board for mounting the same
JP5206440B2 (en) Ceramic electronic components
KR101823246B1 (en) Multi-layered ceramic electronic part and board for mounting the same
JP5590055B2 (en) Manufacturing method of multilayer ceramic capacitor and multilayer ceramic capacitor
JP6180898B2 (en) Multilayer ceramic capacitor and multilayer ceramic capacitor mounting board
JP5777179B2 (en) Multilayer ceramic electronic component for built-in substrate and printed circuit board with built-in multilayer ceramic electronic component
KR101823174B1 (en) Multi-layered ceramic capacitor and board for mounting the same
KR101565651B1 (en) Multi-layered ceramic capacitor and board for mounting the same
JP2014165489A (en) Multilayer ceramic capacitor and method of manufacturing the same
JP2022008697A (en) Multilayer ceramic electronic component and mounting substrate thereof
KR101514559B1 (en) Multi-layered ceramic capacitor and board for mounting the same
US20130199717A1 (en) Method for manufacturing monolithic ceramic electronic components
JP2013120927A (en) Multilayer ceramic electronic part
JP2018067562A (en) Multilayer ceramic capacitor and mounting structure thereof
JP2011228644A (en) Electronic component and method of manufacturing the same
JP2017108057A (en) Multilayer ceramic capacitor
JP2015061074A (en) Multilayer ceramic electronic component and board having multilayer ceramic electronic component mounted thereon
JP2011233840A (en) Electronic component
JP2014187216A (en) Method of manufacturing multilayer ceramic capacitor
JP2017191869A (en) Mounting structure of multilayer ceramic capacitor
KR20190121200A (en) Multilayer ceramic electronic component
JP5694456B2 (en) Multilayer ceramic electronic component and its mounting board

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20140210

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20140926

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20141021

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20141201

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20150602

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20150630

R150 Certificate of patent or registration of utility model

Ref document number: 5773702

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150