JP2012209465A - Manufacturing method of field effect transistor and manufacturing apparatus used therefor - Google Patents
Manufacturing method of field effect transistor and manufacturing apparatus used therefor Download PDFInfo
- Publication number
- JP2012209465A JP2012209465A JP2011074810A JP2011074810A JP2012209465A JP 2012209465 A JP2012209465 A JP 2012209465A JP 2011074810 A JP2011074810 A JP 2011074810A JP 2011074810 A JP2011074810 A JP 2011074810A JP 2012209465 A JP2012209465 A JP 2012209465A
- Authority
- JP
- Japan
- Prior art keywords
- effect transistor
- field effect
- substrate
- plate
- manufacturing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Formation Of Insulating Films (AREA)
- Thin Film Transistor (AREA)
- Application Of Or Painting With Fluid Materials (AREA)
- Electrodes Of Semiconductors (AREA)
- Liquid Deposition Of Substances Of Which Semiconductor Devices Are Composed (AREA)
Abstract
Description
本発明は、微細なパターンを印刷する必要がある分野、具体的には液晶表示装置、有機ＥＬ表示装置、電気泳動表示装置、電子分流体表示装置、マイクロカプセル式表示装置、エレクトロウェッティング式表示装置、エレクトロクロミック式表示装置等の表示装置やセンサ、ＲＦＩＤ、ロジック回路、電力伝送シート、タッチパネル、電磁波シールド部材の製造においてパターンを形成する技術に関する。 The present invention relates to a field in which a fine pattern needs to be printed, specifically, a liquid crystal display device, an organic EL display device, an electrophoretic display device, an electronic fluid separation display device, a microcapsule display device, and an electrowetting display. The present invention relates to a technique for forming a pattern in manufacturing a display device such as a device, an electrochromic display device, a sensor, an RFID, a logic circuit, a power transmission sheet, a touch panel, and an electromagnetic shielding member.
従来、回路基板、表示装置等の電子部品の形成にはフォトリソグラフィーと真空プロセスが用いられてきた。近年、電子技術の進歩に伴って、素子類のサイズは益々小さくなっており、それにつれて素子を形成するパターンも微細化することが要求されている一方で、マザー基板のサイズは大型化している。そこで、従来のフォトレジストを用いた製造方法に比べ、生産性、コスト、高精度、大面積化等の面や更なる微細化のため、フォトリソグラフィー法に代えて各種印刷方法を用いた微細パターンの製造方法が提案されている。 Conventionally, photolithography and vacuum processes have been used to form electronic components such as circuit boards and display devices. In recent years, with the advancement of electronic technology, the size of elements has become smaller and the pattern forming the elements has been required to be miniaturized, while the size of the mother substrate has increased. . Therefore, compared with the manufacturing method using a conventional photoresist, a fine pattern using various printing methods instead of the photolithography method for productivity, cost, high accuracy, large area, and further miniaturization. The manufacturing method of this is proposed.
印刷法には凸版印刷や凹版印刷、平版印刷、スクリーン印刷、インクジェット印刷などの印刷方法がある。これらの方法は解像限界が３０μｍ程度と半導体装置や表示装置を形成するには低解像である。 Printing methods include printing methods such as letterpress printing, intaglio printing, planographic printing, screen printing, and ink jet printing. These methods have a resolution limit of about 30 μm, which is a low resolution for forming a semiconductor device or a display device.
印刷法の中でも、印刷速度が速くて微細な画線パターンを形成可能な印刷法として、グラビアオフセット印刷が挙げられる（特許文献１，２、非特許文献１）。 Among printing methods, gravure offset printing can be cited as a printing method that can form a fine line pattern at a high printing speed (Patent Documents 1 and 2 and Non-Patent Document 1).
グラビア印刷の中でもパッド印刷を用いて有機トランジスタを形成した例が報告されている。しかしながらパッド式の印刷法はロール式の印刷法と比較してスループットやパターン位置精度におとり、採用は一部に限られている（非特許文献２、３）。 An example in which an organic transistor is formed by using pad printing in gravure printing has been reported. However, the pad-type printing method is limited in part in terms of throughput and pattern position accuracy compared to the roll-type printing method (Non-Patent Documents 2 and 3).
本発明の解決しようとする課題は、生産性が高く微細な電界効果トランジスタとその製造方法ならびに製造装置を提供するものである。 The problem to be solved by the present invention is to provide a fine field effect transistor with high productivity, a manufacturing method and a manufacturing apparatus.
上記の課題を解決する手段として、請求項１に記載の発明は、基板上に形成された電界効果トランジスタを構成する、ゲート電極、ソース電極、ドレイン電極、バス配線、ゲート絶縁膜、層間絶縁膜、及び半導体層の全部もしくは一部を、機能性材料が溶媒へ溶解もしくは分散した薬液を塗布法もしくは印刷法により機能性膜として形成する電界効果トランジスタの製造方法であって、以下の工程（１）から（３）よりなる印刷工程により前記基板上へラインもしくはスペース最小幅が１から５０μｍであり、印刷位置精度が１００ｐｐｍ以下の機能性膜の形成を行うことを特徴とする電界効果トランジスタの製造方法である。
工程（１） 版の画線部に相当する溝構造部にドクターブレードを用いたインキング法で、機能性材料が溶媒へ溶解もしくは分散した薬液を充填する工程。
工程（２） 転写シリンダーと前記版を接触させ、前記溝構造部の薬液を前記転写シリンダーへ転移させる工程。
工程（３） 前記転写シリンダー上の薬液を前記基板の所定の位置へ転写し、機能性膜の形成を行う工程。
As means for solving the above-mentioned problems, the invention according to claim 1 is characterized in that a gate electrode, a source electrode, a drain electrode, a bus wiring, a gate insulating film, an interlayer insulating film constituting a field effect transistor formed on a substrate And a method of manufacturing a field effect transistor in which a chemical solution in which a functional material is dissolved or dispersed in a solvent is formed as a functional film by a coating method or a printing method. ) To (3), a functional film having a minimum line or space width of 1 to 50 μm and a printing position accuracy of 100 ppm or less is formed on the substrate. Is the method.
Step (1) A step of filling a chemical solution in which a functional material is dissolved or dispersed in a solvent by an inking method using a doctor blade in a groove structure portion corresponding to a drawing portion of a plate.
Step (2) A step of bringing the transfer cylinder and the plate into contact with each other and transferring the chemical solution in the groove structure to the transfer cylinder.
Step (3) A step of transferring a chemical solution on the transfer cylinder to a predetermined position on the substrate to form a functional film.
また、請求項２に記載の発明は、前記機能性材料が絶縁材料で構成され、機能性膜がゲート絶縁膜および／もしくは層間絶縁膜として機能することを特徴とする請求項１に記載の電界効果トランジスタ装置の製造方法である。 The invention according to claim 2 is characterized in that the functional material is made of an insulating material, and the functional film functions as a gate insulating film and / or an interlayer insulating film. It is a manufacturing method of an effect transistor device.
また、請求項３に記載の発明は、前記機能性材料が導電材料で構成され、機能性膜がゲート電極、ソース電極、ドレイン電極、バス配線の少なくとも１つとして機能することを特徴とする請求項１に記載の電界効果トランジスタ装置の製造方法である。 The invention described in claim 3 is characterized in that the functional material is composed of a conductive material, and the functional film functions as at least one of a gate electrode, a source electrode, a drain electrode, and a bus wiring. A field effect transistor device manufacturing method according to Item 1.
また、請求項４に記載の発明は、前記機能性材料が半導体材料で構成され、機能性膜が半導体層として機能することを特徴とする請求項１に記載の電界効果トランジスタ装置の製造方法である。 According to a fourth aspect of the present invention, in the method for manufacturing a field effect transistor device according to the first aspect, the functional material is composed of a semiconductor material, and the functional film functions as a semiconductor layer. is there.
また、請求項５に記載の発明は、前記転写シリンダーの少なくとも最表面がエラストマーで構成されていることを特徴とする請求項１に記載の電界効果トランジスタ装置の製造方法である。 The invention according to claim 5 is the method for manufacturing a field effect transistor device according to claim 1, wherein at least the outermost surface of the transfer cylinder is made of an elastomer.
また、請求項６に記載の発明は、前記エラストマーがシリコーンゴムもしくはフッ素ゴムで構成されていることを特徴とする請求項５に記載の電界効果トランジスタ装置の製造方法である。 The invention according to claim 6 is the method of manufacturing a field effect transistor device according to claim 5, wherein the elastomer is made of silicone rubber or fluorine rubber.
また、請求項７に記載の発明は、請求項１乃至６のいずれか１項に記載の電界効果トランジスタの製造方法に用いられる電界効果トランジスタの製造装置であって、最表面がエラストマーで構成される転写シリンダーと、前記転写シリンダーの回転機構と、ドクターブレードと、前記ドクターブレードを保持してチルト角の調整を行い、印加圧力の調整を行うドクターブレード保持機構と、画線部に相当する溝構造部を有する版と、版保持機構と、基板を保持する基板保持機構と、基板のアライメントマークを観察する光学式カメラと、基板のアライメント調整機構と、を有することを特徴とする電界効果トランジスタの製造装置である。 A seventh aspect of the invention is a field effect transistor manufacturing apparatus used in the method of manufacturing a field effect transistor according to any one of the first to sixth aspects, wherein the outermost surface is made of an elastomer. A transfer cylinder, a rotation mechanism of the transfer cylinder, a doctor blade, a doctor blade holding mechanism that holds the doctor blade to adjust a tilt angle, and adjusts an applied pressure, and a groove corresponding to an image line portion. A field effect transistor comprising: a plate having a structure portion; a plate holding mechanism; a substrate holding mechanism that holds a substrate; an optical camera that observes an alignment mark on the substrate; and a substrate alignment adjusting mechanism. It is a manufacturing apparatus.
また、請求項８に記載の発明は、前記版と前記版保持機構と前記基板保持機構が平板状であることを特徴とする請求項７に記載の電界効果トランジスタの製造装置である。 The invention according to claim 8 is the field effect transistor manufacturing apparatus according to claim 7, wherein the plate, the plate holding mechanism, and the substrate holding mechanism are flat.
また、請求項９に記載の発明は、前記版と前記版保持機構がシリンダー状で、前記基板保持機構が平板状であることを特徴とする請求項７に記載の電界効果トランジスタの製造装置である。 The invention according to claim 9 is the field effect transistor manufacturing apparatus according to claim 7, wherein the plate and the plate holding mechanism are cylindrical, and the substrate holding mechanism is flat. is there.
また、請求項１０に記載の発明は、前記版と前記版保持機構と前記基板保持機構がシリンダー状であることを特徴とする請求項７に記載の電界効果トランジスタの製造装置である。 The invention described in claim 10 is the field effect transistor manufacturing apparatus according to claim 7, wherein the plate, the plate holding mechanism, and the substrate holding mechanism are cylindrical.
以上説明したように、本発明によれば、グラビアオフセット印刷によって回路を形成することで、生産性が高く、ディスプレイの動作に適した電界効果トランジスタ装置を得ることができる。 As described above, according to the present invention, by forming a circuit by gravure offset printing, a field effect transistor device with high productivity and suitable for display operation can be obtained.
以下、本発明の実施の形態を図面と共に説明する。
図１は本発明の実施の形態による半導体装置を示す側面図である。
Embodiments of the present invention will be described below with reference to the drawings.
FIG. 1 is a side view showing a semiconductor device according to an embodiment of the present invention.
本実施の形態例の電界効果トランジスタはボトムゲート・ボトムコンタクト構造やボトムゲート・トップコンタクト構造、トップゲート・ボトムコンタクト構造、トップゲート・トップコンタクト構造の何れも採用することができる。図１ではボトムゲート・ボトムコンタクト構造を例に説明を行う。基板上に形成されたゲート電極とゲート電極上に形成されたゲート絶縁膜と、ゲート絶縁膜上にチャネル部を対向するようにして形成されたソース電極とドレイン電極と、チャネル部分に形成された有機半導体と、画素電極と、ソース電極と画素電極間および半導体と画素電極間を絶縁するように設けられた層間絶縁膜とが設けられた構成である。トランジスタの応用製品によっては画素電極や遮光層、保護層などを具備しても良い。 The field effect transistor of this embodiment can employ any of a bottom gate / bottom contact structure, a bottom gate / top contact structure, a top gate / bottom contact structure, and a top gate / top contact structure. In FIG. 1, a bottom gate / bottom contact structure will be described as an example. A gate electrode formed on the substrate, a gate insulating film formed on the gate electrode, a source electrode and a drain electrode formed on the gate insulating film with the channel portion facing each other, and a channel portion An organic semiconductor, a pixel electrode, and an interlayer insulating film provided to insulate between the source electrode and the pixel electrode and between the semiconductor and the pixel electrode are provided. Depending on the application product of the transistor, a pixel electrode, a light shielding layer, a protective layer, or the like may be provided.
本実施の形態例の電界効果トランジスタが有効に動作するために、ラインもしくはスペース最小幅が１から５０μｍであり、好ましくは１から３０μｍ、さらに好ましくは１から２０μｍである。また、電界効果トランジスタが有効に動作するには上下の層を重ね合わせる必要があり、印刷位置精度が１００ｐｐｍ以下であり、好ましくは５０ｐｐｍ以下である。 In order for the field effect transistor of this embodiment to operate effectively, the minimum line or space width is 1 to 50 μm, preferably 1 to 30 μm, and more preferably 1 to 20 μm. Further, in order for the field effect transistor to operate effectively, it is necessary to overlap the upper and lower layers, and the printing position accuracy is 100 ppm or less, preferably 50 ppm or less.
本発明の電界効果トランジスタの少なくとも１層はグラビアオフセット印刷によって形成するが、それ以外の層は印刷法による形成に限定されることは無く、凸版印刷、凹版印刷、平版印刷、スクリーン印刷、インクジェット印刷、マイクロコンタクトプリンティング、反転オフセット印刷、熱転写法、レーザー転写法などの印刷法やフォトリソなど一般的な方法を用いることができる。また、電界効果トランジスタの構成材料は有機材料や無機材料、複合材料などを用いることができる。 At least one layer of the field effect transistor of the present invention is formed by gravure offset printing, but the other layers are not limited to formation by a printing method, and are letterpress printing, intaglio printing, planographic printing, screen printing, ink jet printing. In addition, a general method such as a printing method such as microcontact printing, reverse offset printing, thermal transfer method, laser transfer method, or photolithography can be used. As a constituent material of the field effect transistor, an organic material, an inorganic material, a composite material, or the like can be used.
本実施の形態において、基板はソーダガラスや石英ガラスなどのガラスやプラスチックフィルム状である。プラスチックフィルムの樹脂材料として例えば、ポリエチレンテレフタレート、ポリエチレンナフタレート、ポリエーテルスルホン、ポリエーテルイミド、ポリエーテルエーテルケトン、ポリエーテルケトン、ポリフェニレンスルフィド、ポリアリレート、ポリイミド、ポリカーボネート、セルローストリアセテート、シクロオレフィンポリマー、ポリオレフィン、ポリ塩化ビニル、液晶ポリマー、エポキシ樹脂、フェノール樹脂、ユリア樹脂、メラミン樹脂、シリコーン樹脂などの材料を用いることができ、これらの樹脂を組み合わせたポリマーアロイや、１種または２種以上の上記樹脂材料を組み合わせて積層した多層構造の積層構造のプラスチックフィルムとして構成されることもある。 In the present embodiment, the substrate is glass or plastic film such as soda glass or quartz glass. Examples of plastic film resin materials include polyethylene terephthalate, polyethylene naphthalate, polyethersulfone, polyetherimide, polyetheretherketone, polyetherketone, polyphenylene sulfide, polyarylate, polyimide, polycarbonate, cellulose triacetate, cycloolefin polymer, polyolefin , Polyvinyl chloride, liquid crystal polymer, epoxy resin, phenol resin, urea resin, melamine resin, silicone resin, and the like can be used. Polymer alloys combining these resins and one or more of the above resins can be used. It may be configured as a plastic film having a multilayer structure in which materials are stacked in combination.
電極の印刷用インキに金属ナノ粒子を用いることができる。金属ナノ粒子は、金、銀、銅、白金、パラジウム、ニッケル、コバルト、鉄、アルミニウム、マンガンの金属からなるナノ粒子、または、金、銀、銅、白金、パラジウム、ニッケル、コバルト、鉄、アルミニウム、マンガン、モリブデンの金属から選択される２種類以上の金属からなる合金のナノ粒子や、、酸化インジウムスズ（ＩＴＯ）や酸化銀などの金属酸化物のナノ粒子やその前駆体溶液、有機銀などの有機金属化合物も用いることができる。用いる金属の平均粒径はインキへの分散性の点から５０ｎｍ以下の平均粒径が好ましく、粒子の安定した製造の点から１０から３０ｎｍの平均粒径が好ましいが、これに限定しない。 Metal nanoparticles can be used in the electrode printing ink. Metal nanoparticles are nanoparticles made of gold, silver, copper, platinum, palladium, nickel, cobalt, iron, aluminum, manganese metals, or gold, silver, copper, platinum, palladium, nickel, cobalt, iron, aluminum Alloy nanoparticles composed of two or more metals selected from metals of manganese, molybdenum, nanoparticles of metal oxides such as indium tin oxide (ITO) and silver oxide, precursor solutions thereof, organic silver, etc. These organometallic compounds can also be used. The average particle diameter of the metal used is preferably 50 nm or less from the viewpoint of dispersibility in ink, and preferably from 10 to 30 nm from the viewpoint of stable production of the particles, but is not limited thereto.
フォトリソ法による電極形成の方法は金、銀、銅、白金、パラジウム、ニッケル、コバルト、鉄、アルミニウム、マンガン、モリブデンなどの金属をＰＶＤやＣＶＤで製膜した後にフォトリソグラフィーでパターンを形成することができる。 A method for forming an electrode by photolithography is to form a pattern by photolithography after depositing a metal such as gold, silver, copper, platinum, palladium, nickel, cobalt, iron, aluminum, manganese or molybdenum by PVD or CVD. it can.
ゲート絶縁膜と層間絶縁膜はポリイミド、ポリアミド、ポリエステル、ポリビニルフェノール、ポリビニルアルコール、ポリ酢酸ビニル、ポリウレタン、ポリスルホン、ポリ弗化ビニリデン、シアノエチルプルラン、エポキシ樹脂、フェノール樹脂、ベンゾシクロブテン樹脂、アクリル樹脂、ポリスチレン、ポリカーボネート、環状ポリオレフィン、フッ素樹脂、シリコーン樹脂やこれらの樹脂のポリマーアロイや共重合体を用いることができる。また、ゲート絶縁膜と層間絶縁膜は有機無機のフィーラーなどを含むコンポジット材料で構成されても良い。これらを溶解又は分散したインキは配線や電極同士を絶縁する層間絶縁層、着色層や発光層からなる画素を区切るための隔壁を形成するために用いられる。 Gate insulating film and interlayer insulating film are polyimide, polyamide, polyester, polyvinyl phenol, polyvinyl alcohol, polyvinyl acetate, polyurethane, polysulfone, polyvinylidene fluoride, cyanoethyl pullulan, epoxy resin, phenol resin, benzocyclobutene resin, acrylic resin, Polystyrene, polycarbonate, cyclic polyolefin, fluororesin, silicone resin, and polymer alloys and copolymers of these resins can be used. The gate insulating film and the interlayer insulating film may be made of a composite material including an organic / inorganic feeler. The ink in which these are dissolved or dispersed is used to form partition walls for separating pixels composed of an interlayer insulating layer that insulates wirings and electrodes, a colored layer, and a light emitting layer.
半導体にはアモルファスシリコンや多結晶シリコン、ＩＧＺＯやＩＴＯ、ＺｎＯ、ＳｎＯなどの酸化物半導体、有機半導体、フラーレンやカーボンナノチューブ、グラフェンからなる炭素半導体を用いることができる。 As the semiconductor, amorphous silicon, polycrystalline silicon, oxide semiconductors such as IGZO, ITO, ZnO, and SnO, organic semiconductors, carbon semiconductors including fullerenes, carbon nanotubes, and graphene can be used.
有機半導体としてはπ共役ポリマーが用いられ、例えば、ポリピロール類、ポリチオフェン類、ポリアニリン類、ポリアリルアミン類、フルオレン類、ポリカルバゾール類、ポリインドール類、ポリ（Ｐ−フェニレンビニレン）類などを用いることができる。また、有機溶媒への溶解性を有する低分子物質、例えば、ペンタセンなどの多環芳香族の誘導体、チオフェン系オリゴマー、フタロシアニン誘導体、ペリレン誘導体、テトラチアフルバレン誘導体、テトラシアノキノジメタン誘導体などを用いることができる。これらのインキは有機ＥＬ素子の発光層やトランジスタの半導体層を形成するために用いられる。 As the organic semiconductor, a π-conjugated polymer is used. For example, polypyrroles, polythiophenes, polyanilines, polyallylamines, fluorenes, polycarbazoles, polyindoles, poly (P-phenylene vinylene) s, etc. may be used. it can. In addition, low molecular weight substances having solubility in organic solvents, for example, polycyclic aromatic derivatives such as pentacene, thiophene oligomers, phthalocyanine derivatives, perylene derivatives, tetrathiafulvalene derivatives, tetracyanoquinodimethane derivatives, and the like are used. be able to. These inks are used for forming a light emitting layer of an organic EL element and a semiconductor layer of a transistor.
半導体の工程以降は遮光層やガスバリア層、封止層などを設けても良く、電界効果トランジスタ素子の利用方法により、素子の構成を適宜決定することができる。 After the semiconductor process, a light shielding layer, a gas barrier layer, a sealing layer, or the like may be provided, and the structure of the element can be determined as appropriate depending on the method of using the field effect transistor element.
本発明の機能性膜の形成方法を以下に説明する。図２は本発明の実施の形態を表す機能性膜の形成方法の一例である。 The method for forming the functional film of the present invention will be described below. FIG. 2 is an example of a method for forming a functional film representing an embodiment of the present invention.
［工程１］
画線部に相当する溝構造部を有する版の溝構造部へドクターブレードによって機能性材料が溶媒へ溶解もしくは分散した薬液を供給する［図２（ａ）］。
［工程２］
転写シリンダーと版を接触させ、版の溝構造部の薬液を転写シリンダーへ転移させる［図２（ｂ）］。
［工程３］
転写シリンダー上の薬液を電界効果トランジスタ基板の所定の位置へ転写し、機能性膜の形成を行う［図２（ｃ）］。
[Step 1]
A chemical solution in which a functional material is dissolved or dispersed in a solvent is supplied by a doctor blade to a groove structure portion of a plate having a groove structure portion corresponding to an image line portion [FIG. 2 (a)].
[Step 2]
The transfer cylinder and the plate are brought into contact with each other, and the chemical solution in the groove structure of the plate is transferred to the transfer cylinder [FIG. 2 (b)].
[Step 3]
The chemical solution on the transfer cylinder is transferred to a predetermined position on the field effect transistor substrate to form a functional film [FIG. 2 (c)].
本発明の転写シリンダーについて説明する。転写シリンダーの最表面を構成するエラストマーはＰＤＭＳ（ポリジメチルシロキサン）を主体とするシリコーンゴムやフッ素ゴムを用いることができる。これらは低表面エネルギーを特徴とする材料であり、インキなどの液体が濡れ広がりにくい。エラストマーの表面はＵＶやオゾン、アッシングなどで表面改質を適切強度で行ってもよいが、過剰に表面改質を行うと、転写性が悪化する。また、エラストマーは複数の層で構成されても良いが、インキの良好な転写性のために最表層はシリコーンゴムやフッ素ゴムである必要がある。 The transfer cylinder of the present invention will be described. Silicone rubber or fluorine rubber mainly composed of PDMS (polydimethylsiloxane) can be used as the elastomer constituting the outermost surface of the transfer cylinder. These are materials characterized by low surface energy, and liquids such as ink are difficult to spread. The surface of the elastomer may be surface-modified with UV, ozone, ashing or the like with an appropriate strength. However, if the surface is excessively modified, the transferability deteriorates. The elastomer may be composed of a plurality of layers, but the outermost layer needs to be silicone rubber or fluororubber for good transferability of ink.
エラストマーはシリコンウェハーや石英ガラス、フォトレジストパターン、エレクトロフォーミングなどで作製したモールドから平滑面を模りするする方法や、ナイフコートやロールコート、スピンコート、バーコート、リップコートなどで形成することが出来るがこれらの方法に限定されない。 The elastomer can be formed by a method of imitating a smooth surface from a mold produced by silicon wafer, quartz glass, photoresist pattern, electroforming, etc., knife coating, roll coating, spin coating, bar coating, lip coating, etc. Yes, but not limited to these methods.
本発明の版はシリコンウェハーや石英ガラス、無アルカリガラス、青板ガラス、ＳＵＳや銅、ニッケルなどの金属や樹脂により構成される。版の表面はクロムなどの金属をメッキしてもよく、シリカやダイヤモンドライクカーボンなどの気相製膜をしても良い。版の溝部の形成は、モールディングやエレクトロフォーミング、フォトリソによるウェットエッチング／ドライエッチング、サンドブラスト、レーザー描画などで形成することができる。 The plate of the present invention is made of a metal such as a silicon wafer, quartz glass, non-alkali glass, blue plate glass, SUS, copper, nickel, or a resin. The surface of the plate may be plated with a metal such as chromium or may be formed by vapor deposition such as silica or diamond-like carbon. The plate groove can be formed by molding, electroforming, wet etching / dry etching by photolithography, sand blasting, laser drawing, or the like.
本発明のドクターブレードはＳＵＳ製、セラミック製、プラスチック製の材質を用いることができる。刃先の形状は順刃、逆刃、テーパーなどを選択でき、メッキなどの硬化処理がされていても良い。 The doctor blade of the present invention can be made of a material made of SUS, ceramic, or plastic. As the shape of the blade edge, a forward blade, a reverse blade, a taper or the like can be selected, and a hardening treatment such as plating may be performed.
光学式カメラは２台設置され、各カメラで基板のアライメントマークを撮像することができる。光学カメラは任意に移動可能であり、画線（マスク）の設計に柔軟に対応可能である。 Two optical cameras are installed, and each camera can image the alignment mark of the substrate. The optical camera can be moved arbitrarily, and can flexibly cope with the design of an image line (mask).
アライメント調整機構は、Ｘ方向、Ｙ方向、θ方向に移動可能なアクチュエーターを備え、基板支持機構上に取り付けられた基板の位置を転写シリンダーに対して調整することができる。なおθ方向とは水平回転動作を意味している。 The alignment adjustment mechanism includes an actuator that can move in the X direction, Y direction, and θ direction, and can adjust the position of the substrate mounted on the substrate support mechanism with respect to the transfer cylinder. The θ direction means a horizontal rotation operation.
図３は本発明の実施の形態によるパターン形成装置を示す側面模式図である。図３において、最表面がシリコーンゴムもしくはフッ素ゴムで構成されるエラストマーが円筒状版胴に固定されている転写シリンダーと、転写シリンダーの回転機構と、ドクターブレードの保持を行え、チルト角の調整を行え、印加圧力の調整が行えるドクターブレード保持機構と、ドクターブレード保持機構と、転写シリンダーならびに基板と接触する機構を有する版保持機構と、版保持機構に保持された画線部に相当する溝構造部を有する版と、基板を保持する基板保持機構と、基板のアライメントマークを観察する光学式カメラと、光学式カメラで読み取ったアライメントマークの情報を元にアライメントを行う基板のアライメント調整機構が設置されている。 FIG. 3 is a schematic side view showing the pattern forming apparatus according to the embodiment of the present invention. In FIG. 3, the transfer cylinder in which an elastomer whose outermost surface is made of silicone rubber or fluororubber is fixed to a cylindrical plate cylinder, the rotation mechanism of the transfer cylinder, and the doctor blade can be held, and the tilt angle can be adjusted. A doctor blade holding mechanism capable of adjusting the applied pressure, a doctor blade holding mechanism, a plate holding mechanism having a mechanism for contacting the transfer cylinder and the substrate, and a groove structure corresponding to an image line portion held by the plate holding mechanism A plate with a part, a substrate holding mechanism for holding the substrate, an optical camera for observing the alignment mark on the substrate, and an alignment adjustment mechanism for the substrate that performs alignment based on the alignment mark information read by the optical camera Has been.
図３（ａ）の実施の形態は版保持機構と基板保持機構が平板状に構成されている。図示しない駆動装置によって、版保持機構と基板保持機構は左右方向に往復可能にされ、ドクターブレード保持機構は上下方向に往復可能にされている。 In the embodiment of FIG. 3A, the plate holding mechanism and the substrate holding mechanism are configured in a flat plate shape. The plate holding mechanism and the substrate holding mechanism can be reciprocated in the left-right direction, and the doctor blade holding mechanism can be reciprocated in the vertical direction by a driving device (not shown).
図３（ｂ）の実施の形態は版保持機構がシリンダー状で、基板保持機構が平板状に構成されている。図示しない駆動装置によって、基板保持機構は左右方向に往復可能にされ、版保持機構は回転運動が可能にされ、ドクターブレード保持機構と版保持機構、転写シリンダーは上下方向に往復可能にされている。 In the embodiment shown in FIG. 3B, the plate holding mechanism is cylindrical, and the substrate holding mechanism is flat. The substrate holding mechanism can be reciprocated in the left-right direction by a driving device (not shown), the plate holding mechanism can be rotated, and the doctor blade holding mechanism, the plate holding mechanism, and the transfer cylinder can be reciprocated in the vertical direction. .
図３（ｃ）の実施の形態は版保持機構と基板保持機構がシリンダー状に構成されている。図示しない駆動装置によって、版保持機構と基板保持機構は回転運動が可能にされ、ドクターブレード保持機構と版保持機構、転写シリンダーは上下方向に往復可能にされている。図３（ｃ）の例においてアライメント調整機構は、基板保持機構部では基板流れ方向ＭＤのアライメント調整を行い、基板フィーダー側においては垂直方向ＴＤ方向のアライメント調整を光学式からの情報を元に行う。 In the embodiment of FIG. 3C, the plate holding mechanism and the substrate holding mechanism are configured in a cylindrical shape. The plate holding mechanism and the substrate holding mechanism can be rotated by a driving device (not shown), and the doctor blade holding mechanism, the plate holding mechanism, and the transfer cylinder can be reciprocated in the vertical direction. In the example of FIG. 3C, the alignment adjustment mechanism performs alignment adjustment in the substrate flow direction MD in the substrate holding mechanism section, and performs alignment adjustment in the vertical direction TD direction based on information from the optical type on the substrate feeder side. .
以下、具体的な実施例によって本発明を詳細に説明するが、これらの実施例は説明を目的としたもので、本発明はこれに限定されるものでは無い。 Hereinafter, the present invention will be described in detail by way of specific examples. However, these examples are for the purpose of explanation, and the present invention is not limited thereto.
電界効果トランジスタを構成するソース・ドレイン電極の作製方法について説明を行う。この電界効果トランジスタは、ベースとなる基板にポリエチレンナフタレート（ＰＥＮ）フィルム（帝人デュポン製）を用いた。 A method for manufacturing the source / drain electrodes constituting the field effect transistor will be described. In this field effect transistor, a polyethylene naphthalate (PEN) film (manufactured by Teijin DuPont) was used as a base substrate.
基板上にアルミニウムをスパッタリングにて１００ｎｍ成膜し、フォトリソグラフィーおよびエッチング処理によりパターニングしてゲート電極を作製した。 A gate electrode was formed by depositing aluminum on a substrate to a thickness of 100 nm by sputtering, and patterning by photolithography and etching.
次に、ゲート電極を覆うようにゲート絶縁膜を作製する。ゲート絶縁材料としてポリビニルフェノール（Ａｌｄｒｉｃｈ製）を用い、ゲート電極を含む基板上にスピンコート法によりゲート絶縁膜を作製した。塗布後、１８０℃で１時間の処理を行い、ゲート絶縁膜を作製した。 Next, a gate insulating film is formed so as to cover the gate electrode. Polyvinylphenol (manufactured by Aldrich) was used as a gate insulating material, and a gate insulating film was formed on a substrate including a gate electrode by a spin coating method. After the application, a treatment was performed at 180 ° C. for 1 hour to produce a gate insulating film.
続いて、ゲート絶縁膜上にソース・ドレイン電極を以下の順に作製する。 Subsequently, source / drain electrodes are formed on the gate insulating film in the following order.
まず、ソース・ドレイン電極は、グラビアオフセット印刷により銀ペーストをゲート絶縁膜上の所定位置に印刷して、１３０℃で２５分ベークして形成した。次に、ソース・ドレイン電極間に半導体層を形成する。半導体材料としては、有機半導体材料であるポリ−３−ヘキシルチオフェン（Ｍｅｒｃｋ製）をクロロホルムで１重量％になるように溶解させた溶液をディスペンサにより、ソース・ドレイン電極上の一部を覆うようにしてソース・ドレイン電極間に印刷し、９０℃で１時間乾燥させて有機半導体層を作製した。 First, the source / drain electrodes were formed by printing a silver paste at a predetermined position on the gate insulating film by gravure offset printing and baking at 130 ° C. for 25 minutes. Next, a semiconductor layer is formed between the source / drain electrodes. As a semiconductor material, a solution in which poly-3-hexylthiophene (made by Merck), which is an organic semiconductor material, is dissolved in chloroform to 1% by weight is covered with a dispenser so as to cover a part of the source / drain electrodes. Then, it was printed between the source and drain electrodes and dried at 90 ° C. for 1 hour to produce an organic semiconductor layer.
以上のようにして作製した電界効果トランジスタ装置の輸送特性や出力特性の静特性と動特性を調べるためにゲート電極にプラス２０Ｖからマイナス２０Ｖ、ドレイン電極にマイナス１５Ｖの電圧を印加しソース電流を測定した。１０−１０Ａ以下のリーク電流、１０６以上のオンオフ比の電気特性が得られた。これにより、良好な動作特性の電界効果トランジスタ装置が得られた。 In order to examine the static and dynamic characteristics of the transport and output characteristics of the field effect transistor device fabricated as described above, a source current is measured by applying a voltage of +20 V to minus 20 V to the gate electrode and minus 15 V to the drain electrode. did. Electrical characteristics with a leak current of 10 −10 A or less and an on / off ratio of 10 6 or more were obtained. Thereby, a field effect transistor device having good operating characteristics was obtained.
本発明の回路は、アクティブマトリックス型のトランジスタアレイを背面板として有する液晶表示素子、有機ＥＬ、電子ペーパー等の画像表示体や、メモリ、ＲＦＩＤ、ロジック回路、電力伝送シート、タッチパネル、電磁波シールド部材、光もしくは熱、応力、磁気などの物理センサ、生物センサ、化学センサに利用される。特に、耐衝撃性に優れ、軽量で曲面加工が可能なフレキシブル電気装置に利用される。 The circuit of the present invention includes a liquid crystal display element having an active matrix transistor array as a back plate, an organic EL, an electronic display such as electronic paper, a memory, an RFID, a logic circuit, a power transmission sheet, a touch panel, an electromagnetic shielding member, It is used for physical sensors such as light or heat, stress, magnetism, biological sensors, and chemical sensors. In particular, it is used for a flexible electric device that is excellent in impact resistance, lightweight and capable of processing a curved surface.
１００ 基板
１１１ ゲート電極
１１２ キャパシタ電極
１２１ ゲート絶縁膜
１２２ 層間絶縁膜
１３１ ソース電極
１３２ ドレイン電極
１４１ 半導体層
２００ エラストマー
３００ 転写シリンダー
４００ 版
４０１ ドクターブレード
４０２ ドクターブレード保持機構
５００ 版保持機構
６００ 薬液
６０１ 薬液画像部
７００ 基板支持機構
８００ 光学式カメラ
９００ アライメント調整機構
DESCRIPTION OF SYMBOLS 100 Substrate 111 Gate electrode 112 Capacitor electrode 121 Gate insulating film 122 Interlayer insulating film 131 Source electrode 132 Drain electrode 141 Semiconductor layer 200 Elastomer 300 Transfer cylinder 400 Plate 401 Doctor blade 402 Doctor blade holding mechanism 500 Plate holding mechanism 600 Chemical solution 601 Chemical solution image part 700 Substrate support mechanism 800 Optical camera 900 Alignment adjustment mechanism
Claims (10)
以下の工程（１）から（３）よりなる印刷工程により前記基板上へラインもしくはスペース最小幅が１から５０μｍであり、印刷位置精度が１００ｐｐｍ以下の機能性膜の形成を行うことを特徴とする電界効果トランジスタの製造方法。
工程（１） 版の画線部に相当する溝構造部にドクターブレードを用いたインキング法で、機能性材料が溶媒へ溶解もしくは分散した薬液を充填する工程。
工程（２） 転写シリンダーと前記版を接触させ、前記溝構造部の薬液を前記転写シリンダーへ転移させる工程。
工程（３） 前記転写シリンダー上の薬液を前記基板の所定の位置へ転写し、機能性膜の形成を行う工程。 A functional material dissolves in a solvent in all or part of the gate electrode, source electrode, drain electrode, bus wiring, gate insulating film, interlayer insulating film, and semiconductor layer that constitute the field effect transistor formed on the substrate. Alternatively, a method for producing a field effect transistor in which a dispersed chemical is formed as a functional film by a coating method or a printing method,
A functional film having a minimum line or space width of 1 to 50 μm and a printing position accuracy of 100 ppm or less is formed on the substrate by a printing process comprising the following steps (1) to (3). A method of manufacturing a field effect transistor.
Step (1) A step of filling a chemical solution in which a functional material is dissolved or dispersed in a solvent by an inking method using a doctor blade in a groove structure portion corresponding to a drawing portion of a plate.
Step (2) A step of bringing the transfer cylinder and the plate into contact with each other and transferring the chemical solution in the groove structure to the transfer cylinder.
Step (3) A step of transferring a chemical solution on the transfer cylinder to a predetermined position on the substrate to form a functional film.
最表面がエラストマーで構成される転写シリンダーと、前記転写シリンダーの回転機構と、ドクターブレードと、前記ドクターブレードを保持してチルト角の調整を行い、印加圧力の調整を行うドクターブレード保持機構と、画線部に相当する溝構造部を有する版と、版保持機構と、基板を保持する基板保持機構と、基板のアライメントマークを観察する光学式カメラと、基板のアライメント調整機構と、を有することを特徴とする電界効果トランジスタの製造装置。 A field effect transistor manufacturing apparatus used in the method for manufacturing a field effect transistor according to any one of claims 1 to 6,
A transfer cylinder composed of an elastomer on the outermost surface, a rotation mechanism of the transfer cylinder, a doctor blade, a doctor blade holding mechanism for holding the doctor blade, adjusting a tilt angle, and adjusting an applied pressure; A plate having a groove structure corresponding to the image line, a plate holding mechanism, a substrate holding mechanism for holding the substrate, an optical camera for observing the alignment mark on the substrate, and a substrate alignment adjusting mechanism; An apparatus for manufacturing a field effect transistor.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2011074810A JP5790075B2 (en) | 2011-03-30 | 2011-03-30 | Manufacturing method of field effect transistor and manufacturing apparatus used therefor |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2011074810A JP5790075B2 (en) | 2011-03-30 | 2011-03-30 | Manufacturing method of field effect transistor and manufacturing apparatus used therefor |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2012209465A true JP2012209465A (en) | 2012-10-25 |
| JP5790075B2 JP5790075B2 (en) | 2015-10-07 |
Family
ID=47188957
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2011074810A Expired - Fee Related JP5790075B2 (en) | 2011-03-30 | 2011-03-30 | Manufacturing method of field effect transistor and manufacturing apparatus used therefor |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP5790075B2 (en) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20160147763A (en) | 2014-04-28 | 2016-12-23 | 코모리 가부시키가이샤 | Deep-etch plate printing machine |
| JP2017183627A (en) * | 2016-03-31 | 2017-10-05 | 株式会社Ｓｃｒｅｅｎホールディングス | Substrate processing method and substrate processing apparatus |
| JPWO2017038403A1 (en) * | 2015-09-01 | 2018-08-16 | ソニー株式会社 | Laminate |
Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0386579A (en) * | 1989-08-30 | 1991-04-11 | Toppan Printing Co Ltd | Method for taking in alignment mark |
| JPH08267899A (en) * | 1995-03-29 | 1996-10-15 | Toshiba Corp | Printing method and device therefor |
| JP2002245931A (en) * | 2001-02-15 | 2002-08-30 | Sumitomo Rubber Ind Ltd | Method of manufacturing electrode substrate for plasma display panel |
| JP2006289983A (en) * | 2005-04-13 | 2006-10-26 | Korea Mach Res Inst | Method and device for producing electronic elements using roll-to-roll rotary printing method |
| JP2009119787A (en) * | 2007-11-16 | 2009-06-04 | Dainippon Printing Co Ltd | Printer and printing method |
| JP2009271311A (en) * | 2008-05-07 | 2009-11-19 | Ricoh Co Ltd | Method for manufacturing circuit board, circuit board, active matrix circuit board, and image display device |
| JP2010050355A (en) * | 2008-08-22 | 2010-03-04 | Ricoh Co Ltd | Semiconductor device, and method of manufacturing the same |
| JP2010080467A (en) * | 2008-09-24 | 2010-04-08 | Ricoh Co Ltd | Thin film transistor, method of manufacturing thin film transistor, active matrix type thin film transistor array, and active matrix drive display device |
-
2011
- 2011-03-30 JP JP2011074810A patent/JP5790075B2/en not_active Expired - Fee Related
Patent Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0386579A (en) * | 1989-08-30 | 1991-04-11 | Toppan Printing Co Ltd | Method for taking in alignment mark |
| JPH08267899A (en) * | 1995-03-29 | 1996-10-15 | Toshiba Corp | Printing method and device therefor |
| JP2002245931A (en) * | 2001-02-15 | 2002-08-30 | Sumitomo Rubber Ind Ltd | Method of manufacturing electrode substrate for plasma display panel |
| JP2006289983A (en) * | 2005-04-13 | 2006-10-26 | Korea Mach Res Inst | Method and device for producing electronic elements using roll-to-roll rotary printing method |
| JP2009119787A (en) * | 2007-11-16 | 2009-06-04 | Dainippon Printing Co Ltd | Printer and printing method |
| JP2009271311A (en) * | 2008-05-07 | 2009-11-19 | Ricoh Co Ltd | Method for manufacturing circuit board, circuit board, active matrix circuit board, and image display device |
| JP2010050355A (en) * | 2008-08-22 | 2010-03-04 | Ricoh Co Ltd | Semiconductor device, and method of manufacturing the same |
| JP2010080467A (en) * | 2008-09-24 | 2010-04-08 | Ricoh Co Ltd | Thin film transistor, method of manufacturing thin film transistor, active matrix type thin film transistor array, and active matrix drive display device |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20160147763A (en) | 2014-04-28 | 2016-12-23 | 코모리 가부시키가이샤 | Deep-etch plate printing machine |
| JPWO2017038403A1 (en) * | 2015-09-01 | 2018-08-16 | ソニー株式会社 | Laminate |
| JP2017183627A (en) * | 2016-03-31 | 2017-10-05 | 株式会社Ｓｃｒｅｅｎホールディングス | Substrate processing method and substrate processing apparatus |
Also Published As
| Publication number | Publication date |
|---|---|
| JP5790075B2 (en) | 2015-10-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5406189B2 (en) | Method for manufacturing flexible semiconductor device | |
| JP4730623B2 (en) | THIN FILM TRANSISTOR, METHOD FOR PRODUCING THIN FILM TRANSISTOR, AND ELECTRONIC DEVICE | |
| JP2008042043A (en) | Display device | |
| JP6323055B2 (en) | Thin film transistor array and manufacturing method thereof | |
| US10374025B2 (en) | Thin film transistor array | |
| JP2009246342A (en) | Field-effect transistor, method of manufacturing the same, and image display apparatus | |
| JP5790075B2 (en) | Manufacturing method of field effect transistor and manufacturing apparatus used therefor | |
| JP5838692B2 (en) | Manufacturing method of CMOS semiconductor device | |
| JP5671911B2 (en) | THIN FILM TRANSISTOR ARRAY, IMAGE DISPLAY DEVICE, AND METHOD FOR PRODUCING THIN FILM TRANSISTOR ARRAY | |
| JP5779933B2 (en) | Thin film transistor device and manufacturing method thereof | |
| US9391168B2 (en) | Manufacturing method of a thin film transistor utilizing a pressing mold and active-matrix display devices made therefrom | |
| JP2007258218A (en) | Organic transistor, and its manufacturing method | |
| JP5532553B2 (en) | Thin film transistor, thin film transistor manufacturing method, thin film transistor array, and image display device | |
| US20160211474A1 (en) | Thin film transistor array and manufacturing method of the same | |
| JP2016163029A (en) | Thin film transistor array, thin film transistor array manufacturing method and pixel display device | |
| JP6217162B2 (en) | THIN FILM TRANSISTOR, MANUFACTURING METHOD THEREOF, AND IMAGE DISPLAY DEVICE | |
| JP2013074191A (en) | Thin film transistor array, manufacturing method therefor, and image display device | |
| JP2012206432A (en) | Printing machine, printing method, and method of manufacturing printed matter | |
| TWI646668B (en) | Thin film transistor array, manufacturing method thereof, and image display device | |
| JP5359032B2 (en) | Thin film transistor, thin film transistor array, and image display device | |
| JP5440031B2 (en) | Method for manufacturing thin film transistor array | |
| JP5532655B2 (en) | Organic thin film transistor, method for manufacturing the same, and image display device | |
| JP6390122B2 (en) | THIN FILM TRANSISTOR, THIN FILM TRANSISTOR ARRAY MANUFACTURING METHOD, AND IMAGE DISPLAY DEVICE | |
| JP6428126B2 (en) | THIN FILM TRANSISTOR, THIN FILM TRANSISTOR ARRAY MANUFACTURING METHOD, AND IMAGE DISPLAY DEVICE | |
| JP6197306B2 (en) | Thin film transistor manufacturing method |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20140219 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20141222 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20150106 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20150305 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20150707 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20150720 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 5790075 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |