JP2012208292A - Liquid crystal display device, electronic apparatus and data signal generating method - Google Patents

Liquid crystal display device, electronic apparatus and data signal generating method Download PDF

Info

Publication number
JP2012208292A
JP2012208292A JP2011073543A JP2011073543A JP2012208292A JP 2012208292 A JP2012208292 A JP 2012208292A JP 2011073543 A JP2011073543 A JP 2011073543A JP 2011073543 A JP2011073543 A JP 2011073543A JP 2012208292 A JP2012208292 A JP 2012208292A
Authority
JP
Japan
Prior art keywords
pixel
voltage
liquid crystal
pixels
data signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2011073543A
Other languages
Japanese (ja)
Inventor
Junya Kobayashi
淳也 小林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2011073543A priority Critical patent/JP2012208292A/en
Publication of JP2012208292A publication Critical patent/JP2012208292A/en
Withdrawn legal-status Critical Current

Links

Images

Landscapes

  • Liquid Crystal Display Device Control (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Liquid Crystal (AREA)

Abstract

PROBLEM TO BE SOLVED: To suppress occurrence of a horizontal line to which a reverse tilt domain is connected.SOLUTION: A liquid crystal device 1 includes: a display panel 10 provided with a plurality of pixels Px; and a controlling circuit 50 provided with a video processing circuit 70. In a case where bright pixels Pxw of which data signal Vid corresponding to gradation specified by a video signal VIDEO is not less than a second voltage Vsat are adjacent to one another at opposite sides to visual directions L of dark pixels Pxb of which the data signal Vid corresponding to the gradation specified by the video signal VIDEO is less than a first voltage Vc, the video processing circuit 70 corrects the video signal VIDEO and generates the data signal Vid such that an application voltage applied to a liquid crystal 232 of the dark pixels Pxb becomes the first voltage Vc.

Description

本発明は、液晶表示装置における表示上の不具合を低減する技術に関する。   The present invention relates to a technique for reducing display defects in a liquid crystal display device.

液晶パネルは、一定の間隔を有する1対の基板を有し、複数の画素がマトリクス状に設けられる。具体的には、一方の基板上に画素の各々に対応するように複数の画素電極が形成され、他方の基板であって一方の基板と向かい合う面に複数の画素に共通な共通電極が形成される。そして、共通電極と複数の画素電極との間に、液晶が設けられる。
VA(Vertical Alignment)方式やTN(Twisted Nematic)方式において、液晶の配向状態、すなわち液晶を構成する液晶分子の傾きは、共通電極と画素電極との間に生じる、1対の基板に対して垂直な方向の成分を有する縦電界により規定される。そして、この縦電界により制御される液晶分子の配向状態により、画素の透過率または反射率が定まる。
The liquid crystal panel includes a pair of substrates having a constant interval, and a plurality of pixels are provided in a matrix. Specifically, a plurality of pixel electrodes are formed on one substrate so as to correspond to each of the pixels, and a common electrode common to the plurality of pixels is formed on the surface of the other substrate facing the one substrate. The A liquid crystal is provided between the common electrode and the plurality of pixel electrodes.
In the VA (Vertical Alignment) method and the TN (Twisted Nematic) method, the alignment state of the liquid crystal, that is, the inclination of the liquid crystal molecules constituting the liquid crystal is perpendicular to the pair of substrates generated between the common electrode and the pixel electrode. It is defined by a vertical electric field having a component in various directions. The transmittance or reflectance of the pixel is determined by the alignment state of the liquid crystal molecules controlled by the vertical electric field.

ところで、近年、液晶装置の小型化、高精細化が進み、画素ピッチが狭くなっている。画素ピッチが狭くなると、液晶の配向状態を制御する縦電界の他に、互いに隣り合う画素間で横電界が生じる。縦電界によって配向状態が制御される液晶分子に対して横電界が加わる場合、液晶分子が本来傾くべき方向とは異なる方向に傾く配向不良(リバースチルトドメイン)が発生し、表示上の不具合が生じるという問題があった。   By the way, in recent years, liquid crystal devices have become smaller and higher definition, and the pixel pitch has become narrower. When the pixel pitch is reduced, a horizontal electric field is generated between adjacent pixels in addition to a vertical electric field that controls the alignment state of the liquid crystal. When a lateral electric field is applied to liquid crystal molecules whose alignment state is controlled by a vertical electric field, alignment defects (reverse tilt domains) in which the liquid crystal molecules tilt in a direction different from the direction in which the liquid crystal molecules should originally tilt occur, resulting in display defects. There was a problem.

このような、リバースチルトドメインの問題に対応するために、遮光層及び開口部の形状を工夫してリバースチルトドメインの発生領域を視認できないようにする技術(特許文献1)や、映像信号から算出した平均輝度値が一定値以下の場合にリバースチルトドメインが発生すると判断することで設定以上の映像信号をクリップする技術(特許文献2)等が提案されている。   In order to deal with such a problem of the reverse tilt domain, the shape of the light shielding layer and the opening is devised so that the reverse tilt domain occurrence region cannot be visually recognized (Patent Document 1), or calculated from the video signal A technique (Patent Document 2) or the like that clips a video signal higher than a setting by determining that a reverse tilt domain occurs when the average brightness value is equal to or less than a certain value has been proposed.

特開平6−34965号公報JP-A-6-34965 特開2009−69608号公報JP 2009-69608 A

しかし、遮光層及び開口部の形状等の液晶パネルの構造によりリバースチルトドメインの影響を低減する方法では、開口率が低下するため、十分な輝度を得ることが出来ないという問題が生じる。
一方、映像信号をクリップする技術の場合、高階調値の映像信号を液晶パネルに表示できないため、画像の明るさが制限され、画像のコントラストが低下する等の表示品質の低下を招くという問題が生じる。
However, in the method of reducing the influence of the reverse tilt domain by the structure of the liquid crystal panel such as the shape of the light shielding layer and the opening, the aperture ratio is lowered, so that there is a problem that sufficient luminance cannot be obtained.
On the other hand, in the case of a technique for clipping a video signal, a video signal having a high gradation value cannot be displayed on the liquid crystal panel, and thus there is a problem in that the brightness of the image is limited and the display quality is lowered such as the contrast of the image is lowered. Arise.

そこで、本発明は、上述した事情に鑑みて、表示品質の劣化を招くことなく、リバースチルトドメインによる表示不具合の発生を防止・低減させることを解決課題とする。   Therefore, in view of the above-described circumstances, the present invention has an object to solve and prevent the occurrence of display defects due to the reverse tilt domain without causing deterioration in display quality.

上述した課題を解決するため、本発明に係る液晶表示装置は、複数の走査線と、複数のデータ線と、前記複数の走査線と前記複数の走査線との交差に対応して設けられた複数の画素と、映像信号に基づいて、表示すべき階調となるように前記複数の画素の各々の透過率を規定するデータ信号を生成する映像処理回路と、前記複数のデータ線に前記データ信号を供給するデータ線駆動回路と、前記複数の走査線を駆動する走査線駆動回路とを備え、表示面に垂直な方向から見て前記データ信号に基づいて液晶分子が変位する方向を明視方向とした場合、前記映像処理回路は、前記複数の画素のうち一の画素の液晶に印加される印加電圧が第1電圧より小さく、かつ、当該一の画素に対して明視方向と逆方向に位置する画素の液晶に印加される印加電圧が前記第1電圧より大きい第2電圧以上となる場合に、前記一の画素の液晶に印加される電圧が前記第1電圧となるように補正して前記データ信号を生成することを特徴とする。   In order to solve the above-described problem, a liquid crystal display device according to the present invention is provided corresponding to a plurality of scanning lines, a plurality of data lines, and an intersection of the plurality of scanning lines and the plurality of scanning lines. A plurality of pixels, a video processing circuit for generating a data signal for defining a transmittance of each of the plurality of pixels so as to obtain a gradation to be displayed based on the video signal, and the data on the plurality of data lines A data line driving circuit for supplying a signal and a scanning line driving circuit for driving the plurality of scanning lines, and the direction in which the liquid crystal molecules are displaced based on the data signal when viewed from the direction perpendicular to the display surface is clearly seen When the direction is set, the video processing circuit is configured such that the applied voltage applied to the liquid crystal of one of the plurality of pixels is smaller than the first voltage, and is opposite to the clear viewing direction with respect to the one pixel. Applied to the liquid crystal of the pixel located at When the voltage is equal to or higher than a second voltage higher than the first voltage, the data signal is generated by correcting the voltage applied to the liquid crystal of the one pixel to be the first voltage. To do.

この発明によれば、液晶に印加される印加電圧が第1電圧よりも小さな画素(暗画素)と、液晶に印加される印加電圧が第1電圧よりも大きい第2電圧以上となる画素(明画素)とが隣り合う場合に、当該暗画素の液晶に印加される印加電圧を第1電圧となるように補正を行う。このような補正を行うことにより、補正をしない場合に比べて、これら2つの画素の間に生じる横電界を小さくすることができると共に、当該暗画素に生じる縦電界を大きくすることができる。
画素の透過率は、当該画素に供給されるデータ信号に基づいて当該画素の液晶に印加される電圧により生ずる縦電界が、当該画素の液晶分子を明視方向側に傾けることによって制御される。しかし、ある画素の液晶に印加される電圧と、当該ある画素に隣り合う画素の液晶に印加される電圧との電位差が大きくなる場合、これらの2つの画素の間に発生する横電界により、液晶分子が、本来縦電界により傾くべき明視方向側とは逆側に傾き、配向の乱れた状態となることがある。そして、このような配向の乱れた状態の液晶分子により形成されるリバースチルトドメインが、その領域を拡大する場合には、表示上の不具合としてユーザに視認される。このリバースチルトドメインは、2つの画素の間の横電界が大きい場合に、発生しやすくなる。
一方、液晶分子に対して縦電界が作用する場合、縦電界による規制力により、液晶分子は安定な状態となる。この場合、液晶分子は横電界による影響を受けにくくなり、その結果として、リバースチルトドメインは発生しにくくなる。
この発明によれば、補正により、暗画素及び明画素の間に生ずる横電界を小さくすると共に、当該暗画素に生ずる縦電界を大きくするため、リバースチルトドメインが発生する可能性を低く抑えることが可能となる。
According to the present invention, a pixel (dark pixel) in which the applied voltage applied to the liquid crystal is smaller than the first voltage and a pixel (brighter) in which the applied voltage applied to the liquid crystal is greater than or equal to the second voltage greater than the first voltage. When the pixel is adjacent, correction is performed so that the applied voltage applied to the liquid crystal of the dark pixel becomes the first voltage. By performing such correction, the horizontal electric field generated between these two pixels can be reduced and the vertical electric field generated in the dark pixel can be increased as compared with the case where correction is not performed.
The transmissivity of a pixel is controlled by tilting the liquid crystal molecules of the pixel toward the clear viewing direction by a vertical electric field generated by a voltage applied to the liquid crystal of the pixel based on a data signal supplied to the pixel. However, when the potential difference between the voltage applied to the liquid crystal of a certain pixel and the voltage applied to the liquid crystal of a pixel adjacent to the certain pixel becomes large, the liquid crystal is generated by a lateral electric field generated between these two pixels. In some cases, the molecules are inclined to the opposite side of the clear vision direction, which should be inclined by the longitudinal electric field, and the orientation is disturbed. When the reverse tilt domain formed by the liquid crystal molecules in such a disordered orientation is enlarged, the user visually recognizes it as a display defect. This reverse tilt domain is likely to occur when the lateral electric field between the two pixels is large.
On the other hand, when the vertical electric field acts on the liquid crystal molecules, the liquid crystal molecules are in a stable state due to the regulating force by the vertical electric field. In this case, the liquid crystal molecules are not easily affected by the transverse electric field, and as a result, the reverse tilt domain is hardly generated.
According to the present invention, the correction reduces the horizontal electric field generated between the dark pixel and the bright pixel and also increases the vertical electric field generated in the dark pixel, so that the possibility of occurrence of a reverse tilt domain can be suppressed to a low level. It becomes possible.

また、この発明によれば、液晶に印加される印加電圧が第1電圧よりも小さな画素(暗画素)と、液晶に印加される印加電圧が第1電圧よりも大きい第2電圧以上となる画素(明画素)とが隣り合う場合で、且つ、暗画素の明視方向と逆側に明画素が位置する場合に、当該暗画素に対して補正を行う。
液晶分子が横電界の影響を受けて明視方向とは逆側に傾いて配向の乱れた状態となった場合、当該液晶分子は、本来の状態、すなわち、明視方向側に傾く状態には戻りにくくなる。このような、液晶分子を明視方向とは逆側に傾かせる横電界は、暗画素と、暗画素の明視方向と逆側に位置する明画素との間において生じる。従って、リバースチルトドメインは、暗画素から見て明視方向と逆側に明画素が隣り合う場合に、これら2つの画素の境界近傍において発生する可能性が高くなる。
この発明によれば、暗画素と明画素とが隣り合う場合のうち、暗画素の明視方向と逆側に明画素が位置する場合に、当該暗画素に対して補正を行う。つまり、補正は、リバースチルトドメインが発生する可能性の高い画素に対して行うものであり、補正を行う画素数を少なくできる。補正により、暗画素の液晶には、映像信号が規定する階調に対応する電圧とは異なる第1電圧が印加されるため、補正がされた暗画素は、映像信号が規定する階調とは異なる階調を表示する。よって、補正を多くの画素に対して行う場合、補正による輝度変化が、ユーザにより視認される可能性が高くなる。
従って、この発明のように、補正を行う画素数を少なくすることで、補正による輝度変化をユーザに視認される可能性を低くすることができ、映像に濃淡がある場合にも、その輪郭部分がぼやけることを防止して鮮明な映像を表示できる。
Further, according to the present invention, a pixel (dark pixel) in which the applied voltage applied to the liquid crystal is smaller than the first voltage, and a pixel in which the applied voltage applied to the liquid crystal is equal to or higher than the second voltage greater than the first voltage. When the bright pixel is adjacent to the bright pixel and the bright pixel is located on the opposite side to the clear vision direction of the dark pixel, the dark pixel is corrected.
When the liquid crystal molecules are tilted in the opposite direction to the clear viewing direction due to the influence of the lateral electric field, the liquid crystal molecules are in the original state, that is, in the tilted state toward the clear viewing direction. It becomes difficult to return. Such a lateral electric field that tilts the liquid crystal molecules in the direction opposite to the clear viewing direction is generated between the dark pixel and the bright pixel located on the opposite side of the dark pixel in the clear viewing direction. Therefore, the reverse tilt domain is more likely to occur in the vicinity of the boundary between these two pixels when the bright pixels are adjacent to each other on the opposite side to the clear viewing direction when viewed from the dark pixels.
According to the present invention, when the dark pixel and the bright pixel are adjacent to each other, when the bright pixel is located on the opposite side to the clear vision direction of the dark pixel, the dark pixel is corrected. That is, the correction is performed on pixels that are highly likely to generate a reverse tilt domain, and the number of pixels to be corrected can be reduced. Since the first voltage different from the voltage corresponding to the gradation specified by the video signal is applied to the liquid crystal of the dark pixel by the correction, the corrected dark pixel has the gradation specified by the video signal. Different gradations are displayed. Therefore, when the correction is performed on a large number of pixels, the luminance change due to the correction is more likely to be visually recognized by the user.
Therefore, by reducing the number of pixels to be corrected as in the present invention, it is possible to reduce the possibility that the luminance change due to the correction will be visually recognized by the user, and the contour portion even when the image has light and shade It is possible to prevent the image from being blurred and display a clear image.

なお、ある1つの画素で発生したリバースチルトドメインは、数フレーム後には消滅することが多い。このような短期間で消滅するリバースチルトドメインは、ユーザに視認されず、表示品質の大きな劣化をもたらすものではない。
しかし、ある画素で発生したリバースチルトドメインが、当該ある画素に隣り合う画素で発生したリバースチルトドメインと結合し、この結合したリバースチルトドメインがさらに隣りの画素で発生したリバースチルトドメインと結合を繰り返す場合、リバースチルトドメインが横方向に一直線に連なった「横線」に発達し、長期間にわたり存在する場合がある。このような横線は、暗画素と、暗画素の明視方向と逆側に隣り合う明画素とが、1フレームに1画素ずつ右側にスクロールする場合に、暗画素の明視方向と逆側に尾を引くように発生する。
この発明によれば、暗画素の明視方向と逆側に明画素が隣り合う場合に、当該暗画素に対して補正を行う。暗画素に対して補正を行う場合、仮に当該補正のなされた画素でリバースチルトドメインが発生しても、その大きさを小さくすることができる。従って、補正により、補正のなされた画素で発生したリバースチルトドメインと、他の画素で発生したリバースチルトドメインとの結合を防ぐことが可能となり、横線の発生する可能性を低く抑えることができる。
Note that the reverse tilt domain generated in one pixel often disappears after several frames. The reverse tilt domain that disappears in such a short period is not visually recognized by the user and does not cause a large deterioration in display quality.
However, a reverse tilt domain generated in a certain pixel is combined with a reverse tilt domain generated in a pixel adjacent to the certain pixel, and the combined reverse tilt domain is further combined with a reverse tilt domain generated in a neighboring pixel. In some cases, the reverse tilt domain develops into a “horizontal line” that is connected in a straight line in the horizontal direction and may exist for a long period of time. Such a horizontal line indicates that the dark pixel and the bright pixel adjacent to the opposite side to the clear direction of the dark pixel scroll to the right one pixel at a time on the opposite side to the clear direction of the dark pixel. Occurs like a tail.
According to the present invention, when a bright pixel is adjacent to the opposite side of the clear vision direction of the dark pixel, the dark pixel is corrected. When correcting dark pixels, even if a reverse tilt domain occurs in the corrected pixels, the size can be reduced. Therefore, the correction can prevent the reverse tilt domain generated in the corrected pixel from being combined with the reverse tilt domain generated in other pixels, and the possibility of the occurrence of a horizontal line can be suppressed to a low level.

また、上述した液晶表示装置において、前記データ信号の最大値に対応する前記画素の透過率を100%とし、前記データ信号の最小値に対応する前記画素の透過率を0%としたときに、前記第1電圧は、前記画素の透過率を0%より大きく0.1%以下とする電圧であることが好ましい。   In the liquid crystal display device described above, when the transmittance of the pixel corresponding to the maximum value of the data signal is 100% and the transmittance of the pixel corresponding to the minimum value of the data signal is 0%, The first voltage is preferably a voltage that causes the transmittance of the pixel to be greater than 0% and not greater than 0.1%.

この発明では、ある画素の液晶に印加される電圧を第1電圧となるように補正する場合、第1電圧の値を、画素の相対透過率を基準に定める。
画素の相対透過率と液晶に印加される電圧の関係を示すVT特性は、個々の表示パネルにより異なる。仮に、第1電圧をある固定値にすると、異なる複数の表示パネルの液晶に対して第1電圧を印加した場合に、複数の表示パネル間で画素の相対透過率は異なる値となり、複数の表示パネルの各々で表示品質にバラつきが生じる。さらには、第1電圧を固定値にした場合には、このような表示品質のばらつきにより、一部の表示パネルで補正による輝度変化がユーザに視認される程度に大きくなる可能性も存在する。
この発明によれば、第1電圧の値を画素の相対透過率を基準に定めることにより、個々の表示パネルの間でVT特性にバラつきが存在する場合であっても、補正を行った場合の輝度変化を一定の範囲内に収めることが可能となる。つまり、個々の表示パネル毎に、補正を行う場合の輝度変化に対する影響を均一化できるため、表示パネルの表示品質を一定に保つことができる。
In the present invention, when the voltage applied to the liquid crystal of a certain pixel is corrected to be the first voltage, the value of the first voltage is determined based on the relative transmittance of the pixel.
The VT characteristic indicating the relationship between the relative transmittance of the pixel and the voltage applied to the liquid crystal differs depending on each display panel. If the first voltage is set to a certain fixed value, when the first voltage is applied to the liquid crystals of a plurality of different display panels, the relative transmittance of the pixels becomes different between the plurality of display panels. The display quality varies among the panels. Furthermore, when the first voltage is set to a fixed value, there is a possibility that the luminance change due to the correction is increased to be visually recognized by the user on some display panels due to such variations in display quality.
According to the present invention, by determining the value of the first voltage with reference to the relative transmittance of the pixel, even when there is a variation in VT characteristics between individual display panels, It becomes possible to keep the luminance change within a certain range. That is, since the influence on the luminance change when correction is performed can be made uniform for each display panel, the display quality of the display panel can be kept constant.

また、VT特性を示す曲線VTの形状は、液晶に印加する電圧が一定の大きさ以下(例えば、約1.5V以下)のときは、画素の相対透過率もほぼ0%を保ったまま推移する一方、液晶に印加する電圧が一定の大きさを超える付近で、画素の相対透過率も急激に立ち上がる。
この発明によれば、第1電圧を、画素の相対透過率が0%よりも大きく0.1%以下となる電圧とすることで、第1電圧の値を十分に大きな値とすることが可能となる。つまり、この発明によれば、補正による輝度変化を最小限に抑えつつ、大きな電圧(第1電圧)を液晶に印加することができるため、表示品質を低下させること無く、効果的にリバースチルトドメインの発生を抑止することが可能となる。
Further, the shape of the curve VT indicating the VT characteristics changes while maintaining the relative transmittance of the pixels at approximately 0% when the voltage applied to the liquid crystal is less than a certain level (for example, about 1.5 V or less). On the other hand, when the voltage applied to the liquid crystal exceeds a certain level, the relative transmittance of the pixel also rises rapidly.
According to the present invention, by setting the first voltage to a voltage at which the relative transmittance of the pixel is greater than 0% and 0.1% or less, the value of the first voltage can be set to a sufficiently large value. It becomes. That is, according to the present invention, a large voltage (first voltage) can be applied to the liquid crystal while minimizing the luminance change due to the correction, so that the reverse tilt domain can be effectively performed without degrading the display quality. Can be suppressed.

また、上述した液晶表示装置において、第1画素と明視方向と逆方向に隣り合う画素を第2画素としたとき、前記映像処理回路は、前記映像信号にガンマ補正を施して第1信号を生成するガンマ補正手段と、前記第1画素に対応する前記第1信号を遅延させて、前記第2画素に対応する第2信号を生成する遅延手段と、前記第1信号の示す値が前記第1電圧よりも小さく、且つ、前記第2信号の示す値が第2電圧以上であるか否かを判定する判定手段と、前記判定手段の判定結果が肯定を示す場合、前記第1信号を前記第1電圧とする補正を施して前記データ信号を生成する補正手段と、を備えることが好ましい。   In the liquid crystal display device described above, when the pixel adjacent to the first pixel in the direction opposite to the clear vision direction is the second pixel, the video processing circuit performs gamma correction on the video signal and outputs the first signal. Gamma correction means for generating, delay means for delaying the first signal corresponding to the first pixel to generate a second signal corresponding to the second pixel, and a value indicated by the first signal A determination unit that determines whether or not a value that is smaller than one voltage and the value indicated by the second signal is equal to or greater than a second voltage; and a determination result of the determination unit indicates affirmative, the first signal is It is preferable that correction means for generating the data signal by correcting the first voltage is provided.

この発明によれば、映像処理回路は、第1画素と第2画素との間でリバースチルトドメインが発生する可能性がある場合に、映像処理回路に入力される映像信号のうち、第1画素の階調を規定する値を、第1電圧に対応する値となるように補正して、データ信号を生成する。これにより、第1画素と第2画素との間でリバースチルトドメインの発生を抑制することができる。
また、映像処理回路は、画素の表示すべき階調を規定する映像信号を、画素の表示すべき階調に対応した電圧の値を規定するデータ信号に変換する。この変換は、例えば、画素の透過率と画素に印加する電圧とを対応付けるルックアップテーブルを参照して行われる。従って、第1電圧の値を、画素の透過率を基準に定める場合であっても、当該ルックアップテーブルを利用することで、画素の透過率に対応する電圧の値を容易に算出することができる。
つまり、この発明によれば、映像信号に対する補正を容易に行うことができると共に、画素の透過率の値の設定及び設定変更を容易に行うことができる。
According to the present invention, the video processing circuit includes the first pixel in the video signal input to the video processing circuit when a reverse tilt domain may occur between the first pixel and the second pixel. A data signal is generated by correcting the value defining the gray level so as to be a value corresponding to the first voltage. Thereby, generation | occurrence | production of a reverse tilt domain can be suppressed between a 1st pixel and a 2nd pixel.
The video processing circuit converts the video signal that defines the gradation to be displayed by the pixel into a data signal that defines the voltage value corresponding to the gradation to be displayed by the pixel. This conversion is performed with reference to, for example, a lookup table that associates the transmittance of the pixel with the voltage applied to the pixel. Accordingly, even when the value of the first voltage is determined based on the transmittance of the pixel, the voltage value corresponding to the transmittance of the pixel can be easily calculated by using the lookup table. it can.
That is, according to the present invention, it is possible to easily correct the video signal, and it is possible to easily set and change the setting of the pixel transmittance.

また、上述した液晶表示装置において、前記映像処理回路は、前記一の画素に対して明視方向側に位置する所定数の画素の各々について、前記データ信号が前記第1電圧よりも小さな値である場合、当該画素のデータ信号が前記第1電圧となるように補正して前記データ信号を生成する、ことが好ましい。   In the liquid crystal display device described above, the video processing circuit may be configured such that the data signal is smaller than the first voltage for each of a predetermined number of pixels positioned on the clear vision direction side with respect to the one pixel. In some cases, it is preferable that the data signal is generated by correcting the data signal of the pixel to be the first voltage.

この発明によれば、暗画素の明視方向と逆側に明画素が隣り合う場合、当該暗画素を含む当該暗画素から見て明視方向側に位置する複数の画素に対してそれぞれ補正を行う。従って、当該暗画素の明視方向側に複数個の暗画素が存在し、これらの複数の暗画素の各々においてリバースチルトドメインが発生する可能性がある場合であっても、補正を行うことにより、これら複数の暗画素の各々において発生するリバースチルトドメインの規模を小さく抑えることができる。これにより、複数の暗画素の各々において発生したリバースチルトドメインが互いに結合して横線を形成することを予防できる。   According to the present invention, when a bright pixel is adjacent to the dark pixel on the side opposite to the clear vision direction, correction is performed on each of the plurality of pixels located on the clear vision direction side when viewed from the dark pixel including the dark pixel. Do. Accordingly, even when there are a plurality of dark pixels on the clear vision direction side of the dark pixels and a reverse tilt domain may occur in each of the plurality of dark pixels, by performing correction, The scale of the reverse tilt domain generated in each of the plurality of dark pixels can be reduced. Accordingly, it is possible to prevent reverse tilt domains generated in each of the plurality of dark pixels from being combined with each other to form a horizontal line.

次に、本発明に係る電子機器は、上記のうちいずれかの液晶表示装置を備えることを特徴とする。このような電子機器として、カーナビゲーション装置、パーソナルコンピュータ、および携帯電話などが該当する。   Next, an electronic apparatus according to the present invention includes any one of the above liquid crystal display devices. Such electronic devices include car navigation devices, personal computers, and mobile phones.

次に、本発明に係るデータ信号の生成方法は、液晶分子を含む液晶と、複数の走査線と、複数のデータ線と、前記複数の走査線と前記複数の走査線との交差に対応して設けられた複数の画素と、前記複数のデータ線にデータ信号を供給するデータ線駆動回路と、前記複数の走査線を駆動する走査線駆動回路とを備えた液晶表示装置に供給する前記データ信号を生成するデータ信号生成方法であって、表示面に垂直な方向から見て前記データ信号に基づいて前記液晶分子が変位する方向を明視方向とした場合、前記複数の画素のうち一の画素の液晶に印加される印加電圧が第1電圧より小さく、かつ、当該一の画素に対して明視方向と逆方向に位置する画素の液晶に印加される印加電圧が前記第1電圧より大きい第2電圧以上となるか否かを判定し、判定結果が肯定である場合、前記一の画素の液晶に印加される電圧が前記第1電圧となるように補正して前記データ信号を生成し、判定結果が否定である場合、前記映像信号が示す階調となるように前記一の画素の液晶に印加される電圧を指定するデータ信号を生成する、ことを特徴とする。   Next, a data signal generation method according to the present invention corresponds to an intersection of a liquid crystal including liquid crystal molecules, a plurality of scanning lines, a plurality of data lines, and the plurality of scanning lines and the plurality of scanning lines. The data supplied to a liquid crystal display device comprising: a plurality of pixels provided; a data line driving circuit for supplying data signals to the plurality of data lines; and a scanning line driving circuit for driving the plurality of scanning lines. A data signal generation method for generating a signal, wherein when a direction in which the liquid crystal molecules are displaced based on the data signal when viewed from a direction perpendicular to a display surface is a clear vision direction, one of the plurality of pixels The applied voltage applied to the liquid crystal of the pixel is smaller than the first voltage, and the applied voltage applied to the liquid crystal of the pixel located in the direction opposite to the clear viewing direction with respect to the one pixel is greater than the first voltage. Determine if the voltage is over the second voltage When the determination result is affirmative, the data signal is generated by correcting the voltage applied to the liquid crystal of the one pixel to be the first voltage, and when the determination result is negative, the video A data signal designating a voltage to be applied to the liquid crystal of the one pixel so as to have a gradation indicated by the signal is generated.

この発明によれば、暗画素の明視方向と逆側に明画素が隣り合う場合であっても、暗画素に印加する電圧を第1電圧となるように補正を行うため、これら2つの画素の境界近傍でリバースチルトドメインの発生を抑えることが可能となる。また、このような補正は、リバースチルトドメインが発生する可能性の高い画素に限定して行われ、また、補正前後での画素の透過率の変化を小さく抑えるものであるため、補正による輝度の変化をユーザに視認される可能性を小さく抑えることが可能である。   According to the present invention, even when a bright pixel is adjacent to the dark pixel on the opposite side to the clear vision direction, the voltage applied to the dark pixel is corrected so as to become the first voltage. It is possible to suppress the occurrence of reverse tilt domains in the vicinity of the boundary. In addition, such correction is performed only for pixels that are likely to generate a reverse tilt domain, and the change in the transmittance of the pixel before and after correction is suppressed to a small level. It is possible to suppress the possibility that the change will be visually recognized by the user.

本発明の第1実施形態に係る液晶装置の構成を示すブロック図である。1 is a block diagram illustrating a configuration of a liquid crystal device according to a first embodiment of the present invention. 液晶装置の動作を示すタイミングチャートである。3 is a timing chart showing the operation of the liquid crystal device. 画素の等価回路図である。It is an equivalent circuit diagram of a pixel. 表示パネルのVT特性を示す図である。It is a figure which shows the VT characteristic of a display panel. リバースチルトドメインの発生箇所、及びリバースチルトドメインの発生時の液晶分子の配向を示す説明図である。It is explanatory drawing which shows the generation | occurrence | production location of a reverse tilt domain, and the orientation of the liquid crystal molecule at the time of generation | occurrence | production of a reverse tilt domain. リバースチルトドメインの発生後の変化を説明する図である。It is a figure explaining the change after generation | occurrence | production of a reverse tilt domain. 補正電圧と液晶の相対透過率との関係を説明する図である。It is a figure explaining the relationship between a correction voltage and the relative transmittance | permeability of a liquid crystal. 補正を行った場合に発生するリバースチルトドメインについて説明する図である。It is a figure explaining the reverse tilt domain which generate | occur | produces when correct | amending. 補正を行った場合に発生するリバースチルトドメインの発生後の変化を説明する図である。It is a figure explaining the change after generation | occurrence | production of the reverse tilt domain which generate | occur | produces when correct | amending. 映像処理回路の構成を示すブロック図である。It is a block diagram which shows the structure of a video processing circuit. 映像信号とデータ信号との関係を示す図である。It is a figure which shows the relationship between a video signal and a data signal. 第2実施形態に係る映像処理回路の構成を示すブロック図である。It is a block diagram which shows the structure of the video processing circuit which concerns on 2nd Embodiment. 第2実施形態に係る映像信号とデータ信号との関係を示す図である。It is a figure which shows the relationship between the video signal and data signal which concern on 2nd Embodiment. 補正を行った場合に発生するリバースチルトドメインの発生後の変化を説明する図である。It is a figure explaining the change after generation | occurrence | production of the reverse tilt domain which generate | occur | produces when correct | amending. 第3実施形態に係る映像処理回路の構成を示すブロック図である。It is a block diagram which shows the structure of the video processing circuit which concerns on 3rd Embodiment. 第3実施形態に係る映像信号とデータ信号との関係を示す図である。It is a figure which shows the relationship between the video signal and data signal which concern on 3rd Embodiment. 第4実施形態に係る映像処理回路の構成を示すブロック図である。It is a block diagram which shows the structure of the video processing circuit which concerns on 4th Embodiment. 第4実施形態に係る映像信号とデータ信号との関係を示す図である。It is a figure which shows the relationship between the video signal and data signal which concern on 4th Embodiment. 補正を行った場合に発生するリバースチルトドメインの発生後の変化を説明する図である。It is a figure explaining the change after generation | occurrence | production of the reverse tilt domain which generate | occur | produces when correct | amending. 変形例4に係る表示パネルのVT特性を示す図である。It is a figure which shows the VT characteristic of the display panel which concerns on the modification 4. 変形例5に係る液晶装置の明視方向及びリバースチルトドメインの発生箇所を説明する図である。It is a figure explaining the generation | occurrence | production location of the clear vision direction and reverse tilt domain of the liquid crystal device which concerns on the modification 5. FIG. 電子機器(パーソナルコンピュータ)の斜視図である。It is a perspective view of an electronic device (personal computer). 電子機器(携帯電話機)の斜視図である。It is a perspective view of an electronic device (cellular phone). 電子機器(プロジェクタ)の斜視図である。It is a perspective view of an electronic device (projector).

<A:第1実施形態>
以下、添付の図面を参照しながら本発明に係る様々な実施の形態を説明する。図面においては、各部の寸法の比率は実際のものとは適宜に異ならせてある。
<A: First Embodiment>
Hereinafter, various embodiments according to the present invention will be described with reference to the accompanying drawings. In the drawings, the ratio of dimensions of each part is appropriately changed from the actual one.

図1は、本発明の第1実施形態に係る液晶装置1のブロック図である。液晶装置1は、画像を表示する表示体として、電子機器に搭載することができる。図1に示すように、液晶装置1は、画像を表示する表示パネル10と、これを制御する制御回路50と、を備える。
表示パネル10は、複数の画素Pxを有する表示領域20(表示面)と、複数の画素Pxを駆動するための駆動回路30とを備える。駆動回路30は、M本の走査線21と接続する走査線駆動回路31と、N本のデータ線22と接続するデータ線駆動回路32とを備える。制御回路50は、表示パネル10を制御するための各種の信号を供給する走査制御回路60と、映像信号VIDEOに基づいてデータ信号Vidを生成する映像処理回路70とを備える。
FIG. 1 is a block diagram of a liquid crystal device 1 according to the first embodiment of the present invention. The liquid crystal device 1 can be mounted on an electronic device as a display body that displays an image. As shown in FIG. 1, the liquid crystal device 1 includes a display panel 10 that displays an image, and a control circuit 50 that controls the display panel 10.
The display panel 10 includes a display area 20 (display surface) having a plurality of pixels Px and a drive circuit 30 for driving the plurality of pixels Px. The driving circuit 30 includes a scanning line driving circuit 31 connected to the M scanning lines 21 and a data line driving circuit 32 connected to the N data lines 22. The control circuit 50 includes a scanning control circuit 60 that supplies various signals for controlling the display panel 10 and a video processing circuit 70 that generates a data signal Vid based on the video signal VIDEO.

走査制御回路60は、図示はしない外部上位装置から供給される同期信号Syncに基づいて、Y転送開始パルスDyとYクロック信号Clyとを生成して走査線駆動回路31に出力すると共に、X転送開始パルスDxとドットクロック信号Dclkとを生成してデータ線駆動回路32と映像処理回路70とに出力する。ここで、Y転送開始パルスDyは、図2に示すように、1フレームFの周期でハイレベルに立ち上がるパルス信号であり、X転送開始パルスDxは、1水平走査期間Hの周期でハイレベルに立ち上がるパルス信号である。
映像処理回路70には、上位装置より、表示領域20の有する複数の画素Pxの階調を規定する映像信号VIDEOが供給される。そして、映像処理回路70は、走査制御回路60からの制御に従い、映像信号VIDEOを一旦映像処理回路70の内部メモリに記憶の後、表示パネル10の駆動に同期して読み出して、アナログのデータ信号Vidを生成し、データ線駆動回路32に出力する。
The scanning control circuit 60 generates a Y transfer start pulse Dy and a Y clock signal Cly based on a synchronization signal Sync supplied from an external host device (not shown) and outputs the Y transfer signal to the scanning line driving circuit 31 and X transfer. A start pulse Dx and a dot clock signal Dclk are generated and output to the data line driving circuit 32 and the video processing circuit 70. Here, as shown in FIG. 2, the Y transfer start pulse Dy is a pulse signal that rises to a high level in a cycle of 1 frame F, and the X transfer start pulse Dx goes to a high level in a cycle of 1 horizontal scanning period H. It is a pulse signal that rises.
The video processing circuit 70 is supplied with a video signal VIDEO that defines gradations of a plurality of pixels Px included in the display area 20 from the host device. Then, the video processing circuit 70 temporarily stores the video signal VIDEO in the internal memory of the video processing circuit 70 in accordance with the control from the scanning control circuit 60, and then reads it in synchronization with the drive of the display panel 10 to obtain an analog data signal. Vid is generated and output to the data line driving circuit 32.

表示領域20は、X方向に延在するM本(Mは1以上の自然数)の走査線21と、X方向に交差するY方向に延在するN本(Nは1以上の自然数)のデータ線22と、各走査線21と各データ線22との交差に対応して縦M行×横N列の行列状に配置された複数の画素Pxとを備える。
走査線駆動回路31は、複数の走査線21を行単位で順次に走査(選択)する手段である。走査線駆動回路31には、走査制御回路60より、Y転送開始パルスDyとYクロック信号Clyとが供給される。そして、走査線駆動回路31は、図2に示すように、Y転送開始パルスDyをYクロック信号Clyに従って順次シフトさせることで、選択信号G[1]〜G[M]を生成し、これらをM本の各走査線21に対して順次出力する。
データ線駆動回路32は、映像処理回路70より供給されるデータ信号Vidと、走査制御回路60より供給されるX転送開始パルスDx及びドットクロック信号Dclkとに基づいて、図2に示すような各画素Pxの階調を規定するデータ電圧VD[1]〜VD[N]を生成し、1水平走査期間Hのうち水平有効期間Haにおいて、N本のデータ線22に対して順次出力する。なお、データ信号Vidは、データ電圧VD[1]〜VD[N]を時分割多重したアナログ信号である。
The display area 20 includes M (M is a natural number of 1 or more) scanning lines 21 extending in the X direction and N (N is a natural number of 1 or more) data extending in the Y direction intersecting the X direction. Line 22 and a plurality of pixels Px arranged in a matrix of vertical M rows × horizontal N columns corresponding to the intersection of each scanning line 21 and each data line 22.
The scanning line driving circuit 31 is means for sequentially scanning (selecting) a plurality of scanning lines 21 in units of rows. The scanning line driving circuit 31 is supplied with a Y transfer start pulse Dy and a Y clock signal Cly from the scanning control circuit 60. Then, as shown in FIG. 2, the scanning line driving circuit 31 sequentially generates the selection signals G [1] to G [M] by shifting the Y transfer start pulse Dy in accordance with the Y clock signal Cly. The output is sequentially performed for each of the M scanning lines 21.
Based on the data signal Vid supplied from the video processing circuit 70 and the X transfer start pulse Dx and the dot clock signal Dclk supplied from the scanning control circuit 60, the data line driving circuit 32 performs various operations as shown in FIG. Data voltages VD [1] to VD [N] defining the gradation of the pixel Px are generated and sequentially output to the N data lines 22 in the horizontal effective period Ha in one horizontal scanning period H. The data signal Vid is an analog signal obtained by time-division multiplexing the data voltages VD [1] to VD [N].

図3は、画素Pxの等価回路図である。ここでは、第i行(iは、1≦i≦Mを満たす自然数)第j列(jは、1≦j≦Nを満たす自然数)に位置する画素Pxを代表的に図示している。画素Pxは、選択トランジスタ(スイッチング素子)235と、透明な画素電極231と透明な共通電極233との間に設けられた液晶232とを備える液晶素子230と、保持容量COとを有する。選択トランジスタ235のゲートはi行目の走査線21に接続され、ソース及びドレインの一方はj列目のデータ線22に接続され、ソース及びドレインの他方は画素電極231に接続される。また、保持容量COは、一端が画素電極231に接続され、他端が一定の電圧たとえば接地電位GNDに保たれた容量線24に接続されている。   FIG. 3 is an equivalent circuit diagram of the pixel Px. Here, the pixel Px located in the i-th row (i is a natural number satisfying 1 ≦ i ≦ M) and j-th column (j is a natural number satisfying 1 ≦ j ≦ N) is representatively illustrated. The pixel Px includes a liquid crystal element 230 including a selection transistor (switching element) 235, a liquid crystal 232 provided between the transparent pixel electrode 231 and the transparent common electrode 233, and a storage capacitor CO. The gate of the selection transistor 235 is connected to the i-th scanning line 21, one of the source and the drain is connected to the data line 22 in the j-th column, and the other of the source and the drain is connected to the pixel electrode 231. The holding capacitor CO has one end connected to the pixel electrode 231 and the other end connected to a capacitor line 24 held at a constant voltage, for example, the ground potential GND.

走査線21に供給される選択信号G[i]がハイレベルになると、選択トランジスタ235はオン状態となり、データ信号Vid(具体的には、データ電圧VD[j])がデータ線22より選択トランジスタ235を介して画素電極231に供給される。画素電極231に供給されたデータ電圧VD[j]は、液晶素子230の容量及び保持容量COにより保持される。また、走査線21に供給される選択信号G[i]がローレベルの期間では、選択トランジスタ235はオフ状態となり、データ線22と画素電極231とは非導通の状態となる。   When the selection signal G [i] supplied to the scanning line 21 becomes a high level, the selection transistor 235 is turned on, and the data signal Vid (specifically, the data voltage VD [j]) is transmitted from the data line 22 to the selection transistor. It is supplied to the pixel electrode 231 through 235. The data voltage VD [j] supplied to the pixel electrode 231 is held by the capacitor of the liquid crystal element 230 and the holding capacitor CO. In addition, during a period in which the selection signal G [i] supplied to the scanning line 21 is at a low level, the selection transistor 235 is turned off, and the data line 22 and the pixel electrode 231 are in a non-conductive state.

なお、図示は省略するが、表示パネル10は、一定の間隔を保って貼り合わされた素子基板と対向基板とを備える。液晶232は、素子基板と対向基板との間隙に封止されている。本実施形態では、素子基板上に、走査線駆動回路31、データ線駆動回路32、走査線21、データ線22、選択トランジスタ235、及び画素電極231が形成され、対向基板上には共通電極233が複数の画素電極231に共通するように形成される。共通電極233には共通電位Vcomが供給される。   Although not shown, the display panel 10 includes an element substrate and a counter substrate that are bonded to each other with a certain interval. The liquid crystal 232 is sealed in the gap between the element substrate and the counter substrate. In this embodiment, the scanning line driving circuit 31, the data line driving circuit 32, the scanning line 21, the data line 22, the selection transistor 235, and the pixel electrode 231 are formed on the element substrate, and the common electrode 233 is formed on the counter substrate. Are formed so as to be common to the plurality of pixel electrodes 231. A common potential Vcom is supplied to the common electrode 233.

本実施形態は、液晶232はVA方式であり、液晶素子230に対して電圧が印加されない状態において画素Pxが黒表示(画素の相対透過率が0%)となるノーマリーブラックモードを想定する。以下では、図4を参照しつつ、液晶素子230に印加する電圧と画素の相対透過率との関係、及び、液晶素子230に電圧を印加した場合の液晶分子mの動きについて、説明する。   This embodiment assumes a normally black mode in which the liquid crystal 232 is a VA system and the pixel Px displays black (the relative transmittance of the pixel is 0%) when no voltage is applied to the liquid crystal element 230. In the following, the relationship between the voltage applied to the liquid crystal element 230 and the relative transmittance of the pixel and the movement of the liquid crystal molecules m when a voltage is applied to the liquid crystal element 230 will be described with reference to FIG.

図4(A)は、液晶素子230に印加される電圧と、画素Pxの相対透過率との関係であるVT特性を示すグラフである。ここで、画素の相対透過率とは、表示パネル10において、液晶素子230に電圧を印加しない場合の画素の透過率を0%とし、液晶素子230に最大電圧を印加した場合の画素の透過率を100%として、画素の透過率をスケーリングしたものである。
以下では、画素の相対透過率を0%とする電圧を、黒表示電圧Vbkと表現し、画素の相対透過率を100%とする電圧を、白表示電圧Vwtと表現する。なお、本実施形態では、黒表示電圧Vbkは0Vであり、白表示電圧Vwtは5Vであり、共通電位Vcomは0Vに設定される。
FIG. 4A is a graph showing a VT characteristic that is a relationship between the voltage applied to the liquid crystal element 230 and the relative transmittance of the pixel Px. Here, the relative transmissivity of the pixel means that the transmissivity of the pixel when the voltage is not applied to the liquid crystal element 230 in the display panel 10 is 0% and the maximum voltage is applied to the liquid crystal element 230. Is obtained by scaling the transmittance of the pixel with 100%.
In the following, a voltage for setting the relative transmittance of the pixel to 0% is expressed as a black display voltage Vbk, and a voltage for setting the relative transmittance of the pixel to 100% is expressed as a white display voltage Vwt. In the present embodiment, the black display voltage Vbk is 0V, the white display voltage Vwt is 5V, and the common potential Vcom is set to 0V.

図4(B)は、液晶素子230に対して、黒表示電圧Vbkを印加した場合、及び白表示電圧Vwtを印加した場合のそれぞれについて、液晶232を構成する複数の液晶分子mの配向状態を示した模式図である。本実施形態はVA方式であるため、液晶素子230に対して黒表示電圧Vbkを印加した場合には、液晶分子mは、その長軸が共通電極233に対して直交に近い向きとなるように配向する。一方、液晶素子230に対して、白表示電圧Vwtを印加した場合には、液晶分子mの長軸が明視方向Lに向かって傾き、共通電極233と平行に近い向きに配向する。   FIG. 4B shows the alignment state of the plurality of liquid crystal molecules m constituting the liquid crystal 232 when the black display voltage Vbk is applied to the liquid crystal element 230 and when the white display voltage Vwt is applied. It is the shown schematic diagram. Since this embodiment is a VA system, when the black display voltage Vbk is applied to the liquid crystal element 230, the liquid crystal molecules m are arranged so that the major axis thereof is oriented almost perpendicular to the common electrode 233. Orient. On the other hand, when the white display voltage Vwt is applied to the liquid crystal element 230, the major axis of the liquid crystal molecules m is tilted toward the clear viewing direction L and is aligned in a direction almost parallel to the common electrode 233.

ここで、明視方向Lとは、液晶素子230に対して電圧を印加した場合に液晶分子mが傾く方向のうち、表示パネル10と平行な成分を表す方向であり、表示パネル10を明視方向L側から見たときに、表示パネル10に表示される画像のコントラストが最も高くなるという性質を示す。明視方向Lは、一対の基板において液晶に面する側に形成された配向膜のラビング方向、あるいは蒸着方向に沿って特定される。本実施形態では、明視方向Lは、表示パネル10と垂直な方向から見た場合に、表示パネル10の左下から右上へと向かう方向を想定する。   Here, the clear viewing direction L is a direction representing a component parallel to the display panel 10 among the directions in which the liquid crystal molecules m are tilted when a voltage is applied to the liquid crystal element 230. When viewed from the direction L, the contrast of the image displayed on the display panel 10 is the highest. The clear viewing direction L is specified along the rubbing direction or the vapor deposition direction of the alignment film formed on the side facing the liquid crystal in the pair of substrates. In the present embodiment, the clear vision direction L is assumed to be a direction from the lower left to the upper right of the display panel 10 when viewed from a direction perpendicular to the display panel 10.

前述の通り、ある画素Pxに対して、データ信号Vidとしてデータ電圧VD[j]を供給した場合に画素電極231と共通電極233との間に生じる縦電界によって、当該画素Pxの液晶232を構成する液晶分子mは駆動制御される。
しかし、近年の液晶装置の小型化、高精度化に伴い、画素Pxの間隔が狭くなっているため、隣り合う2つの画素Pxに対して供給されるデータ電圧VD[j]の間の電位差が大きな場合には、これら2つの画素Pxの画素電極231の間に、共通電極233に対して平行な向きの横電界が生じる場合がある。
As described above, the liquid crystal 232 of the pixel Px is configured by the vertical electric field generated between the pixel electrode 231 and the common electrode 233 when the data voltage VD [j] is supplied to the pixel Px as the data signal Vid. The liquid crystal molecules m to be driven are controlled.
However, with the recent miniaturization and higher accuracy of the liquid crystal device, the interval between the pixels Px is narrowed, so that the potential difference between the data voltages VD [j] supplied to the two adjacent pixels Px is different. If it is large, a horizontal electric field in a direction parallel to the common electrode 233 may be generated between the pixel electrodes 231 of these two pixels Px.

液晶分子mは、縦電界によって明視方向L側に傾くように制御されるが、横電界の影響により明視方向Lとは逆の向きに傾く場合がある。このような配向の乱れた状態の液晶分子mに対しては、縦電界による配向状態の制御が困難となる。この配向不良となった領域がリバースチルトドメインである。リバースチルトドメインが形成された画素Pxは、液晶分子mがデータ電圧[j]が規定するような配向状態とはならないため、表示すべき階調とは異なる階調が表示される。その結果、表示パネル10の表示品質は低下する。   The liquid crystal molecules m are controlled so as to be tilted toward the clear vision direction L by the vertical electric field, but may be tilted in the opposite direction to the clear vision direction L due to the influence of the lateral electric field. For the liquid crystal molecules m in such a disordered state, it is difficult to control the alignment state by a vertical electric field. The region where the orientation is defective is a reverse tilt domain. In the pixel Px in which the reverse tilt domain is formed, the liquid crystal molecules m are not in the alignment state defined by the data voltage [j], and therefore, a gradation different from the gradation to be displayed is displayed. As a result, the display quality of the display panel 10 is degraded.

ある画素Pxの画素電極231に印加される電圧が黒表示電圧Vbk等の小さな電圧である場合、当該画素Px液晶分子mは、縦電界による規制力が及ばない不安定な状態となり、横電界による影響を受けやすくなる。さらにこの場合、ある画素Pxの画素電極231に印加される電圧と、当該画素の隣りの画素Pxの画素電極231に印加される電圧との電位差が大きくなるため、これらの2つの画素Pxの間に生じる横電界も大きくなる。
従って、ある画素Pxの液晶素子230に印加される電圧が黒表示電圧Vbk等の小さな電圧であり、且つ、当該画素Pxの隣りの画素Pxの液晶素子230に光学的飽和電圧(第2電圧)Vsat以上の電圧が印加される場合、これら2つの画素Pxの間に生ずる横電界の影響により、液晶分子mの配向が乱され、リバースチルトドメインが生じやすくなる。
なお、(社)電子情報技術産業協会が制定した「液晶表示パネル及びその構成材料の測定方法」に関する規格JEITA ED-2521Bによれば、光学的飽和電圧Vsatとは、画素の相対透過率が90%となるときの印加電圧である。
When the voltage applied to the pixel electrode 231 of a certain pixel Px is a small voltage such as the black display voltage Vbk, the pixel Px liquid crystal molecule m is in an unstable state that is not controlled by the vertical electric field, and is caused by the horizontal electric field. Be susceptible. Furthermore, in this case, the potential difference between the voltage applied to the pixel electrode 231 of a certain pixel Px and the voltage applied to the pixel electrode 231 of the pixel Px adjacent to the pixel increases, and therefore, between these two pixels Px. The lateral electric field generated in the case becomes larger.
Accordingly, the voltage applied to the liquid crystal element 230 of a certain pixel Px is a small voltage such as the black display voltage Vbk, and the optical saturation voltage (second voltage) is applied to the liquid crystal element 230 of the pixel Px adjacent to the pixel Px. When a voltage of Vsat or higher is applied, the orientation of the liquid crystal molecules m is disturbed due to the influence of the lateral electric field generated between these two pixels Px, and a reverse tilt domain is likely to occur.
Note that according to the standard JEITA ED-2521B established by the Japan Electronics and Information Technology Industries Association, “Measurement method of liquid crystal display panel and its constituent materials”, the optical saturation voltage Vsat is a relative transmittance of 90 pixels. It is an applied voltage when it becomes%.

図5を参照しながら、リバースチルトドメインが発生する箇所、及びリバースチルトドメインが発生した場合の液晶分子mの動きについての詳細を説明する。
図5(A)は、縦4行×横4列の16個の画素Pxがある1フレームにおいて表示する階調と、これら16個の画素Pxにおいて発生するリバースチルトドメインについて示した図である。ここで、白く表示された画素Pxは、液晶素子230に白表示電圧Vwtが印加された明画素Pxwであり、黒く表示された画素Pxは、液晶素子230に黒表示電圧Vbkが印加された暗画素Pxbである。前述の通り、明画素Pxwの液晶分子mは明視方向L側に配向し、暗画素Pxbの液晶分子mは図面に垂直な方向に配向している。
なお、以下では、液晶素子230に光学的飽和電圧(第2電位)Vsat以上の電圧が印加される画素Pxを明画素Pxwと称し、液晶素子230に後述する補正電圧(第1電圧)Vcよりも小さな電圧が印加される画素Pxを暗画素Pxbと称する。
With reference to FIG. 5, the details of the location where the reverse tilt domain occurs and the movement of the liquid crystal molecules m when the reverse tilt domain occurs will be described.
FIG. 5A is a diagram showing gradations to be displayed in one frame with 16 pixels Px of 4 rows × 4 columns and a reverse tilt domain generated in the 16 pixels Px. Here, the pixel Px displayed in white is a bright pixel Pxw in which the white display voltage Vwt is applied to the liquid crystal element 230, and the pixel Px displayed in black is a dark pixel in which the black display voltage Vbk is applied to the liquid crystal element 230. This is the pixel Pxb. As described above, the liquid crystal molecules m of the bright pixels Pxw are aligned in the clear vision direction L side, and the liquid crystal molecules m of the dark pixels Pxb are aligned in the direction perpendicular to the drawing.
Hereinafter, a pixel Px to which a voltage equal to or higher than the optical saturation voltage (second potential) Vsat is applied to the liquid crystal element 230 is referred to as a bright pixel Pxw, and a correction voltage (first voltage) Vc described later is applied to the liquid crystal element 230. A pixel Px to which a small voltage is applied is referred to as a dark pixel Pxb.

図5(B)は、図5(A)に示された16個の画素Pxを、4個の画素Px1〜Px4の対角線を通る直線α〜βで切断した断面を描いた模式図である。ここで、画素Px1、Px2、及びPx4は白表示電圧Vwtが印加された明画素Pxwであり、画素Px3は黒表示電圧Vbkが印加された暗画素Pxbである。
図5(B)に示す通り、暗画素Px3の画素電極231と、明画素Px4の画素電極231との間には横電界が存在する。この横電界の影響により、画素Px3及びPx4の間に存在する液晶分子mは、明視方向Lとは逆向きに傾き配向が乱れた状態となり、リバースチルトドメインが形成される。そして、液晶分子mが配向不良となった場合、当該液晶分子mが本来の明視方向L側に傾く状態に戻るまでは一定の時間を要するため、リバースチルトドメインは一定の期間存続することになる。
FIG. 5B is a schematic diagram illustrating a cross section obtained by cutting the 16 pixels Px shown in FIG. 5A along straight lines α to β passing through diagonal lines of the four pixels Px1 to Px4. Here, the pixels Px1, Px2, and Px4 are bright pixels Pxw to which the white display voltage Vwt is applied, and the pixel Px3 is a dark pixel Pxb to which the black display voltage Vbk is applied.
As shown in FIG. 5B, a horizontal electric field exists between the pixel electrode 231 of the dark pixel Px3 and the pixel electrode 231 of the bright pixel Px4. Due to the influence of the lateral electric field, the liquid crystal molecules m existing between the pixels Px3 and Px4 are in a state in which the tilt orientation is disturbed in the direction opposite to the clear vision direction L, and a reverse tilt domain is formed. When the liquid crystal molecule m becomes defective in alignment, it takes a certain time for the liquid crystal molecule m to return to the state of tilting toward the original clear vision direction L. Therefore, the reverse tilt domain continues for a certain period. Become.

なお、リバースチルトドメインは、暗画素Pxbから見て明視方向Lと逆側に明画素Pxwが隣り合う場合に、これら2つの画素Pxの境界付近で発生する。
図5(B)に示すように、画素Px3の画素電極231と画素Px2の画素電極231との間においても、横電界が存在している。この横電界は、液晶分子mを明視方向L側に傾けようとする横電界である。液晶分子mは、本来、縦電界により明視方向L側に傾くように制御されるものであるため、横電界の影響により明視方向L側に傾かされた場合は、当該横電界が消滅すれば速やかに本来の(横電界が存在しない場合の)傾きに戻ることが可能である。従って、この場合にはリバースチルトドメインは形成されにくい。
The reverse tilt domain occurs in the vicinity of the boundary between the two pixels Px when the bright pixel Pxw is adjacent to the clear vision direction L as viewed from the dark pixel Pxb.
As shown in FIG. 5B, a lateral electric field also exists between the pixel electrode 231 of the pixel Px3 and the pixel electrode 231 of the pixel Px2. This lateral electric field is a lateral electric field that tends to tilt the liquid crystal molecules m toward the clear viewing direction L. Since the liquid crystal molecules m are originally controlled to be tilted toward the clear vision direction L side by the vertical electric field, the horizontal electric field disappears when tilted to the clear vision direction L side due to the influence of the lateral electric field. Thus, it is possible to quickly return to the original inclination (in the case where there is no lateral electric field). Therefore, in this case, the reverse tilt domain is difficult to be formed.

このように、リバースチルトドメインは、画素Px3と画素Px4との境界近傍、すなわち、暗画素Pxbから見て明視方向Lと逆側に明画素Pxwが隣り合う場合の当該2つの画素Pxの境界において、発生する。   Thus, the reverse tilt domain is the boundary between the pixels Px3 and Px4, that is, the boundary between the two pixels Px when the bright pixel Pxw is adjacent to the clear viewing direction L when viewed from the dark pixel Pxb. Occurs.

リバースチルトドメインが発生した後、長期間に渡って存続する場合には、表示上の不具合がユーザに視認される。リバースチルトドメインが存続する期間は、リバースチルトドメインの発生箇所の近傍に存在する複数の画素Pxが、リバースチルトドメイン発生後にどのような階調の画像を表示するかに依存する。以下、図6を参照しつつ、リバースチルトドメインが発生箇所の近傍に存在する複数の画素Pxの表示すべき階調と、リバースチルトドメインの存続期間との関係について説明する。   When the reverse tilt domain occurs and continues for a long period of time, a display defect is visually recognized by the user. The period during which the reverse tilt domain persists depends on what tone image is displayed by the plurality of pixels Px existing in the vicinity of the occurrence location of the reverse tilt domain after the occurrence of the reverse tilt domain. Hereinafter, with reference to FIG. 6, the relationship between the gradation to be displayed by the plurality of pixels Px existing in the vicinity of the location where the reverse tilt domain occurs and the duration of the reverse tilt domain will be described.

図6(A)及び(B)は、第Kフレーム(Kは1以上の自然数)に発生したリバースチルトドメインが、その後第K+3フレームまでの4フレームの間にどのように変化するかを説明する図である。なお、図6では、暗画素Pxbを黒色で表示し、明画素Pxwを白色で表示し、リバースチルトドメインを斜線で表示している。
図6(A)のように画像が連続的に変化する場合、すなわち、暗画素Pxbが1フレームに1画素ずつ右にスクロールし、当該暗画素Pxbに隣り合う明画素Pxwも1フレームに1画素ずつ右にスクロールする場合、リバースチルトドメインは、徐々に拡大し、長期にわたり残存する。
FIGS. 6A and 6B illustrate how the reverse tilt domain generated in the Kth frame (K is a natural number of 1 or more) changes during the four frames up to the K + 3th frame thereafter. FIG. In FIG. 6, the dark pixel Pxb is displayed in black, the bright pixel Pxw is displayed in white, and the reverse tilt domain is displayed in diagonal lines.
When the image changes continuously as shown in FIG. 6A, that is, the dark pixel Pxb is scrolled to the right by one pixel per frame, and the bright pixel Pxw adjacent to the dark pixel Pxb is also one pixel per frame. When scrolling to the right one by one, the reverse tilt domain gradually expands and remains for a long time.

具体的には、第Kフレームにおいて、画素Px1の左辺及び下辺の近傍でリバースチルトドメインが発生し、次に、第K+1フレームにおいて、画素Px2の左辺及び下辺近傍でリバースチルトドメインが発生する。そして、第Kフレームで発生したリバースチルトドメインと、第K+1で発生したリバースチルトドメインとが結合して、一つの領域を形成する。同様に、第K+2フレーム及び第K+3フレームにおいて、リバースチルトドメインが新たに発生し、これらが、第Kフレーム及び第K+1フレームにおいて発生したリバースチルトドメインと結合する。その結果、リバースチルトドメインが横方向に拡大し、本来白が表示されるべき画素Pxに横一列の黒線が表示される「横線」が形成される。   Specifically, in the Kth frame, a reverse tilt domain occurs near the left side and the lower side of the pixel Px1, and then, in the K + 1th frame, a reverse tilt domain occurs near the left side and the lower side of the pixel Px2. Then, the reverse tilt domain generated in the Kth frame and the reverse tilt domain generated in the (K + 1) th are combined to form one region. Similarly, a reverse tilt domain is newly generated in the (K + 2) th frame and the (K + 3) th frame, and these are combined with the reverse tilt domain generated in the (K) th frame and the (K + 1) th frame. As a result, the reverse tilt domain expands in the horizontal direction, and a “horizontal line” is formed in which a horizontal line of black lines is displayed on the pixels Px that should originally display white.

リバースチルトドメインが形成される領域に存在する液晶分子mは、配向の乱れた状態を保つように互いに支え合う。この、配向の乱れた液晶分子mが互いに支え合う力は、複数のリバースチルトドメインが結合しその領域が広がるにつれて強力になる。従って、複数のリバースチルトドメインが結合して形成される横線は、長期間にわたって残存することになる。   The liquid crystal molecules m present in the region where the reverse tilt domain is formed support each other so as to maintain a disordered state. The force that the liquid crystal molecules m with disordered alignment support each other becomes stronger as a plurality of reverse tilt domains are combined and the region is expanded. Accordingly, a horizontal line formed by combining a plurality of reverse tilt domains remains for a long period of time.

一方、図6(B)に示すように、画像の変化が連続的ではない場合、すなわち、暗画素Pxbが1フレームに1画素ずつ移動しない場合には、リバースチルトドメインは比較的短期間に消滅する。
図6(B)に示す事例では、第Kフレームにおいて、暗画素Pxbである画素Px1の下辺及び左辺の近傍にリバースチルトドメインが発生する。そして、第K+1フレームでは、10個の画素Pxが全て明画素Pxwとなり、画素Px1の左辺及び下辺近傍で存在していた横電界が消滅する。横電界が消滅した場合、リバースチルトドメインの領域内にある液晶分子mは、明視方向L側に傾くことが可能となる。また、リバースチルトドメインを構成する液晶分子mの周辺に存在する液晶分子mは、縦電界により駆動され明視方向L側に傾くため、リバースチルトドメインの領域内に存在する液晶分子mもその影響を受けて、徐々に明視方向L側に傾くことになる。その結果、リバースチルトドメインの領域は徐々に縮小する。同様に、第K+2フレーム及び第K+3フレームにおいても、10個の画素Pxが全て明画素Pxwとなり、10個の画素Pxの中に横電界が存在しない状態が継続されるため、画素Px1に存在するリバースチルトドメインは徐々に縮小し、やがて消滅する。このように、リバースチルトドメインが比較的短期間のうちに消滅する場合は、リバースチルトドメインに起因する表示上の不具合はユーザにより視認される可能性は低い。
On the other hand, as shown in FIG. 6B, when the change in the image is not continuous, that is, when the dark pixel Pxb does not move one pixel at a time, the reverse tilt domain disappears in a relatively short time. To do.
In the case shown in FIG. 6B, a reverse tilt domain occurs in the vicinity of the lower side and the left side of the pixel Px1, which is the dark pixel Pxb, in the Kth frame. In the (K + 1) th frame, all the ten pixels Px become the bright pixels Pxw, and the lateral electric field existing near the left side and the lower side of the pixel Px1 disappears. When the lateral electric field disappears, the liquid crystal molecules m in the reverse tilt domain region can be tilted toward the clear viewing direction L. Further, since the liquid crystal molecules m existing around the liquid crystal molecules m constituting the reverse tilt domain are driven by the vertical electric field and tilted toward the clear viewing direction L, the liquid crystal molecules m existing in the reverse tilt domain region are also affected. In response, it gradually tilts toward the clear vision direction L. As a result, the region of the reverse tilt domain is gradually reduced. Similarly, in the (K + 2) th frame and the (K + 3) th frame, all the ten pixels Px become the bright pixels Pxw, and the state in which no lateral electric field exists in the ten pixels Px is continued. The reverse tilt domain gradually shrinks and eventually disappears. As described above, when the reverse tilt domain disappears within a relatively short period of time, it is unlikely that the display defect due to the reverse tilt domain is visually recognized by the user.

リバースチルトドメインに起因する表示上の不具合のうち、ユーザに視認される可能性の高い表示上の不具合の発生を抑止するためには、図6(A)に示したような横線の発生を防止することが必要となる。
横線は、複数の暗画素Pxbで発生したリバースチルトドメインが結合した場合で、且つ、これら複数の暗画素Pxbが明画素Pxwに変化して白表示をしようとする場合に発生する。従って、図6(A)のように画像が1画素ずつスクロールする場合、暗画素Pxbと明画素Pxwとの境界において、リバースチルトドメインを消滅または縮小させることができれば、複数のリバースチルトドメインが結合した領域が、白表示をする複数の明画素Pxwからなる領域に突出して横線となることを防止できる。より具体的には、同一の行に位置する2つの画素Pxに着目し、暗画素Pxbと明画素Pxwが隣り合う場合に、当該暗画素Pxbにおいてリバースチルトドメインの発生を抑止すればよい。
In order to suppress the occurrence of display defects that are likely to be visually recognized by the user among the display defects caused by the reverse tilt domain, the occurrence of horizontal lines as shown in FIG. 6A is prevented. It is necessary to do.
A horizontal line is generated when reverse tilt domains generated in a plurality of dark pixels Pxb are combined, and when the plurality of dark pixels Pxb are changed to bright pixels Pxw and white display is to be performed. Therefore, when the image is scrolled pixel by pixel as shown in FIG. 6A, if the reverse tilt domain can be eliminated or reduced at the boundary between the dark pixel Pxb and the bright pixel Pxw, a plurality of reverse tilt domains are combined. Thus, it is possible to prevent the region thus formed from projecting into a region composed of a plurality of bright pixels Pxw that perform white display and forming a horizontal line. More specifically, paying attention to two pixels Px located in the same row, when the dark pixel Pxb and the bright pixel Pxw are adjacent to each other, the occurrence of the reverse tilt domain in the dark pixel Pxb may be suppressed.

なお、リバースチルトドメインは、暗画素Pxbのうち、明視方向Lと逆側に近い部分で発生する。従って、同一の行に位置する2つの画素Pxのうち、暗画素Pxbから見て左側に明画素Pxwが位置する場合に、当該暗画素Pxbにおいてリバースチルトドメインの発生を抑止すれば、より効果的に横線の発生を防止できる。
例えば、図6(A)に示した事例の場合には、第Kフレームにおける画素Px1、第K+1フレームにおける画素Px2、第K+2フレームにおける画素Px3、及び第K+3フレームにおける画素Px4で、それぞれリバースチルトドメインの発生を抑止することで、横線の発生を抑止することが可能となる。
Note that the reverse tilt domain occurs in a portion of the dark pixel Pxb close to the side opposite to the clear vision direction L. Therefore, when the bright pixel Pxw is located on the left side when viewed from the dark pixel Pxb among the two pixels Px located in the same row, it is more effective to suppress the occurrence of the reverse tilt domain in the dark pixel Pxb. The generation of horizontal lines can be prevented.
For example, in the case of the example shown in FIG. 6A, the reverse tilt domain includes the pixel Px1 in the Kth frame, the pixel Px2 in the K + 1th frame, the pixel Px3 in the K + 2th frame, and the pixel Px4 in the K + 3th frame. It is possible to suppress the generation of horizontal lines by suppressing the occurrence of.

図7を参照しつつ、リバースチルトドメインの発生を抑止する方法について説明する。
図7は、表示パネル10のVT特性を表す曲線VTと、その一部分を拡大した図である。なお、VT特性は、個々の表示パネル10によって異なるため、図7では、個々の表示パネル10におけるVT特性のばらつきを考慮し、VT曲線の取り得る範囲を、曲線VT1(画素Pxの液晶素子230に印加される電圧に比べて画素Pxの相対透過率の立ち上がりが早い場合)と、曲線VT2(立ち上がりが遅い場合)とについても表現している。
A method for suppressing the occurrence of the reverse tilt domain will be described with reference to FIG.
FIG. 7 is an enlarged view of a curve VT representing the VT characteristic of the display panel 10 and a part thereof. Note that since the VT characteristic varies depending on the individual display panel 10, in FIG. 7, taking into account the variation in the VT characteristic in the individual display panel 10, the range that the VT curve can take is represented by the curve VT1 (the liquid crystal element 230 of the pixel Px). The graph also expresses the case where the rise of the relative transmittance of the pixel Px is faster than the voltage applied to and the curve VT2 (when the rise is slow).

前述の通り、暗画素Pxbは、液晶素子230に対して印加される電圧が小さいため、縦電界による規制力が弱く、液晶分子mが不安定な状態にある。そして、暗画素Pxbと明画素Pxwとが隣り合う場合、暗画素Pxbと明画素Pxwとの間に生じる横電界により、2つの画素Pxの境界に位置する液晶分子mの配向が乱され、リバースチルトドメインが発生する。
従って、暗画素Pxbの液晶素子230に印加される電圧を一定程度大きくすれば、縦電界による規制力を大きくして暗画素Pxbの液晶分子mを安定させることが可能となると共に、液晶分子mに作用する横電界を小さくすること可能となるため、リバースチルトドメインの発生を最小限に抑止することができる。
As described above, since the voltage applied to the liquid crystal element 230 is small in the dark pixel Pxb, the regulating force by the vertical electric field is weak, and the liquid crystal molecules m are in an unstable state. When the dark pixel Pxb and the bright pixel Pxw are adjacent to each other, the horizontal electric field generated between the dark pixel Pxb and the bright pixel Pxw disturbs the orientation of the liquid crystal molecules m located at the boundary between the two pixels Px, and reverse Tilt domain occurs.
Therefore, if the voltage applied to the liquid crystal element 230 of the dark pixel Pxb is increased to a certain extent, the regulating force by the vertical electric field can be increased to stabilize the liquid crystal molecules m of the dark pixel Pxb, and the liquid crystal molecules m Therefore, the occurrence of the reverse tilt domain can be minimized.

但し、暗画素Pxbの液晶素子230に印加する電圧を大きくする場合には、当該暗画素Pxbは、映像信号VIDEOが指定する階調とは異なる階調を表示することになるため、表示品質が劣化するという問題が発生する。
そこで、本実施形態では、映像信号VIDEOが規定する階調に対応する相対透過率が0.1%より小さな暗画素Pxbに対して、相対透過率が0.1%となるような補正電圧(第1電圧)Vcを印加するように補正を行う。
However, when the voltage applied to the liquid crystal element 230 of the dark pixel Pxb is increased, the dark pixel Pxb displays a gradation different from the gradation specified by the video signal VIDEO. The problem of deterioration occurs.
Therefore, in the present embodiment, a correction voltage (such that the relative transmittance is 0.1% with respect to the dark pixel Pxb whose relative transmittance corresponding to the gradation specified by the video signal VIDEO is smaller than 0.1%. Correction is performed so as to apply the first voltage (Vc).

図7に示すように、VT特性を示す曲線VTの形状は、液晶素子に印加する電圧が一定の大きさ以下(例えば、約1.5V以下)のときは、画素の相対透過率もほぼ0%を保ったまま推移する一方、液晶素子に印加する電圧が一定の大きさを超える付近で、画素の相対透過率も急激に立ち上がる。従って、補正電圧Vcを、画素の相対透過率が0.1%に対応する電圧とすることで、補正電圧Vcの値を十分に大きな値とすることが可能となる。例えば、図7に示すように、黒表示電圧Vbkに対応する階調(相対透過率0%)が指定された暗画素Pxbに対して補正を行う場合、当該暗画素Pxbの相対透過率は補正前の0%から補正後の0.1%へと変化し、その変化量はわずかであるのに対して、液晶素子230に印加する電圧は補正前の0Vから補正後の1.1V〜1.3V程度へと大きく変化する。すなわち本実施形態の補正によれば、暗画素Pxbの輝度変化を最小限に抑えつつ、大きな電圧を液晶素子230に印加できるため、効果的にリバースチルトドメインの発生を抑止することが可能となる。   As shown in FIG. 7, the shape of the curve VT indicating the VT characteristic is such that when the voltage applied to the liquid crystal element is less than a certain level (for example, about 1.5 V or less), the relative transmittance of the pixel is also substantially 0. %, While the voltage applied to the liquid crystal element exceeds a certain level, the relative transmittance of the pixel also rises rapidly. Therefore, by setting the correction voltage Vc to a voltage corresponding to the relative transmittance of the pixel of 0.1%, the value of the correction voltage Vc can be set to a sufficiently large value. For example, as shown in FIG. 7, when correction is performed on a dark pixel Pxb for which a gradation corresponding to the black display voltage Vbk (relative transmittance 0%) is specified, the relative transmittance of the dark pixel Pxb is corrected. The voltage changes from 0% before the correction to 0.1% after the correction, and the amount of change is slight, whereas the voltage applied to the liquid crystal element 230 is changed from 0V before the correction to 1.1V to 1 after the correction. It changes greatly to about 3V. That is, according to the correction of the present embodiment, since a large voltage can be applied to the liquid crystal element 230 while minimizing the luminance change of the dark pixel Pxb, the occurrence of the reverse tilt domain can be effectively suppressed. .

なお、暗画素Pxbに対して補正を行う場合であっても、暗画素Pxbと隣り合う明画素Pxwの液晶素子230に大きな電圧(例えば、白表示電圧Vwt相当の電圧)が印加される場合には、これら2つの画素間には大きな横電界が発生することになるため、リバースチルトドメインの発生を完全に抑止することはできない場合がある。
例えば、図8(A)に示すように、明画素Pxwと隣り合う暗画素Pxb(画素Px3、Px5、及びPx6)に対して補正を行う場合に、当該補正の行われた画素Pxにおいてもリバースチルトドメインが生じることがある。
Even when correction is performed on the dark pixel Pxb, when a large voltage (for example, a voltage corresponding to the white display voltage Vwt) is applied to the liquid crystal element 230 of the bright pixel Pxw adjacent to the dark pixel Pxb. In this case, since a large lateral electric field is generated between these two pixels, the occurrence of the reverse tilt domain may not be completely prevented.
For example, as shown in FIG. 8A, when correction is performed on the dark pixel Pxb (pixels Px3, Px5, and Px6) adjacent to the bright pixel Pxw, the pixel Px that has undergone the correction is also reversed. A tilt domain may occur.

しかし、補正の行われた画素Pxにおいて発生するリバースチルトドメインは、例えば図5(A)のように補正がなされない場合に発生するリバースチルトドメインと比較して、小さな規模に抑えられる。すなわち、補正を行うことで、リバースチルトドメインの発生する可能性を小さくすることができると共に、仮にリバースチルトドメインが発生しても、その影響を最小限に留めることができる。図8(B)に示すように、暗画素Pxb(画素Px3)の画素電極231に補正電圧Vcが印加されるため、画素Px3には縦電界が生じると共に、当該画素Px3と隣りあう明画素Pxw(Px2)との間に生じる横電界の大きさも小さく抑えることが可能になるためである。   However, the reverse tilt domain generated in the corrected pixel Px can be suppressed to a small scale as compared with the reverse tilt domain generated when correction is not performed as shown in FIG. 5A, for example. That is, by performing the correction, it is possible to reduce the possibility that the reverse tilt domain occurs, and even if the reverse tilt domain occurs, the influence can be minimized. As shown in FIG. 8B, since the correction voltage Vc is applied to the pixel electrode 231 of the dark pixel Pxb (pixel Px3), a vertical electric field is generated in the pixel Px3 and the bright pixel Pxw adjacent to the pixel Px3. This is because the magnitude of the transverse electric field generated between (Px2) can be kept small.

また、補正がなされた画素Pxにおいてリバースチルトドメインは規模が小さいため、その後、他の画素Pxで発生するリバースチルトドメインと結合する可能性は低く、横線に発達する可能性も低い。
図9は、補正がなされた画素Pxにおいて発生したリバースチルトドメインの、発生後の変化を示した図である。第Kフレームにおいて補正のなされた暗画素Px1及びPx2で発生したリバースチルトドメインは、第K+1フレームにおいて画素Px3及びPx4で発生するリバースチルトドメインとは結合せずに、その領域を縮小させる。そして、画素Px1及びPx2で発生したリバースチルトドメインは、第K+2フレーム及び第K+3フレームにおいてさらにその領域を縮小させ最終的には消失する。このように、本実施形態の補正によれば、仮にリバースチルトドメインが発生しても、その規模は小さく抑えられるため、リバースチルトドメインが結合して横線が形成されることを防止できる。
Further, since the reverse tilt domain is small in the corrected pixel Px, it is unlikely that the reverse tilt domain will be combined with the reverse tilt domain generated in the other pixel Px, and the possibility of developing into a horizontal line is low.
FIG. 9 is a diagram illustrating a change after the occurrence of the reverse tilt domain generated in the corrected pixel Px. The reverse tilt domain generated in the dark pixels Px1 and Px2 corrected in the Kth frame is not combined with the reverse tilt domain generated in the pixels Px3 and Px4 in the K + 1th frame, and the area is reduced. Then, the reverse tilt domain generated in the pixels Px1 and Px2 is further reduced in the K + 2 frame and the K + 3 frame, and finally disappears. As described above, according to the correction of the present embodiment, even if a reverse tilt domain occurs, the scale thereof can be suppressed to be small, so that it is possible to prevent the reverse tilt domain from being combined to form a horizontal line.

図10は、映像処理回路70の構成を示すブロック図である。映像処理回路70は、映像信号VIDEOに対して、補正電圧Vcに基づいた補正を行ったうえで、アナログのデータ信号Vidを生成する。
映像処理回路70は、映像信号VIDEOに基づいて第1信号V1を出力するγ補正部71と、第1信号V1に基づいて第2信号V2を出力する遅延回路72と、第1信号V1及び第2信号V2とに基づいて判定値Qを出力する判定部73と、判定値Qと第1信号V1とに基づいて出力信号Voutを出力する補正部74と、出力信号Voutに基づいてデータ信号Vidに変換するD/A変換部75とを備える。
FIG. 10 is a block diagram showing a configuration of the video processing circuit 70. The video processing circuit 70 generates an analog data signal Vid after correcting the video signal VIDEO based on the correction voltage Vc.
The video processing circuit 70 includes a γ correction unit 71 that outputs the first signal V1 based on the video signal VIDEO, a delay circuit 72 that outputs the second signal V2 based on the first signal V1, the first signal V1 and the first signal V1. A determination unit 73 that outputs a determination value Q based on the two signals V2, a correction unit 74 that outputs an output signal Vout based on the determination value Q and the first signal V1, and a data signal Vid based on the output signal Vout. And a D / A conversion unit 75 for converting the data into a D / A conversion unit.

γ補正部71は、上位装置から映像信号VIDEOが入力されると、表示パネル10のVT特性を示すルックアップテーブルを参照して映像信号VIDEOに対するガンマ補正を行い、映像信号VIDEOが指定する各々の画素の階調に対応する電圧の値を第1信号V1として出力する。なお、VT特性を示すルックアップテーブルは、例えば、γ補正部71に予め設定される。
遅延回路72は、γ補正部71から供給される第1信号V1を、走査制御回路60から供給されるドットクロック信号Dclk等の制御信号に従って1画素分(ドットクロック信号Dclkの1周期分)遅延させ、第2信号V2を出力する。
When the video signal VIDEO is input from the host device, the γ correction unit 71 performs gamma correction on the video signal VIDEO by referring to a look-up table indicating the VT characteristics of the display panel 10, and each of the video signals specified by the video signal VIDEO is designated. A voltage value corresponding to the gradation of the pixel is output as the first signal V1. Note that the look-up table indicating the VT characteristics is preset in the γ correction unit 71, for example.
The delay circuit 72 delays the first signal V1 supplied from the γ correction unit 71 by one pixel (one period of the dot clock signal Dclk) according to a control signal such as the dot clock signal Dclk supplied from the scanning control circuit 60. The second signal V2 is output.

判定部73は、γ補正部71から供給される第1信号V1の示す値が、補正電圧Vc未満であり、且つ、遅延回路72から供給される第2信号V2が示す値が、光学的飽和電圧Vsat以上であることを判定する。次に、判定部73は、当該判定条件が満たされる場合には、判定値Qに判定条件を満たす旨を示す値、例えば「1」を設定し、判定条件を満たさない場合には、判定値Qに判定条件を満たさない旨を示す値、例えば「0」を設定し、判定値Qを出力する。なお、光学的飽和電圧Vsat及び補正電圧Vcの値は、例えば、判定部73にあらかじめ設定されるか、または上位装置より提供される。   In the determination unit 73, the value indicated by the first signal V1 supplied from the γ correction unit 71 is less than the correction voltage Vc, and the value indicated by the second signal V2 supplied from the delay circuit 72 is optically saturated. It is determined that the voltage is equal to or higher than Vsat. Next, when the determination condition is satisfied, the determination unit 73 sets a value indicating that the determination condition is satisfied, for example “1”, to the determination value Q, and when the determination condition is not satisfied, the determination value 73 A value indicating that the determination condition is not satisfied is set to Q, for example, “0”, and the determination value Q is output. Note that the values of the optical saturation voltage Vsat and the correction voltage Vc are set in advance in the determination unit 73 or provided from a higher-level device, for example.

補正部74は、判定部73から入力される判定値Qが「1」である場合には、出力信号Voutを補正電圧Vcと等しい値に設定して出力する一方、判定値Qが「0」である場合には、出力信号Voutを第1信号V1と等しい値に設定して出力する。
D/A変換部75は、デジタル信号である出力信号Voutを、アナログ信号であるデータ信号Vidに変換したうえで、データ信号Vidをデータ線駆動回路32に対して出力する。
When the determination value Q input from the determination unit 73 is “1”, the correction unit 74 sets and outputs the output signal Vout equal to the correction voltage Vc, while the determination value Q is “0”. In this case, the output signal Vout is set to a value equal to the first signal V1 and output.
The D / A converter 75 converts the output signal Vout, which is a digital signal, into a data signal Vid, which is an analog signal, and then outputs the data signal Vid to the data line driving circuit 32.

図11に、映像処理回路70に入力される映像信号VIDEOと、映像処理回路70から出力されるデータ信号Vidとの関係を示す。ここでは図11(A)に示すように、映像信号VIDEOが、第i行第j列の画素Pxの階調を白表示電圧Vwtに対応する値となるように規定し、第i行第j+1列の画素Pxの階調を黒表示電圧Vbkに対応する値となるように規定する場合を想定する(ここでは、jは1≦j≦N−1を満たす自然数とする)。
この場合、図11(B)に示すように、映像処理回路70は、映像信号VIDEOの示す値に対して補正を行ったうえで、データ電圧VD[1]〜VD[N]のそれぞれの値を指定するデータ信号Vidを出力する。具体的には、映像処理回路70は、データ信号Vidのうち、第i行第j+1列の画素Pxの階調を規定するデータ電圧VD[j+1]に対応する値を、補正電圧Vcと等しい値に設定する。一方、映像処理回路70は、データ信号Vidのうち、第i行の画素Pxの第j+1列以外の画素Pxの階調を規定するデータ電圧VD[j]に対応する値を、映像信号VIDEOの規定する階調に対応する電圧の示す値にそれぞれ設定する。このようなデータ信号Vidにより値が指定されたデータ電圧VD[1]〜VD[N]が各画素Pxに供給されることにより、第i行第j列の明画素Pxwと、第i行第j+1列の暗画素Pxbとの間で、リバースチルトドメインの発生を抑止することが可能となる。
FIG. 11 shows the relationship between the video signal VIDEO input to the video processing circuit 70 and the data signal Vid output from the video processing circuit 70. Here, as shown in FIG. 11A, the video signal VIDEO defines the gradation of the pixel Px in the i-th row and j-th column to a value corresponding to the white display voltage Vwt, and the i-th row in the (j + 1) th row. Assume that the gradation of the pixels Px in the column is defined to be a value corresponding to the black display voltage Vbk (here, j is a natural number satisfying 1 ≦ j ≦ N−1).
In this case, as shown in FIG. 11B, the video processing circuit 70 corrects the value indicated by the video signal VIDEO, and then each value of the data voltages VD [1] to VD [N]. A data signal Vid for designating is output. Specifically, the video processing circuit 70 sets a value corresponding to the data voltage VD [j + 1] that defines the gray level of the pixel Px in the i-th row and the (j + 1) th column in the data signal Vid to a value equal to the correction voltage Vc. Set to. On the other hand, the video processing circuit 70 sets a value corresponding to the data voltage VD [j] that defines the gradation of the pixel Px other than the j + 1th column of the pixel Px in the i-th row among the data signal Vid of the video signal VIDEO. Each is set to a value indicated by a voltage corresponding to the specified gradation. The data voltages VD [1] to VD [N] whose values are specified by the data signal Vid are supplied to each pixel Px, so that the bright pixel Pxw in the i-th row and j-th column and the i-th row It is possible to suppress the occurrence of a reverse tilt domain between the dark pixels Pxb in the j + 1 column.

このように、本実施形態に係る液晶装置1では、暗画素Pxbに対して、相対透過率が0.1%となるような補正電圧Vcが印加されるように補正を行う。表示パネル10のVT特性は、液晶素子230に印加する電圧が一定の大きさ以下の場合には、画素Pxの相対透過率もほぼ0%を保ったまま推移する。従って、補正電圧Vcを、画素の相対透過率が0.1%となるような電圧とすることで、補正による画素Pxの相対透過率の変化を最小限に抑えつつ、液晶素子230に大きな電圧を印加することが可能となる。
すなわち、本実施形態に係る液晶装置1は、補正による輝度変化を最小限に留めることでユーザに輝度変化を視認される可能性を最小化しつつ、効果的にリバースチルトドメインの発生を抑止することが可能となるという利点を有する。
As described above, in the liquid crystal device 1 according to the present embodiment, correction is performed so that the correction voltage Vc is applied to the dark pixel Pxb so that the relative transmittance is 0.1%. When the voltage applied to the liquid crystal element 230 is equal to or less than a certain level, the VT characteristic of the display panel 10 changes while the relative transmittance of the pixel Px is kept substantially 0%. Therefore, by setting the correction voltage Vc to a voltage that makes the relative transmittance of the pixel 0.1%, a large voltage is applied to the liquid crystal element 230 while minimizing the change in the relative transmittance of the pixel Px due to the correction. Can be applied.
That is, the liquid crystal device 1 according to the present embodiment effectively suppresses the occurrence of the reverse tilt domain while minimizing the possibility of the user visually recognizing the luminance change by minimizing the luminance change due to the correction. Has the advantage of becoming possible.

また、本実施形態に係る液晶装置1では、補正電圧Vcが、画素Pxの相対透過率を基準として定められる。つまり、画素Pxの相対透過率がある定数(0.1%)となるように、液晶素子230に対して印加される補正電圧Vcが定められる。
画素Pxの相対透過率と液晶素子230に印加される電圧の関係を示すVT特性は、個々の表示パネル10により異なる。仮に、補正電圧がある一定の値となるようにした場合には、異なる複数の表示パネルの液晶素子に対して当該補正電圧を印加しても、複数の表示パネル間で画素の相対透過率は一定の値とならず、個々の表示パネル毎に表示品質のバラつきが生じることになる。そして、この場合には、一部の表示パネルでは補正による輝度変化が、ユーザにより視認される程度に大きくなる可能性も存在する。
これに対して本実施形態に係る液晶装置1のように、補正電圧Vcの値を画素Pxの相対透過率を基準に定めることにより、個々の表示パネル10の間でVT特性にバラつきが存在する場合であっても、補正を行った場合の輝度変化を一定の範囲内に収めることが可能となる。すなわち、本実施形態に係る補正は、個々の表示パネル10毎に、補正を行う場合の輝度変化に対する影響を均一化できるため、表示品質を液晶装置1の検査を含む生産工程の簡略化が可能になるという利点を有する。
In the liquid crystal device 1 according to the present embodiment, the correction voltage Vc is determined based on the relative transmittance of the pixel Px. That is, the correction voltage Vc applied to the liquid crystal element 230 is determined so that the relative transmittance of the pixel Px becomes a certain constant (0.1%).
The VT characteristic indicating the relationship between the relative transmittance of the pixel Px and the voltage applied to the liquid crystal element 230 differs depending on the individual display panel 10. If the correction voltage is set to a certain value, even if the correction voltage is applied to the liquid crystal elements of different display panels, the relative transmittance of the pixels between the display panels is The display quality does not become constant, and the display quality varies for each display panel. In this case, in some display panels, there is a possibility that the luminance change due to the correction becomes so large that it is visually recognized by the user.
On the other hand, as in the liquid crystal device 1 according to the present embodiment, the value of the correction voltage Vc is determined on the basis of the relative transmittance of the pixel Px, so that the VT characteristics vary among the individual display panels 10. Even in this case, it is possible to keep the luminance change when the correction is performed within a certain range. That is, the correction according to the present embodiment can equalize the influence on the luminance change when the correction is performed for each display panel 10, so that the production process including the inspection of the liquid crystal device 1 can be simplified. Has the advantage of becoming.

また、本実施形態に係る液晶装置1では、同一の行に位置する2つの画素Pxのうち、暗画素Pxbから見て明視方向Lと逆側に明画素Pxwが隣り合う場合に、当該暗画素Pxbに対して補正を行う。リバースチルトドメインは、暗画素Pxbから見て明視方向Lと逆側に明画素Pxwが隣り合う場合に生じる場合が多いため、このような暗画素Pxbに対して補正を行うことで、リバースチルトドメインの発生を効果的に抑制することが可能になると共に、仮にリバースチルトドメインが発生してもそれが拡大して横線に発達することを防止することができる。   Further, in the liquid crystal device 1 according to the present embodiment, when the bright pixel Pxw is adjacent to the opposite side to the clear vision direction L when viewed from the dark pixel Pxb, the dark pixel Pxw is adjacent to the dark pixel Pxb. Correction is performed on the pixel Pxb. The reverse tilt domain often occurs when the bright pixel Pxw is adjacent to the side opposite to the clear vision direction L when viewed from the dark pixel Pxb. Therefore, the reverse tilt domain is corrected by correcting the dark pixel Pxb. Generation of a domain can be effectively suppressed, and even if a reverse tilt domain occurs, it can be prevented from expanding and developing into a horizontal line.

また、本実施形態に係る液晶装置1では、同一の行に位置する2つの画素Pxのうち、暗画素Pxbから見て明視方向Lと逆側に明画素Pxwが隣り合う場合に、当該暗画素Pxbに限定して補正を行うため、明画素Pxwと隣り合う全ての暗画素Pxbに対して補正を行う場合に比べて、補正を行う画素数を最小限に留めることができる。従って、本実施形態に係る液晶装置1は、映像に濃淡がある場合にも、その輪郭部分がぼやけることを防止し、鮮明な映像を表示できるという利点を有すると共に、リバースチルトドメインに起因した表示上の不具合を効果的に抑止することができるという利点を有する。   Further, in the liquid crystal device 1 according to the present embodiment, when the bright pixel Pxw is adjacent to the opposite side to the clear vision direction L when viewed from the dark pixel Pxb, the dark pixel Pxw is adjacent to the dark pixel Pxb. Since the correction is limited to the pixel Pxb, the number of pixels to be corrected can be minimized as compared with the case where the correction is performed on all the dark pixels Pxb adjacent to the bright pixel Pxw. Therefore, the liquid crystal device 1 according to the present embodiment has an advantage that even when the image has light and shade, the outline portion is prevented from being blurred and a clear image can be displayed, and the display caused by the reverse tilt domain is provided. There is an advantage that the above problem can be effectively suppressed.

<B:第2実施形態>
図12は、第2実施形態に係る、映像処理回路70aのブロック図である。第2実施形態の液晶装置は、映像処理回路70の代わりに映像処理回路70aを備える点を除き、第1実施形態の液晶装置1と同様に構成されている。
<B: Second Embodiment>
FIG. 12 is a block diagram of the video processing circuit 70a according to the second embodiment. The liquid crystal device of the second embodiment is configured in the same manner as the liquid crystal device 1 of the first embodiment, except that a video processing circuit 70a is provided instead of the video processing circuit 70.

図12に示す通り、映像処理回路70aは、補正部74a、及びカウンタ76を備える点を除き、映像処理回路70と同様に構成される。この映像処理回路70aは、暗画素Pxbの明視方向Lと逆側に明画素Pxwが隣り合う場合、当該暗画素Pxbを含み、明視方向L側に連続する所定数D(所定数Dは、1以上の自然数)個の画素Pxの各々に対して補正を行うようなデータ信号Vidを出力する。
以下において、映像処理回路70aの具体的な構成を説明する。
As shown in FIG. 12, the video processing circuit 70a is configured in the same manner as the video processing circuit 70 except that the video processing circuit 70a includes a correction unit 74a and a counter 76. When the bright pixel Pxw is adjacent to the dark pixel Pxb on the side opposite to the bright vision direction L, the video processing circuit 70a includes the dark pixel Pxb and continues to the clear vision direction L side. A data signal Vid that corrects each of the pixels Px (a natural number of 1 or more) is output.
Hereinafter, a specific configuration of the video processing circuit 70a will be described.

カウンタ76は、判定部73から供給される判定値Q、及び走査制御回路60から供給されるドットクロック信号Dclkに基づいてカウント値Qcを生成し、これを補正部74aに対して出力する。具体的には、カウンタ77は、判定値Qが「1」となるタイミングにおいてカウント値Qcを「0」にリセットする。また、カウンタ77は、判定値Qが「0」である場合には、ドットクロック信号Dclkに1周期に相当する間隔毎にカウント値Qcを1ずつカウントアップする。   The counter 76 generates a count value Qc based on the determination value Q supplied from the determination unit 73 and the dot clock signal Dclk supplied from the scanning control circuit 60, and outputs this to the correction unit 74a. Specifically, the counter 77 resets the count value Qc to “0” at the timing when the determination value Q becomes “1”. Further, when the determination value Q is “0”, the counter 77 counts up the count value Qc by 1 every interval corresponding to one period in the dot clock signal Dclk.

補正部74aは、γ補正部71より供給される第1信号V1、及びカウンタ76から供給されるカウント値Qcに基づいて、出力信号Voutを生成し、D/A変換部75に対して出力する。具体的には、補正部74aは、まず、カウント値Qcが所定数D未満の値であり、且つ、第1信号V1が補正電圧Vc未満の値であることを判定する。次に、補正部74aは、判定条件が肯定された場合には、出力信号Voutの値を補正電圧Vcと等しい値に設定し、判定条件が否定された場合には、出力信号Voutの値を第1信号V1と等しい値に設定したうえで、出力信号VoutをD/A変換部75に対して出力する。   The correction unit 74a generates an output signal Vout based on the first signal V1 supplied from the γ correction unit 71 and the count value Qc supplied from the counter 76, and outputs the output signal Vout to the D / A conversion unit 75. . Specifically, the correction unit 74a first determines that the count value Qc is a value less than the predetermined number D, and the first signal V1 is a value less than the correction voltage Vc. Next, the correction unit 74a sets the value of the output signal Vout to a value equal to the correction voltage Vc when the determination condition is affirmed, and sets the value of the output signal Vout when the determination condition is negative. The output signal Vout is output to the D / A converter 75 after being set to a value equal to the first signal V1.

図13に、映像処理回路70aに入力される映像信号VIDEOと、映像処理回路70aから出力されるデータ信号Vidとの関係を示す。なお、図13では、所定数Dが「3」に設定されている場合を示している。
図13(A)に示すように、映像信号VIDEOは、第i行第j+1列〜第i行第j+3列(ここでは、jは1≦j≦N−3を満たす自然数とする)の3つの画素Pxの階調を黒表示電圧Vbkに対応する値に規定し、第i行第j列の画素Pxの階調を白表示電圧Vwtに対応する値に規定する。
FIG. 13 shows the relationship between the video signal VIDEO input to the video processing circuit 70a and the data signal Vid output from the video processing circuit 70a. FIG. 13 shows a case where the predetermined number D is set to “3”.
As shown in FIG. 13A, the video signal VIDEO has three video signals of i-th row, j + 1 column to i-th row, j + 3 column (where j is a natural number satisfying 1 ≦ j ≦ N−3). The gradation of the pixel Px is defined as a value corresponding to the black display voltage Vbk, and the gradation of the pixel Px in the i-th row and j-th column is defined as a value corresponding to the white display voltage Vwt.

この場合、図13(B)に示すように、映像処理回路70aは、データ信号Vidのうち、第i行第j+1列〜第i行第j+3列の3つの画素Pxの階調を規定するデータ電圧VD[j+1]〜VD[j+3]に対応する値を、補正電圧Vcと等しい値にそれぞれ設定する。一方、映像処理回路70aは、データ信号Vidのうち、第i行の画素Pxのうち第i行第j+1列〜第i行第j+3列の3つの画素Px以外の画素Pxの階調を規定するデータ電圧VD[j]に対応する値を、映像信号VIDEOが規定する階調に対応する電圧の示す値にそれぞれ設定する。
これにより、第i行第j列の明画素Pxwと、第i行第j+1列の暗画素Pxbとの間で、リバースチルトドメインの発生を抑止することが可能となる。
In this case, as shown in FIG. 13B, the video processing circuit 70a includes data defining the gradation of the three pixels Px in the i-th row, j + 1-th column to the i-th row, j + 3-th column, among the data signal Vid. Values corresponding to the voltages VD [j + 1] to VD [j + 3] are respectively set to values equal to the correction voltage Vc. On the other hand, the video processing circuit 70a defines the gradation of the pixels Px other than the three pixels Px in the i-th row j + 1 column to the i-th row j + 3 column in the i-th row pixel Px in the data signal Vid. A value corresponding to the data voltage VD [j] is set to a value indicated by a voltage corresponding to the gradation specified by the video signal VIDEO.
Thereby, it is possible to suppress the occurrence of the reverse tilt domain between the bright pixel Pxw in the i-th row and j-th column and the dark pixel Pxb in the i-th row and j + 1-th column.

図14(A)は、第2実施形態に係る映像処理回路70aによって、映像信号VIDEOに対する補正を行った場合における、リバースチルトドメインの発生と、その後の変化を説明するための図である。
図14(A)に示した事例では、第Kフレームにおいて、第i+1行の複数の明画素Pxwと第i行の画素Px2〜Px6との間、及び、画素Px2と画素Px1との間にリバースチルトドメインが存在する。そして、第Kフレームにおいて、画素Px2〜Px6に位置する暗画素Pxb(黒表示)が、第Kフレーム以降、1フレームに1画素ずつ右側にスクロールする場合を示している。なお、この図に示す事例においては、所定数Dが「3」に設定され、明画素Pxwと隣り合う3つの暗画素Pxbについて補正がなされる。
FIG. 14A is a diagram for explaining the occurrence of a reverse tilt domain and subsequent changes when the video signal VIDEO is corrected by the video processing circuit 70a according to the second embodiment.
In the example shown in FIG. 14A, in the K-th frame, reverse is performed between the plurality of bright pixels Pxw in the (i + 1) th row and the pixels Px2 to Px6 in the i-th row and between the pixels Px2 and Px1. There is a tilt domain. In the Kth frame, the dark pixel Pxb (black display) located in the pixels Px2 to Px6 is scrolled to the right by one pixel per frame after the Kth frame. In the example shown in this figure, the predetermined number D is set to “3”, and correction is performed for three dark pixels Pxb adjacent to the bright pixel Pxw.

図14(A)に示すように、第Kフレームでは、画素Px2〜Px4について補正がなされているので、これら3つの画素Pxで発生するリバースチルトドメインは、補正のなされていない画素Px5及びPx6で発生するリバースチルトドメインに比べて小さい。そして、第K+1フレームでは、画素Px2は明画素Pxwとなり、画素Px3〜Px5は補正がなされるため、これら4つの画素Pxにおいて存在するリバースチルトドメインは、その領域を縮小させる。その後これらの画素Pxにおいて存在するリバースチルトドメインはさらに縮小し、第K+3フレームには、画素Px2においてリバースチルトドメインが消滅する。
このように、暗画素Pxbで発生したリバースチルトドメインは、当該暗画素Pxbが明画素Pxwに変化する直前の3フレームに相当する期間、つまり、当該暗画素Pxbが補正されている期間において、徐々にその領域を縮小させる。従って、当該暗画素Pxbが明画素Pxwに変化したときには、リバースチルトドメインは十分な小さくなっており、その後速やかに消滅する。
As shown in FIG. 14 (A), in the Kth frame, correction is performed for the pixels Px2 to Px4. Therefore, the reverse tilt domain generated in these three pixels Px is the uncorrected pixels Px5 and Px6. Smaller than the reverse tilt domain that occurs. In the (K + 1) th frame, since the pixel Px2 becomes the bright pixel Pxw and the pixels Px3 to Px5 are corrected, the reverse tilt domain existing in these four pixels Px reduces the area. Thereafter, the reverse tilt domain existing in these pixels Px is further reduced, and the reverse tilt domain disappears in the pixel Px2 in the (K + 3) th frame.
As described above, the reverse tilt domain generated in the dark pixel Pxb gradually increases in a period corresponding to three frames immediately before the dark pixel Pxb changes to the bright pixel Pxw, that is, in a period in which the dark pixel Pxb is corrected. To reduce the area. Therefore, when the dark pixel Pxb changes to the bright pixel Pxw, the reverse tilt domain is sufficiently small and then disappears quickly thereafter.

一方、図14(B)には、比較のため、所定数Dが「1」に設定され、1画素のみ補正を行う場合を示す。
例えば、第Kフレームで暗画素Pxbである画素Px3は、第K+1フレームにおいて補正がなされた後に、第K+2フレームで明画素Pxwとなる。この場合、第Kフレームにおいて画素Px3で発生したリバースチルトドメインは、第K+1フレームに当該画素Pxが補正されるためその領域を縮小させる。しかし、当該画素Px3が、第K+2フレームで明画素Pxwとなったときも、リバースチルトドメインは十分に小さくならないまま残る。このように、1画素のみを補正する場合には、リバースチルトドメインが比較的大きな領域を有する状態のままで、明画素Pxw上に残存する。
On the other hand, FIG. 14B shows a case where the predetermined number D is set to “1” and only one pixel is corrected for comparison.
For example, the pixel Px3 that is the dark pixel Pxb in the Kth frame becomes the bright pixel Pxw in the K + 2th frame after being corrected in the K + 1th frame. In this case, the reverse tilt domain generated in the pixel Px3 in the Kth frame reduces the area because the pixel Px is corrected in the (K + 1) th frame. However, when the pixel Px3 becomes the bright pixel Pxw in the (K + 2) th frame, the reverse tilt domain remains not sufficiently small. As described above, when only one pixel is corrected, the reverse tilt domain remains on the bright pixel Pxw while having a relatively large region.

このように、第2本実施形態に係る液晶装置では、暗画素Pxbの明視方向Lと逆側に明画素Pxwが隣り合う場合、当該暗画素Pxbを含む所定数D個の画素Pxに対して補正を行うため、リバースチルトドメインをより効果的に抑制することができる。
また、本実施形態に係る液晶装置は、明画素Pxwと隣り合う全ての暗画素Pxbに対して補正を行うのではなく、暗画素Pxbの明視方向Lと逆側に明画素Pxwが隣り合う場合にのみ、画素の相対透過率が0.1%となるような補正電圧Vcにより補正を行うため、映像に濃淡がある場合にも、その輪郭部分がぼやけることを防止し、鮮明な映像を表示できるという利点を有する。
Thus, in the liquid crystal device according to the second embodiment, when the bright pixel Pxw is adjacent to the dark pixel Pxb on the opposite side to the clear vision direction L, the predetermined number D of pixels Px including the dark pixel Pxb is used. Therefore, the reverse tilt domain can be more effectively suppressed.
Further, the liquid crystal device according to the present embodiment does not correct all the dark pixels Pxb adjacent to the bright pixel Pxw, but the bright pixel Pxw is adjacent to the dark pixel Pxb opposite to the clear viewing direction L. In this case, the correction is performed with the correction voltage Vc so that the relative transmittance of the pixel is 0.1%. Therefore, even when the image has light and shade, the outline portion is prevented from being blurred and a clear image can be obtained. It has the advantage that it can be displayed.

<C:第3実施形態>
図15は、第3実施形態に係る、映像処理回路70bのブロック図である。第3実施形態の液晶装置は、映像処理回路70の代わりに映像処理回路70bを備え、表示パネルに垂直な方向から見て左上に向かう明視方向Lを有する液晶を備える点を除き、第1実施形態の液晶装置1と同様に構成されている。
第3実施形態に係る液晶は、明視方向Lが、表示パネルに垂直な方向から見て左上に向かう方向であるため、映像処理回路70bは、同一の行に位置する2つの画素Pxについて、暗画素Pxbの右側に明画素Pxwが隣り合う場合に、当該暗画素Pxbに対して補正を行うようなデータ信号Vidを出力する。
<C: Third Embodiment>
FIG. 15 is a block diagram of a video processing circuit 70b according to the third embodiment. The liquid crystal device according to the third embodiment includes a video processing circuit 70b instead of the video processing circuit 70, and includes a liquid crystal having a clear viewing direction L toward the upper left when viewed from a direction perpendicular to the display panel. The configuration is the same as that of the liquid crystal device 1 of the embodiment.
In the liquid crystal according to the third embodiment, the clear vision direction L is a direction toward the upper left when viewed from the direction perpendicular to the display panel. Therefore, the video processing circuit 70b performs two pixel Px located in the same row. When the bright pixel Pxw is adjacent to the right side of the dark pixel Pxb, a data signal Vid that corrects the dark pixel Pxb is output.

図15に示す映像処理回路70bは、判定部73の代わりに判定部73bを備え、補正部74の代わりに補正部74bを備える以外は、映像処理回路70と同様に構成される。なお、映像処理回路70bでは、γ補正部71が出力する第1信号V1は、遅延回路72及び判定部73bに対して供給される。また、遅延回路72が出力する第2信号V2は、判定部73b及び補正部74bに対して供給される。
判定部73bは、γ補正部71から供給される第1信号V1の示す値が、光学的飽和電圧Vsat以上であり、且つ、遅延回路72から供給される第2信号V2が示す値が、補正電圧Vc未満であることを判定する。次に、判定部73bは、当該判定条件が満たされる場合には、判定値Q2に判定条件を満たす旨を示す値、例えば「1」を設定し、判定条件を満たさない場合には、判定値Q2に判定条件を満たさない旨を示す値、例えば「0」を設定し、判定値Q2を出力する。補正部74bは、判定部73bから入力される判定値Q2が「1」である場合には、出力信号Voutを補正電圧Vcと等しい値に設定して出力する一方、判定値Q2が「0」である場合には、出力信号Voutを第2信号V2と等しい値に設定して出力する。
A video processing circuit 70b shown in FIG. 15 is configured in the same manner as the video processing circuit 70 except that it includes a determination unit 73b instead of the determination unit 73 and a correction unit 74b instead of the correction unit 74. In the video processing circuit 70b, the first signal V1 output from the γ correction unit 71 is supplied to the delay circuit 72 and the determination unit 73b. The second signal V2 output from the delay circuit 72 is supplied to the determination unit 73b and the correction unit 74b.
The determination unit 73b corrects the value indicated by the first signal V1 supplied from the γ correction unit 71 to be equal to or higher than the optical saturation voltage Vsat and the value indicated by the second signal V2 supplied from the delay circuit 72. It is determined that the voltage is less than Vc. Next, when the determination condition is satisfied, the determination unit 73b sets a value indicating that the determination condition is satisfied, such as “1”, for example, to the determination value Q2, and when the determination condition is not satisfied, A value indicating that the determination condition is not satisfied is set in Q2, for example, “0”, and the determination value Q2 is output. When the determination value Q2 input from the determination unit 73b is “1”, the correction unit 74b sets and outputs the output signal Vout equal to the correction voltage Vc, while the determination value Q2 is “0”. In this case, the output signal Vout is set to a value equal to the second signal V2 and output.

このような映像処理回路70bより出力されるデータ信号Vidと映像信号VIDEOとの関係を図16に示す。映像処理回路70bは、図16(A)に示す映像信号VIDEOの示す値に対して補正を行ったうえで、図16(B)に示すような、データ電圧VD[1]〜VD[N]のそれぞれの値を指定するデータ信号Vidを生成する。具体的には、映像処理回路70bは、データ信号Vidのうち、第i行第j−1列の画素Pxの階調を規定するデータ電圧VD[j−1]に対応する値を、補正電圧Vcと等しい値に設定する一方、第i行の画素Pxのうち第j−1列以外の画素Pxの階調を規定するデータ電圧VD[j]に対応する値を、映像信号VIDEOが規定する階調に対応する電圧の示す値にそれぞれ設定する(ここでは、jは2≦j≦Nを満たす自然数とする)。
これにより、第i行第j列の明画素Pxwと、明画素Pxwの左隣りにある第i行第j−1列の暗画素Pxbとの間におけるリバースチルトドメインの発生を抑止することが可能となる。
FIG. 16 shows the relationship between the data signal Vid output from the video processing circuit 70b and the video signal VIDEO. The video processing circuit 70b corrects the value indicated by the video signal VIDEO shown in FIG. 16A, and then data voltages VD [1] to VD [N] as shown in FIG. 16B. A data signal Vid for designating each value is generated. Specifically, the video processing circuit 70b sets the value corresponding to the data voltage VD [j−1] that defines the gradation of the pixel Px in the i-th row and the (j−1) th column in the data signal Vid as the correction voltage. While the value is set equal to Vc, the video signal VIDEO defines a value corresponding to the data voltage VD [j] that defines the gradation of the pixel Px other than the j−1 column among the pixels Px in the i-th row. Each is set to a value indicated by a voltage corresponding to a gradation (here, j is a natural number satisfying 2 ≦ j ≦ N).
Thereby, it is possible to suppress the occurrence of a reverse tilt domain between the bright pixel Pxw in the i-th row and the j-th column and the dark pixel Pxb in the i-th row and the (j−1) -th column on the left side of the bright pixel Pxw. It becomes.

<D:第4実施形態>
図17は、第4実施形態に係る、映像処理回路70cのブロック図である。第4実施形態の液晶装置は、映像処理回路70の代わりに映像処理回路70cを備える点を除き、第1実施形態の液晶装置1と同様に構成されている。
<D: Fourth Embodiment>
FIG. 17 is a block diagram of a video processing circuit 70c according to the fourth embodiment. The liquid crystal device of the fourth embodiment is configured in the same manner as the liquid crystal device 1 of the first embodiment, except that a video processing circuit 70c is provided instead of the video processing circuit 70.

図17に示す通り、第4実施形態に係る映像処理回路70cは、判定部73c、補正部74c、カウンタ76c、及び第2遅延回路77を備える点を除き、映像処理回路70と同様に構成される。
なお、補正部74cは、第1信号V1の代わりに第3信号V3が供給される点を除いて、第2実施形態に係る映像処理回路70aの補正部74aと同様に構成される。また、カウンタ76cは、判定値Qの代わりに判定値Qjが供給される点を除いて、第2実施形態に係る映像処理回路70aのカウンタ76と同様に構成される。
映像処理回路70cは、同一の行に位置する複数の画素Pxについて、暗画素Pxbの明視方向L側に明画素Pxwが隣り合う場合に、当該暗画素Pxbを含む明視方向Lとは逆側に連続する所定数D個の画素Pxに対して補正を行うと共に、明画素Pxwの明視方向L側に暗画素Pxbが隣り合う場合に、当該暗画素Pxbを含む明視方向L側に連続する所定数D個の画素Pxに対して補正の行うデータ信号Vidを出力する。
As shown in FIG. 17, the video processing circuit 70c according to the fourth embodiment is configured in the same manner as the video processing circuit 70 except that it includes a determination unit 73c, a correction unit 74c, a counter 76c, and a second delay circuit 77. The
The correction unit 74c is configured in the same manner as the correction unit 74a of the video processing circuit 70a according to the second embodiment except that the third signal V3 is supplied instead of the first signal V1. The counter 76c is configured in the same manner as the counter 76 of the video processing circuit 70a according to the second embodiment, except that the determination value Qj is supplied instead of the determination value Q.
When the bright pixel Pxw is adjacent to the dark pixel Pxb on the bright vision direction L side of the plurality of pixels Px located in the same row, the video processing circuit 70c is opposite to the bright vision direction L including the dark pixel Pxb. Correction is performed for a predetermined number D of pixels Px that are continuous on the side, and when the dark pixel Pxb is adjacent to the bright vision direction L side of the bright pixel Pxw, the bright pixel Pxb including the dark pixel Pxb A data signal Vid for correction is output to a predetermined number D of consecutive pixels Px.

判定部73cは、γ補正部71から供給される第1信号V1の示す値、遅延回路72から供給される第2信号V2の示す値、及びドットクロック信号Dclkに基づいて、判定値Qjをカウンタ77に対して出力する。
ここで、第1信号V1の示す値が光学的飽和電圧Vsat以上であり、且つ、第2信号V2の示す値が補正電圧Vc未満であることを「第1条件」とする。また、第1信号V1の示す値が補正電圧Vc未満であり、且つ、第2信号V2の示す値が光学的飽和電圧Vsat以上であることを「第2条件」とする。第1条件は、暗画素Pxbの右側に明画素Pxwが隣り合うことを示す条件であり、第2条件は、暗画素Pxbの左側に明画素Pxwが隣り合うことを示す条件である。
The determination unit 73c counters the determination value Qj based on the value indicated by the first signal V1 supplied from the γ correction unit 71, the value indicated by the second signal V2 supplied from the delay circuit 72, and the dot clock signal Dclk. Output to 77.
Here, the value indicated by the first signal V1 is equal to or higher than the optical saturation voltage Vsat and the value indicated by the second signal V2 is less than the correction voltage Vc as a “first condition”. Further, the “second condition” is that the value indicated by the first signal V1 is less than the correction voltage Vc and the value indicated by the second signal V2 is equal to or higher than the optical saturation voltage Vsat. The first condition is a condition indicating that the bright pixel Pxw is adjacent to the right side of the dark pixel Pxb, and the second condition is a condition indicating that the bright pixel Pxw is adjacent to the left side of the dark pixel Pxb.

第1条件が満たされる場合、判定部73cは、判定値Qjとして判定条件を満たす旨を示す値、例えば「1」を設定のうえ出力する。一方、第2条件が満たされる場合、判定部73cは、判定値Qjとして、判定条件を満たす旨を示す値「1」を設定のうえ、ドットクロック信号Dclkの所定数Dに相当する周期だけ遅延させたうえで出力する。
また、第1条件及び第2条件のいずれも満たされない場合には、判定値Qjとして、判定条件を満たさない旨を示す値、例えば「0」を出力する。但し、判定値Qjとして「0」が出力される場合と、判定値Qjとして「1」が出力される場合とが競合したときは、判定値Qjとして「1」が出力される。すなわち、ドットクロック信号Dclkの所定数D個分の周期前に第2条件を満たしている場合には、判定値Qjとして「1」を出力する。
第2遅延回路77は、γ補正部71から入力される第1信号V1を、走査制御回路60から供給されるドットクロック信号Dclkの所定数Dに相当する周期分だけ遅延させて、第3信号V3を出力する。なお、所定数Dは、例えば、第2遅延回路76または上位装置に予め設定される。
When the first condition is satisfied, the determination unit 73c sets and outputs a value indicating that the determination condition is satisfied, for example, “1” as the determination value Qj. On the other hand, when the second condition is satisfied, the determination unit 73c sets a value “1” indicating that the determination condition is satisfied as the determination value Qj, and then delays by a period corresponding to the predetermined number D of the dot clock signals Dclk. And output it.
When neither the first condition nor the second condition is satisfied, a value indicating that the determination condition is not satisfied, for example, “0” is output as the determination value Qj. However, when “0” is output as the determination value Qj and “1” is output as the determination value Qj, “1” is output as the determination value Qj. That is, when the second condition is satisfied before a predetermined number D of dot clock signals Dclk, “1” is output as the determination value Qj.
The second delay circuit 77 delays the first signal V1 input from the γ correction unit 71 by a period corresponding to a predetermined number D of the dot clock signals Dclk supplied from the scanning control circuit 60, and outputs a third signal. V3 is output. The predetermined number D is set in advance in the second delay circuit 76 or the host device, for example.

このような映像処理回路70cより出力されるデータ信号Vidと映像信号VIDEOとの関係を図18に示す。映像処理回路70cは、図18(A)に示される映像信号VIDEOの示す値に対して補正を行ったうえで、図18(B)に示すような、データ電圧VD[1]〜VD[N]のそれぞれの値を指定するデータ信号Vidを生成する。具体的には、映像処理回路70cは、データ信号Vidのうち、第i行の第u−3列〜u−1列(uは、4≦u≦Nを満たす自然数)、及び第v+1列〜v+3列(vは、1≦v≦N−3を満たす自然数)の6つの画素Pxの階調を規定するデータ電圧VD[u−3]〜VD[u−1]及びVD[v+1]〜VD[v+3]に対応する値を、補正電圧Vcと等しい値にそれぞれ設定する。一方、映像処理回路70cは、データ信号Vidのうち、第i行のN個の画素Pxの中で上記6つの画素以外の画素Pxの階調を規定するデータ電圧VD[j]に対応する値を、映像信号VIDEOの規定する階調に対応する電圧の示す値にそれぞれ設定する。
これにより、第i行において、第u列の明画素Pxwと第u−1列の暗画素Pxbとの間、及び第v列の明画素Pxwと第v+1列の暗画素Pxbとの間でリバースチルトドメインの発生を抑止することが可能となる。
FIG. 18 shows the relationship between the data signal Vid output from the video processing circuit 70c and the video signal VIDEO. The video processing circuit 70c corrects the value indicated by the video signal VIDEO shown in FIG. 18A, and then data voltages VD [1] to VD [N as shown in FIG. 18B. ] To generate a data signal Vid that designates each value. Specifically, the video processing circuit 70c includes the u-th column to the u-1 column (u is a natural number satisfying 4 ≦ u ≦ N) and the v + 1-th column of the data signal Vid. Data voltages VD [u−3] to VD [u−1] and VD [v + 1] to VD defining the gradation of six pixels Px in the v + 3 column (v is a natural number satisfying 1 ≦ v ≦ N−3). A value corresponding to [v + 3] is set to a value equal to the correction voltage Vc. On the other hand, the video processing circuit 70c has a value corresponding to the data voltage VD [j] that defines the gradation of the pixels Px other than the six pixels among the N pixels Px in the i-th row in the data signal Vid. Are respectively set to values indicated by voltages corresponding to gradations defined by the video signal VIDEO.
Accordingly, in the i-th row, the reverse is performed between the light pixel Pxw in the u-th column and the dark pixel Pxb in the u-th column, and between the light pixel Pxw in the v-th column and the dark pixel Pxb in the v + 1-th column. It is possible to suppress the occurrence of the tilt domain.

図19は、第4実施形態に係る映像処理回路70cによって、映像信号VIDEOに対する補正を行った場合における、リバースチルトドメインの発生と、その後の変化を説明するための図である。図19(A)及び(B)は、第i+1行に明画素Pxwが複数存在し、第i行に暗画素Pxbが4画素連続するように存在する場合を例示している。なお、第i行に存在する暗画素Pxbは、1フレームに1画素ずつ左側にスクロールする。
図19(A)は、第i行の4つの暗画素Pxbのうち、明画素Pxwに接する2つの暗画素Pxbに対して補正を行う場合を示している(すなわち、所定数Dを「1」とする)。この場合、第Kフレームにおいて画素Px3〜Px5の下辺でリバースチルトドメインが発生するが、画素Px5に対して補正を行っているため、画素Px5におけるリバースチルトドメインの領域は小さい。このPx5で発生したリバースチルトドメインは、第K+1フレームにおいて画素Px5が明画素Pxwに変化した後にその領域を縮小させ、第K+3フレームにおいて消滅する。
一方、図19(B)は、第i行の4つの暗画素Pxbのうち、左端の画素Px2に対してのみ補正を行い、右端の画素Px5には補正を行っていない。この場合、第Kフレームにおいて画素Px3〜Px5の上辺で発生するリバースチルトドメインは縮小せず、互いに結合し、横線が発生する。
FIG. 19 is a diagram for explaining the occurrence of a reverse tilt domain and subsequent changes when the video signal VIDEO is corrected by the video processing circuit 70c according to the fourth embodiment. FIGS. 19A and 19B illustrate a case where there are a plurality of bright pixels Pxw in the (i + 1) th row and four dark pixels Pxb in the ith row. Note that the dark pixel Pxb existing in the i-th row is scrolled to the left by one pixel per frame.
FIG. 19A shows a case where correction is performed on two dark pixels Pxb in contact with the bright pixel Pxw among the four dark pixels Pxb in the i-th row (that is, the predetermined number D is “1”). And). In this case, a reverse tilt domain occurs in the lower side of the pixels Px3 to Px5 in the Kth frame, but since the correction is performed on the pixel Px5, the region of the reverse tilt domain in the pixel Px5 is small. The reverse tilt domain generated at Px5 is reduced after the pixel Px5 is changed to the bright pixel Pxw in the (K + 1) th frame and disappears in the (K + 3) th frame.
On the other hand, in FIG. 19B, among the four dark pixels Pxb in the i-th row, only the leftmost pixel Px2 is corrected, and the rightmost pixel Px5 is not corrected. In this case, the reverse tilt domains generated on the upper sides of the pixels Px3 to Px5 in the Kth frame are not reduced, but are coupled to each other and a horizontal line is generated.

このように、暗画素Pxbの右側に明画素Pxwが隣り合う場合(第1条件に相当する場合)と、暗画素Pxbの左側に明画素Pxwが隣り合う場合(第2条件に相当する場合)の双方に対して、暗画素Pxbに対する補正を行うことにより、図19のような複数の暗画素Pxbの下側に明画素Pxwが隣り合い、かつ、複数の暗画素Pxbが左側に1画素ずつスクロールする場合に生じる横線の発生を抑止することが可能となる。   Thus, when the bright pixel Pxw is adjacent to the right side of the dark pixel Pxb (when corresponding to the first condition), and when the bright pixel Pxw is adjacent to the left side of the dark pixel Pxb (when corresponding to the second condition). By correcting the dark pixel Pxb, the bright pixel Pxw is adjacent to the lower side of the plurality of dark pixels Pxb as shown in FIG. 19, and the plurality of dark pixels Pxb are one pixel on the left side. It is possible to suppress the generation of horizontal lines that occur when scrolling.

なお、上述した映像処理回路70cは、第1条件を満たす場合と、第2条件を満たす場合の双方を考慮することで、連続して存在する複数の暗画素Pxbのうち、右端及び左端に位置する所定数D個の暗画素Pxbに対してそれぞれ補正を行っているが、第1条件または第2条件のうち、いずれか一方の条件のみを考慮して補正を行うようにしても良い。第1条件のみを考慮する場合、連続して存在する複数の暗画素Pxbのうち、右端に位置する所定数D個の暗画素Pxbに対してのみ補正を行うことになる。また、第2条件のみを考慮する場合、連続して存在する複数の暗画素Pxbのうち、左端に位置する所定数D個の暗画素Pxbに対してのみ補正を行うことになる。   Note that the video processing circuit 70c described above is positioned at the right end and the left end among a plurality of continuously existing dark pixels Pxb by considering both when the first condition is satisfied and when the second condition is satisfied. The predetermined number D of dark pixels Pxb are corrected. However, the correction may be performed in consideration of only one of the first condition and the second condition. When only the first condition is considered, correction is performed only on a predetermined number D of dark pixels Pxb located at the right end among a plurality of continuously existing dark pixels Pxb. When only the second condition is considered, correction is performed only on a predetermined number D of dark pixels Pxb located at the left end among a plurality of dark pixels Pxb that exist continuously.

<E:変形例>
以上、本発明の実施形態について説明したが、この実施形態に対して以下に述べる変形を加えても良い。
(1)変形例1
上述した第1乃至第4実施形態では、明視方向Lを、表示パネルに垂直な方向から見て右上に向かう方向または、左上に向かう方向としていたが、明視方向Lは、これら以外の方向であっても良い。明視方向Lがどのような方向であっても、明視方向Lのうち走査線21に平行な成分に着目し、当該成分が右側を向く場合には、暗画素Pxbの左側に明画素Pxwが隣り合う場合に当該暗画素Pxbに対して補正をかけ、当該成分が左側を向く場合には、暗画素Pxbの右側に明画素Pxwが隣り合う場合に当該暗画素Pxbに対して補正をかけることで、リバースチルトドメインの発生を効果的に抑止できる。
<E: Modification>
As mentioned above, although embodiment of this invention was described, you may add the deformation | transformation described below with respect to this embodiment.
(1) Modification 1
In the first to fourth embodiments described above, the clear vision direction L is a direction toward the upper right or a direction toward the upper left when viewed from the direction perpendicular to the display panel. However, the clear vision direction L is a direction other than these directions. It may be. Whatever the clear vision direction L is, pay attention to the component parallel to the scanning line 21 in the clear vision direction L, and when the component faces the right side, the bright pixel Pxw is on the left side of the dark pixel Pxb. When the pixel is adjacent to the dark pixel Pxb, the dark pixel Pxb is corrected when the dark pixel Pxb is adjacent to the right side of the dark pixel Pxb. Thus, the occurrence of the reverse tilt domain can be effectively suppressed.

(2)変形例2
上述した実施形態では、画素Pxの相対透過率が0.1%となるような電圧を補正電圧Vcとしていたが、画素の相対透過率が0.1%以外の値となるように補正電圧Vcを定めても良い。例えば、画素の相対透過率が0%よりも大きく0.1%よりも小さな値となるように補正電圧Vcを定めても良い。この場合、補正による輝度の変化量をより小さくでき、表示品質に対する影響をより小さくすることができる。一方、画素Pxの相対透過率が0.1%よりも大きな値となるように補正電圧Vcを定めても良い。この場合、リバースチルトドメインの発生をより効果的に抑制することが可能となる。なお、補正電圧Vcは、表示パネル10のVT特性を考慮し、VT曲線が急激に立ち上がる電圧よりも小さな電圧とすることが好ましい。
(2) Modification 2
In the above-described embodiment, the voltage at which the relative transmittance of the pixel Px is 0.1% is used as the correction voltage Vc. However, the correction voltage Vc is set so that the relative transmittance of the pixel is a value other than 0.1%. May be determined. For example, the correction voltage Vc may be determined so that the relative transmittance of the pixel is greater than 0% and smaller than 0.1%. In this case, the amount of change in luminance due to correction can be made smaller, and the influence on display quality can be made smaller. On the other hand, the correction voltage Vc may be determined so that the relative transmittance of the pixel Px is larger than 0.1%. In this case, generation of the reverse tilt domain can be more effectively suppressed. The correction voltage Vc is preferably set to a voltage smaller than the voltage at which the VT curve rises rapidly in consideration of the VT characteristics of the display panel 10.

(3)変形例3
上述した実施形態では、画素Pxの相対透過率が90%となる光学的飽和電圧Vsat以上の電圧が印加される明画素Pxwと暗画素Pxbとが隣り合う場合に、当該暗画素Pxbに対して補正を行っていたが、画素の相対透過率が90%よりも小さな値となるような電圧が印加される画素Pxと暗画素Pxbとが隣り合う場合に、当該暗画素Pxbに対して補正を行うようにしても良い。この場合、リバースチルトドメインの発生する可能性をより小さくすることが可能となる。
(3) Modification 3
In the embodiment described above, when the bright pixel Pxw and the dark pixel Pxb to which a voltage equal to or higher than the optical saturation voltage Vsat at which the relative transmittance of the pixel Px is 90% are applied are adjacent to the dark pixel Pxb, Although correction has been performed, when a pixel Px to which a voltage is applied so that the relative transmittance of the pixel is smaller than 90% is adjacent to the dark pixel Pxb, the dark pixel Pxb is corrected. You may make it do. In this case, it is possible to further reduce the possibility of occurrence of the reverse tilt domain.

(4)変形例4
上述した実施形態では、液晶素子230はノーマリーブラックモードであったが、ノーマリーホワイトモードであっても良い。ノーマリーホワイトモードの場合、図20に示すように、液晶素子に印加される電圧が最小値(0V)の時の画素の相対透過率を100%とし、最大値(例えば、5V)の時の画素の相対透過率を0%とする。そして、補正電圧Vc2は、画素の相対透過率が100%から急激に立ち下がる電圧よりも小さい値となるように定めれば良い。また、画素の相対透過率がある一定の値となるように補正電圧Vc2を定めても良い。例えば、画素の相対透過率が99.9%に対応する電圧を補正電圧Vc2としても良い。
なお、図20に示す場合における補正は、補正電圧Vc2未満の電圧が印加される明画素Pxwと、相対透過率が10%となる電圧Vth以上の電圧が印加される暗画素Pxbとが隣り合う場合に、当該明画素Pxwに対して行えば良い。
(4) Modification 4
In the embodiment described above, the liquid crystal element 230 is in the normally black mode, but may be in a normally white mode. In the normally white mode, as shown in FIG. 20, when the voltage applied to the liquid crystal element is the minimum value (0V), the relative transmittance of the pixel is 100%, and when the voltage is the maximum value (for example, 5V). The relative transmittance of the pixel is set to 0%. Then, the correction voltage Vc2 may be determined so that the relative transmittance of the pixel is smaller than a voltage that suddenly falls from 100%. Further, the correction voltage Vc2 may be determined so that the relative transmittance of the pixel becomes a certain value. For example, a voltage corresponding to a pixel having a relative transmittance of 99.9% may be used as the correction voltage Vc2.
In the correction shown in FIG. 20, the bright pixel Pxw to which a voltage lower than the correction voltage Vc2 is applied and the dark pixel Pxb to which a voltage equal to or higher than the voltage Vth at which the relative transmittance is 10% are adjacent to each other. In this case, the process may be performed on the bright pixel Pxw.

(5)変形例5
上述した実施形態では、VA方式の液晶232を用いているが、TN方式の液晶を用いても良い。
なお、液晶がTN方式の場合は、液晶の明視方向、及びリバースチルトドメインの発生箇所は、上述した第1乃至第4実施形態におけるVA方式とは異なる。例えば、ノーマリーホワイトモードの液晶素子を採用する場合を想定する。この時、図21に示すように、対向基板に走査線方向に沿って図中右側から左側にラビング処理がなされ、素子基板にデータ線方向に沿って図中下側から上側にラビング処理がなされた場合、液晶の明視方向Lは、図中左下αから右上βへと向かう方向となり、リバースチルトドメインの発生領域は、明画素Pxwの中で、明視方向側の領域に発生する。従って、暗画素Pxbから見て明視方向と逆側に隣り合う明画素Pxwに対して補正をかけることで、リバースチルトドメインの発生を効果的に抑止することができる。
(5) Modification 5
In the above-described embodiment, the VA liquid crystal 232 is used, but a TN liquid crystal may be used.
When the liquid crystal is the TN system, the clear viewing direction of the liquid crystal and the location where the reverse tilt domain occurs are different from the VA system in the first to fourth embodiments described above. For example, a case where a normally white mode liquid crystal element is employed is assumed. At this time, as shown in FIG. 21, the counter substrate is rubbed from the right side to the left side in the drawing along the scanning line direction, and the element substrate is rubbed from the bottom side to the upper side in the drawing along the data line direction. In this case, the clear viewing direction L of the liquid crystal is the direction from the lower left α to the upper right β in the figure, and the reverse tilt domain generation region occurs in the clear viewing direction side region in the bright pixel Pxw. Therefore, the occurrence of the reverse tilt domain can be effectively suppressed by correcting the bright pixel Pxw adjacent to the opposite side to the clear vision direction when viewed from the dark pixel Pxb.

<F:応用例>
次に、以上の各態様に係る液晶装置1を利用した電子機器について説明する。図22乃至図24には、液晶装置1を表示装置として採用した電子機器の形態が図示されている。
図22は、液晶装置1を採用したモバイル型のパーソナルコンピュータの構成を示す斜視図である。パーソナルコンピュータ2000は、各種の画像を表示する液晶装置1と、電源スイッチ2001やキーボード2002が設置された本体部2010とを具備する。
<F: Application example>
Next, an electronic apparatus using the liquid crystal device 1 according to each of the above aspects will be described. 22 to 24 show forms of electronic devices that employ the liquid crystal device 1 as a display device.
FIG. 22 is a perspective view showing a configuration of a mobile personal computer employing the liquid crystal device 1. The personal computer 2000 includes a liquid crystal device 1 that displays various images, and a main body 2010 on which a power switch 2001 and a keyboard 2002 are installed.

図23は、液晶装置1を適用した携帯電話機の構成を示す斜視図である。携帯電話機3000は、複数の操作ボタン3001およびスクロールボタン3002と、各種の画像を表示する液晶装置1とを備える。スクロールボタン3002を操作することによって、液晶装置1に表示される画面がスクロールされる。   FIG. 23 is a perspective view showing a configuration of a mobile phone to which the liquid crystal device 1 is applied. The cellular phone 3000 includes a plurality of operation buttons 3001, scroll buttons 3002, and the liquid crystal device 1 that displays various images. By operating the scroll button 3002, the screen displayed on the liquid crystal device 1 is scrolled.

図24は、投写型表示装置(プロジェクタ)4000を電子機器として例示する模式図である。投射型表示装置4000は、照明装置4020と分離光学系4040と以上の各形態に係る3個の表示パネル10(10r、10g、10b)と投射光学系4060と図示せぬ制御回路とを具備する。
制御回路は、走査制御回路60、および3つの映像処理回路70(70r、70g、70b)を備える。3つの映像処理回路70は、それぞれ、外部上位装置より供給される赤色、緑色、青色を表す映像信号VIDEO(VIDEO_r、VIDEO_g、VIDEO_b)に基づき、赤色、緑色、青色に対応するデータ信号Vid(Vid_r、Vid_g、Vid_b)を生成する。
各表示パネル10には、制御回路より共通の信号が供給される。また、各表示パネル10には、3つの映像処理回路70より、それぞれ、赤色、緑色、青色に対応するデータ信号Vidが供給される。このように、制御回路は、各表示パネル10の間で画像表示の同期を取りつつ、各種の信号を生成する。
分離光学系4040は、照明装置4020から出射した照明光を複数の単色光(赤色光、緑色光、青色光)に分離して各表示パネル10に照射する。具体的には、照明光のうちの赤色光rは、ダイクロイックミラー4041およびミラー4042による反射後に表示パネル10rに入射する。ダイクロイックミラー4041を透過した緑色光gは、ダイクロイックミラー4043にて反射されて表示パネル10gに入射する。ダイクロイックミラー4043を透過した青色光bは、ミラー4044およびミラー4045を介して表示パネル10bに入射する。
各表示パネル10は、入射光を変調して画像を形成する光変調器(ライトバルブ)として利用される。表示パネル10rは、ミラー4042から到来する赤色光rを変調して赤色の画像を形成する。同様に、表示パネル10gは緑色の画像を形成し、表示パネル10bは青色の画像を形成する。投射光学系4060は、各表示パネル10からの出射光を表示面4080に投射する。投射光学系4060は、各表示パネル10からの出射光(赤色光,緑色光,青色光)を合成するダイクロイックプリズム4061と、ダイクロイックプリズム4061からの出射光を表示面4080に投射する投射レンズ4062とを含んで構成される。したがって、表示面4080にはカラー画像が表示される。
FIG. 24 is a schematic view illustrating a projection display device (projector) 4000 as an electronic apparatus. The projection type display device 4000 includes the illumination device 4020, the separation optical system 4040, the three display panels 10 (10r, 10g, 10b) according to the above embodiments, the projection optical system 4060, and a control circuit (not shown). .
The control circuit includes a scanning control circuit 60 and three video processing circuits 70 (70r, 70g, 70b). The three video processing circuits 70 are respectively based on video signals VIDEO (VIDEO_r, VIDEO_g, VIDEO_b) representing red, green, and blue supplied from an external host device, and data signals Vid (Vid_r) corresponding to red, green, and blue. , Vid_g, Vid_b).
A common signal is supplied to each display panel 10 from a control circuit. Each display panel 10 is supplied with data signals Vid corresponding to red, green, and blue from the three video processing circuits 70, respectively. As described above, the control circuit generates various signals while synchronizing the image display among the display panels 10.
The separation optical system 4040 separates the illumination light emitted from the illumination device 4020 into a plurality of single color lights (red light, green light, blue light) and irradiates each display panel 10. Specifically, the red light r of the illumination light enters the display panel 10r after being reflected by the dichroic mirror 4041 and the mirror 4042. The green light g transmitted through the dichroic mirror 4041 is reflected by the dichroic mirror 4043 and enters the display panel 10g. The blue light b transmitted through the dichroic mirror 4043 is incident on the display panel 10b via the mirror 4044 and the mirror 4045.
Each display panel 10 is used as a light modulator (light valve) that modulates incident light to form an image. The display panel 10r modulates the red light r coming from the mirror 4042 to form a red image. Similarly, the display panel 10g forms a green image, and the display panel 10b forms a blue image. The projection optical system 4060 projects the emitted light from each display panel 10 onto the display surface 4080. The projection optical system 4060 includes a dichroic prism 4061 that synthesizes light emitted from each display panel 10 (red light, green light, and blue light), and a projection lens 4062 that projects light emitted from the dichroic prism 4061 onto the display surface 4080. It is comprised including. Therefore, a color image is displayed on the display surface 4080.

なお、本発明に係る液晶装置が適用される電子機器としては、図22から図24に例示した機器のほか、携帯情報端末(PDA:Personal Digital Assistants)、デジタルスチルカメラ、テレビ、ビデオカメラ、カーナビゲーション装置、ページャ、電子手帳、電子ペーパー、電卓、ワードプロセッサ、ワークステーション、テレビ電話、POS端末、プリンタ、スキャナ、複写機、ビデオプレーヤ、タッチパネルを備えた機器等などが挙げられる。   Note that electronic devices to which the liquid crystal device according to the present invention is applied include, in addition to the devices illustrated in FIGS. 22 to 24, personal digital assistants (PDAs), digital still cameras, televisions, video cameras, cars Examples include navigation devices, pagers, electronic notebooks, electronic papers, calculators, word processors, workstations, videophones, POS terminals, printers, scanners, copiers, video players, devices equipped with touch panels, and the like.

1…液晶装置、10…表示パネル、20…表示領域、21…走査線、22…データ線、31…走査線駆動回路、32…データ線駆動回路、50…制御回路、60…走査制御回路、70…映像処理回路、230…液晶素子、232…液晶、L…明視方向、Px…画素、Pxb…暗画素、Pxw…明画素、Q…判定値、VD…データ電圧、VIDEO…映像信号、Vid…データ信号、Vc…補正電圧(第1電圧)、Vsat…光学的飽和電圧(第2電圧)、Vbk…黒表示電圧、Vwt…白表示電圧、m…液晶分子。
DESCRIPTION OF SYMBOLS 1 ... Liquid crystal device, 10 ... Display panel, 20 ... Display area, 21 ... Scan line, 22 ... Data line, 31 ... Scan line drive circuit, 32 ... Data line drive circuit, 50 ... Control circuit, 60 ... Scan control circuit, 70: Video processing circuit, 230: Liquid crystal element, 232: Liquid crystal, L: Clear vision direction, Px: Pixel, Pxb: Dark pixel, Pxw: Bright pixel, Q: Determination value, VD: Data voltage, VIDEO ... Video signal, Vid ... data signal, Vc ... correction voltage (first voltage), Vsat ... optical saturation voltage (second voltage), Vbk ... black display voltage, Vwt ... white display voltage, m ... liquid crystal molecule.

Claims (6)

複数の走査線と、
複数のデータ線と、
前記複数の走査線と前記複数の走査線との交差に対応して設けられた複数の画素と、
映像信号に基づいて、表示すべき階調となるように前記複数の画素の各々の透過率を規定するデータ信号を生成する映像処理回路と、
前記複数のデータ線に前記データ信号を供給するデータ線駆動回路と、
前記複数の走査線を駆動する走査線駆動回路とを備え、
表示面に垂直な方向から見て前記データ信号に基づいて液晶分子が変位する方向を明視方向とした場合、
前記映像処理回路は、前記複数の画素のうち一の画素の液晶に印加される印加電圧が第1電圧より小さく、かつ、当該一の画素に対して明視方向と逆方向に位置する画素の液晶に印加される印加電圧が前記第1電圧より大きい第2電圧以上となる場合に、前記一の画素の液晶に印加される電圧が前記第1電圧となるように補正して前記データ信号を生成することを特徴とする液晶表示装置。
A plurality of scan lines;
Multiple data lines,
A plurality of pixels provided corresponding to intersections of the plurality of scanning lines and the plurality of scanning lines;
A video processing circuit that generates a data signal that defines the transmittance of each of the plurality of pixels based on the video signal so as to obtain a gradation to be displayed;
A data line driving circuit for supplying the data signal to the plurality of data lines;
A scanning line driving circuit for driving the plurality of scanning lines,
When the direction in which the liquid crystal molecules are displaced based on the data signal when viewed from the direction perpendicular to the display surface is the clear vision direction,
In the video processing circuit, an applied voltage applied to a liquid crystal of one pixel among the plurality of pixels is smaller than a first voltage, and a pixel positioned in a direction opposite to the clear viewing direction with respect to the one pixel is selected. When the applied voltage applied to the liquid crystal is greater than or equal to a second voltage greater than the first voltage, the data signal is corrected by correcting the voltage applied to the liquid crystal of the one pixel to be the first voltage. A liquid crystal display device characterized by being produced.
前記データ信号の最大値に対応する前記画素の透過率を100%とし、
前記データ信号の最小値に対応する前記画素の透過率を0%としたときに、
前記第1電圧は、前記画素の透過率を0%より大きく0.1%以下とする電圧であることを特徴とする、
請求項1に記載の液晶表示装置。
The transmittance of the pixel corresponding to the maximum value of the data signal is 100%,
When the transmittance of the pixel corresponding to the minimum value of the data signal is 0%,
The first voltage is a voltage that causes the transmittance of the pixel to be greater than 0% and 0.1% or less.
The liquid crystal display device according to claim 1.
第1画素と明視方向と逆方向に隣り合う画素を第2画素としたとき、
前記映像処理回路は、
前記映像信号にガンマ補正を施して第1信号を生成するガンマ補正手段と、
前記第1画素に対応する前記第1信号を遅延させて、前記第2画素に対応する第2信号を生成する遅延手段と、
前記第1信号の示す値が前記第1電圧よりも小さく、且つ、前記第2信号の示す値が第2電圧以上であるか否かを判定する判定手段と、
前記判定手段の判定結果が肯定を示す場合、前記第1信号を前記第1電圧とする補正を施して前記データ信号を生成する補正手段と、
を備える、
請求項1または2に記載の液晶表示装置。
When the pixel adjacent to the first pixel in the direction opposite to the clear vision direction is the second pixel,
The video processing circuit includes:
Gamma correction means for generating a first signal by performing gamma correction on the video signal;
Delay means for delaying the first signal corresponding to the first pixel to generate a second signal corresponding to the second pixel;
Determination means for determining whether a value indicated by the first signal is smaller than the first voltage and a value indicated by the second signal is equal to or higher than a second voltage;
When the determination result of the determination unit indicates affirmative, a correction unit that generates the data signal by correcting the first signal as the first voltage;
Comprising
The liquid crystal display device according to claim 1.
前記映像処理回路は、前記一の画素に対して明視方向側に位置する所定数の画素の各々について、前記データ信号が前記第1電圧よりも小さな値である場合、当該画素のデータ信号が前記第1電圧となるように補正して前記データ信号を生成する、
ことを特徴とする、
請求項1乃至3のうちいずれか1項に記載の液晶表示装置。
When the data signal has a value smaller than the first voltage for each of a predetermined number of pixels positioned on the clear vision direction side with respect to the one pixel, the video processing circuit Correcting the first voltage to generate the data signal;
It is characterized by
The liquid crystal display device according to claim 1.
請求項1乃至4のうちいずれか1項に記載した液晶表示装置を備えた電子機器。   An electronic apparatus comprising the liquid crystal display device according to claim 1. 液晶分子を含む液晶と、複数の走査線と、複数のデータ線と、前記複数の走査線と前記複数の走査線との交差に対応して設けられた複数の画素と、前記複数のデータ線にデータ信号を供給するデータ線駆動回路と、前記複数の走査線を駆動する走査線駆動回路とを備えた液晶表示装置に供給する前記データ信号を生成するデータ信号生成方法であって、
表示面に垂直な方向から見て前記データ信号に基づいて前記液晶分子が変位する方向を明視方向とした場合、
前記複数の画素のうち一の画素の液晶に印加される印加電圧が第1電圧より小さく、かつ、当該一の画素に対して明視方向と逆方向に位置する画素の液晶に印加される印加電圧が前記第1電圧より大きい第2電圧以上となるか否かを判定し、
判定結果が肯定である場合、前記一の画素の液晶に印加される電圧が前記第1電圧となるように補正して前記データ信号を生成し、
判定結果が否定である場合、前記映像信号が示す階調となるように前記一の画素の液晶に印加される電圧を指定するデータ信号を生成する、
ことを特徴とするデータ信号生成方法。
Liquid crystal containing liquid crystal molecules, a plurality of scanning lines, a plurality of data lines, a plurality of pixels provided corresponding to intersections of the plurality of scanning lines and the plurality of scanning lines, and the plurality of data lines A data signal generation method for generating the data signal to be supplied to a liquid crystal display device comprising: a data line driving circuit for supplying a data signal to the liquid crystal display device; and a scanning line driving circuit for driving the plurality of scanning lines,
When the direction in which the liquid crystal molecules are displaced based on the data signal when viewed from the direction perpendicular to the display surface is the clear vision direction,
The applied voltage applied to the liquid crystal of one pixel among the plurality of pixels is smaller than the first voltage and applied to the liquid crystal of the pixel located in the opposite direction to the clear vision direction with respect to the one pixel. Determining whether the voltage is greater than or equal to a second voltage greater than the first voltage;
When the determination result is affirmative, the data signal is generated by correcting the voltage applied to the liquid crystal of the one pixel to be the first voltage,
When the determination result is negative, a data signal that specifies a voltage applied to the liquid crystal of the one pixel so as to have a gradation indicated by the video signal is generated.
A data signal generation method characterized by the above.
JP2011073543A 2011-03-29 2011-03-29 Liquid crystal display device, electronic apparatus and data signal generating method Withdrawn JP2012208292A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2011073543A JP2012208292A (en) 2011-03-29 2011-03-29 Liquid crystal display device, electronic apparatus and data signal generating method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011073543A JP2012208292A (en) 2011-03-29 2011-03-29 Liquid crystal display device, electronic apparatus and data signal generating method

Publications (1)

Publication Number Publication Date
JP2012208292A true JP2012208292A (en) 2012-10-25

Family

ID=47188092

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011073543A Withdrawn JP2012208292A (en) 2011-03-29 2011-03-29 Liquid crystal display device, electronic apparatus and data signal generating method

Country Status (1)

Country Link
JP (1) JP2012208292A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016004237A (en) * 2014-06-19 2016-01-12 セイコーエプソン株式会社 Liquid crystal display device, electronic apparatus and driving method of liquid crystal display device
JP2019028242A (en) * 2017-07-31 2019-02-21 セイコーエプソン株式会社 Liquid crystal display device and electronic apparatus

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016004237A (en) * 2014-06-19 2016-01-12 セイコーエプソン株式会社 Liquid crystal display device, electronic apparatus and driving method of liquid crystal display device
JP2019028242A (en) * 2017-07-31 2019-02-21 セイコーエプソン株式会社 Liquid crystal display device and electronic apparatus

Similar Documents

Publication Publication Date Title
US10250780B2 (en) Video processing method, video processing circuit, liquid crystal display, and electronic apparatus
KR101627870B1 (en) Video processing circuit, video processing method, liquid crystal display apparatus, and electronic apparatus
US8411004B2 (en) Video processing circuit, video processing method, liquid crystal display device, and electronic apparatus
US8466866B2 (en) Video processing circuit, video processing method, liquid crystal display device, and electronic apparatus
JP5370169B2 (en) VIDEO PROCESSING CIRCUIT, ITS PROCESSING METHOD, LIQUID CRYSTAL DISPLAY DEVICE, AND ELECTRONIC DEVICE
JP6051544B2 (en) Image processing circuit, liquid crystal display device, electronic apparatus, and image processing method
JP6078959B2 (en) VIDEO PROCESSING CIRCUIT, VIDEO PROCESSING METHOD, AND ELECTRONIC DEVICE
JP2011053417A (en) Video processing circuit, processing method thereof, liquid crystal display apparatus, and electronics device
US8994633B2 (en) Video processing circuit, video processing method, liquid crystal display device, and electronic apparatus
JP2011170236A (en) Video processing circuit, processing method of the same, liquid crystal display device, and electronic apparatus
JP2011107174A (en) Video processing circuit, processing method of the same, liquid crystal display device, and electronic equipment
JP6078965B2 (en) Video processing circuit, video processing method, and electronic device
JP5903954B2 (en) VIDEO PROCESSING CIRCUIT, VIDEO PROCESSING METHOD, AND ELECTRONIC DEVICE
JP6233047B2 (en) Image processing circuit, image processing method, electro-optical device, and electronic apparatus
JP6083111B2 (en) Video processing circuit, video processing method, liquid crystal display device, and electronic apparatus
JP2012208292A (en) Liquid crystal display device, electronic apparatus and data signal generating method
JP4678344B2 (en) Electro-optical device, display data processing circuit, processing method, and electronic apparatus
JP4678345B2 (en) Electro-optical device, display data processing circuit, processing method, and electronic apparatus
JP6578686B2 (en) Video processing circuit, electronic device, and video processing method
JP2005172847A (en) Liquid crystal display device, and liquid crystal television and liquid crystal monitor using the same
JP2014137383A (en) Image signal process circuit, display device, electronic device and image process circuit control method
JP5510580B2 (en) Signal processing device, signal processing method, liquid crystal display device, and electronic apparatus
JP6191150B2 (en) Video processing circuit, video processing method, and electronic device
JP2014219686A (en) Video processing circuit, processing method of the same, liquid crystal display device, and electronic apparatus
JP2009128405A (en) Electro-optical device, its driving method, and electronic device

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20140603