JP2012195638A - Transmitter-receiver circuit - Google Patents
Transmitter-receiver circuit Download PDFInfo
- Publication number
- JP2012195638A JP2012195638A JP2011056233A JP2011056233A JP2012195638A JP 2012195638 A JP2012195638 A JP 2012195638A JP 2011056233 A JP2011056233 A JP 2011056233A JP 2011056233 A JP2011056233 A JP 2011056233A JP 2012195638 A JP2012195638 A JP 2012195638A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- signal
- delay
- multiphase
- local oscillation
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Abstract
Description
本発明は、多相信号による周波数変換を用いた送受信回路に関する。 The present invention relates to a transmission / reception circuit using frequency conversion by a multiphase signal.
近距離高速通信が可能な無線技術として超広帯域無線(UBW:Ultra WideBand)が開発されている。超広帯域無線では、MB−OFDM(MultiBand Orthogonal Frequency Division Multiplexing)方式とDS−UWB(Direct Sequence UWB)方式という異なる2つの規格が存在するが、以下の説明ではMB−OFDM方式を前提とする。 As a radio technology capable of short-distance high-speed communication, an ultra-wide band radio (UBW) has been developed. In ultra-wideband radio, there are two different standards, the MB-OFDM (MultiBand Orthogonal Frequency Division Multiplexing) method and the DS-UWB (Direct Sequence UWB) method, but the following description assumes the MB-OFDM method.
超広帯域無線で使用する帯域は、詳細には世界各国で異なるが、3〜11GHzと極めて広帯域である。超広帯域無線の開発に伴い、様々な超広帯域無線の送受信チップの開発も進んでいる。この送受信チップにおいて、構成が簡素になるダイレクトコンバージョン方式を採用した場合、送受信チップは、シンセサイザにて局部発振信号3〜11GHzを生成し、周波数変換回路にて周波数変換をおこなう。例えば特許文献1には、1/n倍の周波数をもつ局部発振信号を伝送し、直列したn個の移相器の出力信号に基づいて周波数変換する送受信システムが記載されている。
The band used in the ultra-wideband radio is different from each other in the world in detail, but is extremely wide as 3 to 11 GHz. With the development of ultra-wideband radio, various ultra-wideband radio transceiver chips are also being developed. In this transmission / reception chip, when a direct conversion method with a simple configuration is adopted, the transmission / reception chip generates a local oscillation signal of 3 to 11 GHz by a synthesizer, and performs frequency conversion by a frequency conversion circuit. For example,
しかし、3〜11GHzの局部発振信号を生成するシンセサイザと、その信号を送信・受信各々の周波数変換回路まで伝送するバッファ回路は、扱う信号が高周波かつ広帯域であるために消費電力が大きくなったり、回路の面積が大きくなるという問題があった。 However, the synthesizer that generates a local oscillation signal of 3 to 11 GHz and the buffer circuit that transmits the signal to each frequency conversion circuit for transmission and reception increase the power consumption because the signal handled is high frequency and wideband, There is a problem that the area of the circuit becomes large.
従来では、この問題の解決策として、シンセサイザで搬送波周波数の1/N周波数を生成し、これを多相信号生成回路で位相をずらしたN本の信号にし(多相化)、周波数変換回路にて周波数変換と同時に多相化分を足し合わせる技術が既に知られている。この解決策によれば、本来の搬送波周波数で周波数変換するのと等価な周波数変換を実現することができる。 Conventionally, as a solution to this problem, a 1 / N frequency of the carrier frequency is generated by a synthesizer, and this is converted into N signals whose phases are shifted by a multiphase signal generation circuit (multiphase), and the frequency conversion circuit is used. Thus, a technique for adding the multiphase components simultaneously with the frequency conversion is already known. According to this solution, frequency conversion equivalent to frequency conversion at the original carrier frequency can be realized.
このうち、多相信号生成回路は遅延時間が可変な遅延回路を多段接続する構成をとる。この構成により、各々の遅延回路の出力を取り出すことで多相信号が得られる。また、遅延回路の遅延時間を制御して、所望の位相間隔からなる多相信号を生成することができる。 Among these, the multiphase signal generation circuit has a configuration in which delay circuits having variable delay times are connected in multiple stages. With this configuration, a multiphase signal can be obtained by taking out the output of each delay circuit. In addition, the delay time of the delay circuit can be controlled to generate a multiphase signal having a desired phase interval.
以下に具体例を挙げて従来の送受信チップについて説明する。以下の説明では、送受信チップは、およそ6〜11GHzの局部発振信号の送受信にのみ対応したシンセサイザが実装されたものとする。 A conventional transmission / reception chip will be described below with specific examples. In the following description, it is assumed that the transmission / reception chip is mounted with a synthesizer that only supports transmission / reception of a local oscillation signal of approximately 6 to 11 GHz.
具体的には搬送波周波数は6600MHz、7128MHz、7565MHz、8184MHz、8712MHz、9240MHz、9768MHz、10296MHzの8通りとする。また、この送受信チップでは、シンセサイザにて搬送波周波数の1/3周波数を生成するものとした。すなわち、シンセサイザから出力される局部発振信号は、2200MHz、2376MHz、2552MHz、2728MHz、2904MHz、3080MHz、3256MHz、3432MHzの8通りである。 Specifically, there are eight carrier frequencies: 6600 MHz, 7128 MHz, 7565 MHz, 8184 MHz, 8712 MHz, 9240 MHz, 9768 MHz, and 10296 MHz. In this transmission / reception chip, a synthesizer generates a 1/3 frequency of the carrier frequency. That is, there are eight types of local oscillation signals output from the synthesizer: 2200 MHz, 2376 MHz, 2552 MHz, 2728 MHz, 2904 MHz, 3080 MHz, 3256 MHz, and 3432 MHz.
この場合、多相信号生成回路ではシンセサイザからの局部発振信号を入力として、12位相(30度間隔)の多相信号を生成する必要がある。これは、直交変調方式に対応するため、差動信号であること、シンセサイザが搬送波周波数の1/3周波数の局部発振信号を生成していることから2×2×3=12位相が必要となるためである。 In this case, the multi-phase signal generation circuit needs to generate a 12-phase (30-degree interval) multi-phase signal with the local oscillation signal from the synthesizer as an input. Since this is a quadrature modulation method, 2 × 2 × 3 = 12 phases are required because it is a differential signal and the synthesizer generates a local oscillation signal having a frequency of 1/3 of the carrier frequency. Because.
この送受信チップでは、遅延回路1段あたり位相を30度遅らせるとすると、遅延時間は信号周波数が2200MHzのときは約37.9psec、信号周波数が3432MHzのときは約24.3psecとなり、全搬送波に対応するためには、実現しなければならない遅延時間はおよそ1.6倍変化する。 In this transmission / reception chip, assuming that the phase is delayed by 30 degrees per stage of the delay circuit, the delay time is about 37.9 psec when the signal frequency is 2200 MHz and about 24.3 psec when the signal frequency is 3432 MHz. In order to do this, the delay time that must be achieved varies by approximately 1.6 times.
しかしながら、上記従来の送受信チップでは、上で述べたように広範囲の遅延時間の変化を可能とし、さらに製造時のばらつきを考慮して動作上のマージンを持って多相信号生成回路を設計することが困難である。そのため、従来の送受信チップでは、局部発振周波数が広範囲に変化した場合に、所望の周波数変換を行うことが困難な場合があった。 However, in the above conventional transmitter / receiver chip, it is possible to change the delay time over a wide range as described above, and to design a polyphase signal generation circuit with an operational margin in consideration of manufacturing variations. Is difficult. Therefore, in the conventional transmission / reception chip, it may be difficult to perform desired frequency conversion when the local oscillation frequency changes in a wide range.
本発明は、上記事情を鑑みてこれを解決すべくなされたものであり、局部発振信号の周波数が広範囲に変化した場合に、所望の周波数変換を行うことが可能な送受信回路を提供することを目的としている。 The present invention has been made in view of the above circumstances, and provides a transmission / reception circuit capable of performing desired frequency conversion when the frequency of a local oscillation signal changes in a wide range. It is aimed.
本発明は、上記目的を達成するために、以下の如き構成を採用した。 The present invention employs the following configuration in order to achieve the above object.
本発明は、局部発振信号を出力するシンセサイザと、多段に接続された複数の遅延回路を有し、各前記遅延回路に前記局部発振信号を入力することで多相局部発振信号を生成する第一の多相信号生成手段と、前記多相信号生を入力され、ベースバンド帯域の送信信号を搬送波周波数に変換する第一のミキサ回路を含む送信回路と、前記局部発振信号を入力することで多相局部発振信号を生成する第二の多相信号生成手段と、前記搬送周波数の受信信号をベースバンド帯域に周波数変換する第二のミキサ回路を含む受信回路と、を有し、前記遅延回路は、第一の遅延時間と第二の遅延時間とを生成するものであり、前記第一の遅延時間又は前記第二の遅延時間のうち選択された方の遅延時間を生成する。 The present invention includes a synthesizer that outputs a local oscillation signal and a plurality of delay circuits connected in multiple stages, and the first oscillation signal is generated by inputting the local oscillation signal to each of the delay circuits. Multi-phase signal generation means, a transmission circuit including a first mixer circuit that receives the multi-phase signal generation and converts a baseband transmission signal into a carrier frequency, and inputs the local oscillation signal. A second multi-phase signal generating means for generating a phase local oscillation signal, and a receiving circuit including a second mixer circuit for frequency-converting the received signal of the carrier frequency to a baseband, the delay circuit being The first delay time and the second delay time are generated, and the selected one of the first delay time and the second delay time is generated.
また本発明の送受信回路は、前記ベースバンド帯域の信号であるベースバンド信号の処理を行うベースバンドディジタル処理手段を有し、前記ベースバンドディジタル処理手段は、前記第二の遅延時間が選択されたとき、前記ベースバンド信号の位相を入れ替える。 The transmission / reception circuit of the present invention has baseband digital processing means for processing a baseband signal which is a signal in the baseband band, and the baseband digital processing means has the second delay time selected. Then, the phase of the baseband signal is switched.
また本発明の送受信回路において、前記第一の遅延時間に相当する位相変化量は150度であり、前記第二の遅延時間に相当する位相変化量210度である。 In the transmission / reception circuit of the present invention, the amount of phase change corresponding to the first delay time is 150 degrees, and the amount of phase change corresponding to the second delay time is 210 degrees.
本発明によれば、局部発振信号の周波数が広範囲に変化した場合に、所望の周波数変換を行うことができる。 According to the present invention, desired frequency conversion can be performed when the frequency of the local oscillation signal changes in a wide range.
本実施形態の送受信回路では、多相信号生成回路にて、遅延回路1段あたりの位相変化差を選択可能とし、その位相変化量に対応してベースバンド信号の位相を入れ替える。 In the transmission / reception circuit of this embodiment, the phase change difference per delay circuit can be selected by the multiphase signal generation circuit, and the phase of the baseband signal is switched in accordance with the phase change amount.
(実施形態)
以下に図面を参照して本実施形態の送受信回路について説明する。図1は、本実施形態の送受信回路を示す図である。
(Embodiment)
The transmission / reception circuit of this embodiment will be described below with reference to the drawings. FIG. 1 is a diagram illustrating a transmission / reception circuit according to the present embodiment.
本実施形態の送受信回路100は、一般的なダイレクトコンバージョン方式を元に、多相信号をもちいた周波数変換回路を適用した構成になっている。
The transmission /
本実施形態の送受信回路100は、多相信号生成回路110、120、シンセサイザ130、ミキサ回路140、150、平滑化フィルタ160、190、可変ゲインアンプ170、ADC(Analog to Digital Converter)180、DAC(Digital to Analog Converter)195、ベースバンドディジタル処理部197、アンテナ199を有する。
The transmission /
多相信号生成回路110、120は、多相信号を生成する。シンセサイザ130は、局部発振信号を生成する。ミキサ回路140は、受信信号の周波数変換を行う。平滑化フィルタ160は受信系のフィルタであり、ミキサ回路140から出力された信号を平滑化する。ミキサ回路150は、送信信号の周波数変換を行う。平滑化フィルタ190は送信系のフィルタであり、DAC195から出力された信号を平滑化する。ベースバンドディジタル処理部197は、ベースバンド信号を扱う回路である。
The multiphase
本実施形態のシンセサイザ130は、例えば搬送波周波数の1/3である2200MHz、2376MHz、2552MHz、2728MHz、2904MHz、3080MHz、3256MHz、3432MHzの8通りの周波数の局部発振信号を生成できる。
The
また本実施形態では、多相信号生成回路110、120を受信、送信それぞれのミキサ回路140、150の至近に配置した。本実施形態では、この構成により、多相信号の位相がレイアウト上発生する寄生素子の影響による位相ずれを小さくすることができる。
In the present embodiment, the multiphase
次に本実施形態のミキサ回路140、150について説明する。本実施形態では、受信系のミキサ回路140と送信系のミキサ回路150の構成は同一である。よって以下の説明では、ミキサ回路150を例として説明する。図2は、本実施形態の送信系のミキサ回路を説明する図である。
Next, the
本実施形態のミキサ回路150は、3倍の多相信号を用いて周波数変換を行う。
The
図2に示すミキサ回路150は、IQ直交変換方式に対応した多相信号を用いた構成である。
The
本実施形態のミキサ回路150において、トランジスタ12〜15はベースバンド信号の電圧を電流に変換する。本実施形態では、トランジスタ12、13とトランジスタ14、15のゲートには、それぞれI相、Q相のベースバンド信号が入力される。トランジスタ16〜63は多相信号生成回路120により生成された多相信号である信号A+、信号A−、信号B+、信号B−、信号C+、信号C−、信号D+、信号D−、信号E+、信号E−、信号F+、信号F−によってスイッチング動作する。本実施形態のミキサ回路150では、このスイッチング動作により周波数変換を行う。
In the
次に、本実施形態のミキサ回路150の動作を説明するために、多相信号を用いずに図2で示したミキサ回路150と等価な周波数変換を行うミキサ回路について説明する。図3は、多相信号を用いないミキサ回路を説明する図である。
Next, in order to describe the operation of the
図3に示すミキサ回路150Aでは、トランジスタ64〜トランジスタ67はベースバンド信号の電圧を電流に変換する。トランジスタ64、65とトランジスタ66、67のゲートには、それぞれI相、Q相のベースバンド信号が入力される。ミキサ回路150Aは、トランジスタ68〜75が局部発振器からの信号(1)〜(4)によってスイッチング動作することで周波数変換を行う。
In the
次に、図4を参照して本実施形態のミキサ回路150とミキサ回路150Aの動作について説明する。図4は、図2に示すミキサ回路と図3に示すミキサ回路との動作を説明する図である。
Next, operations of the
図4に示す信号A±〜F±及び信号(1)〜(4)は、ミキサ回路150とミキサ回路150Aとに等価な動作をさせる信号である。
Signals A ± to F ± and signals (1) to (4) illustrated in FIG. 4 are signals that cause the
図4に示すように、ミキサ回路150とミキサ回路150Aとが等価の周波数変換を行うためには、例えば信号A+、信号C−、信号E+のデューティ比が50%であり、互いに120度ずつ位相がずれていれば良い。尚信号A±〜F±の周波数は、信号(1)〜(4)の周波数の1/3倍である。
As shown in FIG. 4, in order for the
以下にミキサ回路150のトランジスタ22〜27の動作と、ミキサ回路150Aのトランジスタ69の動作との比較を例に、両者が等価であることを説明する。
Hereinafter, the comparison between the operation of the transistors 22 to 27 of the
ミキサ回路150のトランジスタ22〜27では、トランジスタ22及びトランジスタ23がオンであるか、又はトランジスタ24及びトランジスタ25がオンであるか、又はトランジスタ26及びトランジスタ27がオンである場合に、全体として電流を流す(オンされる)ことができる。
In the transistors 22 to 27 of the
これはすなわち、ミキサ回路150Aにおいて、トランジスタ69が信号(1)によってオンされた状態と同じ状態であり、両者が等価であることがわかる。
That is, in the
次に本実施形態の多相信号生成回路110、120について説明する。始めに、本実施形態の多相信号生成回路110、120との比較を行うために、従来の多相信号生成回路について説明する。図5は、従来の多相信号生成回路を説明する図である。
Next, the multiphase
図5の示す従来の多相信号生成回路110Aは、遅延回路76、出力バッファ77、位相比較器78、平滑化フィルタ79、バイアス回路80を有する。
The conventional multiphase
尚遅延回路76では、入力から出力へは一定の遅延時間が生じるものであり、その遅延時間(位相変化量)はバイアス回路80によって制御することが可能である。図5に示す多相信号生成回路110Aでは、多相信号生成回路110A全体で、遅延回路76の1段あたり、入力信号の位相が30度ずつ遅れていくように、遅延時間が制御されているものとする。すなわち遅延回路76の一段あたりの遅延量は30度である。
In the
バッファ77は、遅延回路76の出力を増幅して取り出す。位相比較器78は、多相信号の位相を比較し、結果を出力する。ここでは位相比較器78は、遅延回路76の3段分の位相変化量(遅延量)を比較しており、遅延量が90度のときに出力がゼロとなるような入出力特性を持つものとした。平滑化フィルタ79は位相の比較結果を平滑化する。バイアス回路80は、平滑化フィルタ79の出力電圧に比例して、遅延回路76の遅延時間を変化させる。
The
次に本実施形態の送受信回路100の有する多相信号生成回路110、120について説明する。本実施形態では、多相信号生成回路110、120は同様の構成を有しているため、以下の図6では送信系の多相信号生成回路110を例として説明する。
Next, the multiphase
図6は、本実施形態の多相信号生成回路を説明する図である。 FIG. 6 is a diagram illustrating the multiphase signal generation circuit according to the present embodiment.
本実施形態の多相信号生成回路110は、遅延回路76A、出力バッファ77、位相比較器78、平滑化フィルタ79、バイアス回路80を有する。本実施形態の出力バッファ77、位相比較器78、平滑化フィルタ79、バイアス回路80は、図5で説明した多相信号生成回路110Aと同様であるから説明を省略する。
The multiphase
本実施形態の遅延回路76Aは、遅延回路76Aの一段あたりの遅延量を150度又は210度の何れか一方を選択できる。本実施形態では、1段の遅延回路76Aは複数の遅延回路を内部に含んだ構成となっている。本実施形態では、遅延回路76Aは、遅延回路76a、76bを含む。本実施形態では、このように1段の遅延回路76Aを複数の遅延回路で構成することで、遅延量を150度又は210度とすることができる。
The
多相信号生成回路110から出力される信号A±〜F±の位相は、遅延回路76Aの遅延量が150度のときと210度のときとで異なる。
The phases of the signals A ± to F ± output from the multiphase
以下に図7、図8を参照して本実施形態の多相信号生成回路110の動作を説明する。図7は本実施形態の多相信号生成回路の動作を説明する第一の図であり、図8は本実施形態の多相信号生成回路の動作を説明する第二の図である。図7では遅延回路76Aの遅延量が150度の場合の多相信号生成回路110の動作を示しており、図8では遅延回路76Aの遅延量が210度の場合の多相信号生成回路110の動作を示している。また図7、図8に示す信号(1)〜(4)は、図3に示すような多相信号を用いないミキサ回路150Aと等価な周波数変換を実現するのに必要な図3の(1)〜(4)に相当する。
The operation of the multiphase
図7の信号(1)〜(4)は図4の信号(1)〜(4)と同じ位相であり、図8の信号(1)〜(4)は図4の信号(1)〜(4)と比べ、(3)、(4)が反転している。 Signals (1) to (4) in FIG. 7 have the same phase as signals (1) to (4) in FIG. 4, and signals (1) to (4) in FIG. 8 are signals (1) to (4) in FIG. Compared with 4), (3) and (4) are reversed.
これはつまり、本実施形態の多相信号生成回路110を用いれば、1段の遅延回路76Aの遅延量が150度のときは、多相信号生成回路110Aと等価であると言える。また本実施形態の多相信号生成回路110において、1段の遅延回路76Aの遅延量が210度のときは、図3のミキサ回路150Aにて信号(3)と信号(4)との入れ替え、又はベースバンド信号のQ相を反転させれば、多相信号生成回路110Aと等価であるということである。
In other words, if the multiphase
すなわち本実施形態の多相信号生成回路110において、1段の遅延回路76Aの遅延量が150度のときと210度のときに、等しく動作するようにするためには、図2に示すミキサ回路150のトランジスタ14、15のゲートに入力される信号又はトランジスタ12、13のゲートに入力される信号を反転できるようにしておけば良い。または、送受信回路100のベースバンドディジタル処理部197にて、送信する直交データのQ相(Quadrature Phase)の符号を反転できるようにしておき、遅延回路76Aの遅延量を150度もしくは210度の選択に応じて反転させるようにすれば良い。
That is, in the multiphase
以下に図9を参照して、送受信回路100が送受信を行う前に実行するキャリブレーションについて説明する。図9は、本実施形態の送受信回路のキャリブレーションを説明するフローチャートである。尚キャリブレーションは、本実施形態の送受信回路100を制御する図示しない制御部等による実行指示を受けて行われる。キャリブレーションは、製造工程でのばらつきや動作温度、電源電圧条件によって実現できる遅延量が異なるため、150度、210度のどちらかの遅延量を選択するために行われる。またキャリブレーションは送受信回路100に電源が投入された後に、実際にデータを送受信する前に行う。
Hereinafter, with reference to FIG. 9, the calibration executed before the transmission /
本実施形態の送受信回路100は、シンセサイザ130により局部発振信号を生成する(ステップS901)。シンセサイザ130からそれぞれの周波数が出力されている時、多相信号生成回路110の遅延回路76Aの遅延時間を制御し、出力が安定するまで待機する(ステップS902)。その後、遅延回路76Aの遅延量が150度か210度かの判別を行い、現在の局部発振信号の周波数と共にメモリに記録する(ステップS903)。尚このメモリは、例えばベースバンドディジタル処理部197内に設けられた記憶領域であっても良い。遅延量の判別の詳細は後述する。
The
一つの周波数についてステップS902とステップS903が完了すると、送受信回路100は、シンセサイザ130において局部発振信号の周波数を変更し、ステップS901へ戻る(ステップS904)。ステップS904において局部発振信号の周波数は、2200MHz、2376MHz、2552MHz、2728MHz、2904MHZz、3080MHz、3256MHz、3432MHzの順になるように変更される。尚本実施形態では、このとき送受信回路100の初期状態をクリアするようにし、初期状態の違いで別の安定状態に陥ってしまう疑似ロック状態にならないようにする。
When step S902 and step S903 are completed for one frequency, the transmission /
以上がキャリブレーションの際の本実施形態の送受信回路100の動作である。本実施形態の送受信回路100における通常動作では、シンセサイザ130が局部発振信号の周波数を変更する度に、メモリに格納された周波数に対応する遅延量を読み出す。そして読み出した遅延量が210度であった場合、ベースバンドディジタル処理部197はベースバンド信号のQ相の符号を反転させる。
The above is the operation of the transmission /
次に図10を参照して本実施形態における遅延量の判別について説明する。図10は、本実施形態のバイアス回路を説明する図である。 Next, the determination of the delay amount in the present embodiment will be described with reference to FIG. FIG. 10 is a diagram illustrating the bias circuit of the present embodiment.
本実施形態のバイアス回路80は、多相信号生成回路110に設けられており、遅延回路76Aの遅延量が150度か210度かを判別する機能を備えている。図10では、バイアス回路80の適用先の遅延回路76Aを1段分のみを例として示している。
The
バイアス回路80は、電圧入力Vinに応じて、トランジスタ85が電流を流す。通常動作時はスイッチ83がオフとなっており、電力入力Vinのみによってバイアス電流が決まる。
In the
バイアス回路80は、多相信号生成回路110の制御が安定すると、スイッチ83がオンされて定電流82を加えたバイアス電流を生成する。バイアス電流が生成されると、位相検出器78の出力が変化する。本実施形態では、位相検出器78又は平滑化フィルタ79の出力を検出し、プラスに変化したか又はマイナスに変化したかにより、遅延回路76A1段あたりの遅延量が150度であるか、又は210度であるかを判別する。
When the control of the multiphase
本実施形態では、例えば位相検出器78又は平滑化フィルタ79の出力をベースバンドディジタル処理部197が監視していても良い。この場合、ベースバンドディジタル処理部197は、位相検出器78又は平滑化フィルタ79の出力に基づき遅延量を判別し、このときの局部発振信号の周波数と遅延量とをメモリへ格納しても良い。また遅延量が210度であった場合には、ベースバンドディジタル処理部197は、ベースバンド信号のQ相の符号を反転させる。
In the present embodiment, for example, the baseband
以上に説明したように、本実施形態では、多相信号生成回路110にて、遅延回路76A1段あたりの遅延量が150度か210度のどちらか一方となるように選択し、多相信号を生成する。本実施形態では、遅延回路76Aの遅延量は150度又は210度のどちらでも良い。本実施形態では、局部発振信号の周波数に応じて、遅延回路76Aの遅延量が選択される。尚本実施形態では、遅延回路76Aで遅延量150度と遅延量210度の両方が実現可能であれば、どちらの遅延量が選択されても良い。
As described above, in the present embodiment, the multiphase
以下に、図11、図12を参照して本実施形態の効果について説明する。図11は従来の遅延回路の遅延時間を説明する図であり、図12は本実施形態の遅延回路の遅延時間を説明する図である。 Below, the effect of this embodiment is demonstrated with reference to FIG. 11, FIG. FIG. 11 is a diagram for explaining the delay time of the conventional delay circuit, and FIG. 12 is a diagram for explaining the delay time of the delay circuit of this embodiment.
本実施形態では、製造プロセスの変動や、送受信回路100に供給される電源電圧の変動、周囲の温度変化等による遅延回路の遅延時間が最も早いケースと最も遅いケースとで、例えば1.3倍異なるものとする。
In this embodiment, the delay time of the delay circuit is the fastest and the slowest, for example, 1.3 times due to variations in the manufacturing process, variations in the power supply voltage supplied to the transmission /
図11、図12とも、横軸方向に遅延回路1段あたりの遅延時間を示し、両端矢印の線分にて遅延回路の可変な遅延時間範囲を示す。またシンセサイザ130から入力される局部発振信号の周波数2200MHz、2376MHz、2552MHz、2728MHz、2904MHz、3080MHz、3256MHz、3432MHzのときの遅延量30度、150度、210度に相当する遅延時間を示している。
Both FIG. 11 and FIG. 12 show the delay time per stage of the delay circuit in the horizontal axis direction, and the variable delay time range of the delay circuit is indicated by the double-ended arrow line segment. In addition, delay times corresponding to 30 degrees, 150 degrees, and 210 degrees of the delay amount when the local oscillation signal frequency input from the
図11に示す例のように、従来の遅延回路の満たすべき遅延時間可変範囲は、遅延時間が最も短いケースと遅延時間が最も長いケースの両方で、遅延量30度に相当する24.3ps(信号周波数が3432MHzのとき)〜37.9ps(信号周波数が2200MHzのとき)である。よって従来の遅延回路では、マージンを含めると、遅延時間可変範囲は、最も短い遅延時間の約2.0倍となる。 As in the example shown in FIG. 11, the delay time variable range to be satisfied by the conventional delay circuit is 24.3 ps (corresponding to a delay amount of 30 degrees) in both the case where the delay time is the shortest and the case where the delay time is the longest. (When the signal frequency is 3432 MHz) to 37.9 ps (when the signal frequency is 2200 MHz). Therefore, in the conventional delay circuit, including the margin, the variable delay time range is approximately 2.0 times the shortest delay time.
これに対して図12に示す例では、本実施形態の遅延回路76Aの満たすべき遅延時間可変範囲は、遅延量を150度と210度の何れかが選択されることから従来と比べて狭くすることができる。本実施形態の遅延回路76Aでは、マージンを含めると、遅延時間可変範囲は、最も短い遅延時間の約1.5倍となる。これにより遅延回路76Aの実現が容易となる。
On the other hand, in the example shown in FIG. 12, the delay time variable range to be satisfied by the
したがって本実施形態の送受信回路100では、局部発振信号の周波数が広範囲に変化した場合に、所望の周波数変換を行うことができる。
Therefore, the transmission /
以上、各実施形態に基づき本発明の説明を行ってきたが、上記実施形態に示した要件に本発明が限定されるものではない。これらの点に関しては、本発明の主旨をそこなわない範囲で変更することができ、その応用形態に応じて適切に定めることができる。 As mentioned above, although this invention has been demonstrated based on each embodiment, this invention is not limited to the requirements shown in the said embodiment. With respect to these points, the gist of the present invention can be changed without departing from the scope of the present invention, and can be appropriately determined according to the application form.
100 送受信回路
110、120 多相信号生成回路
140、150 ミキサ回路
160、190 平滑化フィルタ
170 可変ゲインアンプ170
180 ADC
195 DAC
197 ベースバンドディジタル処理部
DESCRIPTION OF
180 ADC
195 DAC
197 Baseband digital processor
Claims (3)
多段に接続された複数の遅延回路を有し、各前記遅延回路に前記局部発振信号を入力することで多相局部発振信号を生成する第一の多相信号生成手段と、
前記多相信号生を入力され、ベースバンド帯域の送信信号を搬送波周波数に変換する第一のミキサ回路を含む送信回路と、
前記局部発振信号を入力することで多相局部発振信号を生成する第二の多相信号生成手段と、
前記搬送周波数の受信信号をベースバンド帯域に周波数変換する第二のミキサ回路を含む受信回路と、を有し、
前記遅延回路は、第一の遅延時間と第二の遅延時間とを生成するものであり、前記第一の遅延時間又は前記第二の遅延時間のうち選択された方の遅延時間を生成する送受信回路。 A synthesizer that outputs a local oscillation signal;
A plurality of delay circuits connected in multiple stages, a first multiphase signal generating means for generating a multiphase local oscillation signal by inputting the local oscillation signal to each of the delay circuits;
A transmission circuit including a first mixer circuit that receives the polyphase signal raw and converts a transmission signal in a baseband to a carrier frequency;
A second multiphase signal generating means for generating a multiphase local oscillation signal by inputting the local oscillation signal;
A receiving circuit including a second mixer circuit that converts the received signal of the carrier frequency into a baseband frequency, and
The delay circuit generates a first delay time and a second delay time, and transmits and receives a delay time selected from the first delay time and the second delay time. circuit.
前記ベースバンドディジタル処理手段は、
前記第二の遅延時間が選択されたとき、前記ベースバンド信号の位相を入れ替える請求項1記載の送受信回路。 Baseband digital processing means for processing a baseband signal that is a signal of the baseband,
The baseband digital processing means includes
The transmission / reception circuit according to claim 1, wherein when the second delay time is selected, the phase of the baseband signal is switched.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011056233A JP5703867B2 (en) | 2011-03-15 | 2011-03-15 | Transceiver circuit |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011056233A JP5703867B2 (en) | 2011-03-15 | 2011-03-15 | Transceiver circuit |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2012195638A true JP2012195638A (en) | 2012-10-11 |
JP5703867B2 JP5703867B2 (en) | 2015-04-22 |
Family
ID=47087178
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011056233A Expired - Fee Related JP5703867B2 (en) | 2011-03-15 | 2011-03-15 | Transceiver circuit |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5703867B2 (en) |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2008013041A1 (en) * | 2006-07-27 | 2008-01-31 | Panasonic Corporation | Mixing device and high-frequency receiver using the same |
JP2009284466A (en) * | 2008-04-21 | 2009-12-03 | Seiko Epson Corp | Mixer circuit, communication device, and electronic apparatus |
-
2011
- 2011-03-15 JP JP2011056233A patent/JP5703867B2/en not_active Expired - Fee Related
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2008013041A1 (en) * | 2006-07-27 | 2008-01-31 | Panasonic Corporation | Mixing device and high-frequency receiver using the same |
JP2009284466A (en) * | 2008-04-21 | 2009-12-03 | Seiko Epson Corp | Mixer circuit, communication device, and electronic apparatus |
Also Published As
Publication number | Publication date |
---|---|
JP5703867B2 (en) | 2015-04-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR101829974B1 (en) | System and method for high-speed analog beamforming | |
US8085877B2 (en) | Method and system for quadrature local oscillator generator utilizing a DDFS for extremely high frequencies | |
US10230520B2 (en) | Direct digital frequency generation using time and amplitude | |
US20230418323A1 (en) | Multi-phase signal generation | |
TWI793900B (en) | Method of measuring slew rate in current integrating phase interpolator having programmable bias current and apparatus | |
US8150359B2 (en) | Multiple frequency band hybrid receiver | |
WO2016174805A1 (en) | Wireless access system and control method for same | |
US9240920B2 (en) | Wireless transmitter for multi-mode concurrent transmission of signals complying with different communication standards | |
JP5703867B2 (en) | Transceiver circuit | |
Kong et al. | A 21.5 mW 10+ Gb/s mm-Wave phased-array transmitter in 65nm CMOS | |
US11677390B2 (en) | Multimode frequency multiplier | |
US7860464B2 (en) | Method and system for a programmable local oscillator generator based on quadrature mixing using a phase shifter | |
JP2011109518A (en) | Transmitting and receiving apparatus, and receiver | |
US10044322B2 (en) | Radio frequency signal synthesizer circuit and method for generating a radio frequency signal | |
US9391562B2 (en) | Local oscillation generator, associated communication system and method for local oscillation generation | |
KR101264160B1 (en) | Down-converter, up-converter, receiver and transmitter applying the same | |
US8086209B2 (en) | Method and apparatus for frequency mixing of radio frequency signals | |
JP2010283682A (en) | Local signal generation circuit | |
JP2013165433A (en) | Frequency conversion circuit and transmitter/receiver | |
JP2010130629A (en) | Frequency synthesizer and electronic circuit device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20140214 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20141031 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20141111 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20150106 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20150127 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20150209 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 5703867 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
LAPS | Cancellation because of no payment of annual fees |