JP2012181737A - Computer system - Google Patents

Computer system Download PDF

Info

Publication number
JP2012181737A
JP2012181737A JP2011045020A JP2011045020A JP2012181737A JP 2012181737 A JP2012181737 A JP 2012181737A JP 2011045020 A JP2011045020 A JP 2011045020A JP 2011045020 A JP2011045020 A JP 2011045020A JP 2012181737 A JP2012181737 A JP 2012181737A
Authority
JP
Japan
Prior art keywords
processing unit
test
execution
test execution
snapshot
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2011045020A
Other languages
Japanese (ja)
Inventor
Ryuzo Komori
隆三 小森
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2011045020A priority Critical patent/JP2012181737A/en
Publication of JP2012181737A publication Critical patent/JP2012181737A/en
Withdrawn legal-status Critical Current

Links

Images

Landscapes

  • Debugging And Monitoring (AREA)

Abstract

PROBLEM TO BE SOLVED: To stably and correctly test an OS and an application operating on a main CPU.SOLUTION: A main CPU 2 includes: a multi-OS management processing unit 9 for managing first and second OSs 10 and 11, operating the first OS 10 on the main CPU 2 and the second OS 11 on a sub CPU 3, and controlling communications between the first and second OSs 10 and 11; and a test execution processing unit 13 for executing tests of the first OS 10 and an application 12. The sub CPU 3 includes: a snapshot storage processing unit, operating on the second OS 11, for storing snapshots of management content of the first OS 10, register information on the first OS 10 on the main CPU 2 and information on a device managed by the first OS 10; a snapshot restoration processing unit for restoring the snapshots; and a test execution instruction processing unit 16 for instructing the test execution processing unit 13 to execute tests.

Description

この発明は、ＣＰＵ上のＯＳ及びアプリケーションの試験に対して、過去に実施した試験の影響を受けず、安定した間違いのない試験ができるようにした計算機システムに関するものである。   The present invention relates to a computer system capable of performing a stable and error-free test on an OS and application test on a CPU without being affected by a test performed in the past.

従来の計算機システムでは、ＯＳの試験は、プログラムで連続的に実行した場合、ＯＳの管理する資源の状態や、先に実行された試験の影響により、試験結果が同一にならないことがあるため、試験開始状態を安定化するために、システムの再起動から実施するなど試験効率が悪いという問題があった。   In the conventional computer system, when the OS test is continuously executed by the program, the test result may not be the same due to the state of the resource managed by the OS and the influence of the test executed previously. In order to stabilize the test start state, there was a problem that the test efficiency was poor, for example, the system was restarted.

一方、例えば、特許文献１に示されるプログラム開発支援装置、プログラム開発支援方法及びプログラム開発支援用プログラムを記録した媒体では、ＯＳシミュレータ上で試験対象プログラムを動作させ、プログラムのコンテキストとＯＳシミュレータのコンテキストを保存、復元し試験を実行することで前の試験の影響を受けないようにしている。   On the other hand, for example, in a program recording support apparatus, a program development support method, and a program development support program disclosed in Patent Document 1, the test target program is operated on the OS simulator, and the program context and the OS simulator context are recorded. By saving, restoring and executing the test, it is not affected by the previous test.

特開２０００−２０３４９号公報（第１４頁、図５）JP 2000-20349 (page 14, FIG. 5)

上記特許文献１では、ＯＳ上で動作するプログラムのみを対象としており、ＯＳ自体の試験は考慮されておらず、また、ＯＳシミュレータを容易に作成することができないなどの問題があった。   In the above-mentioned Patent Document 1, only a program that runs on the OS is targeted, the OS itself is not considered, and the OS simulator cannot be easily created.

この発明は上記のような問題を解決するためになされたものであり、ＣＰＵ上で動作するＯＳ及びアプリケーションの試験が過去に行った試験に影響されず、安定した間違いなのない試験ができるようにした計算機システムを得ることを目的とする。   The present invention has been made to solve the above-described problems, so that the test of the OS and application running on the CPU is not affected by the test performed in the past, and a stable and error-free test can be performed. The purpose is to obtain a computer system.

この発明に係る計算機システムは、第１のＯＳが動作するメインＣＰＵ及び第２のＯＳが動作するサブＣＰＵを備えたマルチコアＣＰＵモジュールと記憶装置とが搭載され、上記第１のＯＳでアプリケーションソフトウェアが動作する計算機システムであって、
上記メインＣＰＵは、上記第１のＯＳ及び第２のＯＳを管理し上記第１のＯＳを上記メインＣＰＵ上で動作させ、上記第２のＯＳを上記サブＣＰＵ上で動作させるとともに、上記第１のＯＳと上記第２のＯＳとの間の通信を行うマルチＯＳ管理処理部と、上記第１のＯＳ及びアプリケーションソフトウェアの試験実行をする試験実行処理部とを備え、
上記サブＣＰＵは、上記第２のＯＳ上で動作し、上記マルチＯＳ管理処理部を介して上記試験実行処理部に試験実行を指示する試験実行指示処理部と、上記第１のＯＳが管理する内容、上記メインＣＰＵ上の上記第１のＯＳレジスタ情報及び上記第１のＯＳによって管理されるデバイスの情報についてのスナップショットを収集し、上記記憶装置に保存するスナップショット保存処理部と、上記記憶装置に保存したスナップショットを上記記憶装置の所定の位置に復元するスナップショット復元処理部とを備え、
上記試験実行指示処理部は、１つの試験実行に先だって、上記マルチＯＳ管理処理部に指示して、上記第１のＯＳを停止し、上記スナップショット保存処理部により上記スナップショットを収集保存し、上記第１のＯＳを再起動させ、上記再起動の後、上記試験実行処理部に上記１つの試験実行を行わせ、上記１つの試験実行の完了後、上記第１のＯＳの動作を上記マルチＯＳ管理処理部を介して停止し、上記記憶装置に保存されたスナップショットを上記スナップショット復元処理部により上記記憶装置の所定位置に復元処理し、上記復元処理の後、上記第１のＯＳを上記マルチＯＳ管理処理部を介して再起動させ、該再起動の後、上記試験実行処理部に次の試験実行を行わせるものである。 A computer system according to the present invention includes a multi-core CPU module including a main CPU that operates a first OS and a sub CPU that operates a second OS, and a storage device, and application software is installed in the first OS. A working computer system,
The main CPU manages the first OS and the second OS, operates the first OS on the main CPU, operates the second OS on the sub CPU, and also performs the first OS. A multi-OS management processing unit that performs communication between the OS and the second OS, and a test execution processing unit that performs test execution of the first OS and application software,
The sub CPU operates on the second OS, and is managed by the first OS and a test execution instruction processing unit that instructs the test execution processing unit to perform test execution via the multi-OS management processing unit. A snapshot storage processing unit that collects snapshots of contents, the first OS register information on the main CPU, and device information managed by the first OS, and stores the snapshots in the storage device; and the storage A snapshot restoration processing unit for restoring a snapshot saved in the device to a predetermined position of the storage device,
Prior to execution of one test, the test execution instruction processing unit instructs the multi-OS management processing unit to stop the first OS, collect and store the snapshot by the snapshot storage processing unit, The first OS is restarted, and after the restart, the test execution processing unit performs the one test execution, and after the one test execution is completed, the operation of the first OS is The snapshot is stopped via the OS management processing unit, and the snapshot stored in the storage device is restored to a predetermined position in the storage device by the snapshot restoration processing unit. After the restoration processing, the first OS is The system is restarted via the multi-OS management processing unit, and after the restarting, the test execution processing unit performs the next test execution.

この発明に係る計算機システムによれば、第１のＯＳが動作するメインＣＰＵ及び第２のＯＳが動作するサブＣＰＵを備えたマルチコアＣＰＵモジュールと記憶装置とが搭載され、上記第１のＯＳでアプリケーションソフトウェアが動作する計算機システムであって、
上記メインＣＰＵは、上記第１のＯＳ及び第２のＯＳを管理し上記第１のＯＳを上記メインＣＰＵ上で動作させ、上記第２のＯＳを上記サブＣＰＵ上で動作させるとともに、上記第１のＯＳと上記第２のＯＳとの間の通信を行うマルチＯＳ管理処理部と、上記第１のＯＳ及びアプリケーションソフトウェアの試験実行をする試験実行処理部とを備え、
上記サブＣＰＵは、上記第２のＯＳ上で動作し、上記マルチＯＳ管理処理部を介して上記試験実行処理部に試験実行を指示する試験実行指示処理部と、上記第１のＯＳが管理する内容、上記メインＣＰＵ上の上記第１のＯＳレジスタ情報及び上記第１のＯＳによって管理されるデバイスの情報についてのスナップショットを収集し、上記記憶装置に保存するスナップショット保存処理部と、上記記憶装置に保存したスナップショットを上記記憶装置の所定の位置に復元するスナップショット復元処理部とを備え、
上記試験実行指示処理部は、１つの試験実行に先だって、上記マルチＯＳ管理処理部に指示して、上記第１のＯＳを停止し、上記スナップショット保存処理部により上記スナップショットを収集保存し、上記第１のＯＳを再起動させ、上記再起動の後、上記試験実行処理部に上記１つの試験実行を行わせ、上記１つの試験実行の完了後、上記第１のＯＳの動作を上記マルチＯＳ管理処理部を介して停止し、上記記憶装置に保存されたスナップショットを上記スナップショット復元処理部により上記記憶装置の所定位置に復元処理し、上記復元処理の後、上記第１のＯＳを上記マルチＯＳ管理処理部を介して再起動させ、該再起動の後、上記試験実行処理部に次の試験実行を行わせるものであるので、過去の試験に影響されず、常に一定の条件で安定した間違いのない試験を行うことができる。 According to the computer system of the present invention, a multi-core CPU module including a main CPU on which the first OS operates and a sub CPU on which the second OS operates and a storage device are mounted. A computer system on which the software operates,
The main CPU manages the first OS and the second OS, operates the first OS on the main CPU, operates the second OS on the sub CPU, and also performs the first OS. A multi-OS management processing unit that performs communication between the OS and the second OS, and a test execution processing unit that performs test execution of the first OS and application software,
The sub CPU operates on the second OS, and is managed by the first OS and a test execution instruction processing unit that instructs the test execution processing unit to perform test execution via the multi-OS management processing unit. A snapshot storage processing unit that collects snapshots of contents, the first OS register information on the main CPU, and device information managed by the first OS, and stores the snapshots in the storage device; and the storage A snapshot restoration processing unit for restoring a snapshot saved in the device to a predetermined position of the storage device,
Prior to execution of one test, the test execution instruction processing unit instructs the multi-OS management processing unit to stop the first OS, collect and store the snapshot by the snapshot storage processing unit, The first OS is restarted, and after the restart, the test execution processing unit performs the one test execution, and after the one test execution is completed, the operation of the first OS is The snapshot is stopped via the OS management processing unit, and the snapshot stored in the storage device is restored to a predetermined position in the storage device by the snapshot restoration processing unit. After the restoration processing, the first OS is Since the restart is performed through the multi-OS management processing unit, and after the restart, the test execution processing unit performs the next test execution. It can be carried out without a stable mistake test.

この発明に係る計算機システムの実施の形態１を示すブロック図である。It is a block diagram which shows Embodiment 1 of the computer system which concerns on this invention. この発明に係る計算機システムの実施の形態２を示すブロック図である。It is a block diagram which shows Embodiment 2 of the computer system concerning this invention. この発明に係る計算機システムの実施の形態３を示すブロック図である。It is a block diagram which shows Embodiment 3 of the computer system concerning this invention. この発明に係る計算機システムの実施の形態４を示すブロック図である。It is a block diagram which shows Embodiment 4 of the computer system concerning this invention. この発明に係る計算機システムの実施の形態５を示すブロック図である。It is a block diagram which shows Embodiment 5 of the computer system concerning this invention.

以下、この発明の実施の形態を図に基づいて説明する。
実施の形態１．
図１は、この発明に係る計算機システムの実施の形態１を示すブロック図である。
図１において、計算機システム１は、ワークステーション、パーソナルコンピュータ、あるいはその他の計算機からなるものである。計算機システム１は、第１のＯＳ１０が動作するメインＣＰＵ２及び第２のＯＳ１１が動作するサブＣＰＵ３を有するマルチコアＣＰＵモジュール４、メモリ制御を行うメモリ制御部と割り込み制御を行う割り込み制御部とシステムバス制御を行うシステムバス制御部とを持つシステムバスブリッジ６、システムバスブリッジ６を介してマルチコアＣＰＵモジュール４に接続された主記憶部であるメモリ５、複数の周辺装置インタフェース８、周辺装置インタフェース８に接続された外部記憶装置１７、周辺装置インタフェース８とシステムバスブリッジ６とを接続するシステムバス７を備えている。
なお、図１では、マルチコアＣＰＵモジュール４のメインＣＰＵ２及びサブＣＰＵ３とメモリ５の接続に、システムバスブリッジ６を用いているが、計算機システムの構成はこの構成にかぎられない。例えば、メインＣＰＵ２及びサブＣＰＵ３がシステムバスブリッジ６に相当する機能を備えている場合には、システムバスブリッジ６は不要である。 Embodiments of the present invention will be described below with reference to the drawings.
Embodiment 1 FIG.
FIG. 1 is a block diagram showing Embodiment 1 of the computer system according to the present invention.
In FIG. 1, a computer system 1 includes a workstation, a personal computer, or other computers. The computer system 1 includes a multi-core CPU module 4 having a main CPU 2 on which the first OS 10 operates and a sub CPU 3 on which the second OS 11 operates, a memory control unit that performs memory control, an interrupt control unit that performs interrupt control, and a system bus control Connected to the multi-core CPU module 4 via the system bus bridge 6, a memory 5 that is a main storage unit, a plurality of peripheral device interfaces 8, and a peripheral device interface 8. The external storage device 17 and the peripheral device interface 8 are connected to the system bus bridge 6.
In FIG. 1, the system bus bridge 6 is used to connect the main CPU 2 and sub CPU 3 of the multi-core CPU module 4 and the memory 5, but the configuration of the computer system is not limited to this configuration. For example, when the main CPU 2 and the sub CPU 3 have a function corresponding to the system bus bridge 6, the system bus bridge 6 is unnecessary.

メインＣＰＵ２は、アプリケーション１２と、アプリケーション１２が動作する第１のＯＳ１０、メインＣＰＵ２の第１のＯＳ１０とサブＣＰＵ３の第２のＯＳ１１との通信を行うとともに第１のＯＳ１０及び第２のＯＳ１１をそれぞれ独立に動作させるマルチＯＳ管理処理部（ハイパーバイザ）９と、第１のＯＳ１０及びアプリケーション１２の試験を実行する試験実行処理部１３とを備えている。   The main CPU 2 communicates with the application 12, the first OS 10 on which the application 12 operates, the first OS 10 of the main CPU 2 and the second OS 11 of the sub CPU 3, and the first OS 10 and the second OS 11 respectively. A multi-OS management processing unit (hypervisor) 9 that operates independently, and a test execution processing unit 13 that executes tests of the first OS 10 and the application 12 are provided.

また、サブＣＰＵ３は、第２のＯＳ１１と、第２のＯＳ１１上で動作し、マルチＯＳ管理処理部９を介して第１のＯＳ１０の動作を管理するとともに試験実行処理部１３に試験実行を指示する試験実行指示処理部１６と、第１のＯＳ１０が管理する内容、メインＣＰＵ２のレジスタ情報及び第１のＯＳ１０が管理するデバイスの情報についてのスナップショットを収集しメモリ５あるいは外部記憶装置１７といった記憶装置に保存するスナップショット保存処理部１４と、保存されたスナップショットをメモリ５あるいは外部記憶装置１７といった記憶装置上の所定の位置へ復元するスナップショット復元処理部１５とを備えている。   The sub CPU 3 operates on the second OS 11 and the second OS 11, manages the operation of the first OS 10 via the multi-OS management processing unit 9, and instructs the test execution processing unit 13 to execute the test. The test execution instruction processing unit 16 to be managed and the contents managed by the first OS 10, the register information of the main CPU 2 and the device information managed by the first OS 10 are collected and stored in the memory 5 or the external storage device 17. A snapshot saving processing unit 14 for saving in the apparatus and a snapshot restoring processing unit 15 for restoring the saved snapshot to a predetermined position on a storage device such as the memory 5 or the external storage device 17 are provided.

次に、本来のアプリケーション１２の動作処理中に第１のＯＳ１０に係る１つの試験を実行する場合の動作について説明する。
例えば、外部記憶装置１７にあるＯＳのブートローダはメインＣＰＵ２上で動作し、第１のＯＳ１０、第２のＯＳ１１及びマルチＯＳ管理処理部９が、メモリ５または外部記憶装置１７といった記憶装置にロードされ、第１のＯＳ１０が起動される。このとき、メモリ５または外部記憶装置１７といった記憶装置に対するロードは、第１のＯＳ１０、第２のＯＳ１１及びマルチＯＳ管理処理部９に対してロードの配置及び範囲を決めて割り付けられる。
第１のＯＳ１０は、起動後、マルチＯＳ管理処理部９を介して第２のＯＳ１１をサブＣＰＵ３に割り付けて、第２のＯＳ１１を起動する。 Next, an operation when one test related to the first OS 10 is executed during the operation process of the original application 12 will be described.
For example, the OS boot loader in the external storage device 17 operates on the main CPU 2, and the first OS 10, the second OS 11, and the multi-OS management processing unit 9 are loaded into the storage device such as the memory 5 or the external storage device 17. The first OS 10 is activated. At this time, the load to the storage device such as the memory 5 or the external storage device 17 is assigned to the first OS 10, the second OS 11, and the multi-OS management processing unit 9 by determining the arrangement and range of the load.
After the activation, the first OS 10 allocates the second OS 11 to the sub CPU 3 via the multi-OS management processing unit 9 and activates the second OS 11.

第２のＯＳ１１は、起動後、試験実行指示処理部１６を起動する。試験実行指示処理部１６は、試験員からの指示待ち状態となる。試験員は、第１のＯＳ１０上で、試験実行処理部１３を起動し、試験指示待ち状態とする。試験員が、この状態でスナップショットの保存を試験実行指示処理部１６に指示すると、試験実行指示処理部１６は、マルチＯＳ管理処理部９に対して、スナップショットの保存準備を指示する。この指示により、マルチＯＳ管理処理部９は、第１のＯＳ１０に動作停止を指示し、第１のＯＳ１０の動作停止、実行中のＩＯ処理の完了待ちを行う。マルチＯＳ管理処理部９は、ＩＯ処理の完了後、ＩＯ停止処理を行い、第１のＯＳ１０のメインＣＰＵ２に対するレジスタ情報を退避し、試験実行指示処理部１６に対してスナップショット保存準備完了通知を行う。試験実行指示処理部１６は、スナップショット保存準備完了通知を受けると、スナップショット保存処理部１４によって、メモリ５または外部記憶装置１７上にある第１のＯＳ１０が管理する内容、第１のＯＳ１０のメインＣＰＵ２に対するレジスタ情報及び第１のＯＳ１０によって管理されるデバイスの情報についてのスナップショットが、システムバスブリッジ６を介して、または、システムバスブリッジ６及びシステムバス７を介してメモリ５または外部記憶装置１７に保存される。スナップショット保存処理が完了すると、試験実行指示処理部１６は、マルチＯＳ管理処理部９に対して、第１のＯＳ１０の動作再開を指示する。マルチＯＳ管理処理部９は、第１のＯＳ１０のメインＣＰＵ２に対する退避していたレジスタ情報を元へ戻し、第１のＯＳ１０を再起動し、ＩＯ処理を再開する。試験員は、試験実行指示処理部１６からマルチＯＳ管理処理部９を介して試験実行処理部１３に対して上記１つの試験実行を指示する。   The second OS 11 activates the test execution instruction processing unit 16 after activation. The test execution instruction processing unit 16 waits for instructions from the tester. The tester activates the test execution processing unit 13 on the first OS 10 and waits for a test instruction. When the tester instructs the test execution instruction processing unit 16 to save the snapshot in this state, the test execution instruction processing unit 16 instructs the multi-OS management processing unit 9 to prepare for saving the snapshot. In response to this instruction, the multi-OS management processing unit 9 instructs the first OS 10 to stop the operation, stops the operation of the first OS 10, and waits for completion of the IO process being executed. The multi-OS management processing unit 9 performs IO stop processing after completion of the IO processing, saves register information for the main CPU 2 of the first OS 10, and notifies the test execution instruction processing unit 16 of completion of preparation for snapshot saving. Do. When the test execution instruction processing unit 16 receives the snapshot storage preparation completion notification, the test execution instruction processing unit 16 manages the contents managed by the first OS 10 on the memory 5 or the external storage device 17 by the snapshot storage processing unit 14. A snapshot of register information for the main CPU 2 and device information managed by the first OS 10 is stored in the memory 5 or the external storage device via the system bus bridge 6 or the system bus bridge 6 and the system bus 7. 17 is stored. When the snapshot saving process is completed, the test execution instruction processing unit 16 instructs the multi-OS management processing unit 9 to resume the operation of the first OS 10. The multi-OS management processing unit 9 restores the saved register information for the main CPU 2 of the first OS 10, restarts the first OS 10, and resumes IO processing. The tester instructs the test execution processing unit 13 from the test execution instruction processing unit 16 via the multi-OS management processing unit 9 to execute the one test.

上記１つの試験実行が完了した後、試験実行指示処理部１６は、マルチＯＳ管理処理部９に対して、スナップショット復元準備を指示する。この指示により、マルチＯＳ管理処理部９は、第１のＯＳ１０に動作停止を指示する。第１のＯＳ１０は、実行中のＩＯ処理の完了待ち及び停止処理を行い、マルチＯＳ管理処理部９に対して割り込みによってＩＯ処理の完了及び停止の通知を行う。マルチＯＳ管理処理部９は、試験実行指示処理部１６に対してスナップショット復元準備完了を通知する。試験実行指示処理部１６は、スナップショット復元準備完了通知を受けると、スナップショット復元処理部１５により、メモリ５または外部記憶装置１７に保存されたスナップショットをメモリ５または外部記憶装置１７上の所定の位置へ復元する。スナップショット復元処理が完了すると、試験実行指示処理部１６は、マルチＯＳ管理処理部９に対して、第１のＯＳ１０の動作再開を指示する。マルチＯＳ管理処理部９は、第１のＯＳ１０のメインＣＰＵ２に対する退避していたレジスタ情報を元へ戻し、第１のＯＳ１０を再起動し、ＩＯ処理を再開する。試験員は、試験実行指示処理部１６からマルチＯＳ管理処理部９を介して試験実行処理部１３に対して次の試験実行を指示する。   After the one test execution is completed, the test execution instruction processing unit 16 instructs the multi-OS management processing unit 9 to prepare for snapshot restoration. In response to this instruction, the multi-OS management processing unit 9 instructs the first OS 10 to stop the operation. The first OS 10 waits for completion of IO processing being executed and stops processing, and notifies the multi-OS management processing unit 9 of completion and stop of IO processing by interruption. The multi-OS management processing unit 9 notifies the test execution instruction processing unit 16 of completion of preparation for snapshot restoration. When the test execution instruction processing unit 16 receives the snapshot restoration preparation completion notification, the test execution instruction processing unit 16 stores the snapshot saved in the memory 5 or the external storage device 17 by the snapshot restoration processing unit 15 on the memory 5 or the external storage device 17. Restore to position. When the snapshot restoration process is completed, the test execution instruction processing unit 16 instructs the multi-OS management processing unit 9 to resume the operation of the first OS 10. The multi-OS management processing unit 9 restores the saved register information for the main CPU 2 of the first OS 10, restarts the first OS 10, and resumes IO processing. The tester instructs the test execution processing unit 13 from the test execution instruction processing unit 16 via the multi-OS management processing unit 9 to execute the next test.

この実施の形態１によれば、１つの試験実行に際して、第１のＯＳ１０が管理する内容、メインＣＰＵ２のレジスタ情報及び第１のＯＳ１０が管理するデバイスの情報についてのスナップショットを保存し、試験実行完了後、試験実行に先立って保存したスナップショットをメモリ５または外部記憶装置１７といった記憶装置上の所定の位置へ復元するようにしたので、過去の試験に影響されず、常に一定の条件で安定した間違いのない試験を行うことができる。   According to the first embodiment, when one test is executed, a snapshot of the contents managed by the first OS 10, the register information of the main CPU 2 and the device information managed by the first OS 10 is saved, and the test is executed. After completion, the snapshot saved prior to the test execution is restored to a predetermined location on the storage device such as the memory 5 or the external storage device 17, so that it is always stable under certain conditions without being affected by past tests. You can conduct a test without any mistakes.

実施の形態２．
図２は、この発明に係る計算機システムの実施の形態２を示すブロック図である。
上記実施の形態１では、試験員の指示により、サブＣＰＵ３上で試験実行指示、スナップショットの保存及び復元を行い、メインＣＰＵ２上で動作する第１のＯＳ１０及びアプリケーション１２の試験を、常に一定の条件で安定した間違いのないものとすることができる計算機システム１について説明した。 Embodiment 2. FIG.
FIG. 2 is a block diagram showing Embodiment 2 of the computer system according to the present invention.
In the first embodiment, the test execution instruction, snapshot saving and restoration are performed on the sub CPU 3 according to the instructions of the tester, and the test of the first OS 10 and the application 12 operating on the main CPU 2 is always performed at a constant level. The computer system 1 that can be assumed to be stable and error-free under conditions has been described.

この実施の形態２では、図２に示したように、試験実行指示処理部１６に試験実行の手順があらかじめ記述された実行シナリオ１８ａを登録する実行シナリオ登録部１８を設け、実行シナリオ１８ａを実行するようにして、試験実行を自動化し、試験効率を高めるようにしたものである。   In the second embodiment, as shown in FIG. 2, an execution scenario registration unit 18 for registering an execution scenario 18a in which a test execution procedure is described in advance is provided in the test execution instruction processing unit 16, and the execution scenario 18a is executed. Thus, the test execution is automated and the test efficiency is increased.

図２に示された計算機システム１において、試験員は、例えば、上記実施の形態１において試験員が指示した試験実行の手順を含む実行シナリオ１８ａを実行シナリオ登録部１８に登録しておく。試験実行指示処理部１６は、実行シナリオ１８ａの手順に従って、マルチＯＳ管理処理部９を介して試験実行処理部１３に対して試験実行を指示する。   In the computer system 1 shown in FIG. 2, the tester registers, for example, the execution scenario 18 a including the test execution procedure instructed by the tester in the first embodiment in the execution scenario registration unit 18. The test execution instruction processing unit 16 instructs the test execution processing unit 13 to execute the test via the multi-OS management processing unit 9 according to the procedure of the execution scenario 18a.

この実施の形態２によれば、試験員が試験実行の手順を含む実行シナリオ１８ａをあらかじめ実行シナリオ登録部１８に登録しておくことによって、試験実行時に試験員が手作業で行っていた試験実行が自動的に実行シナリオ１８ａにしたがって実行されるので、試験効率が高くなる。   According to the second embodiment, an execution scenario 18a including a test execution procedure is registered in advance in the execution scenario registration unit 18 by the tester, so that the test execution is manually performed by the tester at the time of the test execution. Is automatically executed according to the execution scenario 18a, the test efficiency is increased.

実施の形態３．
図３は、この発明に係る計算機システムの実施の形態３を示すブロック図である。
上記実施の形態２では、試験実行指示処理部１６に試験実行指示があらかじめ記述された実行シナリオ１８ａを登録する実行シナリオ登録部１８を設け、実行シナリオ１８ａの実行を指示することにより、試験を自動化し、試験効率を高めるようにした。 Embodiment 3 FIG.
FIG. 3 is a block diagram showing Embodiment 3 of the computer system according to the present invention.
In the second embodiment, the test execution instruction processing unit 16 includes the execution scenario registration unit 18 for registering the execution scenario 18a in which the test execution instruction is described in advance, and automates the test by instructing the execution of the execution scenario 18a. The test efficiency was improved.

この実施の形態３では、図３に示したように、試験実行処理部１３に試験実行結果通知処理部１９を設け、試験実行指示処理部１６に試験実行結果受信処理部２０を設け、実行シナリオ登録部１８の実行シナリオ１８ａには複数の試験項目が記載され、各試験項目の試験結果を要求する試験実行結果判定処理部２１が設けられ、さらに、試験結果に応じて次に選択可能な試験項目が記載されている。   In the third embodiment, as shown in FIG. 3, a test execution result notification processing unit 19 is provided in the test execution processing unit 13, a test execution result reception processing unit 20 is provided in the test execution instruction processing unit 16, and an execution scenario is provided. The execution scenario 18a of the registration unit 18 includes a plurality of test items, a test execution result determination processing unit 21 that requests the test result of each test item, and a test that can be selected next according to the test result. Items are listed.

次に、図３を用いて、この実施の形態３の動作について説明する。
図３に示された計算機システム１において、試験実行処理部１３は、試験実行結果としてＯＫまたはＮＧの判定結果を試験実行結果通知処理部１９により、マルチＯＳ管理処理部９を介して、試験実行指示処理部１６の試験実行結果受信処理部２０に通知する。試験実行結果受信処理部２０は、試験項目の試験結果を随時メモリ５上の、ＯＫあるいはＮＧを表す変数格納部に格納する。実行シナリオ１８ａに設けられた試験実行結果判定処理部２１による試験結果を要求に対して、各試験実行指示処理部１６は、実行シナリオ登録部１８に登録された実行シナリオ１８ａに従って、各試験項目に対する試験結果が格納されたメモリ５上の変数格納部に格納された変数を参照し、ＯＫまたはＮＧそれぞれに応じて次に選択可能な試験項目の試験実行を選択することで、試験実行の指示動作を制御する。 Next, the operation of the third embodiment will be described with reference to FIG.
In the computer system 1 shown in FIG. 3, the test execution processing unit 13 executes the test execution result as a test execution result by the test execution result notification processing unit 19 via the multi-OS management processing unit 9. The test execution result reception processing unit 20 of the instruction processing unit 16 is notified. The test execution result reception processing unit 20 stores the test result of the test item in a variable storage unit representing OK or NG on the memory 5 as needed. In response to a request for a test result by the test execution result determination processing unit 21 provided in the execution scenario 18a, each test execution instruction processing unit 16 applies each test item according to the execution scenario 18a registered in the execution scenario registration unit 18. By referring to the variable stored in the variable storage unit on the memory 5 in which the test result is stored and selecting the test execution of the next selectable test item according to OK or NG, the test execution instruction operation To control.

この実施の形態３によれば、試験実行の途中の各試験項目の試験結果に応じて試験項目を選択的に決定して実行シナリオ１８ａを実行することができ、試験効率をより高めることができる。   According to the third embodiment, the execution scenario 18a can be executed by selectively determining the test item according to the test result of each test item in the middle of the test execution, and the test efficiency can be further improved. .

実施の形態４．
図４は、この発明に係る計算機システムの実施の形態４を示すブロック図である。
上記実施の形態３では、サブＣＰＵ３上で、試験実行の途中の各試験項目の試験結果を参照することで、試験結果に応じて試験項目を選択的に決定して実行シナリオ１８ａを実行することにより、試験効率を高めることができた。 Embodiment 4 FIG.
FIG. 4 is a block diagram showing Embodiment 4 of the computer system according to the present invention.
In the third embodiment, the execution scenario 18a is executed by selectively determining the test item according to the test result by referring to the test result of each test item in the middle of the test execution on the sub CPU 3. As a result, the test efficiency could be improved.

この実施の形態４では、図４に示したように、実行シナリオ１８ａに第１のＯＳ１０が管理する内容または第１のＯＳ１０のメインＣＰＵ２上でのレジスタを、種々の設定内容に変更する設定変更内容が記載された第１のＯＳ資源設定処理部２２を設け試験実行処理部１３によって試験実行を行い、設定変更内容により第１のＯＳ１０に異常が発生するかどうかをチェックすることができる。   In the fourth embodiment, as shown in FIG. 4, setting changes that change the contents managed by the first OS 10 in the execution scenario 18 a or the registers on the main CPU 2 of the first OS 10 to various setting contents. A first OS resource setting processing unit 22 in which the contents are described can be provided and a test execution can be performed by the test execution processing unit 13 to check whether an abnormality occurs in the first OS 10 according to the setting change content.

次に、図４を用いて、この実施の形態４の動作について説明する。
図４に示された計算機システムでは、上記実施の形態１及び実施の形態２に記載された試験実行を中断し、マルチＯＳ管理処理部９が、メモリ５または外部記憶装置１７上の第１のＯＳ１０が管理する内容、アドレス情報及びデバイス情報を参照して、第１のＯＳ資源設定処理部２２から設定変更内容を取得し、第１のＯＳ１０の管理する内容及びメインＣＰＵ２上でのレジスタを第１のＯＳ資源設定処理部２２から取得した設定変更内容に設定して、上記設定変更内容を反映した試験実行を行う。この試験実行の後、中断していた試験実行を再開する。
設定のタイミングは、実行シナリオ１８ａの手順によって決定される。その他の動作は、上記実施の形態１〜３と同じである。 Next, the operation of the fourth embodiment will be described with reference to FIG.
In the computer system shown in FIG. 4, the test execution described in the first embodiment and the second embodiment is interrupted, and the multi-OS management processing unit 9 performs the first operation on the memory 5 or the external storage device 17. The setting change contents are acquired from the first OS resource setting processing unit 22 with reference to the contents, address information and device information managed by the OS 10, and the contents managed by the first OS 10 and the registers on the main CPU 2 are stored in the first register. The setting change content acquired from one OS resource setting processing unit 22 is set, and the test execution reflecting the setting change content is performed. After this test execution, the suspended test execution is resumed.
The setting timing is determined by the procedure of the execution scenario 18a. Other operations are the same as those in the first to third embodiments.

この実施の形態４によれば、設定変更内容が記載された第１のＯＳ資源設定処理部２２を設け試験実行処理部１３によって試験実行を行うことにより、設定変更内容により第１のＯＳ１０に異常が発生するかどうかをチェックすることができる。   According to the fourth embodiment, by providing the first OS resource setting processing unit 22 in which the setting change content is described and performing the test by the test execution processing unit 13, the first OS 10 is abnormal due to the setting change content. Can be checked to see if it occurs.

実施の形態５．
図５は、この発明に係る計算機システムの実施の形態５を示すブロック図である。
上記実施の形態４では、設定変更内容が記載された第１のＯＳ資源設定処理部２２を設け試験実行処理部１３によって試験実行を行うことにより、設定変更内容により第１のＯＳ１０に異常が発生するかどうかをチェックすることができた。 Embodiment 5 FIG.
FIG. 5 is a block diagram showing Embodiment 5 of the computer system according to the present invention.
In the fourth embodiment, an abnormality occurs in the first OS 10 due to the setting change contents by providing the first OS resource setting processing section 22 in which the setting change contents are described and performing the test execution by the test execution processing section 13. I was able to check whether or not.

この実施の形態５では、図５に示したように、マルチＯＳ管理処理部９に、ハードウェア故障を模擬する模擬故障発生処理部２４を設け、実行シナリオ１８ａに、擬似的なハードウェア故障の発生を指示する模擬故障設定処理部２３を設ける。   In the fifth embodiment, as shown in FIG. 5, the multi-OS management processing unit 9 is provided with a simulated failure occurrence processing unit 24 that simulates a hardware failure, and the execution scenario 18a includes a pseudo hardware failure. A simulated fault setting processing unit 23 for instructing the occurrence is provided.

次に、図５を用いて、この実施の形態５の動作について説明する。この実施の形態５は上記実施の形態１及び実施の形態２に記載された試験実行の途中において実行する試験に関するものである。
図５に示された計算機システム１では、第１のＯＳ１０によるメインＣＰＵ２のレジスタへのアクセスで、故障模擬発生処理部２４が起動されるように設定する。模擬故障設定処理部２３にはメインＣＰＵ２に擬似的なハードウェア故障の故障割り込みを発生させるように故障模擬発生処理部２４に対して指示する記載がなされており、故障模擬発生処理部２４は、第１のＯＳ１０に故障割り込みを発生させる。第１のＯＳ１０は、故障割り込みの種別に応じて、メインＣＰＵ２及びシステムバスブリッジ６のレジスタを参照しようとする。模擬故障設定処理部２３は、実行シナリオ１８ａに記載されたハードウェアのレジスタ値を第１のＯＳ１０に送るよう故障模擬発生処理部２４に指示する。故障模擬発生処理部２４は、第１のＯＳ１０のメインＣＰＵ２に対する参照に対して、第１のＯＳ１０に送るよう指示されたレジスタ値を第１のＯＳ１０に送る。第１のＯＳ１０は、送られたハードウェアのレジスタ値を基に、ハードウェア故障要因を解析し特定する。必要に応じて、このレジスタ参照動作を繰り返してハードウェア故障発生時の動作を模擬することによって、ハードウェアの故障時における第１のＯＳ１０及びアプリケーション１２の動作を試験する。この動作試験の後は、中断した試験実行を再開する。第１のＯＳ１０及びアプリケーション１２が正常に動作しない場合には、正常に動作しない原因を究明し、第１のＯＳ１０及びアプリケーション１２の修正を行うことに役立つ。試験により第１のＯＳ１０が停止した場合も、サブＣＰＵ３で動作する第２のＯＳ１１上の試験実行指示処理部１６は動作を継続しているため、スナップショット復元処理部１５によって第１のＯＳ１０のスナップショットを復元することで、試験の継続が可能となる。その他の動作は、上記実施の形態２〜４と同様である。 Next, the operation of the fifth embodiment will be described with reference to FIG. The fifth embodiment relates to a test executed in the middle of the test execution described in the first embodiment and the second embodiment.
In the computer system 1 shown in FIG. 5, the failure simulation occurrence processing unit 24 is set to be activated when the first OS 10 accesses the register of the main CPU 2. The simulated failure setting processing unit 23 has a description for instructing the failure simulation generation processing unit 24 to cause the main CPU 2 to generate a fault interrupt of a pseudo hardware failure. A failure interrupt is generated in the first OS 10. The first OS 10 tries to refer to the registers of the main CPU 2 and the system bus bridge 6 according to the type of failure interrupt. The simulated failure setting processor 23 instructs the failure simulation occurrence processor 24 to send the hardware register value described in the execution scenario 18a to the first OS 10. The failure simulation occurrence processing unit 24 sends a register value instructed to be sent to the first OS 10 to the first OS 10 in response to the reference to the main CPU 2 of the first OS 10. The first OS 10 analyzes and specifies a hardware failure factor based on the sent hardware register value. If necessary, the operation of the first OS 10 and the application 12 at the time of hardware failure is tested by simulating the operation at the time of hardware failure by repeating this register reference operation. After this operation test, the interrupted test execution is resumed. When the first OS 10 and the application 12 do not operate normally, it is useful to investigate the cause of the malfunction and to correct the first OS 10 and application 12. Even when the first OS 10 is stopped by the test, the test execution instruction processing unit 16 on the second OS 11 operating on the sub CPU 3 continues to operate. By restoring the snapshot, the test can be continued. Other operations are the same as those in the second to fourth embodiments.

この実施の形態５によれば、マルチＯＳ管理処理部９に、ハードウェア故障を模擬する模擬故障発生処理部２４を備え、実行シナリオ１８ａに、模擬故障発生処理部２４に対して第１のＯＳ１０に故障割り込みの発生を指示する模擬故障設定処理部２３を備え、模擬故障発生処理部２４は模擬故障設定処理部２３の指示に従って実行シナリオ１８ａに記載されたレジスタ値を第１のＯＳ１０に送る動作を必要に応じて繰り返すことによって、ハードウェア故障を模擬した第１のＯＳ１０及びアプリケーションソフトウェア１２の動作試験ができる。   According to the fifth embodiment, the multi-OS management processing unit 9 includes the simulated failure occurrence processing unit 24 that simulates a hardware failure, and the execution scenario 18a includes the first OS 10 for the simulated failure occurrence processing unit 24. Is provided with a simulated fault setting processing unit 23 for instructing the generation of a fault interrupt, and the simulated fault occurrence processing unit 24 operates to send the register value described in the execution scenario 18a to the first OS 10 according to the instruction of the simulated fault setting processing unit 23. By repeating as necessary, the operation test of the first OS 10 and the application software 12 simulating a hardware failure can be performed.

この発明に係る計算機システムは、ＯＳ及びアプリケーションソフトウェアの試験を性格、かつ、確実に実行できる計算機として有効に活用できる。   The computer system according to the present invention can be effectively used as a computer that can execute the OS and application software tests with certainty and reliability.

１ 計算機システム、２ メインＣＰＵ、３ サブＣＰＵ、
４ マルチコアＣＰＵモジュール、５ メモリ、６ システムバスブリッジ、
７ システムバス、８ 周辺装置インターフェース、
９ マルチＯＳ管理処理部（ハイパーバイザ）、１０ 第１のＯＳ、１１ 第２のＯＳ、１２ アプリケーションソフト、１３ 試験実行処理部、
１４ スナップショット保存処理部、１５ スナップショット復元処理部、
１６ 試験実行指示処理部、１７ 外部記憶装置、１８ シナリオ登録部、
１８ａ 実行シナリオ、１９ 試験実行結果通知処理部、
２０ 試験実行結果受信処理部、２１ 試験実行結果判定処理、
２２ 第１のＯＳ資源設定処理、２３ 模擬故障設定処理、２４ 模擬故障発生処理部。 1 computer system, 2 main CPU, 3 sub CPU,
4 multi-core CPU module, 5 memory, 6 system bus bridge,
7 System bus, 8 Peripheral device interface,
9 Multi-OS management processing unit (hypervisor), 10 1st OS, 11 2nd OS, 12 application software, 13 test execution processing unit,
14 snapshot storage processing unit, 15 snapshot restoration processing unit,
16 test execution instruction processing unit, 17 external storage device, 18 scenario registration unit,
18a execution scenario, 19 test execution result notification processing unit,
20 test execution result reception processing unit, 21 test execution result determination process,
22 First OS resource setting processing, 23 Simulated failure setting processing, 24 Simulated failure occurrence processing unit.

Claims (5)

第１のＯＳが動作するメインＣＰＵ及び第２のＯＳが動作するサブＣＰＵを備えたマルチコアＣＰＵモジュールと記憶装置とが搭載され、上記第１のＯＳでアプリケーションソフトウェアが動作する計算機システムであって、
上記メインＣＰＵは、上記第１のＯＳ及び第２のＯＳを管理し上記第１のＯＳを上記メインＣＰＵ上で動作させ、上記第２のＯＳを上記サブＣＰＵ上で動作させるとともに、上記第１のＯＳと上記第２のＯＳとの間の通信を行うマルチＯＳ管理処理部と、上記第１のＯＳ及びアプリケーションソフトウェアの試験実行をする試験実行処理部とを備え、
上記サブＣＰＵは、上記第２のＯＳ上で動作し、上記マルチＯＳ管理処理部を介して上記試験実行処理部に試験実行を指示する試験実行指示処理部と、上記第１のＯＳが管理する内容、上記メインＣＰＵ上の上記第１のＯＳレジスタ情報及び上記第１のＯＳによって管理されるデバイスの情報についてのスナップショットを収集し、上記記憶装置に保存するスナップショット保存処理部と、上記記憶装置に保存したスナップショットを上記記憶装置の所定の位置に復元するスナップショット復元処理部とを備え、
上記試験実行指示処理部は、１つの試験実行に先だって、上記マルチＯＳ管理処理部に指示して、上記第１のＯＳを停止し、上記スナップショット保存処理部により上記スナップショットを収集保存し、上記第１のＯＳを再起動させ、上記再起動の後、上記試験実行処理部に上記１つの試験実行を行わせ、上記１つの試験実行の完了後、上記第１のＯＳの動作を上記マルチＯＳ管理処理部を介して停止し、上記記憶装置に保存されたスナップショットを上記スナップショット復元処理部により上記記憶装置の所定位置に復元処理し、上記復元処理の後、上記第１のＯＳを上記マルチＯＳ管理処理部を介して再起動させ、該再起動の後、上記試験実行処理部に次の試験実行を行わせることを特徴とする計算機システム。 A computer system in which a multi-core CPU module including a main CPU on which a first OS operates and a sub CPU on which a second OS operates and a storage device are mounted, and application software operates on the first OS,
The main CPU manages the first OS and the second OS, operates the first OS on the main CPU, operates the second OS on the sub CPU, and also performs the first OS. A multi-OS management processing unit that performs communication between the OS and the second OS, and a test execution processing unit that performs test execution of the first OS and application software,
The sub CPU operates on the second OS, and is managed by the first OS and a test execution instruction processing unit that instructs the test execution processing unit to perform test execution via the multi-OS management processing unit. A snapshot storage processing unit that collects snapshots of contents, the first OS register information on the main CPU, and device information managed by the first OS, and stores the snapshots in the storage device; and the storage A snapshot restoration processing unit for restoring a snapshot saved in the device to a predetermined position of the storage device,
Prior to execution of one test, the test execution instruction processing unit instructs the multi-OS management processing unit to stop the first OS, collect and store the snapshot by the snapshot storage processing unit, The first OS is restarted, and after the restart, the test execution processing unit performs the one test execution, and after the one test execution is completed, the operation of the first OS is The snapshot is stopped via the OS management processing unit, and the snapshot stored in the storage device is restored to a predetermined position in the storage device by the snapshot restoration processing unit. After the restoration processing, the first OS is A computer system, wherein the computer system is restarted through the multi-OS management processing unit, and after the restarting, the test execution processing unit performs the next test execution. 上記第２のＯＳ上で動作する上記試験実行指示処理部は、上記試験実行の手順を記述した実行ナリオを登録する実行シナリオ登録部を有し、上記試験実行指示処理部は上記実行ナリオに従って、上記スナップショットの保存、復元及び試験実行の指示を行うことを特徴とする請求項１に記載の計算機システム。 The test execution instruction processing unit operating on the second OS has an execution scenario registration unit for registering an execution scenario describing the procedure of the test execution, and the test execution instruction processing unit follows the execution scenario. 2. The computer system according to claim 1, wherein instructions for saving, restoring and executing a test of the snapshot are performed. 上記実行シナリオには複数の試験項目と各試験項目の試験結果に応じて次に選択可能な試験項目が記載されており、上記試験実行処理部は、上記複数の試験項目の試験結果を随時、上記試験実行指示処理部に通知する試験実行結果通知処理部を備え、上記試験実行指示処理部は上記試験実行結果通知処理部から通知される試験結果を受ける試験実行結果受信処理部を備え、上記実行シナリオに上記各試験項目の試験結果を要求する試験実行結果判定処理部を設け、上記試験実行結果受信処理部は取得した上記試験結果を随時上記記憶装置に保存し、上記試験実行指示処理部は、上記試験実行結果判定処理部の試験結果の要求に従い、上記記憶装置に保存された上記試験結果を参照して上記実行シナリオに記載された上記試験結果に応じて次に選択可能な試験項目を選択することを特徴とする請求項２に記載の計算機システム。 The execution scenario includes a plurality of test items and test items that can be selected next according to the test results of each test item, and the test execution processing unit, as necessary, stores the test results of the plurality of test items. A test execution result notification processing unit for notifying the test execution instruction processing unit; and the test execution instruction processing unit includes a test execution result reception processing unit for receiving a test result notified from the test execution result notification processing unit, A test execution result determination processing unit that requests a test result of each test item is provided in an execution scenario, and the test execution result reception processing unit stores the acquired test result in the storage device as needed, and the test execution instruction processing unit In accordance with the test result requested by the test execution result determination processing unit, the test result stored in the storage device is referred to according to the test result described in the execution scenario, and then The computer system according to claim 2, characterized by selecting the-option possible test items. 上記実行シナリオに上記第１のＯＳの管理内容、上記第１のＯＳの上記メインＣＰＵに対するレジスタ情報及び上記第１のＯＳで管理されるデバイスの情報を種々の内容及び値に設定する設定変更内容を記述した第１のＯＳ資源設定処理部を設け、上記１つの試験実行を中断し、上記マルチＯＳ管理処理部が、上記記憶装置上にある上記第１のＯＳが管理するアドレス情報を参照して上記設定変更内容を上記第１のＯＳ資源設定処理部から取得し、上記記憶装置上にある第１のＯＳのメインＣＰＵ上でのレジスタを上記第１のＯＳ資源設定処理部から取得した上記設定変更内容に設定して試験を指示し、該試験が終了した後は上記１つの試験実行を再開することを特徴とする請求項２または請求項３に記載の計算機システム。 Setting change contents for setting various contents and values for management contents of the first OS, register information for the main CPU of the first OS, and information of devices managed by the first OS in the execution scenario The first OS resource setting processing unit describing the above is provided, the execution of the one test is interrupted, and the multi-OS management processing unit refers to the address information managed by the first OS on the storage device. The setting change content is acquired from the first OS resource setting processing unit, and the register on the main CPU of the first OS on the storage device is acquired from the first OS resource setting processing unit. 4. The computer system according to claim 2, wherein a test is instructed by setting the setting change content, and the execution of the one test is resumed after the test is completed. 上記マルチＯＳ管理処理部に、ハードウェアの故障を模擬する模擬故障発生処理部を備え、上記実行シナリオに、上記模擬故障発生処理部に対して、上記第１のＯＳに故障割り込みの発生を指示する模擬故障設定処理部を備え、上記実行シナリオには上記ハードウェアのレジスタ値が記載され、上記模擬故障発生処理部は、上記１つの試験実行を中断し、上記模擬故障設定処理部の指示に従って上記第１のＯＳに故障割り込みを発生させ、上記実行シナリオに記載されたハードウェアのレジスタ値を上記第１のＯＳに送ることによって上記ハードウェアの故障時における第１のＯＳ及びアプリケーションソフトウェアの動作を試験し、該試験が終了した後は上記１つの試験実行を再開することを特徴とする請求項２〜請求項４のいずれか１項に記載の計算機システム。 The multi-OS management processing unit includes a simulated failure occurrence processing unit that simulates a hardware failure. In the execution scenario, the simulated failure occurrence processing unit is instructed to generate a failure interrupt to the first OS. The simulated scenario setting processing unit includes a register value of the hardware described in the execution scenario, the simulated fault occurrence processing unit interrupts execution of the one test, and follows the instruction of the simulated fault setting processing unit. Operation of the first OS and application software at the time of the hardware failure by generating a failure interrupt in the first OS and sending the hardware register value described in the execution scenario to the first OS The test execution is resumed after the test is completed, and the test execution is restarted. The computer system according.
JP2011045020A 2011-03-02 2011-03-02 Computer system Withdrawn JP2012181737A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2011045020A JP2012181737A (en) 2011-03-02 2011-03-02 Computer system

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011045020A JP2012181737A (en) 2011-03-02 2011-03-02 Computer system

Publications (1)

Publication Number Publication Date
JP2012181737A true JP2012181737A (en) 2012-09-20

Family

ID=47012871

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011045020A Withdrawn JP2012181737A (en) 2011-03-02 2011-03-02 Computer system

Country Status (1)

Country Link
JP (1) JP2012181737A (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015046081A (en) * 2013-08-29 2015-03-12 京セラドキュメントソリューションズ株式会社 Information processor, and image processor
JP2015130170A (en) * 2014-01-06 2015-07-16 富士通株式会社 Method and computing system allowing method of injecting hardware faults into executing application
US10268621B2 (en) 2014-10-16 2019-04-23 Samsung Electronics Co., Ltd. Application processor and semiconductor system including the same

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015046081A (en) * 2013-08-29 2015-03-12 京セラドキュメントソリューションズ株式会社 Information processor, and image processor
JP2015130170A (en) * 2014-01-06 2015-07-16 富士通株式会社 Method and computing system allowing method of injecting hardware faults into executing application
US10268621B2 (en) 2014-10-16 2019-04-23 Samsung Electronics Co., Ltd. Application processor and semiconductor system including the same

Similar Documents

Publication Publication Date Title
Banzai et al. D-cloud: Design of a software testing environment for reliable distributed systems using cloud computing technology
US9396093B1 (en) Virtual execution environment for software delivery and feedback
Ruprecht et al. Vm live migration at scale
US9183093B2 (en) Virtual machine crash management
US20130139128A1 (en) Method for remote debugging using a replicated operating environment
US10146653B2 (en) Automated system-level failure and recovery
US10678677B1 (en) Continuous debugging
US20160154664A1 (en) Information processing system and method of controlling same
US11900097B2 (en) Application downtime reduction using detached mode operation during operating system updates
US20230342268A1 (en) Uncorrectable Memory Error Recovery For Virtual Machine Hosts
Cerveira et al. Recovery for virtualized environments
US20160259578A1 (en) Apparatus and method for detecting performance deterioration in a virtualization system
US20140149795A1 (en) Information processing apparatus and method relating to hardware diagnosis
JP2012181737A (en) Computer system
JP5452336B2 (en) Peripheral device failure simulation system, peripheral device failure simulation method, and peripheral device failure simulation program
CN116627702A (en) Method and device for restarting virtual machine in downtime
Sabogal et al. Towards resilient spaceflight systems with virtualization
CN115840691A (en) Remote repair of crash processes
US11947420B2 (en) Hardware memory error tolerant software system
Le et al. Resilient virtual clusters
Cunha et al. Assessing containerized rest services performance in the presence of operator faults
Liao et al. Configurable reliability in multicore operating systems
JP7389877B2 (en) Network optimal boot path method and system
Jann et al. An os-hypervisor infrastructure for automated os crash diagnosis and recovery in a virtualized environment
CN117389799A (en) Virtual machine backup method and device, storage medium and electronic equipment

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20140513