JP2012175789A - Control semiconductor device for switching power supply - Google Patents

Control semiconductor device for switching power supply Download PDF

Info

Publication number
JP2012175789A
JP2012175789A JP2011034819A JP2011034819A JP2012175789A JP 2012175789 A JP2012175789 A JP 2012175789A JP 2011034819 A JP2011034819 A JP 2011034819A JP 2011034819 A JP2011034819 A JP 2011034819A JP 2012175789 A JP2012175789 A JP 2012175789A
Authority
JP
Japan
Prior art keywords
circuit
terminal
data
clock
power supply
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2011034819A
Other languages
Japanese (ja)
Other versions
JP5782740B2 (en
Inventor
Kohei Yamada
耕平 山田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd filed Critical Fuji Electric Co Ltd
Priority to JP2011034819A priority Critical patent/JP5782740B2/en
Publication of JP2012175789A publication Critical patent/JP2012175789A/en
Application granted granted Critical
Publication of JP5782740B2 publication Critical patent/JP5782740B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Landscapes

  • Dc-Dc Converters (AREA)

Abstract

PROBLEM TO BE SOLVED: To provide an integrated circuit having a function capable of setting its parameters through or not through serial communication without increasing the number of terminals.SOLUTION: The integrated circuit includes: a data input terminal DA for receiving data from outside; a clock terminal CK for receiving a clock signal; address terminals A0, A1a; a serial interface circuit 11 which converts the signal input to the data input terminal DA into a signal to an internal circuit; and a clock detection circuit 14 which detects the input of the clock signal. Parameters can be set with the existent terminals without data communication from a microcomputer by switching part of or the whole of data of output of the serial interface circuit 11 to data based upon terminal states of the data input terminal DA and address terminals A0, A1 and processing the data until the clock detection circuit 14 detects a predetermined clock signal.

Description

本発明は、通信、特にシリアル通信により必要なデータを読み込む集積回路に関する。   The present invention relates to an integrated circuit that reads necessary data by communication, particularly serial communication.

近年、デジタル技術の発達により、マイコンなどからなる中央制御回路(以下、単にマイコンと記す。)からの指令を受けて自己のパラメータを設定するIC(半導体集積回路。以下、単に集積回路とも記す。)が増えている。その一例として、複数の電源を総合的に供給するパワーマネージメントシステムがある。パワーマネージメントシステムは、図4に示すように、マイコン100および電源制御IC210,220,230,・・・を有していている。電源制御IC210,220,230,・・・は上記複数の電源(以下、個々の電源をチャネルとも記す。)のそれぞれに属していて、各電源制御ICはマイコンからの指令に基づき、出力電圧やその立ち上げタイミングを決定するなど、それぞれのチャネルを制御する(例えば、特許文献1〜3を参照。)。マイコンから電源制御ICへの通信は、少ない信号線で構成できるシリアル通信により行われることが多い。図4はマイコンのクロック端子CKから出力されるクロック信号でタイミングを決めながら、データ端子DAから出力されるシリアルデータを電源制御IC210,220,230,・・・に伝達するシステムを示している。   In recent years, with the development of digital technology, an IC (semiconductor integrated circuit; hereinafter simply referred to as an integrated circuit) that sets its own parameters in response to a command from a central control circuit (hereinafter simply referred to as a microcomputer) composed of a microcomputer or the like. ) Is increasing. One example is a power management system that comprehensively supplies a plurality of power supplies. As shown in FIG. 4, the power management system includes a microcomputer 100 and power supply control ICs 210, 220, 230,. The power supply control ICs 210, 220, 230,... Belong to each of the plurality of power supplies (hereinafter, each power supply is also referred to as a channel). Each channel is controlled such as determining the start-up timing (see, for example, Patent Documents 1 to 3). Communication from the microcomputer to the power supply control IC is often performed by serial communication that can be configured with a small number of signal lines. FIG. 4 shows a system for transmitting serial data output from the data terminal DA to the power supply control ICs 210, 220, 230,... While determining the timing with the clock signal output from the clock terminal CK of the microcomputer.

図5に、従来のパワーマネージメントシステムに用いられる電源制御ICの構成例を示す。この電源制御IC200はクロック端子CKと、データ入力端子DAと、アドレス端子A0,A1と、外部のスイッチング素子M1,M2を駆動する信号を出力する出力端子OUT1,OUT2と、出力電圧をフィードバックするためのFB端子と、シリアル通信を行うためのシリアルインターフェース回路201と、通信結果に基づき各種パラメータを決める設定値が格納されるレジスタ202と、レジスタ202に格納された(書き込まれた)設定値に応じてチャネルの制御を行う制御回路203を有している。アドレス端子A0,A1は同様の電源制御ICを複数個マイコンからのシリアルデータバスに共通接続してマイコンとの通信を行う際に、個々の電源制御ICを識別するための端子である。また、シリアルインターフェース回路201はシリアル・パラレル変換機能を有し、上記パラメータの生成やレジスタ202への書き込みなどを制御する回路である。   FIG. 5 shows a configuration example of a power supply control IC used in a conventional power management system. The power supply control IC 200 feeds back the output voltage to the clock terminal CK, the data input terminal DA, the address terminals A0 and A1, the output terminals OUT1 and OUT2 for outputting signals for driving the external switching elements M1 and M2. FB terminal, a serial interface circuit 201 for performing serial communication, a register 202 for storing setting values for determining various parameters based on communication results, and a setting value stored (written) in the register 202 And a control circuit 203 for controlling the channel. Address terminals A0 and A1 are terminals for identifying individual power supply control ICs when a plurality of similar power supply control ICs are commonly connected to a serial data bus from the microcomputer to communicate with the microcomputer. The serial interface circuit 201 has a serial / parallel conversion function, and is a circuit that controls the generation of the parameters and the writing to the register 202.

電源制御IC200の外部には、OUT1端子,OUT2端子から出力される信号をそれぞれゲートに受けるNチャネルMOSトランジスタM1,M2からなるスイッチング素子、スイッチング素子M1,M2の接続点に接続されるインダクタLとコンデンサCoからなる平滑フィルタが接続されて、スイッチング電源回路を構成している。スイッチング素子M1,M2は電源制御IC200からの信号に制御されて交互にオンオフし、スイッチング素子M1,M2の接続点の電位は平滑フィルタで平滑化されて出力電圧Voとなる。この出力電圧Voは電源制御IC200にフィードバックされ、電源制御IC200はこのフィードバック信号を基に、出力電圧Voが所定の値になるようイッチング素子M1,M2のオンオフを制御する。   Outside the power supply control IC 200, there are a switching element composed of N-channel MOS transistors M 1 and M 2 that receive signals output from the OUT 1 terminal and OUT 2 terminal at their gates, and an inductor L connected to the connection point of the switching elements M 1 and M 2, respectively. A smoothing filter made of a capacitor Co is connected to form a switching power supply circuit. Switching elements M1 and M2 are alternately turned on and off under the control of a signal from power supply control IC 200, and the potential at the connection point of switching elements M1 and M2 is smoothed by a smoothing filter to become output voltage Vo. The output voltage Vo is fed back to the power supply control IC 200, and the power supply control IC 200 controls on / off of the switching elements M1, M2 so that the output voltage Vo becomes a predetermined value based on the feedback signal.

ここでは、電源制御IC200をシリアル通信により電源の起動/停止,スイッチング周波数および出力電圧を設定するものを例として示すが、本従来例および後述の発明の実施の形態においてもこれに限定されるものではない。電源制御IC200には図示しないパワーオンリセット回路もしくはリセット端子が設けられていて、電源制御IC200の立ち上がり時に電源制御IC200のリセットが行われる。リセット解除直後における電源制御IC200のレジスタ202は、電源を停止するとともにスイッチング周波数および出力電圧を初期設定とする初期状態となっている。その後、マイコンがアドレス端子A0,A1へのアドレス入力により電源制御IC200を指定し、クロック端子CKへのクロック信号に同期してデータ入力端子DAへデータを送信することにより、所望の出力電圧およびスイッチング周波数を指示する設定値(パラメータ)をレジスタ202に書き込んでから電源の起動を指示すれば、所望の出力電圧およびスイッチング周波数でチャネルを動作させることができる。   Here, power supply control IC 200 is shown as an example in which power supply start / stop, switching frequency and output voltage are set by serial communication, but the present invention and embodiments of the invention described later are also limited to this. is not. The power supply control IC 200 is provided with a power-on reset circuit or a reset terminal (not shown), and the power supply control IC 200 is reset when the power supply control IC 200 rises. The register 202 of the power supply control IC 200 immediately after the reset is released is in an initial state in which the power supply is stopped and the switching frequency and the output voltage are initially set. Thereafter, the microcomputer designates the power supply control IC 200 by address input to the address terminals A0 and A1, and transmits data to the data input terminal DA in synchronization with the clock signal to the clock terminal CK. The channel can be operated at a desired output voltage and switching frequency by instructing the activation of the power supply after writing the set value (parameter) indicating the frequency in the register 202.

特開2005−327241号公報JP 2005-327241 A 特開2005−328405号公報JP 2005-328405 A 特開2006−67559号公報JP 2006-67559 A

マイコンを用いているシステムでは、シリアル通信によるデータ転送は容易である。しかし、マイコンによる集中制御を行わないシステムでシリアル通信を実現するのは容易でない。マイコンを用いるシステムと用いないシステムで同じ電源制御ICを用い、マイコン用いないシステムで各チャネルの設定のためにシリアル通信回路を設けるというのは現実的ではない。   In a system using a microcomputer, data transfer by serial communication is easy. However, it is not easy to realize serial communication in a system that does not perform centralized control by a microcomputer. It is not realistic to use the same power supply control IC in a system that uses a microcomputer and a system that does not use a microcomputer, and to provide a serial communication circuit for setting each channel in a system that does not use a microcomputer.

一方、一つのICで様々なアプリケーションに対応可能であれば、使用部品種類の削減という大きなメリットとなる。従来の電源制御ICに対し、シリアル通信による設定とは別に電源の起動/停止,スイッチング周波数および出力電圧を設定できる機能を単純に追加すると、そのための専用の端子を設ける必要が生じ、コストや実装面積の増加に繋がってしまうという問題がある。   On the other hand, if a single IC can handle various applications, it is a great advantage of reducing the types of parts used. If a function that can set the power supply start / stop, switching frequency, and output voltage is simply added to the conventional power supply control IC in addition to the setting by serial communication, it will be necessary to provide a dedicated terminal for that purpose. There is a problem that it leads to an increase in area.

本発明は、従来技術に関する以上の課題を解決し、端子の増加をもたらすことなく、自己のパラメータをシリアル通信に依っても設定でき、依らずにも設定できる機能を有する集積回路を提供することを目的とする。   The present invention solves the above-mentioned problems related to the prior art, and provides an integrated circuit having a function capable of setting its own parameter by serial communication without causing an increase in terminals and setting it independently. With the goal.

そこで、上記課題を解決するために、請求項1に係る発明は、外部からのデータを入力するためのデータ入力端子と、前記データの入力タイミングをコントロールするクロック信号を入力するためのクロック端子と、一つまたは複数のアドレス端子と、前記データ入力端子に入力される信号を内部回路への信号に変換する変換回路と、前記クロック信号が入力されたことを検出するクロック検出回路と、を有し、前記クロック検出回路が前記クロック信号を検出するまでは、前記変換回路の出力の一部または全部のデータを、前記データ入力端子および前記アドレス端子の一部または全部の端子状態に基づくデータに切り替えて処理する集積回路であることを特徴とする。   In order to solve the above problem, the invention according to claim 1 includes a data input terminal for inputting data from the outside, and a clock terminal for inputting a clock signal for controlling the input timing of the data. One or a plurality of address terminals, a conversion circuit that converts a signal input to the data input terminal into a signal to an internal circuit, and a clock detection circuit that detects that the clock signal is input. Until the clock detection circuit detects the clock signal, a part or all of the output of the conversion circuit is converted to data based on the terminal states of the data input terminal and the address terminal. It is an integrated circuit that processes by switching.

請求項2に係る発明は、請求項1に係る発明において、前記変換回路の出力の一部または全部と、前記データ入力端子および前記アドレス端子に入力されているデータの一部または全部とを、前記クロック検出回路の出力により切り替える切り替え回路を有することを特徴とする。   The invention according to claim 2 is the invention according to claim 1, wherein a part or all of the output of the conversion circuit and a part or all of the data input to the data input terminal and the address terminal are It has a switching circuit which switches according to the output of the clock detection circuit.

請求項3に係る発明は、請求項1に係る発明において、前記変換回路の出力の一部が前記集積回路の動作に関するパラメータを設定する信号であり、前記クロック検出回路が前記クロック信号を検出するまでは、前記データ入力端子および前記アドレス端子の一部または全部の端子状態に基づくデータにより前記パラメータを設定することを特徴とする。   According to a third aspect of the present invention, in the first aspect of the invention, a part of the output of the conversion circuit is a signal for setting a parameter relating to the operation of the integrated circuit, and the clock detection circuit detects the clock signal. Up to this point, the parameter is set by data based on the terminal state of part or all of the data input terminal and the address terminal.

請求項4に係る発明は、請求項3に係る発明において、前記クロック検出回路が前記クロック信号を検出するまで設定される前記パラメータは、前記データ入力端子および前記アドレス端子の一部または全部の端子に接続されている抵抗もしくはコンデンサの抵抗値もしくは容量値に基づいて設定されることを特徴とする。   According to a fourth aspect of the present invention, in the third aspect of the present invention, the parameter that is set until the clock detection circuit detects the clock signal includes a part or all of the data input terminal and the address terminal. It is set based on the resistance value or the capacitance value of the resistor connected to the capacitor or the capacitor.

請求項5に係る発明は、請求項1ないし4のいずれか1項に係る発明において、前記データはシリアルデータであり、前記変換回路はシリアル・パラレル変換機能を有することを特徴とする。   The invention according to claim 5 is the invention according to any one of claims 1 to 4, wherein the data is serial data, and the conversion circuit has a serial-parallel conversion function.

この発明の集積回路は、外部からのデータを入力するためのデータ入力端子と、前記データの入力タイミングをコントロールするクロック信号を入力するためのクロック端子と、一つまたは複数のアドレス端子と、前記データ入力端子に入力される信号を内部回路への信号に変換する変換回路と、前記クロック信号が入力されたことを検出するクロック検出回路と、を有し、前記クロック検出回路が前記クロック信号を検出するまでは、前記変換回路の出力の一部または全部のデータを、前記データ入力端子および前記アドレス端子の一部または全部の端子状態に基づくデータに切り替えて処理することにより、マイコンからのデータ通信がなくても既存の端子によりパラメータを設定することができる。   The integrated circuit of the present invention includes a data input terminal for inputting data from the outside, a clock terminal for inputting a clock signal for controlling the input timing of the data, one or a plurality of address terminals, A conversion circuit that converts a signal input to a data input terminal into a signal to an internal circuit; and a clock detection circuit that detects that the clock signal has been input. The clock detection circuit converts the clock signal Until detection, data from the microcomputer is processed by switching part or all of the output of the conversion circuit to data based on part or all of the terminal states of the data input terminal and the address terminal. Even if there is no communication, the parameters can be set with the existing terminals.

本発明に係る集積回路および当該集積回路を用いたスイッチング電源回路の構成例を示す図である。It is a figure which shows the structural example of the integrated circuit which concerns on this invention, and the switching power supply circuit using the said integrated circuit. 本発明に係る別の集積回路および当該集積回路を用いたスイッチング電源回路の構成例を示す図である。It is a figure which shows the example of a structure of another integrated circuit based on this invention, and the switching power supply circuit using the said integrated circuit. 設定選択回路の構成例を示す図である。It is a figure which shows the structural example of a setting selection circuit. パワーマネージメントシステムの構成を説明するための図である。It is a figure for demonstrating the structure of a power management system. パワーマネージメントシステムに用いられる従来の電源制御ICの構成例を示す図である。It is a figure which shows the structural example of the conventional power supply control IC used for a power management system.

以下、本発明を実施するための形態について、図面を参照して詳細に説明する。   Hereinafter, embodiments for carrying out the present invention will be described in detail with reference to the drawings.

図1に、本発明に係る集積回路10および集積回路10を用いたスイッチング電源回路の構成例を示す。図5と同じ部位には同じ符号を付して、詳細な説明は省略する。
この電源制御IC10はクロック端子CKと、外部からシリアルデータが入力されるデータ入力端子DAと、アドレス端子A0,A1と、外部のスイッチング素子M1,M2を駆動する信号を出力する出力端子OUT1,OUT2と、出力電圧VoをフィードバックするためのFB端子と、シリアル通信を行うためのシリアルインターフェース回路(変換回路)11と、集積回路10のパラメータを決める各種設定値が格納されるレジスタ12と、レジスタ12に格納された設定値に応じてチャネルの制御を行う制御回路13と、クロック端子CKにクロック信号が入力されたことを検出するクロック検出回路14と、クロック検出回路の出力に従いシリアルインターフェース回路11の出力の一部またはデータ入力端子DAおよびアドレス端子A0,A1からの信号をレジスタ12に入力する切り替え回路15と、を有している。シリアルインターフェース回路11はシリアル・パラレル変換機能を有し、上記パラメータの生成やレジスタ12への書き込みなどを制御する回路である。また、電源制御IC10には図示しないパワーオンリセット回路もしくはリセット端子が設けられていて、電源制御IC10の立ち上がり時に電源制御IC10のリセットが行われる。
FIG. 1 shows a configuration example of an integrated circuit 10 and a switching power supply circuit using the integrated circuit 10 according to the present invention. The same parts as those in FIG. 5 are denoted by the same reference numerals, and detailed description thereof is omitted.
The power supply control IC 10 includes a clock terminal CK, a data input terminal DA to which serial data is input from the outside, address terminals A0 and A1, and output terminals OUT1 and OUT2 that output signals for driving the external switching elements M1 and M2. An FB terminal for feeding back the output voltage Vo, a serial interface circuit (conversion circuit) 11 for performing serial communication, a register 12 for storing various setting values for determining parameters of the integrated circuit 10, and a register 12 Of the serial interface circuit 11 according to the output of the clock detection circuit, the clock detection circuit 14 for detecting that the clock signal is input to the clock terminal CK, and the control circuit 13 for controlling the channel according to the set value stored in Part of output or data input terminal DA and address It has a switching circuit 15 for inputting a signal from the child A0, A1 to the register 12. The serial interface circuit 11 has a serial / parallel conversion function, and is a circuit that controls the generation of the parameters and the writing to the register 12. Further, the power supply control IC 10 is provided with a power-on reset circuit or a reset terminal (not shown), and the power supply control IC 10 is reset when the power supply control IC 10 rises.

切り替え回路15は、リセット時にはデータ入力端子DAおよびアドレス端子A0,A1からの信号を選択してレジスタ12に入力する。切り替え回路15からの信号が入力されないレジスタ12の残りの部分には、所定の初期値が設定される。その後、クロック端子とデータ入力端子DAにそれぞれ所定のデータが入力されると、レジスタ12の内容が書き換えられる。すなわち、レジスタ12に書き込むための必要十分なデータがシリアルインターフェース回路11に入力されると、クロック検出回路14は切り替え回路15にシリアルインターフェース回路11の出力を選択してレジスタ12に入力するよう指示する。クロック検出回路14は入力されるクロック信号のパルス数をカウントすることにより必要十分なデータがシリアルインターフェース回路11に入力されたことを判断する。そして、レジスタ12はシリアルインターフェース回路11の出力信号(の一部)および切り替え回路15の出力信号を読み込む。なお、必要十分なデータがシリアルインターフェース回路11に入力されるまで、すなわちクロック検出回路14が所定のパルス数をカウントし終わるまで、レジスタ12の内容はリセット時に設定された状態を保つ。   The switching circuit 15 selects and inputs signals from the data input terminal DA and the address terminals A0 and A1 to the register 12 at the time of reset. A predetermined initial value is set in the remaining portion of the register 12 to which no signal is input from the switching circuit 15. Thereafter, when predetermined data is input to the clock terminal and the data input terminal DA, the contents of the register 12 are rewritten. That is, when necessary and sufficient data to be written to the register 12 is input to the serial interface circuit 11, the clock detection circuit 14 instructs the switching circuit 15 to select the output of the serial interface circuit 11 and input it to the register 12. . The clock detection circuit 14 determines that necessary and sufficient data has been input to the serial interface circuit 11 by counting the number of pulses of the input clock signal. The register 12 reads (part of) the output signal of the serial interface circuit 11 and the output signal of the switching circuit 15. Note that the content of the register 12 remains set at the time of reset until necessary and sufficient data is input to the serial interface circuit 11, that is, until the clock detection circuit 14 finishes counting a predetermined number of pulses.

電源制御IC10が、図4のものと同様にマイコンに接続されてパワーマネージメントシステムを構成する場合は、最初のリセットで初期設定が行われ、その後のシリアル通信で集積回路のパラメータを変更することができる。電源制御IC10がシリアル通信を行わない(行えない)場合は、データ入力端子DAおよびアドレス端子A0,A1を通信用の端子ではなく、パラメータ設定用の端子として扱えばよい。例えば、データ入力端子DAを起動/停止を指示する信号を入力する端子、アドレス端子A0をスイッチング周波数を設定する(2つのスイッチング周波数のいずれかを選択する)端子、アドレス端子A1を出力電圧を設定する(2つの出力電圧のいずれかを選択する)端子とすることができる。   When the power control IC 10 is connected to a microcomputer in the same way as in FIG. 4 to configure a power management system, the initial setting is performed by the first reset, and the parameters of the integrated circuit can be changed by subsequent serial communication. it can. When the power supply control IC 10 does not (cannot) perform serial communication, the data input terminal DA and the address terminals A0 and A1 may be handled as parameter setting terminals instead of communication terminals. For example, the data input terminal DA is a terminal for inputting a signal for starting / stopping, the address terminal A0 is a terminal for setting a switching frequency (selecting one of two switching frequencies), and the address terminal A1 is for setting an output voltage. Terminal (selecting one of the two output voltages).

上述のように、電源制御IC10は、データ入力端子DAおよびアドレス端子A0,A1に、データ通信とパラメータ設定の2つの機能を持たせることにより、端子数を増やすことなく、マイコンからの通信によるパラメータ設定とマイコンからの通信によらないパラメータ設定とを両立させることができる。   As described above, the power supply control IC 10 allows the data input terminal DA and the address terminals A0 and A1 to have two functions of data communication and parameter setting, so that the parameter by communication from the microcomputer is not increased without increasing the number of terminals. It is possible to achieve both setting and parameter setting not based on communication from the microcomputer.

図2に、本発明に係る別の集積回路20および集積回路20を用いたスイッチング電源回路の構成例を示す。図1と同じ部位には同じ符号を付して、詳細な説明は省略する。
図2の電源制御IC20は図1の電源制御IC10に対し、レジスタ12の替わりに設定選択回路16を設け、設定選択回路16とシリアルインターフェース回路11の間にレジスタ17を設け、クロック検出回路14の出力を設定選択回路16に入力するようにした点が異なっている。また、シリアル通信を行わない場合は、アドレス端子A0,A1に抵抗R0,R1がそれぞれ外付けされる。図2はシリアル通信を行わない場合について説明するため、アドレス端子A0,A1に抵抗R0,R1がそれぞれ外付けされている図となっている。
FIG. 2 shows a configuration example of another integrated circuit 20 according to the present invention and a switching power supply circuit using the integrated circuit 20. The same parts as those in FIG. 1 are denoted by the same reference numerals, and detailed description thereof is omitted.
The power supply control IC 20 of FIG. 2 is provided with a setting selection circuit 16 instead of the register 12 with respect to the power supply control IC 10 of FIG. The difference is that the output is input to the setting selection circuit 16. When serial communication is not performed, resistors R0 and R1 are externally attached to address terminals A0 and A1, respectively. FIG. 2 is a diagram in which resistors R0 and R1 are externally attached to address terminals A0 and A1, respectively, in order to explain a case where serial communication is not performed.

電源制御IC20には図示しないパワーオンリセット回路もしくはリセット端子が設けられていて、電源制御IC20の立ち上がり時に電源制御IC20のリセットが行われる。   The power supply control IC 20 is provided with a power-on reset circuit or a reset terminal (not shown), and the power supply control IC 20 is reset when the power supply control IC 20 rises.

設定選択回路16は、リセット時にデータ入力端子DAおよびアドレス端子A0,A1からの信号に基づき回路の動作パラメータを設定する。データ入力端子DAを起動/停止を指示する信号を入力する端子、アドレス端子A0をスイッチング周波数を設定する(2つのスイッチング周波数のいずれかを選択する)端子、アドレス端子A1を出力電圧を設定する(2つの出力電圧のいずれかを選択する)端子とすると、設定選択回路16は抵抗R0の抵抗値に基づきスイッチング周波数を決定し、抵抗R1の抵抗値に基づき出力電圧を決定する。レジスタ17はリセット時に所定の値に初期設定され、設定選択回路16はレジスタの初期設定データに基づき残りの動作パラメータを設定する。   The setting selection circuit 16 sets operation parameters of the circuit based on signals from the data input terminal DA and the address terminals A0 and A1 at the time of reset. The data input terminal DA is a terminal for inputting a signal for starting / stopping, the address terminal A0 is a terminal for setting a switching frequency (selecting one of two switching frequencies), and the address terminal A1 is for setting an output voltage ( The setting selection circuit 16 determines the switching frequency based on the resistance value of the resistor R0, and determines the output voltage based on the resistance value of the resistor R1. The register 17 is initially set to a predetermined value at the time of reset, and the setting selection circuit 16 sets the remaining operation parameters based on the initial setting data of the register.

シリアル通信が行われる場合は、上述の電源制御IC10の場合と同様に、レジスタ17に書き込むための必要十分なデータがシリアルインターフェース回路11に入力されると、シリアルインターフェース回路11からレジスタ17にデータが書き込まれ、クロック検出回路14が設定選択回路16に、データ入力端子DAおよびアドレス端子A0,A1により初期設定された動作パラメータを無効にしてレジスタ17の出力に基づき再設定するよう指示する。   When serial communication is performed, as in the case of the power supply control IC 10 described above, when necessary and sufficient data to be written to the register 17 is input to the serial interface circuit 11, the data is transferred from the serial interface circuit 11 to the register 17. After being written, the clock detection circuit 14 instructs the setting selection circuit 16 to invalidate the operation parameters initially set by the data input terminal DA and the address terminals A0 and A1, and to reset them based on the output of the register 17.

電源制御IC20においては、初期設定の際にスイッチング周波数と出力電圧が抵抗R0,R1に基づき決定されるので、2段階ではなく、多様な設定が可能となる。
図3に設定選択回路16の構成例を示す。図3において、PチャネルMOSトランジスタMP1,MP2はカレントミラー回路を構成している。このカレントミラー回路の入力端子となるPチャネルMOSトランジスタMP1のドレインにはNチャネルMOSトランジスタMN1のドレインが接続されている。また、カレントミラー回路の出力端子となるPチャネルMOSトランジスタMP2のドレインは、機能回路21に接続されている。NチャネルMOSトランジスタMN1のゲートとドレインは演算増幅回路OP1の出力端子と反転入力端子にそれぞれ接続されている。演算増幅回路OP1の非反転入力端子には定電圧Vrefが入力されている。端子22はアドレス端子A0もしくはA1であり、抵抗Rxが接続されている。スイッチSWはクロック検出回路14の出力に従い、NチャネルMOSトランジスタMN1のドレインに抵抗RxもしくはRvを接続するよう接続を切り替える。抵抗Rvは可変抵抗であり、レジスタ17の設定値に従いその抵抗値を切り替える。
In the power supply control IC 20, since the switching frequency and the output voltage are determined based on the resistors R0 and R1 at the time of initial setting, various settings are possible instead of two steps.
FIG. 3 shows a configuration example of the setting selection circuit 16. In FIG. 3, P-channel MOS transistors MP1 and MP2 constitute a current mirror circuit. The drain of the N-channel MOS transistor MN1 is connected to the drain of the P-channel MOS transistor MP1 serving as the input terminal of the current mirror circuit. In addition, the drain of the P-channel MOS transistor MP2 serving as the output terminal of the current mirror circuit is connected to the functional circuit 21. The gate and drain of the N-channel MOS transistor MN1 are connected to the output terminal and the inverting input terminal of the operational amplifier circuit OP1, respectively. A constant voltage Vref is input to the non-inverting input terminal of the operational amplifier circuit OP1. The terminal 22 is an address terminal A0 or A1, and is connected to a resistor Rx. The switch SW switches the connection so as to connect the resistor Rx or Rv to the drain of the N-channel MOS transistor MN1 according to the output of the clock detection circuit 14. The resistor Rv is a variable resistor and switches its resistance value according to the set value of the register 17.

クロック検出回路14は、初期状態では抵抗RxをNチャネルMOSトランジスタMN1のドレインに接続させ、その後、所定のクロック信号を検出すると可変抵抗RvをNチャネルMOSトランジスタMN1に接続させる。そのときの抵抗Rvの抵抗値は、レジスタ17に書き込まれた値、すなわち外部からのシリアル信号で指示された値となっている。   The clock detection circuit 14 connects the resistor Rx to the drain of the N-channel MOS transistor MN1 in the initial state, and then connects the variable resistor Rv to the N-channel MOS transistor MN1 when a predetermined clock signal is detected. The resistance value of the resistor Rv at that time is a value written in the register 17, that is, a value specified by an external serial signal.

演算増幅回路OP1の2つの入力端子は仮想短絡されるから、抵抗RxまたはRvには定電圧Vrefが印加され、PチャネルMOSトランジスタMP1,MP2からなるカレントミラー回路には抵抗RxまたはRvの抵抗値で決まる電流が流れる。機能回路21は電流制御発振器や電流電圧変換回路などであり、機能回路21もしくはその出力が入力される別の回路により、スイッチング周波数や出力電圧などのパラメータを設定することができる。この構成により、初期はアドレス端子A0,A1に接続された抵抗に基づきパラメータを設定し、その後シリアル通信を行えばパラメータを再設定することができる。   Since the two input terminals of the operational amplifier circuit OP1 are virtually short-circuited, the constant voltage Vref is applied to the resistor Rx or Rv, and the resistance value of the resistor Rx or Rv is applied to the current mirror circuit composed of the P-channel MOS transistors MP1 and MP2. The current determined by The functional circuit 21 is a current control oscillator, a current-voltage conversion circuit, or the like, and parameters such as a switching frequency and an output voltage can be set by the functional circuit 21 or another circuit to which the output is input. With this configuration, the parameter can be initially set based on the resistance connected to the address terminals A0 and A1, and then the parameter can be reset by performing serial communication.

なお、アドレス端子A0,A1に抵抗を接続する実施例を示してきたが、抵抗ではなくコンデンサを接続するようにして、例えば定電流で当該コンデンサを充電してコンデンサの充電電圧が所定の電圧に達するまでの時間によりパレメータを定めるなど、その容量値を基にパラメータを設定するようにしてもよい。   Although an example in which a resistor is connected to the address terminals A0 and A1 has been shown, a capacitor is connected instead of a resistor, for example, the capacitor is charged with a constant current, and the charging voltage of the capacitor becomes a predetermined voltage. The parameter may be set based on the capacity value, for example, a parameter is determined according to the time required to reach the parameter.

また、データ入力端子DAを起動/停止を指示する信号ではなく別のパラメータを設定する端子とし、当該パラメータを多様に変更できるようデータ入力端子DAに抵抗またはコンデンサを接続するようにしてもよい。   Further, the data input terminal DA may be a terminal for setting another parameter instead of a signal for instructing start / stop, and a resistor or a capacitor may be connected to the data input terminal DA so that the parameter can be changed in various ways.

また、電源制御ICとマイコン間の通信をシリアル通信として説明してきたが、本発明はこれに限定するものではなく、パラレル通信でもよい。
また、アドレス端子はA0,A1の2つを例示したが、これに限定するものではない。1つまたは3つ以上であってもよい。アドレス端子が増えるほど、初期設定できるパラメータ数が増えることになる。1つの場合は、例えば出力電圧のように最も変更の可能性が高い機能のパラメータを当該端子で設定するようにすればよい。
Although communication between the power supply control IC and the microcomputer has been described as serial communication, the present invention is not limited to this, and parallel communication may be used.
Further, although two address terminals A0 and A1 are exemplified, the present invention is not limited to this. There may be one or three or more. As the number of address terminals increases, the number of parameters that can be initialized increases. In one case, for example, a parameter of a function that is most likely to be changed, such as an output voltage, may be set at the terminal.

また、複数のアドレス端子の全てをパラメータの初期設定に使わなくてもよい。全部の端子を使う必要なければ、アドレス端子の一部のみをパラメータ設定に用いればよい。
また、本発明はシリアル通信を行う集積回路において、端子数を増やさずにシリアル通信によらないでもパラメータを設定することを実現させるものであり、電源制御ICに限定するものではなく、広く集積回路一般に適用できるものである。
Also, it is not necessary to use all of the plurality of address terminals for parameter initial setting. If it is not necessary to use all the terminals, only a part of the address terminals may be used for parameter setting.
Further, the present invention realizes setting of parameters without increasing the number of terminals and without using serial communication in an integrated circuit performing serial communication, and is not limited to a power supply control IC. Generally applicable.

10,20 集積回路(電源制御IC)
11 シリアルインターフェース回路
12,17 レジスタ
13 制御回路
14 クロック検出回路
15 切り替え回路
16 設定選択回路
21 機能回路
22 端子
100 マイコン
Co コンデンサ
L インダクタ
M1,M2 スイッチング素子(NチャネルMOSトランジスタ)
MP1,MP2 PチャネルMOSトランジスタ
MN1 NチャネルMOSトランジスタ
OP1 演算増幅回路
R0,R1,Rx 抵抗
Rv 可変抵抗
10, 20 Integrated circuit (power control IC)
DESCRIPTION OF SYMBOLS 11 Serial interface circuit 12,17 Register 13 Control circuit 14 Clock detection circuit 15 Switching circuit 16 Setting selection circuit 21 Function circuit 22 Terminal 100 Microcomputer Co capacitor L Inductor M1, M2 Switching element (N channel MOS transistor)
MP1, MP2 P-channel MOS transistor MN1 N-channel MOS transistor OP1 Operational amplifier circuit R0, R1, Rx resistance Rv Variable resistance

Claims (5)

外部からのデータを入力するためのデータ入力端子と、前記データの入力タイミングをコントロールするクロック信号を入力するためのクロック端子と、一つまたは複数のアドレス端子と、前記データ入力端子に入力される信号を内部回路への信号に変換する変換回路と、前記クロック信号が入力されたことを検出するクロック検出回路と、を有し、
前記クロック検出回路が前記クロック信号を検出するまでは、前記変換回路の出力の一部または全部のデータを、前記データ入力端子および前記アドレス端子の一部または全部の端子状態に基づくデータに切り替えて処理することを特徴とする集積回路。
A data input terminal for inputting data from the outside, a clock terminal for inputting a clock signal for controlling the input timing of the data, one or a plurality of address terminals, and input to the data input terminal A conversion circuit that converts a signal into a signal to an internal circuit, and a clock detection circuit that detects that the clock signal is input,
Until the clock detection circuit detects the clock signal, part or all of the output of the conversion circuit is switched to data based on the terminal state of the data input terminal and the address terminal. An integrated circuit characterized by processing.
前記変換回路の出力の一部または全部と、前記データ入力端子および前記アドレス端子に入力されているデータの一部または全部とを、前記クロック検出回路の出力により切り替える切り替え回路を有することを特徴とする請求項1に記載の集積回路。   A switching circuit that switches a part or all of the output of the conversion circuit and a part or all of data input to the data input terminal and the address terminal according to an output of the clock detection circuit; The integrated circuit according to claim 1. 前記変換回路の出力の一部が前記集積回路の動作に関するパラメータを設定する信号であり、前記クロック検出回路が前記クロック信号を検出するまでは、前記データ入力端子および前記アドレス端子の一部または全部の端子状態に基づくデータにより前記パラメータを設定することを特徴とする請求項1に記載の集積回路。   A part of the output of the conversion circuit is a signal for setting a parameter relating to the operation of the integrated circuit, and part or all of the data input terminal and the address terminal until the clock detection circuit detects the clock signal. The integrated circuit according to claim 1, wherein the parameter is set by data based on a terminal state of the terminal. 前記クロック検出回路が前記クロック信号を検出するまで設定される前記パラメータは、前記データ入力端子および前記アドレス端子の一部または全部の端子に接続されている抵抗もしくはコンデンサの抵抗値もしくは容量値に基づいて設定されることを特徴とする請求項3に記載の集積回路。   The parameter set until the clock detection circuit detects the clock signal is based on a resistance value or a capacitance value of a resistor or a capacitor connected to a part or all of the data input terminal and the address terminal. The integrated circuit according to claim 3, wherein the integrated circuit is set as follows. 前記データはシリアルデータであり、前記変換回路はシリアル・パラレル変換機能を有することを特徴とする請求項1ないし4のいずれか1項に記載の集積回路。   5. The integrated circuit according to claim 1, wherein the data is serial data, and the conversion circuit has a serial / parallel conversion function.
JP2011034819A 2011-02-21 2011-02-21 Semiconductor device for switching power supply control Active JP5782740B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2011034819A JP5782740B2 (en) 2011-02-21 2011-02-21 Semiconductor device for switching power supply control

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011034819A JP5782740B2 (en) 2011-02-21 2011-02-21 Semiconductor device for switching power supply control

Publications (2)

Publication Number Publication Date
JP2012175789A true JP2012175789A (en) 2012-09-10
JP5782740B2 JP5782740B2 (en) 2015-09-24

Family

ID=46978159

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011034819A Active JP5782740B2 (en) 2011-02-21 2011-02-21 Semiconductor device for switching power supply control

Country Status (1)

Country Link
JP (1) JP5782740B2 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110945485A (en) * 2017-08-12 2020-03-31 国际商业机器公司 Efficient testing of direct memory address translation

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07322615A (en) * 1994-05-18 1995-12-08 Oki Electric Ind Co Ltd Multiple-output power supply device
US20010021051A1 (en) * 1999-12-29 2001-09-13 Samsung Electronics Co.,Ltd. Optical transmission system for compensating for transmission loss
JP2004032875A (en) * 2002-06-25 2004-01-29 Sony Corp Electronic equipment
JP2009183059A (en) * 2008-01-30 2009-08-13 Fuji Electric Device Technology Co Ltd Noise elimination circuit, signal transmission circuit using isolation transformer, and power converter

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07322615A (en) * 1994-05-18 1995-12-08 Oki Electric Ind Co Ltd Multiple-output power supply device
US20010021051A1 (en) * 1999-12-29 2001-09-13 Samsung Electronics Co.,Ltd. Optical transmission system for compensating for transmission loss
JP2004032875A (en) * 2002-06-25 2004-01-29 Sony Corp Electronic equipment
JP2009183059A (en) * 2008-01-30 2009-08-13 Fuji Electric Device Technology Co Ltd Noise elimination circuit, signal transmission circuit using isolation transformer, and power converter

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110945485A (en) * 2017-08-12 2020-03-31 国际商业机器公司 Efficient testing of direct memory address translation
CN110945485B (en) * 2017-08-12 2023-08-29 国际商业机器公司 Efficient testing of direct memory address translations

Also Published As

Publication number Publication date
JP5782740B2 (en) 2015-09-24

Similar Documents

Publication Publication Date Title
JP4745734B2 (en) System power supply device and operation control method thereof
JP5225876B2 (en) Power-on reset circuit
US20100171372A1 (en) Charge Pump Circuit and Voltage Converter Using the Same
JP2015128345A (en) Dc/dc converter, switching power supply device, and electronic equipment
WO2018057112A1 (en) Device and method to stabilize a supply voltage
JP2008283850A (en) Power supply circuit and power supply control method
US7187197B2 (en) Transmission line driver
EP2023486B1 (en) Cutoff frequency adjusting method, GmC filter circuit and semiconductor device
US20140354258A1 (en) Supply voltage circuit
JP5782740B2 (en) Semiconductor device for switching power supply control
KR20060125565A (en) Constant voltage power supply circuit and method of controlling the same
CN111095799A (en) Transmitter with power supply rejection
JP6699480B2 (en) Signal processor
JP5054441B2 (en) Regulator circuit
EP2847868B1 (en) Inverter-and-switched-capacitor-based squelch detector apparatus and method
US20130222309A1 (en) Motor drive circuit
US20130015822A1 (en) Multi-Purpose Power Management Apparatus, Power Path Control Circuit and Control Method Therefor
JP2010271765A (en) Power supply voltage control circuit
JP2021139665A (en) Current detection circuit and current detection system
JP2022148990A (en) shunt regulator
US8872564B2 (en) Semiconductor device
KR101184805B1 (en) Voltage down converter
JP2015061474A (en) Power control device and electronic apparatus
JP2008152690A (en) Power supply device
JP4400145B2 (en) Power supply

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20140114

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20141114

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20141125

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20141225

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20150623

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20150706

R150 Certificate of patent or registration of utility model

Ref document number: 5782740

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250