JP2012165343A - Transmission and reception system and signal transmission method - Google Patents

Transmission and reception system and signal transmission method Download PDF

Info

Publication number
JP2012165343A
JP2012165343A JP2011026299A JP2011026299A JP2012165343A JP 2012165343 A JP2012165343 A JP 2012165343A JP 2011026299 A JP2011026299 A JP 2011026299A JP 2011026299 A JP2011026299 A JP 2011026299A JP 2012165343 A JP2012165343 A JP 2012165343A
Authority
JP
Japan
Prior art keywords
signal
transmission
time slot
bit data
multiplexed
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2011026299A
Other languages
Japanese (ja)
Other versions
JP5487135B2 (en
Inventor
Shinya Mishima
信也 三嶋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2011026299A priority Critical patent/JP5487135B2/en
Publication of JP2012165343A publication Critical patent/JP2012165343A/en
Application granted granted Critical
Publication of JP5487135B2 publication Critical patent/JP5487135B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Time-Division Multiplex Systems (AREA)

Abstract

PROBLEM TO BE SOLVED: To provide a transmission and reception system capable of generating a multiple signal without changing a setting of a multiplex processing section even when a transmission capacity of a signal to be transmitted is different.SOLUTION: The transmission and reception system has a transmitter and a receiver. The transmitter comprises: a multiplex processing section; a modulation section; and a transmission section. The multiplex processing section has in advance a multiplex frame set by assuming a maximum transmission capacity to be required, and stores bit data on an input digital signal in a time slot set by the multiplex frame to generate a multiple signal. The modulation section extracts the bit data from the multiple signal. The modulation section modulates the data and transmits it from the transmission section. The receiver comprises: a receiving section; a demodulation section; and a separation processing section. The receiving section receives a signal from the transmitter. The demodulation section demodulates the signal, and stores the demodulated bit data in the time slot of the multiplex frame to generate a multiple signal. The separation processing section separates the multiple signal to each transmission path to output.

Description

本発明の実施形態は、映像及び音声等を多重したフレーム構造により伝送する送受信システム及びこのシステムで用いられる信号伝送方法に関する。   Embodiments described herein relate generally to a transmission / reception system that transmits a video and audio in a multiplexed frame structure and a signal transmission method used in this system.

G703規格(6.312Mデジタルインタフェース)に代表される、複数のデジタル伝送路を非同期のデジタル・ハイアラーキ網で伝送する送受信システムにおいて、その中核をなす多重化装置は、入力された信号を予め設定された多重フレームを用いて多重する。ここで、多重フレームとは、信号を多重する際のビットの並びを規定したものである。多重フレームをどのように構成するかが装置の作り易さ、簡素化など、さらには、開発ボリュームにつながると言っても過言ではない。   In a transmission / reception system typified by the G703 standard (6.312M digital interface) and transmitting a plurality of digital transmission lines via an asynchronous digital hierarchy network, the multiplexer that forms the core of the transmission / reception system is configured to set an input signal in advance. Multiplexing is performed using the multiple frames. Here, the multiplex frame defines a sequence of bits when signals are multiplexed. It is no exaggeration to say that how to compose multiple frames will lead to development volume, such as ease of device creation and simplification.

ところで、多重化装置が無線通信機能を有している場合、送受信システムで伝送されるデジタル信号の伝送容量毎にシンボルクロックが規定されている。多重化装置は、このシンボルクロックの範囲内で全ての必要なデータを多重・伝送しなければならない。例えば、多重化装置は、6.312Mデジタルインタフェース×N1、64Kデジタルインタフェース×N2及び打ち合わせ回線用データ×N3を受け取り(N1/N2/N3は任意の正数)、これらのデータと付加ビット等とをシンボルクロックの範囲内で多重し、多重した多重信号を出力する。送受信システムで伝送されるデジタル信号は上述のデータの多種の組み合わせとなるため、その伝送容量は複数存在する。多重化装置は各伝送容量に対応した多重フレームを利用して多重信号を作成するため、送受信システムには、伝送する信号の伝送容量に対応した多重化装置を用意する必要がある。   By the way, when the multiplexing device has a wireless communication function, a symbol clock is defined for each transmission capacity of a digital signal transmitted by the transmission / reception system. The multiplexing device must multiplex and transmit all necessary data within the range of this symbol clock. For example, the multiplexer receives 6.312M digital interface × N1, 64K digital interface × N2, and meeting line data × N3 (N1 / N2 / N3 is an arbitrary positive number), and these data, additional bits, etc. Are multiplexed within the range of the symbol clock, and a multiplexed multiplexed signal is output. Since digital signals transmitted by the transmission / reception system are various combinations of the above-described data, there are a plurality of transmission capacities. Since the multiplexing apparatus creates a multiplexed signal using a multiplexed frame corresponding to each transmission capacity, it is necessary to prepare a multiplexing apparatus corresponding to the transmission capacity of the signal to be transmitted in the transmission / reception system.

しかしながら、伝送する信号の伝送容量が異なる場合、新たな伝送容量に対応する多重化装置を用意しなければならず、開発費の高騰、種別増加による管理アップの要因になるという問題がある。仮に、上述の多重化処理をFPGA(Field Programmable Gate Array)により実行する場合であっても、異なる多重フレームに対応させようとすると、新たなデータをFPGAにダウンロードする必要があり、上述の問題は解決されない。   However, if the transmission capacities of the signals to be transmitted are different, a multiplexing device corresponding to a new transmission capacity must be prepared, which causes a problem of a rise in development costs and an increase in management due to an increase in types. Even if the above multiplexing process is executed by an FPGA (Field Programmable Gate Array), if it is attempted to support different multiplexed frames, it is necessary to download new data to the FPGA. It is not solved.

特開平10−257007号公報JP-A-10-257007

以上のように、従来では、伝送する信号の伝送容量毎に多重フレームが設定されるため、その伝送容量が異なる場合、新たな伝送容量に対応する多重化装置を用意しなければならず、開発費の高騰、種別増加による管理アップの要因になるという問題がある。   As described above, conventionally, a multiplex frame is set for each transmission capacity of a signal to be transmitted. Therefore, if the transmission capacity is different, a multiplexing device corresponding to a new transmission capacity must be prepared and developed. There is a problem that the cost increases and the management increases due to an increase in types.

そこで、目的は、伝送する信号の伝送容量が異なる場合であっても、装置自体の設定を変更することなく多重信号を生成することが可能な送受信システム及びこのシステムで用いられる信号伝送方法を提供することにある。   Therefore, an object is to provide a transmission / reception system capable of generating a multiplexed signal without changing the setting of the device itself even when the transmission capacity of the signal to be transmitted is different, and a signal transmission method used in this system There is to do.

実施形態によれば、送受信システムは、複数の伝送路からデジタル信号を受け取り、前記複数のデジタル信号を多重して出力する送信装置と、前記多重された信号を受信し、前記伝送路毎のデジタル信号に分離して出力する受信装置とを具備する。前記送信装置は、多重処理部、変調部及び送信部を備える。多重処理部は、要求される最大の伝送容量を想定してデジタル信号のビットデータを格納する第1のタイムスロットが設定される多重フレームを予め有し、前記複数のデジタル信号のビットデータを、前記設定された第1のタイムスロットのうち、前記複数のデジタル信号の伝送容量に応じて割り当てられた第1の割当タイムスロットへ格納して多重信号を作成する。変調部は、前記多重信号を受け取り、前記第1の割当タイムスロットに格納されたビットデータを抽出し、前記抽出したビットデータを予め設定された変調方式に基づいて変調信号に変換する。送信部は、前記変調部からの変調信号の周波数を送信周波数帯へ変換し、送信信号として送信する。前記受信装置は、受信部、復調部及び分離処理部を備える。受信部は、前記送信信号を受信し、前記送信信号の周波数を変換し、前記変調信号とする。復調部は、前記受信部からの変調信号を、前記変調方式に応じた復調方式で復調し、復調後のビットデータを、前記多重フレームの前記第1の割当タイムスロットに格納し、多重信号を作成する。分離処理部は、前記復調部からの多重信号を前記伝送路毎のデジタル信号に分離して出力する。   According to the embodiment, the transmission / reception system receives a digital signal from a plurality of transmission paths, multiplexes and outputs the plurality of digital signals, receives the multiplexed signal, and receives a digital signal for each transmission path. And a receiving device that separates the signal and outputs the signal. The transmission apparatus includes a multiprocessing unit, a modulation unit, and a transmission unit. The multiplex processing unit has in advance a multiplex frame in which a first time slot for storing bit data of a digital signal is set assuming a maximum required transmission capacity, and the bit data of the plurality of digital signals is Of the set first time slots, a multiplexed signal is created by storing in the first assigned time slot assigned according to the transmission capacity of the plurality of digital signals. The modulation unit receives the multiplexed signal, extracts bit data stored in the first assigned time slot, and converts the extracted bit data into a modulation signal based on a preset modulation scheme. The transmission unit converts the frequency of the modulation signal from the modulation unit into a transmission frequency band, and transmits it as a transmission signal. The receiving apparatus includes a receiving unit, a demodulating unit, and a separation processing unit. The receiving unit receives the transmission signal, converts the frequency of the transmission signal, and uses the modulated signal as the modulated signal. The demodulation unit demodulates the modulation signal from the reception unit by a demodulation method according to the modulation method, stores the demodulated bit data in the first assigned time slot of the multiplex frame, and create. The separation processing unit separates and outputs the multiplexed signal from the demodulation unit into a digital signal for each transmission path.

実施形態の送受信システムの機能構成を示すブロック図である。It is a block diagram which shows the function structure of the transmission / reception system of embodiment. 図1の多重処理部で設定される多重フレームの構成例を図である。It is a figure which shows the structural example of the multiplex frame set by the multiplex processing part of FIG. 図1の多重処理部で設定される多重フレームの構成例を図である。It is a figure which shows the structural example of the multiplex frame set by the multiplex processing part of FIG.

以下、実施の形態について、図面を参照して説明する。   Hereinafter, embodiments will be described with reference to the drawings.

図1は、本実施形態に係る送受信システムの機能構成を示すブロック図である。図1に示す送受信システムは、例えば、G703規格に代表される複数のデジタル伝送路からのデジタル信号を、非同期のデジタル・ハイアラーキ網で伝送する伝送システムである。送受信システムは、送信装置10及び受信装置20を具備する。送信装置10と受信装置20とは、デジタル・ハイアラーキ網により接続される。   FIG. 1 is a block diagram showing a functional configuration of a transmission / reception system according to this embodiment. The transmission / reception system shown in FIG. 1 is, for example, a transmission system that transmits digital signals from a plurality of digital transmission paths typified by the G703 standard over an asynchronous digital hierarchy network. The transmission / reception system includes a transmission device 10 and a reception device 20. The transmission device 10 and the reception device 20 are connected by a digital hierarchy network.

非同期の送信装置10は、6.312Mデジタルインタフェース伝送路(以下、伝送路と称する。)を最大16本収容できる構造を有している。なお、送信装置10に収容される伝送路の本数は、送受信システムを使用する状況に応じて変更可能である。   The asynchronous transmitter 10 has a structure that can accommodate a maximum of 16 312M digital interface transmission paths (hereinafter referred to as transmission paths). Note that the number of transmission paths accommodated in the transmission device 10 can be changed according to the situation in which the transmission / reception system is used.

送信装置10は、多重処理部11、変調部12及び送信部13を備える。   The transmission device 10 includes a multiplex processing unit 11, a modulation unit 12, and a transmission unit 13.

多重処理部11は、収容する伝送路からのデジタル信号を、図2及び図3に示す多重フレームに従って多重する。図2及び図3は、本実施形態に係る多重処理部11に予め記録される多重フレームの構成の例を示す模式図である。ここで、多重フレームとは、信号を多重する際のビットの並びを規定したものである。   The multiplex processing unit 11 multiplexes the digital signal from the accommodated transmission path according to the multiplex frame shown in FIGS. 2 and 3 are schematic diagrams illustrating an example of a configuration of a multiplex frame recorded in advance in the multiplex processing unit 11 according to the present embodiment. Here, the multiplex frame defines a sequence of bits when signals are multiplexed.

本実施形態に係る多重フレームは、伝送路が16本収容されることを想定して設定されている。図2に示すように、多重フレームは、8つのサブフレームにより1フレームを構成する。各サブフレームは、タイムスロット1−0,2−0,1−1,2−2,…,1−293,2−293と、タイムスロット1−S1,2−S1,…,1−S3,2−S3とからなる系列を8系列有する。タイムスロット1−0,1−1,1−2,…,1−293及びタイムスロット2−0,2−1,2−2,…,2−293には、それぞれ伝送路一本分のペイロードが格納可能である。タイムスロット1−S1〜1−S3及びタイムスロット2−S1〜2−S3は、付加ビットが格納される。ここで、ペイロードとは、伝送路により伝送されるデータ部分を示す。また、付加ビットには、例えば、スタッフ制御ビット及び同期ビットが含まれる。   The multiplex frame according to the present embodiment is set assuming that 16 transmission lines are accommodated. As shown in FIG. 2, the multiplexed frame constitutes one frame by eight subframes. Each subframe includes time slots 1-0, 2-0, 1-1, 2-2,..., 1-293, 2-293, and time slots 1-S1, 2-S1,. There are 8 series consisting of 2-S3. In each of the time slots 1-0, 1-1, 1-2,..., 1-293 and the time slots 2-0, 2-1, 2-2,. Can be stored. Additional bits are stored in the time slots 1-S1 to 1-S3 and the time slots 2-S1 to 2-S3. Here, the payload indicates a data portion transmitted through the transmission path. The additional bits include, for example, a stuff control bit and a synchronization bit.

なお、タイムスロット1−0,1−1,…,1−293及びタイムスロット2−0,2−1,…,2−293の数は、伝送路一本分の容量をビット換算した数よりも多く設定されている。これは、所望のスタッフ率に基づき、入力されるデジタル信号をスタッフ多重するためである。つまり、入力されるデジタル信号より多めの伝送容量となるので、データとして無効のデータを挿入する必要がある。その役割を担うのがスタッフビットである。つまり、スタッフビットとは、伝送路毎のデジタル信号の伝送速度の違いを調整するためのものである。また、伝送路1本当たりのスタッフ率も、伝送容量の増減に係らず常に一定となるように予め設定されている。なお、そのタイムスロットに格納されたペイロードがスタッフビットであるか否かはスタッフ制御ビットにより指示される。   The number of time slots 1-0, 1-1,..., 1-293 and time slots 2-0, 2-1,..., 2-293 is based on the number of bits for the capacity of one transmission line. There are also many settings. This is because the input digital signal is stuff-multiplexed based on the desired stuff ratio. That is, since the transmission capacity is larger than the input digital signal, it is necessary to insert invalid data as data. The staff bit plays that role. That is, the stuff bit is for adjusting the difference in the transmission speed of the digital signal for each transmission path. The staff rate per transmission line is also set in advance so as to be always constant regardless of increase or decrease in transmission capacity. Whether or not the payload stored in the time slot is a stuff bit is indicated by the stuff control bit.

また、多重フレームにおいては、送受信システムで伝送されるデジタル信号の伝送容量に応じて、ペイロード又は付加ビットを格納するタイムスロットの位置が予め設定されている。例えば、送受信システムで伝送されるデジタル信号の伝送容量が伝送路1本分に相当するとき、ペイロードは、多重フレーム内の系列1のタイムスロット1−0,1−1,1−2,…,1−293へ格納され、伝送容量が増加するに従い、格納可能なタイムスロット1−0,1−1,1−2,…,1−293の系列数が増加する。このとき、付加ビットは、多重フレーム内の系列1のタイムスロット1−S1〜1−S3へ格納され、伝送容量が増加するに従い、格納可能なタイムスロット1−S1〜1−S3の系列数が増加する。   In addition, in the multiplex frame, the position of the time slot for storing the payload or additional bits is set in advance according to the transmission capacity of the digital signal transmitted by the transmission / reception system. For example, when the transmission capacity of a digital signal transmitted by the transmission / reception system corresponds to one transmission line, the payload is the time slot 1-0, 1-1, 1-2,. As the transmission capacity increases, the number of storable time slots 1-0, 1-1, 1-2,..., 1-293 increases. At this time, the additional bits are stored in time slots 1-S1 to 1-S3 of sequence 1 in the multiplex frame, and the number of sequences of storable time slots 1-S1 to 1-S3 increases as the transmission capacity increases. To increase.

また、収容する伝送路の本数が9本分に相当するとき、ペイロードは、多重フレーム内の系列1から系列8のタイムスロット1−0,1−1,1−2,…,1−293に加え、系列1のタイムスロット2−0,2−1,2−2,…,2−293へ格納され、伝送容量が増加するに従い、格納可能なタイムスロット2−0,2−1,2−2,…,2−293の系列数が増加する。このとき、付加ビットは、多重フレーム内の系列1から系列8のタイムスロット1−S1〜1−S3に加え、系列1のタイムスロット2−S1〜2−S3へ格納され、伝送容量が増加するに従い、格納可能なタイムスロット2−S1〜2−S3の系列数が増加する。   Also, when the number of accommodated transmission lines is equivalent to nine, the payload is transferred from time series 1 to time series 1-0, 1-1, 1-2,. In addition, the time slot 2-0, 2-1, 2-2, which can be stored in the time slot 2-0, 2-1, 2-2,. 2,..., 2-293 increase the number of series. At this time, the additional bits are stored in the time slots 2-S1 to 2-S3 of the sequence 1 in addition to the time slots 1 to S1 to 1-S3 of the sequence 1 to the sequence 8 in the multiplex frame, thereby increasing the transmission capacity. Accordingly, the number of time slots 2-S1 to 2-S3 that can be stored increases.

多重処理部11は、タイムスロット1−0,2−0,1−1,2−2,…,1−293,2−293及びタイムスロット1−S1,2−S1,…,1−S3,2−S3のうち、送受信システムで伝送されるデジタル信号の伝送容量に応じたタイムスロットにペイロード及び付加ビットを格納し、多重信号を作成する。多重処理部11は、作成した多重信号を変調部12へ出力する。なお、送受信システムで伝送されるデジタル信号の伝送容量は、送受信システムの使用開始前に決定されるものとする。以下では、使用開始前に決定された伝送容量を、設定容量と称する。   The multiprocessing unit 11 includes time slots 1-0, 2-0, 1-1, 2-2,..., 1-293, 2-293 and time slots 1-S1, 2-S1,. In 2-S3, the payload and additional bits are stored in a time slot corresponding to the transmission capacity of the digital signal transmitted by the transmission / reception system, and a multiplexed signal is created. The multiplex processing unit 11 outputs the generated multiplexed signal to the modulation unit 12. It is assumed that the transmission capacity of the digital signal transmitted by the transmission / reception system is determined before the use of the transmission / reception system is started. Hereinafter, the transmission capacity determined before the start of use is referred to as a set capacity.

変調部12は、多重処理部11から多重信号を受け取り、設定容量に応じたタイムスロットで格納されたペイロード及び付加ビットを抽出する。変調部12は、抽出したペイロード及び付加ビットを予め設定された変調方式で変調し、変調信号を送信部13へ出力する。なお、予め設定された変調方式には、128QAM、16QAM及び4PSK等がある。   The modulator 12 receives the multiplexed signal from the multiplexing processor 11 and extracts the payload and additional bits stored in the time slot corresponding to the set capacity. The modulation unit 12 modulates the extracted payload and additional bits using a preset modulation scheme, and outputs a modulated signal to the transmission unit 13. Note that there are 128QAM, 16QAM, 4PSK and the like as preset modulation schemes.

送信部13は、変調部12からの変調信号を、送信周波数帯の送信信号に変換する。そして、送信部13は、送信信号の電力を増幅し、外部へ送信する。   The transmission unit 13 converts the modulation signal from the modulation unit 12 into a transmission signal in the transmission frequency band. And the transmission part 13 amplifies the electric power of a transmission signal, and transmits outside.

図1に示す受信装置20は、受信部21、復調部22及び分離処理部23を備える。   The receiving device 20 illustrated in FIG. 1 includes a receiving unit 21, a demodulating unit 22, and a separation processing unit 23.

受信部21は、送信装置10から送信された送信信号を受信し、その電力を増幅する。受信部21は、増幅した信号を中間周波数帯のIF(Intermediate Frequency)信号に変換するそして、受信部21は、そのIF信号を復調部22へ出力する。   The receiving unit 21 receives the transmission signal transmitted from the transmission device 10 and amplifies the power. The receiving unit 21 converts the amplified signal into an intermediate frequency (IF) signal in the intermediate frequency band, and the receiving unit 21 outputs the IF signal to the demodulating unit 22.

復調部22は、受信部21からのIF信号を、変調部での変調方式に対応した復調方式で復調する。このとき、復調部22は、図2及び図3に示す多重フレームを利用し、復調したビットデータを、設定容量に応じたタイムスロットに格納する。そして、復調部22は、復調したビットデータを格納した後の多重信号を分離処理部23へ出力する。   The demodulator 22 demodulates the IF signal from the receiver 21 by a demodulation method corresponding to the modulation method in the modulator. At this time, the demodulating unit 22 stores the demodulated bit data in a time slot corresponding to the set capacity by using the multiplexed frame shown in FIGS. Then, the demodulation unit 22 outputs the multiplexed signal after storing the demodulated bit data to the separation processing unit 23.

分離処理部23は、復調部22からの多重信号を、受信装置20に収容される伝送路の本数に応じて分離する。このとき、分離処理部23は、付加ビット中のスタッフ制御ビットに基づいて、所定のタイムスロットに格納されたペイロードがスタッフビットであるか否かを判断し、分離したそれぞれの信号を6.312Mのデジタル信号に変換する。分離処理部23は、6.312Mのデジタル信号を収容する各伝送路へ出力する。   The separation processing unit 23 separates the multiplexed signal from the demodulation unit 22 according to the number of transmission lines accommodated in the reception device 20. At this time, the separation processing unit 23 determines whether or not the payload stored in the predetermined time slot is a stuff bit based on the stuff control bit in the additional bit, and each separated signal is obtained as 6.31M. Convert to a digital signal. The separation processing unit 23 outputs the digital signal of 6.312M to each transmission path that accommodates the digital signal.

次に、以上のように構成された送受信システムの動作を、送信装置10及び受信装置20それぞれに4本の伝送路が収容される場合を例に説明する。   Next, the operation of the transmission / reception system configured as described above will be described using an example in which four transmission paths are accommodated in each of the transmission device 10 and the reception device 20.

多重処理部11は、6.312M×4のデジタル信号を受けると、系列1から系列4のタイムスロット1−0,1−1,1−2,…,1−293にペイロードを格納し、系列1から系列4のタイムスロット1−S1〜1−S3に付加ビットを格納する。このとき、例えば、サブフレーム2における系列1のタイムスロット1−S1にスタッフ制御ビットが格納されるとし、系列1のタイムスロット1−2にスタッフビットが格納されるとする。このスタッフ制御ビットにより、系列1のタイムスロット1−2に格納されたペイロードがスタッフビットであるか否かが制御される。なお、本実施例では、スタッフ制御ビットは1ビットを用いているが、系列毎に複数且つ奇数個のスタッフ制御ビットが格納され、数の多い一方の制御が採用されるようにしてもよい。この場合、通信が不安定になった場合でもスタッフ制御ビットを読み取ることが可能となる。多重処理部11は、上記のようにペイロード及び付加ビットを格納した多重信号を変調部12へ出力する。   When receiving the 6.312M × 4 digital signal, the multiplex processing unit 11 stores the payload in the time slots 1-0, 1-1, 1-2,. The additional bits are stored in time slots 1-S1 to 1-S3 of 1 to series 4. At this time, for example, it is assumed that stuff control bits are stored in time slot 1-S1 of sequence 1 in subframe 2, and stuff bits are stored in time slot 1-2 of sequence 1. This stuff control bit controls whether or not the payload stored in the time slot 1-2 of the series 1 is a stuff bit. In this embodiment, one stuff control bit is used. However, a plurality of odd-numbered stuff control bits may be stored for each series, and one control having a larger number may be employed. In this case, the stuff control bit can be read even when the communication becomes unstable. The multiplex processing unit 11 outputs the multiplexed signal storing the payload and additional bits as described above to the modulation unit 12.

変調部12は、設定容量が伝送路4本分に相当する6.312M×4であるため、系列1から系列4のタイムスロット1−0,1−1,1−2,…,1−293からペイロードを抽出し、系列1から系列4のタイムスロット1−S1〜1−S3から付加ビットを抽出する。変調部12は、抽出したペイロード及び付加ビットを変調し、変調信号を送信部13へ出力する。   The modulation unit 12 has a set capacity of 6.312M × 4 corresponding to four transmission lines, so that the time slots 1-0, 1-1, 1-2,. And the additional bits are extracted from time slots 1-S1 to 1-S3 of series 1 to series 4. The modulation unit 12 modulates the extracted payload and additional bits and outputs a modulated signal to the transmission unit 13.

送信部13は、変調部12からの変調信号を無線信号に変換し、外部へ送信する。   The transmission unit 13 converts the modulation signal from the modulation unit 12 into a radio signal and transmits it to the outside.

受信装置20は、送信装置10からの無線信号を受信する。受信部21は、無線信号をIF信号に変換し、復調部22へ出力する。   The receiving device 20 receives a radio signal from the transmitting device 10. The reception unit 21 converts the radio signal into an IF signal and outputs the IF signal to the demodulation unit 22.

復調部22は、受信部21からのIF信号を復調する。復調部22は、復調したビットデータのうち、ペイロードに該当するビットを系列1から系列4のタイムスロット1−0,1−1,1−2,…,1−293へ格納し、付加ビットに該当するビットを系列1から系列4のタイムスロット1−S1〜1−S3へ格納する。復調部22は、ペイロード及び付加ビットを格納した多重信号を分離処理部23へ出力する。   The demodulator 22 demodulates the IF signal from the receiver 21. The demodulator 22 stores the bits corresponding to the payload in the demodulated bit data in the time slots 1-0, 1-1, 1-2,... The corresponding bit is stored in time slot 1-S1 to 1-S3 of series 1 to series 4. The demodulation unit 22 outputs the multiplexed signal storing the payload and additional bits to the separation processing unit 23.

分離処理部23は、系列1から系列4のタイムスロット1−0,1−1,1−2,…,1−293にペイロードが格納され、系列1から系列4のタイムスロット1−S1〜1−S3に付加ビットが格納されている場合、多重信号を各系列に応じた4つの信号に分離する。分離処理部23は、サブフレーム2における系列1のタイムスロット1−S1に格納されたスタッフ制御ビットに基づいて、系列1のタイムスロット1−2に格納されたペイロードがスタッフビットであるか否かを判断する。分離処理部23は、スタッフビットの存在を考慮して、4つの信号それぞれを6.312Mのデジタル信号に変換し、それぞれの伝送路にこの信号を出力する。   The separation processing unit 23 stores payloads in time slots 1-0, 1-1, 1-2,..., 1-293 of the series 1 to the series 4, and the time slots 1-S1 to 1 of the series 1 to the series 4 When additional bits are stored in S3, the multiplexed signal is separated into four signals corresponding to each series. Based on the stuff control bit stored in time slot 1-S1 of sequence 1 in subframe 2, separation processing unit 23 determines whether the payload stored in time slot 1-2 of sequence 1 is a stuff bit. Judging. The separation processing unit 23 considers the presence of the stuff bit, converts each of the four signals into a 6.312M digital signal, and outputs this signal to each transmission path.

以上のように、上記実施形態では、要求される最大の伝送容量を伝送可能な多重フレームを予め設定する。そして、送受信システムで伝送される信号の伝送容量に基づいて、多重フレームにおける必要な領域を使用し、多重信号を作成するようにしている。これにより、多重フレームの構成を変えることなく、任意の伝送容量に対応することが可能となる。   As described above, in the above embodiment, a multiplex frame capable of transmitting the required maximum transmission capacity is set in advance. Then, based on the transmission capacity of the signal transmitted by the transmission / reception system, a necessary signal in the multiplexed frame is used to create a multiplexed signal. As a result, it is possible to cope with an arbitrary transmission capacity without changing the configuration of the multiplexed frame.

また、上記実施形態では、伝送路1本当たりのスタッフ率が、伝送容量の増減に係らず常に一定となるように多重フレームを設計している。そのため、伝送容量の増減があった場合でも、多重フレームにおける格納領域が変化するだけで、多重フレーム自体は変更する必要がない。つまり、一つの多重フレームで任意の伝送容量に対応することが可能となる。   In the above embodiment, the multiplex frame is designed so that the stuff rate per transmission line is always constant regardless of the increase or decrease of the transmission capacity. Therefore, even when the transmission capacity increases or decreases, the storage area in the multiplex frame only changes, and the multiplex frame itself does not need to be changed. That is, it is possible to cope with an arbitrary transmission capacity with one multiplex frame.

したがって、本実施形態に係る送受信システムによれば、送受信システムで伝送されるデジタル信号の伝送容量が異なる場合であっても、装置自体の設定を変更することなく多重信号を生成することができる。   Therefore, according to the transmission / reception system according to the present embodiment, a multiplexed signal can be generated without changing the setting of the apparatus itself even when the transmission capacity of the digital signal transmitted by the transmission / reception system is different.

なお、本実施形態では、送受信システムが複数本の6.312Mデジタルインタフェース伝送路を収容する場合を例に説明したが、これに限定される訳ではない。例えば、送受信システムは、複数本の64Kデジタルインタフェース伝送路を含んでいても構わない。このとき、多重処理部11は、64Kデジタルインタフェース伝送路により伝送される音声データを付加ビットとして多重する。また、付加ビットには、音声データ用のスタッフ制御ビットが含まれる。   In the present embodiment, the case where the transmission / reception system accommodates a plurality of 6.31M digital interface transmission lines has been described as an example, but the present invention is not limited to this. For example, the transmission / reception system may include a plurality of 64K digital interface transmission paths. At this time, the multiplex processing unit 11 multiplexes the audio data transmitted through the 64K digital interface transmission path as additional bits. The additional bits include stuff control bits for audio data.

また、本実施形態では、16本の6.312Mデジタルインタフェース伝送路を、要求される最大の収容数(伝送容量)として多重フレームを構築したが、伝送路の本数は16本に限定される訳ではない。送受信システムで要求される最大の伝送容量であるならば、16本以外であっても構わない。   In the present embodiment, a multiplex frame is constructed with 16 6.312M digital interface transmission lines as the maximum required number (transmission capacity). However, the number of transmission lines is limited to 16. is not. As long as it is the maximum transmission capacity required in the transmission / reception system, it may be other than 16.

本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれると同様に、特許請求の範囲に記載された発明とその均等の範囲に含まれるものである。   Although several embodiments of the present invention have been described, these embodiments are presented by way of example and are not intended to limit the scope of the invention. These embodiments can be implemented in various other forms, and various omissions, replacements, and changes can be made without departing from the spirit of the invention. These embodiments and their modifications are included in the scope and gist of the invention, and are also included in the invention described in the claims and the equivalents thereof.

10…送信装置
11…多重処理部
12…変調部
13…送信部
20…受信装置
21…受信部
22…復調部
23…分離処理部
DESCRIPTION OF SYMBOLS 10 ... Transmission apparatus 11 ... Multiplexing process part 12 ... Modulation part 13 ... Transmission part 20 ... Reception apparatus 21 ... Reception part 22 ... Demodulation part 23 ... Separation processing part

Claims (5)

複数の伝送路からデジタル信号を受け取り、前記複数のデジタル信号を多重して出力する送信装置と、
前記多重された信号を受信し、前記伝送路毎のデジタル信号に分離して出力する受信装置と
を具備し、
前記送信装置は、
デジタル信号のビットデータを格納する第1のタイムスロットが設定される多重フレームを予め有し、前記複数のデジタル信号のビットデータを、前記設定された第1のタイムスロットのうち、前記複数のデジタル信号の伝送容量に応じて割り当てられた第1の割当タイムスロットへ格納して多重信号を作成する多重処理部と、
前記多重信号を受け取り、前記第1の割当タイムスロットに格納されたビットデータを抽出し、前記抽出したビットデータを予め設定された変調方式に基づいて変調信号に変換する変調部と、
前記変調部からの変調信号の周波数を送信周波数帯へ変換し、送信信号として送信する送信部と
を備え、
前記受信装置は、
前記送信信号を受信し、前記送信信号の周波数を変換し、前記変調信号とする受信部と、
前記受信部からの変調信号を、前記変調方式に応じた復調方式で復調し、復調後のビットデータを、前記多重フレームの前記第1の割当タイムスロットに格納し、多重信号を作成する復調部と、
前記復調部からの多重信号を前記伝送路毎のデジタル信号に分離して出力する分離部と
を備えることを特徴とする送受信システム。
A transmission device that receives digital signals from a plurality of transmission paths, multiplexes and outputs the plurality of digital signals;
A receiver that receives the multiplexed signal and separates and outputs the digital signal for each transmission path;
The transmitter is
A plurality of frames in which a first time slot for storing bit data of a digital signal is set in advance, and the bit data of the plurality of digital signals is converted into the plurality of digital signals among the set first time slots. A multiplex processing unit that creates a multiplexed signal by storing in a first allocated time slot allocated according to the transmission capacity of the signal;
A modulation unit that receives the multiplexed signal, extracts bit data stored in the first allocation time slot, and converts the extracted bit data into a modulation signal based on a preset modulation scheme;
A transmission unit that converts the frequency of the modulation signal from the modulation unit to a transmission frequency band and transmits the transmission signal as a transmission signal;
The receiving device is:
A receiving unit that receives the transmission signal, converts a frequency of the transmission signal, and sets the modulated signal;
A demodulator that demodulates the modulated signal from the receiver by a demodulation method corresponding to the modulation method, stores the demodulated bit data in the first assigned time slot of the multiplex frame, and creates a multiplex signal When,
A transmission / reception system comprising: a demultiplexing unit that demultiplexes and outputs a multiplexed signal from the demodulation unit into a digital signal for each transmission path.
前記多重フレームは、付加ビットを格納する第2のタイムスロットがさらに設定され、
前記多重処理部は、前記付加ビットを、前記設定された第2のタイムスロットのうち、前記複数のデジタル信号の伝送容量に応じて割り当てられた第2の割当タイムスロットへ格納して前記多重信号を作成し、
前記変調部は、前記多重信号を受け取り、前記第2の割当タイムスロットに格納された付加ビットをさらに抽出し、前記抽出したビットデータ及び付加ビットを予め設定された変調方式に基づいて変調信号に変換し、
前記復調部は、前記受信部からの変調信号を、前記復調方式で復調し、復調後のビットデータを前記多重フレームの前記第1の割当タイムスロットに格納し、復調後の付加ビットを前記多重フレームの前記第2の割当タイムスロットに格納して多重信号を作成し、
前記分離部は、前記復調部からの多重信号を前記伝送路毎に分離し、前記伝送路毎に、前記ビットデータを前記付加ビットに基づいて処理した後、デジタル信号として出力することを特徴とする請求項1記載の送受信システム。
The multiple frame is further set with a second time slot for storing additional bits,
The multiplex processing unit stores the additional bits in a second assigned time slot assigned according to a transmission capacity of the plurality of digital signals among the set second time slots, and stores the multiplexed signal. Create
The modulation unit receives the multiplexed signal, further extracts additional bits stored in the second allocation time slot, and converts the extracted bit data and additional bits into a modulation signal based on a preset modulation scheme. Converted,
The demodulator demodulates the modulated signal from the receiver by the demodulation method, stores demodulated bit data in the first assigned time slot of the multiplexed frame, and adds the demodulated additional bits to the multiplexed Storing in the second assigned time slot of the frame to create a multiplexed signal;
The demultiplexing unit demultiplexes the multiplexed signal from the demodulation unit for each transmission path, processes the bit data based on the additional bits for each transmission path, and outputs the digital signal as a digital signal. The transmission / reception system according to claim 1.
前記付加ビットは、前記設定された第1のタイムスロットのうち、予め指定された指定タイムスロットに格納されたビットデータがスタッフビットであるか否かを示すスタッフ制御ビットを含むことを特徴とする請求項2記載の送受信システム。   The additional bit includes a stuff control bit indicating whether or not bit data stored in a designated time slot designated in advance among the set first time slots is a stuff bit. The transmission / reception system according to claim 2. 前記デジタル信号には、音声信号が含まれ、
前記付加ビットは、音声ビットデータを含むことを特徴とする請求項2記載の送受信システム。
The digital signal includes an audio signal,
The transmission / reception system according to claim 2, wherein the additional bits include audio bit data.
複数の伝送路からデジタル信号を受け取り、前記複数のデジタル信号を多重して出力する送信装置と、前記多重された信号を受信し、前記伝送路毎のデジタル信号に分離して出力する受信装置とを具備する送受信システムで用いられる信号伝送方法であって、
デジタル信号のビットデータを格納する第1のタイムスロットが設定される多重フレームを予め有し、
前記複数のデジタル信号のビットデータを、前記設定された第1のタイムスロットのうち、前記複数のデジタル信号の伝送容量に応じて割り当てられた第1の割当タイムスロットへ格納して多重信号を作成し、
前記多重信号のうち、前記第1の割当タイムスロットに格納されたビットデータを抽出し、
前記抽出したビットデータを予め設定された変調方式に基づいて変調信号に変換し、
前記変調信号の周波数を送信周波数帯へ変換して送信信号として送信し、
前記送信信号を受信し、
前記受信した送信信号の周波数を変換して前記変調信号とし、
前記周波数変換後の変調信号を、前記変調方式に応じた復調方式で復調し、
前記復調後のビットデータを、前記多重フレームの前記第1の割当タイムスロットに格納して多重信号を作成し、
前記多重信号を前記伝送路毎のデジタル信号に分離して出力することを特徴とする信号伝送方法。
A transmission device that receives digital signals from a plurality of transmission paths, multiplexes and outputs the plurality of digital signals, and a reception apparatus that receives the multiplexed signals and separates and outputs the digital signals for each transmission path; A signal transmission method used in a transmission / reception system comprising:
It has in advance a multiplex frame in which a first time slot for storing bit data of a digital signal is set,
The bit data of the plurality of digital signals is stored in the first assigned time slot assigned according to the transmission capacity of the plurality of digital signals among the set first time slots to create a multiplexed signal. And
Extracting bit data stored in the first assigned time slot from the multiplexed signal;
The extracted bit data is converted into a modulation signal based on a preset modulation method,
The frequency of the modulated signal is converted to a transmission frequency band and transmitted as a transmission signal,
Receiving the transmission signal;
The frequency of the received transmission signal is converted into the modulated signal,
Demodulate the modulated signal after the frequency conversion by a demodulation method according to the modulation method,
Storing the demodulated bit data in the first allocated time slot of the multiplex frame to create a multiplex signal;
A signal transmission method, wherein the multiplexed signal is separated into a digital signal for each transmission path and output.
JP2011026299A 2011-02-09 2011-02-09 Transmission / reception system and signal transmission method Active JP5487135B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2011026299A JP5487135B2 (en) 2011-02-09 2011-02-09 Transmission / reception system and signal transmission method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011026299A JP5487135B2 (en) 2011-02-09 2011-02-09 Transmission / reception system and signal transmission method

Publications (2)

Publication Number Publication Date
JP2012165343A true JP2012165343A (en) 2012-08-30
JP5487135B2 JP5487135B2 (en) 2014-05-07

Family

ID=46844269

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011026299A Active JP5487135B2 (en) 2011-02-09 2011-02-09 Transmission / reception system and signal transmission method

Country Status (1)

Country Link
JP (1) JP5487135B2 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017519449A (en) * 2014-08-13 2017-07-13 メタマコ テクノロジー エルピーMetamako Technology Lp Low latency switching apparatus and method

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017519449A (en) * 2014-08-13 2017-07-13 メタマコ テクノロジー エルピーMetamako Technology Lp Low latency switching apparatus and method
US10630608B2 (en) 2014-08-13 2020-04-21 Metamako Technology Lp Apparatus and method for low latency switching
US11228538B2 (en) 2014-08-13 2022-01-18 Arista Networks, Inc. Apparatus and method for low latency switching

Also Published As

Publication number Publication date
JP5487135B2 (en) 2014-05-07

Similar Documents

Publication Publication Date Title
US20210120428A1 (en) Data Channel Sending and Receiving Methods, Network Device, and Terminal
EP2501194B1 (en) Wireless communication system, mobile station device, and wireless reception method
JP5735683B2 (en) COMMUNICATION DEVICE, CONTROL INFORMATION TRANSMITTING METHOD, AND INTEGRATED CIRCUIT
US11929953B2 (en) Transmitting apparatus, receiving apparatus and methods thereof
CN107005564B (en) A kind of information transferring method, equipment and system
CN109873692B (en) Reception method and reception LSI
CN101682445B (en) System and method for scheduling and transferring data through a transmission system
JP2014187702A (en) Terminal apparatus, communication method and integrated circuit
CN106105351B (en) Terminal device, base station device, and integrated circuit
WO2012027565A1 (en) Methods and apparatus for control and traffic signaling in wireless microphone transmission systems
JP7398874B2 (en) Communication device and its communication method, information processing device and its control method, and program
JP2009267988A (en) Base station, mobile station and frequency-division multiplex communication method
KR20150067751A (en) Method for transceiving control information, and apparatus for same
JP5487135B2 (en) Transmission / reception system and signal transmission method
JP2018536313A (en) Robust wireless radio transmission
US9166767B2 (en) Apparatus and method for transmitting and receiving control information in a broadband wireless communication system using half frequency division duplex
JP2019047485A (en) Transmission device, transmission method, reception device, and reception method
KR101235831B1 (en) Apparatus and method for transmitting/receiving data in a communication system
JP4495617B2 (en) Communication apparatus and communication method
CN108023667B (en) Transmission control method and device
JP6297293B2 (en) Radio apparatus, radio control apparatus, and communication control method
CN103905142A (en) Method of demodulating downlink sub frames and equipment
JP2005244328A (en) Wireless transmitter and transmitting method
EP3681118A1 (en) Transmission device, transmission method, reception device, and reception method
CN116405103A (en) Data transmission method and device based on channel bundling and storage medium

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20130225

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20131205

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20131212

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20131219

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20131226

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20140109

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20140116

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140128

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140224

R151 Written notification of patent or utility model registration

Ref document number: 5487135

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151