JP2012151907A - Video server - Google Patents

Video server Download PDF

Info

Publication number
JP2012151907A
JP2012151907A JP2012109969A JP2012109969A JP2012151907A JP 2012151907 A JP2012151907 A JP 2012151907A JP 2012109969 A JP2012109969 A JP 2012109969A JP 2012109969 A JP2012109969 A JP 2012109969A JP 2012151907 A JP2012151907 A JP 2012151907A
Authority
JP
Japan
Prior art keywords
unit
memory
video
concentrator
units
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2012109969A
Other languages
Japanese (ja)
Other versions
JP5472948B2 (en
Inventor
Kiyotaka Tsuji
清高 辻
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2012109969A priority Critical patent/JP5472948B2/en
Publication of JP2012151907A publication Critical patent/JP2012151907A/en
Application granted granted Critical
Publication of JP5472948B2 publication Critical patent/JP5472948B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Abstract

PROBLEM TO BE SOLVED: To provide a video server that has improved processing performance and extensibility by accelerating internal information transmission.SOLUTION: A synchronizing signal input 8 has a timing of 33 milliseconds that is a basic period of image data. Time slots whose number is equal to a maximum number of memory units are generated, and a necessary number of the memory units is set in an initial apparatus setup. On the basis of the set number, a sending control unit 3d enables time slots for a set number of memory substrates from a smallest number thereof, and one time slot is assigned to each memory unit. Each memory unit individually transfers a packet in this time slot. This enables packet transfer without causing congestion to occur in each of a layer-2 switch 4a in a line concentration part 4 and a layer-2 switch 5a in a main control unit 5.

Description

この発明は、放送局などに設置されるビデオサーバに関する。   The present invention relates to a video server installed in a broadcasting station or the like.

放送局や映像配信システムなどにおいては、編集後あるいは収録したままの画像データを保存するためにビデオサーバが設置される(特許文献1,2を参照)。ビデオサーバは既存のアーキテクチャに基づくコンピュータを拡張し、メモリの大容量化やCPU(Central Processing Unit)の高速化などを図った専用のサーバ装置である。よって現状では既存のアーキテクチャの枠内にとどまり、拡張性に限界がある。例えば既存のビデオサーバの内部バスは128ビットパラレルバスを基礎とする独自の仕様であることが多く、種々のノイズの影響で信号の高速化に限界が生じている。また共有バス使用である場合にはバスの電気的負荷にも制限があり、システムの拡張性がますます制限される。さらに、スロットに挿入されるメモリなどの基板ごとに独自プロトコルを設計する必要があり、プロトコル開発の設計期間が長期化するという不具合もある。   In broadcast stations, video distribution systems, and the like, a video server is installed to store image data after editing or as recorded (see Patent Documents 1 and 2). The video server is a dedicated server device that expands a computer based on the existing architecture to increase the memory capacity and speed up the CPU (Central Processing Unit). Therefore, at present, it remains within the framework of the existing architecture, and its scalability is limited. For example, the internal bus of an existing video server often has a unique specification based on a 128-bit parallel bus, and there is a limit in speeding up signals due to various noises. Also, when using a shared bus, there is a limit to the electrical load on the bus, which further limits the scalability of the system. Furthermore, it is necessary to design a unique protocol for each board such as a memory inserted into the slot, which causes a problem that the design period of protocol development is prolonged.

すなわち、既存のビデオサーバにおける内部制御方式は、ベンダごとに独自の方式が採用されていたり、またシリアル伝送などの低速の伝送方式であったりすることが多い。装置内部のデータ伝送速度が低速であると処理のパフォーマンスが劣化し、拡張性が頭打ちになる。さらに近年ではビデオサーバもIP(Internet Protocol)ネットワークに接続されることが多くなってきており、内部制御方式に独自の方式が採られている場合にはプロトコル変換処理が必要となることから、レスポンスがますます低下する。   In other words, the internal control method in the existing video server often adopts a unique method for each vendor or is a low-speed transmission method such as serial transmission. If the data transmission speed inside the apparatus is low, the processing performance deteriorates and the scalability reaches its peak. Furthermore, in recent years, video servers are often connected to IP (Internet Protocol) networks, and protocol conversion processing is required when a unique method is adopted as the internal control method. Will be increasingly reduced.

特開2001−186411号公報JP 2001-186411 A 特開2008−59096号公報JP 2008-59096 A

以上述べたように既存のビデオサーバはその拡張性に限界があり、プロトコル開発に要する期間も長期化しがちなことから何らかの対処が望まれている。また、ビデオ素材は既存のフィルムベース、あるいはテープ媒体での受け渡しからデータファイルの形態で受け渡されるようになりつつあり、このような形態に対応できるようにするための技術開発が待たれている。
この発明は上記事情によりなされたもので、その目的は、装置内部におけるデータ伝達を高速化し、処理パフォーマンスの向上と拡張性の向上を図ったビデオサーバを提供することにある。
As described above, existing video servers are limited in their extensibility, and the period required for protocol development tends to be prolonged. In addition, video materials are being transferred in the form of data files from existing film-based or tape media transfers, and technical development to support such formats is awaited. .
The present invention has been made in view of the above circumstances, and an object of the present invention is to provide a video server that speeds up data transmission inside the apparatus and improves processing performance and expandability.

上記目的を達成するためにこの発明の一態様によれば、ビデオデータファイルが入力されるインタフェース部と、前記入力されたビデオデータファイルを記憶する複数のメモリユニットと、前記複数のメモリユニットからの出力を集線する集線部と、この集線部を介して前記メモリユニットから読み出されたビデオデータをデコードしてビデオ信号を出力する複数のデコーダ部と、前記集線部と前記複数のデコード部との間の信号経路をスイッチングするスイッチ部と、前記インタフェース部と、前記複数のメモリユニットと、前記集線部と、前記スイッチ部と、前記デコーダ部との間でのデータ伝送を、標準化された汎用LAN(Local Area Network)上のパケット伝送で媒介するデータ通信手段と、前記複数のメモリユニットごとに読み出しスロットを生成し、各メモリユニットごとの読み出しスロットにおいて当該メモリユニットに記憶されたデータパケットを前記集線部に転送するタイミング制御手段とを具備することを特徴とするビデオサーバが提供される。   In order to achieve the above object, according to one aspect of the present invention, an interface unit to which a video data file is input, a plurality of memory units for storing the input video data file, and a plurality of memory units from the plurality of memory units. A concentrating section for concentrating outputs, a plurality of decoder sections for decoding video data read from the memory unit via the concentrating section and outputting video signals, and the concentrating section and the plurality of decoding sections. A standardized general-purpose LAN for data transmission between a switch unit for switching signal paths between the interface unit, the plurality of memory units, the concentrator unit, the switch unit, and the decoder unit Data communication means that mediates packet transmission on the (Local Area Network), and a read scan for each of the plurality of memory units. It generates Tsu bets, video server, wherein a data packet stored in the memory unit includes a timing control means for transferring to said concentrator unit is provided in the reading slot of each memory unit.

このような手段を講じることにより、ビデオサーバ内部の各部はイーサネット(登録商標)などの汎用LANを介して互いに接続され、情報を授受することが可能になる。これにより専用の通信プロトコルを開発すること無く、装置内部の内部制御を実現することができる。特に、IEEE 802シリーズ勧告などにおいてはLANにおける種々の通信速度が既定されている。これらのプロトコルを採用することにより、必要に応じて装置内部のデータ伝送速度を任意に決めることができる。よって内部処理の高速化を図ることが可能になる。また、汎用LANのプロトコルを外部の情報通信網のプロトコルに準じた形式にすることにより、装置内部と情報通信網とのインタフェースを簡略化することができる。これによりプロトコル変換などの複雑な処理を実施する必要が無くなり、情報通信網に設けられるネットワーク管理装置などとの通信速度を向上させることも可能になる。   By taking such means, the respective units in the video server are connected to each other via a general-purpose LAN such as Ethernet (registered trademark), and can exchange information. As a result, internal control inside the apparatus can be realized without developing a dedicated communication protocol. In particular, various communication speeds in the LAN are defined in the IEEE 802 series recommendation and the like. By adopting these protocols, the data transmission speed inside the apparatus can be arbitrarily determined as required. Therefore, it is possible to increase the speed of internal processing. Further, the interface between the inside of the apparatus and the information communication network can be simplified by making the general-purpose LAN protocol conform to the protocol of the external information communication network. Accordingly, it is not necessary to perform complicated processing such as protocol conversion, and the communication speed with a network management device or the like provided in the information communication network can be improved.

この発明によれば、装置内部におけるデータ伝達を高速化でき、よって処理パフォーマンスの向上と拡張性の向上を図ったビデオサーバを提供することができる。   According to the present invention, it is possible to provide a video server capable of speeding up data transmission within the apparatus, and thus improving processing performance and scalability.

この発明に係わるビデオサーバを示す機能ブロック図。The functional block diagram which shows the video server concerning this invention. タイミングコントローラ5bの一例を示す機能ブロック図。The functional block diagram which shows an example of the timing controller 5b. メモリユニット3の送出制御部3dの一例を示す機能ブロック図。FIG. 3 is a functional block diagram showing an example of a transmission control unit 3d of the memory unit 3. 複数のメモリユニット3が集線部4にパケットを送出するタイミングを示すタイミングチャート。4 is a timing chart showing the timing at which a plurality of memory units 3 send packets to the concentrator 4.

図1はこの発明に係わるビデオサーバを示す機能ブロック図である。このビデオサーバは送出サーバ、および編集サーバとして機能することが可能である。
図1において、装置内に導入されたビデオ素材データファイルは外部インタフェース(I/F)部1で終端される。外部I/F部1はレイヤ2スイッチ(L2SW)1aを備え、このL2SW1aは複数のメモリユニット3と、コンテンツ処理部2とに接続される。終端されたビデオ素材データファイルは先ずコンテンツ処理部2に送られる。コンテンツ処理部2は各メモリユニット3とのネゴシエーションにより、ビデオ素材データファイルをどのメモリユニットに記録させるかを決定し、また、決定したメモリユニットにこのビデオ素材データファイルを転送する。特に、送出サーバとして機能する場合はビデオ素材データファイルの属性を解析し、その結果(データサイズなど)に基づき、転送すべきデコーダ部6を決定する。なお転送先のデコーダの決定に際しては、主制御部5に備わるデータベース(図示せず)が参照される。
FIG. 1 is a functional block diagram showing a video server according to the present invention. This video server can function as a transmission server and an editing server.
In FIG. 1, a video material data file introduced into the apparatus is terminated at an external interface (I / F) unit 1. The external I / F unit 1 includes a layer 2 switch (L2SW) 1a, and the L2SW 1a is connected to a plurality of memory units 3 and a content processing unit 2. The terminated video material data file is first sent to the content processing unit 2. The content processing unit 2 decides in which memory unit the video material data file is recorded by negotiation with each memory unit 3, and transfers the video material data file to the determined memory unit. In particular, when functioning as a transmission server, the attribute of the video material data file is analyzed, and the decoder unit 6 to be transferred is determined based on the result (data size, etc.). In determining the transfer destination decoder, a database (not shown) provided in the main control unit 5 is referred to.

メモリユニット3に送られたビデオ素材データファイルは、メモリ部3aに記憶され、必要に応じて読み出される。読み出されたビデオ素材データファイルはパケット化されて集線部4のレイヤ2スイッチ4aに転送され、複数のメモリユニット3からのデータが1つのポートに集線される。集線されたパケットはこのポートから主制御部5のレイヤ2スイッチ5aにおいて低速のポートに振り分けられ、複数のデコーダ部6に転送される。デコーダ部6は転送されたパケットからビデオデータ(MPEG2トランスポートストリーム)を抽出し、デコードしてビデオ出力を生成して外部に出力する。編集サーバとして機能する場合には、メモリユニット3から読み出されたビデオ素材データファイルは再び外部I/F部1に戻され、外部に出力される。   The video material data file sent to the memory unit 3 is stored in the memory unit 3a and read out as necessary. The read video material data file is packetized and transferred to the layer 2 switch 4a of the concentrator 4, and the data from the plurality of memory units 3 are concentrated on one port. The collected packets are distributed from this port to low-speed ports in the layer 2 switch 5a of the main control unit 5 and transferred to a plurality of decoder units 6. The decoder unit 6 extracts video data (MPEG2 transport stream) from the transferred packet, decodes it to generate a video output, and outputs it to the outside. When functioning as an editing server, the video material data file read from the memory unit 3 is returned to the external I / F unit 1 and output to the outside.

外部I/F部1、メモリユニット3、集線部4、主制御部5、およびデコーダ部6は、イーサネット(登録商標)スイッチ7を介した制御イーサネット(登録商標)網を介して主制御部5に接続され、この主制御部5の制御および監視機能のもとで機能する。主制御部5はCPU5cを備え、このCPU5cが装置の制御を統括的に担う。制御系にイーサネット(登録商標)網を用いることでイーサネット(登録商標)上の汎用プロトコルを使用することができ、例えば外部装置からの遠隔制御に対する親和性を向上させることができる。   The external I / F unit 1, the memory unit 3, the concentrator 4, the main control unit 5, and the decoder unit 6 are connected to the main control unit 5 via the control Ethernet (registered trademark) network via the Ethernet (registered trademark) switch 7. And functions under the control and monitoring functions of the main control unit 5. The main control unit 5 includes a CPU 5c, and the CPU 5c is responsible for overall control of the apparatus. By using the Ethernet (registered trademark) network for the control system, a general-purpose protocol on the Ethernet (registered trademark) can be used. For example, the affinity for remote control from an external device can be improved.

ところで各メモリユニット3は、メモリ部3aに加え、メモリ制御部3b、プロトコル処理部3c、および送出制御部3dを備える。また主制御部5は、そのレイヤ2スイッチ5aと各メモリユニット3との間でのデータ転送タイミングを制御する、タイミングコントローラ5bを備える。   Each memory unit 3 includes a memory control unit 3b, a protocol processing unit 3c, and a transmission control unit 3d in addition to the memory unit 3a. The main control unit 5 includes a timing controller 5b that controls data transfer timing between the layer 2 switch 5a and each memory unit 3.

図2はタイミングコントローラ5bの一例を示す機能ブロック図である。タイミングコントローラ5bには網同期のための同期信号が外部から与えられており、この同期信号は発振器51からの内部クロックとともにセレクタ52で選択出力される。セレクタ52からのクロック出力は網同期部53を通過し、カウンタ54に与えられる。主制御部5のCPU5cの制御のもとでメモリユニットの基板枚数nがカウンタ54に設定されると、このカウンタはn進カウンタとして動作する。これにより、メモリユニット基板の枚数n個のスロットを生成するスロットタイミングが出力される。同期信号出力はスロットタイミング出力に同期しており、いずれもメモリユニット3およびデコーダユニット6の双方に分配される。   FIG. 2 is a functional block diagram showing an example of the timing controller 5b. A synchronization signal for synchronizing the network is externally supplied to the timing controller 5 b, and this synchronization signal is selected and output by the selector 52 together with the internal clock from the oscillator 51. The clock output from the selector 52 passes through the network synchronization unit 53 and is given to the counter 54. When the number n of substrates in the memory unit is set in the counter 54 under the control of the CPU 5c of the main control unit 5, this counter operates as an n-ary counter. As a result, a slot timing for generating n slots of the number of memory unit substrates is output. The synchronization signal output is synchronized with the slot timing output, and both are distributed to both the memory unit 3 and the decoder unit 6.

図3は、メモリユニット3の送出制御部3dの一例を示す機能ブロック図である。同期信号出力とスロットタイミング出力はカウンタA31に与えられる。カウンタA31は同期信号に同期してスロットタイミングをカウントし、カウンタA31のカウンタ値とメモリユニットの実装番号(基板番号:No.)とが比較器32で比較される。比較器32は基板番号とカウンタ値とが一致するとバッファ33をイネーブル(enable)する。バッファ33にはパケット化されたビデオ素材データファイルが入力されており、イネーブルされたタイミングでこのパケットを集線部4に出力する。なお、メモリユニット枚数nは、システムの初期設定時に主制御部5に設定する。   FIG. 3 is a functional block diagram illustrating an example of the transmission control unit 3d of the memory unit 3. The synchronization signal output and the slot timing output are given to the counter A31. The counter A31 counts the slot timing in synchronization with the synchronization signal, and the counter value of the counter A31 and the memory unit mounting number (substrate number: No.) are compared by the comparator 32. The comparator 32 enables the buffer 33 when the board number and the counter value match. The buffer 33 receives a packetized video material data file, and outputs the packet to the concentrator 4 at an enabled timing. Note that the number n of memory units is set in the main control unit 5 when the system is initially set.

図4は、複数のメモリユニット3が集線部4にパケットを送出するタイミングを示すタイミングチャートである。この実施形態では装置内部をイーサネット(登録商標)化し、ビデオデータをパケット化して伝送しているのでIP(Internet Protocol)網などとの親和性を高められる反面、パケット間の非同期に対応する必要がある。   FIG. 4 is a timing chart showing the timing at which the plurality of memory units 3 send packets to the concentrator 4. In this embodiment, since the inside of the apparatus is Ethernet (registered trademark) and video data is packetized and transmitted, the compatibility with an IP (Internet Protocol) network or the like can be improved, but it is necessary to cope with asynchronousness between packets. is there.

すなわち複数のメモリユニット3からのパケットが非同期で集線部4に与えられると、同一の出力ポートから出力される際に輻そうが発生し、パケットロスを生じる。これを防ぐためこの実施形態では各メモリユニット3からのデータ出力タイミングを制御する。具体的にはメモリユニットの枚数nと同数nに分割したスロットを生成し、メモリユニットの実装番号(No.)の若番から順番にパケットを送出するように制御する。   That is, when packets from a plurality of memory units 3 are given to the concentrator 4 asynchronously, congestion occurs when they are output from the same output port, resulting in packet loss. In order to prevent this, in this embodiment, the data output timing from each memory unit 3 is controlled. Specifically, a slot divided into the same number n as the number n of memory units is generated, and control is performed so that packets are sent in order from the lowest number of the memory unit mounting number (No.).

図4において、外部から与えられる同期信号入力8は画像データの基本周期である33ミリ秒(ms)のタイミングを持つ。この実施形態では全てのメモリユニット3から均等にこのタイミングで映像データ取り出し、デコーダ部6に33ms間隔で映像データを転送できるようにする。そこで、この実施形態ではメモリユニットの最大枚数と同じ数のタイムスロットを発生させ、装置の初期設定時に必要枚数を設定する。この設定値に基づいて送出制御部3dは、若番からメモリ基板の設定枚数分のスロットをイネーブルとし、各メモリユニットに一つのタイムスロットが割り当てられる。各メモリユニットはこのタイムスロット内で、個別にパケットを転送する。このようにすることで、集線部4のレイヤ2スイッチ4a、あるいは主制御部5のレイヤ2スイッチ5aのいずれにおいても輻そうを生じることなく、パケットを転送することが可能になる。   In FIG. 4, a synchronization signal input 8 given from the outside has a timing of 33 milliseconds (ms) which is a basic period of image data. In this embodiment, the video data is equally extracted from all the memory units 3 at this timing so that the video data can be transferred to the decoder unit 6 at intervals of 33 ms. Therefore, in this embodiment, the same number of time slots as the maximum number of memory units is generated, and the required number is set at the initial setting of the apparatus. Based on this set value, the sending control unit 3d enables slots corresponding to the set number of memory boards from the lowest number, and one time slot is assigned to each memory unit. Each memory unit individually transfers a packet within this time slot. By doing in this way, it becomes possible to transfer a packet without causing congestion in either the layer 2 switch 4a of the concentrator 4 or the layer 2 switch 5a of the main controller 5.

以上説明したようにこの実施形態では、ビデオサーバ装置の内部におけるデータ伝達をイーサネット(登録商標)上のパケット伝送で実現するようにしている。その際、複数のメモリユニットからの読み出しタイミングを、メモリスロットの実装番号に対応するタイムスロットに割り当てるように制御する。これにより集線部4における輻そうの発生を防止し、パケットロスを防ぐとともにパケット伝送によるメリットを最大限に引き出すことが可能になる。これにより、装置内部におけるデータ伝達を高速化し、処理パフォーマンスの向上と拡張性の向上を図ったビデオサーバを提供することが可能となる。   As described above, in this embodiment, data transmission inside the video server apparatus is realized by packet transmission on Ethernet (registered trademark). At that time, the read timing from the plurality of memory units is controlled to be assigned to the time slot corresponding to the mounting number of the memory slot. As a result, the occurrence of congestion in the concentrator 4 can be prevented, packet loss can be prevented, and the merit of packet transmission can be maximized. As a result, it is possible to provide a video server that speeds up data transmission within the apparatus and improves processing performance and expandability.

なお、この発明は上記実施形態そのままに限定されるものではなく、実施段階ではその要旨を逸脱しない範囲で構成要素を変形して具体化できる。また、上記実施形態に開示されている複数の構成要素の適宜な組み合わせにより、種々の発明を形成できる。例えば、実施形態に示される全構成要素から幾つかの構成要素を削除してもよい。   Note that the present invention is not limited to the above-described embodiment as it is, and can be embodied by modifying the constituent elements without departing from the scope of the invention in the implementation stage. In addition, various inventions can be formed by appropriately combining a plurality of components disclosed in the embodiment. For example, some components may be deleted from all the components shown in the embodiment.

外部インタフェース部…1、レイヤ2スイッチ…1a、コンテンツ処理部…2、メモリユニット…3、メモリ部…3a、メモリ制御部…3b、プロトコル処理部…3c、送出制御部…3d、集線部…4、レイヤ2スイッチ…4a、主制御部…5、レイヤ2スイッチ…5a、タイミングコントローラ…5b、5c…CPU(Central Processing Unit)デコーダ部…6、イーサネット(登録商標)スイッチ…7、51…発振器、52…セレクタ、53…網同期部、54…カウンタ、31…カウンタA、32…比較器、33…バッファ   External interface unit ... 1, layer 2 switch ... 1a, content processing unit ... 2, memory unit ... 3, memory unit ... 3a, memory control unit ... 3b, protocol processing unit ... 3c, transmission control unit ... 3d, concentrating unit ... 4 , Layer 2 switch 4a, main control unit 5; layer 2 switch 5a; timing controller 5b 5c CPU (Central Processing Unit) decoder unit 6; Ethernet (registered trademark) switch 7 51; 52 ... Selector, 53 ... Network synchronization unit, 54 ... Counter, 31 ... Counter A, 32 ... Comparator, 33 ... Buffer

上記目的を達成するためにこの発明の一態様によれば、ビデオデータファイルが入力されるインタフェース部と、前記入力されたビデオデータファイルを記憶する複数のメモリユニットと、前記複数のメモリユニットからの出力を集線する集線部と、この集線部を介して前記メモリユニットから読み出されたビデオデータをデコードしてビデオ信号を出力する複数のデコーダ部と、前記集線部と前記複数のデコーダ部との間の信号経路をスイッチングするスイッチ部と、前記インタフェース部と、前記複数のメモリユニットと、前記集線部と、前記スイッチ部と、前記デコーダ部との間でのデータ伝送を、標準化された汎用LAN(Local Area Network)上のパケット伝送で媒介するデータ通信手段と、
入力される同期信号と前記複数のメモリユニットの数とに基づいて、前記複数のメモリユニットごとに読み出しスロットを生成し、各メモリユニット読み出しスロットにおいて当該メモリユニットに記憶されたビデオデータファイルを前記集線部に転送するタイミング制御手段とを具備することを特徴とするビデオサーバが提供される。
In order to achieve the above object, according to one aspect of the present invention, an interface unit to which a video data file is input, a plurality of memory units for storing the input video data file, and a plurality of memory units from the plurality of memory units. A concentrator for concentrating outputs, a plurality of decoders for decoding video data read from the memory unit via the concentrator and outputting a video signal, and the concentrator and the decoders A standardized general-purpose LAN for data transmission between a switch unit for switching signal paths between the interface unit, the plurality of memory units, the concentrator unit, the switch unit, and the decoder unit A data communication means that mediates packet transmission on (Local Area Network);
Based on the input synchronization signal and the number of the plurality of memory units, a read slot is generated for each of the plurality of memory units, and the video data file stored in the memory unit is read in the read slot of each memory unit. There is provided a video server comprising timing control means for transferring to a concentrator.

Claims (4)

ビデオデータファイルが入力されるインタフェース部と、
前記入力されたビデオデータファイルを記憶する複数のメモリユニットと、
前記複数のメモリユニットからの出力を集線する集線部と、
この集線部を介して前記メモリユニットから読み出されたビデオデータをデコードしてビデオ信号を出力する複数のデコーダ部と、
前記集線部と前記複数のデコード部との間の信号経路をスイッチングするスイッチ部と、
前記インタフェース部と、前記複数のメモリユニットと、前記集線部と、前記スイッチ部と、前記デコーダ部との間でのデータ伝送を、標準化された汎用LAN(Local Area Network)上のパケット伝送で媒介するデータ通信手段と、
前記複数のメモリユニットごとに読み出しスロットを生成し、各メモリユニットごとの読み出しスロットにおいて当該メモリユニットに記憶されたデータパケットを前記集線部に転送するタイミング制御手段とを具備することを特徴とするビデオサーバ。
An interface part to which a video data file is input;
A plurality of memory units for storing the input video data files;
A concentrator for concentrating outputs from the plurality of memory units;
A plurality of decoder units for decoding video data read from the memory unit via the concentrator and outputting video signals;
A switch unit that switches a signal path between the concentrating unit and the plurality of decoding units;
Data transmission among the interface unit, the plurality of memory units, the concentrator unit, the switch unit, and the decoder unit is mediated by packet transmission on a standardized general-purpose LAN (Local Area Network). Data communication means for
And a timing control means for generating a read slot for each of the plurality of memory units and transferring a data packet stored in the memory unit to the concentrator in the read slot for each memory unit. server.
前記タイミング制御手段は、前記メモリユニットの実装番号に対応する読み出しスロットを生成することを特徴とする請求項1に記載のビデオサーバ。   The video server according to claim 1, wherein the timing control unit generates a read slot corresponding to a mounting number of the memory unit. さらに、前記ビデオデータファイルのコンテンツ属性に応じて当該ビデオデータファイルを記憶させるメモリユニットを決定するコンテンツ処理部を具備することを特徴とする請求項1に記載のビデオサーバ。   The video server according to claim 1, further comprising a content processing unit that determines a memory unit for storing the video data file in accordance with a content attribute of the video data file. 前記汎用LANはイーサネット(登録商標)であることを特徴とする請求項1に記載のビデオサーバ。   The video server according to claim 1, wherein the general-purpose LAN is Ethernet (registered trademark).
JP2012109969A 2012-05-11 2012-05-11 Video server Active JP5472948B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2012109969A JP5472948B2 (en) 2012-05-11 2012-05-11 Video server

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012109969A JP5472948B2 (en) 2012-05-11 2012-05-11 Video server

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2009061645A Division JP2010219669A (en) 2009-03-13 2009-03-13 Video server

Publications (2)

Publication Number Publication Date
JP2012151907A true JP2012151907A (en) 2012-08-09
JP5472948B2 JP5472948B2 (en) 2014-04-16

Family

ID=46793653

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012109969A Active JP5472948B2 (en) 2012-05-11 2012-05-11 Video server

Country Status (1)

Country Link
JP (1) JP5472948B2 (en)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03265392A (en) * 1990-03-15 1991-11-26 Nippon Telegr & Teleph Corp <Ntt> Moving picture coding system
JP2003143095A (en) * 2001-11-01 2003-05-16 Asahi National Broadcasting Co Ltd Transmission controller
JP2004159154A (en) * 2002-11-07 2004-06-03 Toko Electric Corp Abnormality monitor system

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03265392A (en) * 1990-03-15 1991-11-26 Nippon Telegr & Teleph Corp <Ntt> Moving picture coding system
JP2003143095A (en) * 2001-11-01 2003-05-16 Asahi National Broadcasting Co Ltd Transmission controller
JP2004159154A (en) * 2002-11-07 2004-06-03 Toko Electric Corp Abnormality monitor system

Also Published As

Publication number Publication date
JP5472948B2 (en) 2014-04-16

Similar Documents

Publication Publication Date Title
EP3026861B1 (en) Method and apparatus for processing time synchronization
EP2870749B1 (en) System and method for processing video and/or audio signals
RU2634206C2 (en) Device and method of commutation of media streams in real time mode
CN111083425B (en) Video stream processing method, device, server, electronic equipment and storage medium
US20170272693A1 (en) Carriage of ptp time reference data in a real-time video signal
US11336561B2 (en) System and method for isochronous switching of packetized media streams
JP2022517587A (en) Audio stream and video stream synchronization switching method and equipment
US8806547B2 (en) Virtual multimedia matrix over packet switched network
JP2009213138A (en) Data transport container for transferring data in high speed internet protocol network
CN106797342B (en) Video network
CN110677314B (en) Network interface testing method, system, electronic device and storage medium
CN111208866B (en) System time adjusting method and device
CN110519331B (en) Method and device for processing resources of video network
CN109587524B (en) Method and device for synchronizing video networking resources to Internet terminal
Kovalick Design elements for core IP media infrastructures
JP5472948B2 (en) Video server
JP2010219669A (en) Video server
CN110225289B (en) Conference terminal and interface signal conversion method
JP2007028631A (en) Residential ethernet(r) switching device for switching of subframe base
CN110381029B (en) Monitoring resource synchronization method and device
CN110224853B (en) Control system
CN109451030B (en) Method and system for downloading video network file
Holzinger et al. Realtime linear audio distribution over networks: A comparison of layer 2 and 3 solutions using the example of ethernet avb and ravenna
JP7284266B2 (en) Audio stream switching method and apparatus
Steiner et al. IEEE 802.1 Audio/Video Bridging and Time-Sensitive Networking

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20120511

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120607

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130612

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130618

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130819

TRDD Decision of grant or rejection written
RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20131219

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20131226

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140107

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20140109

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140129

R151 Written notification of patent or utility model registration

Ref document number: 5472948

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313114

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350