JP2012150543A

JP2012150543A - Firmware management system, firmware management method, and information processing device

Info

Publication number: JP2012150543A
Application number: JP2011006875A
Authority: JP
Inventors: Takashi Sugano; 傑菅野
Original assignee: NEC Computertechno Ltd
Current assignee: NEC Computertechno Ltd
Priority date: 2011-01-17
Filing date: 2011-01-17
Publication date: 2012-08-09

Abstract

PROBLEM TO BE SOLVED: To provide a firmware management system capable of dispensing with a storage device storing a BIOS in a collective PC system storing plural motherboards.SOLUTION: An information processing device 10 includes motherboards 110a-110n and a backplane 120 for managing BIOSes for the motherboards 110a-110n. A management device 20 manages the BIOSes for the motherboards 110a-110n. Each of the motherboards 110a-110n reads out its BIOS managed by the backplane 120 or the management device 20 to operate. The BIOSes managed in the backplane 120 synchronizes with the BIOSes managed by the management device 20.

Description

本発明はファームウェア管理システム、ファームウェア管理方法、情報処理装置に関する。 The present invention relates to a firmware management system, a firmware management method, and an information processing apparatus.

一般的なＰＣ／ＡＴ（ＰｅｒｓｏｎａｌＣｏｍｐｕｔｅｒ／ＡｄｖａｎｃｅｄＴｅｃｈｎｏｌｏｇｙ）互換機のＰＣシステムにおいては、構造が１台のＰＣシステムで閉じている。このため、ＰＣシステムの各部品は、当該システム個々に必要である。 A general PC / AT (Personal Computer / Advanced Technology) compatible PC system has a single PC system. For this reason, each component of the PC system is necessary for each system.

一方、昨今脚光を浴びている同一機能を持つ複数のマザーボードを格納した集合型のＰＣシステムにおいては、電源やファンなど筐体側の部品は共用できているものの、マザーボード上の部品は、それぞれ完全に独立している場合が多い。例えば、ＢＩＯＳ（ＢａｓｉｃＩｎｐｕｔ／ＯｕｔｐｕｔＳｙｓｔｅｍ）が格納されているフラッシュメモリは、各マザーボードに搭載されている。 On the other hand, in a collective PC system that houses multiple motherboards with the same function that has been in the spotlight recently, parts on the chassis side such as power supply and fan can be shared, but the parts on the motherboard are completely Often independent. For example, a flash memory storing a BIOS (Basic Input / Output System) is mounted on each motherboard.

一般に、ＢＩＯＳを格納したフラッシュメモリを搭載したマザーボードを有するＰＣシステムにおいては、電源オンからＢＩＯＳ処理終了まで以下の動作が行われる。 Generally, in a PC system having a motherboard on which a flash memory storing BIOS is mounted, the following operations are performed from power-on to completion of BIOS processing.

電源をオン（投入）すると、ＣＰＵ（ＣｅｎｔｒａｌＰｒｏｃｅｓｓｉｎｇＵｎｉｔ）へのリセット信号がアサート、すなわち入力される。これにより、ＣＰＵ内の全てのレジスタが初期化される。初期化の後に、リセット信号がディアサート、すなわち遮断されると、ＣＰＵは命令フェッチを開始する。詳細には、ＣＰＵは、ＢＩＯＳの格納されたフラッシュメモリからＢＩＯＳを読み、ＢＩＯＳを主記憶装置にコピーし、この主記憶装置にコピーしたＢＩＯＳを実行する。 When the power is turned on (turned on), a reset signal to a CPU (Central Processing Unit) is asserted, that is, input. Thereby, all the registers in the CPU are initialized. After initialization, when the reset signal is deasserted, that is, shut off, the CPU starts instruction fetch. Specifically, the CPU reads the BIOS from the flash memory in which the BIOS is stored, copies the BIOS to the main storage device, and executes the BIOS copied to the main storage device.

ＢＩＯＳは、ハードウェアの中で正常に動作するものとしないものを点検するため、ハードウェア上で診断処理（ＰＯＳＴ：ＰｏｗｅｒＯｎＳｅｌｆＴｅｓｔ）を行う。 The BIOS performs diagnostic processing (POST: Power On Self Test) on the hardware in order to check what does not normally operate in the hardware.

次にＢＩＯＳは、ＰＯＳＴにより認識した、ＯＳ（ＯｐｅｒａｔｉｎｇＳｙｓｔｅｍ）が格納されているＨＤＤ（ハードディスクドライブ）、他の補助記憶デバイス、及び各種デバイスを利用できるように、デバイスの初期化を行う。この初期化処理には、全ての資源ＩＲＣやＩ／Ｏポートにおいて競合しないように動作するために割り当てる処理も含まれる。 Next, the BIOS initializes the device so that the HDD (Hard Disk Drive) storing the OS (Operating System), other auxiliary storage devices, and various devices recognized by POST can be used. This initialization process also includes a process assigned to operate so as not to compete in all resource IRCs and I / O ports.

各種デバイスのインターフェースが認識された後、ＢＩＯＳ内に設定されている順序で補助記憶装置が検索される。検索により起動するデバイスが決定し、当該デーバスが最初の起動プログラム（ブートストラップローダ等）を主記憶装置の[０ｘ００００７ｃ００]から始まる領域にコピーする。その後、制御がＯＳに移行し、以後、ＢＩＯＳの機能は不要となる。 After the interfaces of various devices are recognized, the auxiliary storage devices are searched in the order set in the BIOS. The device to be activated is determined by the search, and the device copies the first activation program (such as a bootstrap loader) to an area starting from [0x00007c00] in the main storage device. Thereafter, the control shifts to the OS, and thereafter, the BIOS function becomes unnecessary.

特許文献１には、ＢＩＯＳを複数のマザーボードで共有してフラッシュメモリの個数を削減できる情報処理装置についての技術が開示されている。図８に特許文献１にかかる情報処理装置の構成を示す。 Patent Document 1 discloses a technique regarding an information processing apparatus capable of reducing the number of flash memories by sharing a BIOS among a plurality of motherboards. FIG. 8 shows a configuration of an information processing apparatus according to Patent Document 1.

情報処理装置は、同じ機能を持つ複数のマザーボード９０（９０ａ〜９０ｎ）と、複数のマザーボード１を接続する１つのバックプレーン９１を有する。各マザーボード９０ａ〜９０ｎは、フラッシュメモリを有さない。バックプレーン９１は、フラッシュメモリ９１１を搭載し、アクセス制御コントローラ９１２を介してマザーボード９０（９０ａ〜９０ｎ）からのアクセスに応答する。フラッシュメモリ９１１内には、マザーボード９０（９０ａ〜９０ｎ）に対応するＢＩＯＳが格納されている。 The information processing apparatus includes a plurality of motherboards 90 (90a to 90n) having the same function and a single backplane 91 that connects the plurality of motherboards 1. Each of the motherboards 90a to 90n does not have a flash memory. The backplane 91 is equipped with a flash memory 911 and responds to accesses from the motherboard 90 (90a to 90n) via the access control controller 912. In the flash memory 911, a BIOS corresponding to the mother board 90 (90a to 90n) is stored.

特開２００８−２０３９６６号公報JP 2008-203966 A

しかしながら、特許文献１にかかる情報処理装置には、以下の問題がある。当該情報処理装置は、同一機能を持つ複数のマザーボードを前提とし、当該マザーボードに対するＢＩＯＳを共有化している。しかし、ＣＰＵやチップセットが異なる毎に必要となるＢＩＯＳが異なる。そのため、同一でない複数種類のマザーボードからバックプレーン上のＢＩＯＳを共有できないという問題がある。 However, the information processing apparatus according to Patent Document 1 has the following problems. The information processing apparatus is premised on a plurality of motherboards having the same function, and shares a BIOS for the motherboard. However, the required BIOS is different for each different CPU and chipset. Therefore, there is a problem that the BIOS on the backplane cannot be shared from a plurality of different types of motherboards.

さらに、複数のマザーボードから１つのフラッシュメモリを共有するため、各マザーボードのシステムコンフィグレーションを保持できない。 Furthermore, since one flash memory is shared by a plurality of motherboards, the system configuration of each motherboard cannot be maintained.

本発明は、上述の問題を解決するために主になされたものであり、複数のマザーボードを格納した集合型のＰＣシステムにおいて、ＢＩＯＳを格納する記憶装置の削減が可能となるファームウェア管理システム、ファームウェア管理方法を提供することを主たる目的とする。 The present invention has been made mainly to solve the above-described problem, and in a collective PC system storing a plurality of motherboards, a firmware management system and firmware capable of reducing the number of storage devices storing BIOS The main purpose is to provide a management method.

本発明にかかるファームウェア管理システムの一態様は、第１及び第２のマザーボード、並びに前記第１及び前記第２のマザーボードに接続し、前記前記第１及び前記第２のマザーボードのファームウェアを管理するバックプレーンを有する情報処理装置と、前記第１及び第２のマザーボードのファームウェアを管理する管理装置と、を備え、前記第１及び第２のマザーボードは、前記バックプレーン及び前記管理装置の少なくとも一方に保持された自身に対応する前記ファームウェアを使用して動作し、前記バックプレーンに管理された前記第１及び前記第２のマザーボードのファームウェアと、前記管理装置に格納された前記第１及び前記第２のマザーボードのファームウェアは同期する、ものである。 One aspect of a firmware management system according to the present invention is a first and second motherboard, and a back connected to the first and second motherboards for managing the firmware of the first and second motherboards. An information processing apparatus having a plane; and a management apparatus that manages firmware of the first and second motherboards, and the first and second motherboards are held in at least one of the backplane and the management apparatus The first and second motherboard firmware managed by the backplane and the first and second firmware stored in the management device. The motherboard firmware is synchronized.

本発明にかかるファームウェア管理方法の一態様は、第１及び第２のマザーボードと、
前記第１及び前記第２のマザーボードと接続し、前記第１及び前記第２のマザーボードのファームウェアを管理するバックプレーンと、を有する情報処理装置の管理方法であって、
前記第１及び第２のマザーボードは、前記バックプレーン及び前記管理装置の少なくとも一方に保持された自身に対応する前記ファームウェアを使用して動作し、
前記バックプレーンに管理された前記第１及び前記第２のマザーボードのファームウェアと、前記管理装置に格納された前記第１及び前記第２のマザーボードのファームウェアは同期させる、ものである。 One aspect of a firmware management method according to the present invention includes first and second motherboards,
A management method of an information processing apparatus having a backplane connected to the first and second motherboards and managing firmware of the first and second motherboards,
The first and second motherboards operate using the firmware corresponding to themselves held in at least one of the backplane and the management device,
The firmware of the first and second motherboards managed by the backplane and the firmware of the first and second motherboards stored in the management device are synchronized.

本発明にかかる情報処理装置の一態様は、第１及び第２のマザーボードと、前記第１及び前記第２のマザーボードと接続し、前記第１及び前記第２のマザーボードのファームウェアを管理するバックプレーンと、を有する情報処理装置であって、前記第１及び第２のマザーボードは、前記バックプレーン及び前記管理装置の少なくとも一方に保持された自身に対応する前記ファームウェアを使用して動作し、前記バックプレーンに管理された前記第１及び前記第２のマザーボードのファームウェアと、外部の管理装置に管理された前記第１及び第２のマザーボードのファームウェアと、を同期させる、ものである。 One aspect of the information processing apparatus according to the present invention is a backplane that is connected to the first and second motherboards and the first and second motherboards and manages firmware of the first and second motherboards. The first and second motherboards operate using the firmware corresponding to themselves held in at least one of the backplane and the management device, and the backplane The firmware of the first and second motherboards managed in a plane is synchronized with the firmware of the first and second motherboards managed by an external management device.

本発明によれば、複数のマザーボードを格納した集合型のＰＣシステムにおいて、ＢＩＯＳを格納する記憶装置の削減が可能となるファームウェア管理システム、ファームウェア管理方法、情報処理装置を提供することができる。 According to the present invention, it is possible to provide a firmware management system, a firmware management method, and an information processing apparatus capable of reducing the number of storage devices for storing a BIOS in a collective PC system storing a plurality of motherboards.

実施の形態１にかかるファームウェア管理システムの構成を示すブロック図である。1 is a block diagram showing a configuration of a firmware management system according to a first exemplary embodiment. 実施の形態１にかかるバックプレーンのＡＣ電源が投入（オン）された場合のファームウェア管理システムの動作を示すタイムチャートである。3 is a time chart showing the operation of the firmware management system when the AC power supply of the backplane according to the first embodiment is turned on. 実施の形態１にかかるマザーボードのＤＣ電源が投入（オン）された場合のファームウェア管理システムの動作を示すタイムチャートである。6 is a time chart showing the operation of the firmware management system when the DC power supply of the motherboard according to the first embodiment is turned on. 実施の形態１にかかるマザーボードのＢＩＯＳ更新の際のファームウェア管理システムの動作を示すタイムチャートである。3 is a time chart showing the operation of the firmware management system when updating the BIOS of the motherboard according to the first embodiment; 実施の形態１にかかるマザーボードのクローン（設定等のコピー）を生成し、当該クローンを他のマザーボードに反映する際のファームウェア管理システムの動作を示すタイムチャートである。6 is a time chart showing the operation of the firmware management system when a clone (copy of settings and the like) of the motherboard according to the first embodiment is generated and the clone is reflected on another motherboard. 本発明をＩ／Ｏブレードに応用したシステムの構成を示すブロック図である。It is a block diagram which shows the structure of the system which applied this invention to the I / O blade. 本発明をＢＭＣのファームウェアに応用したシステムの構成を示すブロック図である。It is a block diagram which shows the structure of the system which applied this invention to the firmware of BMC. 特許文献１にかかる情報処理装置の構成を示すブロック図である。It is a block diagram which shows the structure of the information processing apparatus concerning patent document 1. FIG.

＜実施の形態１＞
以下、図面を参照して本発明の実施の形態について説明する。図１は、本実施の形態にかかるファームウェア管理システムの構成を示すブロック図である。 <Embodiment 1>
Embodiments of the present invention will be described below with reference to the drawings. FIG. 1 is a block diagram showing a configuration of a firmware management system according to the present embodiment.

ファームウェア管理システム１は、情報処理装置１０及び管理装置２０を備える構成である。情報処理装置１０は、複数のマザーボード１１０ａ〜１１０ｎ、及びバックプレーン１２０を備える。 The firmware management system 1 includes an information processing device 10 and a management device 20. The information processing apparatus 10 includes a plurality of motherboards 110a to 110n and a backplane 120.

複数のマザーボード１１０ａ〜１１０ｎは、同一種類のマザーボードでなくてもよい。すなわち、情報処理装置１０は、別の種類のマザーボードを複数備えることが可能である。 The plurality of motherboards 110a to 110n may not be the same type of motherboard. That is, the information processing apparatus 10 can include a plurality of different types of motherboards.

マザーボード１１０ａは、ＣＰＵ（ＣｅｎｔｒａｌＰｒｏｃｅｓｓｉｎｇＵｎｉｔ）１１１ａ、補助記憶装置１１２ａ、主記憶装置１１３ａ、及びチップセット１１４ａを備える。 The motherboard 110a includes a CPU (Central Processing Unit) 111a, an auxiliary storage device 112a, a main storage device 113a, and a chipset 114a.

マザーボード１１０ａは、後述のバックプレーン１２０とリクエスト、レスポンスのやり取りを行う。すなわち、マザーボード１１０ａは、自身の電源投入、バックプレーン１２０の電源投入、ＢＩＯＳ（ＢａｓｉｃＩｎｐｕｔ／ＯｕｔｐｕｔＳｙｓｔｅｍ）の更新、マザーボードクローンの作成、という処理に応じてバックプレーン１２０とリクエスト、レスポンスのやり取りを行う。詳細な動作については、図２〜図５のタイムチャートを参照して後述する。 The motherboard 110a exchanges requests and responses with the backplane 120 described later. That is, the motherboard 110a exchanges requests and responses with the backplane 120 in accordance with the processes of turning on the power of itself, turning on the power of the backplane 120, updating the BIOS (Basic Input / Output System), and creating a motherboard clone. . Detailed operation will be described later with reference to the time charts of FIGS.

なお、他のマザーボード（たとえばマザーボード１１０ｎ）に関してもバックプレーン１２０と同様のリクエスト、レスポンスのやり取りを行う。 Requests and responses similar to those of the backplane 120 are exchanged with respect to other motherboards (for example, the motherboard 110n).

バックプレーン１２０は、バスインターフェイス制御部１２１ａ〜１２１ｎ、ＢＩＯＳイメージバッファ制御部１２２、ＢＩＯＳイメージバッファ１２３ａ〜１２３ｎ、ＢＩＯＳイメージバッファエンコード／デコード部１２４、及びネットワークインターフェイス制御部１２５を備える。 The backplane 120 includes bus interface control units 121a to 121n, a BIOS image buffer control unit 122, a BIOS image buffer 123a to 123n, a BIOS image buffer encoding / decoding unit 124, and a network interface control unit 125.

バックプレーン１２０は、情報処理装置１０に備えられたマザーボードのそれぞれに対応するバスインターフェイス制御部を備える。例えばバスインターフェイス制御部１２１ａは、マザーボード１１０ａに対応する。以下、バスインターフェイス制御部１２１ａを例にとり説明する。 The backplane 120 includes a bus interface control unit corresponding to each of the motherboards provided in the information processing apparatus 10. For example, the bus interface control unit 121a corresponds to the motherboard 110a. Hereinafter, the bus interface control unit 121a will be described as an example.

バスインターフェイス制御部１２１ａは、マザーボード１１０ａからのリクエストをＢＩＯＳイメージバッファ制御部１２２に転送する。さらに、バスインターフェイス制御部１２１ａは、ＢＩＯＳイメージバッファ制御部１２２からのリクエストをマザーボード１１０ａに転送する。すなわち、バスインターフェイス制御部１２１ａは、マザーボード１１０ａとＢＩＯＳイメージバッファ制御部１２２との間の通信を仲介する。 The bus interface control unit 121a transfers a request from the motherboard 110a to the BIOS image buffer control unit 122. Further, the bus interface control unit 121a transfers the request from the BIOS image buffer control unit 122 to the motherboard 110a. That is, the bus interface control unit 121a mediates communication between the motherboard 110a and the BIOS image buffer control unit 122.

ＢＩＯＳイメージバッファ制御部１２２は、バスインターフェイス制御部１２１ａ〜１２１ｎを介してマザーボード１１０ａ〜１１０ｎとリクエスト、レスポンスのやり取りを行う。さらに、ＢＩＯＳイメージバッファ制御部１２２は、ネットワークインターフェイス制御部１２５を介して後述の管理装置２０とリクエスト、レスポンスのやり取りを行う。ＢＩＯＳイメージバッファ制御部１２２は、マザーボード１１０ａ〜１１０ｎまたは管理装置２０から送信されるリクエストに応じてＢＩＯＳイメージバッファ１２４ａ〜１２４ｎを更新命令、または読み出し命令を発行する。詳細な動作は、図２〜図５を参照して後述する。 The BIOS image buffer control unit 122 exchanges requests and responses with the motherboards 110a to 110n via the bus interface control units 121a to 121n. Furthermore, the BIOS image buffer control unit 122 exchanges requests and responses with the management apparatus 20 described later via the network interface control unit 125. The BIOS image buffer control unit 122 issues an update command or a read command to the BIOS image buffers 124a to 124n in response to a request transmitted from the motherboards 110a to 110n or the management device 20. Detailed operation will be described later with reference to FIGS.

ＢＩＯＳイメージバッファ１２３ａ〜１２３ｎは、各マザーボードのＢＩＯＳイメージを記憶する記憶部である。ＢＩＯＳイメージバッファは、マザーボードと１対１で対応する。例えば、ＢＩＯＳイメージバッファ１２３ａは、マザーボード１１０ａと対応し、マザーボード１１０ａのＢＩＯＳを記憶する。 The BIOS image buffers 123a to 123n are storage units that store the BIOS image of each motherboard. The BIOS image buffer has a one-to-one correspondence with the motherboard. For example, the BIOS image buffer 123a corresponds to the motherboard 110a and stores the BIOS of the motherboard 110a.

バックプレーン１２０は、図示するようにＢＩＯＳイメージバッファエンコード／デコード部１２４を備える構成としてもよい。ＢＩＯＳイメージバッファエンコード／デコード部１２４は、ＢＩＯＳイメージバッファ制御部１２２によるＢＩＯＳイメージバッファの更新の際にデータをエンコードしてバッファに書き込む処理部である。また、ＢＩＯＳイメージバッファエンコード／デコード部１２４は、ＢＩＯＳイメージバッファ制御部１２２によるＢＩＯＳイメージバッファの読み出しの際に読み出したデータをデコードする処理部である。なお、以下の説明では、説明の明確化のため、単にＢＩＯＳイメージバッファ制御部１２２は、エンコード／デコードを行わずにＢＩＯＳイメージバッファ１２３ａ〜１２３ｎを読み書きするものとする。 The backplane 120 may be configured to include a BIOS image buffer encoding / decoding unit 124 as illustrated. The BIOS image buffer encoding / decoding unit 124 is a processing unit that encodes data and writes the data to the buffer when the BIOS image buffer control unit 122 updates the BIOS image buffer. The BIOS image buffer encoding / decoding unit 124 is a processing unit that decodes data read when the BIOS image buffer control unit 122 reads the BIOS image buffer. In the following description, for clarity of explanation, the BIOS image buffer control unit 122 simply reads and writes the BIOS image buffers 123a to 123n without performing encoding / decoding.

ネットワークインターフェイス制御部１２５は、バックプレーン１２０内のＢＩＯＳイメージバッファ制御部１２２と、管理装置２０とのリクエスト、レスポンスのやり取りを仲介する処理部である。 The network interface control unit 125 is a processing unit that mediates exchange of requests and responses between the BIOS image buffer control unit 122 in the backplane 120 and the management apparatus 20.

管理装置２０は、内部にＢＩＯＳイメージ記憶部２１０を備える。ＢＩＯＳイメージ記憶部２１０は、マザーボード１１０ａ〜１１０ｎの各々のＢＩＯＳイメージを記憶する。ＢＩＯＳイメージ記憶部２１０内に格納されたＢＩＯＳイメージの各々は、ＢＩＯＳイメージバッファ１２３ａ〜１２３ｎ内に格納されたＢＩＯＳイメージと同期、すなわち完全に同じ値を持つように制御される。当該制御については、図２〜図５を参照して後述する。 The management apparatus 20 includes a BIOS image storage unit 210 inside. The BIOS image storage unit 210 stores a BIOS image of each of the motherboards 110a to 110n. Each of the BIOS images stored in the BIOS image storage unit 210 is controlled to synchronize with the BIOS images stored in the BIOS image buffers 123a to 123n, that is, to have completely the same value. This control will be described later with reference to FIGS.

管理装置２０は、ＢＩＯＳイメージバッファ制御部１２２からのリクエストに応じてＢＩＯＳ記憶部２１０内のＢＩＯＳイメージの更新やＢＩＯＳイメージの転送を行う。 In response to a request from the BIOS image buffer control unit 122, the management apparatus 20 updates the BIOS image in the BIOS storage unit 210 and transfers the BIOS image.

次に図２を参照して、バックプレーン１２０のＡＣ電源が投入（オン）された場合のファームウェア管理システム１の動作について説明する。図２は、バックプレーン１２０のＡＣ電源投入時の動作を示すタイムチャートである。 Next, the operation of the firmware management system 1 when the AC power of the backplane 120 is turned on (on) will be described with reference to FIG. FIG. 2 is a time chart showing the operation of the backplane 120 when the AC power is turned on.

バックプレーン１２０のＡＣ電源がオンにされると、ＢＩＯＳイメージバッファ制御部１２２は、ＢＩＯＳイメージバッファ１２３ａ〜１２３ｎを初期化、すなわち０ｘＦＦに設定する（Ｓ１０）。ＢＩＯＳイメージバッファ制御部１２２は、ＢＩＯＳイメージバッファ１２３ａ〜１２３ｎのチェックサムを計算する（Ｓ１１）。ＡＣ電源の投入直後であることから、ＢＩＯＳイメージバッファ制御部１２２は、チェックサムエラーを検出する。これにより、ＢＩＯＳイメージバッファ制御部１２２は、ＢＩＯＳイメージバッファ１２３ａ〜１２３ｎに格納されているＢＩＯＳイメージが不正なデータと判定する。 When the AC power supply of the backplane 120 is turned on, the BIOS image buffer control unit 122 initializes the BIOS image buffers 123a to 123n, that is, sets them to 0xFF (S10). The BIOS image buffer control unit 122 calculates checksums of the BIOS image buffers 123a to 123n (S11). Since it is immediately after the AC power is turned on, the BIOS image buffer control unit 122 detects a checksum error. Accordingly, the BIOS image buffer control unit 122 determines that the BIOS image stored in the BIOS image buffers 123a to 123n is invalid data.

不正なデータと判定したＢＩＯＳイメージバッファ制御部１２２は、管理装置２０に対してマザーボード１１０ａ〜１１０ｎのＢＩＯＳイメージの転送を要求するリクエストを発行する（Ｓ１２）。 The BIOS image buffer control unit 122 that has determined that the data is invalid issues a request that requests the management device 20 to transfer the BIOS image of the motherboards 110a to 110n (S12).

当該リクエストを受信した管理装置２０は、ＢＩＯＳイメージ記憶部２１０内に記憶されたＢＩＯＳイメージ２１１ａ〜２１１ｎをＢＩＯＳイメージバッファ１２３ａ〜１２３ｎに転送する（Ｓ１３）。管理装置２０は、当該転送終了時にＢＩＯＳイメージ転送の完了をＢＩＯＳイメージバッファ制御部１２２に通知する（Ｓ１４）。 The management apparatus 20 that has received the request transfers the BIOS images 211a to 211n stored in the BIOS image storage unit 210 to the BIOS image buffers 123a to 123n (S13). The management device 20 notifies the BIOS image buffer control unit 122 of the completion of the BIOS image transfer at the end of the transfer (S14).

ＢＩＯＳイメージ転送の完了を受信したＢＩＯＳイメージバッファ制御部１２２は、再度ＢＩＯＳイメージバッファ１２３ａ〜１２３ｎのチェックサムを計算する。チェックサムの計算によりＢＩＯＳイメージの正当性を検証する。 The BIOS image buffer control unit 122 that has received the completion of the BIOS image transfer calculates the checksums of the BIOS image buffers 123a to 123n again. The validity of the BIOS image is verified by calculating the checksum.

前述のように、管理装置２０にはマザーボード１１０ａ〜１１０ｎに対応するＢＩＯＳイメージが格納される。さらにＢＩＯＳイメージ記憶部２１０内に格納されたＢＩＯＳイメージの各々は、ＢＩＯＳイメージバッファ１２３ａ〜１２３ｎ内に格納されたＢＩＯＳイメージと同期している。そのため、バックプレーン１２０が電源遮断時に保持していたＢＩＯＳイメージを管理装置２０が保持し続ける。図２に示すようにバックプレーン１２０のＡＣ電源が投入時に管理装置２０からＢＩＯＳイメージを読み出すことにより、各マザーボード１１０ａ〜１１０ｎに対応する正常なＢＩＯＳイメージを使用することが可能になる。 As described above, the management apparatus 20 stores BIOS images corresponding to the motherboards 110a to 110n. Further, each of the BIOS images stored in the BIOS image storage unit 210 is synchronized with the BIOS images stored in the BIOS image buffers 123a to 123n. For this reason, the management apparatus 20 continues to hold the BIOS image that the backplane 120 holds when the power is shut off. As shown in FIG. 2, when the AC power supply of the backplane 120 is turned on, the BIOS image is read from the management device 20, so that a normal BIOS image corresponding to each of the motherboards 110a to 110n can be used.

次に図３を参照して、マザーボード１１０ａのＤＣ電源が投入（オン）された場合のファームウェア管理システム１の動作について説明する。図３は、マザーボード１１０ａのＤＣ電源投入時の動作を示すタイムチャートである。 Next, the operation of the firmware management system 1 when the DC power of the motherboard 110a is turned on will be described with reference to FIG. FIG. 3 is a time chart showing the operation of the motherboard 110a when the DC power is turned on.

マザーボード１１０ａへのＤＣ電源が投入されると、マザーボード１１０ａに搭載されたＣＰＵ１１１ａへのリセット信号がアサート、すなわち入力される。リセット信号がアサートされると、ＣＰＵ１１１ａ内の全てのレジスタが初期化される（Ｓ２０）。レジスタの初期化後に、ＣＰＵ１１１ａは、命令フェッチを開始する（Ｓ２１）。命令フェッチの開始に応じて、ＣＰＵ１１１ａは、ＢＩＯＳイメージのリードリクエストをバックプレーン１２０内のＢＩＯＳイメージバッファ制御部１２２に対して発行する（Ｓ２２）。ＢＩＯＳイメージバッファ制御部１２２は、当該リクエストに対応するＢＩＯＳイメージバッファ１２３ａを選択する（Ｓ２３）。ＢＩＯＳイメージバッファ制御部１２２は、選択したＢＩＯＳイメージバッファ１２３ａに対してリードリクエストを発行する（Ｓ２４）。 When the DC power supply to the motherboard 110a is turned on, a reset signal to the CPU 111a mounted on the motherboard 110a is asserted, that is, input. When the reset signal is asserted, all the registers in the CPU 111a are initialized (S20). After register initialization, the CPU 111a starts instruction fetch (S21). In response to the start of instruction fetch, the CPU 111a issues a BIOS image read request to the BIOS image buffer control unit 122 in the backplane 120 (S22). The BIOS image buffer control unit 122 selects the BIOS image buffer 123a corresponding to the request (S23). The BIOS image buffer control unit 122 issues a read request to the selected BIOS image buffer 123a (S24).

ＢＩＯＳイメージバッファ１２３ａは、リードリクエストに応じてＢＩＯＳを転送する（Ｓ２５）。ＢＩＯＳを受信したＢＩＯＳイメージバッファ制御部１２２は、当該ＢＩＯＳをＣＰＵ１１１ａに転送する（Ｓ２６）。ＣＰＵ１１１ａは、命令を順次実行し、ＢＩＯＳを主記憶装置１１３ａにコピーする。主記憶装置１１３ａにコピーされたＢＩＯＳは適宜実行される。 The BIOS image buffer 123a transfers the BIOS in response to the read request (S25). The BIOS image buffer control unit 122 that has received the BIOS transfers the BIOS to the CPU 111a (S26). The CPU 111a sequentially executes instructions and copies the BIOS to the main storage device 113a. The BIOS copied to the main storage device 113a is executed as appropriate.

前述のように、バックプレーン１２０内には、マザーボード１１０ａ〜１１０ｎの各々に対応するＢＩＯＳを記憶するＢＩＯＳイメージバッファ１２３ａ〜１２３ｎが備えられている。そのため、マザーボード１１０ａへのＤＣ電源時に、当該マザーボード１１０ａに対応するＢＩＯＳイメージバッファ１２３ａを参照することにより、適切にＢＩＯＳを使用可能となる。 As described above, the backplane 120 includes the BIOS image buffers 123a to 123n that store the BIOS corresponding to each of the motherboards 110a to 110n. Therefore, when the DC power is supplied to the motherboard 110a, the BIOS can be used appropriately by referring to the BIOS image buffer 123a corresponding to the motherboard 110a.

次に図４を参照して、マザーボード１１０ａのＢＩＯＳ更新の際のファームウェア管理システム１の動作について説明する。図４は、マザーボード１１０ａのＢＩＯＳ更新の際の動作を示すタイムチャートである。 Next, the operation of the firmware management system 1 when updating the BIOS of the motherboard 110a will be described with reference to FIG. FIG. 4 is a time chart showing an operation when updating the BIOS of the motherboard 110a.

ＣＰＵ１１１ａは、ユーザの入力等からＢＩＯＳセットアップ項目やＯＳブート順等のシステム情報保持リクエストを受信する（Ｓ３０）。ＣＰＵ１１１ａは、ＢＩＯＳイメージへの書き込みリクエストをバックプレーン１２０内のＢＩＯＳイメージバッファ制御部１２２に対して発行する（Ｓ３２）。ＢＩＯＳイメージバッファ制御部１２２は、リクエストを発行したＣＰＵ１１１ａに対応するマザーボード１１０ａのＢＩＯＳイメージバッファを選択する（Ｓ３３）。すなわち、ＢＩＯＳイメージバッファ制御部１２２は、対応するＢＩＯＳイメージバッファ１２３ａを選択する。 The CPU 111a receives a system information holding request such as a BIOS setup item and an OS boot order from a user input or the like (S30). The CPU 111a issues a write request to the BIOS image to the BIOS image buffer control unit 122 in the backplane 120 (S32). The BIOS image buffer control unit 122 selects the BIOS image buffer of the motherboard 110a corresponding to the CPU 111a that issued the request (S33). That is, the BIOS image buffer control unit 122 selects the corresponding BIOS image buffer 123a.

ＢＩＯＳイメージバッファ制御部１２２は、ＢＩＯＳイメージバッファ１２３ａに対してシステム情報保持リクエストに応じた書き込みリクエストを発行する（Ｓ３４）。これと併せて、ＢＩＯＳイメージバッファ制御部１２２は、管理装置２０に対してシステム情報保持リクエストに応じた書き込みリクエストを発行する（Ｓ３５）。 The BIOS image buffer control unit 122 issues a write request corresponding to the system information holding request to the BIOS image buffer 123a (S34). At the same time, the BIOS image buffer control unit 122 issues a write request corresponding to the system information holding request to the management apparatus 20 (S35).

ＢＩＯＳイメージバッファ１２３ａは、書き込みリクエストに応じてバッファ内のＢＩＯＳの情報を書き換える。書き換え終了後に、ＢＩＯＳイメージバッファ１２３ａは、書き込みの完了をＢＩＯＳイメージバッファ制御部１２２に通知する（Ｓ３６）。 The BIOS image buffer 123a rewrites the BIOS information in the buffer in response to the write request. After the rewriting is completed, the BIOS image buffer 123a notifies the BIOS image buffer control unit 122 of the completion of writing (S36).

管理装置２０は、書き込みリクエストに応じてＢＩＯＳイメージ記憶部２１０内のマザーボード１１０ａのＢＩＯＳの情報を書き換える。書き換え終了後に、管理装置２０は、書き込みの完了をＢＩＯＳイメージバッファ制御部１２２に通知する（Ｓ３７）。 The management device 20 rewrites the BIOS information of the motherboard 110a in the BIOS image storage unit 210 in response to the write request. After the rewriting is completed, the management device 20 notifies the BIOS image buffer control unit 122 of the completion of writing (S37).

ＢＩＯＳイメージバッファ制御部１２２は、ＢＩＯＳイメージバッファ１２３ａ及び管理装置２０からの書き込み完了に関する通知（Ｓ３７，Ｓ３８）の後に、ＣＰＵ１１１ａに書き込み完了を通知する（Ｓ３８）。ＣＰＵ１１１ａは、当該通知を受けた後に次の命令を実行する。 The BIOS image buffer control unit 122 notifies the CPU 111a of the completion of writing after the notification (S37, S38) regarding the writing completion from the BIOS image buffer 123a and the management apparatus 20 (S38). After receiving the notification, the CPU 111a executes the next command.

上述のように、マザーボード１１０ａに関するＢＩＯＳの設定等の更新時には、バックプレーン１２０に保持されるマザーボード１１０ａのＢＩＯＳの情報に加え、管理装置２０内に保持されるマザーボード１１０ａのＢＩＯＳの情報が更新される。すなわち、両者の状態が完全に同期する状態となる。これにより、上述のようにバックプレーン１２０の電源が遮断された状態から入力された場合であっても、適切なＢＩＯＳを提供することができる。 As described above, when updating the BIOS settings related to the motherboard 110a, the BIOS information of the motherboard 110a held in the management apparatus 20 is updated in addition to the BIOS information of the motherboard 110a held in the backplane 120. . That is, the two states are completely synchronized. Thereby, even if it is a case where it inputs from the state by which the power supply of the backplane 120 was interrupted | blocked as mentioned above, suitable BIOS can be provided.

次に図５を参照して、マザーボード１１０ａのクローン（設定等のコピー）を生成し、当該クローンをマザーボード１１０ｂに反映する際のファームウェア管理システム１の動作について説明する。図５は、マザーボード１１０ａのクローンを生成し、当該クローンをマザーボード１１０ｂに反映する際の動作を示すタイムチャートである。前提として、マザーボード１１０ａは稼働中であり（Ｓ４０）、マザーボード１１０ｂは電源遮断されている状態とする（Ｓ４１）。 Next, with reference to FIG. 5, the operation of the firmware management system 1 when a clone (copy of settings, etc.) of the motherboard 110a is generated and the clone is reflected on the motherboard 110b will be described. FIG. 5 is a time chart showing an operation when a clone of the motherboard 110a is generated and the clone is reflected on the motherboard 110b. As a premise, the motherboard 110a is in operation (S40), and the motherboard 110b is in a power-off state (S41).

マザーボード１１０ａ上のＣＰＵ１１１ａは、ＢＩＯＳイメージバッファ制御部１２２に対して切り替え要求を発行する（Ｓ４２）。この切り替え要求には、切り替え先のマザーボード番号（本例ではマザーボード１１０ｂ）が含まれる。 The CPU 111a on the motherboard 110a issues a switching request to the BIOS image buffer control unit 122 (S42). This switching request includes the switching destination motherboard number (in this example, the motherboard 110b).

ＢＩＯＳイメージバッファ制御部１２２は、ＢＩＯＳイメージバッファ１２３ａ内に格納されたＢＩＯＳをＢＩＯＳイメージバッファ１２３ｂにコピーするリクエストを発行する（Ｓ４３）。これとともに、ＢＩＯＳイメージバッファ制御部１２２は、管理装置２０に対して、ＢＩＯＳイメージ記憶部２１０内のマザーボード１１０ｂのＢＩＯＳデータをマザーボード１１０ａのＢＩＯＳデータにより上書きすることを要求する（Ｓ４４）。 The BIOS image buffer control unit 122 issues a request to copy the BIOS stored in the BIOS image buffer 123a to the BIOS image buffer 123b (S43). At the same time, the BIOS image buffer control unit 122 requests the management device 20 to overwrite the BIOS data of the motherboard 110b in the BIOS image storage unit 210 with the BIOS data of the motherboard 110a (S44).

ＢＩＯＳイメージバッファ１２３ａ、ｂは、コピーが完了した場合、その完了をＢＩＯＳイメージバッファ制御部１２２に通知する（Ｓ４５）。同様に管理装置２０は、コピーが完了した際に完了通知をＢＩＯＳイメージバッファ制御部１２２に対して行う（Ｓ４６）。ＢＩＯＳイメージバッファ制御部１２２は、完了通知（Ｓ４５、Ｓ４６）を受信した後に、ＣＰＵ１１１ａに対して切り替え完了を通知する（Ｓ４７）。 When the copying is completed, the BIOS image buffers 123a and 123b notify the BIOS image buffer control unit 122 of the completion (S45). Similarly, the management device 20 sends a completion notification to the BIOS image buffer control unit 122 when copying is completed (S46). After receiving the completion notification (S45, S46), the BIOS image buffer control unit 122 notifies the CPU 111a of the completion of switching (S47).

切り替え完了通知を受信したＣＰＵ１１１ａを備えるマザーボード１１０ａは、ＤＣ電源を遮断する（Ｓ５０）。また、切り替え対象のマザーボード１１０ｂには、ＤＣ電源が投入される（Ｓ５１）。 The motherboard 110a including the CPU 111a that has received the notification of completion of switching shuts off the DC power (S50). Also, DC power is turned on to the motherboard 110b to be switched (S51).

マザーボード１１０ｂへＤＣ電源が投入されると、マザーボード１１０ｂに搭載されたＣＰＵ１１１ｂへのリセット信号がアサート、すなわち入力される。リセット信号がアサートされると、ＣＰＵ１１１ｂ内の全てのレジスタが初期化される。レジスタの初期化後にＣＰＵ１１１ｂは、命令フェッチを開始する（Ｓ５２）。命令フェッチの開始に応じて、ＣＰＵ１１１ｂは、ＢＩＯＳイメージのリードリクエストをバックプレーン１２０内のＢＩＯＳイメージバッファ制御部１２２に対して発行する（Ｓ５３）。ＢＩＯＳイメージバッファ制御部１２２は、当該リクエストに対応するＢＩＯＳイメージバッファ１２３ｂを選択する（Ｓ５４）。ＢＩＯＳイメージバッファ制御部１２２は、選択したＢＩＯＳイメージバッファ１２３ｂに対してリードリクエストを発行する（Ｓ５５）。 When DC power is turned on to the motherboard 110b, a reset signal to the CPU 111b mounted on the motherboard 110b is asserted, that is, input. When the reset signal is asserted, all registers in the CPU 111b are initialized. After register initialization, the CPU 111b starts instruction fetch (S52). In response to the start of instruction fetching, the CPU 111b issues a BIOS image read request to the BIOS image buffer control unit 122 in the backplane 120 (S53). The BIOS image buffer control unit 122 selects the BIOS image buffer 123b corresponding to the request (S54). The BIOS image buffer control unit 122 issues a read request to the selected BIOS image buffer 123b (S55).

ＢＩＯＳイメージバッファ１２３ｂは、リードリクエストに応じてＢＩＯＳを転送する（Ｓ５６）。ＢＩＯＳを受信したＢＩＯＳイメージバッファ制御部１２２は、当該ＢＩＯＳをＣＰＵ１１１ｂに転送する（Ｓ５７）。ＣＰＵ１１１ｂは、命令を順次実行し、ＢＩＯＳを主記憶装置１１３ａにコピーする。主記憶装置１１３ａにコピーされたＢＩＯＳは適宜実行される。 The BIOS image buffer 123b transfers the BIOS in response to the read request (S56). The BIOS image buffer control unit 122 that has received the BIOS transfers the BIOS to the CPU 111b (S57). The CPU 111b sequentially executes instructions and copies the BIOS to the main storage device 113a. The BIOS copied to the main storage device 113a is executed as appropriate.

このように、ＢＩＯＳイメージバッファにおいてＢＩＯＳが上書きされることにより、正常にクローンが生成される。さらに、管理装置２０内でもクローン生成に応じたＢＩＯＳ情報の更新が行われるため、マザーボードの電源遮断時等にも対応が可能となる。 Thus, a clone is normally generated by overwriting the BIOS in the BIOS image buffer. Furthermore, since the BIOS information is updated in accordance with the clone generation in the management apparatus 20, it is possible to cope with a power shutdown of the motherboard.

続いて、本実施の形態にかかるファームウェア管理システムの効果について改めて説明する。上述のように、各マザーボードに対応するＢＩＯＳイメージをバックプレーン１２０及び管理装置２０に記憶する。さらに、バックプレーン１２０と管理装置２０は、同期する。換言すると、バックプレーン１２０と管理装置２０は、各マザーボードに対応して同一のＢＩＯＳイメージを保持する。これにより、同一でない複数種類のマザーボードのＢＩＯＳをシステムコンフィグレーションの内容を含めて適切に管理できる。 Next, the effect of the firmware management system according to the present embodiment will be described again. As described above, the BIOS image corresponding to each motherboard is stored in the backplane 120 and the management apparatus 20. Further, the backplane 120 and the management device 20 are synchronized. In other words, the backplane 120 and the management device 20 hold the same BIOS image corresponding to each motherboard. This makes it possible to appropriately manage BIOS of a plurality of types of motherboards that are not identical, including the contents of the system configuration.

なお、本発明は上記実施の形態に限られたものではなく、趣旨を逸脱しない範囲で適宜変更することが可能である。例えば、本実施の形態にかかる上述のファームウェア管理システムをブレードシステムに適応することも可能である。 Note that the present invention is not limited to the above-described embodiment, and can be changed as appropriate without departing from the spirit of the present invention. For example, the above-described firmware management system according to the present embodiment can be applied to a blade system.

ブレードシステムとは、ブレード収納ユニットと呼ばれる筺体内にＣＰＵブレードと呼ばれるブレード型のサーバを複数台収納する。さらに、ブレードシステムは、サーバシステムを構築する際に必要となるネットワークスイッチ、ファイバーチャネルスイッチ等のスイッチ等を収納可能なシステムである。 In the blade system, a plurality of blade-type servers called CPU blades are housed in a housing called a blade housing unit. Further, the blade system is a system that can store a network switch, a switch such as a fiber channel switch, and the like necessary for constructing a server system.

ブレードシステムの利点として、複数サーバをブレード収納ユニット内に管理できるため、運用管理が容易になる点が挙げられる。加えて、サーバ間あるいはサーバとスイッチ間をブレード収納ユニット内に装備されたバックプレーンと呼ばれる基盤により接続できるため、ケーブル配線を大幅に削減できる。さらに、ＣＰＵブレードやスイッチモジュールは、ブレードシステム全体を停止させることなく独立して挿抜可能であり、ブレードシステムの増設が容易に行える。故障の際にもモジュールの交換を容易に行うことができる。以上、説明したように、ブレードシステムは、サーバ統合を容易に実現可能である。ＣＰＵブレードは、ＣＰＵ、ＨＤＤ（ハードディスクドライブ）、メモリ、Ｉ／Ｏバス、ストレージ等が１枚の基板上に搭載し、サーバ装置として動作可能である。 As an advantage of the blade system, since a plurality of servers can be managed in the blade storage unit, operation management is facilitated. In addition, since the servers or between the servers and the switches can be connected by a base called a backplane provided in the blade storage unit, the cable wiring can be greatly reduced. Further, the CPU blade and the switch module can be inserted / removed independently without stopping the entire blade system, and the blade system can be easily added. Even in the event of a failure, the module can be easily replaced. As described above, the blade system can easily realize server integration. The CPU blade can operate as a server device by mounting a CPU, HDD (Hard Disk Drive), memory, I / O bus, storage, and the like on a single substrate.

ＣＰＵブレードを用いたブレードシステムにおいても上述のファーム管理システムの動作概念を適用することが可能である。 The above-described operation concept of the farm management system can also be applied to a blade system using a CPU blade.

さらに、ＩＯブレードに対しても本実施の形態にかかるファーム管理システムの動作概念を適用することが可能である。ＩＯブレードとは、ＳＣＳＩ（ＳｍａｌｌＣｏｍｐｕｔｅｒＳｙｓｔｅｍＩｎｔｅｒｆａｃｅ）、ＳＡＳ（ＳｅｒｉａｌＡｔｔａｃｈｅｄＳＣＳＩ）、ＦＣ（ＦｉｂｅｒＣｈａｎｎｅｌ）といったストレージ系のＩｎｐｕｔ／Ｏｕｔｐｕｔブレードをいう。 Furthermore, the operation concept of the firmware management system according to the present embodiment can be applied to the IO blade. The IO blade refers to a storage system input / output blade such as a small computer system interface (SCSI), a serial attached SCSI (SAS), or a fiber channel (FC).

Ｉ／Ｏブレードとして、ブレードシステムとストレージとを接続するＦＣＩ／Ｏブレードや、別のコア、ディストリビューション、エッジクラスへの中継を含む高速インタスイッチリンク（ＩＳＬ）との接続に用いるＦＣＩ／Ｏブレードが挙げられる。このようなＩＯブレードは、ＰＣＩ（ＰｅｒｉｐｈｅｒａｌＣｏｍｐｏｎｅｎｔｓＩｎｔｅｒｃｏｎｎｅｃｔ）エクスプレスデバイスとディスクを備える。 FC I / O blades used for connection to FC I / O blades connecting blade systems and storage, and high-speed inter-switch links (ISL) including relay to other cores, distributions, and edge classes as I / O blades O blade is mentioned. Such an IO blade includes a peripheral component interconnect (PCI) express device and a disk.

上記のファーム管理システムの動作概念をＩ／Ｏブレードに応用したシステムの構成例を図６に示す。本システムは、拡張ＢＩＯＳイメージを管理する構成である。以下に図１のシステムとの対応関係を示す。 FIG. 6 shows a configuration example of a system in which the operation concept of the farm management system is applied to an I / O blade. This system is configured to manage an extended BIOS image. The correspondence with the system of FIG. 1 is shown below.

ＩＯブレード３０は、マザーボード１１０ａ〜１１０ｎに対応する。ミッドプレーン４０は、バックプレーン１２０に対応する。バスインターフェイス制御部４１は、バスインターフェイス制御部１２１ａ〜１２１ｎに対応する。拡張ＢＩＯＳイメージバッファ制御部４２は、ＢＩＯＳイメージバッファ制御部１２２に対応する。拡張ＢＩＯＳイメージバッファ４３ａ〜４３ｎは、ＢＩＯＳイメージバッファ１２３ａ〜１２３ｎに対応する。ＢＩＯＳイメージバッファエンコード／デコード部４４は、ＢＩＯＳイメージバッファエンコード／デコード部１２４に対応する。ネットワークインターフェイス制御部４５は、ネットワークインターフェイス制御部１２５に対応する。管理装置５０は、管理装置２０に対応する。拡張ＢＩＯＳ記憶部５１０は、ＢＩＯＳ記憶部２１０に対応する。拡張ＢＩＯＳイメージ５１１ａ〜５１１ｎは、ＢＩＯＳイメージ１１１ａ〜１１１ｎに対応する。 The IO blade 30 corresponds to the motherboards 110a to 110n. The midplane 40 corresponds to the backplane 120. The bus interface control unit 41 corresponds to the bus interface control units 121a to 121n. The extended BIOS image buffer control unit 42 corresponds to the BIOS image buffer control unit 122. The extended BIOS image buffers 43a to 43n correspond to the BIOS image buffers 123a to 123n. The BIOS image buffer encoding / decoding unit 44 corresponds to the BIOS image buffer encoding / decoding unit 124. The network interface control unit 45 corresponds to the network interface control unit 125. The management device 50 corresponds to the management device 20. The extended BIOS storage unit 510 corresponds to the BIOS storage unit 210. The extended BIOS images 511a to 511n correspond to the BIOS images 111a to 111n.

さらに、ＣＰＵブレードに実装されているＢＭＣ（ＢａｓｅｂｏａｒｄＭａｎａｇｅｍｅｎｔＣｏｎｔｒｏｌｌｅｒ）のファームウェアについても図１に示したシステムの構成を応用できる。当該システムの構成例を図７に示す。図示するようにＣＰＵブレード内にＢＭＣが実装されており、各ＢＭＣＦＷ（ＢＭＣファームウェア）イメージを管理する構成である。以下に図１のシステムとの対応関係を示す。 Further, the system configuration shown in FIG. 1 can be applied to the firmware of a BMC (Baseboard Management Controller) mounted on the CPU blade. A configuration example of the system is shown in FIG. As shown in the figure, the BMC is mounted in the CPU blade, and each BMCFW (BMC firmware) image is managed. The correspondence with the system of FIG. 1 is shown below.

ＣＰＵブレード６０は、マザーボード１１０ａ〜１１０ｎに対応する。ミッドプレーン７０は、バックプレーン１２０に対応する。バスインターフェイス制御部７１は、バスインターフェイス制御部１２１ａ〜１２１ｎに対応する。ＢＭＣＦＷイメージバッファ制御部７２は、ＢＩＯＳイメージバッファ制御部１２２に対応する。ＢＭＣＦＷイメージバッファ７３ａ〜７３ｎは、ＢＩＯＳイメージバッファ１２３ａ〜１２３ｎに対応する。ＢＭＣＦＷイメージバッファエンコード／デコード部４４は、ＢＩＯＳイメージバッファエンコード／デコード部１２４に対応する。ネットワークインターフェイス制御部７５は、ネットワークインターフェイス制御部１２５に対応する。管理装置８０は、管理装置２０に対応する。ＢＭＣＦＷイメージ記憶部８１０は、ＢＩＯＳ記憶部２１０に対応する。ＢＭＣＦＷイメージ８１１ａ〜８１１ｎは、ＢＩＯＳイメージ１１１ａ〜１１１ｎに対応する。 The CPU blade 60 corresponds to the motherboards 110a to 110n. The midplane 70 corresponds to the backplane 120. The bus interface control unit 71 corresponds to the bus interface control units 121a to 121n. The BMCFW image buffer control unit 72 corresponds to the BIOS image buffer control unit 122. The BMCFW image buffers 73a to 73n correspond to the BIOS image buffers 123a to 123n. The BMCFW image buffer encoding / decoding unit 44 corresponds to the BIOS image buffer encoding / decoding unit 124. The network interface control unit 75 corresponds to the network interface control unit 125. The management device 80 corresponds to the management device 20. The BMCFW image storage unit 810 corresponds to the BIOS storage unit 210. The BMCFW images 811a to 811n correspond to the BIOS images 111a to 111n.

１ファームウェア管理システム
１０情報処理装置
１１０マザーボード
１１１ＣＰＵ
１１２補助記憶装置
１１３主記憶装置
１１４チップセット
１２０バックプレーン
１２１バスインターフェイス制御部
１２２ＢＩＯＳイメージバッファ制御部
１２３ＢＩＯＳイメージバッファ
１２４ＢＩＯＳイメージバッファエンコード／デコード部
１２５ネットワークインターフェイス制御部
２０管理装置
２１０ＢＩＯＳイメージ記憶部
２１１ＢＩＯＳイメージ
３０ＩＯブレード
３１０ＰＣＩｅｘｐｒｅｓｓデバイス
３２０ディスク
４０ミッドプレーン
４１バスインターフェイス制御部
４２拡張ＢＩＯＳイメージバッファ制御部
４３拡張ＢＩＯＳイメージバッファ
４４拡張ＢＩＯＳイメージバッファエンコード／デコード部
４５ネットワークインターフェイス制御部
５０管理装置
５１０拡張ＢＩＯＳイメージ記憶部
５１１拡張ＢＩＯＳイメージ
６０ＣＰＵブレード
６１０ＢＭＣ
７０ミッドプレーン
７１バスインターフェイス制御部
７２ＢＭＣＦＷイメージバッファ制御部
７３ＢＭＣＦＷイメージバッファ
７４ＢＭＣＦＷイメージバッファエンコード／デコード部
７５ネットワークインターフェイス制御部
８０管理装置
８１０ＢＭＣＦＷイメージ記憶部
８１１ＢＭＣＦＷイメージ
９０マザーボード
９１バックプレーン
９１１ＢＩＯＳフラッシュメモリ
９１２アクセス制御コントローラ DESCRIPTION OF SYMBOLS 1 Firmware management system 10 Information processing apparatus 110 Mother board 111 CPU
112 Auxiliary storage device 113 Main storage device 114 Chipset 120 Backplane 121 Bus interface control unit 122 BIOS image buffer control unit 123 BIOS image buffer 124 BIOS image buffer encoding / decoding unit 125 Network interface control unit 20 Management device 210 BIOS image storage unit 211 BIOS image 30 IO blade 310 PCI express device 320 disk 40 midplane 41 bus interface control unit 42 extended BIOS image buffer control unit 43 extended BIOS image buffer 44 extended BIOS image buffer encode / decode unit 45 network interface control unit 50 management device 510 Extended BIOS image storage unit 511 Zhang BIOS image 60 CPU blade 610 BMC
70 Midplane 71 Bus Interface Control Unit 72 BMCFW Image Buffer Control Unit 73 BMCFW Image Buffer 74 BMCFW Image Buffer Encode / Decode Unit 75 Network Interface Control Unit 80 Management Device 810 BMCFW Image Storage Unit 811 BMCFW Image 90 Motherboard 91 Backplane 911 BIOS Flash Memory 912 Access control controller

Claims

An information processing apparatus having first and second motherboards, and a backplane connected to the first and second motherboards and managing firmware of the first and second motherboards;
A management device for managing firmware of the first and second motherboards,
The first and second motherboards operate using the firmware corresponding to themselves held in at least one of the backplane and the management device,
A firmware management system in which firmware of the first and second motherboards managed by the backplane is synchronized with firmware of the first and second motherboards stored in the management device.

The backplane reads the firmware of the first and second motherboards from the management device when the power is turned on, and updates the firmware of the first and second motherboards held by itself by the information read The firmware management system according to claim 1, wherein:

The firmware management system according to claim 1, wherein the first motherboard reads the firmware corresponding to the first motherboard from the backplane when power is turned on.

When the first motherboard updates its own firmware, it notifies the backplane and the management device of the update,
The said backplane and the said management apparatus update the content of the firmware of the said 1st motherboard which self hold | maintains according to the said update, The Claim 1 thru | or 3 characterized by the above-mentioned. Firmware management system.

The first motherboard sends a request to switch to the second motherboard to the backplane;
The backplane updates the firmware of the second motherboard held by the backplane with the firmware of the first motherboard and updates the firmware of the second motherboard with the firmware of the first motherboard. Sent to the management device,
5. The firmware management system according to claim 1, wherein the management device updates firmware of the second motherboard in response to the update request. 6.

6. The firmware management system according to claim 1, wherein the first motherboard has a function different from that of the second motherboard.

The firmware management system according to claim 1, wherein the firmware is a BIOS.

First and second motherboards;
A management method of an information processing apparatus having a backplane connected to the first and second motherboards and managing firmware of the first and second motherboards,
The first and second motherboards operate using the firmware corresponding to themselves held in at least one of the backplane and the management device,
A firmware management method, wherein firmware of the first and second motherboards managed by the backplane is synchronized with firmware of the first and second motherboards stored in the management device.

First and second motherboards;
A backplane that is connected to the first and second motherboards and manages firmware of the first and second motherboards;
The first and second motherboards operate using the firmware corresponding to themselves held in at least one of the backplane and the management device,
An information processing apparatus that synchronizes firmware of the first and second motherboards managed by the backplane and firmware of the first and second motherboards managed by an external management apparatus.