JP2012142332A - Method of manufacturing electronic component - Google Patents

Method of manufacturing electronic component Download PDF

Info

Publication number
JP2012142332A
JP2012142332A JP2010292113A JP2010292113A JP2012142332A JP 2012142332 A JP2012142332 A JP 2012142332A JP 2010292113 A JP2010292113 A JP 2010292113A JP 2010292113 A JP2010292113 A JP 2010292113A JP 2012142332 A JP2012142332 A JP 2012142332A
Authority
JP
Japan
Prior art keywords
barrier layer
layer
electronic component
manufacturing
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2010292113A
Other languages
Japanese (ja)
Inventor
Shunichi Wakayanagi
俊一 若柳
Koji Yamazaki
公司 山崎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Anelva Corp
Original Assignee
Canon Anelva Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Anelva Corp filed Critical Canon Anelva Corp
Priority to JP2010292113A priority Critical patent/JP2012142332A/en
Publication of JP2012142332A publication Critical patent/JP2012142332A/en
Pending legal-status Critical Current

Links

Landscapes

  • Physical Vapour Deposition (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

PROBLEM TO BE SOLVED: To fill around a recess with a low-melting-point metal well by preventing aggregation of the low-melting-point metal being deposited at high temperature, and forming a barrier layer having sufficient barrier properties and wettability.SOLUTION: The method of manufacturing an electronic component includes a step for depositing a first barrier layer 404 composed of TiNx on an object 306 to be treated by plasma treatment by applying a first bias power to an electrode 301 which is in contact with the object 306 to be treated under a pressure of 4-20 Pa, a step for depositing a second barrier layer 405 composed of TiNx on the first barrier layer by plasma treatment by applying a second bias power, which imparts incident ion energy lower than that of the first bias power, to the electrode 301 under a pressure of 4-20 Pa, a step for depositing a third barrier layer 409 composed of Ti on the second barrier layer 405, and a step for filling above the third barrier layer 409 with a low-melting-point metal 406.

Description

本発明は、集積回路の誘電体層表面の凹部を低融点金属で充填するのに好適な電子部品の製造方法に関する。   The present invention relates to a method of manufacturing an electronic component suitable for filling a recess on a surface of a dielectric layer of an integrated circuit with a low melting point metal.

LSI(Large Scale Integration)の高集積化に伴い、基板と配線間の電気的接続を得るコンタクトホールや、多層配線間の接続を得るビア(Via)等の接続孔も微細化し、アスペクト比は1を超えるまでになっている。   Along with the high integration of LSI (Large Scale Integration), contact holes such as contact holes for obtaining electrical connection between the substrate and wiring and vias for obtaining connection between multilayer wirings are also miniaturized, and the aspect ratio is 1 Is over.

このような微細孔に導電性材料を充填し、電気的に接続することが行われている。一般的に配線材料には、低抵抗かつ加工性の観点から、Al系合金が用いられている。ここで、Al系合金は、純Alの他に、Al−SiやAl−Cu等のAlに微量添加物を加えたものも含む概念であり、以下、説明の便宜上から、単に「Al」と表記する。   Such fine holes are filled with a conductive material and electrically connected. Generally, an Al-based alloy is used as a wiring material from the viewpoint of low resistance and workability. Here, the Al-based alloy is a concept including not only pure Al but also Al, such as Al-Si and Al-Cu, with a small amount of additive added. write.

従来、高アスペクト比の微細孔への充填を容易にする充填技術としては、リフローと呼ばれる手法が用いられてきた。リフローは、まず、AlとSiの拡散を防ぐ目的で、バリア層(バリアメタルと呼ぶ)を形成する。このバリア層には、通常、TiN(チタンナイトライド)等が用いられる。コンタクトホールの場合には、低抵抗コンタクトを実現しうるTi化合物であるチタンシリサイドを形成する目的で、下層にTiを成膜した積層構造をとることが一般的である。   Conventionally, a technique called reflow has been used as a filling technique for facilitating filling of fine holes with a high aspect ratio. In reflow, first, a barrier layer (referred to as a barrier metal) is formed for the purpose of preventing diffusion of Al and Si. Usually, TiN (titanium nitride) or the like is used for this barrier layer. In the case of a contact hole, in order to form titanium silicide, which is a Ti compound that can realize a low-resistance contact, it is common to take a laminated structure in which Ti is formed as a lower layer.

次に、Alの充填を行うが、リフローは400℃程度の高温で充填を行うため、バリア層上にそのまま成膜すると、バリア最表層のTiNとAlとのぬれ性が悪く、高温で成膜したAlが凝集して個々の小滴となってしまう。したがって、連続性を保てずに埋設が不十分となり、図10に示すようなボイド410と呼ばれる空隙を形成してしまう。   Next, Al is filled, but since reflow is performed at a high temperature of about 400 ° C., if the film is formed as it is on the barrier layer, the wettability between TiN and Al as the outermost layer of the barrier is poor, and the film is formed at a high temperature. Al aggregated into individual droplets. Therefore, burying becomes insufficient without maintaining continuity, and voids called voids 410 as shown in FIG. 10 are formed.

これを防止するため、バリア層上に連続なAlの流動経路を形成する必要がある。この流動経路はSeed層(種層)と呼ばれ、100℃以下で成膜されたAl層を用いる。流動経路を確保した後、400℃程度の高温下でAlを成膜し、ホール内をAlで充填する。この低温でのSeed層としてのAlの成膜と、高温でのAlの成膜は、基板ホルダの温度を所定温度に調節した異なるチャンバ内に基板を移送して行うのが一般的である。   In order to prevent this, it is necessary to form a continuous Al flow path on the barrier layer. This flow path is called a seed layer (seed layer), and an Al layer formed at 100 ° C. or lower is used. After securing the flow path, an Al film is formed at a high temperature of about 400 ° C., and the hole is filled with Al. The film formation of Al as the seed layer at a low temperature and the film formation of Al at a high temperature are generally performed by transferring the substrate into different chambers in which the temperature of the substrate holder is adjusted to a predetermined temperature.

この関連技術として、真空下で、0℃以下に接続孔を有する半導体基板を冷却しながらスパッタリング法でAl系膜を形成後、300℃以上の温度に基板を加熱して接続孔を埋め込む手段を有する半導体製造装置が提案されている(例えば、特許文献1参照)。   As a related technique, there is a means for embedding the connection hole by heating the substrate to a temperature of 300 ° C. or higher after forming an Al-based film by sputtering while cooling the semiconductor substrate having the connection hole at 0 ° C. or lower under vacuum. A semiconductor manufacturing apparatus has been proposed (see, for example, Patent Document 1).

また、Alは金属原子の中でも質量が軽いため、特にエレクトロマイグレーションによる断線故障が問題となる。このエレクトロマイグレーション耐性を向上させるには、Alの(111)配向を強化することが有効であることは既知である。このAlの配向性を強化する技術としては、(002)配向した100Å以下のTi膜上に、(111)配向のTiN膜を形成し、その上にAlを成膜する方法が提案されている(例えば、特許文献2参照)。一般的にも、バリア層の結晶配向性を強めることでAlの結晶配向性を強化し、エレクトロマイグレーション耐性を向上させている。   Moreover, since Al has a light mass among metal atoms, a disconnection failure due to electromigration is particularly problematic. In order to improve this electromigration resistance, it is known that strengthening the (111) orientation of Al is effective. As a technique for enhancing the orientation of Al, a method is proposed in which a (111) -oriented TiN film is formed on a (002) -oriented 100 nm or less Ti film, and Al is formed thereon. (For example, refer to Patent Document 2). Generally, by strengthening the crystal orientation of the barrier layer, the crystal orientation of Al is strengthened and the electromigration resistance is improved.

この結果は、Alが下地であるバリア層の結晶性に従って基板と垂直な方向に成長することを示している。逆に言うと、下地の結晶性が強いほど、その成長方向が影響され、開口部に沿って流動する動きを拘束することを示している。   This result indicates that Al grows in a direction perpendicular to the substrate according to the crystallinity of the underlying barrier layer. In other words, the stronger the crystallinity of the base, the more the growth direction is affected, which restricts the movement flowing along the opening.

特開平7−74177号公報JP-A-7-74177 特開平6−283532号公報JP-A-6-283532

しかし、前述の手法においてはいくつかの問題点が存在する。第1に下地層の結晶性が強い場合には、Alは下地に拘束され、基板垂直方向へ成長し、開口内部へ流動するAlの動きを阻害する。   However, there are several problems with the above-described method. First, when the crystallinity of the underlayer is strong, Al is constrained by the underlayer, grows in the vertical direction of the substrate, and inhibits the movement of Al flowing into the opening.

第2の問題はSeed層の被覆形状である。Seed層は、凝集を抑制するため、冷却された状態で成膜される。このためSeed層の被覆形状はマイグレーションによる粒子の移動が生じず、特に高アスペクト比の微細孔では、図11に示すように、開口部においてオーバーハング形状421を形成してしまう場合がある。   The second problem is the shape of the seed layer. The seed layer is formed in a cooled state in order to suppress aggregation. For this reason, there is no movement of particles due to migration in the covering shape of the seed layer, and an overhang shape 421 may be formed in the opening as shown in FIG.

これらの不良は、高アスペクト比の微細孔になるほど、顕著になる傾向があり、従来のリフローを用いる技術の限界と考えられる。
言い換えるならば、高アスペクト比の微細孔でのAlの充填には、下地の拘束力すなわち結晶性の制御およびAlの被覆形状の改善が必要である。
These defects tend to become more prominent as the fine pores have a higher aspect ratio, and are considered to be the limitations of conventional techniques using reflow.
In other words, filling Al with fine holes having a high aspect ratio requires control of the base restraint force, that is, crystallinity, and improvement of the Al covering shape.

本発明は、十分なバリア性及びぬれ性を有するバリア層を形成して、凹部に低融点金属を付け回り良く充填できる電子部品の製造方法、電子部品、プラズマ処理装置、制御プログラム及び記録媒体を提供することを目的としている。   The present invention relates to a method of manufacturing an electronic component, an electronic component, a plasma processing apparatus, a control program, and a recording medium that can form a barrier layer having sufficient barrier properties and wettability, and can fill a recess with a low-melting point metal. It is intended to provide.

上記の目的を達成すべく成された本発明の構成は以下の通りである。   The configuration of the present invention made to achieve the above object is as follows.

凹部を被処理体にバリア層を成膜するバリア層成膜手順と、前記バリア層が形成された被処理体の凹部に低融点金属層を充填する充填手順と、を有し、前記バリア層成膜手順は、被処理体と接するバイアス電極に第1のバイアス電力を印加し、プラズマ処理によりTiNx(xは正の数)を含む第1層を成膜する手順と、前記電極に前記第1のバイアス電力よりも小さいイオン入射エネルギーを与える第2のバイアス電力を印加し、またはバイアス電力を印加しないで、プラズマ処理により前記第1のバリア層の上にTiNy(yは正の数)を含む第2層を成膜する手順と、プラズマ処理により前記第2層と前記低融点金属の間に、Tiからなる第3層を成膜する手順と、を有することを特徴とする。   A barrier layer film-forming procedure for forming a barrier layer on the object to be treated, and a filling procedure for filling the recess of the object on which the barrier layer is formed with a low-melting point metal layer. The film forming procedure includes applying a first bias power to a bias electrode in contact with an object to be processed, forming a first layer containing TiNx (x is a positive number) by plasma processing, and forming the first layer on the electrode. A TiNy (y is a positive number) is applied on the first barrier layer by plasma treatment by applying a second bias power that gives an ion incident energy smaller than a bias power of 1 or without applying a bias power. And a procedure for forming a second layer including Ti, and a procedure for forming a third layer made of Ti between the second layer and the low-melting-point metal by plasma treatment.

本発明によれば、高温で成膜される導電性金属の凝集を防止し、十分なバリア性及びぬれ性を有するバリア層を形成して、凹部に導電性金属を付け回り良く充填できる。   According to the present invention, it is possible to prevent agglomeration of a conductive metal film formed at a high temperature, to form a barrier layer having sufficient barrier properties and wettability, and to fill the concave portion with a conductive metal well.

本実施形態のプラズマ処理装置を模式的に示す概略断面図である。It is a schematic sectional drawing which shows typically the plasma processing apparatus of this embodiment. 磁石機構をターゲット電極(第1の電極)側から見た平面図である。It is the top view which looked at the magnet mechanism from the target electrode (1st electrode) side. 本実施形態のマルチチャンバシステムを模式的に示す概略図である。It is the schematic which shows the multi-chamber system of this embodiment typically. 本実施形態の電子部品の製造方法の手順を示す概略図である。It is the schematic which shows the procedure of the manufacturing method of the electronic component of this embodiment. 高圧力スパッタのスパッタ粒子の輸送過程の説明図である。It is explanatory drawing of the transport process of the sputtered particle of high pressure sputtering. リスパッタの説明図である。It is explanatory drawing of resputtering. 低圧力スパッタと高圧力スパッタの粒子輸送過程と付き回り形状の説明図である。It is explanatory drawing of the particle transportation process of a low pressure sputtering and a high pressure sputtering, and an accompanying shape. バリア層のX線回折パターンを示す説明図である。It is explanatory drawing which shows the X-ray-diffraction pattern of a barrier layer. 本実施形態における充填結果を示すSEM顕微鏡写真である。It is a SEM micrograph which shows the filling result in this embodiment. 従来の凹部(微細孔)におけるボイドを示す説明図である。It is explanatory drawing which shows the void in the conventional recessed part (micropore). 低圧力スパッタでの付き回り状態を示す説明図である。It is explanatory drawing which shows the surrounding state in low pressure sputtering.

以下、図面を参照して、本発明の実施の形態を説明するが、本発明は本実施形態に限定されるものではない。   Hereinafter, embodiments of the present invention will be described with reference to the drawings, but the present invention is not limited to the embodiments.

〔プラズマ処理装置〕
まず、図1を参照して、本発明に係るプラズマ処理装置の一実施形態の構成について説明する。図1は、本実施形態のプラズマ処理装置を模式的に示す概略断面図である。
[Plasma processing equipment]
First, the configuration of an embodiment of a plasma processing apparatus according to the present invention will be described with reference to FIG. FIG. 1 is a schematic cross-sectional view schematically showing the plasma processing apparatus of the present embodiment.

図1に示すように、本実施形態のプラズマ処理装置100は、処理空間を区画する容器(チャンバ)201を備えており、チャンバ201内の上下には上部電極(放電電極)1と下部電極(バイアス電極)301とが設けられている。   As shown in FIG. 1, the plasma processing apparatus 100 of this embodiment includes a container (chamber) 201 that partitions a processing space, and an upper electrode (discharge electrode) 1 and a lower electrode ( Bias electrode) 301.

チャンバ201は中空円柱状の容器であって、略円板状の上部壁(天井壁)202と、略円筒形の側壁203と、略円板状の底壁204とから構成されている。チャンバ201内に区画された処理空間の下方には、基板や電子部品等の被処理体306を保持する載置台としてのステージホルダ302が設けられている。   The chamber 201 is a hollow cylindrical container, and includes a substantially disc-shaped upper wall (ceiling wall) 202, a substantially cylindrical side wall 203, and a substantially disc-shaped bottom wall 204. Below the processing space defined in the chamber 201, a stage holder 302 is provided as a mounting table for holding a target object 306 such as a substrate or an electronic component.

このチャンバ201の側壁には排気口205が設けられており、この排気口205にはチャンバ201内を真空排気する排気ポンプ10が接続されている。また、チャンバ201の内側壁には、このチャンバ201の内部の処理空間にアルゴン等の処理ガスを導入するガス導入口9が設けられ、このガス導入口9は不図示のガス供給手段に接続されている。   An exhaust port 205 is provided in the side wall of the chamber 201, and an exhaust pump 10 that evacuates the chamber 201 is connected to the exhaust port 205. Further, a gas introduction port 9 for introducing a processing gas such as argon into the processing space inside the chamber 201 is provided on the inner wall of the chamber 201, and this gas introduction port 9 is connected to a gas supply means (not shown). ing.

さらに、チャンバ201の側壁には、このチャンバ201内の圧力を測定する圧力計30が設けられている。この圧力計30は、例えば、ダイヤフラムゲージ等によって形成され、この圧力計30の検出値に基づいてチャンバ201内の圧力を制御する圧力制御機構31と接続されている。   Further, a pressure gauge 30 for measuring the pressure in the chamber 201 is provided on the side wall of the chamber 201. The pressure gauge 30 is formed by, for example, a diaphragm gauge or the like, and is connected to a pressure control mechanism 31 that controls the pressure in the chamber 201 based on the detection value of the pressure gauge 30.

上部電極(放電電極)1は、上部壁202、磁石機構5、ターゲット電極(第1の電極)2、絶縁体4、およびシールド3から構成されている。   The upper electrode (discharge electrode) 1 includes an upper wall 202, a magnet mechanism 5, a target electrode (first electrode) 2, an insulator 4, and a shield 3.

磁石機構5は上部壁202の下方に設けられており、磁石機構5の下部にはターゲット材を搭載するターゲット電極2が設けられている。ターゲット電極2の主要部品は、Al、オーステナイト系ステンレス鋼(SUS)、Cuなどの非磁性金属から構成されている。ターゲット電極2の減圧側には、基板306上に成膜するのに必要なターゲット(不図示)を設置することができる。   The magnet mechanism 5 is provided below the upper wall 202, and a target electrode 2 on which a target material is mounted is provided below the magnet mechanism 5. The main parts of the target electrode 2 are made of a nonmagnetic metal such as Al, austenitic stainless steel (SUS), or Cu. A target (not shown) necessary for forming a film on the substrate 306 can be installed on the reduced pressure side of the target electrode 2.

ターゲット電極2は、整合器101を介して、このターゲット電極2に電力を供給する高周波電源等の上部電極用電源102と、直流電圧を供給するDC電源103とに接続されている。絶縁体4は、ターゲット電極2とチャンバ201の側壁とを絶縁すると共に、ターゲット電極2をチャンバ201内に保持するためのものである。さらに、絶縁体4の下部には、シールド3が設けられている。   The target electrode 2 is connected via a matching unit 101 to an upper electrode power source 102 such as a high frequency power source that supplies power to the target electrode 2 and a DC power source 103 that supplies DC voltage. The insulator 4 is for insulating the target electrode 2 and the side wall of the chamber 201 and holding the target electrode 2 in the chamber 201. Further, a shield 3 is provided below the insulator 4.

また、上部電極1やターゲット電極2の中には不図示の配管が設けられており、この配管に冷却水を流すことによって、上部電極1やターゲット電極2を冷却することができる。   Further, a pipe (not shown) is provided in the upper electrode 1 and the target electrode 2, and the upper electrode 1 and the target electrode 2 can be cooled by flowing cooling water through the pipe.

磁石機構5は、マグネット支持板7と、マグネット支持板7に支持された複数のマグネットピース6と、複数のマグネットピース6の最外周側に設けられた磁場調整用磁性体8とから構成されている。なお、磁石機構5は、不図示の回転機構により、ターゲット材の中心軸を回転軸として回転可能に構成されている。   The magnet mechanism 5 includes a magnet support plate 7, a plurality of magnet pieces 6 supported by the magnet support plate 7, and a magnetic field adjusting magnetic body 8 provided on the outermost peripheral side of the plurality of magnet pieces 6. Yes. The magnet mechanism 5 is configured to be rotatable about a central axis of the target material by a rotation mechanism (not shown).

複数のマグネットピース6は、ターゲット電極2の上方であって、ターゲット電極2の表面と平行となるように、相互に隣接して配置されている。隣接するマグネットピース6同士によって、ポイントカスプ磁場11が形成されている。   The plurality of magnet pieces 6 are disposed adjacent to each other so as to be parallel to the surface of the target electrode 2 above the target electrode 2. A point cusp magnetic field 11 is formed by adjacent magnet pieces 6.

磁場調整用磁性体8は、外周側に位置するマグネットピース6が、ターゲット電極2側において部分的に重なるように延設されている。このような構成をとることにより、ターゲット電極2とシールド3との隙間において、磁場強度を抑制(制御)することができる。   The magnetic body for magnetic field adjustment 8 is extended so that the magnet piece 6 located on the outer peripheral side partially overlaps on the target electrode 2 side. By adopting such a configuration, the magnetic field strength can be suppressed (controlled) in the gap between the target electrode 2 and the shield 3.

下部電極(バイアス電極)301は、ホルダ302、冷却・加熱機構12、底壁204、および第2の電極用絶縁体303によって構成されている。   The lower electrode (bias electrode) 301 includes a holder 302, a cooling / heating mechanism 12, a bottom wall 204, and a second electrode insulator 303.

基板306を載置するステージホルダ302の内部には、冷却・加熱機構12が設けられている。   Inside the stage holder 302 on which the substrate 306 is placed, the cooling / heating mechanism 12 is provided.

第2の電極用絶縁体303は、ホルダ302とチャンバ201の底壁204とを電気的に絶縁して支持するための装置である。また、ホルダ302には、整合器304を介して、被処理体306にバイアス電力を印加する高周波電源等の下部電極用電源305が接続されている。また、下部電極用電源305には、ホルダ302に印加するバイアス電力を制御する不図示の電力制御機構が備えられている。   The second electrode insulator 303 is a device for electrically insulating and supporting the holder 302 and the bottom wall 204 of the chamber 201. The holder 302 is connected to a lower electrode power source 305 such as a high frequency power source for applying bias power to the object 306 via a matching unit 304. The lower electrode power source 305 is provided with a power control mechanism (not shown) that controls the bias power applied to the holder 302.

なお、図示していないが、ホルダ302には、単極型電極を有する静電吸着装置が設けられており、この単極型電極は、DC電源(不図示)と接続されている。この静電吸着装置によって処理対象としての基板306がホルダ302の載置面に静電吸着される。   Although not shown, the holder 302 is provided with an electrostatic adsorption device having a monopolar electrode, and this monopolar electrode is connected to a DC power source (not shown). The substrate 306 as a processing target is electrostatically attracted to the mounting surface of the holder 302 by this electrostatic adsorption device.

さらに、図示していないが、ホルダ302には、被処理体306の裏面に対して、その温度を制御するためのガス(例えば、Arなどの不活性ガス)を供給する複数のガス噴出口と、被処理体306の温度を計測するための温度計測器が設けられている。   Further, although not shown, the holder 302 has a plurality of gas jets for supplying a gas (for example, an inert gas such as Ar) for controlling the temperature to the back surface of the workpiece 306. A temperature measuring device for measuring the temperature of the object 306 is provided.

次に、図2を参照して、磁石機構5についてさらに詳細に説明する。図2は、磁石機構をターゲット電極(第1の電極)側から見た平面図である。   Next, the magnet mechanism 5 will be described in more detail with reference to FIG. FIG. 2 is a plan view of the magnet mechanism as viewed from the target electrode (first electrode) side.

図2に示すように、円板状のマグネット支持体7には、環状の磁場調整用磁性体8と、磁場調整用磁性体8の内周領域に配置された複数のマグネットピース6と、が支持されている。   As shown in FIG. 2, the disk-shaped magnet support 7 includes an annular magnetic field adjusting magnetic body 8 and a plurality of magnet pieces 6 arranged in the inner peripheral region of the magnetic field adjusting magnetic body 8. It is supported.

ここで図2において、符号3aはシールド3の内径を示しており、多数の小さな円は各々のマグネットピース6の外形を示している。各マグネットピース6は、同じ形状及び同じ磁束密度を有している。また、N及びSの文字はターゲット電極2側から見たマグネットピース6の磁極を示している。   Here, in FIG. 2, reference numeral 3 a indicates the inner diameter of the shield 3, and many small circles indicate the outer shape of each magnet piece 6. Each magnet piece 6 has the same shape and the same magnetic flux density. The letters N and S indicate the magnetic poles of the magnet piece 6 as viewed from the target electrode 2 side.

マグネットピース6は、互いに略同一の間隔(5乃至100mmの範囲)を空けて、碁盤の目状に縦横(X軸方向,Y軸方向)に配置され、隣接するマグネットピース6同士は反対の極性を有している。   Magnet pieces 6 are arranged vertically and horizontally (X-axis direction, Y-axis direction) in a grid pattern with substantially the same interval (range of 5 to 100 mm), and adjacent magnet pieces 6 have opposite polarities. have.

一方、X軸方向及びY軸方向に沿って配置された任意の4つのマグネットピース6からなる四角形において、対角線方向に沿って隣接するマグネットピース6の極性はそれぞれ同一である。すなわち、隣接する任意の4つのマグネットピース6により、ポイントカスプ磁場11が形成される。   On the other hand, in the quadrangle composed of any four magnet pieces 6 arranged along the X-axis direction and the Y-axis direction, the polarities of the magnet pieces 6 adjacent along the diagonal direction are the same. That is, a point cusp magnetic field 11 is formed by any four adjacent magnet pieces 6.

マグネットピース6の高さは、通常は2mmよりも大きく形成され、その断面形状は四角または円形である。マグネットピース6の直径や高さ、材質は、プロセスアプリケーションによって、適宜設定することができる。   The height of the magnet piece 6 is usually formed to be larger than 2 mm, and the cross-sectional shape thereof is a square or a circle. The diameter, height, and material of the magnet piece 6 can be appropriately set depending on the process application.

本実施形態においては、すべてのマグネットピース6は、同等の磁束密度となるように同じ磁石素材を想定している。   In this embodiment, all the magnet pieces 6 assume the same magnet material so as to have an equivalent magnetic flux density.

プラズマ処理装置100の上部電極1に高周波電力を供給したとき、プラズマは容量結合型のメカニズムによって生成され、このプラズマは、ポイントカスプ磁場11の作用を受ける。   When high frequency power is supplied to the upper electrode 1 of the plasma processing apparatus 100, plasma is generated by a capacitively coupled mechanism, and this plasma is affected by the point cusp magnetic field 11.

磁場調整用磁性体8は、外周側に位置するマグネットピース6が、ターゲット電極2側において部分的に重なるように延設されている。これにより、ターゲット電極2表面近傍における磁場強度を抑制(制御)することできる。磁場調整用磁性体8は、ターゲット電極2とシールド3との隙間の磁場強度を制御できる材料であればよく、例えば、SUS430等の透磁率が高い材料が好ましい。   The magnetic body for magnetic field adjustment 8 is extended so that the magnet piece 6 located on the outer peripheral side partially overlaps on the target electrode 2 side. Thereby, the magnetic field intensity in the vicinity of the surface of the target electrode 2 can be suppressed (controlled). The magnetic field adjusting magnetic body 8 may be any material that can control the magnetic field strength in the gap between the target electrode 2 and the shield 3. For example, a material having high magnetic permeability such as SUS430 is preferable.

磁石機構5において、マグネットピース6と磁場調整用磁性体8とが重なる面積を調整することにより、磁場調整することが可能である。すなわち、マグネットピース6と磁場調整用磁性体8とが重なる面積を調整すると、ターゲット電極2の最外周まで、ターゲット電極2をスパッタするのに必要な磁場を供給し、ターゲット電極2とシールド3との隙間には磁場を供給しないようになる。   In the magnet mechanism 5, the magnetic field can be adjusted by adjusting the area where the magnet piece 6 and the magnetic field adjusting magnetic body 8 overlap. That is, when the area where the magnet piece 6 and the magnetic field adjusting magnetic body 8 overlap is adjusted, the magnetic field necessary for sputtering the target electrode 2 is supplied to the outermost periphery of the target electrode 2. No magnetic field is supplied to the gap.

本実施形態においては、マグネットピース6は、互いに略同一の間隔を空けて、碁盤の目状に縦横に配置した形態を例示したが、マグネットピースの配置は本発明の効果を限定するものではなく、適時選択することが出来る。   In the present embodiment, the magnet pieces 6 are illustrated in the form of being arranged vertically and horizontally in a grid pattern with substantially the same interval therebetween, but the arrangement of the magnet pieces does not limit the effect of the present invention. Can be selected in a timely manner.

〔マルチチャンバシステム〕
本実施形態では、後述するように、バリア層の成膜と、低融点金属の成膜、充填とを行なうが、それぞれ別の成膜チャンバで行なうことが望ましく、図3に示すようなマルチチャンバシステムが適している。図3は、本実施形態のマルチチャンバシステムを示す概略図である。
[Multi-chamber system]
In this embodiment, as will be described later, the barrier layer is formed, and the low-melting point metal is formed and filled, but it is preferable to perform them in separate film forming chambers. The system is suitable. FIG. 3 is a schematic view showing the multi-chamber system of the present embodiment.

図3に示すように、このマルチチャンバシステムは、中央に搬送室450を備え、この搬送室450内には、ハンドリングロボット等の搬送機構(不図示)が備えられている。
この搬送室450には、3基のチャンバがゲートバルブ(不図示)を介して真空接続されている。即ち、3基のチャンバは、被処理体306の脱ガスを行なうデガスチャンバ451と、第1および第2のバリア層404、405の成膜を行なうバリア層成膜チャンバ452と、及び低融点金属の成膜、充填を行なう低融点金属成膜チャンバ453とからなる。さらに、搬送室450には、真空空間と大気の間でカセット455に収納された被処理体306を出し入れするためのロードロックチャンバ454が接続されている。
As shown in FIG. 3, the multi-chamber system includes a transfer chamber 450 in the center, and a transfer mechanism (not shown) such as a handling robot is provided in the transfer chamber 450.
Three chambers are vacuum-connected to the transfer chamber 450 via gate valves (not shown). That is, the three chambers include a degas chamber 451 for degassing the object 306 to be processed, a barrier layer film formation chamber 452 for forming the first and second barrier layers 404 and 405, and a low melting point metal. It comprises a low melting point metal film forming chamber 453 for film formation and filling. Further, a load lock chamber 454 for connecting and removing the object 306 stored in the cassette 455 is connected to the transfer chamber 450 between the vacuum space and the atmosphere.

本実施形態では、バリア層成膜チャンバ452及び低融点金属成膜チャンバ453が上記プラズマ処理装置100によって構成されている。これに限定されず、少なくとも、バリア層成膜チャンバ452が上記プラズマ処理装置100によって構成されていればよい。   In the present embodiment, the barrier layer film forming chamber 452 and the low melting point metal film forming chamber 453 are configured by the plasma processing apparatus 100. However, the present invention is not limited to this, and at least the barrier layer deposition chamber 452 only needs to be configured by the plasma processing apparatus 100.

〔電子部品の製造方法、電子部品、制御プログラム及び記録媒体の第1実施形態〕
次に、図1から図4を参照して、上記プラズマ処理装置100を用いて実施する電子部品の製造方法を説明する。なお、本発明に係る電子部品の製造方法のアルゴリズムは、プラズマ処理装置100の成膜プロセスを制御する制御装置(不図示)の記憶部に制御プログラムとして記憶されており、成膜プロセス開始の際にCPUにより読み出されて実行される。
[First Embodiment of Electronic Component Manufacturing Method, Electronic Component, Control Program, and Recording Medium]
Next, with reference to FIG. 1 to FIG. 4, an electronic component manufacturing method that is performed using the plasma processing apparatus 100 will be described. Note that the algorithm of the electronic component manufacturing method according to the present invention is stored as a control program in a storage unit of a control device (not shown) that controls the film forming process of the plasma processing apparatus 100, and at the time of starting the film forming process. Are read and executed by the CPU.

また、上記制御プログラムは、コンピュータ(PC)による読み取り可能な記録媒体に記録されて、PCの記憶部にインストールされる。記録媒体としては、フロッピー(登録商標)ディスク、ZIP(登録商標)等の磁気記録媒体、MO等の光磁気記録媒体、CD−R、DVD−R、DVD+R,CD−R,DVD−RAM、DVD+RW(登録商標)、PD等の光ディスク等が挙げられる。また、コンパクトフラッシュ(登録商標)、スマートメディア(登録商標)、メモリースティック(登録商標)、マルチメディアカード、SDメモリカード等のフラッシュメモリ系が挙げられる。さらに、マイクロドライブ(登
録商標)、Jaz(登録商標)等のリムーバブルハードディスクが挙げられる。
The control program is recorded on a recording medium readable by a computer (PC) and installed in a storage unit of the PC. As recording media, floppy (registered trademark) disks, magnetic recording media such as ZIP (registered trademark), magneto-optical recording media such as MO, CD-R, DVD-R, DVD + R, CD-R, DVD-RAM, DVD + RW (Registered trademark), optical disks such as PD, and the like. Also, flash memory systems such as CompactFlash (registered trademark), SmartMedia (registered trademark), Memory Stick (registered trademark), multimedia card, SD memory card, and the like can be given. Furthermore, removable hard disks, such as a micro drive (trademark) and Jaz (trademark), are mentioned.

前述したように、本実施形態の電子部品の製造方法は、大きく分けて、バリア層の成膜手順と、低融点金属の成膜、充填手順とからなるが、それぞれ別の成膜チャンバで行うことが望ましく、本実施形態では図3のマルチチャンバシステムを用いて実施する。   As described above, the electronic component manufacturing method of the present embodiment is roughly divided into a barrier layer deposition procedure, a low melting point metal deposition procedure, and a filling procedure, which are performed in separate deposition chambers. In this embodiment, the multi-chamber system shown in FIG. 3 is used.

図4は、本実施形態の電子部品の製造方法の手順を示す概略図である。   FIG. 4 is a schematic view showing the procedure of the electronic component manufacturing method of the present embodiment.

図4(a)に示すように、本実施形態の被処理体306は、基板401上には二酸化シリコン402が積層されており、この二酸化シリコン402にはホール408が形成されている。本実施形態では、このようなホール408を有する基板401が被処理体306となる。なお、以下で説明するホール408とは、本発明における凹部(微細孔)の一例であり、その他に、例えば、トレンチ(溝)などが挙げられる。   As shown in FIG. 4A, in the object 306 of this embodiment, silicon dioxide 402 is laminated on a substrate 401, and a hole 408 is formed in the silicon dioxide 402. In the present embodiment, the substrate 401 having such a hole 408 is the object to be processed 306. Note that the hole 408 described below is an example of a recess (fine hole) in the present invention, and other examples include a trench (groove).

本実施形態の電子部品の製造方法は、まず、搬送室450の搬送機構がロードロックチャンバ454内からカセット455内の被処理体306を取り出し、デガスチャンバ451内に移送して脱ガス処理を行なう。脱ガス処理の終了後、搬送機構はデガスチャンバ451内から被処理体306を取り出し、バリア層成膜チャンバ452内へと移送する。なお、前述したように、本実施形態では、バリア層成膜チャンバ452及び低融点金属成膜チャンバ453は上記プラズマ処理装置100と同様の構成で形成されている。   In the electronic component manufacturing method of the present embodiment, first, the transfer mechanism of the transfer chamber 450 takes out the object 306 in the cassette 455 from the load lock chamber 454 and transfers it into the degas chamber 451 for degassing processing. After the degassing process is completed, the transfer mechanism takes out the object 306 from the degas chamber 451 and transfers it to the barrier layer deposition chamber 452. As described above, in this embodiment, the barrier layer film forming chamber 452 and the low melting point metal film forming chamber 453 are formed in the same configuration as the plasma processing apparatus 100.

次に、バリア層の成膜手順について説明する。   Next, the procedure for forming the barrier layer will be described.

本実施形態では、ターゲット材としてTiを使用している。まず、バリア層成膜チャンバ452のガス導入口9からチャンバ201内に、アルゴンガスが所定の流量で導入される。これと同時に、磁石機構5が所定の回転速度で回転する。   In this embodiment, Ti is used as the target material. First, argon gas is introduced into the chamber 201 from the gas inlet 9 of the barrier layer deposition chamber 452 at a predetermined flow rate. At the same time, the magnet mechanism 5 rotates at a predetermined rotation speed.

このとき、プロセス制御装置(不図示)が、圧力計30の検出値に基づいて圧力制御機構31を制御すると共に、チャンバ201内にガス挿入口9から導入されるガスの流量を制御することにより、チャンバ201内の圧力が比較的高い圧力に維持される。   At this time, the process control device (not shown) controls the pressure control mechanism 31 based on the detection value of the pressure gauge 30 and also controls the flow rate of the gas introduced into the chamber 201 from the gas insertion port 9. The pressure in the chamber 201 is maintained at a relatively high pressure.

具体的には、チャンバ201内の圧力は4Pa以上20Pa以下に設定することが好ましく、本実施形態では7Paに設定される。チャンバ201内の圧力を4Pa以上20Pa以下に設定するのは、4Pa未満になると、後述するように、スパッタ粒子がホール入口に堆積し、最悪の場合はホール入口を塞いでしまう可能性があるからである。一方、20Paを超えると、プロセスガスの分子の数があまりにも多くなり、スパッタ粒子がプロセスガス分子との衝突によって、基板306に十分到達できないという問題が発生する可能性があるからである。   Specifically, the pressure in the chamber 201 is preferably set to 4 Pa or more and 20 Pa or less, and is set to 7 Pa in the present embodiment. The reason why the pressure in the chamber 201 is set to 4 Pa or more and 20 Pa or less is that when the pressure is less than 4 Pa, sputtered particles accumulate at the hole entrance as will be described later, and in the worst case, the hole entrance may be blocked. It is. On the other hand, when the pressure exceeds 20 Pa, the number of process gas molecules becomes too large, and there is a possibility that the problem that the sputtered particles cannot sufficiently reach the substrate 306 due to collision with the process gas molecules may occur.

このとき被処理体306は、静電吸着装置(不図示)に印加した電圧により、静電吸着されている。さらに、プロセスコントローラ(不図示)が、基板温度計測器(不図示)に基づいて、ガス噴出口(不図示)から噴出されるガスを制御することにより、被処理体306が所定の温度に維持される。   At this time, the workpiece 306 is electrostatically attracted by a voltage applied to an electrostatic attracting device (not shown). Further, the process controller (not shown) controls the gas ejected from the gas ejection port (not shown) based on the substrate temperature measuring instrument (not shown), so that the object 306 is maintained at a predetermined temperature. Is done.

次に、上部電極用電源102により、所定電力及び所定周波数の高周波電力をターゲット電極2に印加する。本実施形態では、電力を2500Wとし、周波数を60MHzとしている。なお、周波数は、10MHz以上100MHz以下であることが好ましく、特に20MHz以上80MHz以下であることが好ましい。
高周波電力の周波数をこの範囲に設定するのは、プロセスガス粒子を容易かつ効率的にイオン化できるためである。
Next, the upper electrode power supply 102 applies predetermined power and high-frequency power having a predetermined frequency to the target electrode 2. In the present embodiment, the power is 2500 W and the frequency is 60 MHz. The frequency is preferably 10 MHz or more and 100 MHz or less, and particularly preferably 20 MHz or more and 80 MHz or less.
The reason why the frequency of the high frequency power is set in this range is that the process gas particles can be easily and efficiently ionized.

次いで、図4(b)に示すように、上記ホール408内にTi層403を成膜する。すなわち、DC電源103により、ターゲット電極2に電圧を印加することで、アルゴンイオンがTiターゲットに入射し、スパッタ成膜が開始される。そして、所定時間のスパッタ成膜を行った後、上部電極用電源102およびDC電源103からターゲット電極2に印加する電力を停止する。ここで成膜されたのはTi層403であり、前述のようにコンタクト部の接触抵抗を低減する目的で用いられる。   Next, as shown in FIG. 4B, a Ti layer 403 is formed in the hole 408. That is, when a voltage is applied to the target electrode 2 by the DC power source 103, argon ions are incident on the Ti target, and sputtering film formation is started. Then, after performing sputter deposition for a predetermined time, the power applied to the target electrode 2 from the upper electrode power source 102 and the DC power source 103 is stopped. The Ti layer 403 formed here is used for the purpose of reducing the contact resistance of the contact portion as described above.

次に、図4(c)に示すように、上記Ti層403上に、下部電極301に印加するバイアス電力を切替えて、第1のバリア層404および第2のバリア層405を順次成膜する。   Next, as shown in FIG. 4C, the first barrier layer 404 and the second barrier layer 405 are sequentially formed on the Ti layer 403 by switching the bias power applied to the lower electrode 301. .

まず、チャンバ201内のガスをアルゴンガスと窒素ガス(反応性ガス)との混合ガスに切り替える。本実施形態では、混合ガスを導入した後のチャンバ201内の圧力を10Paに調圧した。Ti層403と同様に上部電極用電源102およびDC電源103に電力を印加することで、反応性スパッタが開始される。その際、導入された窒素ガスと反応するため、ターゲット材であるチタンはTiN(チタンナイトライド)として基板に到着する。   First, the gas in the chamber 201 is switched to a mixed gas of argon gas and nitrogen gas (reactive gas). In this embodiment, the pressure in the chamber 201 after introducing the mixed gas is adjusted to 10 Pa. Reactive sputtering is started by applying power to the upper electrode power source 102 and the DC power source 103 in the same manner as the Ti layer 403. At that time, since it reacts with the introduced nitrogen gas, the target material titanium reaches the substrate as TiN (titanium nitride).

このとき、下部電極用電源305によって、下部電極301に第1のバイアス電力が印加される。本実施形態では、第1のバイアス電力を600Wとした。バイアス電力は下部電極301にプラズマによるシースを形成し、一部がイオン化されたスパッタ粒子およびプロセスガス粒子を加速し、基板401に引き込む。基板401および成膜過程の膜は、衝突するイオンの入射エネルギーを得て堆積される。   At this time, the first bias power is applied to the lower electrode 301 by the power supply 305 for the lower electrode. In the present embodiment, the first bias power is 600 W. The bias power forms a sheath made of plasma on the lower electrode 301, accelerates sputtered particles and process gas particles partially ionized, and draws them into the substrate 401. The substrate 401 and the film in the film formation process are deposited by obtaining incident energy of colliding ions.

ここで、図5から図7を参照して、本実施形態のバリア層の成膜手順におけるスパッタ粒子の挙動について説明する。図5は、高圧力スパッタのスパッタ粒子の輸送過程の説明図である。図6は、リスパッタの説明図である。図7は、低圧力スパッタと高圧力スパッタの粒子輸送過程と付き回り形状の説明図である。   Here, with reference to FIG. 5 to FIG. 7, the behavior of the sputtered particles in the barrier layer deposition procedure of the present embodiment will be described. FIG. 5 is an explanatory diagram of a process of transporting sputtered particles in high pressure sputtering. FIG. 6 is an explanatory diagram of resputtering. FIG. 7 is an explanatory diagram of the particle transport process and the associated shape of low-pressure sputtering and high-pressure sputtering.

図5に示すように、本発明では、通常のスパッタよりも高圧力化で成膜を行うため、ターゲット2aを飛び出したスパッタ粒子430は、平均自由工程が短く、基板401へ到着する間にガス粒子との衝突を繰り返す。そして、ターゲット2aを飛び出した際の運動エネルギーを失い、基板近傍に飛来する。基板近傍に飛来した粒子は、ホルダに印加されたバイアス電圧により発生したプラズマシース431によって、基板401に垂直な方向へと加速され、ホール内部へと引き込まれる。   As shown in FIG. 5, in the present invention, film formation is performed at a higher pressure than in normal sputtering. Therefore, the sputtered particles 430 that have jumped out of the target 2a have a short mean free path, and gas flows while arriving at the substrate 401. Repeat collisions with particles. And the kinetic energy at the time of jumping out of the target 2a is lost, and it flies near the substrate. Particles flying near the substrate are accelerated in a direction perpendicular to the substrate 401 by the plasma sheath 431 generated by the bias voltage applied to the holder and drawn into the hole.

また、図6に示すように、基板401に引き込まれたプロセスガスイオンは、ある一定の入射エネルギー以上になると、基板401に付着したスパッタ膜を再度スパッタ(リスパッタ)する。基板401へ引き込まれたプロセスガスイオンは、基板垂直方向へ加速されるため、特にホール底部の付着膜がリスパッタされ、ホール側壁部へと付着する。これにより、付き回り量の少ない側壁部が補強され、全体として良好なカバレッジ形状を得ることができる。   In addition, as shown in FIG. 6, when the process gas ions drawn into the substrate 401 become more than a certain incident energy, the sputtered film attached to the substrate 401 is sputtered (resputtered) again. Since the process gas ions drawn into the substrate 401 are accelerated in the vertical direction of the substrate, the adhesion film at the bottom of the hole is re-sputtered and adheres to the side wall of the hole. Thereby, a side wall part with little amount of attachment is reinforced, and a favorable coverage shape can be obtained as a whole.

さらに、図7(c)(d)に示すように、基板到着までの間にスパッタ粒子の衝突による散乱によって容器内に広がり、ホルダでのシース加速によって入射するため、基板全面において、対称性の良い被覆形状を得ることができる。これに対し、図7(a)(b)に示すように、低圧力スパッタでは、基板到着までの間にスパッタの粒子の衝突による散乱が起こらないため、被覆形状に偏りが生じる。   Furthermore, as shown in FIGS. 7C and 7D, since it spreads in the container due to scattering by the collision of sputtered particles until the arrival of the substrate and is incident by sheath acceleration at the holder, the entire surface of the substrate is symmetrical. A good covering shape can be obtained. On the other hand, as shown in FIGS. 7A and 7B, in low-pressure sputtering, since scattering due to collision of sputtered particles does not occur before the arrival of the substrate, the coating shape is biased.

そして一定時間成膜した後、下部電極301に印加されたバイアス電力を第1のバイアス電力よりも小さい第2のバイアス電力に切り替える。本実施形態では、下部電極用電源305による出力を0Wとし、プラズマ電位からの加速のみとした。第2のバイアス電圧による成膜を一定時間行った後、上部電極用電源102およびDC電源103からターゲット電極2に印加される電力を停止する。   Then, after film formation for a certain period of time, the bias power applied to the lower electrode 301 is switched to a second bias power smaller than the first bias power. In this embodiment, the output from the lower electrode power source 305 is set to 0 W, and only acceleration from the plasma potential is performed. After the film formation with the second bias voltage is performed for a certain time, the power applied to the target electrode 2 from the upper electrode power source 102 and the DC power source 103 is stopped.

ここで、上記手順によって得られたバリア層について説明する。図8は、バリア層のX線回折パターンを示す説明図である。   Here, the barrier layer obtained by the above procedure will be described. FIG. 8 is an explanatory diagram showing an X-ray diffraction pattern of the barrier layer.

図8(a)は、第1のバリア層のみを成膜した場合のX線回折パターンである。第1のバリア層は、第1のバイアス電力(本実施形態では、バイアス電力600W)によって与えられた過剰なイオン入射エネルギーを受け、結晶成長が崩され、強い配向性をもたない膜として堆積する。これに対して、第2のバイアス電力(本実施形態では、バイアス電力0W)で成膜した場合は、過剰なイオン入射エネルギーがないため、結晶の最密面が基板と平行となる結晶配向が強い層が形成される。これは、図8の(c)に相当し、TiN(111)面による明瞭な回折ピークが確認できる。   FIG. 8A shows an X-ray diffraction pattern when only the first barrier layer is formed. The first barrier layer is deposited as a film that receives excessive ion incident energy given by the first bias power (in this embodiment, bias power 600 W), breaks crystal growth, and does not have strong orientation. To do. On the other hand, when the film is formed with the second bias power (in this embodiment, the bias power is 0 W), since there is no excessive ion incident energy, the crystal orientation in which the close-packed surface of the crystal is parallel to the substrate is obtained. A strong layer is formed. This corresponds to (c) in FIG. 8, and a clear diffraction peak due to the TiN (111) plane can be confirmed.

また、第2のバイアス電力で得られた膜の表面は、前述の柱状構造が緻密に並んだものであり、表面粗さが小さく、平坦な膜となっている。図示しないが、SEMによる断面観察の結果、第1のバイアス電力で得られた膜には、明確な結晶構造が確認されなかった。
これに対し、第2のバイアス電力で成膜した膜は、細かい柱状の構造が確認された。
In addition, the surface of the film obtained with the second bias power is a flat film in which the above-described columnar structures are densely arranged and the surface roughness is small. Although not shown, as a result of cross-sectional observation by SEM, a clear crystal structure was not confirmed in the film obtained with the first bias power.
On the other hand, the film formed with the second bias power was confirmed to have a fine columnar structure.

図8(b)は、上記2層を積層した場合の回折パターンで、前述のピークがそれぞれ確認され、図8(c)と比較すると、第2のバリア層の結晶配向性も抑制されている。これは、結晶性に乏しい第1のバリア層の影響を受けたためであり、第1のバリア層の〔001〕結晶配向性を制御することで、第2のバリア層の〔001〕結晶配向性も制御することが可能であることは容易に推測される。   FIG. 8B is a diffraction pattern in the case where the two layers are stacked, and the above-mentioned peaks are confirmed, and the crystal orientation of the second barrier layer is also suppressed as compared with FIG. 8C. . This is due to the influence of the first barrier layer having poor crystallinity. By controlling the [001] crystal orientation of the first barrier layer, the [001] crystal orientation of the second barrier layer is controlled. It is easily guessed that control is possible.

次に、バイアス印加によるバリア層の膜質の変化について説明する。   Next, changes in the film quality of the barrier layer due to bias application will be described.

TiNは一般的に柱状晶の結晶構造をとり易く、結晶の最密面が基板と平行になる結晶配向性を示す。そのため、バリア層を形成するに当たり、まずバイアスによるイオン入射のエネルギーを高めることで、結晶構造を崩し、結晶配向性を弱くした第1のバリア層404を形成する。その後、イオン入射のエネルギーを低くすることで、結晶配向性の強い第2のバリア層405を形成する。   TiN generally has a columnar crystal structure and exhibits crystal orientation in which the close-packed surface of the crystal is parallel to the substrate. Therefore, when forming the barrier layer, first, the energy of ion incidence by bias is increased to form the first barrier layer 404 having a broken crystal structure and weak crystal orientation. Thereafter, the second barrier layer 405 having strong crystal orientation is formed by lowering the energy of ion incidence.

第1のバリア層404の結晶配向性を弱くする目的は、全体としてバリア層の結晶性を弱くし、その後に成膜される第2のバリア層405の種層として機能する。前述したように、結晶成長は下地の結晶構造・結晶性に従って成長することが多く、種層の構造を変えることにより、それに積層する層の成長を制御することができる。   The purpose of weakening the crystal orientation of the first barrier layer 404 is to weaken the crystallinity of the barrier layer as a whole and to function as a seed layer for the second barrier layer 405 formed thereafter. As described above, the crystal growth often grows according to the underlying crystal structure / crystallinity, and the growth of the layer stacked thereon can be controlled by changing the structure of the seed layer.

また、バイアスの印加は成膜するバリア層の被覆形状にも影響し、特に開口部では入射イオンによるエッチングが起こり,堆積膜厚が薄くなり,最悪の場合下地が露出してしまう。そのため、第2のバイアス電力は過剰な入射イオンエネルギーを抑制し、開口部のバリア性を有するに十分な膜厚を確保することが有効である。
続いて、再びアルゴンガスに切り替え、前述と同様に、図4(d)に示すように、上記ホール408内に第3のバリア層であるTi層406を成膜する。すなわち、DC電源103により、ターゲット電極2に電圧を印加することで、アルゴンイオンがTiターゲットに入射し、スパッタ成膜が開始される。そして、所定時間のスパッタ成膜を行った後、上部電極用電源102およびDC電源103からターゲット電極2に印加する電力を停止する。
The application of bias also affects the covering shape of the barrier layer to be formed. Etching by incident ions occurs particularly in the opening, and the deposited film thickness becomes thin, and in the worst case, the base is exposed. Therefore, it is effective that the second bias power suppresses excessive incident ion energy and secures a film thickness sufficient to have the barrier property of the opening.
Subsequently, the gas is switched to argon gas again, and a Ti layer 406 as a third barrier layer is formed in the hole 408 as shown in FIG. That is, when a voltage is applied to the target electrode 2 by the DC power source 103, argon ions are incident on the Ti target, and sputtering film formation is started. Then, after performing sputter deposition for a predetermined time, the power applied to the target electrode 2 from the upper electrode power source 102 and the DC power source 103 is stopped.

このとき、第3のバリア層406は、下地である第1、第2バリア層の結晶性に従い成長するため、第1、第2のバリア層の膜厚、バリア層形成時に印加されるバイアス印加電力および割合によって第3のバリア層の膜質を制御することができる。
このように、Ti層を挿入することで、バリア層と高温の低融点金属層406が直接接触する場合にも、低融点金属層406の凝集を抑制することができ、より確実にボイドの発生を防止できる。なお、Ti層が余りに薄すぎると、Ti層挿入の効果が得られず、Ti層があまりに厚いとTiとAlの合金層が形成されてしまう。この合金層は、多くの場合、粒が大きく、また、その強固な密着性からバリア層とAl界面の流動性を著しく低下させる。このため、第3のバリア層409としてTi層を形成する場合は、厚さを5nm以上30nm以下とすることが好ましい。
At this time, since the third barrier layer 406 grows in accordance with the crystallinity of the first and second barrier layers, which are the underlying layers, the thicknesses of the first and second barrier layers and the bias applied when the barrier layer is formed are applied. The film quality of the third barrier layer can be controlled by the power and the ratio.
In this way, by inserting the Ti layer, even when the barrier layer and the high-temperature low-melting-point metal layer 406 are in direct contact, aggregation of the low-melting-point metal layer 406 can be suppressed, and voids are generated more reliably. Can be prevented. If the Ti layer is too thin, the effect of inserting the Ti layer cannot be obtained, and if the Ti layer is too thick, an alloy layer of Ti and Al is formed. In many cases, this alloy layer has large grains, and due to its strong adhesion, the fluidity of the barrier layer and the Al interface is significantly reduced. Therefore, when a Ti layer is formed as the third barrier layer 409, the thickness is preferably 5 nm or more and 30 nm or less.

次に、低融点金属の充填手順について説明する。   Next, the filling procedure of the low melting point metal will be described.

バリア層404、405の成膜の終了後、搬送機構はバリア層成膜チャンバ452内から被処理体306を取り出し、大気に曝すことなく低融点金属成膜チャンバ453内へと移送する。Alの充填についても、バリア層と同様に低融点金属成膜チャンバ453として上記プラズマ処理装置100を用いて実施した。   After film formation of the barrier layers 404 and 405 is completed, the transfer mechanism takes out the object 306 from the barrier layer film formation chamber 452 and transfers it to the low melting point metal film formation chamber 453 without exposing to the atmosphere. The filling of Al was performed using the plasma processing apparatus 100 as the low melting point metal film forming chamber 453 similarly to the barrier layer.

本実施形態では、ターゲット材としてAl−Cuを使用している。バリア層と同様に、ガス導入口9からアルゴンガスを導入すると共に、磁石機構5の回転を行う。   In this embodiment, Al—Cu is used as the target material. Similarly to the barrier layer, argon gas is introduced from the gas inlet 9 and the magnet mechanism 5 is rotated.

本実施形態では、チャンバ201内の圧力を5Paとした。また、基板温度はAlの流動に必要な程度に加熱を行う。具体的には、基板は300℃以上に加熱され、350℃以上450℃以下に調温されるのが望ましく、本実施形態では420℃に加熱する。   In this embodiment, the pressure in the chamber 201 is 5 Pa. The substrate temperature is heated to the extent necessary for Al flow. Specifically, the substrate is desirably heated to 300 ° C. or higher and regulated to 350 ° C. or higher and 450 ° C. or lower. In this embodiment, the substrate is heated to 420 ° C.

基板温度が十分に飽和すると、次に、上部電極用電源102により、所定電力および所定周波数の高周波電力をターゲット電極2に印加する。本実施形態においては、電力を4000Wとし、周波数を60MHzとしている。   When the substrate temperature is sufficiently saturated, the upper electrode power supply 102 then applies a predetermined power and a high frequency power having a predetermined frequency to the target electrode 2. In this embodiment, the power is 4000 W and the frequency is 60 MHz.

次いで、DC電源103により、ターゲット電極2に電圧を印加することで、アルゴンイオンがアルミターゲットに入射し、スパッタ成膜が開始される。スパッタされたAl粒子は、基板に付着後、加熱による熱エネルギーによってマイグレーションが促進し、前述のバリア層状を移動し、図4(e)に示すように、低融点金属層407がホール408内に充填される。   Next, a voltage is applied to the target electrode 2 by the DC power source 103, whereby argon ions are incident on the aluminum target, and sputtering film formation is started. After the sputtered Al particles adhere to the substrate, the migration is promoted by the heat energy by heating and moves in the above-described barrier layer shape, and the low melting point metal layer 407 is placed in the hole 408 as shown in FIG. Filled.

そして、所定時間のスパッタ成膜を行った後、上部電極用高周波電源102およびDC電源103からターゲット電極2に印加される電力を停止する。   Then, after performing the sputter film formation for a predetermined time, the power applied to the target electrode 2 from the upper electrode high-frequency power source 102 and the DC power source 103 is stopped.

[実施例]
図11は、本実施形態により埋設を行ったホールのSEMによる断面観察結果を示す顕微鏡写真である。図11に示すように、φ0.2μmのホールにボイドを形成することなく埋設が行われていることが確認された。
また、特筆すべきは、深さ1.0μmのホールパターンをわずか200nmのAl成膜量にて埋設が完了していることである。図11では基板表面にはほとんどアルミが残っておらず、開口部に優先的にAlが流動していることが観察できる。このことからも本発明によるAl流動性の制御は高アスペクトの微細パターンにおいても充填が十分可能であることを示している。
[Example]
FIG. 11 is a photomicrograph showing the cross-sectional observation result by SEM of the hole buried according to this embodiment. As shown in FIG. 11, it was confirmed that embedding was performed without forming a void in a hole of φ0.2 μm.
It should also be noted that the embedding of the hole pattern having a depth of 1.0 μm is completed with an Al film formation amount of only 200 nm. In FIG. 11, it can be observed that almost no aluminum remains on the substrate surface, and Al preferentially flows in the opening. This also shows that the control of the Al fluidity according to the present invention can sufficiently fill even a high aspect fine pattern.

また、上述の手順において従来からリフロープロセスに必要とされてきたSeed層の成膜を実施していないことが本発明の効果を端的に示している。従来から、流動経路層として必要とされてきたSeed層を用いなくとも、バリア層の結晶配向性を制御することにより、直接高温化でAlの成膜を行っても、ボイドを形成することなくAlの充填を行うことが可能となる。また、従来Seed層用のAl成膜室と高温でのAl成膜室の2つのチャンバが必要であったが、単一のAl成膜室で成膜することができ、製造コストを低減することができる。   In addition, the effect of the present invention is clearly shown in that the seed layer that has been conventionally required for the reflow process is not formed in the above-described procedure. Even without using a seed layer, which has been conventionally required as a flow path layer, by controlling the crystal orientation of the barrier layer, it is possible to form a film of Al directly at a high temperature without forming a void. Al filling can be performed. In addition, the conventional Al film forming chamber for the seed layer and the Al film forming chamber at a high temperature were required, but the film can be formed in a single Al film forming chamber, thereby reducing the manufacturing cost. be able to.

以上、本発明の好適な実施形態を説明したが、これは本発明の説明のための例示であり、本発明の範囲を上記実施形態にのみ限定する趣旨ではない。本発明は、その要旨を逸脱しない範囲で、上記実施形態とは異なる種々の態様で実施することができる。   As mentioned above, although preferred embodiment of this invention was described, this is an illustration for description of this invention, and is not the meaning which limits the scope of the present invention only to the said embodiment. The present invention can be implemented in various modes different from the above-described embodiments without departing from the gist thereof.

例えば、上記実施形態では、スパッタリング装置を例示して説明したが、他のプラズマ処理装置、およびこれを使用した電子部品の製造方法にも適用可能である。   For example, in the above-described embodiment, the sputtering apparatus has been described as an example, but the present invention can also be applied to other plasma processing apparatuses and electronic component manufacturing methods using the same.

1 上部電極
2 ターゲット電極(第1の電極)
3 シールド
3a シールドの内径
4 絶縁体
5 磁石機構
6 マグネットピース
7 マグネット支持板
8 磁場調整用磁性体
9 ガス導入口
10 排気ポンプ
11 ポイントカスプ磁場
12 冷却・加熱機構
30 圧力計
31 圧力制御機構(APC)
100 プラズマ処理装置
101 整合器
102 上部電極用電源
103 DC電源
201 容器(チャンバ)
202 上部壁(天井壁)
203 側壁
204 底壁
205 排気口
301 下部電極
302 ホルダ
303 第2の電極用絶縁体
304 整合器
305 下部電極用電源
306 被処理体
401 基板
402 二酸化シリコン
403 Ti層
404 第1のバリア層(TiN)
405 第2のバリア層(TiN)
406 第3のバリア層(Ti)
407 低融点金属層
408 ホール
410 ボイド
420 付着膜
421 オーバーハング形状
430 スパッタ粒子
431 プラズマシース
450 搬送室
451 デガスチャンバ
452 バリア層成膜チャンバ
453 Al成膜チャンバ
454 ロードロックチャンバ
455 カセット
1 Upper electrode 2 Target electrode (first electrode)
DESCRIPTION OF SYMBOLS 3 Shield 3a Shield inner diameter 4 Insulator 5 Magnet mechanism 6 Magnet piece 7 Magnet support plate 8 Magnetic body for magnetic field adjustment 9 Gas inlet 10 Exhaust pump 11 Point cusp magnetic field 12 Cooling / heating mechanism 30 Pressure gauge 31 Pressure control mechanism (APC) )
DESCRIPTION OF SYMBOLS 100 Plasma processing apparatus 101 Matching device 102 Power supply for upper electrodes 103 DC power supply 201 Container (chamber)
202 Upper wall (ceiling wall)
203 Side wall 204 Bottom wall 205 Exhaust port 301 Lower electrode 302 Holder 303 Second electrode insulator 304 Matching device 305 Lower electrode power supply 306 Object 401 Substrate 402 Silicon dioxide 403 Ti layer 404 First barrier layer (TiN)
405 Second barrier layer (TiN)
406 Third barrier layer (Ti)
407 Low melting point metal layer 408 Hole 410 Void 420 Adhesion film 421 Overhang shape 430 Sputtered particles 431 Plasma sheath 450 Transfer chamber 451 Degas chamber 452 Barrier layer film formation chamber 453 Al film formation chamber 454 Load lock chamber 455 Cassette

Claims (8)

凹部を被処理体にバリア層を成膜するバリア層成膜手順と、前記バリア層が形成された被処理体の凹部に低融点金属層を充填する充填手順と、を有し、
前記バリア層成膜手順は、
被処理体と接するバイアス電極に第1のバイアス電力を印加し、プラズマ処理によりTiNx(xは正の数)を含む第1層を成膜する手順と、前記電極に前記第1のバイアス電力よりも小さいイオン入射エネルギーを与える第2のバイアス電力を印加し、またはバイアス電力を印加しないで、プラズマ処理により前記第1のバリア層の上にTiNy(yは正の数)を含む第2層を成膜する手順と、プラズマ処理により前記第2層と前記低融点金属の間に、Tiからなる第3層を成膜する手順と、を有することを特徴とする電子部品の製造方法。
A barrier layer forming procedure for forming a barrier layer on the object to be processed, and a filling procedure for filling the recess of the object on which the barrier layer is formed with a low melting point metal layer,
The barrier layer deposition procedure is as follows:
Applying a first bias power to a bias electrode in contact with the object to be processed, forming a first layer containing TiNx (x is a positive number) by plasma processing, and applying the first bias power to the electrode A second layer containing TiNy (y is a positive number) is formed on the first barrier layer by plasma treatment with or without applying a second bias power that gives a smaller ion incident energy. A method for manufacturing an electronic component, comprising: a step of forming a film; and a step of forming a third layer made of Ti between the second layer and the low melting point metal by plasma treatment.
前記第3層は、5nm以上30nm以下の厚さに形成されることを特徴とする請求項2に記載の電子部品の製造方法。   The method of manufacturing an electronic component according to claim 2, wherein the third layer is formed to a thickness of 5 nm to 30 nm. 前記第2層は、前記第1層よりも〔001〕結晶配向性が強いことを特徴とする請求項1に記載の電子部品の製造方法。   The method for manufacturing an electronic component according to claim 1, wherein the second layer has [001] crystal orientation stronger than that of the first layer. 前記第1および第2層は、反応性ガスによる反応性スパッタにより成膜されることを特徴とする請求項1に記載の電子部品の製造方法。   The method of manufacturing an electronic component according to claim 1, wherein the first and second layers are formed by reactive sputtering using a reactive gas. 前記反応性ガスが、窒素であることを特徴とする請求項5記載の電子部品の製造方法。   6. The method of manufacturing an electronic component according to claim 5, wherein the reactive gas is nitrogen. 前記バリア層を成膜するターゲット材がTiであることを特徴とする請求項1に記載の電子部品の製造方法。   The method for manufacturing an electronic component according to claim 1, wherein the target material for forming the barrier layer is Ti. 前記低融点金属は、Al、又はAlを含むAl系合金であることを特徴とする請求項1に記載の電子部品の製造方法。   2. The method of manufacturing an electronic component according to claim 1, wherein the low melting point metal is Al or an Al-based alloy containing Al. 前記充填手順は、前記バリア層の上に低温Seed層を挟むことなく直接に300℃以上500℃以下で行われることを特徴とする請求項1に記載の電子部品の製造方法。   2. The method of manufacturing an electronic component according to claim 1, wherein the filling step is performed at 300 ° C. or more and 500 ° C. or less directly without sandwiching a low-temperature seed layer on the barrier layer.
JP2010292113A 2010-12-28 2010-12-28 Method of manufacturing electronic component Pending JP2012142332A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2010292113A JP2012142332A (en) 2010-12-28 2010-12-28 Method of manufacturing electronic component

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010292113A JP2012142332A (en) 2010-12-28 2010-12-28 Method of manufacturing electronic component

Publications (1)

Publication Number Publication Date
JP2012142332A true JP2012142332A (en) 2012-07-26

Family

ID=46678343

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010292113A Pending JP2012142332A (en) 2010-12-28 2010-12-28 Method of manufacturing electronic component

Country Status (1)

Country Link
JP (1) JP2012142332A (en)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2014002578A1 (en) 2012-06-25 2014-01-03 新東工業株式会社 Device for forming foamed kneaded material and method for forming foamed kneaded material
CN110800376A (en) * 2017-06-27 2020-02-14 佳能安内华股份有限公司 Plasma processing apparatus
US11569070B2 (en) 2017-06-27 2023-01-31 Canon Anelva Corporation Plasma processing apparatus
US11600469B2 (en) 2017-06-27 2023-03-07 Canon Anelva Corporation Plasma processing apparatus
US11600466B2 (en) 2018-06-26 2023-03-07 Canon Anelva Corporation Plasma processing apparatus, plasma processing method, and memory medium
US11626270B2 (en) 2017-06-27 2023-04-11 Canon Anelva Corporation Plasma processing apparatus

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2014002578A1 (en) 2012-06-25 2014-01-03 新東工業株式会社 Device for forming foamed kneaded material and method for forming foamed kneaded material
CN110800376A (en) * 2017-06-27 2020-02-14 佳能安内华股份有限公司 Plasma processing apparatus
CN110800376B (en) * 2017-06-27 2022-04-01 佳能安内华股份有限公司 Plasma processing apparatus
US11569070B2 (en) 2017-06-27 2023-01-31 Canon Anelva Corporation Plasma processing apparatus
US11600469B2 (en) 2017-06-27 2023-03-07 Canon Anelva Corporation Plasma processing apparatus
US11626270B2 (en) 2017-06-27 2023-04-11 Canon Anelva Corporation Plasma processing apparatus
US11756773B2 (en) 2017-06-27 2023-09-12 Canon Anelva Corporation Plasma processing apparatus
US11784030B2 (en) 2017-06-27 2023-10-10 Canon Anelva Corporation Plasma processing apparatus
US11961710B2 (en) 2017-06-27 2024-04-16 Canon Anelva Corporation Plasma processing apparatus
US11600466B2 (en) 2018-06-26 2023-03-07 Canon Anelva Corporation Plasma processing apparatus, plasma processing method, and memory medium

Similar Documents

Publication Publication Date Title
WO2011081202A1 (en) Method for manufacturing an electronic component, electronic component, plasma treatment device, control program, and recording medium
TWI390089B (en) Film forming method, plasma film forming device and memory medium
JP2012142332A (en) Method of manufacturing electronic component
TW480532B (en) Sputter magnetron having two rotation diameters
US20090183984A1 (en) Seed Film Forming Method, Plasma-Assisted Film Forming System and Storage Medium
KR100887444B1 (en) Plasma sputerring film deposition method and equipment
TWI378153B (en)
JP2006148075A (en) Method of depositing film and device for plasma-deposing film
KR100873504B1 (en) Deposition Method and Deposition Apparatus and Storage Media
JP4833088B2 (en) High temperature reflow sputtering equipment
US9406558B2 (en) Cu wiring fabrication method and storage medium
JP2010090424A (en) Sputtering film deposition method and plasma processing apparatus
JP4720464B2 (en) Film forming method, film forming apparatus, and storage medium
WO2002093648A2 (en) Semiconductor device interconnect
JP2007197840A (en) Ionized sputtering apparatus
JP5719212B2 (en) Film forming method, resputtering method, and film forming apparatus
JP4833014B2 (en) High temperature reflow sputtering equipment
TW201133617A (en) Method of processing film surface and film surface processing apparatus
US10179950B2 (en) Plating method, plated component, and plating system
JP2020122211A (en) Sputtering apparatus and sputtering method
US20240167147A1 (en) Apparatus and methods for depositing material within a through via
US20240170269A1 (en) System and methods for depositing material on a substrate
JP4566367B2 (en) Sputtering target with less generation of particles
JP3957810B2 (en) Copper thin film formation method
TW202332791A (en) Pvd method and apparatus