JP2012129948A

JP2012129948A - Multiplexed transmission network equipment

Info

Publication number: JP2012129948A
Application number: JP2010282132A
Authority: JP
Inventors: Toshihiro Takayama; 豪太高山
Original assignee: Hitachi Cable Ltd
Current assignee: Hitachi Cable Ltd
Priority date: 2010-12-17
Filing date: 2010-12-17
Publication date: 2012-07-05

Abstract

PROBLEM TO BE SOLVED: To provide multiplexed transmission network equipment which can transmit and receive one of two kinds of signals, for example, differing in priority stably, without being affected by communication traffic of the other signal.SOLUTION: A first pulse transformer unit (20) of a multiplexed transmission network equipment (10) includes at least two first processing unit side coils (42) having opposite ends to which first signal terminals (43) of a first processing unit (22) are connected and at least two first input/output unit side coils (40) having opposite ends to which a pair of input/output terminals (38) of an input/output unit (12) are connected, while a second pulse transformer unit (24) includes a second processing unit side coil (47) having opposite ends to which second signal terminals (48) of a second processing unit (26) are connected and a second input/output unit side coil (45) having one end connected to the middle of a coil on one side of the first input/output unit side coils (40) of the first pulse transformer unit (20) and the other end connected to the middle of a coil on the other side.

Description

本発明は多重伝送用ネットワーク機器に関する。 The present invention relates to a network device for multiplex transmission.

従来のイーサネット（登録商標）等のネットワークシステムにおいては、ネットワークシステムを構成するネットワーク機器を管理するための制御フレームが、ユーザフレームの隙間に挿入されている（例えば特許文献１参照）。制御フレームは重要であるため、一般に、ユーザフレームよりも高い優先度が付与され、ネットワーク機器は、優先度に基づいて、制御フレームを優先的に転送する。 In a conventional network system such as Ethernet (registered trademark), a control frame for managing network devices constituting the network system is inserted in a gap between user frames (see, for example, Patent Document 1). Since the control frame is important, generally, a higher priority than the user frame is given, and the network device preferentially transfers the control frame based on the priority.

特開２００９−１５３０２８号公報JP 2009-153028 A

しかしながら、たとえ優先度に基づく優先制御を行っていたとしても、通信が輻輳した場合、優先度の高い制御フレームの送受信も影響を受けてしまうことがある。
本発明は、上述した事情に鑑みてなされ、その目的とするところは、例えば優先度の異なる２種類の信号のうち一方の信号を、他方の信号の通信量の影響を受けることなく安定に送受信可能な多重転送用ネットワーク機器を提供することにある。 However, even if priority control based on priority is performed, if communication is congested, transmission and reception of control frames with high priority may be affected.
The present invention has been made in view of the above-described circumstances. For example, one of two types of signals having different priorities can be stably transmitted and received without being affected by the traffic of the other signal. It is an object of the present invention to provide a multiplex transfer network device that can be used.

上記目的を達成するため、本発明の一態様によれば、少なくとも２対の撚り対線を含む通信ケーブルを介して外部機器との接続に供される、複数の入出力端子を含む入出力部と、第１差動ペア信号の入力及び出力のうち少なくとも一方を行う複数対の第１信号端子を含む第１処理部と、前記第１差動ペア信号とは異なる第２差動ペア信号の入力及び出力のうち少なくとも一方を行う少なくとも１対の第２信号端子を含む第２処理部と、前記第１処理部及び前記第２処理部と前記入出力部とを接続する第１パルストランス部及び第２パルストランス部とを備え、前記第１パルストランス部は、前記第１処理部の第１信号端子が接続される両端を有する少なくとも２つの第１処理部側コイルと、前記入出力部の一対の入出力端子が接続される両端を有する少なくとも２つの第１入出力部側コイルとを含み、前記第２パルストランス部は、前記第２処理部の第２信号端子が接続される両端を有する第２処理部側コイルと、前記第１パルストランス部の第１入出力部側コイルのうち一方の中間に接続される一端及び他方の中間に接続される他端を有する第２入出力部側コイルとを含む、多重伝送用ネットワーク機器が提供される。 In order to achieve the above object, according to one aspect of the present invention, an input / output unit including a plurality of input / output terminals provided for connection to an external device via a communication cable including at least two pairs of twisted pairs A first processing unit including a plurality of pairs of first signal terminals that perform at least one of input and output of the first differential pair signal, and a second differential pair signal different from the first differential pair signal. A second processing unit including at least one pair of second signal terminals that perform at least one of input and output, and a first pulse transformer unit that connects the first processing unit, the second processing unit, and the input / output unit And a second pulse transformer unit, wherein the first pulse transformer unit includes at least two first processing unit side coils having both ends to which a first signal terminal of the first processing unit is connected, and the input / output unit. Both ends to which a pair of input / output terminals are connected At least two first input / output unit side coils, and the second pulse transformer unit includes a second processing unit side coil having both ends to which a second signal terminal of the second processing unit is connected; A network device for multiplex transmission, including a first input / output unit side coil of one pulse transformer unit and a second input / output unit side coil having one end connected to one middle and the other end connected to the other middle Is provided.

本発明によれば、例えば優先度の異なる２種類の信号のうち一方の信号を、他方の信号の通信量の影響を受けることなく安定に送受信可能な多重伝送用ネットワーク機器が提供される。 According to the present invention, for example, a multiplex transmission network device capable of stably transmitting and receiving one of two types of signals having different priorities without being affected by the traffic of the other signal is provided.

一実施形態のスイッチングハブと通信ケーブルを概略的に示す斜視図である。It is a perspective view showing a switching hub and a communication cable of one embodiment roughly. 図１のスイッチングハブの概略的な構成を示すブロック図である。It is a block diagram which shows the schematic structure of the switching hub of FIG. 図１のスイッチングハブにおける、１つの入出力部と第１パルストランス部、第２パルストランス部、第１下位処理部及び第２下位処理部との間の接続を説明するための図である。FIG. 2 is a diagram for explaining a connection between one input / output unit and a first pulse transformer unit, a second pulse transformer unit, a first lower processing unit, and a second lower processing unit in the switching hub of FIG. 1. 図１の通信ケーブルの概略的な横断面である。2 is a schematic cross section of the communication cable of FIG. 1.

以下、本発明の一実施形態の多重伝送用ネットワーク機器として、スイッチングハブ（フレーム中継装置）１０について説明する。
図１は、２つのスイッチングハブ１０，１０を概略的に示す斜視図である。スイッチングハブ１０は複数の入出力部１２を有し、入出力部１２はＲＪ（ＲｅｇｉｓｔｅｒｄＪａｃｋ）−４５モジュラージャックからなる。
スイッチングハブ１０，１０同士は、通信ケーブル１４によって相互に接続される。通信ケーブル１４は、ケーブル本体１６と、ケーブル本体１６の両端に固定されたコネクタ１８とからなる。ケーブル本体１６は、カテゴリー５のＵＴＰ（ＵｎｓｈｉｅｌｄＴｗｉｓｔｅｄＰａｉｒ）ケーブルであり、コネクタ１８は、ＲＪ−４５モジュラープラグである。 Hereinafter, a switching hub (frame relay apparatus) 10 will be described as a multiplex transmission network device according to an embodiment of the present invention.
FIG. 1 is a perspective view schematically showing two switching hubs 10. The switching hub 10 includes a plurality of input / output units 12, and the input / output unit 12 includes an RJ (Registered Jack) -45 modular jack.
The switching hubs 10 are connected to each other by a communication cable 14. The communication cable 14 includes a cable body 16 and connectors 18 fixed to both ends of the cable body 16. The cable main body 16 is a Category 5 UTP (Unshielded Twisted Pair) cable, and the connector 18 is an RJ-45 modular plug.

図２は、スイッチングハブ１０の概略的な構成を示すブロック図である。スイッチングハブ１０は、入出力部１２に接続された第１パルストランス部２０を有する。
第１パルストランス部２０は、第１下位処理部２２に接続されるとともに、第２パルストランス部２４に接続されている。第２パルストランス部２４は、第２下位処理部２６に接続され、第１下位処理部２２及び第２下位処理部２６は、上位処理部２８に接続されている。そして、上位処理部２８は、メモリ３０及びＣＰＵ（中央演算処理装置）３２に接続されている。
入出力部１２、第１パルストランス部２０、第１下位処理部２２、第２パルストランス部２４、第２下位処理部２６及び上位処理部２８は、図示しない回路基板に実装されている。 FIG. 2 is a block diagram illustrating a schematic configuration of the switching hub 10. The switching hub 10 includes a first pulse transformer unit 20 connected to the input / output unit 12.
The first pulse transformer unit 20 is connected to the first lower processing unit 22 and is also connected to the second pulse transformer unit 24. The second pulse transformer unit 24 is connected to the second lower processing unit 26, and the first lower processing unit 22 and the second lower processing unit 26 are connected to the upper processing unit 28. The host processing unit 28 is connected to a memory 30 and a CPU (Central Processing Unit) 32.
The input / output unit 12, the first pulse transformer unit 20, the first lower processing unit 22, the second pulse transformer unit 24, the second lower processing unit 26, and the upper processing unit 28 are mounted on a circuit board (not shown).

第１パルストランス部２０及び第２パルストランス部２４は、例えば、１個又は２個のパルストランスによって構成される。
第１下位処理部２２は、ＯＳＩ（ＯｐｅｎＳｙｓｔｅｍｓＩｎｔｅｒｃｏｎｎｅｃｔｉｏｎ）参照モデルにおける物理層でのデータ処理を担当し、ＩＥＥＥ８０２．３ａｂ（１０００ＢＡＳＥ−Ｔ）の規格に準拠している。第１下位処理部２２は、例えばＬＳＩ（大規模集積回路）によって構成される。 The first pulse transformer unit 20 and the second pulse transformer unit 24 are constituted by, for example, one or two pulse transformers.
The first lower processing unit 22 is in charge of data processing in the physical layer in the OSI (Open Systems Interconnection) reference model and conforms to the IEEE 802.3ab (1000BASE-T) standard. The first lower processing unit 22 is configured by, for example, an LSI (Large Scale Integrated circuit).

第２下位処理部２６は、ＯＳＩ参照モデルにおける物理層でのデータ処理を担当し、ＩＥＥＥ８０２．３ｕ（１００ＢＡＳＥ−ＴＸ）の規格に準拠している。第２下位処理部２６は、例えばＬＳＩによって構成される。 The second lower processing unit 26 is in charge of data processing in the physical layer in the OSI reference model and conforms to the IEEE802.3u (100BASE-TX) standard. The second lower processing unit 26 is configured by an LSI, for example.

上位処理部２８は、ＯＳＩ参照モデルにおけるデータリンク層でのデータ処理を担当しており、例えばＬＳＩによって構成される。上位処理部２８は、メモリ３０と協働して、ユーザフレームの転送処理を行う。また、上位処理部２８は、メモリ３０及びＣＰＵ３２と協働して、制御フレームの生成、受信及び転送処理も行う。 The upper processing unit 28 is in charge of data processing in the data link layer in the OSI reference model, and is configured by, for example, an LSI. The host processing unit 28 performs user frame transfer processing in cooperation with the memory 30. The host processing unit 28 also performs control frame generation, reception, and transfer processing in cooperation with the memory 30 and the CPU 32.

図３は、１つの入出力部１２と、第１パルストランス部２０、第２パルストランス部２４、第１下位処理部２２及び第２下位処理部２６との接続をより詳細に説明するための図である。
１０００ＢＡＳＥ−Ｔでは、４対８芯の通信ケーブル１４が用いられる。従って、ケーブル本体１６は８本の導線３４＃１，３４＃２，３４＃３，３４＃４，３４＃５，３４＃６，３４＃７，３４＃８を含み、導線３４＃１と導線３４＃２、導線３４＃３と導線３４＃６、導線３４＃４と導線＃５、導線３４＃７と導線３４＃８が撚られて４対の撚り対線を構成している。 FIG. 3 is a diagram for explaining in more detail the connection between one input / output unit 12, the first pulse transformer unit 20, the second pulse transformer unit 24, the first lower processing unit 22, and the second lower processing unit 26. FIG.
In 1000BASE-T, a 4-to-8-core communication cable 14 is used. Accordingly, the cable body 16 includes eight conductors 34 # 1, 34 # 2, 34 # 3, 34 # 4, 34 # 5, 34 # 6, 34 # 7, 34 # 8, and the conductor 34 # 1 and the conductor 34 # 1. The lead wire 34 # 2, the lead wire 34 # 3 and the lead wire 34 # 6, the lead wire 34 # 4 and the lead wire # 5, and the lead wire 34 # 7 and the lead wire 34 # 8 are twisted to form four pairs of twisted pairs.

そして、８本の導線３４＃１，３４＃２，３４＃３，３４＃４，３４＃５，３４＃６，３４＃７，３４＃８の両端は、コネクタ１８の８つの端子３６＃１，３６＃２，３６＃３，３６＃４，３６＃５，３６＃６，３６＃７，３６＃８にそれぞれ接続されている。
なお以下では、導線３４＃１，３４＃２，３４＃３，３４＃４，３４＃５，３４＃６，３４＃７，３４＃８を単に導線３４ともいい、端子３６＃１，３６＃２，３６＃３，３６＃４，３６＃５，３６＃６，３６＃７，３６＃８を単に端子３６ともいう。 Then, both ends of the eight conductive wires 34 # 1, 34 # 2, 34 # 3, 34 # 4, 34 # 5, 34 # 6, 34 # 7, and 34 # 8 are connected to the eight terminals 36 # 1 of the connector 18. , 36 # 2, 36 # 3, 36 # 4, 36 # 5, 36 # 6, 36 # 7, and 36 # 8, respectively.
In the following, the conducting wires 34 # 1, 34 # 2, 34 # 3, 34 # 4, 34 # 5, 34 # 6, 34 # 7, 34 # 8 are also simply referred to as the conducting wire 34, and terminals 36 # 1, 36 # 2, 36 # 3, 36 # 4, 36 # 5, 36 # 6, 36 # 7, and 36 # 8 are also simply referred to as a terminal 36.

各入手力部１２は、コネクタ１８の端子３６に対応して、８つの入出力端子３８＃１，３８＃２，３８＃３，３８＃４，３８＃５，３８＃６，３８＃７，３８＃８を有する。以下では、入出力端子３８＃１，３８＃２，３８＃３，３８＃４，３８＃５，３８＃６，３８＃７，３８＃８を単に入出力端子３８ともいう。
１つの入出力部１２について、第１パルストランス部２０は、入出力部１２側に、４つのコイル（第１入出力部側コイル）４０ａ，４０ｂ，４０ｃ，４０ｄを有する。以下では、第１入出力部側コイル４０ａ，４０ｂ，４０ｃ，４０ｄを単に第１入出力部側コイル４０ともいう。 Each obtaining power section 12 corresponds to the terminal 36 of the connector 18 and has eight input / output terminals 38 # 1, 38 # 2, 38 # 3, 38 # 4, 38 # 5, 38 # 6, 38 # 7, 38 # 8. Hereinafter, the input / output terminals 38 # 1, 38 # 2, 38 # 3, 38 # 4, 38 # 5, 38 # 6, 38 # 7, and 38 # 8 are also simply referred to as the input / output terminal 38.
With respect to one input / output unit 12, the first pulse transformer unit 20 includes four coils (first input / output unit side coils) 40a, 40b, 40c, and 40d on the input / output unit 12 side. Hereinafter, the first input / output unit side coils 40a, 40b, 40c, and 40d are also simply referred to as the first input / output unit side coil 40.

１つの第１入出力部側コイル４０の各端には、１つの入出力端子３８が接続されている。具体的には、第１入出力部側コイル４０ａの両端に入出力端子３８＃１及び入出力端子３８＃２が、第１入出力部側コイル４０ｂの両端に入出力端子３８＃３及び入出力端子３８＃６が、第１入出力部側コイル４０ｃの両端に入出力端子３８＃４及び入出力端子３８＃５が、第１入出力部側コイル４０ｄの両端に入出力端子３８＃７及び入出力端子３８＃８が、回路基板に設けられた配線４１＃１，４１＃２，４１＃３，４１＃６，４１＃４，４１＃５，４１＃７，４１＃８を介してそれぞれ接続されている。 One input / output terminal 38 is connected to each end of one first input / output unit side coil 40. Specifically, the input / output terminal 38 # 1 and the input / output terminal 38 # 2 are connected to both ends of the first input / output section side coil 40a, and the input / output terminal 38 # 3 and the input terminal 38 # 2 are connected to both ends of the first input / output section side coil 40b. The output terminal 38 # 6 has input / output terminals 38 # 4 and 38 # 5 at both ends of the first input / output unit side coil 40c, and input / output terminals 38 # 7 at both ends of the first input / output unit side coil 40d. The input / output terminal 38 # 8 is connected to the circuit board via wirings 41 # 1, 41 # 2, 41 # 3, 41 # 6, 41 # 4, 41 # 5, 41 # 7, and 41 # 8. Each is connected.

なお配線４１＃１と配線４１＃２、配線４１＃３と配線４１＃６、配線４１＃４と配線４１＃５、及び、配線４１＃７と配線４１＃８は、それぞれ１対の差動ペア配線を構成している。以下では、配線４１＃１，４１＃２，４１＃３，４１＃４，４１＃５，４１＃６，４１＃７，４１＃８を単に配線４１ともいう。 Note that the wiring 41 # 1 and the wiring 41 # 2, the wiring 41 # 3 and the wiring 41 # 6, the wiring 41 # 4 and the wiring 41 # 5, and the wiring 41 # 7 and the wiring 41 # 8 are each a pair of differentials. Pair wiring is configured. Hereinafter, the wirings 41 # 1, 41 # 2, 41 # 3, 41 # 4, 41 # 5, 41 # 6, 41 # 7, and 41 # 8 are also simply referred to as the wiring 41.

また、第１パルストランス部２０は、第１入出力部側コイル４０に対応して、４つのコイル（第１下位処理部側コイル）４２ａ，４２ｂ，４２ｃ，４２ｄを有する。なお以下では、第１下位処理部側コイル４２ａ，４２ｂ，４２ｃ，４２ｄを単に第１下位処理部側コイル４２ともいう。
第１パルストランス部２０の第１下位処理部側コイル４２は、対応する第１入出力部側コイル４０とインダクタンス結合されている。また、第１下位処理部側コイル４２の両端は、第１下位処理部２２に接続されている。 The first pulse transformer unit 20 has four coils (first lower processing unit side coils) 42a, 42b, 42c, and 42d corresponding to the first input / output unit side coil 40. Hereinafter, the first lower processing unit side coils 42a, 42b, 42c, and 42d are also simply referred to as a first lower processing unit side coil 42.
The first lower processing unit side coil 42 of the first pulse transformer unit 20 is inductance-coupled to the corresponding first input / output unit side coil 40. Further, both ends of the first lower processing unit side coil 42 are connected to the first lower processing unit 22.

具体的には、第１下位処理部２２は、信号端子４３＃１，４３＃２，４３＃３，４３＃４，４３＃５，４３＃６，４３＃７，４３＃８を有し、第１下位処理部側コイル４２ａの両端に信号端子４３＃１，４３＃２が、第１下位処理部側コイル４２ｂの両端に信号端子４３＃３，４３＃６が、第１下位処理部側コイル４２ｃの両端に信号端子４３＃４，４３＃５が、第１下位処理部側コイル４２ｄの両端に信号端子４３＃７，４３＃８が、回路基板に設けられた配線４４＃１，４４＃２，４４＃３，４４＃６，４４＃４，４４＃５，４４＃７，４４＃８を介してそれぞれ接続されている。
配線４４＃１と配線４４＃２、配線４４＃３と配線４４＃６、配線４４＃４と配線４４＃５、及び、配線４４＃７と配線４４＃８は、それぞれ１対の差動ペア配線を構成している。以下では、配線４４＃１，４４＃２，４４＃３，４４＃４，４４＃５，４４＃６，４４＃７，４４＃８を単に配線４４ともいう。 Specifically, the first lower processing unit 22 has signal terminals 43 # 1, 43 # 2, 43 # 3, 43 # 4, 43 # 5, 43 # 6, 43 # 7, 43 # 8, Signal terminals 43 # 1 and 43 # 2 are connected to both ends of the first lower processing section side coil 42a, and signal terminals 43 # 3 and 43 # 6 are connected to both ends of the first lower processing section side coil 42b. Signal terminals 43 # 4 and 43 # 5 are provided at both ends of the coil 42c, and signal terminals 43 # 7 and 43 # 8 are provided at both ends of the first lower processing unit side coil 42d, and wirings 44 # 1 and 44 provided on the circuit board. They are connected via # 2, 44 # 3, 44 # 6, 44 # 4, 44 # 5, 44 # 7, and 44 # 8, respectively.
The wiring 44 # 1 and the wiring 44 # 2, the wiring 44 # 3 and the wiring 44 # 6, the wiring 44 # 4 and the wiring 44 # 5, and the wiring 44 # 7 and the wiring 44 # 8 are each a pair of differential pairs. Configure the wiring. Hereinafter, the wirings 44 # 1, 44 # 2, 44 # 3, 44 # 4, 44 # 5, 44 # 6, 44 # 7 and 44 # 8 are also simply referred to as wiring 44.

そして、第１下位処理部２２では、信号端子４３＃１と信号端子４３＃２が一対の差動ペア信号を入出力し、信号端子４３＃３と信号端子４３＃６が一対の差動ペア信号を入出力し、信号端子４３＃４と信号端子４３＃５が一対の差動ペア信号を入出力し、信号端子４３＃７と信号端子４３＃８が一対の差動ペア信号を入出力する。 In the first lower processing unit 22, the signal terminal 43 # 1 and the signal terminal 43 # 2 input and output a pair of differential pair signals, and the signal terminal 43 # 3 and the signal terminal 43 # 6 are a pair of differential pairs. The signal terminal 43 # 4 and the signal terminal 43 # 5 input / output a pair of differential pair signals, and the signal terminal 43 # 7 and the signal terminal 43 # 8 input / output a pair of differential pair signals. To do.

第１下位処理部２２と第１パルストランス部２０の間における一対の差動ペア信号の伝送レートは双方向２５０Ｍｂｐｓであり、四対の差動ペア信号によって１０００Ｍｂｐｓの伝送レートが双方向にて実現される。
なお以下では、信号端子４３＃１，４３＃２，４３＃３，４３＃４，＃４３＃７，４３＃８を単に信号端子４３ともいう。 The transmission rate of the pair of differential pair signals between the first lower processing unit 22 and the first pulse transformer unit 20 is bidirectional 250 Mbps, and the transmission rate of 1000 Mbps is realized bidirectionally by the four pairs of differential pair signals. Is done.
In the following, the signal terminals 43 # 1, 43 # 2, 43 # 3, 43 # 4, # 43 # 7, and 43 # 8 are also simply referred to as the signal terminal 43.

一方、第２パルストランス部２４は、第１パルストランス部２０の第１入出力部側コイル４０の半数の２つのコイル（第２入出力部側コイル）４５ａ，４５ｂを有する。以下、第２入出力部側コイル４５ａ，４５ｂを単に第２入出力部側コイル４５ともいう。 On the other hand, the second pulse transformer unit 24 includes two coils (second input / output unit side coils) 45 a and 45 b that are half of the first input / output unit side coil 40 of the first pulse transformer unit 20. Hereinafter, the second input / output unit side coils 45 a and 45 b are also simply referred to as a second input / output unit side coil 45.

１つの第２入出力部側コイル４５の各端は、１つの第１入出力部側コイル４０の中間にタップ接続されている。具体的には、第２入出力部側コイル４５ａの両端が第１入出力部側コイル４０ａ，４０ｄの中間に、第２入出力部側コイル４５ｂの両端が第１入出力部側コイル４０ｂ，４０ｃの中間に、回路基板に設けられた配線４６＃９，４６＃１２，４６＃１０，４６＃１１を介してそれぞれ接続されている。
配線４６＃９と配線４６＃１２、配線４６＃１０と配線４６＃１１は、それぞれ１対の差動ペア配線を構成している。以下では、配線４６＃９，４６＃１０，４６＃１１，４６＃１２を単に配線４６ともいう。 Each end of one second input / output unit side coil 45 is tapped to the middle of one first input / output unit side coil 40. Specifically, both ends of the second input / output unit side coil 45a are in the middle of the first input / output unit side coils 40a, 40d, and both ends of the second input / output unit side coil 45b are the first input / output unit side coil 40b, In the middle of 40c, they are connected via wirings 46 # 9, 46 # 12, 46 # 10, and 46 # 11 provided on the circuit board, respectively.
The wiring 46 # 9 and the wiring 46 # 12, and the wiring 46 # 10 and the wiring 46 # 11 each constitute a pair of differential pair wirings. Hereinafter, the wirings 46 # 9, 46 # 10, 46 # 11, and 46 # 12 are also simply referred to as wirings 46.

また、第２パルストランス部２４は、第２入出力部側コイル４５に対応して、２つのコイル（第２下位処理部側コイル）４７ａ，４７ｂを有する。なお以下では、第２下位処理部側コイル４７ａ，４７ｂを単に第２下位処理部側コイル４７ともいう。
第２パルストランス部２４の第２下位処理部側コイル４７は、対応する第２入出力部側コイル４５とインダクタンス結合されている。また、第２下位処理部側コイル４７の両端は、第２下位処理部２６に接続されている。 The second pulse transformer unit 24 has two coils (second lower processing unit side coils) 47 a and 47 b corresponding to the second input / output unit side coil 45. Hereinafter, the second lower processing unit side coils 47 a and 47 b are also simply referred to as the second lower processing unit side coil 47.
The second lower processing unit side coil 47 of the second pulse transformer unit 24 is inductance-coupled to the corresponding second input / output unit side coil 45. Further, both ends of the second lower processing unit side coil 47 are connected to the second lower processing unit 26.

具体的には、第２下位処理部２６は、信号端子４８＃９，４８＃１２，４８＃１０，４８＃１１を有し、第２下位処理部側コイル４７ａの両端に信号端子４８＃９，４８＃１２が、第２下位処理部側コイル４７ｂの両端に信号端子４８＃１０，４８＃１１が、回路基板に設けられた配線４９＃９，４９＃１２，４９＃１０，４９＃１１を介してそれぞれ接続されている。 Specifically, the second lower processing unit 26 has signal terminals 48 # 9, 48 # 12, 48 # 10, and 48 # 11, and the signal terminal 48 # 9 is provided at both ends of the second lower processing unit side coil 47a. , 48 # 12 are signal terminals 48 # 10, 48 # 11 at both ends of the second lower processing unit side coil 47b, and wirings 49 # 9, 49 # 12, 49 # 10, 49 # 11 provided on the circuit board. Are connected to each other.

そして、第２下位処理部２６では、信号端子４８＃９と信号端子４８＃１２が一対の差動ペア信号を出力し、信号端子４８＃１０と信号端子４８＃１１に一対の差動ペア信号が入力される。
第２下位処理部２６と第２パルストランス部２４の間における一対の差動ペア信号の伝送レートは片方向１００Ｍｂｐｓであり、ニ対の差動ペア信号によって、双方向１００Ｍｂｐｓの伝送レートが実現される。
なお以下では、信号端子４８＃９，４８＃１２，４８＃１０，４８＃１１を単に信号端子４８ともいう。また、配線４９＃９，４９＃１０，４９＃１１，４９＃１２を単に配線４９ともいう。 In the second lower processing unit 26, the signal terminal 48 # 9 and the signal terminal 48 # 12 output a pair of differential pair signals, and the pair of differential pair signals to the signal terminal 48 # 10 and the signal terminal 48 # 11. Is entered.
The transmission rate of the pair of differential pair signals between the second lower processing unit 26 and the second pulse transformer unit 24 is 100 Mbps in one direction, and the transmission rate of 100 Mbps in both directions is realized by the two pairs of differential pair signals. The
In the following, the signal terminals 48 # 9, 48 # 12, 48 # 10, and 48 # 11 are also simply referred to as signal terminals 48. Further, the wirings 49 # 9, 49 # 10, 49 # 11, and 49 # 12 are also simply referred to as wirings 49.

図４は、通信ケーブル１４のケーブル本体１６の横断面を概略的に示している。ケーブル本体１６の被覆５０内には、周方向でみて、導線３４＃１と導線３４＃２の撚り対線５２＃９、導線３４＃３と導線３４＃６の撚り対線５２＃１０、導線３４＃７と導線３４＃８の撚り対線５２＃１２、及び、導線３４＃４と導線３４＃５の撚り対線５２＃１１がこの順序で配置されている。 FIG. 4 schematically shows a cross section of the cable body 16 of the communication cable 14. In the sheath 50 of the cable body 16, when viewed in the circumferential direction, the twisted pair wire 52 # 9 of the conducting wire 34 # 1 and the conducting wire 34 # 2, the twisted pair wire 52 # 10 of the conducting wire 34 # 3 and the conducting wire 34 # 6, the conducting wire The twisted pair wire 52 # 12 of 34 # 7 and conducting wire 34 # 8 and the twisted pair wire 52 # 11 of conducting wire 34 # 4 and conducting wire 34 # 5 are arranged in this order.

換言すれば、ケーブル本体１６の横断面において、撚り対線５２＃９と撚り対線５２＃１２が一の直径方向にて対角にて対向して配置され、撚り対線５２＃１０と撚り対線５２＃１１が他の直径方向にて対角にて対向して配置されている。以下では、撚り対線５２＃９，５２＃１０，５２＃１１，５２＃１２を単に撚り対線５２ともいう。
なお各導線３４は心線５４及び被覆５６からなる。 In other words, in the cross section of the cable body 16, the twisted pair wire 52 # 9 and the twisted pair wire 52 # 12 are arranged to face each other diagonally in one diameter direction, and the twisted pair wire 52 # 10 and the twisted wire 52 # 10 are twisted. The paired line 52 # 11 is arranged to face diagonally in the other diameter direction. Hereinafter, the twisted pair wires 52 # 9, 52 # 10, 52 # 11, and 52 # 12 are also simply referred to as twisted pair wires 52.
Each conductive wire 34 includes a core wire 54 and a coating 56.

従って、スイッチングハブ１０を他のスイッチングハブ１０と通信ケーブル１４で接続した場合、第１下位処理部２２の信号端子４３＃１、入出力部１２の入出力端子３８＃１、コネクタ１８の端子３６＃１、及び、ケーブル本体１６の導線３４＃１が、１つの信号系統♯１に属する。 Therefore, when the switching hub 10 is connected to another switching hub 10 by the communication cable 14, the signal terminal 43 # 1 of the first lower processing unit 22, the input / output terminal 38 # 1 of the input / output unit 12, and the terminal 36 of the connector 18 are used. # 1 and the conductor 34 # 1 of the cable body 16 belong to one signal system # 1.

そして以下同様に、信号端子４３＃２、入出力端子３８＃２、端子３６＃２、及び、導線３４＃２が、１つの信号系統♯２に属し、信号端子４３＃３、入出力端子３８＃３、端子３６＃３、及び、導線３４＃３が、１つの信号系統♯３に属し、信号端子４３＃４、入出力端子３８＃４、端子３６＃４、及び、導線３４＃４が、１つの信号系統♯４に属し、信号端子４３＃５、入出力端子３８＃５、端子３６＃５、及び、導線３４＃５が、１つの信号系統♯５に属し、信号端子４３＃６、入出力端子３８＃６、端子３６＃６、及び、導線３４＃６が、１つの信号系統♯６に属し、信号端子４３＃７、入出力端子３８＃７、端子３６＃７、及び、導線３４＃７が、１つの信号系統♯７に属し、信号端子４３＃８、入出力端子３８＃８、端子３６＃８、及び、導線３４＃８が、１つの信号系統♯８に属する。 Similarly, the signal terminal 43 # 2, the input / output terminal 38 # 2, the terminal 36 # 2, and the conducting wire 34 # 2 belong to one signal system # 2, and the signal terminal 43 # 3, the input / output terminal 38 # 3, terminal 36 # 3, and conductor 34 # 3 belong to one signal system # 3, and signal terminal 43 # 4, input / output terminal 38 # 4, terminal 36 # 4, and conductor 34 # 4 The signal terminal 43 # 5, the input / output terminal 38 # 5, the terminal 36 # 5, and the conducting wire 34 # 5 belong to one signal system # 5 and belong to one signal system # 4. , The input / output terminal 38 # 6, the terminal 36 # 6, and the conducting wire 34 # 6 belong to one signal system # 6, and the signal terminal 43 # 7, the input / output terminal 38 # 7, the terminal 36 # 7, and Conductive wire 34 # 7 belongs to one signal system # 7, and includes signal terminal 43 # 8, input / output terminal 38 # 8, and terminal 36 #. And conductors 34 # 8 belong to one signal line # 8.

一方、第２下位処理部２６の信号端子４８＃９、入出力部１２の入出力端子３８＃１，３８＃２、コネクタ１８の端子３６＃１，３６＃２、及び、ケーブル本体１６の導線３４＃１，３４＃２が、１つの信号系統♯９に属する。 On the other hand, the signal terminal 48 # 9 of the second lower processing unit 26, the input / output terminals 38 # 1 and 38 # 2 of the input / output unit 12, the terminals 36 # 1 and 36 # 2 of the connector 18, and the conductor of the cable body 16 34 # 1 and 34 # 2 belong to one signal system # 9.

そして以下同様に、信号端子４８＃１２、入出力端子３８＃７，３８＃８、端子３６＃７，３６＃８、及び、導線３４＃７，３４＃８が、１つの信号系統♯１２に属し、信号端子４８＃１０、入出力端子３８＃３，３８＃６、端子３６＃３，３６＃６、及び、導線３４＃３，３４＃６が、１つの信号系統♯１０に属し、信号端子４８＃１１、入出力端子３８＃４，３８＃５、端子３６＃４，３６＃５、及び、導線３４＃４，３４＃５が、１つの信号系統♯１１に属する。 Similarly, the signal terminal 48 # 12, the input / output terminals 38 # 7 and 38 # 8, the terminals 36 # 7 and 36 # 8, and the conductors 34 # 7 and 34 # 8 are connected to one signal system # 12. The signal terminal 48 # 10, the input / output terminals 38 # 3 and 38 # 6, the terminals 36 # 3 and 36 # 6, and the conductors 34 # 3 and 34 # 6 belong to one signal system # 10, and the signal The terminal 48 # 11, the input / output terminals 38 # 4 and 38 # 5, the terminals 36 # 4 and 36 # 5, and the conducting wires 34 # 4 and 34 # 5 belong to one signal system # 11.

つまり、一方のスイッチングハブ１０の第１パルストランス部２０の第１入出力部側コイル４０と他方のスイッチングハブ１０の第１パルストランス部２０の第１入出力部側コイル４０の間においては、信号系統♯９は、信号系統♯１，♯２に多重化され、信号系統♯１２は、信号系統♯７，♯８に多重化され、信号系統♯１０は、信号系統♯３，♯６に多重化され、信号系統♯１１は、信号系統♯４，♯５に多重化されている。 That is, between the first input / output unit side coil 40 of the first pulse transformer unit 20 of one switching hub 10 and the first input / output unit side coil 40 of the first pulse transformer unit 20 of the other switching hub 10, Signal system # 9 is multiplexed to signal systems # 1 and # 2, signal system # 12 is multiplexed to signal systems # 7 and # 8, and signal system # 10 is multiplexed to signal systems # 3 and # 6. The signal system # 11 is multiplexed with the signal systems # 4 and # 5.

以下、上述したスイッチングハブ１０の動作について説明する。
スイッチングハブ１０では、第１下位処理部２２が、全二重通信における双方向でのユーザフレームの送受信を担当する。具体的には、第１下位処理部２２は、上位処理部２８から受け取ったユーザフレームの論理信号を符号化してパルス信号を生成し、パルス信号を、差動ペア信号にて第１パルストランス部２０に向けて出力する。また、第１下位処理部２２は、第１パルストランス部２０から受け取ったパルス信号を復号化してユーザフレームの論理信号を生成し、論理信号を上位処理部２８に向けて出力する。第１パルストランス部２０は、直流電流の入力を防止しながら、パルス信号を効率的に伝達する。 Hereinafter, the operation of the switching hub 10 described above will be described.
In the switching hub 10, the first lower processing unit 22 is responsible for bidirectional transmission and reception of user frames in full-duplex communication. Specifically, the first lower processing unit 22 encodes the logic signal of the user frame received from the upper processing unit 28 to generate a pulse signal, and the pulse signal is converted into a first pulse transformer unit using a differential pair signal. Output to 20. The first lower processing unit 22 also decodes the pulse signal received from the first pulse transformer unit 20 to generate a user frame logic signal, and outputs the logic signal to the upper processing unit 28. The first pulse transformer unit 20 efficiently transmits a pulse signal while preventing the input of a direct current.

なお、受信時には、第１下位処理部２２は、信号端子４３＃１と信号端子４３＃２との間の電圧差、信号端子４３＃３と信号端子４３＃６との間の電圧差、信号端子４３＃４と信号端子４３＃５との間の電圧差との間の電圧差、及び、信号端子４３＃７と信号端子４３＃８との間の電圧差に基づいて、パルス信号を検出する。 At the time of reception, the first lower-order processing unit 22 receives the voltage difference between the signal terminal 43 # 1 and the signal terminal 43 # 2, the voltage difference between the signal terminal 43 # 3 and the signal terminal 43 # 6, the signal A pulse signal is detected based on the voltage difference between the voltage difference between the terminal 43 # 4 and the signal terminal 43 # 5 and the voltage difference between the signal terminal 43 # 7 and the signal terminal 43 # 8. To do.

一方、スイッチングハブ１０では、第２下位処理部２６が、全二重通信における制御フレームの双方向での送受信を担当する。具体的には、第２下位処理部２６は、上位処理部２８から受け取った制御フレームの論理信号を符号化してパルス信号を生成し、パルス信号を、差動ペア信号にて第２パルストランス部２４に向けて出力する。また、第２下位処理部２６は、第２パルストランス部２４から受け取ったパルス信号を復号化して制御フレームの論理信号を生成し、制御フレームを上位処理部２８に向けて出力する。第２パルストランス部２４は、直流電流の入力を防止しながら、パルス信号を効率的に伝達する。 On the other hand, in the switching hub 10, the second lower processing unit 26 is responsible for bidirectional transmission and reception of control frames in full-duplex communication. Specifically, the second lower processing unit 26 encodes the logic signal of the control frame received from the upper processing unit 28 to generate a pulse signal, and the pulse signal is converted into a second pulse transformer unit using a differential pair signal. Output to 24. The second lower processing unit 26 decodes the pulse signal received from the second pulse transformer unit 24 to generate a control frame logic signal, and outputs the control frame to the upper processing unit 28. The second pulse transformer unit 24 efficiently transmits a pulse signal while preventing input of a direct current.

ここで、送信時には、第２下位処理部２６から出力される、制御フレームに相当するパルス信号は、第１パルストランス部２０にて、第１下位処理部２２から出力される、ユーザフレームに相当するパルス信号に多重化される。
一方、受信時には、第２下位処理部２６は、信号端子４８＃１０と信号端子４８＃１１との間の電圧差に基づいて、パルス信号を検出する。 Here, at the time of transmission, the pulse signal corresponding to the control frame output from the second lower processing unit 26 corresponds to the user frame output from the first lower processing unit 22 in the first pulse transformer unit 20. Is multiplexed into a pulse signal.
On the other hand, at the time of reception, the second lower processing unit 26 detects a pulse signal based on the voltage difference between the signal terminal 48 # 10 and the signal terminal 48 # 11.

上述した一実施形態のスイッチングハブによれば、制御フレームのパルス信号は、ユーザフレームのパルス信号に多重化されており、ユーザフレームが輻輳しても、制御フレームの送受信に影響が及ぶことはない。このため、制御フレームによって、スイッチングハブ１０が常に適切な状態に保たれる。
また、制御フレームのパルス信号は、撚り対線５２＃９と撚り対線５２＃１２、及び、撚り対線５２＃１０と撚り対線５２＃１１によって送受信されるが、撚り対線５２＃９と撚り対線５２＃１２、撚り対線５２＃１０と撚り対線５２＃１１が対角にて対向する位置にあるため、電磁波が打ち消し合い、漏話が減少する。 According to the switching hub of the embodiment described above, the pulse signal of the control frame is multiplexed with the pulse signal of the user frame, and even when the user frame is congested, transmission / reception of the control frame is not affected. . For this reason, the switching hub 10 is always kept in an appropriate state by the control frame.
The pulse signal of the control frame is transmitted and received by the twisted pair wire 52 # 9 and the twisted pair wire 52 # 12, and the twisted pair wire 52 # 10 and the twisted pair wire 52 # 11. Since the twisted pair wire 52 # 12 and the twisted pair wire 52 # 10 and the twisted pair wire 52 # 11 are opposite to each other diagonally, electromagnetic waves cancel each other and crosstalk is reduced.

本発明は、上述した一実施形態に限定されることはなく、一実施形態に変更を加えた形態も含む。
例えば、上述した一実施形態のスイッチングハブ１０では、第１下位処理部２２が１０００ＢＡＳＥ−Ｔの規格に準拠し、第２下位処理部２６が１００ＢＡＳＥ−ＴＸの規格に準拠していたが、準拠すべき規格はこれらに限定されることはない。
従って、通信ケーブル１４も４対８芯に限定されることはなく、少なくとも２対４芯であればよい。 The present invention is not limited to the above-described embodiment, and includes a form obtained by modifying the embodiment.
For example, in the switching hub 10 of the above-described embodiment, the first lower processing unit 22 conforms to the standard of 1000BASE-T and the second lower processing unit 26 conforms to the standard of 100BASE-TX. The standards to be used are not limited to these.
Therefore, the communication cable 14 is not limited to 4 to 8 cores, and may be at least 2 to 4 cores.

最後に、本発明は、スイッチングハブ以外のネットワーク機器にも適用可能であるのは勿論である。 Finally, it goes without saying that the present invention is applicable to network devices other than switching hubs.

１０スイッチングハブ（ネットワーク機器）
１２入出力部（ＲＪ−４５モジュラージャック）
１４通信ケーブル
２０第１パルストランス部
２２第１下位処理部（第１処理部）
２４第２パルストランス部
２６第２下位処理部（第２処理部）
２８上位処理部
４０第１入出力部側コイル
４２第１下位処理部側コイル（第１処理部側コイル）
４３信号端子（第１信号端子）
４５第２入出力部側コイル
４７第２下位処理部側コイル（第２処理部側コイル）
４８信号端子（第２信号端子）
５２撚り対線 10 Switching hub (network equipment)
12 Input / output section (RJ-45 modular jack)
14 Communication cable 20 1st pulse transformer part 22 1st low-order processing part (1st processing part)
24 Second pulse transformer section 26 Second lower processing section (second processing section)
28 upper processing unit 40 first input / output unit side coil 42 first lower processing unit side coil (first processing unit side coil)
43 Signal terminal (first signal terminal)
45 Second input / output unit side coil 47 Second lower processing unit side coil (second processing unit side coil)
48 Signal terminal (second signal terminal)
52 twisted pair

Claims

An input / output unit including a plurality of input / output terminals provided for connection to an external device via a communication cable including at least two pairs of twisted pairs;
A first processing unit including a plurality of pairs of first signal terminals that perform at least one of input and output of the first differential pair signal;
A second processing unit including at least one pair of second signal terminals for performing at least one of input and output of a second differential pair signal different from the first differential pair signal;
A first pulse transformer unit and a second pulse transformer unit connecting the first processing unit and the second processing unit and the input / output unit;
The first pulse transformer unit includes:
At least two first processing unit side coils having both ends to which the first signal terminal of the first processing unit is connected;
Including at least two first input / output unit side coils having both ends to which a pair of input / output terminals of the input / output unit are connected;
The second pulse transformer unit includes:
A second processing unit side coil having both ends to which a second signal terminal of the second processing unit is connected;
Including a first input / output unit side coil of the first pulse transformer unit, a second input / output unit side coil having one end connected to one middle and the other end connected to the other middle.
Network equipment for multiplex transmission.

When the communication cable includes two pairs of twisted pair wires that are separated in one diametrical direction in cross section and two pairs of twisted pair wires that are separated in the other diametrical direction and intersect the one diametrical direction. And through the input / output terminal and the first input / output unit side coil, two pairs of twisted pair wires spaced apart in the one diameter direction are connected to both ends of the second input / output unit side coil, and Through the input / output terminal and the first input / output unit side coil, two pairs of twisted pair wires spaced apart to the other diameter are connected to both ends of the other one of the second input / output unit side coils. As described above, the first input / output unit side coil, the second input / output unit side coil, and the input / output terminal are connected,
The multiplex transmission network device according to claim 1.

The first processing unit and the second processing unit are in charge of the physical layer,
The first processing unit conforms to the IEEE 802.3ab standard,
The second processing unit conforms to the IEEE 802.3u standard.
The network device for multiplex transmission according to claim 1 or 2.

The first differential pair signal is an encoded user frame pulse signal;
The multiplex transmission network device according to any one of claims 1 to 3, wherein the second differential pair signal is a pulse signal of an encoded control frame.