JP2012129936A - Drive device, switch device and testing apparatus - Google Patents
Drive device, switch device and testing apparatus Download PDFInfo
- Publication number
- JP2012129936A JP2012129936A JP2010281946A JP2010281946A JP2012129936A JP 2012129936 A JP2012129936 A JP 2012129936A JP 2010281946 A JP2010281946 A JP 2010281946A JP 2010281946 A JP2010281946 A JP 2010281946A JP 2012129936 A JP2012129936 A JP 2012129936A
- Authority
- JP
- Japan
- Prior art keywords
- terminal
- voltage
- switch
- unit
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000012360 testing method Methods 0.000 title claims description 47
- 230000008859 change Effects 0.000 claims abstract description 5
- 230000003321 amplification Effects 0.000 abstract description 6
- 238000003199 nucleic acid amplification method Methods 0.000 abstract description 6
- 238000001514 detection method Methods 0.000 description 22
- 239000004065 semiconductor Substances 0.000 description 6
- 230000002159 abnormal effect Effects 0.000 description 5
- 238000000034 method Methods 0.000 description 5
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 description 4
- 230000004044 response Effects 0.000 description 4
- 230000005669 field effect Effects 0.000 description 3
- 238000004519 manufacturing process Methods 0.000 description 3
- 230000008569 process Effects 0.000 description 3
- CVOFKRWYWCSDMA-UHFFFAOYSA-N 2-chloro-n-(2,6-diethylphenyl)-n-(methoxymethyl)acetamide;2,6-dinitro-n,n-dipropyl-4-(trifluoromethyl)aniline Chemical compound CCC1=CC=CC(CC)=C1N(COC)C(=O)CCl.CCCN(CCC)C1=C([N+]([O-])=O)C=C(C(F)(F)F)C=C1[N+]([O-])=O CVOFKRWYWCSDMA-UHFFFAOYSA-N 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
Images
Landscapes
- Electronic Switches (AREA)
- Logic Circuits (AREA)
Abstract
Description
本発明は、駆動装置、スイッチ装置、および試験装置に関する。 The present invention relates to a drive device, a switch device, and a test device.
従来、FET(Field Effect Transistor:電界効果トランジスタ)等の半導体スイッチのオンまたはオフを制御する目的で、当該スイッチのゲートに供給する駆動信号を半導体回路による駆動装置で形成していた(例えば、特許文献1参照)。
特許文献1 特開2003−318722
Conventionally, for the purpose of controlling on / off of a semiconductor switch such as a field effect transistor (FET), a driving signal supplied to the gate of the switch is formed by a driving device using a semiconductor circuit (for example, a patent) Reference 1).
Patent Document 1 JP 2003-318722 A
しかしながら、このような駆動装置は、インバータ回路等を用いて入力電圧を反転増幅させているので、例えば、入力信号を非反転増幅する駆動装置を実現させることは困難であった。また、このような回路を、半導体素子が持つ特性の製造上のバラツキを考慮しつつ、FET等の半導体スイッチ回路で形成することは困難であった。 However, since such a drive device inverts and amplifies the input voltage using an inverter circuit or the like, it is difficult to realize a drive device that non-inverts and amplifies an input signal, for example. In addition, it has been difficult to form such a circuit with a semiconductor switch circuit such as an FET in consideration of variations in manufacturing characteristics of semiconductor elements.
上記課題を解決するために、本発明の第1の態様においては、入力端子に入力させる入力電圧に応じた出力電圧を出力端子から出力する駆動装置であって、第1基準電圧を出力する第1基準電圧出力部と、入力端子および第1基準電圧出力部の間に位置する第1端子および第2端子の間に設けられ、第1端子から第2端子へと流れる電流に応じて電圧を降下させる第1電圧降下部と、第1端子および出力端子の間に接続された第1電流源と、第2基準電圧を出力する第2基準電圧出力部と、出力端子および第2端子の間に設けられ、第2基準電圧と第2端子の電圧との差に応じてオンまたはオフとなる第1スイッチ部と、第1スイッチ部がオンおよびオフの状態における第1電圧降下部が降下させる電圧の変化を補償する補償部と、を備える駆動装置を提供する。 In order to solve the above-described problem, according to a first aspect of the present invention, there is provided a driving device that outputs an output voltage corresponding to an input voltage to be input to an input terminal from the output terminal, and outputs a first reference voltage. 1 reference voltage output unit, provided between the first terminal and the second terminal located between the input terminal and the first reference voltage output unit, the voltage according to the current flowing from the first terminal to the second terminal Between the first voltage drop unit for dropping, the first current source connected between the first terminal and the output terminal, the second reference voltage output unit for outputting the second reference voltage, and the output terminal and the second terminal The first switch part that is turned on or off according to the difference between the second reference voltage and the voltage of the second terminal, and the first voltage drop part in the state where the first switch part is on and off lowers A compensation unit for compensating for a change in voltage. To provide a dynamic system.
なお、上記の発明の概要は、本発明の必要な特徴の全てを列挙したものではない。また、これらの特徴群のサブコンビネーションもまた、発明となりうる。 It should be noted that the above summary of the invention does not enumerate all the necessary features of the present invention. In addition, a sub-combination of these feature groups can also be an invention.
以下、発明の実施の形態を通じて本発明を説明するが、以下の実施形態は特許請求の範囲にかかる発明を限定するものではない。また、実施形態の中で説明されている特徴の組み合わせの全てが発明の解決手段に必須であるとは限らない。 Hereinafter, the present invention will be described through embodiments of the invention, but the following embodiments do not limit the invention according to the claims. In addition, not all the combinations of features described in the embodiments are essential for the solving means of the invention.
図1は、本実施形態に係る駆動装置100の構成を示す。駆動装置100は、入力端子に入力させる入力電圧に応じた出力電圧を出力端子から出力する。一例として、駆動装置100は、+3Vの入力に対して−19Vのオン駆動信号を出力し、0Vの入力に対して−29Vのオフ駆動信号を出力する。
FIG. 1 shows a configuration of a
駆動装置100は、第1電圧降下部110と、第1電流源120と、第1スイッチ部130と、補償部140と、第1基準電圧出力部150と、第2基準電圧出力部160と、第3電流源170と、第1電圧調整部180と、第2電圧調整部190とを備える。また、駆動装置100は、入力端子および第1基準電圧出力部150の間に第1端子および第2端子を位置する。また、駆動装置100は、入力端子および第1端子の間に第3端子および第4端子を位置する。
The
第1電圧降下部110は、第1端子および第2端子の間に設けられ、第1端子から第2端子へと流れる電流に応じて電圧を降下させる。第1電圧降下部110は、抵抗であってよい。第1電圧降下部110は、当該抵抗の抵抗値と第1電圧降下部110を流れる電流の大きさとを乗じて算出される電圧値を、第1端子の電圧からシフトさせる。一例として、第1電圧降下部110は、70kΩの抵抗である。
The first
第1電流源120は、第1端子および出力端子の間に接続される。第1電流源120は、第1端子に接続される一端から、出力端子および第1スイッチ部130に接続される他端へと一定の電流を流す。第1電流源120は、FETおよび抵抗を有し、定電流源として機能してよい。例えば、第1電流源120は、抵抗の一端がFETのソースに接続され、他端がFETのゲートに接続され、FETのドレインから抵抗の他端へと20μAの電流を流す定電流回路である。
The first
第1スイッチ部130は、出力端子および第2端子の間に設けられ、第2基準電圧出力部160と第2端子の電圧との差に応じてオンまたはオフとなる。第1スイッチ部130は、ゲートが第2基準電圧出力源に接続され、ドレインが出力端子および第1電流源120に接続され、ソースが第2端子に接続されるFETであってよい。ここで、第1スイッチ部130は、入力電圧にオン電圧の+3Vが入力された場合にオフとなり、入力電圧にオフ電圧の0Vが入力された場合はオンとなるスイッチでよい。
The
補償部140は、第1スイッチ部130がオンおよびオフの状態における第1電圧降下部110が降下させる電圧の変化を補償する。補償部140は、第3端子および第4端子の間に設けられる。補償部140は、第2電圧降下部142と、第2電流源144と、第2スイッチ部146とを有する。
The
第2電圧降下部142は、第3端子から第4端子へと流れる電流に応じて電圧を降下させる。第2電圧降下部142は、抵抗であってよい。第2電圧降下部142は、当該抵抗の抵抗値と第2電圧降下部142を流れる電流の大きさとを乗じて算出される電圧値を、第3端子の電圧からシフトさせる。第2電圧降下部142は、一例として、70kΩの抵抗である。
The second
第2電流源144は、第3端子に一端を接続される。第2電流源144は、第3端子に接続される一端から、第2スイッチ部146に接続される他端へと一定の電流を流す。第2電流源144は、第1電流源120と同様に、FETおよび抵抗を有し、定電流源として機能してよい。例えば、第2電流源144は、抵抗の一端がFETのソースに接続され、他端がFETのゲートに接続され、FETのドレインから抵抗の他端へと20μAの電流を流す定電流回路である。
The second
第2スイッチ部146は、第2電流源144の他端および第4端子の間に設けられ、第1スイッチ部130がオンの場合にはオフとなり、第1スイッチ部130がオフの場合はオンとなる。また、第2スイッチ部146は、出力端子に接続され、出力電圧に応じてオンまたはオフとなる。第2スイッチ部146は、第1スイッチ部130と同様に、ゲートが第2基準電圧出力源に接続され、ドレインが出力端子および第1電流源120に接続され、ソースが第2端子に接続されるFETであってよい。
The
第1スイッチ部130および第2スイッチ部146は、Nチャネルのデプレッション型であって、ゲート−ソース間電圧が0Vの場合にオンとなるノーマリオン型のFETでよい。第1スイッチ部130および第2スイッチ部146は、化合物半導体で形成されるFETであってよく、例えば、GaN系のHEMTである。また、第1スイッチ部130および第2スイッチ部146は、MIS(Metal−Insulator−Semiconductor)構造を有してよい。
The
第1基準電圧出力部150は、第1基準電圧を出力する。第2基準電圧出力部160は、第2基準電圧を出力する。ここで、第2基準電圧は、第1基準電圧よりも高電圧でよい。一例として、第1基準電圧は−48Vであり、第2基準電圧は−35.5Vである。
The first reference
第3電流源170は、第2端子および第1基準電圧出力部150の間を流れる電流を規定する。例えば、第3電流源170は、抵抗の一端がFETのソースに接続され、他端がFETのゲートに接続され、FETのドレインから抵抗の他端へと100μAの電流を流す定電流回路である。第3電流源170は、第1電流源120と同様に、FETおよび抵抗を有し、定電流源として機能してよい。第1電流源120、第2電流源144、および第3電流源170は、Nチャネルのデプレッション型であって、ゲート構造がショットキー構造のノーマリオン型のFETをそれぞれ有してよい。
The third
第1電圧調整部180は、入力端子と第3端子の間に設けられ、入力端子から第3端子へと流れる電流に応じて電圧を降下させる。第1電圧調整部180は、抵抗でよい。一例として、第1電圧調整部180は、112kΩの抵抗である。
The first
第2電圧調整部190は、第4端子と第1端子の間に設けられ、第4端子から第1端子へと流れる電流に応じて電圧を降下させる。第2電圧調整部190は、抵抗でよい。一例として、第2電圧調整部190は、52kΩの抵抗である。
The second
図2は、本実施形態に係る駆動装置100に備えられる、複数のFETのそれぞれのゲート−ソース間電圧VGSに対するドレイン電流IDの特性の例を示す。駆動装置100が備える全てのFETは、一例として、図2に示すような特性を有する。
FIG. 2 shows an example of the characteristics of the drain current ID with respect to the gate-source voltage V GS of each of the plurality of FETs provided in the
図中の特性は、ゲート−ソース間電圧が0でもドレイン電流が流れるノーマリオンの特性を有し、Nチャネルのデプレッション型FETの特性を示す。本例における、第1スイッチ部130および第2スイッチ部146は、ゲート−ソース間電圧が−6V以上の場合に完全にオンとなり、ゲート−ソース間電圧が−9V以下の場合に完全にオフとなる。ここで、ゲート−ソース間電圧が−6Vから−8Vまでの範囲の場合、FETは完全にオンにも完全にオフにもならない状態(半オン状態)となって、ドレイン−ソース間に数μ〜数百μAの電流を流す。
The characteristic in the figure has a normally-on characteristic in which a drain current flows even when the gate-source voltage is zero, and shows a characteristic of an N-channel depletion type FET. In this example, the
本例における、第1電流源120、第2電流源144、および第3電流源170は、ゲート−ソース間電圧が−1.8V以上の場合に完全にオンとなり、ゲート−ソース間電圧が−4.8V以下の場合に完全にオフとなるショットキー構造のFETをそれぞれ有する。ここで、ゲート−ソース間電圧が−1.8Vから−3.8Vまでの範囲の場合、FETは完全にオンにも完全にオフにもならない状態(半オン状態)となって、ドレイン−ソース間に数μ〜数百μAの電流を流す。
In this example, the first
例えば、ゲート−ソース間電圧を−3.6VにするとFETが半オン状態として20μAの電流を流す場合、第1電流源120および第2電流源144は、3.6Vを20μAで除算した180kΩの抵抗をそれぞれ有する。これによって、第1電流源120および第2電流源144は、20μAの電流を流す定電流源としてそれぞれ機能する。
For example, when the gate-source voltage is -3.6V and the FET is in a half-on state and a current of 20 μA flows, the first
同様に、ゲート−ソース間電圧を−3.4VにするとFETが半オン状態として100μAの電流を流す場合、第3電流源170は、3.4Vを100μAで除算した34kΩの抵抗を有する。これによって、第3電流源170は、100μAの電流を流す定電流源として機能する。
Similarly, when the gate-source voltage is -3.4V and the FET is in a half-on state and a current of 100 μA flows, the third
本例の駆動装置100は、入力端子からの入力オン/オフ信号である+3V/0Vの電圧が、第1電圧降下部110、第2電圧降下部142、第1電圧調整部180、第2電圧調整部190によってそれぞれ電圧シフトされる。
In the
例えば、駆動装置100の第2電流源144および第2スイッチ部146がない場合、入力端子から第1端子までは100μAの電流が流れるので、第1電圧調整部180は11.2V、第2電圧降下部142は7V、第2電圧調整部190は5.2V、それぞれ電圧シフトする。したがって、+3V/0Vの入力信号に対して、第1端子は−20.4V/−23.4Vとなる。
For example, when the second
ここで、第1スイッチ部130がオフの状態の場合、第1電流源120には電流が流れずに第1電圧降下部110に100μAの電流が流れるので、第1電圧降下部110は7Vの電圧をシフトする。駆動装置100は、入力オン信号の+3Vが入力されると、第1スイッチ部130をオフ状態にして、出力端子から第1端子の電圧を出力する。即ち、駆動装置100は、+3Vの入力オン信号に対して、出力端子から−20.4Vを出力し、第2端子を−27.4Vとする。
Here, when the
一方、第1スイッチ部130がオンの状態の場合、第1電流源120に20μAの電流が流れるので第1電圧降下部110には80μAの電流が流れ、第1電圧降下部110は5.6Vの電圧をシフトする。駆動装置100は、入力オフ信号の0Vが入力されると、第1スイッチ部130をオン状態にして、出力端子から第2端子の電圧を出力する。即ち、駆動装置100は、0Vの入力オフ信号に対して、出力端子からの出力電圧および第2端子を−29Vとする。
On the other hand, when the
このように、駆動装置100は、入力オン/オフ信号の+3V/0Vに対して、−20.4V/−29Vの電圧を出力して、非反転増幅として機能することができる。その一方で、駆動装置100は、入力オン/オフ信号の+3V/0Vに対して、第2端子の電圧を−27.4V/−29Vとする。第2端子の電圧と、第2基準電圧の差は、第1スイッチ部130のゲート−ソース電圧なので、入力端子においてオン/オフ信号の電圧差を3Vで与えているにも関わらず、駆動装置100は、ゲート−ソース電圧のオン/オフ信号の電圧差を1.6Vに減少させる。
As described above, the driving
駆動装置100は、第1スイッチ部130を完全にオフになるように、第2基準電圧を−36.9Vにして、ゲート−ソース電圧のオフ電圧を−9.5Vにしてよい。この場合、オン/オフ信号の電圧差が1.6Vなので、駆動装置100は、ゲート−ソース電圧のオン電圧を−7.9Vにして、第1スイッチ部130を半オン状態にする。しかしながら、FETの製造バラツキ等により、図2に示したゲート−ソース間電圧に対するドレイン電流の特性は変動するので、例えば横軸方向に0.2V程度変動しただけで、第1スイッチ部130は、スイッチング動作が不安定になる。
The driving
そこで、本実施形態に係る駆動装置100は、補償部140を備えて第1スイッチ部130のオン/オフ電圧差が減少しないように、第1スイッチ部130がオンおよびオフの状態における第1電圧降下部110が降下させる電圧の変化を補償する。即ち、補償部140は、第1スイッチ部130がオンおよびオフ状態において、第1電圧降下部110が降下させる電圧と第2電圧降下部142が降下させる電圧との和を一定にするように、第1スイッチ部130の状態に応じて第2電圧降下部142に流す電流を切り換える。
Therefore, the driving
例えば、補償部140は、第1電圧降下部110、第1電流源120、および第1スイッチ部130を有する回路と略等しい第2電圧降下部142、第2電流源144、および第2スイッチ部146を有する。ここで、第1電流源120および第2電流源144は、同一の特性を有してよい。一例として、補償部140は、第1電圧降下部110に流れる電流が80μAの場合は第2電圧降下部142に流れる電流を100μAにし、第1電圧降下部110に流れる電流が100μAの場合は第2電圧降下部142に流れる電流を80μAにする。
For example, the
より具体的には、第2スイッチ部146がオフの場合は、第2電流源144には電流が流れずに第2電圧降下部142に100μAの電流が流れるので、第1電圧調整部180は11.2V、第2電圧降下部142は7V、第2電圧調整部190は5.2V、それぞれ電圧シフトする。ここで、第2スイッチ部146がオフの場合は、第1スイッチ部130はオンであり、駆動装置100はオフである。即ち、駆動装置100は、オフ電圧の0Vの入力信号に対して、第3端子を−11.2V、第4端子を−18.2V、第1端子を−23.4Vとする。
More specifically, when the
ここで、第1スイッチ部130がオンの状態の場合、第1電流源120に20μAの電流が流れるので第1電圧降下部110には80μAの電流が流れ、第1電圧降下部110は5.6Vの電圧をシフトする。したがって、駆動装置100は、0Vの入力オフ信号に対して、出力端子および第2端子を−29Vとする。
Here, when the
一方、第2スイッチ部146がオンの場合は、第2電流源144には20μAの電流が流れ、第2電圧降下部142には80μAの電流が流れるので、第1電圧調整部180は11.2V、第2電圧降下部142は5.6V、第2電圧調整部190は5.2V、それぞれ電圧シフトする。ここで、第2スイッチ部146がオンの場合は、第1スイッチ部130はオフであり、駆動装置100はオンである。即ち、駆動装置100は、オン電圧の+3Vの入力信号に対して、第3端子を−8.2V、第4端子を−13.8V、第1端子を−19Vとする。
On the other hand, when the
ここで、第1スイッチ部130がオフの状態の場合、第1電流源120には電流が流れずに第1電圧降下部110に100μAの電流が流れるので、第1電圧降下部110は7Vの電圧をシフトする。したがって、駆動装置100は、+3Vの入力オン信号に対して、第1端子および出力端子からの出力電圧を−19Vとして、第2端子を−26Vとする。
Here, when the
このように、駆動装置100は、入力オン/オフ信号の+3V/0Vに対して、−19V/−29Vの電圧を出力して、非反転増幅として機能することができる。また、駆動装置100は、入力オン/オフ信号の+3V/0Vに対して、第2端子の電圧を−26V/−29Vの電圧を出力する。即ち、駆動装置100は、入力端子において与えたオン/オフ電圧差の3Vを、そのまま、第1スイッチ部130のゲート−ソース電圧のオン/オフ電圧差として与えることができる。
As described above, the driving
ここで、駆動装置100は、第2基準電圧を−35.5Vとすることで、第1スイッチ部130のゲート−ソース電圧のオン/オフ電圧を−6.5V/−9.5Vとすることができる。これによって、第1スイッチ部130は、−9.5Vの電圧をゲート−ソース電圧にすることで完全にオフになり、また、−6.5Vの電圧をゲート−ソース電圧にすることで半オン状態となる。
Here, the driving
したがって、第1スイッチ部130は、駆動装置100がオン状態の時にオフとなり、駆動装置100がオフ状態の時にオンとなる。また、第2スイッチ部146は、第1スイッチ部130がオフの場合にゲート−ソース電圧を第4端子と第1端子の間の電圧差である−5.2Vとするので、オンとなる。また、第2スイッチ部146は、第1スイッチ部130がオンの場合にゲート−ソース電圧を第4端子と第2端子の間の電圧差である−10.8Vとするので、オフとなる。
Accordingly, the
以上のように、駆動装置100がゲート−ソース電圧のオン/オフ電圧差を3Vにしたことで、ゲート−ソース間電圧に対するドレイン電流の特性が製造バラツキ等で横軸方向に−0.5V〜+0.5V程度変動しても、第1スイッチ部130は、安定なスイッチング動作を実行することができる。
As described above, when the
図3は、本実施形態に係るスイッチ装置10の構成を示す。スイッチ装置10は、第1スイッチ端子12および第2スイッチ端子14間を電気的に接続または切断する。スイッチ装置10は、外部から入力される制御信号の電圧に応じて、第1スイッチ端子12と第2スイッチ端子14との間を導通または切断する。スイッチ装置10は、メインFET20と、オン用FET22と、オフ用FET24と、オン側入力抵抗26と、オフ側入力抵抗28と、制御部30と、電圧検出部32とを備える。
FIG. 3 shows a configuration of the
メインFET20は、第1スイッチ端子12および第2スイッチ端子14の間に設けられたメインスイッチとして機能する。メインFET20は、第1スイッチ端子12から受け取った信号を第2スイッチ端子14へと伝送する。メインFET20は、ソースが第1スイッチ端子12に接続され、ドレインが第2スイッチ端子14に接続される。本実施形態においては、メインFET20は、Nチャネルのデプレッション型であって、ゲート−ソース間電圧が0Vの場合にオンとなるノーマリオン型の電界効果トランジスタである。
The
オン用FET22は、第1スイッチ端子12およびメインFET20のゲートの間に電気的に接続されたオン用スイッチとして機能する。オン用FET22は、ソースがメインFET20のソースに接続され、ドレインがメインFET20のゲートに接続される。
The on
オフ用FET24は、メインFET20のゲートおよびメインFET20をオフとするためのオフ電圧との間に接続されたオフ用スイッチとして機能する。オフ用FET24は、ソースが制御部30のオフ電圧端子40に接続され、ドレインがメインFET20のゲートに接続される。
The off
オン側入力抵抗26は、一端が制御部30のオン側端子42に接続され、他端がオン用FET22のゲートに接続される。オフ側入力抵抗28は、一端が制御部30のオフ側端子44に接続され、他端がオフ用FET24のゲートに接続される。
One end of the on-
電圧検出部32は、第2スイッチ端子14の電圧が基準範囲内か否かを検出する。本実施形態においては、電圧検出部32は、第2スイッチ端子14の電圧が基準電圧未満となったか否かを検出する。
The
電圧検出部32は、第2スイッチ端子14および制御部30の検出端子52の間に設けられた検出用FET34を有する。検出用FET34は、第2スイッチ端子14の電圧が基準範囲内の場合には第2スイッチ端子14および制御部30の検出端子52の間を切断し、第2スイッチ端子14の電圧が基準範囲外の場合には第2スイッチ端子14および制御部30の検出端子52の間を導通する検出用スイッチとして機能する。
The
本実施形態において、検出用FET34は、Nチャネルのデプレッション型の電界効果トランジスタである。検出用FET34は、ソースが第2スイッチ端子14に接続され、ドレインが制御部30の検出端子52に接続され、ゲートが制御部30のゲート電圧端子54に接続される。検出用FET34は、第2スイッチ端子14の電圧が予め定められた基準電圧以上の場合(正常動作時)にオフとなる。そして、検出用FET34は、第2スイッチ端子14の電圧が予め定められた基準電圧未満の場合(異常動作時)にオンとなる。
In the present embodiment, the
制御部30は、制御端子50に入力される制御信号の電圧に応じてメインFET20をオンまたはオフに制御する。制御部30は、メインFET20をオンとする場合に、オン用FET22をオン、オフ用FET24をオフとする。また、制御部30は、メインFET20をオフとする場合に、オン用FET22をオフ、オフ用FET24をオンとする。
The
本実施形態において、制御部30は、制御端子50に入力される制御信号として、メインFET20をオンとする場合にロー側(オフ)の電圧を受信し、メインFET20をオフとする場合にハイ側(オン)の電圧を受信する。制御部30は、駆動装置100と、反転駆動装置310を有する。
In the present embodiment, the
駆動装置100および反転駆動装置310は、制御端子50に入力される制御信号を受信する。駆動装置100は、オフの制御信号を受信した場合に、オフの制御信号を非反転増幅させた駆動電圧をオフ側制御電圧としてオフ側端子44から出力する。また、駆動装置100は、オンの制御信号を受信した場合に、オンの制御信号を非反転増幅させた駆動電圧をオフ側制御電圧としてオフ側端子44から出力する。
The
これによって、スイッチ装置10は、FETで形成された駆動装置100により、オン/オフ制御信号に応じて、制御信号を非反転増幅させてオフ用FET24のゲートドライブ信号として供給することができる。また、スイッチ装置10は、FETで形成された駆動装置100により、3V振幅の制御信号を3倍以上増幅させ、オフ用FET24にゲートドライブ信号として安定して供給することができる。
Accordingly, the
反転駆動装置310は、オフの制御信号を受信した場合に、オフの制御信号を反転増幅させた駆動電圧をオン側制御電圧として出力する。反転駆動装置310は、オンの制御信号を受信した場合に、オンの制御信号を反転増幅させた駆動電圧をオン側制御電圧として出力する。反転駆動装置310は、インバータ回路を有してよい。
When receiving the off control signal, the inverting
このように、制御部30は、オン側端子42からオン側制御電圧を出力する。オン側端子42から出力されたオン側制御電圧は、オン側入力抵抗26を介してオン用FET22のゲートに印加される。制御部30は、制御端子50から入力される制御信号の電圧に応じてオン側制御電圧のレベルを変化させて、オン用FET22のオン/オフを制御する。
Thus, the
また、制御部30は、オフ側端子44からオフ側制御電圧を出力する。オフ側端子44から出力されたオフ側制御電圧は、オフ側入力抵抗28を介してオフ用FET24のゲートに印加される。制御部30は、制御端子50から入力される制御信号の電圧に応じてオフ側制御電圧のレベルを変化させて、オフ用FET24のオン/オフを制御する。
Further, the
オン用FET22がオン、オフ用FET24がオフとなると、メインFET20のゲート−ソース間電圧は、0Vとなる。メインFET20は、ゲート−ソース間電圧が0Vの場合にオンとなるノーマリオン型である。従って、制御部30は、オン用FET22をオンおよびオフ用FET24をオフとすることにより、メインFET20をオンとすることができる。
When the on
また、制御部30は、オフ電圧端子40からメインFET20をオフとするオフ電圧を出力する。即ち、制御部30は、第1スイッチ端子12に予め定められた範囲の電圧が印加された場合において、メインFET20が完全にオフとすることができるゲート電圧を、オフ電圧としてオフ電圧端子40から出力する。これにより、オン用FET22がオフ、オフ用FET24がオンとなると、メインFET20のゲート−ソース間電圧に、当該メインFET20が完全にオフとなる電位差が印加される。従って、制御部30は、オン用FET22をオフおよびオフ用FET24をオンとすることにより、メインFET20をオフとすることができる。
Further, the
また、制御部30は、第2スイッチ端子14の電圧が基準電圧以上の場合(正常動作時)に検出用FET34がオフとし、第2スイッチ端子14の電圧が基準電圧未満の場合(異常動作時)にオンとするような、基準ゲート電圧をゲート電圧端子54から出力する。これにより、制御部30は、正常動作時において、第2スイッチ端子14および当該制御部30の検出端子52の間を切断させ、異常動作時において、第2スイッチ端子14および当該制御部30の検出端子52の間を導通させることができる。
The
そして、制御部30は、第2スイッチ端子14の電圧が基準範囲外の場合には(例えば第2スイッチ端子14の電圧が基準電圧未満の場合には)、メインFET20を強制的にオフとする。即ち、制御部30は、電圧検出部32の検出用FET34がオンの場合(即ち、第2スイッチ端子14および当該制御部30の検出端子52の間が導通した場合)、制御信号の電圧に関わらず強制的にオン用FET22をオフ且つオフ用FET24をオンとして、メインFET20をオフとする。
Then, when the voltage at the
このようなスイッチ装置10は、メインFET20のゲートとソースとの間をオン用FET22により導通させてメインFET20をオンとするので、メインFET20のゲートをフローティング状態とすることができる。これにより、スイッチ装置10によれば、メインFET20のゲートの絶縁性を高めて、ソース−ドレイン間に伝送される信号の通過特性を良くすることができる。
In such a
また、このようなスイッチ装置10は、第2スイッチ端子14に異常な電圧が発生したことをADコンバータ等により検出せずに、検出用FET34により検出する。従って、スイッチ装置10は、第2スイッチ端子14に異常な電圧が発生した場合に、プロセッサを用いずにメインFET20を強制的にオフすることができる。これにより、スイッチ装置10によれば、回路規模を小さくすることができる。
Further, such a
図4は、本実施形態に係る試験装置200の構成を被試験デバイス300とともに示す。試験装置200は、被試験デバイス300を試験する。
FIG. 4 shows the configuration of the
試験装置200は、試験信号発生部210と、ドライバ220と、コンパレータ230と、判定部240と、スイッチ装置10と、スイッチ制御部250とを備える。試験信号発生部210は、被試験デバイス300を試験するための試験信号を発生する。
The
ドライバ220は、試験信号発生部210から発生された試験信号を被試験デバイス300へと供給する。コンパレータ230は、試験信号が供給されたことに応じて被試験デバイス300から出力された応答信号の論理値を取得する。判定部240は、コンパレータ230により取得された論理値と期待値とを比較して、被試験デバイス300の良否を判定する。
The
スイッチ装置10は、試験信号発生部210および被試験デバイス300の間に設けられる。本例において、スイッチ装置10は、ドライバ220と被試験デバイス300との間に設けられる。スイッチ装置10は、スイッチ制御部250から供給される制御信号の電圧に応じて、試験信号発生部210と被試験デバイス300との間を導通または切断する。スイッチ制御部250は、試験信号発生部210による試験時においてスイッチ装置10を導通状態として、試験信号発生部210による試験時以外においてスイッチ装置10を切断状態とする。
The
これによって、試験装置200は、小型、長寿命、かつ信頼性の高いFETで構成され、非反転増幅の駆動装置100によって駆動されるスイッチ装置10を用いて試験を実行することができる。
As a result, the
以上、本発明を実施の形態を用いて説明したが、本発明の技術的範囲は上記実施の形態に記載の範囲には限定されない。上記実施の形態に、多様な変更または改良を加えることが可能であることが当業者に明らかである。その様な変更または改良を加えた形態も本発明の技術的範囲に含まれ得ることが、特許請求の範囲の記載から明らかである。 As mentioned above, although this invention was demonstrated using embodiment, the technical scope of this invention is not limited to the range as described in the said embodiment. It will be apparent to those skilled in the art that various modifications or improvements can be added to the above-described embodiment. It is apparent from the scope of the claims that the embodiments added with such changes or improvements can be included in the technical scope of the present invention.
特許請求の範囲、明細書、および図面中において示した装置、システム、プログラム、および方法における動作、手順、ステップ、および段階等の各処理の実行順序は、特段「より前に」、「先立って」等と明示しておらず、また、前の処理の出力を後の処理で用いるのでない限り、任意の順序で実現しうることに留意すべきである。特許請求の範囲、明細書、および図面中の動作フローに関して、便宜上「まず、」、「次に、」等を用いて説明したとしても、この順で実施することが必須であることを意味するものではない。 The order of execution of each process such as operations, procedures, steps, and stages in the apparatus, system, program, and method shown in the claims, the description, and the drawings is particularly “before” or “prior to”. It should be noted that the output can be realized in any order unless the output of the previous process is used in the subsequent process. Regarding the operation flow in the claims, the description, and the drawings, even if it is described using “first”, “next”, etc. for convenience, it means that it is essential to carry out in this order. It is not a thing.
10 スイッチ装置、12 第1スイッチ端子、14 第2スイッチ端子、20 メインFET、22 オン用FET、24 オフ用FET、26 オン側入力抵抗、28 オフ側入力抵抗、30 制御部、32 電圧検出部、34 検出用FET、40 オフ電圧端子、42 オン側端子、44 オフ側端子、50 制御端子、52 検出端子、54 ゲート電圧端子、100 駆動装置、110 第1電圧降下部、120 第1電流源、130 第1スイッチ部、140 補償部、142 第2電圧降下部、144 第2電流源、146 第2スイッチ部、150 第1基準電圧出力部、160 第2基準電圧出力部、170 第3電流源、180 第1電圧調整部、190 第2電圧調整部、200 試験装置、210 試験信号発生部、220 ドライバ、230 コンパレータ、240 判定部、250 スイッチ制御部、300 被試験デバイス、310 反転駆動装置 10 switch device, 12 first switch terminal, 14 second switch terminal, 20 main FET, 22 ON FET, 24 OFF FET, 26 ON side input resistance, 28 OFF side input resistance, 30 control unit, 32 voltage detection unit , 34 detection FET, 40 off voltage terminal, 42 on side terminal, 44 off side terminal, 50 control terminal, 52 detection terminal, 54 gate voltage terminal, 100 driving device, 110 first voltage drop unit, 120 first current source , 130 1st switch part, 140 compensation part, 142 2nd voltage drop part, 144 2nd current source, 146 2nd switch part, 150 1st reference voltage output part, 160 2nd reference voltage output part, 170 3rd current Source, 180 first voltage adjustment unit, 190 second voltage adjustment unit, 200 test apparatus, 210 test signal generation unit, 220 driver, 30 comparators, 240 determination unit, 250 switch controller, 300 a device under test, 310 inversion driving device
Claims (11)
第1基準電圧を出力する第1基準電圧出力部と、
前記入力端子および前記第1基準電圧出力部の間に位置する第1端子および第2端子の間に設けられ、前記第1端子から前記第2端子へと流れる電流に応じて電圧を降下させる第1電圧降下部と、
前記第1端子および前記出力端子の間に接続された第1電流源と、
第2基準電圧を出力する第2基準電圧出力部と、
前記出力端子および前記第2端子の間に設けられ、前記第2基準電圧出力部と前記第2端子の電圧との差に応じてオンまたはオフとなる第1スイッチ部と、
前記第1スイッチ部がオンおよびオフの状態における前記第1電圧降下部が降下させる電圧の変化を補償する補償部と、
を備える
駆動装置。 A drive device that outputs from the output terminal an output voltage corresponding to the input voltage to be input to the input terminal,
A first reference voltage output unit that outputs a first reference voltage;
A first terminal provided between the first terminal and the second terminal located between the input terminal and the first reference voltage output unit, wherein the voltage drops according to the current flowing from the first terminal to the second terminal; 1 voltage drop part,
A first current source connected between the first terminal and the output terminal;
A second reference voltage output unit for outputting a second reference voltage;
A first switch unit provided between the output terminal and the second terminal and turned on or off according to a difference between the second reference voltage output unit and the voltage of the second terminal;
A compensation unit that compensates for a change in voltage that the first voltage drop unit drops when the first switch unit is on and off;
A drive device comprising:
前記入力端子および前記第1端子の間に位置する第3端子および第4端子の間に設けられ、前記第3端子から前記第4端子へと流れる電流に応じて電圧を降下させる第2電圧降下部と、
前記第3端子に一端を接続された第2電流源と、
前記第2電流源の他端および前記第4端子の間に設けられ、前記第1スイッチ部がオンの場合にはオフとなり、前記第1スイッチ部がオフの場合はオンとなる第2スイッチ部と、
を有する請求項1に記載の駆動装置。 The compensation unit
A second voltage drop provided between a third terminal and a fourth terminal located between the input terminal and the first terminal, wherein the voltage drops according to a current flowing from the third terminal to the fourth terminal; And
A second current source having one end connected to the third terminal;
A second switch unit that is provided between the other end of the second current source and the fourth terminal, and is turned off when the first switch unit is on and turned on when the first switch unit is off. When,
The drive device according to claim 1, comprising:
入力端子への入力電圧に応じた駆動電圧を出力端子から出力する請求項1から8のいずれか1項に記載の駆動装置と、
前記駆動電圧に応じてオンまたはオフとなるメインスイッチと、
を備える
スイッチ装置。 A switch device for electrically connecting or disconnecting between a first switch terminal and a second switch terminal,
The drive device according to any one of claims 1 to 8, wherein a drive voltage corresponding to an input voltage to the input terminal is output from the output terminal;
A main switch that is turned on or off according to the driving voltage;
A switch device comprising:
前記第1スイッチ端子および前記メインスイッチのゲートの間に電気的に接続されたオン用スイッチと、
前記メインスイッチのゲートおよび前記メインスイッチをオフとするためのオフ電圧との間に接続されたオフ用スイッチと、
前記オン用スイッチに駆動電圧を供給するオン用駆動回路と、
をさらに備え、
前記メインスイッチをオンとする場合に、前記オン用駆動回路は前記オン用スイッチをオン、前記駆動装置は前記オフ用スイッチをオフとし、前記メインスイッチをオフとする場合に、前記オン用駆動回路は前記オン用スイッチをオフ、前記駆動装置は前記オフ用スイッチをオフとする請求項9に記載のスイッチ装置。 The switch device is
An ON switch electrically connected between the first switch terminal and the gate of the main switch;
An off switch connected between the gate of the main switch and an off voltage for turning off the main switch;
An on drive circuit for supplying a drive voltage to the on switch;
Further comprising
When the main switch is turned on, the on drive circuit turns on the on switch, and when the drive device turns off the off switch and turns off the main switch, the on drive circuit The switch device according to claim 9, wherein the on switch is turned off, and the driving device turns off the off switch.
前記被試験デバイスを試験するための試験信号を発生する試験信号発生部と、
前記試験信号発生部および前記被試験デバイスの間に設けられ、前記試験信号発生部および前記被試験デバイスの間を導通または切断する請求項9または10に記載のスイッチ装置と、
を備える試験装置。 A test apparatus for testing a device under test,
A test signal generator for generating a test signal for testing the device under test;
The switch device according to claim 9 or 10, which is provided between the test signal generator and the device under test, and conducts or disconnects between the test signal generator and the device under test.
A test apparatus comprising:
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010281946A JP5411843B2 (en) | 2010-12-17 | 2010-12-17 | Drive device, switch device, and test device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010281946A JP5411843B2 (en) | 2010-12-17 | 2010-12-17 | Drive device, switch device, and test device |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2012129936A true JP2012129936A (en) | 2012-07-05 |
JP5411843B2 JP5411843B2 (en) | 2014-02-12 |
Family
ID=46646454
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010281946A Active JP5411843B2 (en) | 2010-12-17 | 2010-12-17 | Drive device, switch device, and test device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5411843B2 (en) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2014171930A1 (en) * | 2013-04-17 | 2014-10-23 | Otis Elevator Company | Drive unit employing gallium nitride switches |
US10469040B2 (en) | 2016-12-28 | 2019-11-05 | Advantest Corporation | Control device using GaN semiconductor |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH01228212A (en) * | 1988-03-09 | 1989-09-12 | Hitachi Ltd | Level shift circuit |
JPH06268510A (en) * | 1993-03-10 | 1994-09-22 | Fujitsu Ltd | Level conversion circuit |
JP2003032102A (en) * | 2001-07-12 | 2003-01-31 | Mitsubishi Electric Corp | Inverse level shift circuit and power semiconductor |
JP2012007992A (en) * | 2010-06-24 | 2012-01-12 | Advantest Corp | Switch device and testing apparatus |
-
2010
- 2010-12-17 JP JP2010281946A patent/JP5411843B2/en active Active
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH01228212A (en) * | 1988-03-09 | 1989-09-12 | Hitachi Ltd | Level shift circuit |
JPH06268510A (en) * | 1993-03-10 | 1994-09-22 | Fujitsu Ltd | Level conversion circuit |
JP2003032102A (en) * | 2001-07-12 | 2003-01-31 | Mitsubishi Electric Corp | Inverse level shift circuit and power semiconductor |
JP2012007992A (en) * | 2010-06-24 | 2012-01-12 | Advantest Corp | Switch device and testing apparatus |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2014171930A1 (en) * | 2013-04-17 | 2014-10-23 | Otis Elevator Company | Drive unit employing gallium nitride switches |
US10469040B2 (en) | 2016-12-28 | 2019-11-05 | Advantest Corporation | Control device using GaN semiconductor |
Also Published As
Publication number | Publication date |
---|---|
JP5411843B2 (en) | 2014-02-12 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10374594B2 (en) | Semiconductor device | |
US9621156B2 (en) | Analog switches and methods for controlling analog switches | |
JP5923919B2 (en) | Semiconductor device and analog switch control method | |
US20140111173A1 (en) | Low drop-out regulator | |
TWI542984B (en) | Power switching circuit | |
US10903840B2 (en) | Pad tracking circuit for high-voltage input-tolerant output buffer | |
US10006957B2 (en) | Circuit and method for testing transistor(s) | |
US10725087B2 (en) | Semiconductor integrated device and gate screening test method of the same | |
JP5603674B2 (en) | Switch device and test device | |
CN106066419A (en) | Current detection circuit | |
US9184741B2 (en) | Switch apparatus and test apparatus | |
JP5411843B2 (en) | Drive device, switch device, and test device | |
CN112444664B (en) | Overcurrent detector for multi-channel potential converter module | |
US7408389B2 (en) | Output circuit with signal level shift | |
US20190363713A1 (en) | Input device, control method of input device | |
US8502606B2 (en) | Power amplifying apparatus with dual-current control mode | |
US11196421B2 (en) | Logic circuit and circuit chip | |
US10263622B2 (en) | Semiconductor apparatus and method of controlling MOS transistor | |
US8217673B2 (en) | Method and circuit for testing integrated circuit | |
JP2018050289A (en) | Switch device | |
US20100201394A1 (en) | Test circuit and test method for testing differential input circuit | |
JP5666694B2 (en) | Load current detection circuit | |
JP5451588B2 (en) | Switch device and test device | |
US20120025790A1 (en) | Electronic circuit, circuit apparatus, test system, control method of the electronic circuit | |
JP6202975B2 (en) | Switch device and test device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20120910 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130726 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130730 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130925 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20131015 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20131108 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5411843 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |