JP2012122779A - Checkup method and checkup device for display panel boards, and checkup board - Google Patents

Checkup method and checkup device for display panel boards, and checkup board Download PDF

Info

Publication number
JP2012122779A
JP2012122779A JP2010272062A JP2010272062A JP2012122779A JP 2012122779 A JP2012122779 A JP 2012122779A JP 2010272062 A JP2010272062 A JP 2010272062A JP 2010272062 A JP2010272062 A JP 2010272062A JP 2012122779 A JP2012122779 A JP 2012122779A
Authority
JP
Japan
Prior art keywords
inspection
substrate
display panel
electrode
matrix
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2010272062A
Other languages
Japanese (ja)
Inventor
Shinya Ono
晋也 小野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Original Assignee
Panasonic Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp filed Critical Panasonic Corp
Priority to JP2010272062A priority Critical patent/JP2012122779A/en
Publication of JP2012122779A publication Critical patent/JP2012122779A/en
Pending legal-status Critical Current

Links

Images

Abstract

PROBLEM TO BE SOLVED: To provide a checkup method for display panel boards suitable for reducing the number of probes required and the length of time taken for checkup.SOLUTION: A checkup method for display panel boards comprises a step of arranging over and facing a display panel board 200 a checkup board 101 provided with a plurality of checkup electrodes 111 arranged in a matrix; a step of causing by driving an active element T1 a capacitance formed of a pixel electrode 202 and the checkup electrodes 111 to hold an electric charge; and a step of causing a measuring circuit 102, electrically connected to the checkup electrodes 111, to measure via the checkup board 101 the electric charge held by the capacitance.

Description

本発明は、マトリクス状に配置された複数のアクティブ素子と、該アクティブ素子の各々に接続された画素電極とを含む表示パネル用基板の検査方法、検査装置および検査用基板に関する。   The present invention relates to a display panel substrate inspection method, inspection apparatus, and inspection substrate including a plurality of active elements arranged in a matrix and pixel electrodes connected to each of the active elements.

電流駆動型の発光素子を用いた画像表示装置として、有機エレクトロルミネッセンス素子(以下、有機EL素子と記す。)を用いた有機ELディスプレイが知られている。この有機ELディスプレイは、視野角特性が良好で、消費電力が少ないという利点を有するため、次世代のFPD(Flat Panel Display)候補として注目されている。   As an image display device using a current-driven light emitting element, an organic EL display using an organic electroluminescence element (hereinafter referred to as an organic EL element) is known. Since this organic EL display has the advantages of good viewing angle characteristics and low power consumption, it attracts attention as a next-generation FPD (Flat Panel Display) candidate.

有機EL表示装置の製造工程において、欠陥画素を検出する方法が特許文献1に開示されている。   Patent Document 1 discloses a method for detecting defective pixels in a manufacturing process of an organic EL display device.

図15は、特許文献1に開示された有機ELパネルを組み立てる前の有機ELアレイ基板の1画素及びこれを検査するための検査装置の構成を示す回路図である。この有機ELアレイ基板は、ドライブトランジスタ2と、保持キャパシタ3と、スイッチングトランジスタ4と、ゲート線5と、データ線6とを備える。   FIG. 15 is a circuit diagram showing a configuration of one pixel of an organic EL array substrate before assembling the organic EL panel disclosed in Patent Document 1 and an inspection apparatus for inspecting the pixel. This organic EL array substrate includes a drive transistor 2, a holding capacitor 3, a switching transistor 4, a gate line 5, and a data line 6.

ドライブトランジスタ2は例えばPチャネル薄膜トランジスタ(TFT)からなり、そのソースは共通線7に接続される。保持キャパシタ3は、ドライブトランジスタ2のゲートと共通線7との間に接続される。スイッチングトランジスタ4もまた例えばPチャネル薄膜トランジスタ(TFT)からなり、そのソースはドライブトランジスタ2のゲートに接続され、そのゲートはゲート線5に接続され、そのドレインはデータ線6に接続される。   The drive transistor 2 is composed of, for example, a P-channel thin film transistor (TFT), and its source is connected to the common line 7. The holding capacitor 3 is connected between the gate of the drive transistor 2 and the common line 7. The switching transistor 4 is also composed of, for example, a P-channel thin film transistor (TFT), and its source is connected to the gate of the drive transistor 2, its gate is connected to the gate line 5, and its drain is connected to the data line 6.

寄生キャパシタ8は、例えばアモルファスシリコンをチャネル層として用いたボトムゲートかつトップコンタクト構造における、ゲート・ドレイン電極の重なりによる容量であり、また例えば、トップエミッション構造の有機ELにおいては、図15に示した有機ELアレイ基板上に、アノードとなるITO(indium tin oxide)膜が形成され、ITO膜はドライブトランジスタ2のゲートと構造上重なっているため、これらの間に形成される容量である。   The parasitic capacitor 8 is a capacitance due to overlapping of gate and drain electrodes in a bottom gate and top contact structure using, for example, amorphous silicon as a channel layer. For example, in an organic EL having a top emission structure, it is shown in FIG. An ITO (indium tin oxide) film serving as an anode is formed on the organic EL array substrate, and the ITO film is structurally overlapped with the gate of the drive transistor 2.

この有機ELアレイ基板を検査するため、検査装置9が接続される。検査装置9は、積分器10と、スイッチング素子16と、制御回路17と、書込回路18と、検出部19とを備える。   An inspection device 9 is connected to inspect the organic EL array substrate. The inspection device 9 includes an integrator 10, a switching element 16, a control circuit 17, a writing circuit 18, and a detection unit 19.

積分器10は、差動増幅器12と、積分容量14とを備える。有機ELアレイ基板のデータ線6は、スイッチング素子16を介して差動増幅器12の反転入力端子に接続される。制御回路17は、後述の方法でゲート線5の電位GATEを制御する。書込回路18は、後述の方法でデータ線6に所定の電位を与える。検出部19は、積分器10の出力に基づいてELアレイ基板上の不良を検出する。   The integrator 10 includes a differential amplifier 12 and an integration capacitor 14. The data line 6 of the organic EL array substrate is connected to the inverting input terminal of the differential amplifier 12 via the switching element 16. The control circuit 17 controls the potential GATE of the gate line 5 by a method described later. The write circuit 18 applies a predetermined potential to the data line 6 by a method described later. The detector 19 detects a defect on the EL array substrate based on the output of the integrator 10.

実際の検査では、各データ線6に積分器10が接続され、全ゲート線5に制御回路17が接続され、全データ線6に書込回路18が接続される。   In actual inspection, the integrator 10 is connected to each data line 6, the control circuit 17 is connected to all the gate lines 5, and the writing circuit 18 is connected to all the data lines 6.

この検査方法は、保持キャパシタ3および寄生キャパシタ8に電荷を書き込むモードと、書き込んだ電荷を読み出すモードと、読み出した電荷に基づいて不良を検出するモードとからなる。   This inspection method includes a mode in which charges are written in the holding capacitor 3 and the parasitic capacitor 8, a mode in which the written charges are read, and a mode in which a defect is detected based on the read charges.

また、特許文献2は、TFT/LCDセル・コンデンサに電荷を与え、短時間経過後にそのコンデンサに保持された電荷を測定する方法が開示されている。   Further, Patent Document 2 discloses a method of applying a charge to a TFT / LCD cell capacitor and measuring the charge held in the capacitor after a short time has elapsed.

特開2003−295790号公報(図1)Japanese Patent Laying-Open No. 2003-295790 (FIG. 1) 特開平3−200121号公報JP-A-3-200121

しかしながら、特許文献1および特許文献2に開示された従来技術の検査方法によれば、被検査基板を接続するための微細な針であるプローブを多数必要とするという課題と、検査を迅速にすることができないという課題とがある。   However, according to the conventional inspection methods disclosed in Patent Document 1 and Patent Document 2, a problem that a large number of probes, which are fine needles for connecting the substrate to be inspected, are required, and the inspection is speeded up. There is a problem that it cannot be done.

すなわち、従来技術では、被検査基板のデータ線を介して各画素にデータを書き込み、被かつ、被検査基板のデータ線を介してデータを読み出すので、被検査基板に多数の微細なプローブを接続する必要があり、検査装置のコストを増加させ、被検査基板にプローブを接続する工数を増加させる。   In other words, in the prior art, data is written to each pixel through the data line of the substrate to be inspected, and data is read out through the data line of the substrate to be inspected, so that many fine probes are connected to the substrate to be inspected. This increases the cost of the inspection apparatus and increases the number of steps for connecting the probe to the substrate to be inspected.

また、データの書き込みとデータの読出しは、被検査基板の同じデータ線を介して行うので、データ書き込みとデータ読出しとを同時にまたは並列に行うことができず、検査時間を短縮することが困難である。   In addition, since data writing and data reading are performed through the same data line of the substrate to be inspected, data writing and data reading cannot be performed simultaneously or in parallel, and it is difficult to shorten the inspection time. is there.

特に、高解像度・大画面になるにつれ、微細かつ大量のプローブが必要になり、従来の手法を適用することが困難である。   In particular, as the resolution is increased and the screen is increased, a large amount of probes are required, and it is difficult to apply the conventional method.

上記課題に鑑み本発明は、被検査基板に接続するプローブ数を減らし、かつ、検査時間の短縮に適した表示パネル用基板の検査方法、検査装置および検査用基板を提供することを目的とする。   In view of the above problems, an object of the present invention is to provide a display panel substrate inspection method, inspection apparatus, and inspection substrate that are suitable for reducing the number of probes connected to a substrate to be inspected and shortening the inspection time. .

上記課題を解決するために本発明の一形態における表示パネル用基板の検査方法は、マトリクス状に配置された複数のアクティブ素子と、該アクティブ素子の各々に接続された画素電極とを含む表示パネル用基板の検査方法であって、前記表示パネル用基板上に、マトリクス状に配置された複数の検査用電極を備えた検査用基板を対向させて配置するステップと、前記アクティブ素子を駆動することにより、前記画素電極と前記検査用電極とで形成される容量に電荷を保持させるステップと、前記検査用電極に電気的に接続された測定回路により、前記容量に保持された電荷を前記検査用基板を介して測定するステップとを含む。   In order to solve the above problems, a display panel substrate inspection method according to an embodiment of the present invention includes a plurality of active elements arranged in a matrix and a pixel electrode connected to each of the active elements. An inspection substrate inspection method comprising: disposing an inspection substrate having a plurality of inspection electrodes arranged in a matrix on the display panel substrate opposite to each other; and driving the active element The charge formed in the capacitor formed by the pixel electrode and the inspection electrode, and the charge held in the capacitor by the measurement circuit electrically connected to the inspection electrode. Measuring through the substrate.

この構成によれば、電荷の測定(読出し)は表示パネル用基板からではなく検査用基板から行うので、表示パネル用基板には電荷を読み出すためのプローブを接続する必要がなくなり、その分のプローブ数を減らすことができる。また、被検査基板から読み出すので検査用基板に接続する針を少なくできる。電極同士は非接触なので針が少ない。電荷を保持させるステップは主として表示パネル用基板から行われ、測定するステップは検査用基板から行われるので、保持させるステップと測定するステップとを2つの基板に分離して行うことができ、検査時間を短縮し、検査を迅速にすることが可能である。   According to this configuration, since the charge measurement (reading) is performed from the inspection substrate instead of the display panel substrate, it is not necessary to connect a probe for reading out charges to the display panel substrate, and the corresponding probe The number can be reduced. Further, since reading is performed from the substrate to be inspected, the number of needles connected to the inspection substrate can be reduced. There are few needles because the electrodes are not in contact. The step of holding the charge is mainly performed from the display panel substrate, and the step of measuring is performed from the inspection substrate. Therefore, the step of holding and the step of measuring can be performed separately on the two substrates, and the inspection time is reduced. It is possible to shorten the inspection time and speed up the inspection.

本発明の一形態における表示パネル用基板の検査方法によれば、表示用パネル用基板に接続されるプローブ数を減らすことができる。また、検査時間を短縮し、検査を迅速にすることが可能である。   According to the method for inspecting a display panel substrate in one embodiment of the present invention, the number of probes connected to the display panel substrate can be reduced. In addition, it is possible to shorten the inspection time and speed up the inspection.

検査装置の構成と被検査基板とを示す図である。It is a figure which shows the structure of a test | inspection apparatus, and a to-be-inspected board | substrate. 被検査基板の構成例を示すブロック図である。It is a block diagram which shows the structural example of a to-be-inspected board | substrate. 画素回路(表示画素)の構成例を示すブロック図である。It is a block diagram which shows the structural example of a pixel circuit (display pixel). 検査用基板の構成を示す概観図である。It is a general-view figure which shows the structure of the board | substrate for a test | inspection. 検査用基板の構成を示すブロック図である。It is a block diagram which shows the structure of the board | substrate for a test | inspection. 画素回路(検査用画素)の構成を示すブロック図である。It is a block diagram which shows the structure of a pixel circuit (inspection pixel). 表示パネルの製造工程を示すフローチャートである。It is a flowchart which shows the manufacturing process of a display panel. 検査工程の詳細を示すフローチャートである。It is a flowchart which shows the detail of an inspection process. リペア工程の詳細を示すフローチャートである。It is a flowchart which shows the detail of a repair process. 画素電極と検査用電極とにより形成される容量の説明図である。It is explanatory drawing of the capacity | capacitance formed with a pixel electrode and a test electrode. 検査工程のタイムチャートである。It is a time chart of an inspection process. 検査工程(t1〜t21)における動作説明図である。It is operation | movement explanatory drawing in a test process (t1-t21). 検査工程(t21〜t22)における動作説明図である。It is operation | movement explanatory drawing in a test process (t21-t22). 検査工程(t22〜t3)における動作説明図である。It is operation | movement explanatory drawing in a test process (t22-t3). 検査工程(t3〜t4)における動作説明図である。It is operation | movement explanatory drawing in a test process (t3-t4). 検査工程(t4〜t51)における動作説明図である。It is operation | movement explanatory drawing in a test process (t4-t51). 検査工程(t51〜t71)における動作説明図である。It is operation | movement explanatory drawing in a test process (t51-t71). 検査工程(t71〜t72)における動作説明図である。It is operation | movement explanatory drawing in a test process (t71-t72). 実施の形態2における被検査基板の画素回路(表示画素)および検査基板の画素回路(検査用画素)の構成を示す図である。FIG. 5 is a diagram illustrating a configuration of a pixel circuit (display pixel) on a substrate to be inspected and a pixel circuit (inspection pixel) on a test substrate in Embodiment 2. 画素電極と検査用電極とにより形成される容量の説明図である。It is explanatory drawing of the capacity | capacitance formed with a pixel electrode and a test electrode. 検査工程のタイムチャートである。It is a time chart of an inspection process. 被検査基板の画素回路の具体例を示す。A specific example of a pixel circuit of a substrate to be inspected is shown. 被検査基板の画素回路の具体例を示す。A specific example of a pixel circuit of a substrate to be inspected is shown. 実施の形態3における1つの画素電極に複数の検査用電極が対向する図である。10 is a diagram in which a plurality of inspection electrodes are opposed to one pixel electrode in Embodiment 3. FIG. 1つの画素電極に複数の検査用電極が対向するときに形成される容量の説明図である。It is explanatory drawing of the capacity | capacitance formed when several inspection electrode opposes one pixel electrode. 検査工程の詳細を示すフローチャートである。It is a flowchart which shows the detail of an inspection process. 従来技術における検査回路の構成を示す回路図である。It is a circuit diagram which shows the structure of the test | inspection circuit in a prior art.

本発明の一形態における表示パネル用基板の検査方法は、マトリクス状に配置された複数のアクティブ素子と、該アクティブ素子の各々に接続された画素電極とを含む表示パネル用基板の検査方法であって、前記表示パネル用基板上に、マトリクス状に配置された複数の検査用電極を備えた検査用基板を対向させて配置するステップと、前記アクティブ素子を駆動することにより、前記画素電極と前記検査用電極とで形成される容量に電荷を保持させるステップと、前記検査用電極に電気的に接続された測定回路により、前記容量に保持された電荷を前記検査用基板を介して測定するステップとを含む。   A display panel substrate inspection method according to an embodiment of the present invention is a display panel substrate inspection method including a plurality of active elements arranged in a matrix and pixel electrodes connected to each of the active elements. A step of disposing an inspection substrate having a plurality of inspection electrodes arranged in a matrix on the display panel substrate, and driving the active element to thereby form the pixel electrode and the A step of holding electric charge in a capacitor formed by the inspection electrode, and a step of measuring the electric charge held in the capacitor through the inspection substrate by a measurement circuit electrically connected to the inspection electrode Including.

この構成によれば、電荷の測定(読出し)は表示パネル用基板からではなく検査用基板から行うので、表示パネル用基板には電荷を読み出すためのプローブを接続する必要がなくなり、その分のプローブ数を減らすことができる。また、被検査基板から読み出すので検査用基板に接続する針を少なくできる。電荷を保持させるステップは主として表示パネル用基板から行われ、測定するステップは検査用基板から行われるので、保持させるステップと測定するステップとを2つの基板に分離して行うことができ、検査時間を短縮し、検査を迅速にすることが可能である。   According to this configuration, since the charge measurement (reading) is performed from the inspection substrate instead of the display panel substrate, it is not necessary to connect a probe for reading out charges to the display panel substrate, and the corresponding probe The number can be reduced. Further, since reading is performed from the substrate to be inspected, the number of needles connected to the inspection substrate can be reduced. The step of holding the charge is mainly performed from the display panel substrate, and the step of measuring is performed from the inspection substrate. Therefore, the step of holding and the step of measuring can be performed separately on the two substrates, and the inspection time is reduced. It is possible to shorten the inspection time and speed up the inspection.

ここで、前記検査用電極の面積は、前記画素電極の面積よりも小さく、前記配置ステップにおいて、一つの前記画素電極に対して複数の検査用電極が対向するように配置することができる。   Here, the area of the inspection electrode is smaller than the area of the pixel electrode, and in the disposing step, a plurality of inspection electrodes can be disposed to face one pixel electrode.

この構成によれば、異なる大きさの画素電極を持つ複数種類の表示用パネルを対象に検査することができる。つまり、画素電極の大きさに依存することなく、検査用基板に汎用性を持たせることができる。   According to this configuration, it is possible to inspect a plurality of types of display panels having pixel electrodes of different sizes. That is, the inspection substrate can be provided with versatility without depending on the size of the pixel electrode.

ここで、前記表示パネル用基板の検査方法は、さらに、1つの画素電極に対向する複数の検査用電極の電荷を重み付け加算することによって、画素電極の容量に対応する電荷量に換算するステップを含むことができる。   Here, the method for inspecting the display panel substrate further includes the step of converting the amount of charges of a plurality of inspection electrodes facing one pixel electrode into a charge amount corresponding to the capacitance of the pixel electrode by weighted addition. Can be included.

この構成によれば、1つの画素電極と複数の検査用電極とが重なっている場合に、各検査用電極の重なり面積などを重み付け係数として、画素電極に対応する電荷量を算出することができる。   According to this configuration, when one pixel electrode and a plurality of inspection electrodes overlap, the charge amount corresponding to the pixel electrode can be calculated using the overlapping area of each inspection electrode as a weighting coefficient. .

ここで、前記検査用基板は、前記複数の検査用電極に対応する複数のスイッチング用薄膜トランジスタと、マトリクス状に配置された前記複数の検査用電極の行および列の一方に対応する走査線と、マトリクス状に配置された前記複数の検査用電極の行および列の他方に対応する検出線とを含み、前記容量に保持された電荷を測定するステップにおいては、前記スイッチング用薄膜トランジスタに、前記走査線を介して走査信号を供給し、前記検査用電極を前記検出線を介して前記測定回路と接続させることにより、前記容量に保持された電荷を測定することができる。   Here, the inspection substrate includes a plurality of switching thin film transistors corresponding to the plurality of inspection electrodes, a scanning line corresponding to one of a row and a column of the plurality of inspection electrodes arranged in a matrix, And a detection line corresponding to the other of the row and column of the plurality of inspection electrodes arranged in a matrix, and in the step of measuring the charge held in the capacitor, the switching thin film transistor includes the scanning line. By supplying a scanning signal through the terminal and connecting the inspection electrode to the measuring circuit through the detection line, the charge held in the capacitor can be measured.

ここで、前記表示パネル用基板は、さらに、マトリクス状に配置された前記複数の画素電極の行および列の一方に対応する走査線と、マトリクス状に配置された前記複数の画素電極の行および列の他方に対応するデータ線と、前記複数のアクティブ素子に電源を供給する複数の電源線とを含み、前記アクティブ素子は、第1の薄膜トランジスタと第2の薄膜トランジスタとを含み、前記容量に電荷を保持させるステップにおいては、前記第1の薄膜トランジスタに、前記走査線を介して走査信号を供給し、前記第2の薄膜トランジスタのゲート電極には、前記データ線から所定の電圧を印加し、前記画素電極には、前記電源線から前記第2の薄膜トランジスタを介して電流が供給されることにより電荷が保持される構成とすることができる。   Here, the display panel substrate further includes a scanning line corresponding to one of a row and a column of the plurality of pixel electrodes arranged in a matrix, and a row of the plurality of pixel electrodes arranged in a matrix. A data line corresponding to the other of the columns; and a plurality of power lines for supplying power to the plurality of active elements, wherein the active element includes a first thin film transistor and a second thin film transistor, In the step of holding the pixel, a scanning signal is supplied to the first thin film transistor via the scanning line, a predetermined voltage is applied to the gate electrode of the second thin film transistor from the data line, and the pixel The electrode can be configured to retain electric charge by supplying current from the power supply line through the second thin film transistor.

ここで、前記表示パネル用基板は、有機エレクトロルミネッセンス表示装置用の基板とすることができる。   Here, the display panel substrate may be a substrate for an organic electroluminescence display device.

また、本発明の一形態における表示パネル用基板の検査装置は、マトリクス状に配置された複数のアクティブ素子と、該アクティブ素子の各々に接続された画素電極とを含む表示パネル用基板の検査に用いる検査装置であって、前記検査装置は、検査基板と制御部とを備え、前記検査基板は、前記複数の検査用電極に対応する複数のスイッチング用薄膜トランジスタと、マトリクス状に配置された前記複数の検査用電極の行および列の一方に対応する走査線と、マトリクス状に配置された前記複数の検査用電極の行および列の他方に対応する検出線とを含み、前記制御部は、前記表示パネル用基板上に、マトリクス状に配置された複数の検査用電極を備えた検査用基板を対向させて配置された状態で、前記アクティブ素子を駆動することにより、前記画素電極と前記検査用電極とで形成される容量に電荷を保持させ、前記検査用電極に電気的に接続された測定回路に、前記容量に保持された電荷を前記検査用基板を介して測定させる。   In addition, an inspection apparatus for a display panel substrate according to an embodiment of the present invention is used for inspecting a display panel substrate including a plurality of active elements arranged in a matrix and pixel electrodes connected to the active elements. The inspection apparatus includes an inspection substrate and a control unit, and the inspection substrate includes a plurality of switching thin film transistors corresponding to the plurality of inspection electrodes, and the plurality of thin film transistors arranged in a matrix. A scanning line corresponding to one of the rows and columns of the inspection electrodes and a detection line corresponding to the other of the plurality of rows and columns of the plurality of inspection electrodes arranged in a matrix, and the control unit includes: By driving the active element in a state where an inspection substrate having a plurality of inspection electrodes arranged in a matrix is opposed to the display panel substrate. A charge formed in the capacitor formed by the pixel electrode and the inspection electrode is held, and the charge held in the capacitor is transferred to the measurement circuit electrically connected to the inspection electrode via the inspection substrate. To measure.

さらに、本発明の一形態における表示パネル用基板の検査用基板は、マトリクス状に配置された複数のアクティブ素子と、該アクティブ素子の各々に接続された画素電極とを含む表示パネル用基板の検査に用いる検査用基板であって、前記複数の検査用電極に対応する複数のスイッチング用薄膜トランジスタと、マトリクス状に配置された前記複数の検査用電極の行および列の一方に対応する走査線と、マトリクス状に配置された前記複数の検査用電極の行および列の他方に対応する検出線とを含み、前記表示パネル用基板上に、マトリクス状に配置された複数の検査用電極を備えた検査用基板を対向させて配置され、前記アクティブ素子を駆動することにより、前記画素電極と前記検査用電極とで形成される容量に電荷が保持され、前記検査用電極に電気的に接続された測定回路により、前記容量に保持された電荷を前記検査用基板を介して測定される。   Further, the inspection substrate for the display panel substrate in one embodiment of the present invention is an inspection of a display panel substrate including a plurality of active elements arranged in a matrix and pixel electrodes connected to each of the active elements. A plurality of switching thin film transistors corresponding to the plurality of inspection electrodes, and a scanning line corresponding to one of a row and a column of the plurality of inspection electrodes arranged in a matrix, A plurality of inspection electrodes arranged in a matrix on the display panel substrate, the detection line corresponding to the other of the row and column of the plurality of inspection electrodes arranged in a matrix When the active element is driven by arranging the substrate for use facing each other, electric charges are held in a capacitor formed by the pixel electrode and the inspection electrode, and the inspection is performed. By electrically connected to the measuring circuit to use electrodes, the charge held in the said capacitance is measured through the testing board.

ここで、前記検査用電極の面積は、前記画素電極の面積よりも小さく、1つの前記画素電極に対して複数の検査用電極が対向するように配置される構成とすることができる。   Here, the area of the inspection electrode is smaller than the area of the pixel electrode, and a plurality of inspection electrodes may be arranged to face one pixel electrode.

(実施の形態1)
図1は、本発明の実施の形態1における検査装置の構成と被検査基板とを示す図である。
(Embodiment 1)
FIG. 1 is a diagram showing a configuration of an inspection apparatus and a substrate to be inspected according to Embodiment 1 of the present invention.

検査装置100は、検査用基板101、測定回路102、制御部103、モニタ104、操作部105、駆動回路106を備える。この検査装置100は、被検査基板(表示パネル用基板)200と検査用基板101とを互いに電極同士が向き合うように重ねた状態で、被検査基板(表示パネル用基板)200の検査を行う。   The inspection apparatus 100 includes an inspection substrate 101, a measurement circuit 102, a control unit 103, a monitor 104, an operation unit 105, and a drive circuit 106. The inspection apparatus 100 inspects the substrate to be inspected (display panel substrate) 200 in a state in which the substrate to be inspected (display panel substrate) 200 and the substrate for inspection 101 are stacked so that the electrodes face each other.

被検査基板(表示パネル用基板)200は、完成前の表示パネル装置の一部であり、完成後は、有機EL表示装置、無機EL表示装置、液晶表示装置等の一部となる。   The inspected substrate (display panel substrate) 200 is a part of a display panel device before completion, and after completion, becomes a part of an organic EL display device, an inorganic EL display device, a liquid crystal display device, and the like.

図2Aは、被検査基板200の構成例を示すブロック図である。   FIG. 2A is a block diagram illustrating a configuration example of the substrate to be inspected 200.

被検査基板200は、m行n列のマトリクス状に配置された複数の画素回路201と、画素回路(表示画素)201の行に対応する走査線SCAN(i)と、画素回路(表示画素)201の列に対応するデータ線DATA(j)とを備える。   The inspected substrate 200 includes a plurality of pixel circuits 201 arranged in a matrix of m rows and n columns, scanning lines SCAN (i) corresponding to the rows of the pixel circuits (display pixels) 201, and pixel circuits (display pixels). Data line DATA (j) corresponding to 201 columns.

図2Bは、画素回路(表示画素)201の構成例を示すブロック図である。同図のように、画素回路(表示画素)201は、アクティブ素子T1と、画素電極202と、保持回路203とを備える。   FIG. 2B is a block diagram illustrating a configuration example of the pixel circuit (display pixel) 201. As shown in the figure, the pixel circuit (display pixel) 201 includes an active element T1, a pixel electrode 202, and a holding circuit 203.

アクティブ素子T1は、薄膜トランジスタ(TFT)であり、そのゲートには走査線SCAN(i)が接続され、ソースおよびドレインの一方にはデータ線DATA(i)が接続され、ソースおよびドレインの他方には保持回路203に接続される。   The active element T1 is a thin film transistor (TFT), the scanning line SCAN (i) is connected to the gate, the data line DATA (i) is connected to one of the source and the drain, and the other of the source and the drain is connected to the other. Connected to the holding circuit 203.

画素電極202は、有機EL材料または液晶を封止する2つの電極の一方であり、検査段階では、画素電極202が剥き出しの状態になっている。アクティブ素子T1および画素電極202は、この状態で、マトリクス状のアクティブ素子および保持回路の欠陥を検出することが可能である。   The pixel electrode 202 is one of two electrodes that seal the organic EL material or the liquid crystal, and the pixel electrode 202 is exposed at the inspection stage. In this state, the active element T1 and the pixel electrode 202 can detect defects in the matrix-shaped active element and the holding circuit.

図3Aは、検査用基板101の構成を示す概観図である。検査用基板101は、制御部103によって測定回路102を介して駆動および測定のための制御がなされる。   FIG. 3A is an overview diagram showing the configuration of the inspection substrate 101. The inspection substrate 101 is driven and controlled by the control unit 103 via the measurement circuit 102.

図3Bは、検査用基板101の構成例を示すブロック図である。図3Cは、画素回路(検査用画素)の構成を示すブロック図である。   FIG. 3B is a block diagram illustrating a configuration example of the inspection substrate 101. FIG. 3C is a block diagram illustrating a configuration of a pixel circuit (inspection pixel).

図3B、図3Cのように、検査用基板101は、複数の検査用電極111に対応する複数のスイッチング用薄膜トランジスタT2と、M行N列のマトリクス状に配置された複数の検査用電極111の行および列の一方に対応する走査線SCAN_RW(I)と、マトリクス状に配置された複数の検査用電極111の行および列の他方に対応する検出線DATA_RW(J)とを含む。   3B and 3C, the inspection substrate 101 includes a plurality of switching thin film transistors T2 corresponding to the plurality of inspection electrodes 111 and a plurality of inspection electrodes 111 arranged in a matrix of M rows and N columns. The scanning line SCAN_RW (I) corresponding to one of the row and the column and the detection line DATA_RW (J) corresponding to the other of the row and the column of the plurality of inspection electrodes 111 arranged in a matrix are included.

ここで、表示パネル装置の製造工程の全体について概略を説明する。   Here, an outline of the entire manufacturing process of the display panel device will be described.

図4は、表示パネル装置の製造工程を示すフローチャートである。同図のように、まず、表示パネル装置としては完成前の状態である被検査基板200が製造され(S100)、検査装置100による検査工程により欠陥箇所の検出をし(S200)、リペア工程により修復可能欠陥をリペアし(S300)、残りの製造工程を行い表示パネル装置を完成させる(S400)。このように検査工程は、表示パネル装置としては完成前の状態である被検査基板(表示パネル用基板)200が対象となる。   FIG. 4 is a flowchart showing the manufacturing process of the display panel device. As shown in the figure, first, a substrate to be inspected 200, which is in a state before completion, is manufactured as a display panel device (S100), a defective portion is detected by an inspection process by the inspection apparatus 100 (S200), and a repair process is performed. Repairable defects are repaired (S300), and the remaining manufacturing process is performed to complete the display panel device (S400). Thus, the inspection process is performed on the substrate to be inspected (display panel substrate) 200 in a state before completion as a display panel device.

次に、検査工程S200つまり被検査基板200の検査方法の概略について説明する。   Next, the outline of the inspection process S200, that is, the inspection method of the substrate 200 to be inspected will be described.

検査工程S200は、マトリクス状に配置された複数のアクティブ素子T1と、該アクティブ素子T1の各々に接続された画素電極202と画素電極の電圧を制御する保持回路203を含む表示パネル用基板200の検査方法である。   The inspection step S200 includes a plurality of active elements T1 arranged in a matrix, a pixel electrode 202 connected to each of the active elements T1, and a holding circuit 203 that controls the voltage of the pixel electrode. Inspection method.

検査工程S200では、表示パネル用基板200上に、マトリクス状に配置された複数の検査用電極111を備えた検査用基板101を対向させて配置するステップと、アクティブ素子(T1)を駆動することにより、画素電極202と検査用電極111とで形成される容量に電荷を保持させるステップ(S206〜S209)と、検査用電極111に電気的に接続された測定回路102により、容量に保持された電荷を検査用基板101を介して測定するステップ(S210)とを含む。   In the inspection step S200, a step of disposing an inspection substrate 101 including a plurality of inspection electrodes 111 arranged in a matrix on the display panel substrate 200 and driving an active element (T1). Thus, the step of holding the charge in the capacitance formed by the pixel electrode 202 and the inspection electrode 111 (S206 to S209) and the measurement circuit 102 electrically connected to the inspection electrode 111 held the capacitance. Measuring the charge through the inspection substrate 101 (S210).

これによれば、電荷の測定(読出し)は検査用基板から行うので、表示パネル用基板には電荷を読み出すためのプローブを接続する必要がなくなり、その分のプローブ数を減らすことができる。また、被検査側基板から読み出すので針が少ない。電極同士は非接触なので被検査基板の電極に物理的損傷を与えることがない。電荷を保持させるステップは主として表示パネル用基板から行われ、測定するステップは検査用基板から行われるので、保持させるステップと測定するステップとを2つの基板に分離して行うことができ、検査時間を短縮し、検査を迅速にすることが可能である。   According to this, since the charge measurement (reading) is performed from the inspection substrate, it is not necessary to connect a probe for reading the charge to the display panel substrate, and the number of probes can be reduced accordingly. In addition, since the data is read from the substrate to be inspected, there are few needles. Since the electrodes are not in contact with each other, there is no physical damage to the electrodes on the substrate to be inspected. The step of holding the charge is mainly performed from the display panel substrate, and the step of measuring is performed from the inspection substrate. Therefore, the step of holding and the step of measuring can be performed separately on the two substrates, and the inspection time is reduced. It is possible to shorten the inspection time and speed up the inspection.

さらに、図5、図7、図8、図9A〜図9Gを用いて検査工程について詳細に説明する。   Further, the inspection process will be described in detail with reference to FIGS. 5, 7, 8, and 9 </ b> A to 9 </ b> G.

図5は、検査工程つまり被検査基板200の検査方法の詳細を示すフローチャートである。   FIG. 5 is a flowchart showing details of the inspection process, that is, the inspection method of the substrate 200 to be inspected.

まず、被検査基板(表示パネル用基板)200を固定し(S201)、検査用基板101を被検査基板200の上部に移動させ(S202)、被検査基板200に対する検査用基板101の位置を調節し(S203)、検査用基板101と被検査基板200とのギャップを調節する(S204)。このとき、ギャップは検査装置100で調整しても良いし、スペーサーで調整しても良い。スペーサーは検査基板側に持たせても良いし、被検査基板に持たせても良い。ギャップは、ミクロンオーダーにすることが望ましい。   First, the substrate to be inspected (display panel substrate) 200 is fixed (S201), the inspection substrate 101 is moved to the top of the substrate to be inspected 200 (S202), and the position of the inspection substrate 101 with respect to the substrate to be inspected 200 is adjusted. Then, the gap between the inspection substrate 101 and the substrate to be inspected 200 is adjusted (S204). At this time, the gap may be adjusted by the inspection apparatus 100 or may be adjusted by a spacer. The spacer may be provided on the inspection substrate side or may be provided on the inspection substrate. The gap is desirably in the micron order.

ギャップ調整後、図7に示すように画素電極202と検査用電極111とによる容量Cが形成される。   After the gap adjustment, a capacitor C is formed by the pixel electrode 202 and the inspection electrode 111 as shown in FIG.

次に、被検査基板200を動作させる動作信号を伝える針を接触させて(S205)、被検査基板200と駆動回路106とを接続する。検査用基板101は、図3Aのように予め測定回路102と接続しておくことが望ましい。   Next, a needle for transmitting an operation signal for operating the inspected substrate 200 is brought into contact (S205), and the inspected substrate 200 and the drive circuit 106 are connected. It is desirable that the inspection substrate 101 is connected to the measurement circuit 102 in advance as shown in FIG. 3A.

さらに、図9Aに示すように、検査用基板101の全検査用電極の電位を単一電位Voに固定する(S206、図8のt1〜t21)。   Further, as shown in FIG. 9A, the potentials of all the inspection electrodes of the inspection substrate 101 are fixed to a single potential Vo (S206, t1 to t21 in FIG. 8).

さらに、図9Bに示すように、被検査基板200の全画素に検査電位V1を書き込む(S207、t21〜t22)。このときの検査電位V1の書き込み方は全画素一括でも良いし、行方向に偶奇で分けても良いし、列方向に偶奇で分けても良いし、その組み合わせでも良い。   Further, as shown in FIG. 9B, the inspection potential V1 is written to all the pixels of the inspected substrate 200 (S207, t21 to t22). The method of writing the test potential V1 at this time may be all the pixels at once, may be divided evenly or oddly in the row direction, may be divided evenly or oddly in the column direction, or a combination thereof.

さらに、図9Cに示すように被検査基板200の全画素への書き込みが完了した(t22〜t3)後、図9Dに示すように検査用基板101の全検査用電極111をフローティング状態とする(S208、t3〜t4)。このフローティング状態の期間は、欠陥による電荷の変化を増幅する期間である。この期間経過後の画素電極202の電位を(V1−ΔV)とすると、欠陥がない場合はΔVが許容範囲内に収まり、欠陥がある場合には許容範囲を超えることになる。   Furthermore, as shown in FIG. 9C, after writing to all the pixels of the inspected substrate 200 is completed (t22 to t3), as shown in FIG. 9D, all the inspection electrodes 111 of the inspection substrate 101 are brought into a floating state ( S208, t3 to t4). This period of the floating state is a period for amplifying a change in charge due to a defect. Assuming that the potential of the pixel electrode 202 after the elapse of this period is (V1−ΔV), ΔV is within the allowable range when there is no defect, and exceeds the allowable range when there is a defect.

さらに、図9Eに示すように、被検査基板200の全画素電極の電位を単一電位に固定する(S209、t4〜t51)。   Further, as shown in FIG. 9E, the potentials of all the pixel electrodes of the substrate to be inspected 200 are fixed to a single potential (S209, t4 to t51).

以下のステップS210、S211(図9F、図9G)は一走査行単位の処理である。   The following steps S210 and S211 (FIGS. 9F and 9G) are processes in units of one scanning row.

さらに、図9Fに示すように、検査基板の検査用電極に蓄えられている電荷を読み出す(S210、t51〜t71)。   Further, as shown in FIG. 9F, the electric charge stored in the inspection electrode of the inspection substrate is read (S210, t51 to t71).

さらに、図9Gに示すように、読み出した電荷が許容範囲外(絶対範囲でも良いし、周辺との差が大きい値でも良い)である場合、その位置情報が基板情報と共にメモリに保持される(S211、t71〜t72)。例えば、10V(=V1)を書いて、9.5V(=V1−ΔV)以上が測定された場合は許容範囲とし、そのより小さければ許容範囲外とする。このとき、許容範囲外の電荷だけでなく、正常範囲の電荷の情報も位置情報と共にメモリに格納しても良い。なお、上記のメモリは、測定回路102内のメモリでもよいし、制御部103内のメモリでもよい。   Further, as shown in FIG. 9G, when the read charge is out of the allowable range (absolute range or a value having a large difference from the surroundings), the position information is held in the memory together with the substrate information ( S211, t71 to t72). For example, when 10V (= V1) is written and 9.5V (= V1−ΔV) or more is measured, the allowable range is set. At this time, not only the charge outside the allowable range but also information on the charge in the normal range may be stored in the memory together with the position information. The above memory may be a memory in the measurement circuit 102 or a memory in the control unit 103.

さらに、未測定の走査行が残っていればS210に進み、なければ検査工程を終了する。   Further, if there remains an unmeasured scan line, the process proceeds to S210, and if not, the inspection process is terminated.

次にリペア工程について説明する。   Next, the repair process will be described.

図6は、リペア工程の詳細を示すフローチャートである。   FIG. 6 is a flowchart showing details of the repair process.

まず、メモリから位置情報を読み出し(S301)、当該位置情報から欠陥の種類を判別または予測し、リペア可能な欠陥であるかリペア不能な欠陥であるかを判定する(S302)。リペア可能な欠陥と判定されれば、リペアし(S303)、リペア後の被検査基板200再度検査工程に流す。一方、リペア不能と判定されれば、当該被検査基板200を廃棄するか、再利用する(S304)。   First, the position information is read from the memory (S301), the type of defect is determined or predicted from the position information, and it is determined whether the defect can be repaired or cannot be repaired (S302). If it is determined that the defect can be repaired, it is repaired (S303), and the inspected substrate 200 after the repair is passed again to the inspection process. On the other hand, if it is determined that repair is not possible, the board 200 to be inspected is discarded or reused (S304).

以上説明してきたように本実施の形態における表示パネル用基板200の検査方法によれば、電荷の測定(読出し)は表示パネル用基板からではなく検査用基板から行うので、表示パネル用基板には電荷を読み出すためのプローブを接続する必要がなくなり、また、被検査側基板から読み出すので、その分のプローブ数を減らすことができる。電極同士は非接触なので針が少ない。電荷を保持させるステップは主として表示パネル用基板から行われ、測定するステップは検査用基板から行われるので、保持させるステップと測定するステップとを2つの基板に分離して行うことができ、検査時間を短縮し、検査を迅速にすることが可能である。   As described above, according to the method for inspecting the display panel substrate 200 in the present embodiment, the charge is measured (read) from the inspection substrate, not from the display panel substrate. It is not necessary to connect a probe for reading out charges, and reading out from the inspected substrate can reduce the number of probes. There are few needles because the electrodes are not in contact. The step of holding the charge is mainly performed from the display panel substrate, and the step of measuring is performed from the inspection substrate. Therefore, the step of holding and the step of measuring can be performed separately on the two substrates, and the inspection time is reduced. It is possible to shorten the inspection time and speed up the inspection.

(実施の形態2)
図10は、実施の形態2における検査用基板の画素回路(検査用画素)110の構成を示す図である。
(Embodiment 2)
FIG. 10 is a diagram illustrating a configuration of the pixel circuit (inspection pixel) 110 of the inspection substrate in the second embodiment.

同図では、実施の形態1の図3Cと比べて、薄膜トランジスタT3が追加されて画素回路あたり2個の薄膜トランジスタを有する点と、行毎に走査線が1本から2本に増加した点と、列毎にデータ線が1本から2本に増加した点とが異なっている。これ以外は、実施の形態1と同じなので、同じ点は説明を省略し、以下異なる点を中心に説明する。   In this figure, compared to FIG. 3C of the first embodiment, the thin film transistor T3 is added to have two thin film transistors per pixel circuit, and the number of scanning lines is increased from one to two for each row. The difference is that the number of data lines is increased from one to two for each column. Other than this, the second embodiment is the same as the first embodiment, so the description of the same points will be omitted and the following description will focus on the different points.

図3Cでは検査用電極111への電圧の書き込み(保持させる)機能と、検査用電極111から電圧を読み出す(測定する)機能とが、択一的にしか機能できないが、図10では、薄膜トランジスタ、走査線、データ線が画素ごとに2つ存在するので、検査用電極111への電圧の書き込み(保持させる)機能と、検査用電極111から電圧を読み出す(測定する)機能とが独立に制御可能になっている。   In FIG. 3C, the function of writing (holding) the voltage to the inspection electrode 111 and the function of reading (measuring) the voltage from the inspection electrode 111 can function alternatively, but in FIG. Since there are two scanning lines and data lines for each pixel, the function of writing (holding) the voltage to the inspection electrode 111 and the function of reading (measuring) the voltage from the inspection electrode 111 can be controlled independently. It has become.

図11Aは、画素電極と検査用電極とにより形成される容量の説明図である。同図は図7と比べて、検査用電極111への書き込み(電圧を保持させる)動作は、薄膜トランジスタT2、走査線SCAN_W、データ線DATA_Wによって制御され、検査用電極111から読み出す(電圧を測定する)動作は、薄膜トランジスタT3、走査線SCAN_R、データ線DATA_Rによって制御されるように構成されている。つまり、書き込みと読出しを独立して制御可能になっている。   FIG. 11A is an explanatory diagram of a capacitor formed by the pixel electrode and the inspection electrode. Compared with FIG. 7, the writing operation (holding voltage) to the inspection electrode 111 is controlled by the thin film transistor T <b> 2, the scanning line SCAN_W, and the data line DATA_W, and is read from the inspection electrode 111 (voltage is measured). The operation is configured to be controlled by the thin film transistor T3, the scanning line SCAN_R, and the data line DATA_R. That is, writing and reading can be controlled independently.

図11Bは、検査工程のタイムチャートである。同図は、図8とほぼ同じタイミングを示しているが、図11Aの構成からわかるように、読み出し(電圧の測定)のデータ線DATA_Rが、書き込みのデータ線DATA_Wの影響を受けにくいので、電圧の測定の精度を向上させることができる。   FIG. 11B is a time chart of the inspection process. 8 shows almost the same timing as FIG. 8, but as can be seen from the configuration of FIG. 11A, the data line DATA_R for reading (voltage measurement) is not easily affected by the data line DATA_W for writing. The accuracy of measurement can be improved.

なお、各実施の形態において、図2Bに示した画素回路(表示画素)201は、図12Aや図12Bの構成であってもよい。   In each embodiment, the pixel circuit (display pixel) 201 illustrated in FIG. 2B may have the configuration illustrated in FIG. 12A or 12B.

図12Aは、被検査基板がLCD表示装置に用いられる場合の画素回路の具体例を示す。同図の保持回路203は容量素子Csにより構成される。   FIG. 12A shows a specific example of a pixel circuit when the substrate to be inspected is used in an LCD display device. The holding circuit 203 in the figure is configured by a capacitive element Cs.

図12Bは、被検査基板が有機EL表示装置に用いられる場合の画素回路の具体例を示す。同図の保持回路203は容量素子Csと薄膜トランジスタTDにより構成される。   FIG. 12B shows a specific example of a pixel circuit when the substrate to be inspected is used in an organic EL display device. The holding circuit 203 in the figure is composed of a capacitive element Cs and a thin film transistor TD.

(実施の形態3)
実施の形態1では、画素電極202と検査用電極111とが1対1で対向する例を説明したが、本実施の形態では、画素電極202と検査用電極111とが1対多で対向する例を説明する。つまり、検査用電極111の面積が画素電極202の面積よりも小さい場合の例について説明する。
(Embodiment 3)
In the first embodiment, the example in which the pixel electrode 202 and the inspection electrode 111 face each other on a one-to-one basis has been described. However, in this embodiment, the pixel electrode 202 and the inspection electrode 111 face each other on a one-to-many basis. An example will be described. That is, an example in which the area of the inspection electrode 111 is smaller than the area of the pixel electrode 202 will be described.

図13Aは、実施の形態3における1つの画素電極に複数の検査用電極が対向する例を示す説明図である。同図では、1つの画素電極202に対して4つの検査用電極111a〜111dが部分的に重なって対向している。   FIG. 13A is an explanatory diagram illustrating an example in which a plurality of inspection electrodes face one pixel electrode in the third embodiment. In the figure, four inspection electrodes 111a to 111d partially overlap each other and face one pixel electrode 202.

図13Bは、1つの画素電極に複数の検査用電極が対向するときに形成される容量の説明図である。1つの画素電極202に対する4つの検査用電極111a〜111dのそれぞれの容量をCa〜Cdとする。4つの容量は並列接続されている。   FIG. 13B is an explanatory diagram of a capacitor formed when a plurality of inspection electrodes face one pixel electrode. The capacitances of the four inspection electrodes 111a to 111d with respect to one pixel electrode 202 are Ca to Cd. The four capacitors are connected in parallel.

図14は、検査工程の詳細を示すフローチャートである。同図は、図5と比べて、ステップS210とステップS211の間に、ステップS221が追加されている点が異なっている。同じ点は説明を省略して異なる点を中心に説明する。   FIG. 14 is a flowchart showing details of the inspection process. The figure differs from FIG. 5 in that step S221 is added between step S210 and step S211. Explanation of the same points will be omitted, focusing on different points.

ステップS221では、1つの画素電極に対向する複数の検査用電極の電荷を重み付け加算することによって、画素電極の容量に対応する電荷量に換算する。   In step S221, the charges of a plurality of inspection electrodes opposed to one pixel electrode are weighted and added, thereby converting the charge amount corresponding to the capacitance of the pixel electrode.

この換算は、例えば式(1)でよい。   This conversion may be, for example, equation (1).

Qp= k*(Qa + Qb + Qc + Qd)+(lx*xo+ly*yo-lx*ly)/k ・・・(1)
k = d/ε ・・・(2)
Qp = k * (Qa + Qb + Qc + Qd) + (lx * xo + ly * yo-lx * ly) / k (1)
k = d / ε (2)

ここで、Qpは、画素電極202と同じ面積の検査用電極が重なっていたときに得られる電荷量とする。Qaは、検査用電極111aからの測定結果(電荷量)とする。Qb〜Qdは、検査用電極が異なる以外は同様である。  Here, Qp is the amount of charge obtained when the inspection electrodes having the same area as the pixel electrode 202 overlap. Qa is a measurement result (charge amount) from the inspection electrode 111a. Qb to Qd are the same except that the inspection electrodes are different.

kは画素電極と検査用電極との間のギャップdを画素電極と検査用電極との間の空間の誘電率で割ったものである。   k is the gap d between the pixel electrode and the inspection electrode divided by the dielectric constant of the space between the pixel electrode and the inspection electrode.

lxおよびlyは検査用電極間のスペースであり、xoおよびyoは画素電極のサイズである。   lx and ly are spaces between test electrodes, and xo and yo are pixel electrode sizes.

本実施の形態によれば、画素電極の大きさが異なる複数種類の表示用パネルを対象に1つの検査用基板により検査することができる。つまり、画素電極の大きさに依存することなく、検査用基板に汎用性を持たせることができる。   According to the present embodiment, it is possible to inspect a plurality of types of display panels having different pixel electrode sizes with a single inspection substrate. That is, the inspection substrate can be provided with versatility without depending on the size of the pixel electrode.

なお、式(1)では、1つの画素電極202に4つの検査用電極が部分的に重なる例を説明したが、1つの画素電極に2以上の検査用電極が部分的に重なる場合であっても同様に、項数を対応させて換算することができる。   Note that although an example in which four inspection electrodes partially overlap one pixel electrode 202 has been described in Equation (1), this is a case where two or more inspection electrodes partially overlap one pixel electrode. Similarly, the number of terms can be converted in correspondence.

以上、実施の形態に基づいて本発明に係る表示パネルの検査方法、検査装置および検査用基板について説明してきたが、本発明は、上述した実施の形態に限定されるものではない。実施の形態における任意の構成要素を組み合わせて実現される別の実施の形態や、実施の形態に対して本発明の主旨を逸脱しない範囲で当業者が思いつく各種変形を施して得られる変形例も本発明に含まれる。   The display panel inspection method, inspection apparatus, and inspection substrate according to the present invention have been described above based on the embodiments, but the present invention is not limited to the above-described embodiments. Other embodiments realized by combining arbitrary components in the embodiments, and modifications obtained by subjecting the embodiments to various modifications conceivable by those skilled in the art without departing from the gist of the present invention. It is included in the present invention.

本発明の有機EL表示装置の製造方法は、大画面および高解像度が要望される薄型テレビおよびパーソナルコンピュータのディスプレイなどの技術分野に有用である。   The method for producing an organic EL display device of the present invention is useful in technical fields such as flat-screen televisions and personal computer displays that require a large screen and high resolution.

100 検査装置
101 検査用基板
102 測定回路
103 制御部
104 モニタ
105 操作部
106 駆動回路
110 画素回路(検査用画素)
111 検査用電極
200 被検査基板(表示パネル用基板)
201 画素回路(表示画素)
202 画素電極
203 保持回路
T1〜T3、TD 薄膜トランジスタ
DESCRIPTION OF SYMBOLS 100 Inspection apparatus 101 Inspection board 102 Measurement circuit 103 Control part 104 Monitor 105 Operation part 106 Drive circuit 110 Pixel circuit (inspection pixel)
111 Electrode for inspection 200 Substrate to be inspected (display panel substrate)
201 Pixel circuit (display pixel)
202 Pixel electrode 203 Holding circuit T1-T3, TD Thin film transistor

Claims (9)

マトリクス状に配置された複数のアクティブ素子と、該アクティブ素子の各々に接続された画素電極とを含む表示パネル用基板の検査方法であって、
前記表示パネル用基板上に、マトリクス状に配置された複数の検査用電極を備えた検査用基板を対向させて配置するステップと、
前記アクティブ素子を駆動することにより、前記画素電極と前記検査用電極とで形成される容量に電荷を保持させるステップと、
前記検査用電極に電気的に接続された測定回路により、前記容量に保持された電荷を前記検査用基板を介して測定するステップとを含む
表示パネル用基板の検査方法。
A method for inspecting a display panel substrate, comprising a plurality of active elements arranged in a matrix and pixel electrodes connected to each of the active elements,
Disposing an inspection substrate provided with a plurality of inspection electrodes arranged in a matrix on the display panel substrate,
Holding the charge in a capacitor formed by the pixel electrode and the inspection electrode by driving the active element;
Measuring a charge held in the capacitor through the inspection substrate by a measurement circuit electrically connected to the inspection electrode.
前記検査用電極の面積は、前記画素電極の面積よりも小さく、
前記配置ステップにおいて、一つの前記画素電極に対して複数の検査用電極が対向するように配置される
請求項1に記載の表示パネル用基板の検査方法。
The area of the inspection electrode is smaller than the area of the pixel electrode,
2. The display panel substrate inspection method according to claim 1, wherein, in the arranging step, a plurality of inspection electrodes are arranged to face one pixel electrode. 3.
前記表示パネル用基板の検査方法は、さらに、
1つの画素電極に対向する複数の検査用電極の電荷を重み付け加算することによって、画素電極の容量に対応する電荷量に換算するステップを含む
請求項1に記載の表示パネル用基板の検査方法。
The display panel substrate inspection method further includes:
The display panel substrate inspection method according to claim 1, further comprising the step of converting the amount of charge of a plurality of inspection electrodes facing one pixel electrode into a charge amount corresponding to the capacitance of the pixel electrode by weighted addition.
前記検査用基板は、
前記複数の検査用電極に対応する複数のスイッチング用薄膜トランジスタと、
マトリクス状に配置された前記複数の検査用電極の行および列の一方に対応する走査線と、
マトリクス状に配置された前記複数の検査用電極の行および列の他方に対応する検出線とを含み、
前記容量に保持された電荷を測定するステップにおいては、前記スイッチング用薄膜トランジスタに、前記走査線を介して走査信号を供給し、前記検査用電極を前記検出線を介して前記測定回路と接続させることにより、前記容量に保持された電荷を測定する
請求項1に記載の表示パネル用基板の検査方法。
The inspection substrate is:
A plurality of switching thin film transistors corresponding to the plurality of inspection electrodes;
A scanning line corresponding to one of a row and a column of the plurality of inspection electrodes arranged in a matrix;
A detection line corresponding to the other of the row and column of the plurality of inspection electrodes arranged in a matrix,
In the step of measuring the charge held in the capacitor, a scanning signal is supplied to the switching thin film transistor through the scanning line, and the inspection electrode is connected to the measuring circuit through the detection line. The method for inspecting a display panel substrate according to claim 1, wherein the electric charge held in the capacitor is measured.
前記表示パネル用基板は、さらに、マトリクス状に配置された前記複数の画素電極の行および列の一方に対応する走査線と、
マトリクス状に配置された前記複数の画素電極の行および列の他方に対応するデータ線と、
前記複数のアクティブ素子に電源を供給する複数の電源線とを含み、
前記アクティブ素子は、第1の薄膜トランジスタと第2の薄膜トランジスタとを含み、
前記容量に電荷を保持させるステップにおいては、前記第1の薄膜トランジスタに、前記走査線を介して走査信号を供給し、前記第2の薄膜トランジスタのゲート電極には、前記データ線から所定の電圧を印加し、前記画素電極には、前記電源線から前記第2の薄膜トランジスタを介して電流が供給されることにより電荷が保持される、
請求項1に記載された表示パネル用基板の検査方法。
The display panel substrate further includes a scanning line corresponding to one of a row and a column of the plurality of pixel electrodes arranged in a matrix,
A data line corresponding to the other of the row and column of the plurality of pixel electrodes arranged in a matrix;
A plurality of power lines for supplying power to the plurality of active elements,
The active element includes a first thin film transistor and a second thin film transistor,
In the step of holding the charge in the capacitor, a scanning signal is supplied to the first thin film transistor via the scanning line, and a predetermined voltage is applied to the gate electrode of the second thin film transistor from the data line. The pixel electrode is charged with electric current when supplied from the power supply line via the second thin film transistor.
A method for inspecting a display panel substrate according to claim 1.
前記表示パネル用基板が、有機エレクトロルミネッセンス表示装置用の基板である、
請求項5に記載された表示パネル用基板の検査方法。
The display panel substrate is a substrate for an organic electroluminescence display device,
The method for inspecting a display panel substrate according to claim 5.
マトリクス状に配置された複数のアクティブ素子と、該アクティブ素子の各々に接続された画素電極とを含む表示パネル用基板の検査に用いる検査装置であって、
前記検査装置は、検査基板と制御部とを備え、
前記検査基板は、
前記複数の検査用電極に対応する複数のスイッチング用薄膜トランジスタと、
マトリクス状に配置された前記複数の検査用電極の行および列の一方に対応する走査線と、
マトリクス状に配置された前記複数の検査用電極の行および列の他方に対応する検出線とを含み、
前記制御部は、
前記表示パネル用基板上に、マトリクス状に配置された複数の検査用電極を備えた検査用基板を対向させて配置された状態で、前記アクティブ素子を駆動することにより、前記画素電極と前記検査用電極とで形成される容量に電荷を保持させ、
前記検査用電極に電気的に接続された測定回路に、前記容量に保持された電荷を前記検査用基板を介して測定させる
検査装置。
An inspection apparatus used for inspecting a substrate for a display panel including a plurality of active elements arranged in a matrix and pixel electrodes connected to each of the active elements,
The inspection apparatus includes an inspection substrate and a control unit,
The inspection board is
A plurality of switching thin film transistors corresponding to the plurality of inspection electrodes;
A scanning line corresponding to one of a row and a column of the plurality of inspection electrodes arranged in a matrix;
A detection line corresponding to the other of the row and column of the plurality of inspection electrodes arranged in a matrix,
The controller is
By driving the active element in a state where an inspection substrate having a plurality of inspection electrodes arranged in a matrix is opposed to the display panel substrate, the pixel electrode and the inspection are driven. Hold the charge in the capacitor formed by the electrode for
An inspection apparatus that causes a measurement circuit electrically connected to the inspection electrode to measure the charge held in the capacitor via the inspection substrate.
マトリクス状に配置された複数のアクティブ素子と、該アクティブ素子の各々に接続された画素電極とを含む表示パネル用基板の検査に用いる検査用基板であって、
前記複数の検査用電極に対応する複数のスイッチング用薄膜トランジスタと、
マトリクス状に配置された前記複数の検査用電極の行および列の一方に対応する走査線と、
マトリクス状に配置された前記複数の検査用電極の行および列の他方に対応する検出線とを含み、
前記表示パネル用基板上に、マトリクス状に配置された複数の検査用電極を備えた検査用基板を対向させて配置され、
前記アクティブ素子を駆動することにより、前記画素電極と前記検査用電極とで形成される容量に電荷が保持され、
前記検査用電極に電気的に接続された測定回路により、前記容量に保持された電荷を前記検査用基板を介して測定される
検査用基板。
An inspection substrate used for inspection of a display panel substrate including a plurality of active elements arranged in a matrix and pixel electrodes connected to each of the active elements,
A plurality of switching thin film transistors corresponding to the plurality of inspection electrodes;
A scanning line corresponding to one of a row and a column of the plurality of inspection electrodes arranged in a matrix;
A detection line corresponding to the other of the row and column of the plurality of inspection electrodes arranged in a matrix,
On the display panel substrate, an inspection substrate having a plurality of inspection electrodes arranged in a matrix is arranged to face each other.
By driving the active element, a charge is held in a capacitor formed by the pixel electrode and the inspection electrode,
A test substrate in which a charge held in the capacitor is measured via the test substrate by a measurement circuit electrically connected to the test electrode.
前記検査用電極の面積は、前記画素電極の面積よりも小さく、
1つの前記画素電極に対して複数の検査用電極が対向するように配置される
請求項8に記載された検査用基板。
The area of the inspection electrode is smaller than the area of the pixel electrode,
The inspection substrate according to claim 8, wherein a plurality of inspection electrodes are arranged to face one of the pixel electrodes.
JP2010272062A 2010-12-06 2010-12-06 Checkup method and checkup device for display panel boards, and checkup board Pending JP2012122779A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2010272062A JP2012122779A (en) 2010-12-06 2010-12-06 Checkup method and checkup device for display panel boards, and checkup board

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010272062A JP2012122779A (en) 2010-12-06 2010-12-06 Checkup method and checkup device for display panel boards, and checkup board

Publications (1)

Publication Number Publication Date
JP2012122779A true JP2012122779A (en) 2012-06-28

Family

ID=46504373

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010272062A Pending JP2012122779A (en) 2010-12-06 2010-12-06 Checkup method and checkup device for display panel boards, and checkup board

Country Status (1)

Country Link
JP (1) JP2012122779A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110189664A (en) * 2019-05-15 2019-08-30 深圳市华星光电半导体显示技术有限公司 The method that pixel array detects substrate and production method, detection pixel array substrate

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110189664A (en) * 2019-05-15 2019-08-30 深圳市华星光电半导体显示技术有限公司 The method that pixel array detects substrate and production method, detection pixel array substrate

Similar Documents

Publication Publication Date Title
KR101376404B1 (en) Liquid crystal display apparatus and testing method for liquid crystal display apparatus
KR100845159B1 (en) Electrooptic apparatus substrate and method of examining such a substrate, electrooptic apparatus comprising such a substrate and electronic equipment comprising such an apparatus
KR101393635B1 (en) Driving apparatus for display device and display device including the same
KR100436197B1 (en) Testing method for array substrate
JP6257192B2 (en) Array substrate, inspection method thereof, and liquid crystal display device
JP2007108754A (en) Display device and testing method for the same
US10437386B2 (en) Display panel having touch sensor and inspection method
JP7291316B2 (en) Liquid crystal device, wavelength selective optical switch device, and pixel inspection method for liquid crystal device
US11287710B2 (en) Liquid crystal display device and method for inspecting pixels thereof
TWI425493B (en) Flat panel display device and operating voltage adjusting method thereof
US20060164118A1 (en) Inspection method of array board and inspection equipment thereof
US20060103415A1 (en) Array substrate inspecting method and array substrate inspecting device
JP2000055964A (en) Device and method for inspecting electrode structural body for thin-type display device
JP2012122779A (en) Checkup method and checkup device for display panel boards, and checkup board
JP2021039294A (en) Liquid crystal device, wavelength selection light switch device, and pixel inspection method for liquid crystal device
JPWO2004086070A1 (en) Semiconductor device inspection circuit and inspection method
WO2004109376A1 (en) Array substrate inspection method
US20060097744A1 (en) Apparatus and method for inspecting thin film transistor active matrix substrate
JP2000352706A (en) Liquid crystal display device
KR100543714B1 (en) Method and Apparatus for inspecting pixel of Display
JP2014085367A (en) Inspection method of electro-optic device
JP2015036630A (en) Inspection device and method for electrooptical panel
JP2005352470A (en) Display material circuit board, inspection method, and electronic equipment
JP2005241892A (en) Inspection circuit, inspection method of circuit and matrix type display device
JP2003075794A (en) Inspection method for array substrate