JP2012119347A - Piezoelectric module, piezoelectric device, and piezoelectric module manufacturing method - Google Patents

Piezoelectric module, piezoelectric device, and piezoelectric module manufacturing method Download PDF

Info

Publication number
JP2012119347A
JP2012119347A JP2010264741A JP2010264741A JP2012119347A JP 2012119347 A JP2012119347 A JP 2012119347A JP 2010264741 A JP2010264741 A JP 2010264741A JP 2010264741 A JP2010264741 A JP 2010264741A JP 2012119347 A JP2012119347 A JP 2012119347A
Authority
JP
Japan
Prior art keywords
piezoelectric
layer
thin film
region
buffer layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2010264741A
Other languages
Japanese (ja)
Inventor
Takeshi Kitamura
健 北村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Konica Minolta Inc
Original Assignee
Konica Minolta Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Konica Minolta Inc filed Critical Konica Minolta Inc
Priority to JP2010264741A priority Critical patent/JP2012119347A/en
Publication of JP2012119347A publication Critical patent/JP2012119347A/en
Pending legal-status Critical Current

Links

Images

Landscapes

  • Particle Formation And Scattering Control In Inkjet Printers (AREA)

Abstract

PROBLEM TO BE SOLVED: To provide a piezoelectric module which can prevent reduction in piezoelectric displacement and restrict occurrence of cracks in a piezoelectric thin film due to stress concentration at the time of piezoelectric deformation and which exhibits excellent piezoelectric characteristics.SOLUTION: The structure of a piezoelectric module 10 is such that, since a buffer layer LB is provided in an extension area EA, not only is it possible to realize electrical insulation between an upper electrode layer LU and a lower electrode layer LL, it is also possible to have a piezoelectric thin film LP localized in only a drive area MV within a window space WS1. This makes it possible to prevent reduction in piezoelectric displacement, as well as to restrict occurrence of cracks in the piezoelectric thin film LP due to stress concentration at the time of piezoelectric deformation. Furthermore, since an insulation material of the buffer layer LB has the same kind of crystalline structure as that of a piezoelectric material which forms the piezoelectric thin film LP formed on the buffer layer LB, it is possible to increase adhesion properties and also restrict reduction in piezoelectric characteristics.

Description

本発明は、圧電モジュール、圧電デバイスおよび圧電モジュールの製造方法に関する。   The present invention relates to a piezoelectric module, a piezoelectric device, and a method for manufacturing a piezoelectric module.

近年、弾性膜を圧電薄膜により変形させる圧電モジュールが様々に提案されている。圧電モジュールとして、例えば、インクジェットプリンタ用のヘッドなどに使用される圧電アクチュエータでは、基板の一部が除去されて窓空間を構成しており、その窓空間の天井部分を覆うように弾性膜(ダイヤフラム)が設けられている。そして、ダイヤフラムの上には、下電極、島状の圧電体(圧電薄膜)、および上電極がこの順序で積層された構成になっている。   In recent years, various piezoelectric modules that deform an elastic film with a piezoelectric thin film have been proposed. As a piezoelectric module, for example, a piezoelectric actuator used in an ink jet printer head or the like forms a window space by removing a part of a substrate, and an elastic film (diaphragm) covers a ceiling portion of the window space. ) Is provided. On the diaphragm, a lower electrode, an island-shaped piezoelectric body (piezoelectric thin film), and an upper electrode are stacked in this order.

このような構成の圧電アクチュエータにおいては、上下電極間に電圧を印加して、圧電体を弾性的に変形させる。そのときの圧電体の変形がダイヤフラムに伝達されてダイヤフラムが変形されることにより、所要の力学的作用を生じる。上下電極のそれぞれは駆動回路に電気的に接続されるが、その配線の間で電気的にショート状態とならないようにする必要がある。   In the piezoelectric actuator having such a configuration, a voltage is applied between the upper and lower electrodes to elastically deform the piezoelectric body. The deformation of the piezoelectric body at that time is transmitted to the diaphragm, and the diaphragm is deformed, thereby producing a required mechanical action. Each of the upper and lower electrodes is electrically connected to the drive circuit, but it is necessary to prevent an electrical short circuit between the wirings.

そこで、例えば、特許文献1が開示する構成では、上電極の引き出し部分においては上電極だけでなく圧電体もまた延伸させることによって、圧電体の延伸部を上下電極の絶縁のために使用するという構成がとられている。特許文献2が開示する構成では、基板表面のうち圧電体が設けられていない領域に絶縁層を形成するとともに、その絶縁層の一部によって圧電体の側面を覆う絶縁性斜面を形成し、その絶縁性斜面に沿って設けた配線層を上電極と接続している。また、特許文献3が開示する構成では、下電極を圧電体より小さく形成するとともに、上電極は圧電体の段差を乗り越えて基板表面から圧電体上部まで形成しており、特許文献4では、下電極を覆う形で絶縁層が設けられることによって、上下電極間のショートの発生を抑制する構成がとられている。   Therefore, for example, in the configuration disclosed in Patent Document 1, the extending portion of the piezoelectric body is used for insulating the upper and lower electrodes by extending not only the upper electrode but also the piezoelectric body in the lead-out portion of the upper electrode. The configuration is taken. In the configuration disclosed in Patent Document 2, an insulating layer is formed in a region of the substrate surface where the piezoelectric body is not provided, and an insulating slope that covers the side surface of the piezoelectric body is formed by a part of the insulating layer. A wiring layer provided along the insulating slope is connected to the upper electrode. Further, in the configuration disclosed in Patent Document 3, the lower electrode is formed smaller than the piezoelectric body, and the upper electrode is formed from the substrate surface to the upper portion of the piezoelectric body over the step of the piezoelectric body. By providing the insulating layer so as to cover the electrodes, a configuration is adopted in which the occurrence of a short circuit between the upper and lower electrodes is suppressed.

特開平8−116684号公報JP-A-8-116684 特開2008−227144号公報JP 2008-227144 A 特開2007−006620号公報JP 2007-006620 A 特開2008−87471号公報JP 2008-87471 A

しかしながら、特許文献1のような構成では、上記の窓空間上の可動領域だけでなく、可動領域を囲む周辺領域にまで圧電体が延伸しているが、周辺領域では基板が除去されていないために基板から圧電体への拘束力が作用する。その結果、圧電体における圧電変位量が低下する要因となっていた。また、可動領域と周辺領域との境界部分に圧電体の応力が集中するため、圧電体のうちその境界部分上にある部分にクラックなどの損傷が生じるという問題もある。   However, in the configuration as in Patent Document 1, the piezoelectric body extends not only to the movable region on the window space but also to the peripheral region surrounding the movable region, but the substrate is not removed in the peripheral region. A restraining force from the substrate to the piezoelectric body acts on the substrate. As a result, the amount of piezoelectric displacement in the piezoelectric body has been a factor. Further, since the stress of the piezoelectric body is concentrated on the boundary portion between the movable region and the peripheral region, there is a problem that damage such as a crack occurs in a portion of the piezoelectric body on the boundary portion.

一方、下電極が圧電体より大きく形成されている特許文献2のような構成では、上電極と下電極との絶縁をとる必要があるが、完全に絶縁を確保する構造とは言い難い。また、特許文献3では、上電極よりも圧電体が小さく形成されているため上電極と下電極との絶縁については問題ないが、この構成を実現するためには下電極をパターニングした後に圧電体を形成する必要がある。ところがこの方法では、圧電体の中心部はパターニングされた下電極の上に形成される一方、圧電体の外周部は基板上に直接に形成されることになる。一般に、加熱状態で圧電体を形成した場合、形成された圧電体の特性は、その圧電体の形成温度の影響を受けやすいという性質がある。特許文献3の発明のように、下電極と基板表面との双方にまたがるように圧電体を形成するときには、圧電体形成時の温度分布も特に不均一になりがちであり、面内均一性の良い圧電体を形成することが困難となる。   On the other hand, in the configuration as in Patent Document 2 in which the lower electrode is formed larger than the piezoelectric body, it is necessary to insulate the upper electrode from the lower electrode, but it is difficult to say that the structure ensures complete insulation. Further, in Patent Document 3, since the piezoelectric body is formed smaller than the upper electrode, there is no problem with insulation between the upper electrode and the lower electrode. However, in order to realize this configuration, the piezoelectric body is patterned after the lower electrode is patterned. Need to form. However, in this method, the central portion of the piezoelectric body is formed on the patterned lower electrode, while the outer peripheral portion of the piezoelectric body is formed directly on the substrate. In general, when a piezoelectric body is formed in a heated state, the characteristics of the formed piezoelectric body are easily affected by the formation temperature of the piezoelectric body. When the piezoelectric material is formed so as to extend over both the lower electrode and the substrate surface as in the invention of Patent Document 3, the temperature distribution at the time of forming the piezoelectric material tends to be particularly uneven, and the in-plane uniformity is It becomes difficult to form a good piezoelectric body.

このため、特許文献4のように、基板表面を広く覆うように絶縁膜を設けて、下電極はその絶縁膜の下に配置し、圧電体や上電極の延伸部はその絶縁膜の上に配置して電気的な絶縁をとることによって、圧電体の形成温度の均一性を向上させるという試みがなされている。しかしながら、たとえばシリコン酸化膜のような通常の絶縁膜上には、結晶配向性や圧電特性に優れた圧電薄膜を形成することができないのが実情である。   Therefore, as in Patent Document 4, an insulating film is provided so as to cover the substrate surface widely, the lower electrode is disposed below the insulating film, and the extending portion of the piezoelectric body and the upper electrode is disposed on the insulating film. Attempts have been made to improve the uniformity of the formation temperature of the piezoelectric body by arranging and electrically insulating. However, the actual situation is that a piezoelectric thin film excellent in crystal orientation and piezoelectric characteristics cannot be formed on a normal insulating film such as a silicon oxide film.

本発明は、このような事情に鑑みてなされたものであり、圧電変位の低下を防ぎ、圧電変形時の応力集中に伴うクラックが圧電薄膜に発生することを抑制できるとともに、優れた圧電性を有する圧電モジュール、圧電デバイスおよび圧電モジュールの製造方法を提供することを目的とする。   The present invention has been made in view of such circumstances, and it is possible to prevent the piezoelectric displacement from being lowered, to suppress generation of cracks in the piezoelectric thin film due to stress concentration during piezoelectric deformation, and to provide excellent piezoelectricity. It is an object to provide a piezoelectric module, a piezoelectric device, and a method for manufacturing the piezoelectric module.

上記課題を解決するために、請求項1の発明は、ダイヤフラム上に配置した圧電体を用いて電圧と力学的変形との間の変換を行う圧電変換モジュールであって、支持層上にダイヤフラム層が形成され、前記支持層には窓空間が設けられるとともに、前記窓空間が存在することによって、平面的な広がり範囲として、前記窓空間に相当する第1領域と、前記窓空間を平面的に囲む第2領域とが規定された複合基板と、前記ダイヤフラム層上に形成され、前記第1および第2領域の双方にわたって広がる下電極層と、前記第1領域内に規定された駆動エリアと、前記駆動エリアから前記第2領域上に伸びる延伸エリアとの双方を覆うように、前記下電極層上に形成された絶縁性のバッファ層と、前記駆動エリアにおいて、前記バッファ層上に形成された圧電薄膜と、前記圧電薄膜上の前記駆動エリアから、前記バッファ層上の前記延伸エリアにかけて形成された上電極層と、を備え、前記圧電薄膜を形成する圧電材料と同種の結晶構造を有する絶縁材料によって、前記バッファ層が形成されていることを特徴とする。   In order to solve the above-mentioned problems, a first aspect of the present invention is a piezoelectric conversion module that performs conversion between voltage and mechanical deformation using a piezoelectric body disposed on a diaphragm, wherein the diaphragm layer is formed on the support layer. And the support layer is provided with a window space, and the presence of the window space allows the first area corresponding to the window space and the window space to be planarly formed as a planar expansion range. A composite substrate in which a surrounding second region is defined; a lower electrode layer formed on the diaphragm layer and extending over both the first and second regions; a drive area defined in the first region; An insulating buffer layer formed on the lower electrode layer so as to cover both the extended area extending from the drive area onto the second region, and formed on the buffer layer in the drive area A piezoelectric thin film, and an upper electrode layer formed from the driving area on the piezoelectric thin film to the extending area on the buffer layer, and having the same crystal structure as the piezoelectric material forming the piezoelectric thin film The buffer layer is formed of an insulating material.

また、請求項2の発明は、請求項1に記載の圧電モジュールであって、前記圧電材料と前記絶縁材料とは、ともにペロブスカイト構造を有することを特徴とする。   The invention of claim 2 is the piezoelectric module according to claim 1, wherein both the piezoelectric material and the insulating material have a perovskite structure.

また、請求項3の発明は、請求項2に記載の圧電モジュールであって、前記圧電材料は、PZT(チタン酸ジルコン酸鉛)系を主成分とすることを特徴とする。   The invention according to claim 3 is the piezoelectric module according to claim 2, wherein the piezoelectric material is mainly composed of a PZT (lead zirconate titanate) system.

また、請求項4の発明は、請求項2に記載の圧電モジュールであって、前記絶縁材料は、BTO(チタン酸バリウム)、STO(チタン酸ストロンチウム)、PLT(チタン酸ランタン鉛)、PT(チタン酸鉛)、BST(チタン酸バリウムストロンチウム)、およびSRO(ルテニウム酸ストロンチウム)からなる群のうちから選択されたいずれかを主成分としていることを特徴とする。   The invention of claim 4 is the piezoelectric module according to claim 2, wherein the insulating material is BTO (barium titanate), STO (strontium titanate), PLT (lanthanum lead titanate), PT ( The main component is any one selected from the group consisting of lead titanate), BST (barium strontium titanate), and SRO (strontium ruthenate).

また、請求項5の発明は、請求項1ないし請求項4のいずれかに記載の圧電モジュールを備え、前記圧電モジュールによって電気信号と力学的変位との間の変換を行うことを特徴とする。   According to a fifth aspect of the present invention, there is provided the piezoelectric module according to any one of the first to fourth aspects, wherein the piezoelectric module converts between an electrical signal and a mechanical displacement.

また、請求項6の発明は、請求項5の圧電デバイスであって、前記圧電モジュールをインクの吐出駆動機構として備えることにより、インクジェットヘッドとして構成されていることを特徴とする。   The invention according to claim 6 is the piezoelectric device according to claim 5, wherein the piezoelectric device is configured as an ink jet head by including the piezoelectric module as an ink ejection drive mechanism.

また、請求項7の発明は、ダイヤフラム上に配置した圧電薄膜への電圧印加により前記ダイヤフラムの面形状を変形させる圧電モジュールの製造方法であって、(a)支持層上にダイヤフラム層が形成され、平面的な広がり範囲として、第1領域と、前記第1領域を平面的に囲む第2領域とが規定された複合基板材を準備する工程と、(b)前記ダイヤフラム層上に、前記第1および第2領域の双方にわたって広がる下電極層を形成する工程と、(c)前記第1領域内に規定された駆動エリアと、前記駆動エリアから前記第2領域上に伸びる延伸エリアとの双方を覆うように、前記下電極層上に形成されたペロブスカイト構造をもつ絶縁性のバッファ層を形成する工程と、(d)前記駆動エリアにおいて、前記バッファ層上にペロブスカイト構造をもつ圧電材料からなる圧電薄膜を形成する工程と、(e)前記圧電薄膜上の前記駆動エリアから、前記バッファ層上の前記延伸エリアにかけて上電極層を形成する工程と、(f)前記複合材の前記支持層のうち、前記第1領域を選択的に除去して窓空間を形成し、前記窓空間内に前記ダイヤフラムを露出させる工程と、を備えることを特徴とする。   The invention of claim 7 is a method of manufacturing a piezoelectric module in which a surface shape of the diaphragm is deformed by applying a voltage to a piezoelectric thin film disposed on the diaphragm, wherein (a) the diaphragm layer is formed on the support layer. Providing a composite substrate material in which a first region and a second region surrounding the first region as a planar area are defined as a planar spreading range; and (b) on the diaphragm layer, the first region Forming a lower electrode layer extending over both the first region and the second region; and (c) both a drive area defined in the first region and an extended area extending from the drive area onto the second region. Forming an insulating buffer layer having a perovskite structure formed on the lower electrode layer so as to cover the surface; and (d) a perovskite on the buffer layer in the driving area. Forming a piezoelectric thin film made of a piezoelectric material having a structure; (e) forming an upper electrode layer from the drive area on the piezoelectric thin film to the extending area on the buffer layer; and (f) the above A step of selectively removing the first region of the support layer of the composite material to form a window space, and exposing the diaphragm in the window space.

請求項1ないし請求項7に記載の発明によれば、延伸エリアにおける上下電極層の電気的絶縁はバッファ層が担うため、窓空間内の駆動エリア内に圧電薄膜を局在させることが可能となっている。これにより、圧電変位の低下を防ぐことができるとともに、圧電変形時の応力集中に伴うクラックが圧電薄膜に発生することを抑制できる。   According to the first to seventh aspects of the invention, since the buffer layer is responsible for the electrical insulation of the upper and lower electrode layers in the extension area, the piezoelectric thin film can be localized in the drive area in the window space. It has become. Thereby, it is possible to prevent the piezoelectric displacement from being lowered and to suppress the occurrence of cracks in the piezoelectric thin film due to the stress concentration during the piezoelectric deformation.

また、バッファ層を構成する絶縁材料は、圧電薄膜を構成する圧電材料と結晶構造とが同種であるために、バッファ層上に圧電薄膜を形成するにあたって圧電薄膜の結晶性を高くすることが可能となり、バッファ層を設けることによる圧電性の低下を抑制でき、またバッファ層と圧電薄膜との密着性も高く保つことができる。   In addition, since the insulating material constituting the buffer layer is the same type of crystal structure as the piezoelectric material constituting the piezoelectric thin film, it is possible to increase the crystallinity of the piezoelectric thin film when forming the piezoelectric thin film on the buffer layer. Thus, it is possible to suppress a decrease in piezoelectricity due to the provision of the buffer layer, and it is possible to maintain high adhesion between the buffer layer and the piezoelectric thin film.

本発明の実施形態で製造されるインクジェットヘッドの外観を示した図である。It is the figure which showed the external appearance of the inkjet head manufactured by embodiment of this invention. 本発明の実施形態で製造される圧電モジュールの構成を示した図である。It is the figure which showed the structure of the piezoelectric module manufactured by embodiment of this invention. 本発明の実施形態で製造される圧電モジュールの要部構成を示した一断面図である。It is one sectional view showing the important section composition of the piezoelectric module manufactured by the embodiment of the present invention. 本発明の実施形態における一工程を示した図である。It is the figure which showed one process in embodiment of this invention. 本発明の実施形態における一工程を示した図である。It is the figure which showed one process in embodiment of this invention. 本発明の実施形態における一工程を示した図である。It is the figure which showed one process in embodiment of this invention. 本発明の実施形態における一工程を示した図である。It is the figure which showed one process in embodiment of this invention. 本発明の実施形態における一工程を示した図である。It is the figure which showed one process in embodiment of this invention. 本発明の実施形態における一工程を示した図である。It is the figure which showed one process in embodiment of this invention. 本発明の実施形態における一工程を示した図である。It is the figure which showed one process in embodiment of this invention. 本発明の実施形態における一工程を示した図である。It is the figure which showed one process in embodiment of this invention. 本発明の実施形態における一工程を示した図である。It is the figure which showed one process in embodiment of this invention. 本発明の実施形態における一工程を示した図である。It is the figure which showed one process in embodiment of this invention. 本発明の実施形態における一工程を示した図である。It is the figure which showed one process in embodiment of this invention. 本発明の実施形態における一工程を示した図である。It is the figure which showed one process in embodiment of this invention. 本発明の実施形態における一工程を示した図である。It is the figure which showed one process in embodiment of this invention. 本発明の実施形態における一工程を示した図である。It is the figure which showed one process in embodiment of this invention. 本発明の実施形態における一工程を示した図である。It is the figure which showed one process in embodiment of this invention.

<1.圧電デバイスおよび圧電モジュールの概要>
本発明の実施の形態は、インクジェットヘッドに内蔵されてインクの吐出駆動機構として使用される圧電モジュールとして構成される。
<1. Overview of Piezoelectric Devices and Piezoelectric Modules>
The embodiment of the present invention is configured as a piezoelectric module built in an ink jet head and used as an ink ejection drive mechanism.

この明細書では、圧電素子を含んで構成されて一体化された機能構造体を「圧電モジュール」と呼び、圧電モジュールとは独立した他の部品と圧電モジュールとを組み合わせて完成する装置を「圧電デバイス」と呼んでいる。   In this specification, a functional structure that includes a piezoelectric element and is integrated is called a “piezoelectric module”, and a device that is completed by combining a piezoelectric module with another component independent of the piezoelectric module is called a “piezoelectric module”. It is called “device”.

<1−1.基本構成>
図1は、本発明の実施の形態に係る圧電モジュール10を適用したインクジェットヘッド100を示す斜視図である。また、図2は、インクジェットヘッド100のうち圧電モジュール10の付近を示した図であって、そのうちの図2(a)は上面図であり、図2(b)は、図2(a)のI−I線で切断した断面図である。
<1-1. Basic configuration>
FIG. 1 is a perspective view showing an inkjet head 100 to which a piezoelectric module 10 according to an embodiment of the present invention is applied. 2 is a view showing the vicinity of the piezoelectric module 10 in the inkjet head 100, in which FIG. 2 (a) is a top view and FIG. 2 (b) is a view of FIG. 2 (a). It is sectional drawing cut | disconnected by the II line.

図1において、インクジェットヘッド100は、インクジェットプリンタ(図示略)に搭載されるものであり、略矩形のハウジングHSの内に、後述するプロセスで製造された1または複数の圧電モジュール(圧電変換モジュール)10のほか、ドライバ回路やインターフェイス回路などの回路部品および、インクの主タンクなどの機構部品を内蔵して構成される。インクジェットプリンタ本体からのプリント制御信号に応答して、インクの吐出駆動機構としての圧電モジュール10が、所定の記録媒体上にインクを吐出しつつ走査を行うことにより、記録媒体上に印字あるいは画像記録を行う。圧電モジュール10は、ダイヤフラム上に配置した圧電体への印加電圧と圧電体(およびダイヤフラム)の力学的変形との間の変換を行うことによってインクの吐出を行う。   In FIG. 1, an ink jet head 100 is mounted on an ink jet printer (not shown), and one or a plurality of piezoelectric modules (piezoelectric conversion modules) manufactured by a process described later in a substantially rectangular housing HS. 10, circuit components such as a driver circuit and an interface circuit, and mechanical components such as an ink main tank are built in. In response to a print control signal from the ink jet printer main body, the piezoelectric module 10 serving as an ink ejection drive mechanism performs scanning while ejecting ink onto a predetermined recording medium, thereby printing or recording an image on the recording medium. I do. The piezoelectric module 10 discharges ink by performing conversion between the voltage applied to the piezoelectric body arranged on the diaphragm and the mechanical deformation of the piezoelectric body (and the diaphragm).

図2(b)に示すように、圧電モジュール10は、大別すると、ノズルプレートL1とガラス基板L2とボディプレートL3とを備えており、この順で底部から積層されている。   As shown in FIG. 2B, the piezoelectric module 10 is roughly divided into a nozzle plate L1, a glass substrate L2, and a body plate L3, which are stacked in this order from the bottom.

ノズルプレートL1は、厚さ100〜300μm程度で平板状のSi(シリコン)基板から形成されている。Si基板を面直方向に貫通する透孔によって、インク滴を吐出するノズル開口11が複数並んで形成される(ただし、図2(b)では1つのみ示す)。ノズル開口11は、直径20μm程度の吐出先端口11aとその上に連結する直径50μm程度の吐出導入口11bとの2段孔となっている。   The nozzle plate L1 has a thickness of about 100 to 300 μm and is formed from a flat Si (silicon) substrate. A plurality of nozzle openings 11 that eject ink droplets are formed side by side through holes that pass through the Si substrate in the direction perpendicular to the surface (however, only one is shown in FIG. 2B). The nozzle opening 11 is a two-stage hole including a discharge tip port 11a having a diameter of about 20 μm and a discharge introduction port 11b having a diameter of about 50 μm connected thereto.

ノズルプレートL1上に設けられたガラス基板L2にも面直方向に貫通する連通孔が形成され、それがノズル開口11の導入口11bの上部と連通する。後述する支持層LS(23)の下面の選択的除去によって、ガラス基板L2上には、インクをノズルの吐出導入口11bに送る個別流路12が形成されている。   The glass substrate L2 provided on the nozzle plate L1 is also formed with a communication hole penetrating in the direction perpendicular to the surface, and communicates with the upper part of the inlet 11b of the nozzle opening 11. By selectively removing the lower surface of the support layer LS (23), which will be described later, an individual flow path 12 is formed on the glass substrate L2 to send ink to the discharge introduction port 11b of the nozzle.

ボディプレートL3は、ダイヤフラム層LD(21)が支持層LS(23)によって支持される構成となっている。3層構造のSOI(Silicon on Insulator)基板を構成する3層すなわち、下から、支持層LS(Si)、ボックス層LX(SiO2)および活性層LD(Si)の3層のうち、支持層LSとボックス層LXとが選択的に除去されることによって、支持層LSおよびボックス層LXには窓空間WS1,WS2が形成される。窓空間WS1が存在することによって、平面的な広がり範囲として、窓空間WS1に相当する第1領域A1と、窓空間WS1を平面的に囲む第2領域A2とが概念的に規定される。 The body plate L3 is configured such that the diaphragm layer LD (21) is supported by the support layer LS (23). Three layers constituting an SOI (Silicon on Insulator) substrate having a three-layer structure, that is, the support layer LS (Si), the box layer LX (SiO 2 ), and the active layer LD (Si) from the bottom are supported layers. By selectively removing the LS and the box layer LX, window spaces WS1 and WS2 are formed in the support layer LS and the box layer LX. The presence of the window space WS1 conceptually defines a first area A1 corresponding to the window space WS1 and a second area A2 that planarly surrounds the window space WS1 as a planar expansion range.

また、活性層LDのうち主として窓空間WS1上の部分は下方からの支持を失うことにより、比較的容易に変形可能となり、ダイヤフラム層LDとして機能する。   Further, the portion of the active layer LD mainly on the window space WS1 can be relatively easily deformed by losing support from below, and functions as the diaphragm layer LD.

圧電薄膜モジュール10のうち圧電変換駆動部は、
(1) 当該ダイヤフラム層LD上に形成され、第1および第2領域A1,A2の双方にわたって広がる下電極層LL(52)と、
(2) 第1領域A1内に規定された駆動エリアMVと、駆動エリアMVから第2領域A2上に伸びる延伸エリアEAとの双方を覆うように、下電極層LL上に形成された絶縁性のバッファ層LB(53a)と、
(3) 第1領域A1内に規定された駆動エリアMVにおいて、バッファ層LB上に形成された圧電薄膜LP(54a)と、
(4) 圧電薄膜LP上の駆動エリアMVから、バッファ層LB上の延伸エリアEAのエリア内に形成された上電極層LU(57a)と、
を備える。
The piezoelectric conversion drive unit of the piezoelectric thin film module 10 is
(1) a lower electrode layer LL (52) formed on the diaphragm layer LD and extending over both the first and second regions A1, A2.
(2) Insulating property formed on the lower electrode layer LL so as to cover both the drive area MV defined in the first area A1 and the extending area EA extending from the drive area MV to the second area A2. Buffer layer LB (53a) of
(3) In the drive area MV defined in the first region A1, the piezoelectric thin film LP (54a) formed on the buffer layer LB;
(4) an upper electrode layer LU (57a) formed in the area of the extending area EA on the buffer layer LB from the drive area MV on the piezoelectric thin film LP;
Is provided.

ここで、窓空間WS1は圧力発生室14として機能し、窓空間WS2は共通インク室13として機能する。圧力発生室14と共通インク室13とは、個別流路12を介して連通している。   Here, the window space WS 1 functions as the pressure generation chamber 14, and the window space WS 2 functions as the common ink chamber 13. The pressure generation chamber 14 and the common ink chamber 13 communicate with each other via the individual flow path 12.

なお、上電極層LU上部には電気配線接続部が設けられており、配線を通じて回路基板と電気的に接続される。   An electrical wiring connection portion is provided above the upper electrode layer LU, and is electrically connected to the circuit board through the wiring.

このような構造を持つ圧電モジュール10においては、バッファ層LBによって上電極層LUと下電極層LLとが絶縁分離される。また、圧電薄膜LPは窓空間WS1に相当する第1領域A1内だけに存在しており、第2領域A2には延伸していない。このため、第1領域と第2領域との境界部分での応力が圧電薄膜LPに加わることはない。   In the piezoelectric module 10 having such a structure, the upper electrode layer LU and the lower electrode layer LL are insulated and separated by the buffer layer LB. The piezoelectric thin film LP exists only in the first region A1 corresponding to the window space WS1, and does not extend to the second region A2. For this reason, the stress at the boundary between the first region and the second region is not applied to the piezoelectric thin film LP.

さらに、この発明の特徴に対応して、バッファ層LBは圧電薄膜LPを形成する圧電材料と同種の結晶構造を有する絶縁材料によって、形成されている。具体的には、結晶構造としてペロブスカイト構造を有するPZT(チタン酸ジルコン酸鉛)によって圧電薄膜LPが形成されており、結晶構造として同じくペロブスカイト構造を有するPLT(チタン酸ランタン鉛)によってバッファ層LBが形成されている。同種の結晶構造を有することにより、バッファ層LB上に形成される圧電薄膜LPの結晶性は良好となり、圧電特性も向上する。この点については後の製造方法の説明中でも触れる。   Further, corresponding to the feature of the present invention, the buffer layer LB is formed of an insulating material having the same kind of crystal structure as that of the piezoelectric material forming the piezoelectric thin film LP. Specifically, the piezoelectric thin film LP is formed by PZT (lead zirconate titanate) having a perovskite structure as a crystal structure, and the buffer layer LB is formed by PLT (lead lanthanum titanate) having the same perovskite structure as a crystal structure. Is formed. By having the same kind of crystal structure, the crystallinity of the piezoelectric thin film LP formed on the buffer layer LB is improved, and the piezoelectric characteristics are also improved. This point will be mentioned later in the explanation of the manufacturing method.

<1−2.基本動作>
インクジェットプリンタ本体からのプリント制御信号に応じて下電極層LLと上電極層LUとの間に電圧が印加され、それによって圧電薄膜LPは面内方向に縮むように変形する。その変形力によってダイヤフラム層LDは下に凸となるように変形し、圧力発生室14の容積を減少させる。これによって、圧力発生室14内に供給されているインクがインク滴としてノズル開口11から吐出する。下電極層LLと上電極層LUとの間に印加する電圧の極性を反転させることにより、圧電薄膜LPおよびダイヤフラム層LDは上に凸となるように変形し、圧力発生室14の容積を増加させてインク滴の吐出を止めるとともに、インクの補充分を圧力発生室14に導入する。
<1-2. Basic operation>
A voltage is applied between the lower electrode layer LL and the upper electrode layer LU in accordance with a print control signal from the ink jet printer main body, whereby the piezoelectric thin film LP is deformed so as to shrink in the in-plane direction. Due to the deformation force, the diaphragm layer LD is deformed so as to protrude downward, and the volume of the pressure generating chamber 14 is reduced. As a result, the ink supplied into the pressure generating chamber 14 is ejected from the nozzle opening 11 as ink droplets. By reversing the polarity of the voltage applied between the lower electrode layer LL and the upper electrode layer LU, the piezoelectric thin film LP and the diaphragm layer LD are deformed so as to protrude upward, and the volume of the pressure generating chamber 14 is increased. Thus, the ejection of ink droplets is stopped and the replenishment of ink is introduced into the pressure generating chamber 14.

記録媒体とインクジェットヘッドとを相対的に走査させるとともに、プリント制御信号をオン/オフさせながらこのような動作を繰り返すことにより、記録媒体上に画像や文字がプリントされてゆく。   Images and characters are printed on the recording medium by relatively scanning the recording medium and the inkjet head and repeating such operations while turning on / off the print control signal.

<2.圧電モジュールの製造方法>
本発明による圧電モジュールの製造方法を説明するにあたって、作製される圧電モジュール10は、上述の通り、ダイヤフラム上に配置した圧電薄膜LPへの電圧印加によりダイヤフラムの面形状を変形させる機能をもち、インクジェット用の薄膜アクチュエータヘッドとして用いられる場合を想定している。
<2. Manufacturing method of piezoelectric module>
In describing the method for manufacturing a piezoelectric module according to the present invention, the piezoelectric module 10 to be manufactured has a function of deforming the surface shape of the diaphragm by applying a voltage to the piezoelectric thin film LP disposed on the diaphragm as described above, and is an inkjet printer. It is assumed that it is used as a thin film actuator head for use.

図3は、図2(a)のII−II線で切断した圧電モジュール10の断面図であり、本発明の実施形態による圧電モジュールの製造方法により作製されたものである。図4〜図18は、図2(a)のII−II線で切断した、本発明による圧電モジュールの製造方法の実施形態の各ステップを示す断面図である。   FIG. 3 is a cross-sectional view of the piezoelectric module 10 cut along the line II-II in FIG. 2A, which is produced by the method for manufacturing a piezoelectric module according to the embodiment of the present invention. 4-18 is sectional drawing which shows each step of embodiment of the manufacturing method of the piezoelectric module by this invention cut | disconnected by the II-II line | wire of Fig.2 (a).

以下、図4〜図18を参照して、図3の圧電モジュール10の製造方法について説明する。   Hereinafter, a method of manufacturing the piezoelectric module 10 of FIG. 3 will be described with reference to FIGS.

<2−1.複合基板材の準備>
まず、半導体を含む複合基板材として図4に示すようにSOI基板1を準備する。このSOI基板1は、熱酸化膜20a,20bが両主面MS1、MS2上に形成されており、それらの熱酸化膜20a,20bの間が、上から、厚さ5um程度の活性層21(ダイヤフラム層LD)、厚さ0.2um程度のボックス層22(LX)、厚さ100〜600μm程度の支持層23(LS)の順で構成されている。
<2-1. Preparation of composite substrate material>
First, an SOI substrate 1 is prepared as a composite substrate material including a semiconductor as shown in FIG. In this SOI substrate 1, thermal oxide films 20a and 20b are formed on both main surfaces MS1 and MS2, and an active layer 21 (about 5 μm thick) is formed between the thermal oxide films 20a and 20b from above. Diaphragm layer LD), box layer 22 (LX) having a thickness of about 0.2 μm, and support layer 23 (LS) having a thickness of about 100 to 600 μm.

図2に示すように、このSOI基板1は、平面的な広がり範囲として、窓空間WS1の広がりに相当する第1領域A1と、当該第1領域A1を平面的に囲む第2領域A2とを包含している。   As shown in FIG. 2, the SOI substrate 1 includes a first area A1 corresponding to the expansion of the window space WS1 and a second area A2 that surrounds the first area A1 as a planar expansion range. Is included.

<2−2.第1主面側の製造プロセス>
次に、SOI基板1の両主面のうち圧電薄膜LPを形成する第1主面(図4では上面)MS1における製造プロセスについて図5〜図14を参照して順を追って説明する。
<2-2. Manufacturing process on the first main surface side>
Next, a manufacturing process on the first main surface (upper surface in FIG. 4) MS1 on which the piezoelectric thin film LP is formed of both main surfaces of the SOI substrate 1 will be described in order with reference to FIGS.

(第1工程)ダイヤフラム層LD上の全面にわたって(したがって、第1領域A1および第2領域A2の双方にわたって)一様に広がる下電極層LLを形成する。   (First Step) The lower electrode layer LL that uniformly spreads over the entire surface of the diaphragm layer LD (and therefore over both the first region A1 and the second region A2) is formed.

まず、図5で示されるように、第1主面MS1側の熱酸化膜20aの表面にTi(チタン)を厚さ20nmとなるようにスパッタ法で一様に形成し、その後、酸素雰囲気中で酸化しTiOx(酸化チタン)とする。続いて、Pt(白金)を厚さ100nmとなるようにスパッタ法で一様に形成する。TiOxは密着層51、Ptが下電極層52(下電極層LL)として機能させることを目的にこの順番でSOI基板1の第1主面MS1側の熱酸化膜20aの表面上に成膜する。 First, as shown in FIG. 5, Ti (titanium) is uniformly formed on the surface of the thermal oxide film 20a on the first main surface MS1 side by a sputtering method so as to have a thickness of 20 nm, and then in an oxygen atmosphere. Oxidized with TiO x (titanium oxide). Subsequently, Pt (platinum) is uniformly formed by sputtering so as to have a thickness of 100 nm. TiO x is formed on the surface of the adhesion layer 51, Pt is the lower electrode layer 52 first main surface MS1 side of the thermal oxide film 20a of the SOI substrate 1 in this order in the purpose is to function as a (lower electrode layer LL) To do.

(第2工程)図6で示されるように、下電極層LL上の全体にわたってペロブスカイト構造をもつ絶縁性のバッファ層LBを一様に形成する。したがって、バッファ層LBは、第1領域A1内に規定された駆動エリアMV(図2)と、当該駆動エリアMVから第2領域A2上に伸びる延伸エリアEA(同じく図2)との双方を覆うことになる。   (Second Step) As shown in FIG. 6, an insulating buffer layer LB having a perovskite structure is formed uniformly over the lower electrode layer LL. Therefore, the buffer layer LB covers both the drive area MV (FIG. 2) defined in the first area A1 and the extending area EA (also FIG. 2) extending from the drive area MV to the second area A2. It will be.

具体的には、バッファ層53は、安定的で良質のペロブスカイト構造を持つ薄膜を形成しやすいことで知られているPLT(チタン酸ランタン鉛)を用いて、膜厚100nmとなるようにスパッタ法で一様に形成する。成膜方法は、スパッタ法の他、有機金属熱分解法(MOD法)や化学気相成長法(CVD法)を使ってもよい。   Specifically, the buffer layer 53 is formed by sputtering using PLT (lead lanthanum titanate), which is known to easily form a stable and high-quality thin film having a perovskite structure, so as to have a film thickness of 100 nm. To form uniformly. As the film forming method, an organic metal thermal decomposition method (MOD method) or a chemical vapor deposition method (CVD method) may be used in addition to the sputtering method.

(第3工程)図2の駆動エリアMVにおいて、バッファ層LB上にペロブスカイト構造をもつ圧電材料からなる圧電薄膜LPを形成する。   (Third Step) In the drive area MV of FIG. 2, a piezoelectric thin film LP made of a piezoelectric material having a perovskite structure is formed on the buffer layer LB.

まず、図7で示されるように、バッファ層53の上に、PZT(チタン酸ジルコン酸鉛)を膜厚5μmとなるようにスパッタ法で600℃の温度により一様に成膜する。PZTは良質のペロブスカイト構造を、組成や結晶配向性などを安定的に再現性良く成膜することが困難であるが、PLTなどのペロブスカイト構造を持つ絶縁性酸化物からなるバッファ層53をあらかじめ形成しておき、そのバッファ層53上に形成することで、特性の優れたPZT薄膜54を再現良く安定的に形成することができるとともに、リーク電流を抑制して高い帯圧性を確保し、アクチュエータとしての機能を高くすることが可能となる。   First, as shown in FIG. 7, PZT (lead zirconate titanate) is uniformly formed on the buffer layer 53 by sputtering at a temperature of 600 ° C. so as to have a film thickness of 5 μm. Although it is difficult for PZT to form a good perovskite structure with stable composition and crystal orientation with good reproducibility, a buffer layer 53 made of an insulating oxide having a perovskite structure such as PLT is formed in advance. In addition, by forming on the buffer layer 53, the PZT thin film 54 having excellent characteristics can be stably formed with good reproducibility, and the high current pressure can be secured by suppressing the leakage current. It is possible to increase the function of

続いて、図7のPZT薄膜層54の上から、レジストを一様に塗布し、それを選択的に露光して現像することにより、図8で示されるように、PZT薄膜層54をパターニングするための直径200μmのレジストパターン55を形成する。   Subsequently, a resist is uniformly coated on the PZT thin film layer 54 in FIG. 7, and selectively exposed and developed to pattern the PZT thin film layer 54 as shown in FIG. A resist pattern 55 having a diameter of 200 μm is formed.

その後、図9で示されるように、レジストパターン55をマスクにして、PZTを塩素系またはフッ素系ガスを使ったICPドライエッチングで、直径200μmのPZTパターン、すなわち、PZT薄膜層54aを形成する。エッチングは、フッ硝酸系溶液などを使ったウェットエッチングでもよい。すなわち、このエッチングによって、PZT薄膜層54のうち駆動エリアMVの外側の部分を取り去ることで、圧電薄膜LPを形成する。これにより、圧電薄膜LPによる横方向の拘束を開放することができ、ダイヤフラム層LDの圧電変位の低下を防ぎ、圧電変位を拡大でき、また、クラック発生の問題も回避することができる。   Thereafter, as shown in FIG. 9, a PZT pattern having a diameter of 200 μm, that is, a PZT thin film layer 54a is formed by ICP dry etching using PZT using a chlorine-based or fluorine-based gas with the resist pattern 55 as a mask. Etching may be wet etching using a hydrofluoric acid solution. That is, the piezoelectric thin film LP is formed by removing a portion of the PZT thin film layer 54 outside the drive area MV by this etching. Thereby, the lateral constraint by the piezoelectric thin film LP can be released, the piezoelectric displacement of the diaphragm layer LD can be prevented from being lowered, the piezoelectric displacement can be enlarged, and the problem of cracking can be avoided.

その後、図9の圧電薄膜LPおよびバッファ層53の上から、レジストを一様に塗布し、それを選択的に露光して現像することにより、図10で示されるように、バッファ層53をパターニングするための駆動エリアMVを覆う直径210μmのレジストパターン55aおよび延伸エリアEA(電極引出部)を覆う60μm幅のレジストパターン55bを形成する。   Thereafter, a resist is uniformly coated on the piezoelectric thin film LP and the buffer layer 53 in FIG. 9, and selectively exposed and developed to pattern the buffer layer 53 as shown in FIG. A resist pattern 55a having a diameter of 210 μm covering the driving area MV and a resist pattern 55b having a width of 60 μm covering the extending area EA (electrode lead portion) are formed.

そして、図11で示されるように、レジストパターン55aおよびレジストパターン55bをマスクにして、バッファ層53であるPLTを塩素系またはフッ素系ガスを使ったICPドライエッチングで、選択的にエッチングして、PLTパターン、すなわち、バッファ層53a(バッファ層LB)をパターニングする。これにより、バッファ層LBは、第1領域A1の内部に存在する部分と、第2領域のうち延伸エリアEAに属する部分とを残して、他の部分は除去されることになる。エッチングは、フッ硝酸系溶液などを使ったウェットエッチングでもよい。   Then, as shown in FIG. 11, using the resist pattern 55a and the resist pattern 55b as a mask, the PLT as the buffer layer 53 is selectively etched by ICP dry etching using a chlorine-based or fluorine-based gas, The PLT pattern, that is, the buffer layer 53a (buffer layer LB) is patterned. As a result, the buffer layer LB is removed except for a portion existing inside the first region A1 and a portion belonging to the extended area EA in the second region. Etching may be wet etching using a hydrofluoric acid solution.

なお、形成されたバッファ層LBは、後述する上電極層LUより一回り大きく形成され、これにより下電極層LLと上電極層LUとの絶縁性が確保される構成となる。   The formed buffer layer LB is formed to be slightly larger than an upper electrode layer LU, which will be described later, thereby ensuring the insulation between the lower electrode layer LL and the upper electrode layer LU.

(第4工程)圧電薄膜LP上の駆動エリアMVから、バッファ層LB上の延伸エリアEAにかけて上電極層LUを形成する。   (Fourth Step) The upper electrode layer LU is formed from the drive area MV on the piezoelectric thin film LP to the extending area EA on the buffer layer LB.

まず、図12で示されるように、図11のレジストパターン55a,55bを取り除き、それによって露出した構造上の全面に、Tiを厚さ20nmとなるようにスパッタ法にて形成し、続けてAu(金)を厚さ300nmとなるようにスパッタ法にてそれぞれ一様に形成する。ここでTiは密着層56、Auは上電極層57として機能させることを目的にこの順番で表面を成膜している。   First, as shown in FIG. 12, the resist patterns 55a and 55b in FIG. 11 are removed, and Ti is formed on the entire surface exposed by the sputtering so as to have a thickness of 20 nm, followed by Au. (Gold) is formed uniformly by sputtering so as to have a thickness of 300 nm. Here, the surface is formed in this order for the purpose of functioning as an adhesion layer 56 for Ti and an upper electrode layer 57 for Au.

続いて、図12で形成された構成の全面に、レジストを一様に塗布し、それを選択的に露光して現像することにより、図13で示されるように、上電極層57をパターニングするために、駆動エリアMV内に直径180μmのレジストパターン58aおよび延伸エリアEA(電極引出部)内に50μm幅のレジストパターン58bを形成する。   Subsequently, a resist is uniformly applied to the entire surface of the configuration formed in FIG. 12, and selectively exposed and developed to pattern the upper electrode layer 57 as shown in FIG. For this purpose, a resist pattern 58a having a diameter of 180 μm is formed in the drive area MV, and a resist pattern 58b having a width of 50 μm is formed in the extending area EA (electrode extraction portion).

そして、図14で示されるように、レジストパターン58a,58bをマスクにして、選択的にAu層およびTi層のエッチングを行い、密着層56aおよび上電極層57a(上電極層LU)を形成する。エッチングは、溶液を使ったウェットエッチングでも、塩素系ガスなどを用いたドライエッチングでもよい。   Then, as shown in FIG. 14, using the resist patterns 58a and 58b as a mask, the Au layer and the Ti layer are selectively etched to form the adhesion layer 56a and the upper electrode layer 57a (upper electrode layer LU). . Etching may be wet etching using a solution or dry etching using a chlorine-based gas or the like.

以上により、SOI基板1のうち圧電薄膜LPを形成する第1主面MS1側の製造プロセスが終了する。   Thus, the manufacturing process on the first main surface MS1 side of the SOI substrate 1 on which the piezoelectric thin film LP is formed is completed.

<2−3.第2主面側の製造プロセス>
続いて、SOI基板1の両主面のうち圧電薄膜LPが形成される第1主面MS1とは反対側の第2主面MS2側における製造プロセスについて図15〜図18を参照して順を追って説明する。
<2-3. Manufacturing process on the second main surface side>
Subsequently, a manufacturing process on the second main surface MS2 side opposite to the first main surface MS1 on which the piezoelectric thin film LP is formed on both main surfaces of the SOI substrate 1 will be described with reference to FIGS. I will explain later.

(第5工程)上述した複合材の支持層LSのうち、第1領域A1を選択的に除去して窓空間WS1を形成し、窓空間WS1内にダイヤフラム層LDを露出させる。   (Fifth Step) In the composite support layer LS described above, the first region A1 is selectively removed to form the window space WS1, and the diaphragm layer LD is exposed in the window space WS1.

まず、図15で示されるように、SOI基板1の第2主面MS2にSiO2(二酸化ケイ素)層60を厚さ2μmとなるようにTEOS(Tetraethoxysilane:Si(OC2H5)4)-CVD法で一様に形成する。 First, as shown in FIG. 15, TEOS (Tetraethoxysilane: Si (OC 2 H 5 ) 4 ) − is formed on the second main surface MS 2 of the SOI substrate 1 so that the SiO 2 (silicon dioxide) layer 60 has a thickness of 2 μm. It is uniformly formed by the CVD method.

次に、SiO2層60上から、レジストを一様に塗布し、それを選択的に露光して現像することにより、図16で示されるように、レジストパターン61を得る。このレジストパターン61で保護されていないエリアが窓空間WS1の加工エリアとなる。なお、窓空間WS1の加工エリアとしては、直径220μm程度が適当である。 Next, a resist is uniformly coated on the SiO 2 layer 60, and selectively exposed and developed to obtain a resist pattern 61 as shown in FIG. An area not protected by the resist pattern 61 is a processing area of the window space WS1. A suitable processing area for the window space WS1 is about 220 μm in diameter.

続いて、レジストパターン61をマスクパターンとして、図16で示されるレジストパターン61で保護されていないエリア(窓空間WS1が形成されるエリア)のSiO2層60および熱酸化膜20bをRIE(Reactive Ion Etching)装置でCHF3ガスにて選択的にドライエッチングし、図17で示されるように、SiO2層60aおよび熱酸化膜20b’のパターンを形成する。 Subsequently, using the resist pattern 61 as a mask pattern, the SiO 2 layer 60 and the thermal oxide film 20b in an area not protected by the resist pattern 61 shown in FIG. 16 (an area where the window space WS1 is formed) are formed by RIE (Reactive Ion). Etching) is selectively dry-etched with CHF 3 gas to form a pattern of SiO 2 layer 60a and thermal oxide film 20b ′ as shown in FIG.

そして、上記で形成したSiO2層60aのパターンをマスクにSOI基板1をICP(Inductively Coupled Plasma)装置のボッシュプロセスで第2主面MS2に垂直な方向に選択的に深堀加工し、図18で示されるように、窓空間WS1(圧力発生室14)を作製する。 Then, using the pattern of the SiO 2 layer 60a formed as described above as a mask, the SOI substrate 1 is selectively deep-digged in a direction perpendicular to the second main surface MS2 by a Bosch process of an ICP (Inductively Coupled Plasma) apparatus. As shown, the window space WS1 (pressure generation chamber 14) is created.

さらに、第1主面MS1側の構造をレジストで保護した状態で、WS1内の露出したボックス層LXのSiO2、第2主面MS2上の表面のSiO2層60aおよび熱酸化膜20b’を希弗酸でウェットエッチングをして取り去る。 Further, in a state where the structure on the first main surface MS1 side is protected with a resist, the SiO 2 of the exposed box layer LX in the WS1, the SiO 2 layer 60a on the surface on the second main surface MS2, and the thermal oxide film 20b ′ are formed. Remove by wet etching with dilute hydrofluoric acid.

その後、第2主面MS2側に図2のガラス基板L2と2段穴11を形成したノズルプレートL1とを組み付けて圧電モジュールとする(図3参照)。   Thereafter, the glass substrate L2 of FIG. 2 and the nozzle plate L1 in which the two-step holes 11 are formed are assembled on the second main surface MS2 side to form a piezoelectric module (see FIG. 3).

以上までの第1工程〜第5工程を含む製造プロセスによって、図3に示されるような圧電モジュール10を製造することができる。   The piezoelectric module 10 as shown in FIG. 3 can be manufactured by the manufacturing process including the first to fifth steps described above.

また、インクジェットヘッド100を製造する場合は、圧電モジュール10をインクの主タンクや制御回路基板など他の部品群とともに図1のようなハウジングHSに組み込んで、電気的な配線と、構造的なパッケージングとを行うことにより、インクジェットヘッド100を製造することになる。   When the inkjet head 100 is manufactured, the piezoelectric module 10 is incorporated in the housing HS as shown in FIG. 1 together with other parts such as a main tank of ink and a control circuit board, so that electrical wiring and a structural package are obtained. Inkjet head 100 is manufactured by performing the process.

<3.本実施形態による圧電モジュールの性能検証>
上述の本実施形態による圧電モジュール10の性能検証を行うため、延伸エリアEAにバッファ層LBを設けずに圧電薄膜LPを形成した比較例と、本実施形態に従って製造した圧電モジュール10とを比較しながら評価した。
<3. Performance verification of piezoelectric module according to this embodiment>
In order to verify the performance of the piezoelectric module 10 according to the present embodiment described above, a comparative example in which the piezoelectric thin film LP is formed without providing the buffer layer LB in the extending area EA is compared with the piezoelectric module 10 manufactured according to the present embodiment. While evaluating.

その結果、比較例では、駆動時に駆動エリアMVと延伸エリアEAとの境界部分の圧電薄膜LPにクラックが発生し、ダイヤフラム層LDの圧電変位も本実施形態の場合と比べて低い結果が得られた。これに対し、本実施形態による圧電モジュール10を適用した場合は、上述のクラックは発生せず、かつ、圧電変位においては比較例と比べて2割向上する成果が得られた。   As a result, in the comparative example, a crack is generated in the piezoelectric thin film LP at the boundary between the driving area MV and the extending area EA during driving, and the piezoelectric displacement of the diaphragm layer LD is lower than that in the present embodiment. It was. On the other hand, when the piezoelectric module 10 according to the present embodiment was applied, the above-described crack did not occur, and the piezoelectric displacement was improved by 20% compared to the comparative example.

以上の性能検証からわかるように、実施形態による圧電モジュール10は比較例と比較して下記の点で優れている。   As can be seen from the above performance verification, the piezoelectric module 10 according to the embodiment is superior to the comparative example in the following points.

まず、上述の製造された圧電モジュール10の構造では、延伸エリアEAにおける上電極層LUと下電極層LLとの電気的絶縁をバッファ層LBにより実現することができるため、窓空間WS1内の駆動エリアMV内に圧電薄膜LPを局在させることが可能(すなわち圧電薄膜を、窓空間WS1を超えて延長形成することが不要)となり、圧電変位の低下を防ぐことができるとともに、圧電変形時の応力集中に伴うクラックが圧電薄膜LPに発生することを抑制できる。   First, in the structure of the piezoelectric module 10 manufactured as described above, since the electrical insulation between the upper electrode layer LU and the lower electrode layer LL in the extending area EA can be realized by the buffer layer LB, the driving in the window space WS1 is performed. It is possible to localize the piezoelectric thin film LP in the area MV (that is, it is not necessary to extend the piezoelectric thin film beyond the window space WS1), and it is possible to prevent the piezoelectric displacement from being lowered and at the time of piezoelectric deformation. It is possible to suppress generation of cracks in the piezoelectric thin film LP due to stress concentration.

また、バッファ層LBを構成する絶縁材料は、圧電薄膜LPを構成する圧電材料と結晶構造が同種であるために、バッファ層LB上に圧電薄膜LPを形成するにあたって圧電薄膜LPの結晶性を高くすることが可能となり、バッファ層LBを設けることによる圧電性の低下を抑制でき、またバッファ層LBと圧電薄膜LPとの密着性も高く保つことができる。   In addition, since the insulating material constituting the buffer layer LB has the same kind of crystal structure as that of the piezoelectric material constituting the piezoelectric thin film LP, the crystallinity of the piezoelectric thin film LP is increased when the piezoelectric thin film LP is formed on the buffer layer LB. Accordingly, it is possible to suppress a decrease in piezoelectricity due to the provision of the buffer layer LB, and it is possible to maintain high adhesion between the buffer layer LB and the piezoelectric thin film LP.

<4.変形例>
以上、本発明の実施形態について説明してきたが、本発明は、上記実施形態に限定されるものではなく、様々な変形が可能である。
<4. Modification>
As mentioned above, although embodiment of this invention has been described, this invention is not limited to the said embodiment, A various deformation | transformation is possible.

※ 本実施形態では、バッファ層LBを形成する絶縁材料としてPLT(チタン酸ランタン鉛)を用いたが、これに限られず、たとえば、BTO(チタン酸バリウム)、STO(チタン酸ストロンチウム)、PT(チタン酸鉛)、BST(チタン酸バリウムストロンチウム)、および、SRO(ルテニウム酸ストロンチウム)からなる群のうちから選択されたいずれかを主成分としてもよい。   * In this embodiment, PLT (lead lanthanum titanate) is used as an insulating material for forming the buffer layer LB. However, the present invention is not limited to this. For example, BTO (barium titanate), STO (strontium titanate), PT ( The main component may be selected from the group consisting of lead titanate), BST (barium strontium titanate), and SRO (strontium ruthenate).

※ 本実施形態では、圧電薄膜LPを形成する圧電材料として、PZT(チタン酸ジルコン酸鉛)を用いたが、PZTに添加物を加えても良く、PZT系を主成分とする種々の材料も利用できる。   * In this embodiment, PZT (lead zirconate titanate) is used as the piezoelectric material for forming the piezoelectric thin film LP. However, additives may be added to PZT, and various materials based on the PZT system are also available. Available.

※ この発明では、バッファ層が電気的な絶縁性を有しかつバッファ層と圧電薄膜とのそれぞれの結晶構造が同種(すなわち原子の配列規則が同一)であればよく、結晶構造はペロブスカイト構造に限られない。   * In this invention, it is only necessary that the buffer layer has electrical insulation, and the crystal structure of the buffer layer and the piezoelectric thin film are the same type (that is, the atomic arrangement rule is the same), and the crystal structure has a perovskite structure. Not limited.

10 圧電モジュール
100 圧電デバイス(インクジェットヘッド)
A1 第1エリア
A2 第2エリア
MV 駆動エリア
EA 延伸エリア
LS 支持層
LX ボックス層
LD ダイヤフラム層(活性層)
LL 下電極層
LB バッファ層
LP 圧電薄膜
LU 上電極層
MS1 第1主面(一方主面)
MS2 第2主面(他方主面)
10 Piezoelectric Module 100 Piezoelectric Device (Inkjet Head)
A1 1st area A2 2nd area MV drive area EA Stretching area LS Support layer LX Box layer LD Diaphragm layer (active layer)
LL Lower electrode layer LB Buffer layer LP Piezoelectric thin film LU Upper electrode layer MS1 First main surface (one main surface)
MS2 Second main surface (the other main surface)

Claims (7)

ダイヤフラム上に配置した圧電体を用いて電圧と力学的変形との間の変換を行う圧電変換モジュールであって、
支持層上にダイヤフラム層が形成され、前記支持層には窓空間が設けられるとともに、前記窓空間が存在することによって、平面的な広がり範囲として、前記窓空間に相当する第1領域と、前記窓空間を平面的に囲む第2領域とが規定された複合基板と、
前記ダイヤフラム層上に形成され、前記第1および第2領域の双方にわたって広がる下電極層と、
前記第1領域内に規定された駆動エリアと、前記駆動エリアから前記第2領域上に伸びる延伸エリアとの双方を覆うように、前記下電極層上に形成された絶縁性のバッファ層と、
前記駆動エリアにおいて、前記バッファ層上に形成された圧電薄膜と、
前記圧電薄膜上の前記駆動エリアから、前記バッファ層上の前記延伸エリアにかけて形成された上電極層と、
を備え、
前記圧電薄膜を形成する圧電材料と同種の結晶構造を有する絶縁材料によって、前記バッファ層が形成されていることを特徴とする圧電モジュール。
A piezoelectric conversion module that performs conversion between voltage and mechanical deformation using a piezoelectric body arranged on a diaphragm,
A diaphragm layer is formed on the support layer, a window space is provided in the support layer, and the presence of the window space allows a planar area to be expanded as a first region corresponding to the window space, and A composite substrate in which a second region surrounding the window space in a plane is defined;
A lower electrode layer formed on the diaphragm layer and extending over both the first and second regions;
An insulating buffer layer formed on the lower electrode layer so as to cover both the driving area defined in the first region and the extending area extending from the driving area onto the second region;
A piezoelectric thin film formed on the buffer layer in the driving area;
An upper electrode layer formed from the driving area on the piezoelectric thin film to the extending area on the buffer layer;
With
The piezoelectric module, wherein the buffer layer is formed of an insulating material having the same kind of crystal structure as that of the piezoelectric material forming the piezoelectric thin film.
請求項1に記載の圧電モジュールであって、
前記圧電材料と前記絶縁材料とは、ともにペロブスカイト構造を有することを特徴とする圧電モジュール。
The piezoelectric module according to claim 1,
Both the piezoelectric material and the insulating material have a perovskite structure.
請求項2に記載の圧電モジュールであって、
前記圧電材料は、PZT(チタン酸ジルコン酸鉛)系を主成分とすることを特徴とする圧電モジュール。
The piezoelectric module according to claim 2,
2. The piezoelectric module according to claim 1, wherein the piezoelectric material is mainly composed of a PZT (lead zirconate titanate) system.
請求項2に記載の圧電モジュールであって、
前記絶縁材料は、BTO(チタン酸バリウム)、STO(チタン酸ストロンチウム)、PLT(チタン酸ランタン鉛)、PT(チタン酸鉛)、BST(チタン酸バリウムストロンチウム)、およびSRO(ルテニウム酸ストロンチウム)からなる群のうちから選択されたいずれかを主成分としていることを特徴とする圧電モジュール。
The piezoelectric module according to claim 2,
The insulating material is from BTO (barium titanate), STO (strontium titanate), PLT (lead lanthanum titanate), PT (lead tantalum titanate), BST (barium strontium titanate), and SRO (strontium ruthenate). A piezoelectric module comprising as a main component any one selected from the group consisting of:
請求項1ないし請求項4のいずれかに記載の圧電モジュールを備え、前記圧電モジュールによって電気信号と力学的変位との間の変換を行うことを特徴とする圧電デバイス。   A piezoelectric device comprising the piezoelectric module according to claim 1, wherein the piezoelectric module performs conversion between an electric signal and a mechanical displacement. 請求項5の圧電デバイスであって、前記圧電モジュールをインクの吐出駆動機構として備えることにより、インクジェットヘッドとして構成されていることを特徴とする圧電デバイス。   The piezoelectric device according to claim 5, wherein the piezoelectric device is configured as an ink jet head by including the piezoelectric module as an ink ejection drive mechanism. ダイヤフラム上に配置した圧電薄膜への電圧印加により前記ダイヤフラムの面形状を変形させる圧電モジュールの製造方法であって、
(a) 支持層上にダイヤフラム層が形成され、平面的な広がり範囲として、第1領域と、前記第1領域を平面的に囲む第2領域とが規定された複合基板材を準備する工程と、
(b) 前記ダイヤフラム層上に、前記第1および第2領域の双方にわたって広がる下電極層を形成する工程と、
(c) 前記第1領域内に規定された駆動エリアと、前記駆動エリアから前記第2領域上に伸びる延伸エリアとの双方を覆うように、前記下電極層上に形成されたペロブスカイト構造をもつ絶縁性のバッファ層を形成する工程と、
(d) 前記駆動エリアにおいて、前記バッファ層上にペロブスカイト構造をもつ圧電材料からなる圧電薄膜を形成する工程と、
(e) 前記圧電薄膜上の前記駆動エリアから、前記バッファ層上の前記延伸エリアにかけて上電極層を形成する工程と、
(f) 前記複合材の前記支持層のうち、前記第1領域を選択的に除去して窓空間を形成し、前記窓空間内に前記ダイヤフラムを露出させる工程と、
を備えることを特徴とする圧電モジュールの製造方法。
A method of manufacturing a piezoelectric module that deforms a surface shape of the diaphragm by applying a voltage to a piezoelectric thin film disposed on the diaphragm,
(A) preparing a composite substrate material in which a diaphragm layer is formed on a support layer, and a first region and a second region surrounding the first region are defined as a planar expansion range; ,
(B) forming a lower electrode layer extending over both the first and second regions on the diaphragm layer;
(C) having a perovskite structure formed on the lower electrode layer so as to cover both the driving area defined in the first region and the extending area extending from the driving area onto the second region. Forming an insulating buffer layer;
(D) forming a piezoelectric thin film made of a piezoelectric material having a perovskite structure on the buffer layer in the driving area;
(E) forming an upper electrode layer from the driving area on the piezoelectric thin film to the extending area on the buffer layer;
(F) selectively removing the first region of the support layer of the composite material to form a window space, and exposing the diaphragm in the window space;
A method for manufacturing a piezoelectric module comprising:
JP2010264741A 2010-11-29 2010-11-29 Piezoelectric module, piezoelectric device, and piezoelectric module manufacturing method Pending JP2012119347A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2010264741A JP2012119347A (en) 2010-11-29 2010-11-29 Piezoelectric module, piezoelectric device, and piezoelectric module manufacturing method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010264741A JP2012119347A (en) 2010-11-29 2010-11-29 Piezoelectric module, piezoelectric device, and piezoelectric module manufacturing method

Publications (1)

Publication Number Publication Date
JP2012119347A true JP2012119347A (en) 2012-06-21

Family

ID=46501897

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010264741A Pending JP2012119347A (en) 2010-11-29 2010-11-29 Piezoelectric module, piezoelectric device, and piezoelectric module manufacturing method

Country Status (1)

Country Link
JP (1) JP2012119347A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2014024696A1 (en) * 2012-08-10 2014-02-13 コニカミノルタ株式会社 Piezoelectric element, piezoelectric device, ink-jet head, and ink-jet printer

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2014024696A1 (en) * 2012-08-10 2014-02-13 コニカミノルタ株式会社 Piezoelectric element, piezoelectric device, ink-jet head, and ink-jet printer
JP5472549B1 (en) * 2012-08-10 2014-04-16 コニカミノルタ株式会社 Piezoelectric element, piezoelectric device, inkjet head, and inkjet printer
US9318687B2 (en) 2012-08-10 2016-04-19 Konica Minolta, Inc. Piezoelectric element, piezoelectric device, ink-jet head, and ink-jet printer

Similar Documents

Publication Publication Date Title
JP4638750B2 (en) Piezoelectric actuator for ink jet print head and method for forming the same
JP6273829B2 (en) ELECTRO-MACHINE CONVERSION ELEMENT AND MANUFACTURING METHOD THEREOF, AND LIQUID DISCHARGE HEAD HAVING ELECTRO-MECHANICAL CONVERSION ELEMENT, AND LIQUID DISCHARGE EJECTION DEVICE HAVING LIQUID DISCHARGE HEAD
US7364275B2 (en) Piezoelectric actuator of an ink-jet printhead and method for forming the same
US7938506B2 (en) Inkjet recording head, inkjet recording device, and method for manufacturing the inkjet recording head
JP2010069750A (en) Inkjet type recording head and its manufacturing method, inkjet type recording apparatus
JP2002301698A (en) Electrostatically actuated device having corrugated multi-layer film structure
JP4645668B2 (en) Method for manufacturing ink jet recording head
JP5344120B2 (en) Actuator device, manufacturing method thereof, and liquid jet head
JP6117403B1 (en) Inkjet recording head
JP4844717B2 (en) Method for manufacturing liquid jet head
JP2008087471A (en) Liquid discharge head and its manufacturing method
JP2009252882A (en) Electronic device and method of manufacturing the same
JP2007276384A (en) Inkjet head
JP2009206329A (en) Piezoelectric element and method of manufacturing the same, piezoelectric actuator, and liquid injection head
JP2009081262A (en) Method for manufacturing actuator device, and method for manufacturing liquid spray head
JP2012119347A (en) Piezoelectric module, piezoelectric device, and piezoelectric module manufacturing method
JP2008227144A (en) Piezoelectric actuator, its production process, and liquid injection head
JP2008126605A (en) Liquid jet head and its manufacturing method
JP6390386B2 (en) Liquid ejection device and method of manufacturing liquid ejection device
JP2007237718A (en) Manufacturing method for inkjet head
JP5673023B2 (en) Piezoelectric module, piezoelectric device and manufacturing method thereof
JP2017209980A (en) Inkjet recording head
JP2001058401A (en) Ink-jet head
JP2007173605A (en) Method of manufacturing piezoelectric element and method of manufacturing liquid jetting head
JP2022507448A (en) Electrical component