JP2012117932A - Semiconductor testing device, diagnosis program for the same, and diagnosis method for the same - Google Patents

Semiconductor testing device, diagnosis program for the same, and diagnosis method for the same Download PDF

Info

Publication number
JP2012117932A
JP2012117932A JP2010268456A JP2010268456A JP2012117932A JP 2012117932 A JP2012117932 A JP 2012117932A JP 2010268456 A JP2010268456 A JP 2010268456A JP 2010268456 A JP2010268456 A JP 2010268456A JP 2012117932 A JP2012117932 A JP 2012117932A
Authority
JP
Japan
Prior art keywords
unit
failure
diagnosis
diagnostic
test apparatus
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2010268456A
Other languages
Japanese (ja)
Inventor
Yukio Asami
幸生 浅見
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Yokogawa Electric Corp
Original Assignee
Yokogawa Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Yokogawa Electric Corp filed Critical Yokogawa Electric Corp
Priority to JP2010268456A priority Critical patent/JP2012117932A/en
Publication of JP2012117932A publication Critical patent/JP2012117932A/en
Pending legal-status Critical Current

Links

Images

Landscapes

  • Tests Of Electronic Circuits (AREA)

Abstract

PROBLEM TO BE SOLVED: To shorten testing time by diagnosing units included in a semiconductor testing device to estimate a unit to be replaced.SOLUTION: A semiconductor testing device 1 for testing a DUT includes: diagnosis units 11 and 21 respectively arranged corresponding to a plurality of replaceable FRUs to perform failure diagnosis whether failures occur in the FRUs; a coverage database 31 for storing faiLure statistic information which is statistics about the possibility of FRU causing failures corresponding to the failure diagnosis; a diagnosis data generation unit 24 for generating, when the diagnosis units 11 and 21 diagnose the FRUs as having failures, diagnosis data by combining values of the failure static information corresponding to the diagnosed FRUs for each of the FRUs; and a rearrangement unit 26 for rearranging the diagnosis data in the order of the values.

Description

本発明は、被試験デバイスの試験を行う半導体試験装置に関し、特に内部に備えた交換可能なユニットの故障診断を行う半導体試験装置、半導体試験装置の診断プログラムおよび半導体試験装置の診断方法に関するものである。   The present invention relates to a semiconductor test apparatus for testing a device under test, and more particularly to a semiconductor test apparatus for diagnosing a failure of a replaceable unit provided therein, a diagnostic program for the semiconductor test apparatus, and a diagnostic method for the semiconductor test apparatus. is there.

被試験デバイス(DUT:Device Under Test)の試験を行うための半導体試験装置が従来から用いられている。図7は半導体試験装置101のハードウェア構成を示しており、複数のカード102A〜102F(総称してカード102)とテスタコントローラ103とハードディスク104とを備えて構成している。   2. Description of the Related Art Conventionally, a semiconductor test apparatus for testing a device under test (DUT) has been used. FIG. 7 shows a hardware configuration of the semiconductor test apparatus 101, which includes a plurality of cards 102A to 102F (collectively, the card 102), a tester controller 103, and a hard disk 104.

カード102はDUTの試験を行うための機能を有しており、例えばピンエレクトロニクスカードやデジタイザ等が適用される。テスタコントローラ103は各カード102を統括制御するコンピュータである。ハードディスク104はテスタコントローラ103で動作する各種プログラムや各種データを記憶する補助記憶装置である。   The card 102 has a function for performing a DUT test. For example, a pin electronics card or a digitizer is applied. The tester controller 103 is a computer that performs overall control of each card 102. The hard disk 104 is an auxiliary storage device that stores various programs and various data operating on the tester controller 103.

図8に示すように、各カード102は機能ブロック105を有しており、2つのカード102の間は接続経路AB、AC、AD、DEにより接続される。これにより、2つの機能ブロック105の間が接続される。接続された2つの機能ブロック105は上位側と下位側との関係になっており、上位側の機能ブロック105が下位側の機能ブロック105を従属させる。   As shown in FIG. 8, each card 102 has a functional block 105, and the two cards 102 are connected by connection paths AB, AC, AD, and DE. Thereby, the connection between the two functional blocks 105 is established. The two function blocks 105 connected have a relationship between the upper side and the lower side, and the upper function block 105 makes the lower function block 105 subordinate.

この例では、機能ブロック105Aが上位側、機能ブロック105B、105C、105Dが下位側になっている。また、機能ブロック105Dは上位側になっており、機能ブロック105Eは下位側になっている。一方、機能ブロック105Fは単独で存在しており、1つの機能ブロック105Fで1つの機能を果たす。   In this example, the functional block 105A is on the upper side, and the functional blocks 105B, 105C, and 105D are on the lower side. The function block 105D is on the upper side, and the function block 105E is on the lower side. On the other hand, the function block 105F exists independently, and one function block 105F performs one function.

実際には、1つの機能ブロック105に多数の機能ブロック105が従属しており、且つ従属している段数も多段になっている。従属関係にある複数の機能ブロック105は1つの機能(計測機能)を果たす。図8の例では、計測機能AB、AC、ADE、Fの4つになっている。   Actually, a large number of functional blocks 105 are subordinate to one functional block 105, and the number of subordinate stages is also multistage. The plurality of functional blocks 105 in the dependency relationship fulfill one function (measurement function). In the example of FIG. 8, there are four measurement functions AB, AC, ADE, and F.

計測機能ABは機能ブロック105Aおよび105Bにより実現される1つの機能である。同様に、計測機能ACは機能ブロック105Aおよび105C、計測機能ADEは機能ブロック105A、105Dおよび105Eにより実現される1つの機能になっている。   The measurement function AB is one function realized by the function blocks 105A and 105B. Similarly, the measurement function AC is a function realized by the function blocks 105A and 105C, and the measurement function ADE is a function realized by the function blocks 105A, 105D and 105E.

各カード102は他のカード102と交換可能になっている。テスタコントローラ103、ハードディスク104、各接続経路も同様であり、それぞれが交換可能になっている。これら交換可能なカード102、テスタコントローラ103、ハードディスク104を1つの交換可能なユニット(FRU:Field Replaceable Unit)とする。つまり、FRU単位で交換をすることが可能になる。   Each card 102 can be exchanged with another card 102. The tester controller 103, the hard disk 104, and each connection path are the same, and each can be replaced. The replaceable card 102, the tester controller 103, and the hard disk 104 are set as one replaceable unit (FRU: Field Replaceable Unit). That is, it becomes possible to exchange in units of FRU.

各FRUは故障を生じる可能性がある。故障を生じている場合には、故障しているFRUを正常なFRUに交換して動作を復旧させる。このために、例えば特許文献1のように自己診断用のボードを設けて、自己診断を行うものある。FRUを交換して正常な動作に復旧させる処理は計測機能AB、AC、ADE、Fを用いて行う。   Each FRU can cause a failure. If a failure has occurred, the failed FRU is replaced with a normal FRU to restore operation. For this purpose, for example, a self-diagnosis board is provided and self-diagnosis is performed as in Patent Document 1. The process of replacing the FRU and restoring the normal operation is performed using the measurement functions AB, AC, ADE, and F.

計測機能AB、AC、ADE、Fを出力させて、所定の結果が得られるか否かを判定する。そして、所定の結果が得られない場合には、計測機能の出力結果に基づいて当該計測機能に関連する何れかのFRUに故障を生じていることが認識される。この認識がされたときに、図9のステップS101からS105までのフローを繰り返す。   The measurement functions AB, AC, ADE, and F are output to determine whether a predetermined result is obtained. If a predetermined result cannot be obtained, it is recognized that a failure has occurred in any FRU related to the measurement function based on the output result of the measurement function. When this recognition is made, the flow from steps S101 to S105 in FIG. 9 is repeated.

まず、故障を検出した計測機能に関連するFRUのうち何れか1つのFRUを交換する(ステップS102)。そして、再び計測機能を出力させて所定の結果が得られるか否かにより故障診断を行う(ステップS103)。例えば、計測機能ADEを用いて故障診断を行う場合には、カード102Aからカード102D、105Eの各機能ブロックを用いて計測機能ADEを出力させる。この出力結果に基づいて、故障を生じているか否かが判定される(ステップS104)。   First, one FRU is exchanged among FRUs related to the measurement function in which the failure is detected (step S102). Then, the fault diagnosis is performed by outputting the measurement function again and obtaining a predetermined result (step S103). For example, when the failure diagnosis is performed using the measurement function ADE, the measurement function ADE is output from the card 102A using the function blocks of the cards 102D and 105E. Based on the output result, it is determined whether or not a failure has occurred (step S104).

故障を生じていないと判定されれば、計測機能ADEに関連する全てのFRUには故障を生じていないことが認識できる。従って、処理を終了する。一方、故障を生じていると判定されれば、計測機能に関連する何れかのFRUに故障が生じている。よって、ステップS102で交換したFRUとは異なるFRUに処理を移行する(ステップS101に戻る)。そして、ステップS104で故障と判定されなくなるまでステップS101からS105までのフローを繰り返す。   If it is determined that no failure has occurred, it can be recognized that no failure has occurred in all FRUs related to the measurement function ADE. Therefore, the process ends. On the other hand, if it is determined that a failure has occurred, a failure has occurred in any FRU related to the measurement function. Therefore, the process shifts to a FRU different from the FRU exchanged in step S102 (return to step S101). Then, the flow from step S101 to S105 is repeated until it is not determined that there is a failure in step S104.

特開2008−98230号公報JP 2008-98230 A

半導体試験装置101のカード102は多数設けられており、且つ機能ブロック105は多段の従属関係になっている。計測機能を用いて故障を判定する図9の場合、故障と判定されなくなるまでステップS101からS105までのフローを繰り返すためFRUの交換をフローの回数分要することになる。計測機能ADEの場合は、5つのFRU(機能ブロック105A、105D、105E、接続経路AD、DE)が交換対象となるが、実際には多数のユニットが候補となる。   A large number of cards 102 of the semiconductor test apparatus 101 are provided, and the functional block 105 has a multistage dependency relationship. In the case of FIG. 9 in which a failure is determined using the measurement function, the flow from step S101 to step S105 is repeated until no failure is determined, so that FRU replacement is required for the number of flows. In the case of the measurement function ADE, five FRUs (function blocks 105A, 105D, 105E, connection path AD, DE) are to be exchanged, but in reality, many units are candidates.

従って、FRUを交換して故障診断を繰り返して実施するフローの場合には、FRUの交換作業が頻繁に発生する。交換作業には所定の時間を要するため、これを繰り返して行うことにより、交換作業のために多くの時間が費やされる。これにより、半導体試験装置101を用いてDUTの試験を行うことができない時間(ダウンタイム)が長くなる。これが、試験時間の長時間化を招来する。   Therefore, in the case of a flow in which FRUs are replaced and failure diagnosis is repeatedly performed, FRU replacement work frequently occurs. Since a predetermined time is required for the replacement work, a lot of time is spent for the replacement work by repeating this. As a result, the time during which the DUT test cannot be performed using the semiconductor test apparatus 101 (downtime) becomes longer. This leads to a long test time.

習熟度が高い者であれば、多数のユニットの候補のうち何れのユニットが故障しているかを予測して、FRUの交換作業を少なくすることは可能である。ただし、習熟度が低い者の場合にはやはりダウンタイムが長くなり、試験時間の長時間化を招来するようになる。   If the person has a high level of proficiency, it is possible to reduce which FRU replacement work by predicting which unit is out of the many unit candidates. However, in the case of a person with low proficiency, the downtime is also prolonged, leading to a longer test time.

そこで、本発明は、半導体試験装置に備えられるユニットの診断を行って、交換するユニットを推定することで、試験時間の短縮化を図ることを目的とする。   Therefore, an object of the present invention is to shorten the test time by diagnosing a unit provided in a semiconductor test apparatus and estimating a unit to be replaced.

以上の課題を解決するため、本発明の第1の半導体試験装置は、被試験デバイスの試験を行う半導体試験装置であって、交換可能な複数のユニットのそれぞれに対応して設けられ、前記ユニットに故障を生じているか否かの故障診断を行う診断部と、前記診断部が行う故障診断について、当該故障診断に対応して故障の原因となる前記ユニットの可能性の統計である故障統計情報を記憶する故障統計情報記憶部と、前記診断部が前記ユニットに故障を生じていると診断したときに、この診断を行った前記ユニットに対応する前記故障統計情報の値を各ユニットのそれぞれについて合算して生成した診断データを生成する診断データ生成部と、前記診断データを値の順番に並び替える並び替え部と、を備えたことを特徴とする。   In order to solve the above problems, a first semiconductor test apparatus of the present invention is a semiconductor test apparatus for testing a device under test, and is provided corresponding to each of a plurality of replaceable units. A failure statistic information that is a statistic of the possibility of the unit that causes a failure in response to the failure diagnosis. A failure statistical information storage unit that stores the failure statistical information value corresponding to the unit that has performed the diagnosis for each unit when the diagnostic unit diagnoses that the unit has failed. A diagnostic data generation unit that generates diagnostic data generated by summing, and a rearrangement unit that rearranges the diagnostic data in order of values.

この半導体試験装置によれば、故障統計情報を参照して、故障しているユニットを推定している。これにより、故障を生じているユニットを早期に特定して交換することができる。従って、ダウンタイムを短くすることができ、試験時間が短縮化する。   According to this semiconductor test apparatus, a faulty unit is estimated with reference to the fault statistical information. Thereby, the unit which has produced the failure can be identified and replaced at an early stage. Therefore, the down time can be shortened and the test time is shortened.

本発明の第2の半導体試験装置は、第1の半導体試験装置であって、前記ユニットのうち前記被試験デバイスの試験を行うための機能ユニットは、前記被試験デバイスに印加して試験を行う試験信号を出力する複数のドライバを備え、前記機能ユニットに設けた自身の機能ユニットの故障診断を行う診断部は、各ドライバから前記試験信号を入力して故障を生じているか否かを判断することで、前記機能ユニットの故障診断を行うこと、を特徴とする。   The second semiconductor test apparatus of the present invention is the first semiconductor test apparatus, and the functional unit for testing the device under test among the units applies the test to the device under test. A diagnosis unit that includes a plurality of drivers that output test signals and that performs a failure diagnosis of its own functional unit provided in the functional unit determines whether a failure has occurred by inputting the test signal from each driver. Thus, failure diagnosis of the functional unit is performed.

この半導体試験装置によれば、ユニット自身の自己診断は複数のドライバから出力される試験信号を入力可能な診断部により行っている。自己診断を行う診断部は各ユニットにそれぞれ持たせる必要があるが、1つのユニットの中の複数の部位に対して1つの診断部が統括して故障診断をすることができる。これにより、ハードウェアの単純化を図りつつ、試験時間を短縮化することができる。   According to this semiconductor test apparatus, self-diagnosis of the unit itself is performed by a diagnosis unit that can input test signals output from a plurality of drivers. Each unit needs to have a diagnostic unit for performing self-diagnosis, but one diagnostic unit can oversee a plurality of parts in one unit to perform fault diagnosis. As a result, the test time can be shortened while simplifying the hardware.

本発明の第3の半導体試験装置は、第2の半導体試験装置であって、2つの前記機能ユニットのうち上位側の機能ユニットは、前記2つの機能ユニットの間を接続する接続ユニットを診断するための診断データを送信する診断データ送信部を備え、前記2つの機能ユニットのうち下位側の機能ユニットに設けた前記接続ユニットの故障診断を行う診断部は、前記接続ユニットを介して受信する前記診断データに基づいて故障診断を行うことを特徴とする。   The third semiconductor test apparatus of the present invention is the second semiconductor test apparatus, and the upper functional unit of the two functional units diagnoses a connection unit that connects the two functional units. A diagnostic data transmitter that transmits diagnostic data for the diagnostic unit, and a diagnostic unit that performs a fault diagnosis of the connection unit provided in a lower functional unit of the two functional units receives the connection unit via the connection unit A failure diagnosis is performed based on the diagnosis data.

この半導体試験装置によれば、機能ユニット自身の自己診断だけではなく、機能ユニット間を接続する接続ユニットの接続診断(故障診断)も可能になる。   According to this semiconductor test apparatus, not only self-diagnosis of the function unit itself but also connection diagnosis (failure diagnosis) of the connection units that connect the function units is possible.

本発明の第4の半導体試験装置は、第1乃至第3の何れか1つの半導体試験装置であって、前記ユニットのうち故障を生じたユニットの情報に基づいて、前記故障統計情報記憶部に記憶されている前記故障統計情報の値を変更する故障統計情報変更部を備えことを特徴とする。   A fourth semiconductor test apparatus according to the present invention is any one of the first to third semiconductor test apparatuses, wherein the failure statistical information storage unit is based on information of a unit that has failed among the units. A failure statistic information changing unit for changing a value of the stored failure statistic information is provided.

この半導体試験装置によれば、実際に生じたユニットの故障の状況を故障統計情報に反映させることで、故障統計情報の精度をより向上させることができ、試験時間の短縮化をさらに図ることができるようになる。   According to this semiconductor test apparatus, by reflecting the actual failure status of the unit in the failure statistical information, the accuracy of the failure statistical information can be further improved, and the test time can be further shortened. become able to.

本発明の第5の半導体試験装置の診断プログラムは、被試験デバイスの試験を行う半導体試験装置の診断を行う半導体試験装置の診断プログラムであって、コンピュータを、交換可能な複数のユニットのそれぞれに対応して設けられ、前記ユニットに故障を生じているか否かの故障診断を行う診断部が行う故障診断について、当該故障診断に対応して故障の原因となる前記ユニットの可能性の統計である故障統計情報について、前記診断部が前記ユニットに故障を生じていると診断したときに、この診断を行った前記ユニットに対応する前記故障統計情報の値を各ユニットのそれぞれについて合算して生成した診断データを生成する診断データ生成手段、前記診断データを値の順番に並び替える並び替え手段、として機能させることを特徴とする。   A diagnostic program for a semiconductor test apparatus according to a fifth aspect of the present invention is a diagnostic program for a semiconductor test apparatus for diagnosing a semiconductor test apparatus for testing a device under test. The computer is assigned to each of a plurality of replaceable units. It is a statistics of the possibility of the unit that causes the failure corresponding to the failure diagnosis with respect to the failure diagnosis performed by the diagnosis unit that is provided correspondingly and performs the failure diagnosis of whether or not the unit has a failure. About the failure statistics information, when the diagnosis unit diagnoses that the unit has a failure, the value of the failure statistics information corresponding to the unit for which the diagnosis has been performed is generated for each unit. And functioning as diagnostic data generating means for generating diagnostic data, and rearranging means for rearranging the diagnostic data in order of values, That.

本発明の第6の半導体試験装置の診断方法は、被試験デバイスの試験を行う半導体試験装置の診断を行う半導体試験装置の診断方法であって、交換可能な複数のユニットのそれぞれに対応して設けられ、前記ユニットに故障を生じているか否かの故障診断を行う診断部が行う故障診断について、当該故障診断に対応して故障の原因となる可能性のある前記ユニットの統計である故障統計情報を記憶し、前記診断部が前記ユニットに故障を生じていると診断したときに、この診断を行った前記ユニットに対応する前記故障統計情報の値を各ユニットのそれぞれについて生成した診断データを生成し、前記診断データを値の順番に並び替えることを特徴とする。   A sixth semiconductor test apparatus diagnosis method of the present invention is a semiconductor test apparatus diagnosis method for diagnosing a semiconductor test apparatus for testing a device under test, corresponding to each of a plurality of replaceable units. A failure statistic that is a statistic of the unit that may cause a failure corresponding to the failure diagnosis, with respect to a failure diagnosis performed by a diagnosis unit that performs a failure diagnosis as to whether or not a failure has occurred in the unit. Information is stored, and when the diagnosis unit diagnoses that the unit has a failure, the diagnostic data generated for each unit is a value of the failure statistical information corresponding to the unit that has performed the diagnosis. The diagnostic data is generated and rearranged in order of values.

本発明は、半導体試験装置に備えられる複数のユニットについて、故障を生じている可能性の高いユニットを推定して表示することができる。これにより、交換すべきユニットを早期に特定することができ、試験時間の短縮化を図ることができるようになる。   According to the present invention, it is possible to estimate and display a unit having a high possibility of causing a failure among a plurality of units provided in a semiconductor test apparatus. As a result, the unit to be replaced can be identified at an early stage, and the test time can be shortened.

半導体試験装置の構成を示すブロック図である。It is a block diagram which shows the structure of a semiconductor test apparatus. 自己診断および接続診断を説明する図である。It is a figure explaining a self-diagnosis and a connection diagnosis. カバレッジデータベースの一例を示す図である。It is a figure which shows an example of a coverage database. 診断データの一例を示す図である。It is a figure which shows an example of diagnostic data. 本発明の処理の流れを説明するフローチャートである。It is a flowchart explaining the flow of a process of this invention. 変形例における半導体試験装置の構成を示すブロック図である。It is a block diagram which shows the structure of the semiconductor test apparatus in a modification. 半導体試験装置のハードウェア構成を示すブロック図である。It is a block diagram which shows the hardware constitutions of a semiconductor test apparatus. 各カードの間の従属関係を説明するための図である。It is a figure for demonstrating the dependency between each card | curd. 従来の処理の流れを説明するためのフローチャートである。It is a flowchart for demonstrating the flow of the conventional process.

以下、図面を参照して本発明の実施形態について説明する。図1は本発明の半導体試験装置1を示している。半導体試験装置1はカード2A〜2F(総称してカード2)とテスタコントローラ3とハードディスク4と接続経路5とを備えて構成している。ハードウェア構成は図7で示したものと同じになり、カード2(102)がテスタコントローラ3(103)に接続され、テスタコントローラ3とハードディスク4(104)とが接続された関係になる。   Hereinafter, embodiments of the present invention will be described with reference to the drawings. FIG. 1 shows a semiconductor test apparatus 1 of the present invention. The semiconductor test apparatus 1 includes cards 2A to 2F (collectively, card 2), a tester controller 3, a hard disk 4, and a connection path 5. The hardware configuration is the same as that shown in FIG. 7, and the card 2 (102) is connected to the tester controller 3 (103), and the tester controller 3 and the hard disk 4 (104) are connected.

図1に示すカード2とテスタコントローラ3とハードディスク4と接続経路5とはそれぞれ交換可能になっている。交換可能なカード2とテスタコントローラ3とハードディスク4と接続経路5とは1つのユニット(FRU:Field Replaceable Unit)を構成する。そして、各FRUはそれぞれが交換可能になっている。   The card 2, the tester controller 3, the hard disk 4, and the connection path 5 shown in FIG. 1 can be exchanged. The replaceable card 2, the tester controller 3, the hard disk 4, and the connection path 5 constitute one unit (FRU: Field Replaceable Unit). Each FRU is replaceable.

よって、FRUとしてのカード2は他のカード2と交換することができ、テスタコントローラ3、ハードディスク4、接続経路5も同様にFRUとして交換することができる。従って、1つのFRU単位で交換をすることが可能になっている。FRUは単に筐体への挿抜を行うこと等により簡単に交換可能になっており、回路を基板から取り外すこと等を伴うことがない。   Therefore, the card 2 as the FRU can be exchanged with another card 2, and the tester controller 3, the hard disk 4, and the connection path 5 can be exchanged as the FRU as well. Therefore, it is possible to exchange in units of one FRU. The FRU can be easily replaced by simply inserting and removing it from the housing, and does not involve removing the circuit from the substrate.

カード2はFRUであり、被試験デバイス(DUT:Device Under Test)の試験を行うために用いられる機能ユニットである。例えば、DUTに試験信号を印加し、DUTからの応答信号に基づいて良否判定を行うためのデジタルボードとしてのピンエレクトロニクスカード、アナログ信号を発生するためのアナログカード、電源を搭載するデバイス電源カード、デジタイザ(オシロスコープ)等がカード2として適用される。   The card 2 is an FRU and is a functional unit used for testing a device under test (DUT). For example, a pin electronics card as a digital board for applying a test signal to the DUT and making a pass / fail judgment based on a response signal from the DUT, an analog card for generating an analog signal, a device power card equipped with a power supply, A digitizer (oscilloscope) or the like is applied as the card 2.

図1ではカード2は2A〜2Fの6つを例示しているが、5つ以下であってもよいし、7つ以上であってもよい。実際には、多数のカード2が設けられている。カード2は機能ブロック10と診断部11とを備えている。機能ブロック10はカード2の機能を持つ部位である。   In FIG. 1, six cards 2A to 2F are illustrated as an example, but may be five or less, or may be seven or more. Actually, a large number of cards 2 are provided. The card 2 includes a functional block 10 and a diagnosis unit 11. The function block 10 is a part having the function of the card 2.

診断部11は各カード2に設けられている。診断部11としては、自身のカード2に故障を生じているか否かの診断(自己診断)、または自身が接続されている接続ユニットとしての接続経路5に故障を生じているか否かの診断(接続診断)を行う。図2のa)は自己診断を示し、b)は接続診断を示している。   The diagnosis unit 11 is provided on each card 2. The diagnosis unit 11 diagnoses whether or not a failure has occurred in its own card 2 (self-diagnosis) or diagnoses whether or not a failure has occurred in the connection path 5 as a connection unit to which the card itself is connected ( Perform connection diagnosis). 2a shows a self-diagnosis, and b) shows a connection diagnosis.

同図a)において、機能ブロック10はピンエレクトロニクスカードとして機能しており、図示しないDUTに電圧を印加している。この機能ブロック10には電圧を印加するドライバ13が多数設けられており、各ドライバ13に接続される経路から試験信号(電圧)がDUTに印加される。試験信号の経路(信号経路)は途中で分岐して、分岐した各経路は1つのADC(アナログデジタルコンバータ)15に接続される。また、ADC15に接続される各経路にスイッチ14が設けられており、ADC15は診断部11に接続されている。   In FIG. 5A, the functional block 10 functions as a pin electronics card and applies a voltage to a DUT (not shown). The functional block 10 is provided with a number of drivers 13 for applying a voltage, and a test signal (voltage) is applied to the DUT from a path connected to each driver 13. The test signal path (signal path) branches in the middle, and each branched path is connected to one ADC (analog-digital converter) 15. In addition, a switch 14 is provided in each path connected to the ADC 15, and the ADC 15 is connected to the diagnosis unit 11.

スイッチ14は何れか1つのみがオンになり、他のスイッチ14はオフになる。そして、オンにするスイッチを順次切り替える。これにより、1つのドライバ13が出力した試験信号がADC15に入力される。ADC15は入力した電圧をアナログデータからデジタルデータに変換する。そして、電圧のデジタルデータが診断部11に入力される。   Only one of the switches 14 is turned on, and the other switches 14 are turned off. Then, the switches to be turned on are sequentially switched. As a result, the test signal output by one driver 13 is input to the ADC 15. The ADC 15 converts the input voltage from analog data to digital data. Then, digital data of voltage is input to the diagnosis unit 11.

よって、各ドライバ13から出力した電圧の値を診断部11が取得する。診断部11は入力した電圧の値が所定の電圧であるか否かに基づいて、ドライバ13に故障を生じているか否かの診断を行う。ドライバ13に故障を生じているときには、機能ブロック10の故障となり、FRUとしてのカード2の故障となる。ここでは、ドライバ13の故障をカード2の故障として診断したが、ドライバ13以外の部位を自己診断してもよい。   Therefore, the diagnostic unit 11 acquires the voltage value output from each driver 13. The diagnosis unit 11 diagnoses whether or not a failure has occurred in the driver 13 based on whether or not the value of the input voltage is a predetermined voltage. When a failure occurs in the driver 13, the function block 10 fails and the card 2 as the FRU fails. Here, the failure of the driver 13 is diagnosed as a failure of the card 2, but a part other than the driver 13 may be self-diagnosed.

次に、接続診断について説明する。同図b)において、カード2Aとカード2Bとの間は接続ユニットとしての接続経路5(カード2Aと2Bとの間の接続経路5を接続経路ABとする)により接続されている。カード2Aとカード2Bとの間は接続経路ABを介して診断データの送受信を行っている。   Next, connection diagnosis will be described. In FIG. 2B, the card 2A and the card 2B are connected by a connection path 5 as a connection unit (the connection path 5 between the cards 2A and 2B is a connection path AB). The diagnostic data is transmitted and received between the card 2A and the card 2B via the connection path AB.

図8と同様に、カード2(図8のカード102)の機能ブロック10(機能ブロック105に相当)には従属関係がある。上位側のカード2Aは下位側のカード2B、2C、2Dを従属させている。また、上位側のカード2Dは下位のカード2Eを従属させている。一方、カード2Fは他のカード2とは従属関係になく単独で設けられている。   As in FIG. 8, the functional block 10 (corresponding to the functional block 105) of the card 2 (card 102 in FIG. 8) has a dependency relationship. The upper card 2A is subordinate to the lower cards 2B, 2C, and 2D. The upper card 2D is subordinate to the lower card 2E. On the other hand, the card 2F is provided independently without being dependent on the other cards 2.

カード2Aと2Bとを接続する接続経路5がAB、2Aと2Cとを接続する接続経路5がAC、2Aと2Dとを接続する接続経路5がAD、2Dと2Eとを接続する接続経路5がDEになっている。図2の例では、上位のカード2Aと下位のカード2Bとの間が接続経路ABにより接続されている。上位のカード2Aは機能ブロック10と診断データ送信部16とマルチプレクサ(図中では「MUX」)17とトランスミッタ18とを備えている。   The connection path 5 for connecting the cards 2A and 2B is AB, the connection path 5 for connecting 2A and 2C is AC, the connection path 5 for connecting AC 2A and 2D is a connection path 5 for connecting AD, 2D and 2E Is DE. In the example of FIG. 2, the upper card 2A and the lower card 2B are connected by a connection path AB. The higher-order card 2A includes a functional block 10, a diagnostic data transmission unit 16, a multiplexer ("MUX" in the drawing) 17, and a transmitter 18.

診断データ送信部16は接続経路ABを診断するための診断データを送信する診断データ送信部である。マルチプレクサ17は機能ブロック10と診断データ送信部16とのうち何れの出力を有効にするかを切り替える。常時には機能ブロック10を有効にしているが、接続診断を行うときには診断データ送信部16を有効にする。トランスミッタ18はマルチプレクサ17からのデータを接続経路ABに出力する。   The diagnostic data transmission unit 16 is a diagnostic data transmission unit that transmits diagnostic data for diagnosing the connection path AB. The multiplexer 17 switches which output of the functional block 10 and the diagnostic data transmitter 16 is to be validated. Although the function block 10 is always enabled, the diagnosis data transmission unit 16 is enabled when connection diagnosis is performed. The transmitter 18 outputs the data from the multiplexer 17 to the connection path AB.

下位のカード2Bは機能ブロック10および診断部11の他に、レシーバ19とシリアルパラレル変換部20とを備えている。レシーバ19はトランスミッタ18から出力されたデータを入力する。トランスミッタ18からはシリアルでデータ転送がされるため、シリアルパラレル変換部20がシリアルデータからパラレルデータに変換する。   The lower card 2 </ b> B includes a receiver 19 and a serial / parallel conversion unit 20 in addition to the functional block 10 and the diagnosis unit 11. The receiver 19 receives the data output from the transmitter 18. Since data is transferred serially from the transmitter 18, the serial / parallel conversion unit 20 converts serial data into parallel data.

診断部11はパラレルデータに変換された診断データを入力する。そして、診断データ送信部16から送信された診断データを正常に受診したか否かに基づいて、接続経路ABが正常であるか否かを診断する。なお、自己診断と同様に、経路診断についても、図2b)以外の方法で診断するようにしてもよい。   The diagnosis unit 11 inputs diagnosis data converted into parallel data. Then, based on whether or not the diagnosis data transmitted from the diagnosis data transmission unit 16 has been received normally, it is diagnosed whether or not the connection route AB is normal. Similar to the self-diagnosis, the route diagnosis may be performed by a method other than FIG.

テスタコントローラ3は各カード2の制御を行っている。図1に示すように、テスタコントローラ3は診断部21と診断制御部22と診断結果取得部23と診断データ生成部24と診断データ記憶部25と並び替え部26とを備えて構成しており、テスタコントローラ3にはモニタ等の表示装置27を接続している。なお、テスタコントローラ3の各部はCPUで動作するプログラム(ソフトウェア)として実現することができる。   The tester controller 3 controls each card 2. As shown in FIG. 1, the tester controller 3 includes a diagnostic unit 21, a diagnostic control unit 22, a diagnostic result acquisition unit 23, a diagnostic data generation unit 24, a diagnostic data storage unit 25, and a rearrangement unit 26. A display device 27 such as a monitor is connected to the tester controller 3. Each unit of the tester controller 3 can be realized as a program (software) that operates on the CPU.

診断部21はテスタコントローラ3の故障を生じているかの自己診断を行い、またハードディスク4の故障診断も行う。診断制御部22はカード2の診断部11およびテスタコントローラ3の診断部21を制御してFRUに故障を生じているか否かを診断させる。この制御により、診断部11、21は診断を行う。   The diagnosis unit 21 performs self-diagnosis as to whether the tester controller 3 has failed, and also performs failure diagnosis of the hard disk 4. The diagnosis control unit 22 controls the diagnosis unit 11 of the card 2 and the diagnosis unit 21 of the tester controller 3 to diagnose whether or not a failure has occurred in the FRU. With this control, the diagnosis units 11 and 21 perform diagnosis.

診断結果取得部23は診断部11、21が診断した結果(FRUが故障を生じているか否かの結果:診断結果)を取得する。この診断結果により、診断対象となるFRUが故障を生じているか否かが認識される。診断結果取得部23が取得した診断結果は診断データ生成部24に出力される。診断データ生成部24は診断結果を取得し、ハードディスク4に記憶されているカバレッジデータベース(図中ではカバレッジDB)31を参照して、診断データを生成する。   The diagnosis result acquisition unit 23 acquires the result of diagnosis by the diagnosis units 11 and 21 (result of whether or not the FRU has failed: diagnosis result). From this diagnosis result, it is recognized whether or not the FRU to be diagnosed has a failure. The diagnosis result acquired by the diagnosis result acquisition unit 23 is output to the diagnosis data generation unit 24. The diagnostic data generation unit 24 acquires a diagnostic result, and generates diagnostic data with reference to a coverage database (coverage DB in the drawing) 31 stored in the hard disk 4.

カバレッジデータベース31について説明する。図3に示すように、カバレッジデータベース31は2次元に配列されたデータになっている。横軸は半導体試験装置1を構成する全てのFRUになっている。ここでは、テスタコントローラ3、ハードディスク4、カード2A〜2F、接続経路AB、AC、AD、DEの合計10個がFRUになっている。   The coverage database 31 will be described. As shown in FIG. 3, the coverage database 31 is data arranged in two dimensions. The horizontal axis represents all FRUs constituting the semiconductor test apparatus 1. Here, a total of ten tester controllers 3, hard disks 4, cards 2A to 2F, connection paths AB, AC, AD, DE are FRUs.

縦軸は診断部11、21が行う故障診断の対象となっているFRUを診断項目として示している。診断項目は基本的には各FRUに対応して1つを設けているが、1つのFRUに対して複数の診断を行って診断項目とすることもある。従って、診断項目の個数はFRUの総数(10個)と一致する場合もあるが、1つのFRUに対して2種類以上の診断を行う場合には、診断項目が11個以上になることもある。ここでは、1つのFRUに対して1つの診断項目を設けている場合を説明する。   The vertical axis indicates the FRU that is the target of failure diagnosis performed by the diagnosis units 11 and 21 as a diagnosis item. Although one diagnosis item is basically provided for each FRU, a plurality of diagnoses may be performed on one FRU to obtain a diagnosis item. Accordingly, the number of diagnostic items may coincide with the total number of FRUs (10), but when two or more types of diagnosis are performed for one FRU, the number of diagnostic items may be 11 or more. . Here, a case where one diagnostic item is provided for one FRU will be described.

カバレッジデータベース31の横軸の各値は、1つの診断項目について何れのFRUが故障を生じている可能性が高いかを示す確率の統計情報(故障統計情報)になっている。よって、カバレッジデータベース31は故障統計情報記憶部になる。カード2については基本的に自身のカード2が故障の原因となっている可能性が100%になっている。   Each value on the horizontal axis of the coverage database 31 is statistical information (failure statistical information) of probability indicating which FRU is likely to have a failure for one diagnostic item. Therefore, the coverage database 31 becomes a failure statistical information storage unit. Regarding the card 2, there is basically a 100% possibility that the card 2 is the cause of the failure.

一方、接続経路ABについては、自身の接続経路ABが原因となっている可能性が80%、カード2A、2Eが原因となっている可能性がそれぞれ10%ずつとなっている。つまり、FRUの故障診断を行ったときに、常に当該FRUが100%の確率で故障原因となっているとは限らない。なお、図3のカバレッジデータベース31の値はあくまでも一例であり、図3以外の値になる場合もある。   On the other hand, regarding the connection route AB, the possibility of being caused by the own connection route AB is 80%, and the possibility of being caused by the cards 2A and 2E is 10%. That is, when FRU failure diagnosis is performed, the FRU does not always cause a failure with a probability of 100%. Note that the values in the coverage database 31 in FIG. 3 are merely examples, and may be values other than those in FIG.

診断データ生成部24は診断結果取得部23が取得した診断結果が故障となっている場合に、診断を行った診断項目(ここでは、FRUと一致)に対応するカバレッジデータベース31の値を参照する。そして、故障を生じた診断項目の値の合算を行う。なお、診断項目が1つの場合の合算はゼロが各値に加算される。   When the diagnosis result acquired by the diagnosis result acquisition unit 23 is faulty, the diagnosis data generation unit 24 refers to the value of the coverage database 31 corresponding to the diagnosis item (in this case, coincides with FRU) that has been diagnosed. . Then, the values of the diagnostic items causing the failure are added together. Note that zero is added to each value when the number of diagnostic items is one.

診断項目が複数であれば、複数の診断項目について各FRUの値を合算する。例えば、カード2Dおよび接続経路ADの2つのFRUを診断項目として故障を生じたと診断された場合には、カード2の診断項目において故障推定FRUはカード2Dが100%になっており、その他が0%になっている。接続経路ADの診断項目において故障推定FRUは接続経路ADが80%、カード2A、2Dが10%ずつとなっており、その他が0%になっている。   If there are a plurality of diagnosis items, the values of each FRU are added together for the plurality of diagnosis items. For example, when it is diagnosed that a failure has occurred using two FRUs of the card 2D and the connection path AD as a diagnostic item, the card 2D is 100% in the diagnostic item of the card 2, and the others are 0. %It has become. In the diagnosis item of the connection path AD, the failure estimation FRU is 80% for the connection path AD, 10% for the cards 2A and 2D, and 0% for the others.

よって、故障推定FRUの合算値は、カード2Dが110%、接続経路ADが80%、カード2Aが10%になる。また、これら以外の値は0%になる。診断データ生成部24はこれらの値(故障推定FRUの合算値)を診断データとして生成する。図4は、この場合の診断データを示している。   Therefore, the total value of the failure estimation FRU is 110% for the card 2D, 80% for the connection path AD, and 10% for the card 2A. Further, values other than these are 0%. The diagnostic data generation unit 24 generates these values (summed values of the failure estimation FRU) as diagnostic data. FIG. 4 shows the diagnostic data in this case.

診断データ記憶部25は診断データ生成部24が生成した図4に示すような診断データを記憶する。並び替え部26は故障推定FRUごとに記憶している診断データを値の高い順番に並び替える。そして、表示装置27に並び替えた診断データを表示する。図4の例では、カード2Dが110%として最も高い可能性として表示し、接続経路ADが80%、カード2Aが10%の順番に表示する。   The diagnostic data storage unit 25 stores diagnostic data generated by the diagnostic data generation unit 24 as shown in FIG. The rearrangement unit 26 rearranges the diagnostic data stored for each failure estimation FRU in descending order of value. Then, the rearranged diagnostic data is displayed on the display device 27. In the example of FIG. 4, the card 2D is displayed as the highest possibility as 110%, the connection path AD is displayed in the order of 80%, and the card 2A is displayed in the order of 10%.

図5のフローチャートを用いて、故障診断の処理の流れを説明する。最初に、診断データ記憶部25が記憶する診断データを初期化する(ステップS1)。これにより、FRUごとの診断データが全て0%になる。そして、全ての診断項目が終了するまで、ステップS2からまでのS7までの処理を繰り返して行う。   The flow of failure diagnosis processing will be described with reference to the flowchart of FIG. First, the diagnostic data stored in the diagnostic data storage unit 25 is initialized (step S1). Thereby, all the diagnostic data for each FRU become 0%. Then, the process from step S2 to S7 is repeated until all diagnostic items are completed.

診断項目は少なくとも1つのFRUについて1つを設けており、ステップS2からS7までの処理は少なくともFRUの個数分(FRUが10個の場合は10回)は行う。ここでは、診断項目はFRU1つについて1つであるものとし、診断項目の個数も10になる。よって、ステップS2からS7までの処理は10回を繰り返して行なうことになる。   One diagnosis item is provided for at least one FRU, and the processing from steps S2 to S7 is performed at least for the number of FRUs (10 times when FRU is 10). Here, there is one diagnostic item for each FRU, and the number of diagnostic items is also ten. Therefore, the process from step S2 to S7 is repeated 10 times.

診断制御部22の制御により、診断部11、21は自己診断や接続診断の故障診断を実行する(ステップS3)。これにより、診断部11、21は故障診断を行う。ここでは、1つの診断部11または21が1つの診断項目について故障診断を行う。つまり、カード2やテスタコントローラ3、ハードディスク4、接続経路5の診断部11、21のうち何れか1つが故障診断を行う。   Under the control of the diagnosis control unit 22, the diagnosis units 11 and 21 execute failure diagnosis such as self diagnosis and connection diagnosis (step S3). Thereby, the diagnosis units 11 and 21 perform failure diagnosis. Here, one diagnosis unit 11 or 21 performs failure diagnosis for one diagnosis item. That is, any one of the card 2, the tester controller 3, the hard disk 4, and the diagnosis units 11 and 21 of the connection path 5 performs failure diagnosis.

診断結果取得部23は診断部11、21が行った故障診断の診断結果を取得する。そして、故障を生じているか否かを判断する(ステップS3)。この診断項目で故障を生じていないと判断されたときには、次の診断項目に移行する(ステップS2に戻る)。 一方、ステップS4において、当該診断項目で故障を生じていると判断されたときには、カバレッジデータベース31の値を参照する(ステップS5)。診断結果取得部23は診断項目について故障を生じているか否かの診断結果を取得している。よって、当該診断項目に対応する各故障推定FRUの値をカバレッジデータベース31から読み出す。そして、読み出した値をFRUごとに合算することにより、診断データを生成する(ステップS6)。   The diagnosis result acquisition unit 23 acquires the diagnosis result of the failure diagnosis performed by the diagnosis units 11 and 21. Then, it is determined whether or not a failure has occurred (step S3). When it is determined that no failure has occurred in this diagnostic item, the process proceeds to the next diagnostic item (return to step S2). On the other hand, when it is determined in step S4 that a failure has occurred in the diagnostic item, the value in the coverage database 31 is referred to (step S5). The diagnosis result acquisition unit 23 acquires a diagnosis result indicating whether or not a failure has occurred for a diagnosis item. Therefore, the value of each failure estimation FRU corresponding to the diagnosis item is read from the coverage database 31. And the diagnostic data is produced | generated by adding the read value for every FRU (step S6).

この生成された診断データは診断データ記憶部25に記憶される。そして、再び次の診断項目に移行する(ステップS2に戻る)。以上のステップS2からS7までの処理を全ての診断項目について繰り返して行う(10回繰り返す)。前述したように、カード2Dおよび接続経路ADの診断項目で故障と診断された場合には、各診断項目の故障推定FRUの値を合算して、カード2Dが110%、接続経路ADが80%、カード2Aが10%となる図4の診断データが生成される。   The generated diagnostic data is stored in the diagnostic data storage unit 25. And it transfers to the next diagnostic item again (returns to step S2). The above steps S2 to S7 are repeated for all diagnostic items (repeated 10 times). As described above, when a failure is diagnosed in the diagnosis items of the card 2D and the connection path AD, the values of the failure estimation FRUs of the respective diagnosis items are added together, and the card 2D is 110% and the connection path AD is 80%. , The diagnostic data of FIG. 4 in which the card 2A is 10% is generated.

ステップS2からS7までの処理を全ての診断項目について終了した後に、何れかの診断項目で故障を生じているか否かを判断する(ステップS8)。何れか1つの診断項目で故障が検出されているときには、診断データ記憶部25に記憶されている診断データを表示装置27に表示させる(ステップS9)。   After the processing from step S2 to S7 is completed for all diagnostic items, it is determined whether or not a failure has occurred in any diagnostic item (step S8). When a failure is detected in any one of the diagnostic items, the diagnostic data stored in the diagnostic data storage unit 25 is displayed on the display device 27 (step S9).

前述したように、カード2Dおよび接続経路ADで故障と診断された場合には、最も高い可能性のあるFRUとしてカード2D(110%)が表示装置27に表示される。操作者(ユーザ)は表示装置27の診断データを確認して、カード2Dの交換を行う。接続経路ADも故障と診断がされているが、接続経路ADの故障の要因となっているのは、カード2Dである可能性が10%はある。   As described above, when a failure is diagnosed in the card 2D and the connection path AD, the card 2D (110%) is displayed on the display device 27 as the most likely FRU. The operator (user) confirms the diagnostic data on the display device 27 and replaces the card 2D. Although the connection path AD is also diagnosed as a failure, there is a 10% possibility that the failure of the connection path AD is the card 2D.

よって、カード2Dを交換することで、1度のFRUの交換で正常な動作に復旧することが可能になる場合もある。つまり、FRUとしてのカード2Dを交換した後に、再度ステップS1からの処理を開始し、診断部11、21が故障診断を行う。カード2Dのみが故障を生じていた場合には、全ての診断項目で故障を検出せず、ステップS8においても故障を検出しない。これにより、正常な動作に復旧することができる。   Therefore, by replacing the card 2D, it may be possible to restore normal operation by replacing the FRU once. That is, after replacing the card 2D as the FRU, the process from step S1 is started again, and the diagnosis units 11 and 21 perform failure diagnosis. If only the card 2D has a failure, no failure is detected in all diagnostic items, and no failure is detected in step S8. As a result, normal operation can be restored.

仮に、カード2Dだけではなく、接続経路ADも故障を生じていた場合には、カード2Dの交換後に診断部11、21が故障診断を行ったときに、接続経路ADのみの故障が検出される。なお、このときには、カード2Dは故障の対象から排除されている。よって、診断データが生成されて表示装置27に表示されることから、接続経路ADを交換すべきことをユーザは認識でいる。そして、接続経路ADを交換することで、2回のFRUの交換で正常な動作に復旧させることができる。   If a failure has occurred not only in the card 2D but also in the connection path AD, a failure in only the connection path AD is detected when the diagnosis units 11 and 21 perform a failure diagnosis after replacement of the card 2D. . At this time, the card 2D is excluded from the target of failure. Therefore, since the diagnostic data is generated and displayed on the display device 27, the user recognizes that the connection path AD should be exchanged. Then, by exchanging the connection path AD, it is possible to restore normal operation by exchanging FRUs twice.

以上説明したように、各FRU(ユニット)について故障診断を行い、故障の統計情報であるカバレッジデータベースを参照して、各FRUについて故障の要因が高い順番に認識することが可能になる。これにより、交換対象のFRUを推定でき、FRUの交換作業を行う回数を少なくすることができる。   As described above, failure diagnosis is performed for each FRU (unit), and the failure database can be recognized in descending order with reference to the coverage database that is the statistical information of the failure. As a result, the FRU to be exchanged can be estimated, and the number of FRU exchange operations can be reduced.

勿論、診断データはあくまでも故障統計情報であるカバレッジデータベース31に基づいて生成されているため、最も高い故障要因とされたFRUが必ず故障要因となっているとは限らない。ただし、故障要因の高い順番から表示していることで、無作為にFRUの交換作業を行う場合(従来技術で説明した計測機能に基づいて交換作業を行う場合)と比較して、FRUの交換作業を格段に少なくすることができる。   Of course, since the diagnostic data is generated based on the coverage database 31 that is failure statistical information, the FRU that is regarded as the highest failure factor is not always a failure factor. However, the FRU replacement is performed compared to the case where the FRU replacement work is performed randomly (in the case where the replacement work is performed based on the measurement function described in the prior art) because the failure factors are displayed in descending order. Work can be greatly reduced.

次に、変形例について説明する。本変形例では、テスタコントローラ3に入力装置41を接続し、テスタコントローラ3の内部にデータベース変更部(図中ではDB変更部)41を追加している。その他の構成は図1と同じである。入力装置41はキーボードやマウス等の入力手段である。   Next, a modified example will be described. In this modification, an input device 41 is connected to the tester controller 3, and a database changing unit (DB changing unit in the drawing) 41 is added inside the tester controller 3. Other configurations are the same as those in FIG. The input device 41 is an input means such as a keyboard or a mouse.

データベース変更部42はカバレッジデータベース31の値を変更する故障統計情報変更部である。前述したように、表示装置27に表示される診断データに基づいて、ユーザがFRUを交換して、再び診断項目の故障診断を行う。そして、全てのFRUに故障を生じていないことが認識されたときには、交換したFRUが故障の原因であったことが認識される。つまり、故障の原因のFRUが特定される。   The database changing unit 42 is a failure statistical information changing unit that changes the value of the coverage database 31. As described above, based on the diagnostic data displayed on the display device 27, the user replaces the FRU and performs fault diagnosis of the diagnostic item again. When it is recognized that no failure has occurred in all FRUs, it is recognized that the replaced FRU is the cause of the failure. That is, the FRU causing the failure is identified.

ユーザは入力装置41を用いて故障原因のFRUの情報を入力する。この情報に基づいてデータベース変更部42はカバレッジデータベース31の値を変更する。例えば、実施した診断項目(接続経路AD)について接続経路ADが故障していることが認識されたときには、カバレッジデータベース31の接続経路ADの値を高くし、その他の値を小さくする。   The user uses the input device 41 to input information on the FRU causing the failure. Based on this information, the database changing unit 42 changes the value of the coverage database 31. For example, when it is recognized that the connection path AD is broken for the diagnosis item (connection path AD) that has been performed, the value of the connection path AD in the coverage database 31 is increased, and the other values are decreased.

これにより、カバレッジデータベース31を実際の半導体試験装置1の運用状況(故障状況)を反映したものにすることができるようになる。このため、カバレッジデータベース31の値の信頼性および診断データの正確性を向上させることができ、交換すべきFRUをより高精度に認識することができる。従って、試験時間の短縮化をより達成することが可能になる。   As a result, the coverage database 31 can reflect the actual operation status (failure status) of the semiconductor test apparatus 1. For this reason, the reliability of the value of the coverage database 31 and the accuracy of the diagnostic data can be improved, and the FRU to be replaced can be recognized with higher accuracy. Accordingly, it is possible to further reduce the test time.

1 半導体試験装置
2 カード
3 テスタコントローラ
4 ハードディスク
5 接続経路
10 機能ブロック
11 診断部
13 ドライバ
16 診断データ送信部
21 診断部
22 診断制御部
23 診断結果取得部
24 診断データ生成部
25 診断データ記憶部
26 並び替え部
27 表示装置
31 カバレッジデータベース
41 入力装置
42 データベース変更部
DESCRIPTION OF SYMBOLS 1 Semiconductor test apparatus 2 Card 3 Tester controller 4 Hard disk 5 Connection path 10 Functional block 11 Diagnosis part 13 Driver 16 Diagnosis data transmission part 21 Diagnosis part 22 Diagnosis control part 23 Diagnosis result acquisition part 24 Diagnosis data generation part 25 Diagnosis data storage part 26 Sorting unit 27 Display device 31 Coverage database 41 Input device 42 Database changing unit

Claims (6)

被試験デバイスの試験を行う半導体試験装置であって、
交換可能な複数のユニットのそれぞれに対応して設けられ、前記ユニットに故障を生じているか否かの故障診断を行う診断部と、
前記診断部が行う故障診断について、当該故障診断に対応して故障の原因となる前記ユニットの可能性の統計である故障統計情報を記憶する故障統計情報記憶部と、
前記診断部が前記ユニットに故障を生じていると診断したときに、この診断を行った前記ユニットに対応する前記故障統計情報の値を各ユニットのそれぞれについて合算して生成した診断データを生成する診断データ生成部と、
前記診断データを値の順番に並び替える並び替え部と、
を備えたことを特徴とする半導体試験装置。
A semiconductor test apparatus for testing a device under test,
A diagnostic unit that is provided corresponding to each of a plurality of replaceable units and that performs a fault diagnosis as to whether or not a failure has occurred in the unit;
For failure diagnosis performed by the diagnosis unit, a failure statistical information storage unit that stores failure statistical information that is a statistic of the possibility of the unit that causes a failure in response to the failure diagnosis;
When the diagnosis unit diagnoses that a failure has occurred in the unit, it generates diagnosis data generated by adding the values of the failure statistical information corresponding to the unit that has performed the diagnosis for each unit. A diagnostic data generation unit;
A rearrangement unit for rearranging the diagnostic data in order of values;
A semiconductor test apparatus comprising:
前記ユニットのうち前記被試験デバイスの試験を行うための機能ユニットは、前記被試験デバイスに印加して試験を行う試験信号を出力する複数のドライバを備え、
前記機能ユニットに設けた自身の機能ユニットの故障診断を行う診断部は、各ドライバから前記試験信号を入力して故障を生じているか否かを判断することで、前記機能ユニットの故障診断を行うこと、
を特徴とする請求項1記載の半導体試験装置。
The functional unit for testing the device under test among the units includes a plurality of drivers that output a test signal to be applied to the device under test for testing.
A diagnostic unit that diagnoses a failure of its own functional unit provided in the functional unit performs a failure diagnosis of the functional unit by determining whether or not a failure has occurred by inputting the test signal from each driver. thing,
The semiconductor test apparatus according to claim 1.
2つの前記機能ユニットのうち上位側の機能ユニットは、前記2つの機能ユニットの間を接続する接続ユニットを診断するための診断データを送信する診断データ送信部を備え、
前記2つの機能ユニットのうち下位側の機能ユニットに設けた前記接続ユニットの故障診断を行う診断部は、前記接続ユニットを介して受信する前記診断データに基づいて故障診断を行うこと
を特徴とする請求項2記載の半導体試験装置。
The upper functional unit of the two functional units includes a diagnostic data transmission unit that transmits diagnostic data for diagnosing a connection unit connecting the two functional units.
The diagnosis unit that performs failure diagnosis of the connection unit provided in the lower-level function unit of the two function units performs failure diagnosis based on the diagnosis data received through the connection unit. The semiconductor test apparatus according to claim 2.
前記ユニットのうち故障を生じたユニットの情報に基づいて、前記故障統計情報記憶部に記憶されている前記故障統計情報の値を変更する故障統計情報変更部を備えこと
を特徴とする請求項1乃至3の何れか1項に記載の半導体試験装置。
2. A failure statistical information changing unit that changes a value of the failure statistical information stored in the failure statistical information storage unit based on information of a unit that has failed among the units. 4. The semiconductor test apparatus according to any one of items 1 to 3.
被試験デバイスの試験を行う半導体試験装置の診断を行う半導体試験装置の診断プログラムであって、
コンピュータを、
交換可能な複数のユニットのそれぞれに対応して設けられ、前記ユニットに故障を生じているか否かの故障診断を行う診断部が行う故障診断について、当該故障診断に対応して故障の原因となる前記ユニットの可能性の統計である故障統計情報について、前記診断部が前記ユニットに故障を生じていると診断したときに、この診断を行った前記ユニットに対応する前記故障統計情報の値を各ユニットのそれぞれについて合算して生成した診断データを生成する診断データ生成手段、
前記診断データを値の順番に並び替える並び替え手段、
として機能させることを特徴とする半導体試験装置の診断プログラム。
A semiconductor test apparatus diagnostic program for diagnosing a semiconductor test apparatus for testing a device under test,
Computer
Provided in correspondence with each of a plurality of replaceable units, and the failure diagnosis performed by the diagnosis unit that diagnoses whether or not a failure has occurred in the unit is a cause of failure corresponding to the failure diagnosis For the failure statistical information that is a possibility statistics of the unit, when the diagnosis unit diagnoses that the unit has a failure, the value of the failure statistical information corresponding to the unit that has performed the diagnosis Diagnostic data generating means for generating diagnostic data generated by adding together each of the units;
Rearranging means for rearranging the diagnostic data in order of values;
Diagnostic program for semiconductor test equipment, characterized in that
被試験デバイスの試験を行う半導体試験装置の診断を行う半導体試験装置の診断方法であって、
交換可能な複数のユニットのそれぞれに対応して設けられ、前記ユニットに故障を生じているか否かの故障診断を行う診断部が行う故障診断について、当該故障診断に対応して故障の原因となる可能性のある前記ユニットの統計である故障統計情報を記憶し、
前記診断部が前記ユニットに故障を生じていると診断したときに、この診断を行った前記ユニットに対応する前記故障統計情報の値を各ユニットのそれぞれについて生成した診断データを生成し、
前記診断データを値の順番に並び替える
ことを特徴とする半導体試験装置の診断方法。
A semiconductor test apparatus diagnosis method for diagnosing a semiconductor test apparatus for testing a device under test,
Provided in correspondence with each of a plurality of replaceable units, and the failure diagnosis performed by the diagnosis unit that diagnoses whether or not a failure has occurred in the unit is a cause of failure corresponding to the failure diagnosis Store failure statistics, which are statistics of the possible units,
When the diagnosis unit diagnoses that the unit has a failure, generates diagnostic data in which the value of the failure statistical information corresponding to the unit that has performed the diagnosis is generated for each unit,
The diagnostic data is rearranged in order of values. A diagnostic method for a semiconductor test apparatus.
JP2010268456A 2010-12-01 2010-12-01 Semiconductor testing device, diagnosis program for the same, and diagnosis method for the same Pending JP2012117932A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2010268456A JP2012117932A (en) 2010-12-01 2010-12-01 Semiconductor testing device, diagnosis program for the same, and diagnosis method for the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010268456A JP2012117932A (en) 2010-12-01 2010-12-01 Semiconductor testing device, diagnosis program for the same, and diagnosis method for the same

Publications (1)

Publication Number Publication Date
JP2012117932A true JP2012117932A (en) 2012-06-21

Family

ID=46500930

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010268456A Pending JP2012117932A (en) 2010-12-01 2010-12-01 Semiconductor testing device, diagnosis program for the same, and diagnosis method for the same

Country Status (1)

Country Link
JP (1) JP2012117932A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016503889A (en) * 2012-12-27 2016-02-08 テラダイン・インコーポレーテッドTeradyne Incorporated Test system interface

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016503889A (en) * 2012-12-27 2016-02-08 テラダイン・インコーポレーテッドTeradyne Incorporated Test system interface

Similar Documents

Publication Publication Date Title
JP4271282B2 (en) Diagnostic system
US10719380B2 (en) Operation management apparatus, operation management method, and storage medium
KR100212608B1 (en) Cmos integrated circuit failure diagnosis apparatus and diagnostic method
JP4717079B2 (en) Method and system for fault diagnosis and maintenance in computer systems (history-based prioritization of suspicious components)
CN110383443B (en) Inspection system and fault analysis and prediction method for inspection system
EP1840585B1 (en) Self test device and self test method for a reconfigurable device mounted on a board
JP2004118839A (en) Method for supporting specification of function unit failed in technical equipment
JP2018160191A (en) Hardware test device and hardware test method
JP5774880B2 (en) Bayesian method for identifying sub-module failures
JP5457717B2 (en) Test apparatus and failure module identification method
US20220404412A1 (en) Method, arrangement and computer program product for debugging a printed circuit board
JP4842876B2 (en) Failure diagnosis apparatus and failure diagnosis method
US20140289579A1 (en) Reordering or Removal of Test Patterns for Detecting Faults in Integrated Circuit
JP2012117932A (en) Semiconductor testing device, diagnosis program for the same, and diagnosis method for the same
US10067187B2 (en) Handling of undesirable distribution of unknown values in testing of circuit using automated test equipment
KR101837899B1 (en) Apparatus and method for diagnosing failure of scan chain
JP5532134B2 (en) Semiconductor integrated circuit device, control method thereof, and information processing device
JP5696492B2 (en) Failure detection apparatus, failure detection method, and failure detection program
WO2008010648A1 (en) Matching method for multiple stuck-at faults diagnosis
JP2012141231A (en) Failure diagnosis system, semiconductor integrated circuit, and failure diagnosis method
JP2008304404A (en) Measurement device
US9529046B2 (en) Partitioned scan chain diagnostics using multiple bypass structures and injection points
JP2019139490A (en) Control system, diagnostic system, diagnostic method, and diagnostic program
JP2010101771A (en) Semiconductor test apparatus, semiconductor test method, and semiconductor test program
JP3127856B2 (en) LSI combination circuit fault inference device