JP2012104776A - Semiconductor package - Google Patents

Semiconductor package Download PDF

Info

Publication number
JP2012104776A
JP2012104776A JP2010254520A JP2010254520A JP2012104776A JP 2012104776 A JP2012104776 A JP 2012104776A JP 2010254520 A JP2010254520 A JP 2010254520A JP 2010254520 A JP2010254520 A JP 2010254520A JP 2012104776 A JP2012104776 A JP 2012104776A
Authority
JP
Japan
Prior art keywords
terminal
input
semiconductor package
input matching
lead
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2010254520A
Other languages
Japanese (ja)
Other versions
JP4851618B1 (en
Inventor
Masato Koya
真人 幸谷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP2010254520A priority Critical patent/JP4851618B1/en
Priority to PCT/JP2011/052088 priority patent/WO2012066791A1/en
Priority to DE112011103767.8T priority patent/DE112011103767B4/en
Priority to CN201180054709.4A priority patent/CN103210487B/en
Priority to TW100105684A priority patent/TW201142992A/en
Application granted granted Critical
Publication of JP4851618B1 publication Critical patent/JP4851618B1/en
Publication of JP2012104776A publication Critical patent/JP2012104776A/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/06—Receivers
    • H04B1/16—Circuits
    • H04B1/18—Input circuits, e.g. for coupling to an antenna or a transmission line
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Amplifiers (AREA)

Abstract

PROBLEM TO BE SOLVED: To provide a semiconductor package capable of reducing parasitic inductance of a bond-wire and improving high frequency characteristics.SOLUTION: The semiconductor package comprises a semiconductor integrated circuit chip which has an input matching circuit in which a high frequency signal is input, and is arranged on a die-bond region; and lead terminals arranged on a circumference of the die-bond region. Each of terminals for the semiconductor integrated circuit chip is connected to each of lead terminals by a bond-wire. The semiconductor integrated circuit chip is arranged at a position shifted to the side of a high frequency input terminal which is the lead terminal for inputting the high frequency signal to the input matching circuit and/or the side of a ground terminal which is the lead terminal for ground connection of the input matching circuit from a central part of the die-bond region.

Description

本発明は、半導体パッケージによる入力整合に関するものである。   The present invention relates to input matching by a semiconductor package.

衛星放送受信用のＬＮＢ（Low Noise Block down converter）として用いられるＭＯＰ−ＩＣ（Mixer, Oscillator, PLL-IC）のブロック図を図４に示す。図４に示すＭＯＰ−ＩＣ１０は、ＲＦ入力端子ＲＦＩＮと、バンドパスフィルタ１と、ＲＦアンプ２と、混合回路３と、ＶＣＯ（Voltage Controlled Oscillator、電圧制御発振器）４と、ＩＦアンプ５と、ＩＦ出力端子ＩＦＯＵＴと、を有している。   FIG. 4 shows a block diagram of a MOP-IC (Mixer, Oscillator, PLL-IC) used as an LNB (Low Noise Block down converter) for satellite broadcast reception. 4 includes an RF input terminal RFIN, a band-pass filter 1, an RF amplifier 2, a mixing circuit 3, a VCO (Voltage Controlled Oscillator) 4, an IF amplifier 5, and an IF amplifier. And an output terminal IFOUT.

衛星放送受信用アンテナで受信された高周波信号は、ＲＦ入力端子ＲＦＩＮに入力される。バンドパスフィルタ１は、高周波信号の周波数成分のうち所定周波数帯域以外の成分を減衰させる。バンドパスフィルタ１を通過した高周波信号はＲＦアンプ２により増幅されて混合回路３に入力される。ＶＣＯ４は、不図示のＰＬＬループの一部であり、局部発振信号を混合回路３に出力する。１０．７〜１２．７ＧＨｚの高周波信号は混合回路３により９．７５ＧＨｚまたは１０．６ＧＨｚの局部発振信号とミキシングされ、９５０ＭＨｚ〜２．１５ＧＨｚの中間周波数信号にダウンコンバートされる。そして、中間周波数信号はＩＦアンプ５により増幅され、ＩＦ出力端子ＩＦＯＵＴから出力される。   The high frequency signal received by the satellite broadcast receiving antenna is input to the RF input terminal RFIN. The band pass filter 1 attenuates components other than the predetermined frequency band among the frequency components of the high frequency signal. The high frequency signal that has passed through the band pass filter 1 is amplified by the RF amplifier 2 and input to the mixing circuit 3. The VCO 4 is a part of a PLL loop (not shown) and outputs a local oscillation signal to the mixing circuit 3. The high frequency signal of 10.7 to 12.7 GHz is mixed with the local oscillation signal of 9.75 GHz or 10.6 GHz by the mixing circuit 3 and down-converted to an intermediate frequency signal of 950 MHz to 2.15 GHz. The intermediate frequency signal is amplified by the IF amplifier 5 and output from the IF output terminal IFOUT.

上記のようなＭＯＰ−ＩＣはパッケージ化される。従来の典型的なＱＦＮ（Quad Flatpack Non-leaded package）パッケージのボンド・ワイヤ設計例の上面図を図５Ａに、下面図を図５Ｂに示す。図５Ａ、図５Ｂに示すＱＦＮパッケージＱ１は、ＭＯＰ−ＩＣ１０と、ダイボンド・リードフレーム１１と、各リード端子とを有している。   The MOP-IC as described above is packaged. FIG. 5A shows a top view and FIG. 5B shows a bottom view of a bond wire design example of a conventional typical QFN (Quad Flatpack Non-leaded package) package. A QFN package Q1 shown in FIGS. 5A and 5B includes a MOP-IC 10, a die bond / lead frame 11, and lead terminals.

ダイボンド・リードフレーム１１は、ダイボンド領域とこれと一体であるリードフレームとから成る。半導体集積回路チップであるＭＯＰ−ＩＣ１０は、ダイボンド・リードフレーム１１のダイボンド領域にペースト剤により貼り付けられる。ダイボンド領域の周囲には２４個のリード端子が配される。２番〜５番ピン、８番〜１１番ピン、１４番ピン〜１７番ピン並びに２０番〜２３番ピンは、ダイボンド・リードフレーム１１とは別体であるリード端子である。また、グランド用の１番ピン、６番ピン、７番ピン、１２番ピン、１３番ピン、１８番ピン、１９番ピン並びに２４番ピンは、ダイボンド・リードフレーム１１のリードフレームとして形成されるリード端子である。ＭＯＰ−ＩＣ１０が有する各端子は各リード端子にボンディングされる。また、ＭＯＰ−ＩＣ１０が有するグランド端子の一部はダイボンド・リードフレーム１１のダイボンド領域にダウンボンディングされる。また、高周波信号入力用のリード端子である２０番ピンは、ＭＯＰ−ＩＣ１０が有するＲＦ入力端子ＲＦＩＮにボンディングされ、中間周波数信号出力用のリード端子である１１番ピンは、ＭＯＰ−ＩＣ１０が有するＩＦ出力端子ＩＦＯＵＴにボンディングされる。   The die bond lead frame 11 includes a die bond region and a lead frame integrated with the die bond region. The MOP-IC 10, which is a semiconductor integrated circuit chip, is attached to the die bond area of the die bond / lead frame 11 with a paste agent. Twenty-four lead terminals are arranged around the die bond region. Pins 2 to 5, pins 8 to 11, pins 14 to 17, and pins 20 to 23 are lead terminals that are separate from the die bond lead frame 11. Also, the 1st pin, 6th pin, 7th pin, 12th pin, 13th pin, 18th pin, 19th pin and 24th pin for the ground are formed as a lead frame of the die bond lead frame 11. Lead terminal. Each terminal included in the MOP-IC 10 is bonded to each lead terminal. A part of the ground terminal of the MOP-IC 10 is down-bonded to the die bond region of the die bond lead frame 11. The 20th pin, which is a lead terminal for high-frequency signal input, is bonded to the RF input terminal RFIN of the MOP-IC 10, and the 11th pin, which is a lead terminal for intermediate frequency signal output, is an IF of the MOP-IC 10. Bonded to the output terminal IFOUT.

モジュール基板において高周波信号入力用のリード端子である２０番ピンに接続されるマイクロストリップライン配線は、高周波特性を最大限に引き出すべくグランド領域に隣接してレイアウトされるため、２０番ピンに隣接する１９番ピンおよび２１番ピンをグランド用にすることが好適となる。さらに、高周波信号入力用ボンディング・ワイヤ（２０番ピン）と平行してグランド用ボンディング・ワイヤ（１９番ピン、２１番ピン）はリード端子に直接接続され、ダウンボンディングされないことが多い。また、リード端子の強度を確保すべくパッケージ四隅のリード端子（１番ピン、２４番ピン、６番ピン、７番ピン、１２番ピン、１３番ピン、１８番ピン、１９番ピン）は、ダイボンド・リードフレーム１１のダイボンド領域と一体化されたリードフレームとして形成される。   Since the microstrip line wiring connected to the 20th pin, which is the lead terminal for high frequency signal input on the module substrate, is laid out adjacent to the ground region in order to maximize the high frequency characteristics, it is adjacent to the 20th pin. It is preferable to use the 19th pin and the 21st pin for the ground. Furthermore, in parallel with the high-frequency signal input bonding wire (20th pin), the ground bonding wires (19th pin and 21st pin) are directly connected to the lead terminals and are often not down-bonded. In addition, in order to ensure the strength of the lead terminal, the lead terminals at the four corners of the package (1st pin, 24th pin, 6th pin, 7th pin, 12th pin, 13th pin, 18th pin, 19th pin) It is formed as a lead frame integrated with the die bond region of the die bond lead frame 11.

ここで、高周波性能を最大限引き出すべくＭＯＰ−ＩＣ１０には入力整合回路を設ける必要がある。例えば、特許文献１には、ＩＣのスパイラルインダクタと伝送線路を接続するボンディング・ワイヤのインダクタンスを考慮した高周波整合回路が提案されている。   Here, it is necessary to provide an input matching circuit in the MOP-IC 10 in order to maximize the high-frequency performance. For example, Patent Document 1 proposes a high-frequency matching circuit that takes into account the inductance of a bonding wire that connects a spiral inductor of an IC and a transmission line.

また、高周波広帯域入力整合技術の一例として、３セクション・チェビシェフＬＣ型バンドパスフィルタを有するＬＮＡ（Low-Noise Amplifier）が非特許文献１に提案されている。なお、ＬＮＡは、図４で示すＭＯＰ−ＩＣ１０ではバンドパスフィルタ１とＲＦアンプ２とから構成される部分に相当する。非特許文献１に提案されたＬＮＡの構成を図６Ａに示す。図６Ａに示すＬＮＡは、インダクタＬ１、Ｌ２、Ｌｇ、Ｌｓ、Ｌｌと、容量Ｃ１、Ｃ２、Ｃｐと、抵抗Ｒｌと、ＭＯＳトランジスタＭ１、Ｍ２とを有している。このうち、３セクション・チェビシェフＬＣ型バンドパスフィルタＢ１は、インダクタＬ１、Ｌ２、Ｌｇ、Ｌｓと、容量Ｃ１、Ｃ２、Ｃｐと、ＭＯＳトランジスタＭ１とから成る。   As an example of a high-frequency broadband input matching technique, Non-Patent Document 1 proposes an LNA (Low-Noise Amplifier) having a three-section Chebyshev LC type bandpass filter. Note that the LNA corresponds to a portion composed of the bandpass filter 1 and the RF amplifier 2 in the MOP-IC 10 shown in FIG. The configuration of the LNA proposed in Non-Patent Document 1 is shown in FIG. 6A. The LNA shown in FIG. 6A includes inductors L1, L2, Lg, Ls, and L1, capacitors C1, C2, and Cp, a resistor R1, and MOS transistors M1 and M2. Among these, the three-section Chebyshev LC type bandpass filter B1 includes inductors L1, L2, Lg, and Ls, capacitors C1, C2, and Cp, and a MOS transistor M1.

高周波信号源Ｖｓと抵抗Ｒｓから成る５０Ω信号源から高周波信号が３セクション・チェビシェフＬＣ型バンドパスフィルタＢ１に入力される。抵抗Ｒｓの一端にインダクタＬ１の一端が接続され、インダクタＬ１の他端が容量Ｃ１の一端に接続される。容量Ｃ１の他端はインダクタＬｇの一端に接続され、インダクタＬｇの他端がＭＯＳトランジスタＭ１のゲートに接続される。容量Ｃ１とインダクタＬｇの接続点には容量Ｃ２とインダクタＬ２が並列に接続され、容量Ｃ２とインダクタＬ２にはバイアス電圧Ｖｂｉａｓが印加される。インダクタＬｇとＭＯＳトランジスタＭ１のゲートとの接続点には容量Ｃｐの一端が接続され、容量Ｃｐの他端はＭＯＳトランジスタＭ１のソースとインダクタＬｓの一端との接続点に接続される。インダクタＬｓの他端はグランドに接続される。また、ＭＯＳトランジスタＭ１のドレインとＭＯＳトランジスタＭ２のソースが接続される。ＭＯＳトランジスタＭ２のドレインには抵抗ＲｌとインダクタＬｌが直列に接続され、インダクタＬｌには電源電圧Ｖｄｄが印加される。ＭＯＳトランジスタＭ２のゲートにも電源電圧Ｖｄｄが印加される。そして、ＭＯＳトランジスタＭ２のドレインと抵抗Ｒｌとの接続点から出力電圧Ｖｏｕｔが出力される。   A high-frequency signal is input to a three-section Chebyshev LC type band-pass filter B1 from a 50Ω signal source including a high-frequency signal source Vs and a resistor Rs. One end of the inductor L1 is connected to one end of the resistor Rs, and the other end of the inductor L1 is connected to one end of the capacitor C1. The other end of the capacitor C1 is connected to one end of the inductor Lg, and the other end of the inductor Lg is connected to the gate of the MOS transistor M1. A capacitor C2 and an inductor L2 are connected in parallel to a connection point between the capacitor C1 and the inductor Lg, and a bias voltage Vbias is applied to the capacitor C2 and the inductor L2. One end of the capacitor Cp is connected to the connection point between the inductor Lg and the gate of the MOS transistor M1, and the other end of the capacitor Cp is connected to the connection point between the source of the MOS transistor M1 and one end of the inductor Ls. The other end of the inductor Ls is connected to the ground. Further, the drain of the MOS transistor M1 and the source of the MOS transistor M2 are connected. A resistor Rl and an inductor Ll are connected in series to the drain of the MOS transistor M2, and a power supply voltage Vdd is applied to the inductor Ll. The power supply voltage Vdd is also applied to the gate of the MOS transistor M2. The output voltage Vout is output from the connection point between the drain of the MOS transistor M2 and the resistor Rl.

また、３セクション・チェビシェフＬＣ型バンドパスフィルタＢ１の等価回路を図６Ｂに示す。インダクタＬｇとインダクタＬｓとが接続され、その接続点にＭＯＳトランジスタＭ１のゲートドレイン間寄生容量Ｃｇｄの一端が接続され、ゲートドレイン間寄生容量Ｃｇｄの他端はグランドに接続される。また、インダクタＬｓの一端には容量Ｃｐの容量とＭＯＳトランジスタＭ１のゲートソース間容量との和である容量の一端が接続される。容量Ｃｐの容量とＭＯＳトランジスタＭ１のゲートソース間容量との和である容量の他端には、ＭＯＳトランジスタＭ１のカットオフ周波数ωｔとインダクタＬｓのインダクタンスとの積である抵抗値を有する抵抗の一端が接続され、その抵抗の他端はグランドに接続される。   An equivalent circuit of the 3-section Chebyshev LC type bandpass filter B1 is shown in FIG. 6B. The inductor Lg and the inductor Ls are connected, and one end of the gate-drain parasitic capacitance Cgd of the MOS transistor M1 is connected to the connection point, and the other end of the gate-drain parasitic capacitance Cgd is connected to the ground. Further, one end of a capacitor which is the sum of the capacitance Cp and the gate-source capacitance of the MOS transistor M1 is connected to one end of the inductor Ls. One end of a resistor having a resistance value that is the product of the cutoff frequency ωt of the MOS transistor M1 and the inductance of the inductor Ls is provided at the other end of the capacitor, which is the sum of the capacitance of the capacitor Cp and the capacitance between the gate and source of the MOS transistor M1. And the other end of the resistor is connected to the ground.

また、１０ＧＨｚ帯の広帯域入力整合を実現する３セクション・チェビシェフＬＣ型バンドパスフィルタの回路設計例を図７に示す。図７に示す３セクション・チェビシェフＬＣ型バンドパスフィルタＢ１０は、インダクタＬ１、Ｌ２、Ｌ３と、容量Ｃ１、Ｃ２、Ｃ３と、抵抗Ｒ１とを有する。各回路素子の回路定数は、Ｌ１＝１．６７ｎＨ、Ｃ１＝０．１１ｐＦ、Ｌ２＝０．１８ｎＨ、Ｃ２＝１ｐＦ、Ｌ３＝１．６７ｎＨ、Ｃ３＝０．１１ｐＦ、Ｒ１＝５０Ωである。高周波信号源Ｖｓから抵抗Ｒｓを介して高周波信号が３セクション・チェビシェフＬＣ型バンドパスフィルタＢ１０に入力される。抵抗Ｒｓの一端にインダクタＬ１の一端が接続され、インダクタＬ１の他端が容量Ｃ１の一端に接続される。容量Ｃ１の他端とインダクタＬ３の一端とが接続され、その接続点に容量Ｃ２とインダクタＬ２とが並列接続される。容量Ｃ２とインダクタＬ２にはグランドが接続される。インダクタＬ３の他端には容量Ｃ３の一端が接続され、容量Ｃ３の他端には抵抗Ｒ１の一端が接続される。抵抗Ｒ１の他端はグランドに接続される。このような構成の３セクション・チェビシェフＬＣ型バンドパスフィルタＢ１０の電力反射係数（reflection coefficient）特性と利得特性のシミュレーション結果を図８に示す。   FIG. 7 shows a circuit design example of a three-section Chebyshev LC type bandpass filter that realizes a broadband input matching in the 10 GHz band. A three-section Chebyshev LC type bandpass filter B10 shown in FIG. 7 includes inductors L1, L2, and L3, capacitors C1, C2, and C3, and a resistor R1. The circuit constants of each circuit element are L1 = 1.67 nH, C1 = 0.11 pF, L2 = 0.18 nH, C2 = 1 pF, L3 = 1.67 nH, C3 = 0.11 pF, R1 = 50Ω. A high-frequency signal is input from the high-frequency signal source Vs to the three-section Chebyshev LC type bandpass filter B10 through the resistor Rs. One end of the inductor L1 is connected to one end of the resistor Rs, and the other end of the inductor L1 is connected to one end of the capacitor C1. The other end of the capacitor C1 and one end of the inductor L3 are connected, and the capacitor C2 and the inductor L2 are connected in parallel at the connection point. A ground is connected to the capacitor C2 and the inductor L2. One end of a capacitor C3 is connected to the other end of the inductor L3, and one end of a resistor R1 is connected to the other end of the capacitor C3. The other end of the resistor R1 is connected to the ground. FIG. 8 shows simulation results of the power reflection coefficient characteristic and gain characteristic of the three-section Chebyshev LC type bandpass filter B10 having such a configuration.

特開平６−８５５９３号公報JP-A-6-85593

Andrea Bevilacqua, An Ultrawideband CMOS Low-Noise Amplifier for 3.1_10.6-GHz Wireless Receivers, IEEE JOURNAL OF SOLID-STATE CIRCUITS, VOL. 39, NO. 12, DECEMBER 2004.Andrea Bevilacqua, An Ultrawideband CMOS Low-Noise Amplifier for 3.1_10.6-GHz Wireless Receivers, IEEE JOURNAL OF SOLID-STATE CIRCUITS, VOL. 39, NO. 12, DECEMBER 2004.

しかしながら、図５Ａで示した従来のＱＦＮパッケージの構成では以下のような問題点があった。従来のＱＦＮパッケージにおけるＬＮＡに対するボンディングを図９に示す。ＭＯＰ−ＩＣ１０が有するＲＦ入力端子ＲＦＩＮは、ＭＯＰ−ＩＣ１０に設けられるＬＮＡ６が有する入力整合回路の入力に接続される。ＲＦ入力端子ＲＦＩＮは、２０番ピン（図５Ａ）であるリード端子ＬＴ２０にボンド・ワイヤＷｒによりボンディングされる。高周波信号源Ｖｓから抵抗Ｒｓ、リード端子ＬＴ２０、ボンド・ワイヤＷｒ、ＲＦ入力端子ＲＦＩＮを介して高周波信号がＬＮＡ６に入力される。   However, the configuration of the conventional QFN package shown in FIG. 5A has the following problems. FIG. 9 shows bonding to the LNA in the conventional QFN package. An RF input terminal RFIN included in the MOP-IC 10 is connected to an input of an input matching circuit included in the LNA 6 provided in the MOP-IC 10. The RF input terminal RFIN is bonded to the lead terminal LT20 which is the 20th pin (FIG. 5A) by the bond wire Wr. A high frequency signal is input to the LNA 6 from the high frequency signal source Vs via the resistor Rs, the lead terminal LT20, the bond wire Wr, and the RF input terminal RFIN.

また、ＭＯＰ−ＩＣ１０が有するグランド端子ＧＤ１、ＧＤ２、ＧＤ３は、ＬＮＡ６が有する入力整合回路のグランド接続用の端子である。グランド端子ＧＤ１、ＧＤ２、ＧＤ３は、１９番、２１番、２２番ピン（図５Ａ）であるリード端子ＬＴ１９、ＬＴ２１、ＬＴ２２にそれぞれボンド・ワイヤＷｇ１、Ｗｇ２、Ｗｇ３によりボンディングされる。リード端子ＬＴ１９、ＬＴ２１、ＬＴ２２は、グランドに接続される。   The ground terminals GD1, GD2, and GD3 included in the MOP-IC 10 are terminals for ground connection of the input matching circuit included in the LNA 6. The ground terminals GD1, GD2, and GD3 are bonded to the lead terminals LT19, LT21, and LT22, which are the 19th, 21st, and 22nd pins (FIG. 5A), respectively, by bond wires Wg1, Wg2, and Wg3. The lead terminals LT19, LT21, LT22 are connected to the ground.

ここで、図５Ａに示すボンディングのレイアウトでは、２０番ピンであるリード端子ＬＴ２０からＲＦ入力端子ＲＦＩＮへのボンド・ワイヤＷｒが長いため、ボンド・ワイヤＷｒの寄生インダクタンスの影響により入力不整合、利得低下が生じるという問題があった。また、同様にグランド用のボンド・ワイヤＷｇ１、Ｗｇ２、Ｗｇ３が長いため、ボンド・ワイヤＷｇ１、Ｗｇ２、Ｗｇ３の寄生インダクタンスの影響により入力不整合、利得低下が生じるという問題もあった。   Here, in the bonding layout shown in FIG. 5A, since the bond wire Wr from the lead terminal LT20, which is the 20th pin, to the RF input terminal RFIN is long, the input mismatch and gain are affected by the parasitic inductance of the bond wire Wr. There was a problem that the reduction occurred. Similarly, since the bond wires Wg1, Wg2, and Wg3 for the ground are long, there is a problem in that input mismatch and gain decrease occur due to the parasitic inductance of the bond wires Wg1, Wg2, and Wg3.

上記問題点を鑑み、本発明は、ボンド・ワイヤの寄生インダクタンスを小さくし、高周波特性を良好とすることができる半導体パッケージを提供することを目的とする。   In view of the above problems, an object of the present invention is to provide a semiconductor package that can reduce the parasitic inductance of the bond wire and improve the high-frequency characteristics.

上記目的を達成するために本発明は、高周波信号が入力される入力整合回路を有しダイボンド領域に配された半導体集積回路チップと、前記ダイボンド領域の周辺に配されたリード端子と、を備え、前記半導体集積回路チップが有する各端子と前記各リード端子とがボンド・ワイヤにより接続された半導体パッケージにおいて、
前記ダイボンド領域の中央部より前記入力整合回路に高周波信号を入力させるための前記リード端子である高周波入力端子側および／または前記入力整合回路のグランド接続用の前記リード端子であるグランド端子側にシフトした位置に前記半導体集積回路チップは配される構成とする。 In order to achieve the above object, the present invention includes a semiconductor integrated circuit chip having an input matching circuit to which a high-frequency signal is input and disposed in a die bond region, and a lead terminal disposed in the periphery of the die bond region. In the semiconductor package in which each terminal of the semiconductor integrated circuit chip and each lead terminal are connected by a bond wire,
Shift from the center of the die bond region to the high-frequency input terminal side that is the lead terminal for inputting a high-frequency signal to the input matching circuit and / or the ground terminal side that is the lead terminal for ground connection of the input matching circuit The semiconductor integrated circuit chip is arranged at the position.

このような構成によれば、高周波入力端子および／またはグランド端子のボンド・ワイヤ長を短くでき、ボンド・ワイヤの寄生インダクタンスを小さくでき、高周波特性を良好なものとすることができる。   According to such a configuration, the bond wire length of the high frequency input terminal and / or the ground terminal can be shortened, the parasitic inductance of the bond wire can be reduced, and the high frequency characteristics can be improved.

また、上記構成において、前記半導体集積回路チップをシフトした方向に前記ダイボンド領域と一体に形成された前記グランド端子を有する構成としてもよい。   In the above configuration, the ground terminal formed integrally with the die bond region may be provided in a direction in which the semiconductor integrated circuit chip is shifted.

このような構成によれば、ダウンボンディングするボンド・ワイヤをグランド端子に逃がすことにより、半導体集積回路チップのシフト量を大きくすることができる。   According to such a configuration, the shift amount of the semiconductor integrated circuit chip can be increased by allowing the bond wire to be down-bonded to escape to the ground terminal.

また、上記いずれかの構成において、パッケージの四隅のうち少なくとも一つの隅において前記ダイボンド領域と一体に形成された二つのリード端子を有し、残りの隅において前記ダイボンド領域と一体に形成される一つのリード端子と前記ダイボンド領域と別体である一つのリード端子とを有する構成としてもよい。   Further, in any one of the above-described configurations, the package has two lead terminals formed integrally with the die bond region in at least one of the four corners of the package, and is formed integrally with the die bond region in the remaining corners. It is good also as a structure which has one lead terminal and one lead terminal which is a different body from the said die-bonding area | region.

このような構成によれば、リード端子の強度を確保しつつ、パッケージの有効端子数を増やすことができる。   According to such a configuration, the number of effective terminals of the package can be increased while ensuring the strength of the lead terminals.

また、上記いずれかの構成において、前記入力整合回路のグランド接続用の前記半導体集積回路チップが有する端子と前記グランド端子とを接続するボンド・ワイヤが２本以上である構成としてもよい。   In any one of the above-described configurations, the semiconductor integrated circuit chip for ground connection of the input matching circuit may have two or more bond wires for connecting the terminal and the ground terminal.

このような構成によれば、ボンド・ワイヤ起因のグランドインピーダンスを小さくでき、高周波利得特性およびＮＦ（Noise Figure）を改善できる。   According to such a configuration, the ground impedance caused by the bond wire can be reduced, and the high frequency gain characteristic and NF (Noise Figure) can be improved.

また、上記いずれかの構成において、パッケージの四隅にグランド接続用のリード端子を有し、前記半導体集積回路チップの四隅にグランド接続用の端子を有する構成としてもよい。   In any of the above-described configurations, a lead terminal for ground connection may be provided at the four corners of the package, and a terminal for ground connection may be provided at the four corners of the semiconductor integrated circuit chip.

このような構成によれば、パッケージの四隅にグランド接続用のリード端子を有することは実装的にも基板レイアウト的にも好適であり、半導体集積回路チップの四隅にグランド接続用の端子を有するので、ボンド・ワイヤのレイアウトが容易となる。   According to such a configuration, having ground connection lead terminals at the four corners of the package is preferable in terms of mounting and board layout, and since there are ground connection terminals at the four corners of the semiconductor integrated circuit chip. , Bond wire layout becomes easy.

また、上記いずれかの構成において、前記入力整合回路に前記高周波入力端子のボンド・ワイヤをインダクタとして含めた入力整合部の入力整合により高周波特性が最良となるよう前記入力整合回路の各回路素子の回路定数を設定している構成としてもよい。   Further, in any one of the above configurations, each circuit element of the input matching circuit has the best high frequency characteristics by the input matching of the input matching unit including the bond wire of the high frequency input terminal as an inductor in the input matching circuit. A circuit constant may be set.

このような構成によれば、前記高周波入力端子のボンド・ワイヤに直列接続された入力整合回路が有するインダクタを小さく、または削除することができ、半導体集積回路チップを小型化・低コスト化できる。従って、安価なパッケージにより高周波特性を改善できる。   According to such a configuration, the inductor included in the input matching circuit connected in series to the bond wire of the high-frequency input terminal can be reduced or eliminated, and the semiconductor integrated circuit chip can be reduced in size and cost. Therefore, high-frequency characteristics can be improved with an inexpensive package.

また、この構成において、前記入力整合回路はバンドパスフィルタである構成としてもよい。このような構成によれば、高周波入力端子のボンド・ワイヤを含めたバンドパスフィルタを形成することで、高周波広帯域での入力整合を実現できる。   In this configuration, the input matching circuit may be a band pass filter. According to such a configuration, by forming a band pass filter including a bond wire of a high frequency input terminal, input matching in a high frequency wide band can be realized.

また、上記いずれかの構成において、前記高周波入力端子を介して入力される高周波信号が周波数変換された中間周波数信号が出力される前記リード端子である中間周波出力端子を有し、前記高周波入力端子と前記中間周波出力端子とが互いに対向するパッケージの辺上に配される構成としてもよい。   Further, in any one of the above configurations, the high frequency input terminal has an intermediate frequency output terminal which is the lead terminal from which an intermediate frequency signal obtained by frequency conversion of the high frequency signal input through the high frequency input terminal is output. And the intermediate frequency output terminal may be arranged on the sides of the package facing each other.

このような構成によれば、入出力間のボンド・ワイヤによるカプリングを低減することができる。   According to such a configuration, coupling due to a bond wire between input and output can be reduced.

また、上記いずれかの構成において、前記半導体集積回路チップは、前記入力整合回路を有するＬＮＡ（Low-Noise Amplifier）および／または混合回路を有し、前記半導体パッケージは放送受信装置である構成としてもよい。   In any one of the above configurations, the semiconductor integrated circuit chip may include an LNA (Low-Noise Amplifier) and / or a mixing circuit having the input matching circuit, and the semiconductor package may be a broadcast receiving device. Good.

このような構成によれば、放送受信装置の高周波特性を改善することができる。   According to such a configuration, the high frequency characteristics of the broadcast receiving apparatus can be improved.

本発明の半導体パッケージによれば、ボンド・ワイヤの寄生インダクタンスを小さくし、高周波特性を良好とすることができる・   According to the semiconductor package of the present invention, the parasitic inductance of the bond wire can be reduced and the high frequency characteristics can be improved.

本発明の第１実施形態に係るＱＦＮパッケージのボンド・ワイヤ設計例の上面図である。It is a top view of the bond wire design example of the QFN package according to the first embodiment of the present invention. 本発明の第１実施形態に係るＱＦＮパッケージのボンド・ワイヤ設計例の下面図である。It is a bottom view of the bond wire design example of the QFN package according to the first embodiment of the present invention. 本発明の第２実施形態に係るＱＦＮパッケージのボンド・ワイヤ設計例の上面図である。It is a top view of the bond wire design example of the QFN package according to the second embodiment of the present invention. 本発明の第３実施形態に係るＬＣ型バンドパスフィルタの構成を示す図である。It is a figure which shows the structure of LC type band pass filter which concerns on 3rd Embodiment of this invention. ＭＯＰ−ＩＣのブロック図である。It is a block diagram of MOP-IC. 従来のＱＦＮパッケージのボンド・ワイヤ設計例の上面図である。It is a top view of the bond wire design example of the conventional QFN package. 従来のＱＦＮパッケージのボンド・ワイヤ設計例の下面図である。It is a bottom view of the bond wire design example of the conventional QFN package. 非特許文献１に提案されたＬＮＡの構成を示す図である。It is a figure which shows the structure of LNA proposed by the nonpatent literature 1. ３セクション・チェビシェフＬＣ型バンドパスフィルタの等価回路を示す図である。It is a figure which shows the equivalent circuit of a 3 section Chebyshev LC type | mold band pass filter. １０ＧＨｚ帯の広帯域入力整合を実現する３セクション・チェビシェフＬＣ型バンドパスフィルタの回路設計例を示す図である。It is a figure which shows the circuit design example of a 3 section Chebyshev LC type | mold band pass filter which implement | achieves 10 GHz band wideband input matching. 図７に示す３セクション・チェビシェフＬＣ型バンドパスフィルタのシミュレーション結果を示すグラフである。It is a graph which shows the simulation result of 3 section Chebyshev LC type | mold band pass filter shown in FIG. 従来のＱＦＮパッケージにおけるＬＮＡに対するボンディングを示す図である。It is a figure which shows the bonding with respect to LNA in the conventional QFN package.

以下に本発明の実施形態を図面を参照して説明する。本発明の第１実施形態に係るＱＦＮパッケージのボンド・ワイヤ設計例の上面図を図１Ａに、下面図を図１Ｂに示す。図１Ａ、図１Ｂに示すＱＦＮパッケージＱ１００は、ＭＯＰ−ＩＣ１２と、ダイボンド・リードフレーム１３と、各リード端子とを有している。   Embodiments of the present invention will be described below with reference to the drawings. A top view of a bond wire design example of the QFN package according to the first embodiment of the present invention is shown in FIG. 1A, and a bottom view is shown in FIG. 1B. A QFN package Q100 shown in FIGS. 1A and 1B includes a MOP-IC 12, a die bond lead frame 13, and lead terminals.

ダイボンド・リードフレーム１３は、ダイボンド領域とこれと一体であるリードフレームとから成る。半導体集積回路チップであるＭＯＰ−ＩＣ１２は、ダイボンド・リードフレーム１３のダイボンド領域にペースト剤により貼り付けられる。ダイボンド領域の周囲には２４個のリード端子が配される。２番〜６番ピン、８番〜１１番ピン、１３番ピン〜１７番ピン、２０番ピン並びに２２番〜２４番ピンは、ダイボンド・リードフレーム１３とは別体であるリード端子である。また、グランド用の１番ピン、７番ピン、１２番ピン、１８番ピン、１９番ピン、２１番ピンは、ダイボンド・リードフレーム１３のリードフレームとして形成されるリード端子である。ＭＯＰ−ＩＣ１２が有する各端子は各リード端子にボンディングされる。また、ＭＯＰ−ＩＣ１２が有するグランド端子の一部はダイボンド・リードフレーム１３のダイボンド領域にダウンボンディングされる。   The die bond lead frame 13 includes a die bond region and a lead frame integrated with the die bond region. The MOP-IC 12, which is a semiconductor integrated circuit chip, is attached to the die bond region of the die bond / lead frame 13 with a paste agent. Twenty-four lead terminals are arranged around the die bond region. Pins 2 to 6, pins 8 to 11, pins 13 to 17, pin 20 and pins 22 to 24 are lead terminals that are separate from the die bond lead frame 13. In addition, the first pin, the seventh pin, the 12th pin, the 18th pin, the 19th pin, and the 21st pin for ground are lead terminals formed as lead frames of the die bond lead frame 13. Each terminal of the MOP-IC 12 is bonded to each lead terminal. A part of the ground terminal of the MOP-IC 12 is down-bonded to the die bond region of the die bond / lead frame 13.

ＭＯＰ−ＩＣ１２は、ダイボンド・リードフレーム１３のダイボンド領域の中央部より１８番〜２２番ピンが密集する方向へ向けてＸ軸方向（図１Ａ紙面左右方向）にシフトさせた位置に配されている。ＭＯＰ−ＩＣ１２に設けられるＬＮＡ（不図示）が有する入力整合回路へ高周波信号を入力するためのＭＯＰ−ＩＣ１２が有するＲＦ入力端子が、高周波信号入力用の２０番ピンとボンディングされる。また、入力整合回路のグランド接続用のＭＯＰ−ＩＣ１２が有する各グランド端子が、グランド接続用の１８番、１９番、２１番、２２番ピンにそれぞれボンディングされる。ＭＯＰ−ＩＣ１２のシフトにより、高周波信号入力用の２０番ピンのボンド・ワイヤ長およびグランド接続用の１８番、１９番、２１番、２２番ピンのボンド・ワイヤ長を短くすることができ、寄生インダクタンスを０．５ｎＨ程度に小さくできる。これにより、入力整合状態が改善し、高周波利得特性の改善が可能となる。   The MOP-IC 12 is disposed at a position shifted in the X-axis direction (left and right direction in FIG. 1A) from the center of the die bond area of the die bond / lead frame 13 toward the direction in which the 18th to 22nd pins are densely packed. . An RF input terminal of the MOP-IC 12 for inputting a high frequency signal to an input matching circuit of an LNA (not shown) provided in the MOP-IC 12 is bonded to a 20th pin for high frequency signal input. The ground terminals of the MOP-IC 12 for ground connection of the input matching circuit are bonded to the 18th, 19th, 21st and 22nd pins for ground connection, respectively. By shifting the MOP-IC 12, the bond wire length of the 20th pin for high-frequency signal input and the bond wire lengths of the 18th, 19th, 21st and 22nd pins for ground connection can be shortened. Inductance can be reduced to about 0.5 nH. As a result, the input matching state is improved, and the high-frequency gain characteristic can be improved.

また、２１番ピンのリード端子は、ダイボンド・リードフレーム１３のダイボンド領域と一体であるリードフレームとして形成し、ダウンボンドするボンド・ワイヤをリード端子に逃がしている。これにより、ＭＯＰ−ＩＣ１２のシフト量をより大きくすることが可能となる。   The lead terminal of the 21st pin is formed as a lead frame integrated with the die bond region of the die bond lead frame 13, and the bond wire to be down-bonded is released to the lead terminal. As a result, the shift amount of the MOP-IC 12 can be further increased.

また、パッケージの四隅のうち一つの隅においては１８番ピンおよび１９番ピンの二つのリード端子をダウンボンド領域と一体であるリードフレームとして形成し、残りの三つの各隅においては１番ピン、７番ピン、１２番ピンのそれぞれ一つのみのリード端子をダウンボンド領域と一体であるリードフレームとして形成している。これにより、リード端子の強度を確保しつつ、従来の図５Ａと較べて２４番ピン、６番ピン、１３番ピンを有効にできる。つまり、パッケージ有効端子数を増加させることができる。   Further, in one of the four corners of the package, two lead terminals, pin 18 and pin 19, are formed as a lead frame integrated with the down bond region, and pin 1 is formed in each of the remaining three corners. Only one lead terminal for each of the 7th and 12th pins is formed as a lead frame integrated with the down bond region. Thereby, the 24th pin, the 6th pin, and the 13th pin can be made effective as compared with the conventional FIG. 5A while securing the strength of the lead terminal. That is, the number of package effective terminals can be increased.

また、入力整合回路のグランド接続用のＭＯＰ−ＩＣ１２が有するグランド端子が１８番、１９番、２１番、２２番ピンとボンディングされ、２本以上のボンド・ワイヤを短くしているので、ボンド・ワイヤの寄生インダクタンスによるグランドインピーダンスをより小さくでき、高周波利得特性およびＮＦ（Noise Figure）を改善できる。   Also, since the ground terminals of the MOP-IC 12 for ground connection of the input matching circuit are bonded to the 18th, 19th, 21st and 22nd pins, and two or more bond wires are shortened, the bond wire The ground impedance due to the parasitic inductance can be further reduced, and the high frequency gain characteristic and NF (Noise Figure) can be improved.

また、パッケージの四隅においてグランド接続用のリード端子である１番ピン、７番ピン、１２番ピン、１８番ピン、１９番ピンを配置しているのは、実装的にも基板レイアウト的にも好適だからである。即ち、熱応力はパッケージ四隅に最も強くかかり、熱応力によりパッケージ四隅の一つのピンの半田接合界面が破断しても他のピンの接合が維持されていれば、少なくともファンクション不良を防ぐことができる。そして、ＭＯＰ−ＩＣ１２の四隅にも二つずつグランド端子を設けたので、ボンド・ワイヤのレイアウトが容易となる。   The first, seventh, twelfth, twentieth, eighteenth, and nineteenth pins, which are lead terminals for ground connection, are arranged at the four corners of the package in terms of mounting and board layout. This is because it is preferable. That is, the thermal stress is most strongly applied to the four corners of the package, and even if the solder joint interface of one pin at the four corners of the package breaks due to the thermal stress, at least function failure can be prevented. . Since two ground terminals are provided at each of the four corners of the MOP-IC 12, layout of bond wires is facilitated.

また、高周波信号入力用のリード端子である２０番ピンと中間周波数信号出力用のリード端子である１１番ピンとが互いに対向するパッケージの辺上に配される。これにより、入出力間のボンド・ワイヤによるカプリングを低減することができる。   Also, a 20th pin, which is a lead terminal for high-frequency signal input, and a 11th pin, which is a lead terminal for outputting an intermediate frequency signal, are arranged on the sides of the package facing each other. Thereby, the coupling by the bond wire between input and output can be reduced.

なお、グランド接続用のリード端子である２２番ピンと１５番ピンは、ＬＮＡ用およびＶＣＯ用に独立して与えられており、ピン変更の際にグランド接続用以外に使用できるよう敢えてダイボンド領域と一体としたリードフレームではなく、ダイボンド・リードフレーム１３とは別体のリード端子としている。   In addition, the 22nd pin and 15th pin, which are lead terminals for ground connection, are given independently for the LNA and VCO, and are intentionally integrated with the die bond area so that they can be used for purposes other than ground connection when the pins are changed. Instead of the lead frame described above, the lead terminals are separate from the die bond lead frame 13.

本発明の第２実施形態に係るＱＦＮパッケージのボンド・ワイヤ設計例の上面図を図２に示す。図２で示すＱＦＮパッケージＱ２００では、ＭＯＰ−ＩＣ１２は、ダイボンド・リードフレーム１３のダイボンド領域の中央部より１８番〜２２番ピンが密集する方向へ向けてＸ軸方向（図２紙面左右方向）のみでなくＹ軸方向（図２紙面上下方向）にシフトさせた位置に配されている。これにより、高周波信号入力用の２０番ピンとＭＯＰ−ＩＣ１２が有するＲＦ入力端子とをボンディングするボンド・ワイヤの長さをより短くして、寄生インダクタンスをより小さくできる。   FIG. 2 shows a top view of a bond wire design example of the QFN package according to the second embodiment of the present invention. In the QFN package Q200 shown in FIG. 2, the MOP-IC 12 is only in the X-axis direction (the left-right direction in FIG. 2) from the center of the die bond area of the die bond lead frame 13 toward the direction where the 18th to 22nd pins are densely packed. Instead, it is arranged at a position shifted in the Y-axis direction (up and down direction in FIG. 2). As a result, the length of the bond wire for bonding the 20th pin for high-frequency signal input and the RF input terminal of the MOP-IC 12 can be made shorter, and the parasitic inductance can be made smaller.

次に、本発明の第３実施形態について説明する。本発明の第３実施形態に係るＬＣ型バンドパスフィルタの構成を図３に示す。ＬＣ型バンドパスフィルタＢ１００を有するＭＯＰＩ−ＩＣ１２は、上述した第１実施形態または第２実施形態のようにダイボンド領域の中央部よりシフトされた位置に配される。ＬＣ型バンドパスフィルタＢ１００の構成は、上述した従来の３セクション・チェビシェフＬＣ型バンドパスフィルタＢ１（図６Ｂ）と同様である。そして、ＭＯＰ−ＩＣ１２が有するＲＦ入力端子ＲＦＩＮと２０番ピンであるリード端子ＬＴ２０とをボンディングするボンド・ワイヤをインダクタＬ１ｂとして考慮し、ＬＣ型バンドパスフィルタＢ１００にインダクタＬ１ｂを含めたＬＣ型バンドパスフィルタ（入力整合部）の入力整合により高周波特性が最良となるようＬＣ型バンドパスフィルタＢ１００の各回路素子の回路定数を設定している。これにより、インダクタＬ１ｂに直列に接続されるＭＯＰ−ＩＣ１２が有するインダクタＬ１ａを小さく、または削除することができる。従って、ＭＯＰ−ＩＣ１２を小型化・低コスト化でき、安価なパッケージで広帯域な入力整合を実現できる。   Next, a third embodiment of the present invention will be described. The configuration of an LC type bandpass filter according to the third embodiment of the present invention is shown in FIG. The MOPI-IC 12 having the LC band-pass filter B100 is arranged at a position shifted from the center of the die bond region as in the first or second embodiment described above. The configuration of the LC type bandpass filter B100 is the same as that of the conventional three-section Chebyshev LC type bandpass filter B1 (FIG. 6B). Then, considering the bond wire for bonding the RF input terminal RFIN of the MOP-IC 12 and the lead terminal LT20 as the 20th pin as the inductor L1b, the LC type bandpass including the inductor L1b in the LC type bandpass filter B100 The circuit constants of the respective circuit elements of the LC type bandpass filter B100 are set so that the high frequency characteristics are optimized by the input matching of the filter (input matching unit). Thereby, the inductor L1a included in the MOP-IC 12 connected in series to the inductor L1b can be reduced or eliminated. Therefore, the MOP-IC 12 can be reduced in size and cost, and wide-band input matching can be realized with an inexpensive package.

以上本発明の実施形態について説明したが、本発明の趣旨の範囲内であれば、実施形態は種々の変更が可能である。   Although the embodiment of the present invention has been described above, the embodiment can be variously modified within the scope of the gist of the present invention.

例えば、ＬＮＡはＭＯＳトランジスタを用いたものに限定されることはない。また、上記実施形態ではＩＣチップにＬＮＡを有する例としたが、混合回路が初段に位置する構成では、混合回路の入力整合回路をＩＣチップに設けるようにしてもよい。   For example, the LNA is not limited to one using a MOS transistor. In the above embodiment, the IC chip has the LNA as an example. However, in the configuration in which the mixing circuit is located in the first stage, the input matching circuit of the mixing circuit may be provided in the IC chip.

１ バンドパスフィルタ
２ ＲＦアンプ
３ 混合回路
４ ＶＣＯ
５ ＩＦアンプ
６ ＬＮＡ
１０ ＭＯＰ−ＩＣ
１１ ダイボンド・リードフレーム
１２ ＭＯＰ−ＩＣ
１３ ダイボンド・リードフレーム
Ｑ１、Ｑ１００、Ｑ２００ ＱＦＮパッケージ
Ｂ１、Ｂ１０、Ｂ１００ ３セクション・チェビシェフＬＣ型バンドパスフィルタ 1 Band pass filter 2 RF amplifier 3 Mixing circuit 4 VCO
5 IF amplifier 6 LNA
10 MOP-IC
11 Die bond lead frame 12 MOP-IC
13 Die bond lead frame Q1, Q100, Q200 QFN package B1, B10, B100 3-section Chebyshev LC type bandpass filter

Claims (9)

高周波信号が入力される入力整合回路を有しダイボンド領域に配された半導体集積回路チップと、前記ダイボンド領域の周辺に配されたリード端子と、を備え、前記半導体集積回路チップが有する各端子と前記各リード端子とがボンド・ワイヤにより接続された半導体パッケージにおいて、
前記ダイボンド領域の中央部より前記入力整合回路に高周波信号を入力させるための前記リード端子である高周波入力端子側および／または前記入力整合回路のグランド接続用の前記リード端子であるグランド端子側にシフトした位置に前記半導体集積回路チップは配されることを特徴とする半導体パッケージ。 A semiconductor integrated circuit chip having an input matching circuit to which a high-frequency signal is input and disposed in the die bond region; and lead terminals disposed in the periphery of the die bond region; and each terminal included in the semiconductor integrated circuit chip; In the semiconductor package in which each lead terminal is connected by a bond wire,
Shift from the center of the die bond region to the high-frequency input terminal side that is the lead terminal for inputting a high-frequency signal to the input matching circuit and / or the ground terminal side that is the lead terminal for ground connection of the input matching circuit A semiconductor package, wherein the semiconductor integrated circuit chip is disposed at the position. 前記半導体集積回路チップをシフトした方向に前記ダイボンド領域と一体に形成された前記グランド端子を有することを特徴とする請求項１に記載の半導体パッケージ。   2. The semiconductor package according to claim 1, further comprising: the ground terminal formed integrally with the die bond region in a direction in which the semiconductor integrated circuit chip is shifted. パッケージの四隅のうち少なくとも一つの隅において前記ダイボンド領域と一体に形成された二つのリード端子を有し、残りの隅において前記ダイボンド領域と一体に形成される一つのリード端子と前記ダイボンド領域と別体である一つのリード端子とを有することを特徴とする請求項１または請求項２に記載の半導体パッケージ。   At least one of the four corners of the package has two lead terminals formed integrally with the die bond region, and one lead terminal formed integrally with the die bond region is separated from the die bond region at the remaining corner. The semiconductor package according to claim 1, further comprising a single lead terminal that is a body. 前記入力整合回路のグランド接続用の前記半導体集積回路チップが有する端子と前記グランド端子とを接続するボンド・ワイヤが２本以上であることを特徴とする請求項１〜請求項３のいずれかに記載の半導体パッケージ。   4. The bond wire for connecting the terminal of the semiconductor integrated circuit chip for ground connection of the input matching circuit and the ground terminal is two or more. 5. The semiconductor package described. パッケージの四隅にグランド接続用のリード端子を有し、前記半導体集積回路チップの四隅にグランド接続用の端子を有することを特徴とする請求項１〜請求項４のいずれかに記載の半導体パッケージ。   5. The semiconductor package according to claim 1, further comprising: ground connection lead terminals at four corners of the package, and ground connection terminals at the four corners of the semiconductor integrated circuit chip. 前記入力整合回路に前記高周波入力端子のボンド・ワイヤをインダクタとして含めた入力整合部の入力整合により高周波特性が最良となるよう前記入力整合回路の各回路素子の回路定数を設定していることを特徴とする請求項１〜請求項５のいずれかに記載の半導体パッケージ。   The circuit constant of each circuit element of the input matching circuit is set so that the high frequency characteristics are best by the input matching of the input matching unit including the bond wire of the high frequency input terminal as an inductor in the input matching circuit. The semiconductor package according to any one of claims 1 to 5, characterized in that: 前記入力整合回路はバンドパスフィルタであることを特徴とする請求項６に記載の半導体パッケージ。   The semiconductor package according to claim 6, wherein the input matching circuit is a band-pass filter. 前記高周波入力端子を介して入力される高周波信号が周波数変換された中間周波数信号が出力される前記リード端子である中間周波出力端子を有し、前記高周波入力端子と前記中間周波出力端子とが互いに対向するパッケージの辺上に配されることを特徴とする請求項１〜請求項７のいずれかに記載の半導体パッケージ。   An intermediate frequency output terminal serving as the lead terminal from which an intermediate frequency signal obtained by frequency-converting a high frequency signal input through the high frequency input terminal is output, and the high frequency input terminal and the intermediate frequency output terminal are mutually connected The semiconductor package according to claim 1, wherein the semiconductor package is disposed on an opposite side of the package. 前記半導体集積回路チップは、前記入力整合回路を有するＬＮＡ（Low-Noise Amplifier）および／または混合回路を有し、前記半導体パッケージは放送受信装置であることを特徴とする請求項１〜請求項８のいずれかに記載の半導体パッケージ。   9. The semiconductor integrated circuit chip has an LNA (Low-Noise Amplifier) and / or a mixing circuit having the input matching circuit, and the semiconductor package is a broadcast receiving device. The semiconductor package in any one of.
JP2010254520A 2010-11-15 2010-11-15 Semiconductor package Expired - Fee Related JP4851618B1 (en)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2010254520A JP4851618B1 (en) 2010-11-15 2010-11-15 Semiconductor package
PCT/JP2011/052088 WO2012066791A1 (en) 2010-11-15 2011-02-02 Semiconductor package
DE112011103767.8T DE112011103767B4 (en) 2010-11-15 2011-02-02 Semiconductor unit
CN201180054709.4A CN103210487B (en) 2010-11-15 2011-02-02 Semiconductor packages
TW100105684A TW201142992A (en) 2010-11-15 2011-02-21 Semiconductor packaging

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010254520A JP4851618B1 (en) 2010-11-15 2010-11-15 Semiconductor package

Publications (2)

Publication Number Publication Date
JP4851618B1 JP4851618B1 (en) 2012-01-11
JP2012104776A true JP2012104776A (en) 2012-05-31

Family

ID=45540492

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010254520A Expired - Fee Related JP4851618B1 (en) 2010-11-15 2010-11-15 Semiconductor package

Country Status (5)

Country Link
JP (1) JP4851618B1 (en)
CN (1) CN103210487B (en)
DE (1) DE112011103767B4 (en)
TW (1) TW201142992A (en)
WO (1) WO2012066791A1 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104679929A (en) * 2013-12-03 2015-06-03 上海北京大学微电子研究院 Parasitic parameter extraction method suitable for high speed IC-QFN packaging design utilization

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014064237A (en) * 2012-09-24 2014-04-10 Sharp Corp Satellite communication or satellite broadcast reception apparatus, and low noise converter used therefor
CN104392974A (en) * 2014-11-26 2015-03-04 厦门科塔电子有限公司 Terminal and internal chip configuration structure of QFN (Quad Flat No-Lead) package high-frequency integrated circuit
KR20180088438A (en) * 2015-11-30 2018-08-03 가부시키가이샤 페지 컴퓨팅 Die and package

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0685593A (en) * 1992-08-28 1994-03-25 Mitsubishi Electric Corp Circuit device for high frequency matching
JPH085593A (en) 1994-06-22 1996-01-12 Riken Corp Nox sensor
KR100993277B1 (en) * 2002-04-30 2010-11-10 르네사스 일렉트로닉스 가부시키가이샤 Semiconductor device and electronic device
US7341887B2 (en) * 2004-10-29 2008-03-11 Intel Corporation Integrated circuit die configuration for packaging
US7769355B2 (en) * 2005-01-19 2010-08-03 Micro Mobio Corporation System-in-package wireless communication device comprising prepackaged power amplifier
JP2007088378A (en) * 2005-09-26 2007-04-05 Mitsubishi Electric Corp Semiconductor mold package
JP2007324499A (en) * 2006-06-05 2007-12-13 Sharp Corp High frequency semiconductor device
CN101211794A (en) * 2006-12-27 2008-07-02 联发科技股份有限公司 Method for manufacturing a leadframe, packaging method for semiconductor element and semiconductor package product

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104679929A (en) * 2013-12-03 2015-06-03 上海北京大学微电子研究院 Parasitic parameter extraction method suitable for high speed IC-QFN packaging design utilization

Also Published As

Publication number Publication date
CN103210487B (en) 2016-02-10
JP4851618B1 (en) 2012-01-11
WO2012066791A1 (en) 2012-05-24
CN103210487A (en) 2013-07-17
TWI375304B (en) 2012-10-21
TW201142992A (en) 2011-12-01
DE112011103767B4 (en) 2020-12-31
DE112011103767T5 (en) 2013-10-24

Similar Documents

Publication Publication Date Title
KR100634947B1 (en) High-frequency device
US6850117B2 (en) CMOS transceiver having an integrated power amplifier
US6407449B1 (en) Pin layout of semiconductor integrated circuits including dual band amplifier and receiving mixer
JP2005033350A (en) High frequency power amplifier module and semiconductor integrated circuit device
US6162697A (en) High Q inductor realization for use in MMIC circuits
KR20140007768A (en) System and method for a low noise amplifier
US6281756B1 (en) Transistor with internal matching circuit
JP2020027974A (en) High frequency module and communication device
JP4851618B1 (en) Semiconductor package
JP2012015909A (en) Semiconductor mounting device
US11277099B2 (en) Symmetric Doherty amplifier with in-package combining node
US20060043425A1 (en) Semiconductor integrated circuit device which restricts an increase in the area of a chip, an increase in the number of lead terminals of a package, and can reduce parasitic inductance
JP2005252099A (en) Semiconductor device for high frequency
US11483023B2 (en) Radio-frequency module and communication device
JP5412372B2 (en) Semiconductor mounting equipment
EP3832884A1 (en) Doherty amplifier with surface-mount packaged carrier and peaking amplifiers
US20220278652A1 (en) Doherty amplifier
KR100643820B1 (en) Semiconductor device
WO2022209738A1 (en) High frequency module and communication device
JP2013258331A (en) Semiconductor integrated circuit and receiving apparatus
JP4711442B2 (en) Semiconductor integrated circuit device
JP2004088791A (en) Semiconductor integrated circuit

Legal Events

Date Code Title Description
TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20111020

R150 Certificate of patent or registration of utility model

Ref document number: 4851618

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20141028

Year of fee payment: 3

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: R3D03

LAPS Cancellation because of no payment of annual fees