JP2012104746A - Silicon carbide semiconductor device and method of manufacturing the same - Google Patents
Silicon carbide semiconductor device and method of manufacturing the same Download PDFInfo
- Publication number
- JP2012104746A JP2012104746A JP2010253891A JP2010253891A JP2012104746A JP 2012104746 A JP2012104746 A JP 2012104746A JP 2010253891 A JP2010253891 A JP 2010253891A JP 2010253891 A JP2010253891 A JP 2010253891A JP 2012104746 A JP2012104746 A JP 2012104746A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- silicon carbide
- contact layer
- semiconductor device
- contact
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Electrodes Of Semiconductors (AREA)
Abstract
Description
この発明は、炭化珪素半導体装置とその製造方法に関するものである。 The present invention relates to a silicon carbide semiconductor device and a method for manufacturing the same.
従来の炭化珪素を用いた縦型MOSFET(Metal Oxide Semiconductor Field Effect Transistor)のセル構造として、炭化珪素基板上に形成されたドリフト層の表層部にベース領域(ベース層)を形成し、このベース領域の表層部にソース領域(ソース層)とベースコンタクト領域(コンタクト層)とを水平方向に隣接させて設けたものがある(例えば、特許文献1参照)。 A base region (base layer) is formed on a surface layer portion of a drift layer formed on a silicon carbide substrate as a cell structure of a conventional vertical MOSFET (Metal Oxide Field Effect Transistor) using silicon carbide. In the surface layer portion, a source region (source layer) and a base contact region (contact layer) are provided adjacent to each other in the horizontal direction (for example, see Patent Document 1).
上記の炭化珪素半導体装置において、ベース領域、ソース領域およびベースコンタクト領域を形成するためには、それぞれの領域に対応したマスクを用いる必要がある。このため、マスクのパターニング工程数が多く、生産性が低いという問題点があった。 In the silicon carbide semiconductor device described above, in order to form the base region, the source region, and the base contact region, it is necessary to use a mask corresponding to each region. For this reason, there existed a problem that there were many mask patterning processes and productivity was low.
この発明は、上述のような点に着目してなされたもので、生産性の高い炭化珪素半導体装置およびその製造方法を提供することを目的とするものである。 The present invention has been made paying attention to the above points, and an object thereof is to provide a silicon carbide semiconductor device with high productivity and a method for manufacturing the same.
この発明に係る炭化珪素半導体装置は、基板上に設けられた第1導電型の炭化珪素からなるドリフト層の表層部に形成された第2導電型のベース層と、ベース層内の所定の深さ位置に形成された第2導電型のコンタクト層と、ベース層内の表層部に形成され、コンタクト層と同一領域に位置するとともに下面がコンタクト層の上面に接する第1導電型のソース層と、ドリフト層の表面からコンタクト層に達する開口内に形成され、ソース層およびコンタクト層と電気的に接続するソース電極とを備えたものである。 A silicon carbide semiconductor device according to the present invention includes a second conductivity type base layer formed on a surface layer portion of a drift layer made of silicon carbide of the first conductivity type provided on a substrate, and a predetermined depth in the base layer. A contact layer of a second conductivity type formed at a position, a source layer of a first conductivity type formed in a surface layer portion in the base layer, located in the same region as the contact layer and having a lower surface in contact with the upper surface of the contact layer; , Formed in an opening reaching the contact layer from the surface of the drift layer, and provided with a source layer and a source electrode electrically connected to the contact layer.
また、この発明に係る炭化珪素半導体装置の製造方法は、基板上に設けられた第1導電型の炭化珪素からなるドリフト層の表層部に、第1のマスクを介して第2導電型の不純物イオンを注入し、ベース層を形成する工程と、ベース層内の所定の深さ位置に、第2のマスクを介して第2導電型の不純物イオンを注入し、コンタクト層を形成する工程と、ベース層内の表層部においてコンタクト層と同一領域に位置するとともに下面がコンタクト層の上面に隣接する位置に、第2のマスクを用いて第1導電型の不純物イオンを注入し、ソース層を形成する工程と、ドリフト層の表面からコンタクト層に達する開口を形成し、この開口内にソース層およびコンタクト層に電気的に接続するソース電極を形成する工程とを備えたものである。 In addition, in the method for manufacturing a silicon carbide semiconductor device according to the present invention, the impurity of the second conductivity type is provided on the surface layer portion of the drift layer made of silicon carbide of the first conductivity type provided on the substrate via the first mask. A step of implanting ions to form a base layer; a step of implanting second conductivity type impurity ions through a second mask at a predetermined depth in the base layer; and forming a contact layer; A source layer is formed by implanting impurity ions of the first conductivity type using a second mask at the surface layer portion in the base layer located in the same region as the contact layer and the lower surface adjacent to the upper surface of the contact layer. Forming an opening reaching the contact layer from the surface of the drift layer, and forming a source electrode electrically connected to the source layer and the contact layer in the opening.
この発明に係る炭化珪素半導体装置によれば、コンタクト層とソース層とを同一のマスクを用いて形成することができ、生産性の高い炭化珪素半導体装置を得ることができる。 According to the silicon carbide semiconductor device of the present invention, the contact layer and the source layer can be formed using the same mask, and a highly productive silicon carbide semiconductor device can be obtained.
また、この発明に係る炭化珪素半導体装置の製造方法によれば、コンタクト層とソース層とを同一のマスクを用いて形成することにより、パターニング工程数が削減され、生産性の高い炭化珪素半導体装置の製造方法を得ることができる。 In addition, according to the method for manufacturing a silicon carbide semiconductor device according to the present invention, the contact layer and the source layer are formed using the same mask, so that the number of patterning steps is reduced and the silicon carbide semiconductor device is highly productive. The manufacturing method can be obtained.
実施の形態1.
図1は、この発明を実施するための実施の形態1に係る炭化珪素半導体装置100を示す断面図である。本実施の形態においては、第1導電型をn型、第2導電型をp型として説明する。
FIG. 1 is a cross sectional view showing a silicon
炭化珪素半導体装置100は、nチャネル縦型炭化珪素MOSFETであって、図1に示すように、主面の面方位が(0001)面であり、4Hのポリタイプを有するn型で低抵抗の炭化珪素基板1の主面上に、n型の炭化珪素からなるドリフト層2が形成されており、ドリフト層2の表層部には、アルミニウム(Al)をp型不純物として含有するp型のベース層3が形成されている。このベース層3内の所定の深さ位置には、Alをp型不純物として含有し、ベース層3よりも不純物の濃度が高いp型のコンタクト層4が形成されている。そして、ベース層3の表層部において、コンタクト層4と同一領域に位置するとともに、その下面がコンタクト層4の上面に隣接する位置には、窒素(N)をn型不純物として含有するn型のソース層5が形成されている。
Silicon
ソース層5およびコンタクト層4が形成されている領域の中央部には、ドリフト層2の表面からコンタクト層4に達する開口が設けられており、この開口内にソース電極9が形成されている。ソース電極9は、底面部がコンタクト層4に、側面部がソース層5にそれぞれオーミック接続により電気的に接続されている。これによりソース電極9はコンタクト層4を通してベース層3にもオーミック接続されている。
An opening reaching the
また、ドリフト層2の表面上には、ソース電極9が形成されている部分を除き、酸化珪素で構成されるゲート絶縁膜7が形成されており、このゲート絶縁膜7上において、ソース層5の間に跨るようにゲート電極8が設けられている。そして、炭化珪素基板1の主面と対向する面には、ドレイン電極10が形成されている。
A
次に本実施の形態に係る炭化珪素半導体装置100の製造方法を図2〜11を用いて説明する。ここで、図2はドリフト層を形成する工程を示す図、図3は第1のマスクを形成する工程を示す図、図4はベース層を形成する工程を示す図、図5は第2のマスクを形成する工程を示す図、図6はコンタクト層を形成する工程を示す図、図7はソース層を形成する工程を示す図、図8は図7のAA´における不純物濃度プロファイルを示す図、図9は酸化膜を形成する工程を示す図、図10はゲート電極を形成する工程を示す図、図11はソース電極を形成する工程を示す図である。
Next, a method for manufacturing silicon
まず、主面の面方位が(0001)面であり、4Hのポリタイプを有するn型の炭化珪素基板1の表面に、図2に示すように、熱CVD(Chemical Vapor Deposition)法により、1〜100μmの厚さの炭化珪素からなるドリフト層2をエピタキシャル成長させる。この熱CVD法は、例えば、温度:1500〜1800℃、気圧:25MPa、キャリアガス種:H2、生成ガス種:SiH4およびC3H8の条件で行う。
First, the surface orientation of the main surface is the (0001) plane, and the surface of the n-type
次に、図3に示すように、ドリフト層2上にレジストによって第1のマスク12を形成する。そして、図4に示すように、第1のマスク12を介してp型の不純物であるAlをイオン注入することにより、ベース層3を形成する。イオン注入するAlの注入深さは、0.5〜3.0μmであり、注入濃度は1×1017〜1×1019cm−3である。
Next, as shown in FIG. 3, a
第1のマスク12を除去後、図5に示すように、ドリフト層2上にレジストによって第2のマスク13を形成する。そして、図6に示すように、ベース層3内の所定の深さ位置に、第2のマスク13を介してp型の不純物であるAlをイオン注入することにより、コンタクト層4を形成する。イオン注入するAlの注入深さは0.1〜2.0μm、注入濃度は1×1019〜1×1021cm−3であり、このコンタクト層4を形成する工程は常温で行う。ここで、コンタクト層4は高濃度でイオン注入して形成するので、注入領域の結晶が著しく劣化されてしまい、これがプロセス不良の原因となり得る。このため、特許文献1のようにドリフト層の最表面にコンタクト層を形成する構造では、結晶劣化を抑制するために加熱しながらイオン注入を行う高温注入プロセスが必要である。一方、本実施の形態に係る炭化珪素半導体装置ではコンタクト層4がドリフト層2の内部に埋め込まれているため、常温での形成が可能である。
After removing the
続いて、図7に示すように、ベース層3内の表層部においてコンタクト層4と同一領域に位置するとともに下面がコンタクト層4の上面に隣接する位置に、第2のマスク13を介してn型の不純物であるNをイオン注入することにより、ソース層5を形成する。イオン注入するNの注入深さは0.05〜1.5μmであり、注入濃度は1e18〜1e20cm-3である。
Subsequently, as shown in FIG. 7, the surface layer portion in the
上記の各イオン注入は、図7のAA´に相当する不純物の注入濃度プロファイルが、例えば図8に示す条件で行う。図8において、横軸はドリフト層2の表面からの深さ、縦軸は不純物濃度を示し、図中の実線はAl濃度を、破線はN濃度を示すものである。この例では、ドリフト層2の表面からベース層3の最下部までの深さは1.0μmである。ドリフト層2の表面から深さ約150nmの範囲ではn型の不純物イオンであるNがより高濃度に注入されてソース層5を形成しており、それよりも深い範囲ではp型の不純物イオンであるAlの濃度が高くなる。このうちp型の不純物イオンは深さ約250nmで濃度ピークとなり(コンタクト層4に相当)、さらに深さ約1μmまで注入されている(ベース層3に相当)。
Each of the above ion implantations is performed under the conditions shown in FIG. 8, for example, with an impurity implantation concentration profile corresponding to AA ′ in FIG. In FIG. 8, the horizontal axis indicates the depth from the surface of the
次に、第2のマスク13を除去し、不活性ガスの雰囲気下で1300〜2100℃の温度範囲において活性化アニールを行う。これにより、ベース層3、コンタクト層4およびソース層5が電気的に活性化される。ここで、炭化珪素中に注入された不純物イオンの拡散速度は極めて低く(例えば、特開2005−277108号公報を参照)、図8に示したような各不純物イオンの注入濃度の範囲とプロファイルが、活性化アニールを行っても殆ど変化せずに、そのまま電気的に活性化されたベース層3、コンタクト層4およびソース層5の範囲とプロファイルになる。即ち、不純物イオンの拡散速度が低い炭化珪素を用いたことにより、コンタクト層4とソース層5とが深さ方向に隣接する構造を形成することができる。
Next, the
次に、800〜1400℃でドリフト層2の表面に熱酸化膜を形成し、それをフッ化水素酸により除去する(犠牲酸化プロセス)。その後、図9に示すように、ドリフト層2の表面を熱酸化して所望の厚みのゲート絶縁膜7を形成する。そして、図10に示すように、ゲート絶縁膜7上に導電性を有する多結晶珪素膜を減圧CVD法によって形成し、リソグラフィ技術およびエッチング技術を用いてゲート電極8を形成する。なお、ゲート電極8の材料は多結晶珪素に限らず、ニッケル(Ni)、チタン(Ti)、アルミニウム(Al)、モリブデン(Mo)、クロム(Cr)、白金(Pt)、タングステン(W)、珪素(Si)、炭化チタン(TiC)、あるいはこれらの合金を用いてもよい。
Next, a thermal oxide film is formed on the surface of the
続いて、リソグラフィ技術およびエッチング技術を用い、コンタクト層4およびソース層5が形成されている領域の中央部上のゲート絶縁膜7を除去し、ドリフト層2の表面からコンタクト層4に達する開口を形成する。そして、図11に示すように、形成した開口内にNiを積層させることで、ソース層5およびコンタクト層4の両方に電気的に接続するソース電極9を形成する。これによりソース電極9は、ソース層5にオーミック接続されると共に、コンタクト層4を通してベース層3にもオーミック接続される。ここで、形成する開口の深さは、コンタクト層4を形成したp型の不純物イオンの注入濃度プロファイルに応じて決定し、ソース電極9とコンタクト層4とのコンタクト抵抗率が最小となる深さが最も望ましい。なお、ソース電極9用の材料はNiに限らず、Ti、Al、Mo、Cr、Pt、W、Si、TiC、あるいはこれらの合金を用いてもよい。
Subsequently, using the lithography technique and the etching technique, the
次に、炭化珪素基板1の主面と対向する面の全面にドレイン電極10を形成する。このドレイン電極10の材料としては、ソース電極9の材料と同様に、Ni、Ti、Al、Mo、Cr、Pt、W、Si、TiC、あるいはこれらの合金を用いることができる。最後に、ソース電極9とソース層5およびコンタクト層4との接触部分、並びに、ドレイン電極10と炭化珪素基板1との接触部分を、それぞれ炭化珪素と合金化させるための熱処理を行う。この熱処理は、例えば、温度:950〜1000℃、処理時間:20〜60秒間、昇温速度:10〜25℃/秒の条件で行う。
以上により、本実施の形態に係る炭化珪素半導体装置100が完成する。
Next,
Thus, silicon
本実施の形態によれば、ベース層3内の所定の深さ位置に形成されたコンタクト層4と、ベース層3内の表層部に形成され、コンタクト層4と同一領域に位置するとともに下面がコンタクト層の上面に接するソース層5とを備えるようにしたので、コンタクト層4とソース層5とを同一の第2のマスク13を用いて形成することができ、生産性の高い炭化珪素半導体装置を得ることができる。さらに、炭化珪素半導体装置の単位セル面積を縮小することができ、炭化珪素半導体装置のオン抵抗を低減することができる。
According to the present embodiment, the
また、コンタクト層4がドリフト層2の表面から所定の深さに位置しているので、常温での形成が可能になる。
Further, since the
また、コンタクト層4とソース層5とを同一の第2のマスク13を用いて形成したので、パターニング工程数が削減され、生産性の高い炭化珪素半導体装置の製造方法を得ることができる。
Since
また、コンタクト層4を常温で形成したので、コンタクト層4を形成する工程が、例えば従来の高温注入プロセスにより形成していたものと比較して簡略化され、さらに生産性の高い炭化珪素半導体装置の製造方法を得ることができる。
In addition, since
実施の形態2.
図12は、この発明を実施するための実施の形態2に係る炭化珪素半導体装置101を示す断面図である。図12において炭化珪素半導体装置101は、後述するようにベース層3、コンタクト層4およびソース層5を同一のマスクを用いて形成したことにより、ベース層3がドリフト層2の表面付近の領域に対してコンタクト層4よりも深い部分での領域が狭くなるように形成されている。その他の構成は実施の形態1と同様であるので説明を省略する。
FIG. 12 is a cross sectional view showing a silicon
この炭化珪素半導体装置101の製造方法について、実施の形態1と異なる製造工程を中心に図13〜16を用いて説明する。ここで、図13は第1のマスクを形成する工程を示す図、図14はベース層を形成する工程を示す図、図15はコンタクト層を形成する工程を示す図、図16はソース層を形成する工程を示す図である。
A method for manufacturing silicon
まず、炭化珪素基板1上に設けられた炭化珪素からなるドリフト層2上に、図13に示すように、レジストによって第1のマスク12bを形成する。第1のマスク12bの膜厚は、コンタクト層4およびソース層5を形成する領域の直上に位置する部分に対して、その他の領域が薄くなるようにしておく。
First, as shown in FIG. 13,
次に、図14に示すように、第1のマスク12bを介してp型の不純物であるAlをイオン注入してベース層3を形成する。この注入イオンのうち高いエネルギーで深く注入されるイオンは、第1のマスク12bの薄く形成された部分を貫通してドリフト層2に注入され、マスクの開口領域よりも浅くベース層3が形成される。イオン注入するAlの注入深さは、0.5〜3.0μmであり、注入濃度は1×1017〜1×1019cm−3である。
Next, as shown in FIG. 14, the
さらに、図15に示すように、上記の第1のマスク12bを介して、ベース層3内の所定の深さ位置にp型の不純物であるAlをイオン注入することにより、コンタクト層4を形成する。イオン注入するAlの注入深さは0.1〜2.0μm、注入濃度は1×1019〜1×1021cm−3であり、このコンタクト層4を形成する工程は常温で行う。
Further, as shown in FIG. 15, the
続いて、図16に示すように、ベース層3内の表層部においてコンタクト層4と同一領域に位置するとともに下面がコンタクト層4の上面に隣接する位置に、上記の第1のマスク12bを介してn型の不純物であるNをイオン注入することにより、ソース層5を形成する。イオン注入するNの注入深さは0.05〜1.5μmであり、注入濃度は1e18〜1e20cm-3である。
なお、以降の各製造工程については実施の形態1と同様であるのでその説明を省略する。
Subsequently, as shown in FIG. 16, the surface layer portion in the
Since the subsequent manufacturing steps are the same as those in the first embodiment, description thereof is omitted.
本実施の形態によれば、ベース層3とコンタクト層4とソース層5とを同一の第1のマスク12bを用いて形成したので、実施の形態1に示した効果に加えて、さらにパターニング工程数を削減することができる。
According to the present embodiment, since the
なお、上記各実施の形態では、炭化珪素基板1として、主面の面方位が(0001)面であり、4Hのポリタイプを有すものを用いたが、面方位はこれに限定されず、(000−1)面や(11−20)面などでもよく、これらの面方位においてオフ角を有するものでもよい。また、ポリタイプは3Cや6H等であってもよい。
In each of the above-described embodiments, the
また、n型を第1導電型、p型を第2導電型としてnチャネル炭化珪素MOSFETである炭化珪素半導体装置について説明したが、p型を第1導電型、n型を第2導電型としたpチャネル炭化珪素MOSFETについても同様である。 Further, the silicon carbide semiconductor device which is an n-channel silicon carbide MOSFET in which the n-type is the first conductivity type and the p-type is the second conductivity type has been described, but the p-type is the first conductivity type and the n-type is the second conductivity type. The same applies to the p-channel silicon carbide MOSFET.
また、p型の不純物としてAlを用いて説明したが、これはホウ素(B)やガリウム(Ga)等であってもよい。また、n型の不純物としてNを用いて説明したが、これはヒ素(As)やリン(P)等であってもよい。 Further, although Al is used as the p-type impurity, it may be boron (B), gallium (Ga), or the like. Further, although N has been described as an n-type impurity, this may be arsenic (As), phosphorus (P), or the like.
1 基板
2 ドリフト層
3 ベース層
4 コンタクト層
5 ソース層
9 ソース電極
12、12b 第1のマスク
13 第2のマスク
DESCRIPTION OF
Claims (4)
前記ベース層内の所定の深さ位置に形成された第2導電型のコンタクト層と、
前記ベース層内の表層部に形成され、前記コンタクト層と同一領域に位置するとともに下面が前記コンタクト層の上面に接する第1導電型のソース層と、
前記ドリフト層の表面から前記コンタクト層に達する開口内に形成され、前記ソース層および前記コンタクト層と電気的に接続するソース電極とを備えた炭化珪素半導体装置。 A second conductivity type base layer formed on a surface layer portion of a drift layer made of silicon carbide of the first conductivity type provided on the substrate;
A second conductivity type contact layer formed at a predetermined depth in the base layer;
A source layer of a first conductivity type formed in a surface layer portion in the base layer, located in the same region as the contact layer and having a lower surface in contact with an upper surface of the contact layer;
A silicon carbide semiconductor device comprising: a source electrode formed in an opening reaching the contact layer from a surface of the drift layer, and a source electrode electrically connected to the contact layer.
前記ベース層内の所定の深さ位置に、第2のマスクを介して第2導電型の不純物イオンを注入し、コンタクト層を形成する工程と、
前記ベース層内の表層部において前記コンタクト層と同一領域に位置するとともに下面が前記コンタクト層の上面に隣接する位置に、前記第2のマスクを介して第1導電型の不純物イオンを注入し、ソース層を形成する工程と、
前記ドリフト層の表面からコンタクト層に達する開口を形成し、この開口内に前記ソース層および前記コンタクト層に電気的に接続するソース電極を形成する工程とを備えた炭化珪素半導体装置の製造方法。 Implanting second conductivity type impurity ions into the surface layer portion of the drift layer made of silicon carbide of the first conductivity type provided on the substrate through the first mask to form a base layer;
Implanting impurity ions of the second conductivity type through a second mask at a predetermined depth in the base layer to form a contact layer;
Impurity ions of the first conductivity type are implanted through the second mask into the surface layer portion in the base layer, which is located in the same region as the contact layer and whose lower surface is adjacent to the upper surface of the contact layer, Forming a source layer;
Forming an opening reaching the contact layer from the surface of the drift layer, and forming a source electrode electrically connected to the source layer and the contact layer in the opening.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010253891A JP2012104746A (en) | 2010-11-12 | 2010-11-12 | Silicon carbide semiconductor device and method of manufacturing the same |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010253891A JP2012104746A (en) | 2010-11-12 | 2010-11-12 | Silicon carbide semiconductor device and method of manufacturing the same |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2012104746A true JP2012104746A (en) | 2012-05-31 |
Family
ID=46394777
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010253891A Pending JP2012104746A (en) | 2010-11-12 | 2010-11-12 | Silicon carbide semiconductor device and method of manufacturing the same |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2012104746A (en) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2015029607A1 (en) * | 2013-08-28 | 2015-03-05 | 住友電気工業株式会社 | Silicon carbide semiconductor device and method for manufacturing same |
CN106531787A (en) * | 2015-09-14 | 2017-03-22 | 株式会社东芝 | Semiconductor device and method of manufacturing the same |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006128191A (en) * | 2004-10-26 | 2006-05-18 | Nissan Motor Co Ltd | Semiconductor device and manufacturing method thereof |
JP2010238738A (en) * | 2009-03-30 | 2010-10-21 | Toshiba Corp | Semiconductor device and method for manufacturing the semiconductor device |
WO2011027540A1 (en) * | 2009-09-02 | 2011-03-10 | パナソニック株式会社 | Semiconductor element and method for manufacturing same |
WO2011048800A1 (en) * | 2009-10-23 | 2011-04-28 | パナソニック株式会社 | Semiconductor device and process for production thereof |
-
2010
- 2010-11-12 JP JP2010253891A patent/JP2012104746A/en active Pending
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006128191A (en) * | 2004-10-26 | 2006-05-18 | Nissan Motor Co Ltd | Semiconductor device and manufacturing method thereof |
JP2010238738A (en) * | 2009-03-30 | 2010-10-21 | Toshiba Corp | Semiconductor device and method for manufacturing the semiconductor device |
WO2011027540A1 (en) * | 2009-09-02 | 2011-03-10 | パナソニック株式会社 | Semiconductor element and method for manufacturing same |
WO2011048800A1 (en) * | 2009-10-23 | 2011-04-28 | パナソニック株式会社 | Semiconductor device and process for production thereof |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2015029607A1 (en) * | 2013-08-28 | 2015-03-05 | 住友電気工業株式会社 | Silicon carbide semiconductor device and method for manufacturing same |
US9704957B2 (en) | 2013-08-28 | 2017-07-11 | Sumitomo Electric Industries, Ltd. | Silicon carbide semiconductor device and method of manufacturing the same |
CN106531787A (en) * | 2015-09-14 | 2017-03-22 | 株式会社东芝 | Semiconductor device and method of manufacturing the same |
JP2017059600A (en) * | 2015-09-14 | 2017-03-23 | 株式会社東芝 | Semiconductor device and manufacturing method of the same |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8981385B2 (en) | Silicon carbide semiconductor device | |
JP5525940B2 (en) | Semiconductor device and manufacturing method of semiconductor device | |
JP6855793B2 (en) | Semiconductor device | |
US20150287598A1 (en) | Semiconductor device and method for manufacturing same | |
JP5728954B2 (en) | Method for manufacturing silicon carbide semiconductor device | |
US9601581B2 (en) | Semiconductor device and method for producing the same | |
JP5408248B2 (en) | Silicon carbide semiconductor device and manufacturing method thereof | |
US9893162B2 (en) | Silicon carbide semiconductor device and method of manufacturing silicon carbide semiconductor device | |
JP6256148B2 (en) | Silicon carbide semiconductor device and manufacturing method thereof | |
JP5797266B2 (en) | Silicon carbide semiconductor device and method for manufacturing silicon carbide semiconductor device | |
WO2015045628A1 (en) | Method for manufacturing silicon-carbide semiconductor device | |
JP2015046502A (en) | Silicon carbide semiconductor device and manufacturing method of the same | |
WO2015033740A1 (en) | Silicon carbide semiconductor element and method for manufacturing silicon carbide semiconductor element | |
WO2009104299A1 (en) | Semiconductor device and method for manufacturing semiconductor device | |
JP2011091125A (en) | Silicon carbide semiconductor device and method for manufacturing the same | |
JP5526493B2 (en) | Trench gate type semiconductor device and manufacturing method thereof | |
JP2008004726A (en) | Semiconductor device and manufacturing method therefor | |
JP2019021689A (en) | Method of manufacturing semiconductor device | |
JP2015204409A (en) | Silicon carbide semiconductor device and manufacturing method of the same | |
JP2012104746A (en) | Silicon carbide semiconductor device and method of manufacturing the same | |
JP5309600B2 (en) | Silicon carbide semiconductor device manufacturing method and silicon carbide semiconductor device | |
JP2009212325A (en) | Method of manufacturing silicon carbide semiconductor device | |
JP2013021242A (en) | Semiconductor device manufacturing method | |
JP5233173B2 (en) | Manufacturing method of semiconductor device | |
JP2015115570A (en) | Silicon carbide semiconductor device and method of manufacturing the same |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20121017 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20131226 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140107 |
|
RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20140326 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20140507 |