JP2012104738A - Compound semiconductor device - Google Patents

Compound semiconductor device Download PDF

Info

Publication number
JP2012104738A
JP2012104738A JP2010253708A JP2010253708A JP2012104738A JP 2012104738 A JP2012104738 A JP 2012104738A JP 2010253708 A JP2010253708 A JP 2010253708A JP 2010253708 A JP2010253708 A JP 2010253708A JP 2012104738 A JP2012104738 A JP 2012104738A
Authority
JP
Japan
Prior art keywords
layer
compound semiconductor
planar
semiconductor device
divided
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2010253708A
Other languages
Japanese (ja)
Inventor
Takeshi Meguro
健 目黒
Yoshihiko Moriya
美彦 守谷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Cable Ltd
Original Assignee
Hitachi Cable Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Cable Ltd filed Critical Hitachi Cable Ltd
Priority to JP2010253708A priority Critical patent/JP2012104738A/en
Publication of JP2012104738A publication Critical patent/JP2012104738A/en
Pending legal-status Critical Current

Links

Images

Abstract

PROBLEM TO BE SOLVED: To provide a compound semiconductor device capable of suppressing variation in the characteristics while maintaining high performance of planar dope.SOLUTION: In a compound semiconductor device of an HEMT structure composed of a compound semiconductor, electron supply layers 14, 16, and 18 supplying electrons to a channel layer are formed by planar-doped layers of n-type impurity, and planar-doped layers 15 and 17, which are in the same electron supply layer, are divided into two or more layers.

Description

本発明は、化合物半導体からなる化合物半導体装置に関するものである。   The present invention relates to a compound semiconductor device made of a compound semiconductor.

高電子移動度トランジスタ(HEMT:High Electoron Mobility Transistor)は、低歪で超高速動作が可能であり、主に携帯電話、無線LANなどの受信部のローノイズアンプや送信部のパワーアンプ、送受信を切り替えたり通信方式を切り替えたりするアンテナスイッチに用いられている。   High Electron Mobility Transistor (HEMT) is capable of ultra-high-speed operation with low distortion, mainly switching low-noise amplifiers in receivers such as mobile phones and wireless LANs, power amplifiers in transmitters, and transmission / reception It is used for antenna switches that switch communication methods.

HEMTの構造上の特徴として、従来から使用されている電界効果トランジスタ(FET:Field Effect Transistor)に対しより高速動作ができるように電子を供給する領域(電子供給層)と電子が走行する領域(チャネル層又は電子走行層)を分離した構造となっている。更に、チャネル層と電子供給層は、材料が異なるためバンドギャップ、電子親和力が異なり、これらヘテロ接合界面には伝導帯不連続が生じ、一種の量子井戸が形成される。ここに電子が有効的に閉じこめられ、いわゆる二次元原子ガスが形成される。二次元原子ガスが存在するチャネル側にはイオン化不純物が存在しないため、低温から室温にわたって、より高い移動度を示すことができる。   As a structural feature of the HEMT, an electron supply region (electron supply layer) and a region where electrons travel so as to be able to operate at a higher speed than a field effect transistor (FET) used conventionally. The channel layer or the electron transit layer is separated. Furthermore, since the channel layer and the electron supply layer are made of different materials, they have different band gaps and electron affinities. A conduction band discontinuity occurs at the heterojunction interface, and a kind of quantum well is formed. Here, electrons are effectively confined, and so-called two-dimensional atomic gas is formed. Since there are no ionized impurities on the channel side where the two-dimensional atomic gas exists, higher mobility can be exhibited from low temperature to room temperature.

HEMTの基本構造は、図6に示すように、半絶縁基板1上に、電流リークを防止すると共に歪を緩衝するためのバッファ層2、電子が走行するチャネル層(電子走行層)3、電子を供給する電子供給層4、ショットキー電極と接し耐圧をとるためのショットキー層5、更にその上に電極となる金属との接触抵抗を小さくするためにn型のキャリアを高濃度にドープしたコンタクト層6を順に積層したものである。   As shown in FIG. 6, the basic structure of the HEMT includes a buffer layer 2 for preventing current leakage and buffering strain, a channel layer (electron traveling layer) 3 for traveling electrons, and an electron on a semi-insulating substrate 1. The electron supply layer 4 for supplying the Schottky electrode, the Schottky layer 5 for contacting the Schottky electrode to obtain a withstand voltage, and the n-type carriers are doped at a high concentration in order to reduce the contact resistance with the metal serving as the electrode on the Schottky layer The contact layer 6 is laminated in order.

もう少し具体的に記すと、以下の構造を主な例としてあげることができる。   To be more specific, the following structure can be given as a main example.

バッファ層2は、ノンドープのGaAs層とAlxGa(1-x)As層(但し0<x<1)を交互にそれぞれ数nm〜数十nm積層してなる。チャネル層3は、InxGa(1-x)As層(但し0<x<1)からなる。但し、InGaAs層はGaAsに格子整合が不可であるため格子緩和が発生しない程度の組成、膜厚が用いられる。電子供給層4は、高濃度のn型AlxGa(1-x)As層(但し0<x<1)を数十nm、若しくはSiプレーナドープ層が積層されてなり、ショットキー層5は、ノンドープ若しくは低濃度のn型AlxGa(1-x)As層(但し0<x<1)を数十nm積層してなる。コンタクト層6としては、高濃度にSiをドーパントしたn型GaAs層若しくは、近年ではより接触抵抗を下げるためにTe又はSeをドーパントしたn型InxGa(1-x)As層(但し0<x<1)を用いることもある。 The buffer layer 2 is formed by alternately laminating a non-doped GaAs layer and an Al x Ga (1-x) As layer (where 0 <x <1) by several nm to several tens of nm. The channel layer 3 is composed of an In x Ga (1-x) As layer (where 0 <x <1). However, since the InGaAs layer cannot be lattice-matched with GaAs, a composition and a film thickness that do not cause lattice relaxation are used. The electron supply layer 4 includes a high-concentration n-type Al x Ga (1-x) As layer (where 0 <x <1) of several tens of nm, or a Si planar doped layer, and the Schottky layer 5 A non-doped or low-concentration n-type Al x Ga (1-x) As layer (where 0 <x <1) is laminated by several tens of nm. As the contact layer 6, an n-type GaAs layer doped with Si at a high concentration, or an n-type In x Ga (1-x) As layer doped with Te or Se to lower the contact resistance in recent years (where 0 < x <1) may be used.

このような薄膜多層構造は、有機金属気相成長法(MOVPE:Metal Organic Vapor Phase Epitaxy、MOCVD:Metal Organic Chemical Vapor Deposition)や分子線成長法(MBE:Metal Beam Epitaxy)などの方法により形成することができる。   Such a thin-film multilayer structure is formed by metal organic vapor phase epitaxy (MOVPE: Metal Organic Vapor Epitaxy, MOCVD: Metal Organic Chemical Vapor Deposition) or molecular beam epitaxy (MBE). Can do.

有機金属気相成長法は、固体或いは液状の有機金属原料をガス化して供給し、昇温した基板上で熱分解、化学反応させて、その上に薄膜結晶をエピタキシャル成長させる方法である。分子線成長法は、超真空中で結晶の構成元素をそれぞれ別々のルツボから蒸発させ、分子線の形で昇温させた基板上に供給し、その上に薄膜結晶をエピタキシャル成長させる方法である。   The metalorganic vapor phase epitaxy method is a method in which a solid or liquid organometallic raw material is gasified and supplied, thermally decomposed and chemically reacted on a heated substrate, and a thin film crystal is epitaxially grown thereon. The molecular beam growth method is a method in which constituent elements of a crystal are evaporated from individual crucibles in an ultra vacuum, supplied onto a substrate heated in the form of a molecular beam, and a thin film crystal is epitaxially grown thereon.

特開平8−316461号公報JP-A-8-316461

前述の電子供給層として、均一ドープ構造に替えてプレーナ構造を用いると、均一ドープ構造と同じスレッショルド電圧(Vth)に揃えても、実効的にショットキー層(ゲート電極から電子供給層までの距離)を厚くすることができ、デバイス特性として重要なゲート耐圧が向上し、またゲートソース間のキャパシタンスを下げられることから最大遮断周波数(Ft)、最大発振周波数(Fmax)や最小雑音指数(NFmin)が改善される。   When the planar structure is used instead of the uniform doped structure as the above-described electron supply layer, the Schottky layer (distance from the gate electrode to the electron supply layer is effectively obtained even when the same threshold voltage (Vth) as the uniform doped structure is used. ) Can be made thicker, the gate breakdown voltage, which is important as a device characteristic, is improved, and the capacitance between the gate and the source can be lowered, so that the maximum cutoff frequency (Ft), maximum oscillation frequency (Fmax), and minimum noise figure (NFmin) Is improved.

しかしながら、たゆまない特性向上を日々要求されており、更なる改善を果たすためには、飽和電流(Idss)の増大やオン抵抗の低減が重要になってきた。この改善には、電子移動度の向上やプレーナドープ量の増加が必要になる。   However, continuous improvement in characteristics is required every day, and in order to achieve further improvements, it has become important to increase the saturation current (Idss) and reduce the on-resistance. This improvement requires an increase in electron mobility and an increase in the amount of planar doping.

電子移動度の向上は、主にオン抵抗の低減につながるが、現時点ではアンドープバルク結晶中の移動度に近づいてきており、物理的な限界が見えてきている。   Improvement of electron mobility mainly leads to reduction of on-resistance, but at the present time, it is approaching the mobility in undoped bulk crystals, and physical limitations are visible.

一方、プレーナドープ量の増大は、比較的簡単に行うことができるが、問題点としては、ドープ量を上げすぎると、デバイス動作中の電界や熱によりドーパントの拡散が起こり、特性変動や信頼性低下などの問題を引き起こしていた。   On the other hand, the planar doping amount can be increased relatively easily, but the problem is that if the doping amount is increased too much, dopant diffusion occurs due to the electric field and heat during device operation, resulting in characteristic fluctuations and reliability. It was causing problems such as decline.

そこで、本発明の目的は、プレーナドープの高性能性を保持したまま特性変動を抑制できる化合物半導体装置を提供することにある。   Therefore, an object of the present invention is to provide a compound semiconductor device capable of suppressing characteristic fluctuations while maintaining the high performance of the planar dope.

この目的を達成するために創案された本発明は、化合物半導体からなるHEMT構造の化合物半導体装置において、チャネル層へ電子を供給する電子供給層が、n型不純物のプレーナドープ層で形成されており、同一の電子供給層におけるプレーナドープ層が2分割以上に分割されている化合物半導体装置である。   The present invention created to achieve this object is a compound semiconductor device having a HEMT structure made of a compound semiconductor, wherein an electron supply layer for supplying electrons to the channel layer is formed of a planar doped layer of an n-type impurity. A compound semiconductor device in which the planar doped layer in the same electron supply layer is divided into two or more.

前記n型不純物がSiであると良い。   The n-type impurity is preferably Si.

分割されたプレーナドープ層1層あたりのドナー濃度が1.5E+12cm-2以下であると良い。 The donor concentration per divided planar doped layer is preferably 1.5E + 12 cm −2 or less.

分割されたプレーナドープ層1層あたりのドナー濃度が1E+12cm-2以下であっても良い。 The donor concentration per divided planar doped layer may be 1E + 12 cm −2 or less.

同一の電子供給層におけるプレーナドープ層が4分割以下に分割されていると良い。   The planar doped layer in the same electron supply layer is preferably divided into four or less.

同一の電子供給層におけるプレーナドープ層が2分割に分割されていても良い。   The planar doped layer in the same electron supply layer may be divided into two.

2分割以上に分割されたプレーナドープ層のうち最も離れたプレーナドープ層間の距離が5分子層以下であると良い。   Of the planar doped layers divided into two or more parts, the distance between the farthest planar doped layers is preferably 5 molecular layers or less.

2分割に分割されたプレーナドープ層間の距離が2分子層以下であると良い。   The distance between the planar dope layers divided into two is preferably not more than two molecular layers.

2分割に分割されたプレーナドープ層間の距離が1分子層以下であっても良い。   The distance between the planar dope layers divided into two may be one molecular layer or less.

本発明によれば、プレーナドープの高性能性を保持したまま特性変動を抑制できる。   According to the present invention, characteristic variation can be suppressed while maintaining the high performance of the planar dope.

プレーナドープ量と移動度の規格化値との関係を示す図である。It is a figure which shows the relationship between the planar dope amount and the normalized value of mobility. プレーナドープ層の分割数と周波数の関係を示す図である。It is a figure which shows the relationship between the division | segmentation number of a planar dope layer, and a frequency. プレーナドープ層間の距離と周波数の関係を示す図である。It is a figure which shows the relationship between the distance between planar dope layers, and a frequency. 本発明を適用した化合物半導体装置の一例を示す図である。It is a figure which shows an example of the compound semiconductor device to which this invention is applied. 本発明を適用した化合物半導体装置の一例を示す図である。It is a figure which shows an example of the compound semiconductor device to which this invention is applied. HEMTの基本構造を説明する図である。It is a figure explaining the basic structure of HEMT.

以下、本発明の好適な実施の形態を添付図面にしたがって説明する。   Preferred embodiments of the present invention will be described below with reference to the accompanying drawings.

前述の高濃度にプレーナドープすると起こる問題は、図1に示すように、ドープ量が1E+12cm-2を超えたところから現象が現れ始め、1.5E+12cm-2を超えたあたりから顕著になる。なお、図1では、デバイス動作後の移動度値を動作前の移動度値で割った値を規格値として用いている。 As shown in FIG. 1, the problem that occurs when the planar doping is performed at a high concentration described above starts to appear when the doping amount exceeds 1E + 12 cm −2 , and becomes prominent when the doping amount exceeds 1.5E + 12 cm −2 . In FIG. 1, a value obtained by dividing the mobility value after device operation by the mobility value before operation is used as the standard value.

本発明者らが鋭意検討を重ねた結果、SIMS(Secondary Ion Mass Spectrometry)などの分析から、どうやら同一面にある密度以上のドナーが集まると、ちょっとしたエネルギーを与えるだけで異常拡散が起こることが分かった。   As a result of repeated investigations by the present inventors, it has been found from analysis such as SIMS (Secondary Ion Mass Spectrometry) that if an donor with a density higher than the same level is gathered, anomalous diffusion occurs only by giving a little energy. It was.

解決の方法としては、プレーナドープ量を異常拡散が起こらない濃度にまで下げることが考えられるが、それだと十分に電子を供給できなくなる。そこで本発明者らは、この問題を解決すべく、更に検討を重ね、プレーナドープ層を同一の電子供給層内で複数に分割してやり、各層の濃度を異常拡散が起こらない濃度に抑えてやることで、電子の供給と異常拡散の抑止とを両立したプレーナドープ層を持つ電子供給層を提供することが可能になることを突き止めた。   As a solution, it is conceivable to reduce the amount of planar dope to a concentration at which abnormal diffusion does not occur. However, sufficient electrons cannot be supplied. In order to solve this problem, the inventors of the present invention have further studied and divided the planar doped layer into a plurality of parts in the same electron supply layer so as to suppress the concentration of each layer to a concentration at which abnormal diffusion does not occur. Thus, it has been found that it is possible to provide an electron supply layer having a planar doped layer in which both the supply of electrons and the suppression of abnormal diffusion are compatible.

即ち、本発明者らが提案する化合物半導体装置は、化合物半導体からなるHEMT構造の化合物半導体装置において、チャネル層へ電子を供給する電子供給層が、n型不純物のプレーナドープ層で形成されており、同一の電子供給層におけるプレーナドープ層が2分割以上に分割されているものである。これにより、特性向上に必要なプレーナドープ量の増量をドナーの異常拡散することなしに達成することができる。   That is, in the compound semiconductor device proposed by the present inventors, in the compound semiconductor device having a HEMT structure made of a compound semiconductor, the electron supply layer for supplying electrons to the channel layer is formed of a planar doped layer of n-type impurities. The planar doped layer in the same electron supply layer is divided into two or more parts. Thereby, an increase in the amount of planar dope necessary for improving the characteristics can be achieved without abnormal diffusion of the donor.

ここで、化合物半導体としては、ガリウム砒素(GaAs)、アルミニウムガリウム砒素(AlGaAs)、インジウムガリウム砒素(InGaAs)、インジウムガリウム砒素リン(InGaAsP)、インジウムアルミニウム砒素リン(InAlAsP)、インジウムアルミニウムガリウム砒素リン(InAlGaAsP)のいずれか複数若しくは全てを含むものを用いることができ、一般的にGaAs系と呼ばれるGaAs基板に格子整合若しくは擬似的に格子整合した材質を用いたHEMTにおいて本発明の効果が得られる。   Here, as the compound semiconductor, gallium arsenide (GaAs), aluminum gallium arsenide (AlGaAs), indium gallium arsenide (InGaAs), indium gallium arsenide phosphorus (InGaAsP), indium aluminum arsenic phosphorus (InAlAsP), indium aluminum gallium arsenide phosphorus ( InAlGaAsP) can be used which includes any or all of them, and the effect of the present invention can be obtained in a HEMT using a material that is lattice-matched or pseudo-lattice-matched to a GaAs substrate generally called a GaAs system.

また、化合物半導体としては、インジウムリン(InP)、インジウムガリウム砒素(InGaAs)、インジウムアルミニウム砒素(InAlAs)、インジウムアルミニウムガリウム砒素(InAlGaAs)、インジウムガリウム砒素リン(InGaAsP)、インジウムアルミニウム砒素リン(InAlAsP)、インジウムアルミニウムガリウム砒素リン(InAlGaAsP)のいずれか複数若しくは全てを含むものを用いることができ、一般的にInP系と呼ばれるInP基板に格子整合若しくは擬似的に格子整合した材質を用いたHEMTにおいて本発明の効果が得られる。   As compound semiconductors, indium phosphide (InP), indium gallium arsenide (InGaAs), indium aluminum arsenide (InAlAs), indium aluminum gallium arsenide (InAlGaAs), indium gallium arsenide phosphorus (InGaAsP), indium aluminum arsenic phosphorus (InAlAsP) Indium oxide gallium arsenide phosphide (InAlGaAsP), which includes any or all of them, can be used in a HEMT using a material that is lattice-matched or pseudo-lattice-matched to an InP substrate generally called an InP system. The effects of the invention can be obtained.

プレーナドープ層のn型不純物としては、シリコン(Si)、スズ(Sn)、イオウ(S)、セレン(Se)、テルル(Te)のいずれか若しくは複数を用いることができるが、特に通常拡散しにくいSiを用いた場合は、その効果が大きい。逆にSn、S、Se、Teでは、元々拡散しやすいので、Siに比べれば、効果が大きく劣る。   As the n-type impurity in the planar doped layer, one or more of silicon (Si), tin (Sn), sulfur (S), selenium (Se), and tellurium (Te) can be used. When Si, which is difficult, is used, the effect is great. On the other hand, Sn, S, Se, and Te are originally easily diffused, so the effect is greatly inferior compared to Si.

図1に示したように、プレーナドープ量が増えるに従い、動作後の移動度が低下するので、同一の電子供給層内で分割したプレーナドープ層1層あたりのドナー濃度が1.5E+12cm-2以下であることが好ましい。このドナー濃度であれば効果を見出すことができるが、理想としては、デバイス動作を行っても移動度が変化しないことが望ましいので、分割されたプレーナドープ層1層あたりのドナー濃度が1E+12cm-2以下であることがより好ましい。ここまでドナー濃度を下げると、評価条件によるが、ほとんど特性変動が見られなくなる。 As shown in FIG. 1, since the mobility after operation decreases as the planar doping amount increases, the donor concentration per planar doped layer divided in the same electron supply layer is 1.5E + 12 cm −2 or less. It is preferable that Although the effect can be found with this donor concentration, ideally, it is desirable that the mobility does not change even when the device operation is performed, so the donor concentration per one divided planar doped layer is 1E + 12 cm −2. The following is more preferable. If the donor concentration is lowered so far, depending on the evaluation conditions, characteristic fluctuations are hardly seen.

また、同一の電子供給層におけるプレーナドープ層の分割数を限定することにより、より大きな効果を得ることができる。実際には、図2に示すように、プレーナドープ層の分割数が増えるにつれて均一ドープ構造の特性に近づくと共に最大遮断周波数(Ft)が低くなり、分割数を4より多くすると均一ドープ層との差が見えなくなり効果がない。また、好ましくは、よほど多くの電子供給を要求されなければ、通常の使用範囲においては、プレーナドープ層の分割数を2にすると、大きな効果が得られる。   Further, a larger effect can be obtained by limiting the number of divisions of the planar doped layer in the same electron supply layer. In practice, as shown in FIG. 2, as the number of divisions of the planar doped layer is increased, the characteristics of the uniform doped structure are approached and the maximum cutoff frequency (Ft) is lowered. The difference is invisible and ineffective. Preferably, unless a large amount of electron supply is required, a large effect can be obtained by setting the number of divisions of the planar doped layer to 2 in the normal use range.

さらに、図3に示すように、同一の電子供給層内の分割されて両端にある(分割されたプレーナドープ層のうち最も離れた)プレーナドープ層間の距離が広がるにつれて均一ドープ構造の特性に近づくと共に最大遮断周波数(Ft)が低くなり、プレーナドープ層間の距離を5分子層(ML)以下にしないと、十分に電子を供給できなくなり、均一ドープ構造と特性差がなくなる。当然ながら更に広げすぎると、均一ドープ構造より特性が悪化してしまう。なお、プレーナドープ層の分割数を2とした場合には、同一の電子供給層内の分割されて両端にあるプレーナドープ層間の距離を5分子層以下から更に2分子層以下、より好ましくは1分子層以下(分割を前提にするので最小分割の単位は1分子層まで)に限定すると、より大きい効果を得られる。   Further, as shown in FIG. 3, the characteristics of the uniform doped structure are approached as the distance between the planar doped layers (the farthest among the divided planar doped layers) at both ends divided in the same electron supply layer increases. At the same time, the maximum cutoff frequency (Ft) becomes low, and unless the distance between the planar dope layers is 5 molecular layers (ML) or less, electrons cannot be supplied sufficiently, and there is no difference in characteristics from the uniform dope structure. Of course, if it is further expanded, the characteristics will be worse than those of the uniformly doped structure. Note that when the number of divisions of the planar doped layer is 2, the distance between the planar doped layers at both ends divided in the same electron supply layer is from 5 molecular layers or less to 2 molecular layers or less, more preferably 1 If it is limited to a molecular layer or less (because division is assumed, the minimum division unit is up to one molecular layer), a greater effect can be obtained.

以下に、本発明を適用した化合物半導体装置の具体例を説明する。   Specific examples of the compound semiconductor device to which the present invention is applied will be described below.

図4は、GaAs基板上に成長させた化合物半導体装置の断面構造を示す図である。   FIG. 4 is a diagram showing a cross-sectional structure of a compound semiconductor device grown on a GaAs substrate.

この化合物半導体装置は、半絶縁性のGaAs基板11上に、アンドープGaAsからなるバッファ層12、アンドープInxGa(1-x)As(0<x<1)からなるチャネル層13、アンドープAlxGa(1-x)As(0<x<1)からなるスペーサ層14、n型不純物のプレーナドープ層15、アンドープAlxGa(1-x)As(0<x<1)からなるスペーサ層16、n型不純物のプレーナドープ層17、アンドープAlxGa(1-x)As(0<x<1)からなるショットキー層18、n型の高濃度GaAsからなるコンタクト層19を順次積層してなる。 This compound semiconductor device includes a semi-insulating GaAs substrate 11, a buffer layer 12 made of undoped GaAs, a channel layer 13 made of undoped In x Ga (1-x) As (0 <x <1), an undoped Al x. Spacer layer 14 made of Ga (1-x) As (0 <x <1), n-type impurity planar doped layer 15, spacer layer made of undoped Al x Ga (1-x) As (0 <x <1) 16, a planar doped layer 17 of n-type impurity, a Schottky layer 18 made of undoped Al x Ga (1-x) As (0 <x <1), and a contact layer 19 made of n-type high-concentration GaAs are sequentially laminated. It becomes.

プレーナドープ層は、n型不純物のプレーナドープ層15と17の間にスペーサ層16を挿入した2分割構成とする。n型不純物のプレーナドープ層15、17は、Siを適用し、ドナー濃度を1E+12cm-2とする。コンタクト層19の不純物ドーパントにもSi不純物を適用する。スペーサ層16の膜厚は1分子層とする。 The planar doped layer has a two-part structure in which a spacer layer 16 is inserted between the planar doped layers 15 and 17 of n-type impurities. Si is applied to the n-type impurity planar doped layers 15 and 17, and the donor concentration is set to 1E + 12 cm −2 . Si impurities are also applied to the impurity dopant of the contact layer 19. The film thickness of the spacer layer 16 is a single molecular layer.

図5は、InP基板上に成長させた化合物半導体装置の断面構造を示す図である。   FIG. 5 is a diagram showing a cross-sectional structure of a compound semiconductor device grown on an InP substrate.

この化合物半導体装置は、半絶縁性のInP基板21上に、アンドープInxAl(1-x)As(0<x<1)からなるバッファ層22、アンドープInxGa(1-x)As(0<x<1)からなるチャネル層23、アンドープInxAl(1-x)As(0<x<1)からなるスペーサ層24、n型不純物のプレーナドープ層25、アンドープInxAl(1-x)As(0<x<1)からなるスペーサ層26、n型不純物のプレーナドープ層27、アンドープInxAl(1-x)As(0<x<1)からなるバリア層28、n型InxGa(1-x)As(0<x<1)からなるコンタクト層29を順次積層してなる。 This compound semiconductor device includes a semi-insulating InP substrate 21, a buffer layer 22 made of undoped In x Al (1-x) As (0 <x <1), an undoped In x Ga (1-x) As ( A channel layer 23 made of 0 <x <1), a spacer layer 24 made of undoped In x Al (1-x) As (0 <x <1), an n-type impurity planar doped layer 25, an undoped In x Al (1 -x) Spacer layer 26 made of As (0 <x <1), planar doped layer 27 of n-type impurity, barrier layer 28 made of undoped In x Al (1-x) As (0 <x <1), n A contact layer 29 made of type In x Ga (1-x) As (0 <x <1) is sequentially laminated.

プレーナドープ層は、n型不純物のプレーナドープ層25と27の間にスペーサ層26を挿入した2分割構成とする。n型不純物のプレーナドープ層25、27は、Siを適用し、ドナー濃度を1E+12cm-2とする。コンタクト層29の不純物ドーパントにもSi不純物を適用する。スペーサ層26の膜厚は1分子層とする。 The planar doped layer has a two-part structure in which a spacer layer 26 is inserted between the planar doped layers 25 and 27 of n-type impurities. Si is applied to the n-type impurity planar doped layers 25 and 27 and the donor concentration is set to 1E + 12 cm −2 . Si impurities are also applied to the impurity dopant of the contact layer 29. The thickness of the spacer layer 26 is a single molecular layer.

このような構成の化合物半導体装置によれば、化合物半導体からなるHEMT構造において、電子供給層にプレーナドープ層を用い、特性向上のためにプレーナドープ量をある量以上に増量したときに起こる特性変動の問題を、非常に微小な領域でプレーナドープ層を分割することにより、プレーナドープの高性能性を保持したまま特性変動を抑制できる。   According to the compound semiconductor device having such a configuration, in a HEMT structure made of a compound semiconductor, a characteristic change that occurs when a planar dope layer is used as an electron supply layer and the planar dope amount is increased to a certain amount or more to improve characteristics. By dividing the planar doped layer in a very small area, it is possible to suppress the characteristic fluctuation while maintaining the high performance of the planar doping.

また、本発明の化合物半導体装置によれば、従来と同じ性能でよければ、特性向上分で素子を小型化することができる。そのため、スマートフォンなど、多機能でありながら容積が限定されてしまうような高性能な携帯端末において、非常に有利となる。   In addition, according to the compound semiconductor device of the present invention, if the same performance as the conventional one is sufficient, the element can be reduced in size by improving the characteristics. Therefore, it is very advantageous in a high-performance portable terminal such as a smartphone that has a multi-function but has a limited volume.

11 GaAs基板
12 バッファ層
13 チャネル層
14 スペーサ層
15 プレーナドープ層
16 スペーサ層
17 プレーナドープ層
18 ショットキー層
19 コンタクト層
11 GaAs substrate 12 buffer layer 13 channel layer 14 spacer layer 15 planar doped layer 16 spacer layer 17 planar doped layer 18 Schottky layer 19 contact layer

Claims (9)

化合物半導体からなるHEMT構造の化合物半導体装置において、
チャネル層へ電子を供給する電子供給層が、n型不純物のプレーナドープ層で形成されており、同一の電子供給層におけるプレーナドープ層が2分割以上に分割されていることを特徴とする化合物半導体装置。
In a compound semiconductor device having a HEMT structure made of a compound semiconductor,
An electron supply layer for supplying electrons to a channel layer is formed of a planar doped layer of n-type impurities, and the planar doped layer in the same electron supply layer is divided into two or more parts. apparatus.
前記n型不純物がSiである請求項1に記載の化合物半導体装置。   The compound semiconductor device according to claim 1, wherein the n-type impurity is Si. 分割されたプレーナドープ層1層あたりのドナー濃度が1.5E+12cm-2以下である請求項1又は2に記載の化合物半導体装置。 3. The compound semiconductor device according to claim 1, wherein a donor concentration per one divided planar doped layer is 1.5E + 12 cm −2 or less. 分割されたプレーナドープ層1層あたりのドナー濃度が1E+12cm-2以下である請求項1又は2に記載の化合物半導体装置。 3. The compound semiconductor device according to claim 1, wherein a donor concentration per one divided planar doped layer is 1E + 12 cm −2 or less. 同一の電子供給層におけるプレーナドープ層が4分割以下に分割されている請求項1〜4のいずれかに記載の化合物半導体装置。   The compound semiconductor device according to claim 1, wherein the planar doped layer in the same electron supply layer is divided into four or less. 同一の電子供給層におけるプレーナドープ層が2分割に分割されている請求項1〜4のいずれかに記載の化合物半導体装置。   The compound semiconductor device according to claim 1, wherein the planar doped layer in the same electron supply layer is divided into two parts. 分割されたプレーナドープ層のうち最も離れたプレーナドープ層間の距離が5分子層以下である請求項1〜6のいずれかに記載の化合物半導体装置。   The compound semiconductor device according to any one of claims 1 to 6, wherein a distance between the most distant planar doped layers among the divided planar doped layers is 5 molecular layers or less. 分割されたプレーナドープ層間の距離が2分子層以下である請求項6に記載の化合物半導体装置。   The compound semiconductor device according to claim 6, wherein a distance between the divided planar dope layers is two molecular layers or less. 分割されたプレーナドープ層間の距離が1分子層以下である請求項6に記載の化合物半導体装置。   The compound semiconductor device according to claim 6, wherein a distance between the divided planar dope layers is one molecular layer or less.
JP2010253708A 2010-11-12 2010-11-12 Compound semiconductor device Pending JP2012104738A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2010253708A JP2012104738A (en) 2010-11-12 2010-11-12 Compound semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010253708A JP2012104738A (en) 2010-11-12 2010-11-12 Compound semiconductor device

Publications (1)

Publication Number Publication Date
JP2012104738A true JP2012104738A (en) 2012-05-31

Family

ID=46394770

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010253708A Pending JP2012104738A (en) 2010-11-12 2010-11-12 Compound semiconductor device

Country Status (1)

Country Link
JP (1) JP2012104738A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPWO2015025349A1 (en) * 2013-08-19 2017-03-02 富士通株式会社 Field effect compound semiconductor device

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPWO2015025349A1 (en) * 2013-08-19 2017-03-02 富士通株式会社 Field effect compound semiconductor device

Similar Documents

Publication Publication Date Title
EP3284107B1 (en) Iii-nitride transistor with trench gate
US9082749B2 (en) Semiconductor device and method of manufacturing the semiconductor device
WO2012029292A1 (en) Semiconductor substrate, insulated gate field effect transistor, and method for manufacturing semiconductor substrate
US8441037B2 (en) Semiconductor device having a thin film stacked structure
US9202905B1 (en) Digital alloy layer in a III-nitrade based heterojunction field effect transistor
US5847414A (en) Semiconductor device having a hetero-junction between SiC and a Group 3B-nitride
US9786743B2 (en) Semiconductor device with electron supply layer
JP2013021024A (en) Transistor element
JP2013187345A (en) Compound semiconductor epitaxial wafer and compound semiconductor device
JP2012104738A (en) Compound semiconductor device
EP3405979A1 (en) Semiconductor device, electronic part, electronic apparatus, and method for fabricating semiconductor device
JP5875296B2 (en) Semiconductor substrate and insulated gate field effect transistor
CN204289458U (en) A kind of GaAs based pseudomorphic high electron mobility transistor material structure suppressing back-gate effect
JP3158467B2 (en) InAlAs / InGaAs heterojunction structure field effect transistor
JP2004342742A (en) Semiconductor device for communication apparatus
JP2004342743A (en) Semiconductor device for communication apparatus
US9564525B2 (en) Compound semiconductor device
JP2006114659A (en) Field effect transistor
Yu et al. Improved step-graded-channel heterostructure field-effect transistor
CN117894831A (en) Nitrogen polar gallium nitride high electron mobility transistor and preparation method thereof
JP2012054404A (en) Group iii-v compound semiconductor epitaxial wafer, and method of manufacturing the same
JP2012069767A (en) Group iii-v compound semiconductor epitaxial wafer and manufacturing method thereof
JP2004311492A (en) Heterojunction field effect transistor
JPH0684960A (en) Field effect transistor
JP2004221364A (en) Epitaxial wafer for high-speed electron mobility transistor