JP2012103073A - Electric energy measurement device and calibration method of watt-hour meter using the same - Google Patents

Electric energy measurement device and calibration method of watt-hour meter using the same Download PDF

Info

Publication number
JP2012103073A
JP2012103073A JP2010250980A JP2010250980A JP2012103073A JP 2012103073 A JP2012103073 A JP 2012103073A JP 2010250980 A JP2010250980 A JP 2010250980A JP 2010250980 A JP2010250980 A JP 2010250980A JP 2012103073 A JP2012103073 A JP 2012103073A
Authority
JP
Japan
Prior art keywords
watt
frequency
data
registers
hour meter
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2010250980A
Other languages
Japanese (ja)
Other versions
JP5554686B2 (en
Inventor
Hisashi Iwase
久 岩瀬
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Yokogawa Electric Corp
Yokogawa Meters and Instruments Corp
Original Assignee
Yokogawa Electric Corp
Yokogawa Meters and Instruments Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Yokogawa Electric Corp, Yokogawa Meters and Instruments Corp filed Critical Yokogawa Electric Corp
Priority to JP2010250980A priority Critical patent/JP5554686B2/en
Publication of JP2012103073A publication Critical patent/JP2012103073A/en
Application granted granted Critical
Publication of JP5554686B2 publication Critical patent/JP5554686B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Abstract

PROBLEM TO BE SOLVED: To provide an electric energy measurement device which can reduce a frequency error of pulse output to an electric energy measurement value without raising a frequency of a clock and a calibration method of a watt-hour meter using the same.SOLUTION: In an electric energy measurement device which outputs a pulse having a frequency proportional to an electric energy measurement value, there is provided the electric energy measurement device provided with: a counter which outputs the pulse having a predetermined bit length and the frequency; a plurality of registers in which the bit length of data for setting the frequency to the bit length of the counter is extended and which are provided according to the number of pieces of the extended bit length; a register control circuit in which data for the bit length of the counter is taken out from a high order of the data for setting the frequency to be set in the plurality of registers, and which adds 1 for registers for a numerical value of the extended bit length from a low order of the data for setting the frequency among the plurality of registers; and a selector which selectively inputs data on the plurality of registers as the data on the counter, and a calibration method of the watt-hour meter using the same.

Description

本発明は、電力量測定装置およびこれを用いた電力量計の校正方法に関し、詳しくは、被測定電力量計の校正や検定に用いる電力量測定装置の精度の改善に関する。   The present invention relates to a watt-hour measuring device and a method for calibrating a watt-hour meter using the watt-hour measuring device, and more particularly to improvement in accuracy of a watt-hour measuring device used for calibration and verification of a watt-hour meter to be measured.

電力量計(積算電力量計)は、測定対象とする電路系統で使用した電力量を測定するための計器であり、その測定結果に基づいて、電気料金の支払いやエネルギー管理が行われている。   The watt-hour meter (integrated watt-hour meter) is a meter for measuring the amount of power used in the circuit system to be measured, and based on the measurement results, payment of electricity charges and energy management are performed. .

一般家庭用の電力量計としては交流電力の有効電力を計測するだけの機能を持つ誘導形電力量計が主流であり、業務用施設ではデジタル化された静止形電力量計が多く用いられている。   In general, inductive energy meters that have a function to measure the active power of AC power are the mainstream as watt-hour meters for general households, and digitized static energy meters are often used in commercial facilities. Yes.

誘導形電力量計は、アラゴの円盤の回転を利用したものであり、電気の流れによって回転する円盤の回転数に基づいて電力を積算し、数値化するように構成されている。   The inductive watt hour meter utilizes the rotation of an Arago disk, and is configured to integrate and digitize electric power based on the number of rotations of the disk that rotates by the flow of electricity.

ところで、一般の各家庭に設置されている電力量計は、電力会社に対する電気料金の支払根拠として使用されることから、計量法に基づいて基準適合検査・検定に合格した有効期限内のものが用いられる。   By the way, watt-hour meters installed in general households are used as the basis for payment of electricity charges to electric power companies. Used.

このような誘導形電力量計の検定にあたっては、基準となる電力信号を被測定電力量計と検定用に校正されたマスタ電力量計に並列に入力し、被測定電力量計が所定回数回転する時間内に出力されるパルス数と、同一時間内にマスタ電力量計から出力されるパルス数とを比較照合することが行われる。   When inspecting such an inductive watt-hour meter, a reference power signal is input in parallel to the measured watt-hour meter and the master watt-hour meter calibrated for verification, and the measured watt-hour meter rotates a predetermined number of times. The number of pulses output within the same time is compared with the number of pulses output from the master watt hour meter within the same time.

図4は、従来のマスタ電力量計の一例を示すブロック図である。図4において、電圧入力部10は、入力電圧を分圧する分圧回路を構成する抵抗11と12の直列回路と、分圧回路の出力電圧を正規化するアンプ13と、正規化されたアンプ13の出力信号をデジタル信号に変換するA/D変換器14と、A/D変換器14の出力データを直流的に絶縁してDSP(Digital Signal Processor)30の一方の入力端子に入力する絶縁素子15とで構成されている。   FIG. 4 is a block diagram showing an example of a conventional master watt-hour meter. In FIG. 4, the voltage input unit 10 includes a series circuit of resistors 11 and 12 constituting a voltage dividing circuit that divides an input voltage, an amplifier 13 that normalizes the output voltage of the voltage dividing circuit, and a normalized amplifier 13. A / D converter 14 that converts the output signal of the signal into a digital signal, and an isolation element that galvanically isolates the output data of the A / D converter 14 and inputs it to one input terminal of a DSP (Digital Signal Processor) 30 15.

電流入力部20は、入力電流を分流する分流回路を構成する抵抗21と、分流回路の分流出力を正規化するアンプ22と、正規化されたアンプ22の出力信号をデジタル信号に変換するA/D変換器23と、A/D変換器23の出力データを直流的に絶縁してDSP30の他方の入力端子に入力する絶縁素子24とで構成されている。   The current input unit 20 includes a resistor 21 that forms a shunt circuit that shunts an input current, an amplifier 22 that normalizes the shunt output of the shunt circuit, and an A / A that converts the output signal of the normalized amplifier 22 into a digital signal. The D converter 23 and the insulating element 24 that galvanically isolates the output data of the A / D converter 23 and inputs the data to the other input terminal of the DSP 30.

DSP30は演算部を構成するものであり、A/D変換器14の出力に基づいて電圧値の瞬時値を演算する電圧演算機能、A/D変換器23の出力に基づいて電流値の瞬時値を演算する電流演算機能、これらA/D変換器14および23の出力に基づいて電力値の瞬時値を演算する電力演算機能などを備えている。なお、これらの演算は、リアルタイムで行われる。   The DSP 30 constitutes a calculation unit, a voltage calculation function for calculating an instantaneous value of the voltage value based on the output of the A / D converter 14, and an instantaneous value of the current value based on the output of the A / D converter 23. And a power calculation function for calculating an instantaneous value of the power value based on the outputs of the A / D converters 14 and 23. Note that these calculations are performed in real time.

CPU40は、DSP30で演算された電力値とクロック回路70から出力されるクロック周波数に基づき、カウンタ60から出力されるパルスの周波数を計算し、その計算結果をレジスタ50に設定入力する。   The CPU 40 calculates the frequency of the pulse output from the counter 60 based on the power value calculated by the DSP 30 and the clock frequency output from the clock circuit 70, and inputs the calculation result to the register 50.

たとえば、電力量測定値とカウンタ60から出力されるパルスの周波数の関係を5Hz/Wとし、クロックの周波数を66MHzとし、電力量測定値をP(W)とすると、レジスタ50の設定値PFREGは、式(1)のように計算される。
PFREG=66000000/(5*P) (1)
For example, if the relationship between the measured electric energy and the frequency of the pulse output from the counter 60 is 5 Hz / W, the clock frequency is 66 MHz, and the measured electric energy is P (W), the set value PFREG of the register 50 is , Is calculated as in equation (1).
PFREG = 66000000 / (5 * P) (1)

カウンタ60は、クロック回路70からクロックが入力されるごとにカウント値を加算し、カウント値がレジスタ50の設定値と等しくなるとパルスを出力端子80に出力するとともにカウント値をクリアし、以降、同様の動作を繰り返す。出力端子80に出力されるパルスの周波数は、クロック回路70から出力されるクロック周波数をレジスタ50の設定値で分周した値になる。   The counter 60 adds a count value every time a clock is input from the clock circuit 70. When the count value becomes equal to the set value of the register 50, the counter 60 outputs a pulse to the output terminal 80 and clears the count value. Repeat the operation. The frequency of the pulse output to the output terminal 80 is a value obtained by dividing the clock frequency output from the clock circuit 70 by the set value of the register 50.

図5は図4の動作を説明するタイミングチャートであり、レジスタ50の設定値が3(10進数)のときにおける動作を示していて、(a)はクロックを示し、(b)はカウンタ60のカウント値を示し、(c)はカウンタ60から出力されるパルスの周波数を示している。   FIG. 5 is a timing chart for explaining the operation of FIG. 4, showing the operation when the set value of the register 50 is 3 (decimal number), (a) showing the clock, (b) showing the counter 60. The count value is shown, and (c) shows the frequency of the pulse output from the counter 60.

図5の例では、カウンタ60は、クロック回路70からクロックが入力されるごとにカウント値を加算し、カウント値がレジスタ50の設定値「3」と等しくなるとパルスを出力端子80に出力するとともにカウント値をクリアし、以降、同様の動作を繰り返す。これにより、出力端子80に出力されるパルスの周波数は、クロック回路70から出力されるクロック周波数をレジスタ50の設定値「3」で分周した値になる。   In the example of FIG. 5, the counter 60 adds a count value every time a clock is input from the clock circuit 70, and outputs a pulse to the output terminal 80 when the count value becomes equal to the set value “3” of the register 50. The count value is cleared, and thereafter the same operation is repeated. Thereby, the frequency of the pulse output to the output terminal 80 becomes a value obtained by dividing the clock frequency output from the clock circuit 70 by the set value “3” of the register 50.

特許文献1には、被測定メータとマスタメータで電力を測定することにより出力される電力に比例した計量パルスおよび基準パルスに基づき、基準パルスの係数値に対する計量パルスの係数値の誤差を演算表示する技術が記載されている。   Patent Document 1 calculates and displays the error of the coefficient value of the measurement pulse with respect to the coefficient value of the reference pulse, based on the measurement pulse and the reference pulse proportional to the power output by measuring the power with the measured meter and the master meter. The technology to do is described.

特開平7−27842号公報JP-A-7-27842

しかし、図4の構成によれば、(1)式より、電力量測定値Pが大きくなると、PFREGの値は小さくなってパルスの周波数出力の分解能が悪くなり、電力量測定値Pに対するパルスの周波数出力の誤差が大きくなる。   However, according to the configuration of FIG. 4, according to the equation (1), when the power measurement value P increases, the value of PFREG decreases and the resolution of the pulse frequency output deteriorates. The frequency output error increases.

たとえば、P=1000WのときはPFREG=13200になり、誤差は0ppmであるが、P=999.93Wの場合はPFREG=13200.924になる。小数点以下を切り捨ててPFREG=13200とするとパルス出力の周波数は5000Hzとなるが、パルス出力の周波数の真値は4999.65Hzであることから、その誤差は70ppmとなる。ここでは、小数点以下を切り捨てて計算しているが、小数点以下を四捨五入した場合でも誤差は約1/2に改善されるだけである。   For example, when P = 1000 W, PFREG = 13200, and the error is 0 ppm, but when P = 999.93 W, PFREG = 13200.924. If the decimal point is rounded down and PFREG = 13200, the frequency of the pulse output is 5000 Hz, but since the true value of the frequency of the pulse output is 4999.65 Hz, the error is 70 ppm. Here, the calculation is performed with the decimal part rounded down, but even when the decimal part is rounded off, the error is only improved to about ½.

さらに、P=1500WのときはPFREG=8800になり、誤差は0ppmであるが、P=1499.83WのときはPFREG=8800.997になる。小数点以下を切り捨ててPFREG=8800とするとパルス出力の周波数は7500Hzとなるが、パルス出力の周波数の真値は7499.15Hzであることから、誤差は113ppmとなる。   Further, when P = 1500 W, PFREG = 8800 and the error is 0 ppm, but when P = 1499.83 W, PFREG = 8800.997. If PFREG = 8800 is rounded down after the decimal point, the frequency of the pulse output is 7500 Hz, but since the true value of the frequency of the pulse output is 7499.15 Hz, the error is 113 ppm.

このような誤差を改善するためには、クロック回路70から出力されるクロックの周波数を高くすることが考えられるが、クロックの周波数を高くすると回路部品として高い周波数に対応した高価な部品を用いなければならない。   In order to improve such an error, it is conceivable to increase the frequency of the clock output from the clock circuit 70. However, if the clock frequency is increased, an expensive component corresponding to a high frequency must be used as a circuit component. I must.

本発明は、このような従来の問題点に着目したものであり、その目的は、クロックの周波数を高くすることなく、電力量測定値に対するパルス出力の周波数誤差を小さくできる電力量測定装置およびこれを用いた電力量計の校正方法を提供することにある。   The present invention pays attention to such a conventional problem, and an object of the present invention is to provide an energy measuring device capable of reducing the frequency error of the pulse output with respect to the energy measuring value without increasing the clock frequency, and the same. It is in providing the calibration method of the watt-hour meter using this.

このような課題を達成する請求項1の発明は、
電力量測定値に比例した周波数を有するパルスを出力するように構成された電力量測定装置において、
所定のビット長を有し、前記周波数を有するパルスを出力するカウンタと、
このカウンタのビット長に対して前記周波数を設定するデータのビット長が拡張されるとともに、拡張ビット長の数に応じて設けられた複数のレジスタと、
前記周波数を設定するデータの上位から前記カウンタのビット長分のデータが取り出されて前記複数のレジスタに設定され、前記複数のレジスタのうち前記周波数を設定するデータの下位から拡張ビット長の数値分のレジスタについては1を加算するレジスタ制御回路と、
前記カウンタのデータとして、前記複数のレジスタのデータを選択的に入力するセレクタ、
を設けたことを特徴とする。
The invention of claim 1 which achieves such a problem,
In the energy measurement device configured to output a pulse having a frequency proportional to the energy measurement value,
A counter having a predetermined bit length and outputting a pulse having the frequency;
The bit length of the data for setting the frequency with respect to the bit length of the counter is expanded, and a plurality of registers provided according to the number of the extended bit lengths;
Data corresponding to the bit length of the counter is extracted from the upper part of the data for setting the frequency and set in the plurality of registers, and the numerical value of the extended bit length from the lower part of the data for setting the frequency among the plurality of registers. A register control circuit for adding 1 to the registers;
A selector that selectively inputs data of the plurality of registers as the counter data;
Is provided.

請求項2の発明は、
請求項1に記載の電力量測定装置をマスタ電力量計として、基準となる電力信号を被測定電力量計と校正されたマスタ電力量計に並列に入力し、被測定電力量計から所定の時間内に出力されるパルス数と、同一時間内にマスタ電力量計から出力されるパルス数とを比較照合することを特徴とする電力量計の校正方法である。
The invention of claim 2
The watt-hour measuring device according to claim 1 is used as a master watt-hour meter, and a reference power signal is input in parallel to the measured watt-hour meter and the calibrated master watt-hour meter. A watt-hour calibration method characterized by comparing and collating the number of pulses output within a time period with the number of pulses output from a master watt-hour meter within the same time period.

請求項3の発明は、請求項2に記載の電力量計の校正方法において、
前記被測定電力量計はアラゴの円盤の回転を利用した誘導形電力量計であることを特徴とする。
The invention of claim 3 is the watt-hour meter calibration method of claim 2,
The watt-hour meter to be measured is an inductive watt-hour meter using rotation of an Arago disk.

これらにより、クロックの周波数を高くすることなく電力量測定値に対するパルス出力の周波数誤差を小さくでき高精度の測定が行える電力量測定装置およびこれを用いた電力量計の校正方法が実現できる。   As a result, it is possible to realize a power amount measuring apparatus capable of reducing the frequency error of the pulse output with respect to the power amount measurement value without increasing the clock frequency and performing high-precision measurement, and a method for calibrating the watt hour meter using the power amount measuring device.

本発明の一実施例を示すブロック図である。It is a block diagram which shows one Example of this invention. 図1のレジスタにおけるデータの説明図である。It is explanatory drawing of the data in the register | resistor of FIG. 図1の動作を説明するタイミングチャートである。2 is a timing chart illustrating the operation of FIG. 1. 従来のマスタ電力量計の一例を示すブロック図である。It is a block diagram which shows an example of the conventional master electric energy meter. 図4の動作を説明するタイミングチャートである。5 is a timing chart for explaining the operation of FIG. 4.

以下、本発明について、図面を用いて説明する。図1は本発明の一実施例を示すブロック図であり、図4と共通する部分には同一の符号を付けている。図1と図4の相違点は、図1において、レジスタ50が3ビット増えて32ビットになっていること、レジスタ制御回路90とレジスタ101〜108とセレクタ110が追加されていることである。   Hereinafter, the present invention will be described with reference to the drawings. FIG. 1 is a block diagram showing an embodiment of the present invention, and the same reference numerals are given to portions common to FIG. The difference between FIG. 1 and FIG. 4 is that the register 50 is increased by 3 bits to 32 bits in FIG. 1, and a register control circuit 90, registers 101 to 108, and a selector 110 are added.

図1において、32ビットのレジスタ50にはレジスタ制御回路90を介して29ビットのレジスタ101〜108が並列に接続され、これらレジスタ101〜108の出力端子はセレクタ110を介してカウンタ60に接続されている。   In FIG. 1, 29-bit registers 101 to 108 are connected in parallel to a 32-bit register 50 via a register control circuit 90, and output terminals of these registers 101 to 108 are connected to a counter 60 via a selector 110. ing.

図1のCPU40は、レジスタ50が3ビット増えた分に対応して、電力量測定値Pから求められるレジスタ50の設定値PFREGを、次のように計算する。
PFREG=8*66000000/(5*P) (2)
The CPU 40 of FIG. 1 calculates the set value PFREG of the register 50 obtained from the power amount measurement value P in correspondence with the increment of the register 50 by 3 bits as follows.
PFREG = 8 * 66000000 / (5 * P) (2)

レジスタ制御回路90は、レジスタ50に設定された32ビットを上位29ビットと下位3ビットに分けて、上位29ビットをレジスタ101〜108に設定する。これら8個のレジスタ101〜108のうち、下位3ビットの数値が関わるレジスタには、データに1を加算して設定する。これらレジスタ101〜108に設定されたデータは、セレクタ110で選択されてカウンタ60に入力される。   The register control circuit 90 divides the 32 bits set in the register 50 into upper 29 bits and lower 3 bits, and sets the upper 29 bits in the registers 101 to 108. Among these eight registers 101 to 108, the register relating to the numerical value of the lower 3 bits is set by adding 1 to the data. The data set in these registers 101 to 108 is selected by the selector 110 and input to the counter 60.

セレクタ110は、カウンタ60がパルスを1回出力するたびにレジスタ101〜108を順番に切り替えて、レジスタ101〜108のデータが順番にカウンタ60に入力されるようにする。   The selector 110 switches the registers 101 to 108 in order each time the counter 60 outputs a pulse once, so that the data in the registers 101 to 108 are input to the counter 60 in order.

図2は、図1のレジスタ50およびレジスタ101〜108におけるデータの説明図である。レジスタ50には、18(10進数)「0000_0000_0000_0000_0000_0000_0001_0010b」が設定されているとする。レジスタ101〜108にはレジスタ50の上位29ビット「0_0000_0000_0000_0000_0000_0001_0010b」を設定するが、レジスタ50の下位3ビットが「010」になっているので、2個のレジスタ107と108には1を加算したデータ「0_0000_0000_0000_0000_0000_0001_0011b」を設定する。   FIG. 2 is an explanatory diagram of data in the register 50 and the registers 101 to 108 in FIG. It is assumed that 18 (decimal number) “0000_0000_0000_0000_0000_0000_0001_0010b” is set in the register 50. The upper 29 bits “0_0000_0000_0000_0000_0000_0001_0010b” of the register 50 are set in the registers 101 to 108, but since the lower 3 bits of the register 50 are “010”, the data obtained by adding 1 to the two registers 107 and 108 Set “0_0000_0000_0000_0000_0000_0001_0011b”.

図3は図1の動作を説明するタイミングチャートであり、図2のデータ構成に基づいてレジスタ50の設定値が18(10進数)のときにおける動作を示していて、(a)はクロックを示し、(b)はセレクタ110で順番に選択されるレジスタ101〜108を示し、(c)はカウンタ60のカウント値を示し、(d)はカウンタ60から出力されるパルスの周波数を示している。   FIG. 3 is a timing chart for explaining the operation of FIG. 1, showing the operation when the set value of the register 50 is 18 (decimal number) based on the data configuration of FIG. 2, and (a) shows the clock. (B) shows the registers 101 to 108 that are sequentially selected by the selector 110, (c) shows the count value of the counter 60, and (d) shows the frequency of the pulse output from the counter 60.

図3において、カウンタ60は、クロック回路70からクロックが入力されるごとにカウント値を加算し、カウント値がセレクタ110で順番に選択されるそれぞれのレジスタ101〜108のデータ値「2」または「3」と等しくなるとパルスを出力端子80に出力するとともにカウント値をクリアし、以降、同様の動作を繰り返す。   In FIG. 3, the counter 60 adds a count value every time a clock is input from the clock circuit 70, and the data values “2” or “2” of the registers 101 to 108 in which the count value is sequentially selected by the selector 110. When equal to “3”, a pulse is output to the output terminal 80 and the count value is cleared, and thereafter the same operation is repeated.

これにより、出力端子80に出力されるパルスの周波数は、クロック回路70から出力されるクロック周波数をレジスタ101〜108のデータ値「2」または「3」で分周した値の平均値になる。   Thereby, the frequency of the pulse output to the output terminal 80 becomes an average value of values obtained by dividing the clock frequency output from the clock circuit 70 by the data value “2” or “3” of the registers 101 to 108.

従来例の動作と対比しながら説明する。図1の構成では、前述のように、レジスタ50の設定値PFREGは式(2)に基づいて計算され、たとえば電力量測定値Pが999.93Wのとき、PFREG=105607.925が計算されるが、レジスタ50には小数点以下を切り捨ててPFREG=105607が設定される。この場合のPFREGの上位29ビットは13200になり、下位3ビットは7になる。   This will be described in comparison with the operation of the conventional example. In the configuration of FIG. 1, as described above, the set value PFREG of the register 50 is calculated based on the equation (2). For example, when the measured electric energy P is 999.93 W, PFREG = 105607.925 is calculated. However, the register 50 is set to PFREG = 105607 by rounding down the decimal point. In this case, the upper 29 bits of PFREG are 13200, and the lower 3 bits are 7.

レジスタ制御回路90は、レジスタ101〜108のうち、1個には13200を設定し、下位3ビットの数値が関わる残りの7個には1を加算した13201を設定する。   The register control circuit 90 sets 13200 to one of the registers 101 to 108 and sets 13201 obtained by adding 1 to the remaining seven related to the numerical value of the lower 3 bits.

カウンタ60には、セレクタ110を介してレジスタ101〜108のデータが順番に入力されるので、カウンタ60から出力端子80に出力されるパルスの周波数に関わるデータは、13200が1回、13201が7回になる。カウンタ60から出力端子80に出力されるパルスの周波数に関わるデータが13200のときのパルスの周波数出力は5000Hzであり、13201のときのパルス出力の周波数は4999.621241Hzである。   Since the data of the registers 101 to 108 are sequentially input to the counter 60 via the selector 110, the data relating to the frequency of the pulses output from the counter 60 to the output terminal 80 is 13200 once and 13201 is 7 Times. When the data related to the frequency of the pulse output from the counter 60 to the output terminal 80 is 13200, the frequency output of the pulse is 5000 Hz, and when the data is 13201, the frequency of the pulse output is 4999.621241 Hz.

このように、5000Hzが1回、4999.621241Hzが7回繰り返されることから、パルスの周波数出力の平均値は4999.668586Hzとなり、真値である4999.65Hzに対して誤差は3.7ppmとなって、従来に比べて大幅に改善される。   Thus, since 5000 Hz is repeated once and 4999.621241 Hz is repeated seven times, the average value of the pulse frequency output is 499.668586 Hz, and the error is 3.7 ppm with respect to the true value of 499.65 Hz. Therefore, it is greatly improved compared to the conventional case.

カウンタ60のビット長に対し、レジスタ50のビット長を拡張し、レジスタ制御回路90と、拡張したビット長の分(3ビットならば8個)のレジスタ101〜108と、これらのレジスタ101〜108を順番に選択するセレクタ110を追加する。そして、レジスタ制御回路90において、レジスタ50の最上位ビットからカウンタ60のビット長と等しいビット長のデータを、拡張したビット長の分(3ビットならば8個)のレジスタ101〜108に設定する。このとき、レジスタ50の最下位ビットから拡張したビット長のデータの数値(拡張したビット長のデータが「111b」ならば7)個分には1を加算して設定する。   The bit length of the register 50 is expanded with respect to the bit length of the counter 60, the register control circuit 90, the registers 101 to 108 corresponding to the expanded bit length (eight for 3 bits), and these registers 101 to 108 Are added in order. In the register control circuit 90, data having a bit length equal to the bit length of the counter 60 from the most significant bit of the register 50 is set in the registers 101 to 108 corresponding to the extended bit length (eight for 3 bits). . At this time, 1 is added to the numerical value of the bit length data extended from the least significant bit of the register 50 (7 if the extended bit length data is “111b”).

このように構成することにより、カウンタ60から出力されるパルスの周波数の平均値は、カウンタ60のビット長に対し拡張したビット長の分だけ分解能が向上し、電力量測定値に対するパルス周波数出力の誤差を小さくできる。   With this configuration, the resolution of the average value of the pulse frequency output from the counter 60 is improved by an amount corresponding to the bit length extended with respect to the bit length of the counter 60, and the pulse frequency output for the power measurement value is improved. The error can be reduced.

そして、このように構成される電力量測定装置をマスタ電力量計として、基準となる電力信号を被測定電力量計と校正されたマスタ電力量計に並列に入力し、被測定電力量計から所定の時間内に出力されるパルス数と、同一時間内にマスタ電力量計から出力されるパルス数とを比較照合することにより、高精度で電力量計の校正や検定が行える。   Then, using the power measuring device configured as described above as a master watt hour meter, a reference power signal is input in parallel to the measured watt hour meter and the calibrated master watt hour meter. By comparing and collating the number of pulses output within a predetermined time with the number of pulses output from the master watt-hour meter within the same time, the watt-hour meter can be calibrated and verified with high accuracy.

なお、上記実施例では、カウンタ60のビット長を29ビットとし、拡張するビット長を3ビットとしているが、カウンタ60のビット長や拡張するビット長はこの限りではない。   In the above embodiment, the bit length of the counter 60 is 29 bits and the bit length to be extended is 3 bits. However, the bit length of the counter 60 and the bit length to be extended are not limited to this.

以上説明したように、本発明によれば、クロックの周波数を高くすることなく電力量測定値に対するパルス出力の周波数誤差を小さくでき高精度の測定が行える電力量測定装置およびこれを用いた電力量計の校正方法が実現できる。   As described above, according to the present invention, the power amount measuring apparatus capable of reducing the frequency error of the pulse output with respect to the power amount measurement value without increasing the clock frequency and performing high-precision measurement, and the power amount using the same. A calibration method for the meter can be realized.

10 電圧入力部
20 電流入力部
30 DSP(Digital Signal Processor)
40 CPU
50、100 レジスタ
60 カウンタ
70 クロック回路
80 出力端子
90 レジスタ制御回路
110 セレクタ
10 Voltage Input Unit 20 Current Input Unit 30 DSP (Digital Signal Processor)
40 CPU
50, 100 Register 60 Counter 70 Clock circuit 80 Output terminal 90 Register control circuit 110 Selector

Claims (3)

電力量測定値に比例した周波数を有するパルスを出力するように構成された電力量測定装置において、
所定のビット長を有し、前記周波数を有するパルスを出力するカウンタと、
このカウンタのビット長に対して前記周波数を設定するデータのビット長が拡張されるとともに、拡張ビット長の数に応じて設けられた複数のレジスタと、
前記周波数を設定するデータの上位から前記カウンタのビット長分のデータが取り出されて前記複数のレジスタに設定され、前記複数のレジスタのうち前記周波数を設定するデータの下位から拡張ビット長の数値分のレジスタについては1を加算するレジスタ制御回路と、
前記カウンタのデータとして、前記複数のレジスタのデータを選択的に入力するセレクタ、
を設けたことを特徴とする電力量測定装置。
In the energy measurement device configured to output a pulse having a frequency proportional to the energy measurement value,
A counter having a predetermined bit length and outputting a pulse having the frequency;
The bit length of the data for setting the frequency with respect to the bit length of the counter is expanded, and a plurality of registers provided according to the number of the extended bit lengths;
Data corresponding to the bit length of the counter is extracted from the upper part of the data for setting the frequency and set in the plurality of registers, and the numerical value of the extended bit length from the lower part of the data for setting the frequency among the plurality of registers. A register control circuit for adding 1 to the registers;
A selector that selectively inputs data of the plurality of registers as the counter data;
An electric energy measuring apparatus characterized by comprising:
請求項1に記載の電力量測定装置をマスタ電力量計として、基準となる電力信号を被測定電力量計と校正されたマスタ電力量計に並列に入力し、被測定電力量計から所定の時間内に出力されるパルス数と、同一時間内にマスタ電力量計から出力されるパルス数とを比較照合することを特徴とする電力量計の校正方法。   The watt-hour measuring device according to claim 1 is used as a master watt-hour meter, and a reference power signal is input in parallel to the measured watt-hour meter and the calibrated master watt-hour meter. A method for calibrating a watt hour meter, comprising comparing and collating the number of pulses output within a time period with the number of pulses output from a master watt hour meter within the same time period. 前記被測定電力量計はアラゴの円盤の回転を利用した誘導形電力量計であることを特徴とする請求項2に記載の電力量計の校正方法。   The watt-hour calibration method according to claim 2, wherein the measured watt-hour meter is an inductive watt-hour meter using rotation of an Arago disk.
JP2010250980A 2010-11-09 2010-11-09 Electric energy measuring device and watt-hour meter calibration method using the same Active JP5554686B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2010250980A JP5554686B2 (en) 2010-11-09 2010-11-09 Electric energy measuring device and watt-hour meter calibration method using the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010250980A JP5554686B2 (en) 2010-11-09 2010-11-09 Electric energy measuring device and watt-hour meter calibration method using the same

Publications (2)

Publication Number Publication Date
JP2012103073A true JP2012103073A (en) 2012-05-31
JP5554686B2 JP5554686B2 (en) 2014-07-23

Family

ID=46393659

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010250980A Active JP5554686B2 (en) 2010-11-09 2010-11-09 Electric energy measuring device and watt-hour meter calibration method using the same

Country Status (1)

Country Link
JP (1) JP5554686B2 (en)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015169562A (en) * 2014-03-07 2015-09-28 中国電力株式会社 Watthour meter and testing system of watthour meter
CN105572621A (en) * 2014-10-11 2016-05-11 国家电网公司 Compensation calibration method and compensation calibration device for RTC module applied in electric energy meter
CN105759237A (en) * 2016-03-21 2016-07-13 国家电网公司 Programmable control method for electric energy meter metering device clock timing
CN111562542A (en) * 2020-05-31 2020-08-21 宁夏隆基宁光仪表股份有限公司 Electric energy meter fault excitation test environment construction system and method
CN113325359A (en) * 2021-05-18 2021-08-31 南方电网数字电网研究院有限公司 Electric energy meter voltage error compensation method and system
CN113433509A (en) * 2021-07-02 2021-09-24 威胜集团有限公司 Calibration method of metering ammeter, electric energy meter and storage medium
CN114236455A (en) * 2021-11-10 2022-03-25 云南电网有限责任公司 Error calculation device and method for electric energy meter verification for processing missing pulse

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109433635B (en) * 2018-11-13 2021-05-11 国网河北省电力有限公司电力科学研究院 Automatic verification system compatible with disassembled electric energy meter and new meter

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5255673A (en) * 1975-10-31 1977-05-07 Mitsubishi Electric Corp Power consumption detection system
JP2007327764A (en) * 2006-06-06 2007-12-20 Tokyo Keiki Kogyo Kk System for measuring instrumental error of watt-hour meter
JP2009004470A (en) * 2007-06-20 2009-01-08 Taihei Shiki Kk Shielding method and material against electromagnetic wave or electric discharge from generating apparatus of electromagnetic wave or electric discharge

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5255673A (en) * 1975-10-31 1977-05-07 Mitsubishi Electric Corp Power consumption detection system
JP2007327764A (en) * 2006-06-06 2007-12-20 Tokyo Keiki Kogyo Kk System for measuring instrumental error of watt-hour meter
JP2009004470A (en) * 2007-06-20 2009-01-08 Taihei Shiki Kk Shielding method and material against electromagnetic wave or electric discharge from generating apparatus of electromagnetic wave or electric discharge

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015169562A (en) * 2014-03-07 2015-09-28 中国電力株式会社 Watthour meter and testing system of watthour meter
CN105572621A (en) * 2014-10-11 2016-05-11 国家电网公司 Compensation calibration method and compensation calibration device for RTC module applied in electric energy meter
CN105759237A (en) * 2016-03-21 2016-07-13 国家电网公司 Programmable control method for electric energy meter metering device clock timing
CN111562542A (en) * 2020-05-31 2020-08-21 宁夏隆基宁光仪表股份有限公司 Electric energy meter fault excitation test environment construction system and method
CN113325359A (en) * 2021-05-18 2021-08-31 南方电网数字电网研究院有限公司 Electric energy meter voltage error compensation method and system
CN113433509A (en) * 2021-07-02 2021-09-24 威胜集团有限公司 Calibration method of metering ammeter, electric energy meter and storage medium
CN114236455A (en) * 2021-11-10 2022-03-25 云南电网有限责任公司 Error calculation device and method for electric energy meter verification for processing missing pulse
CN114236455B (en) * 2021-11-10 2023-09-15 云南电网有限责任公司 Error calculation device and method for electric energy meter verification for processing missing pulse

Also Published As

Publication number Publication date
JP5554686B2 (en) 2014-07-23

Similar Documents

Publication Publication Date Title
JP5554686B2 (en) Electric energy measuring device and watt-hour meter calibration method using the same
US9747790B1 (en) Method, device, and computer-readable medium for correcting at least one error in readings of electricity meters
US20110184674A1 (en) Parametric multi-cycle averaging in an intelligent electronic device
JP7435983B2 (en) Current sensor configuration and calibration
TW200827732A (en) Filtering techniques to remove noise from a periodic signal and Irms calculations
CN108196217B (en) Direct current metering method and system for off-board charger current calibration instrument
CN113721071A (en) System and method for measuring non-intrusive voltage to ground
Petrovic New digital multimeter for accurate measurement of synchronously sampled AC signals
CN101556325B (en) Method for quickly verifying electric energy error
RU2495390C1 (en) Measuring temperature of average temperature of non-homogeneous medium, and device for its implementation
JP2002082152A (en) Electronic watt-hour meter and its error testing device
Bucci et al. Development of a low cost power meter based on a digital signal controller
RU88157U1 (en) INFORMATION-MEASURING SYSTEM FOR ELECTRIC ENERGY QUALITY CONTROL
US20150333762A1 (en) Method For Linearization Of The Output Of An Analog-To-Digital Converter And Measuring Instruments Using Such Method
Pawaskar et al. Design and implementation of low cost three phase energy meter
JP2023507333A (en) Detecting the fundamental component of the current to gate energy consumption storage
JP5877262B1 (en) Calibrator for electromagnetic flowmeter
US20100286935A1 (en) Methods for Extrapolating an Energy Measurement
CN111693764A (en) Three-phase power meter
KR20040066708A (en) Digital Electric Power Meter Using Multiplication Algorithm
RU183341U1 (en) Digital counter for separate measurement of the energy of the fundamental and harmonics
O'Connell et al. Digital energy metering for electrical system management
RU2549255C1 (en) Digital temperature meter
CN104569582B (en) A kind of method and FPGA circuitry for being used to realize that frequency measures
RU2330246C2 (en) Method for graduating and checking electromagnetic flow meters

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20131008

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20140311

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140313

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140509

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140523

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140529

R150 Certificate of patent or registration of utility model

Ref document number: 5554686

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250