JP2012074605A - Capacitor switching circuit and method - Google Patents
Capacitor switching circuit and method Download PDFInfo
- Publication number
- JP2012074605A JP2012074605A JP2010219453A JP2010219453A JP2012074605A JP 2012074605 A JP2012074605 A JP 2012074605A JP 2010219453 A JP2010219453 A JP 2010219453A JP 2010219453 A JP2010219453 A JP 2010219453A JP 2012074605 A JP2012074605 A JP 2012074605A
- Authority
- JP
- Japan
- Prior art keywords
- capacitor
- potential
- fet
- green
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Led Devices (AREA)
Abstract
Description
本発明は、コンデンサ切替回路及び方法に関し、特に、電位を維持したままコンデンサの切り替えが可能になる技術に関する。 The present invention relates to a capacitor switching circuit and method, and more particularly to a technique that enables switching of a capacitor while maintaining a potential.
近年、スクリーン等に画像を投影するプロジェクタとして、パワーＬＥＤ（Ｌｉｇｈｔ Ｅｍｉｔｔｉｎｇ Ｄｉｏｄｅ）を光源として採用したものが登場してきている（例えば、特許文献１参照）。
このようなプロジェクトでは、パワーＬＥＤの明るさを、投影される画像の状態に応じて高速に変化させる必要が生じる場合がある。以下、この場合のプロジェクタの動作の概略について、図５を参照して説明する。
In recent years, projectors that employ power LEDs (Light Emitting Diodes) as light sources have appeared as projectors that project images onto a screen or the like (see, for example, Patent Document 1).
In such a project, it may be necessary to change the brightness of the power LED at high speed according to the state of the projected image. Hereinafter, an outline of the operation of the projector in this case will be described with reference to FIG.
図５は、このようなパワーＬＥＤを光源として採用した従来のプロジェクタのうち、パワーＬＥＤに駆動信号を供給するパワーライン周辺の回路（以下、「パワーラインの回路」と呼ぶ）の一例を説明する図である。 FIG. 5 illustrates an example of a circuit around a power line (hereinafter referred to as a “power line circuit”) that supplies a drive signal to the power LED in a conventional projector that employs such a power LED as a light source. FIG.
図５（Ａ）は、従来のパワーラインの回路の構成例を示している。
図５（Ａ）に示す従来のパワーラインの回路は、駆動回路１５１と、パワーライン１５２と、大容量コンデンサ１５３と、光源としてのパワーＬＥＤ１５４と、を備えている。
FIG. 5A shows a configuration example of a conventional power line circuit.
The conventional power line circuit shown in FIG. 5A includes a
図５（Ｂ）は、従来のパワーラインの回路の動作として、パワーＬＥＤ１５４の明るさを変化させるための動作の一例を示すタイミングチャートである。図５（Ｂ）において、上から順に、駆動回路１５１に入力される切替信号ＳＣのタイミングチャート、パワーライン１５２の電位Ｖｉｎのタイミングチャート、及び、パワーＬＥＤ１５４の電流Ｉｏｕｔのタイミングチャートが示されている。
駆動回路１５１には、切替信号ＳＣとして、パワーＬＥＤ１５４を明るくする指示をする信号ＳＡ、又は、パワーＬＥＤ１５４を暗くする指示をする信号ＳＢが入力される。
駆動回路１５１は、切替信号ＳＣとして信号ＳＡが入力された場合、パワーライン１５２の電位Ｖｉｎが高電位ＶＡとなるように、パワーライン１５２を介してパワーＬＥＤ１５４に対して駆動信号を供給する。すると、パワーＬＥＤ１５４の電流Ｉｏｕｔは大きくなるため、パワーＬＥＤ１５４は明るく点灯する。
その後、パワーＬＥＤの明るさを、投影される画像の状態に応じて高速に暗くさせる必要が生じた場合、切替信号ＳＣが、信号ＳＡから信号ＳＢに高速に切り替わる。すると、駆動回路１５１は、パワーライン１５２の電位Ｖｉｎが低電位ＶＢとなるように、パワーライン１５２を介してパワーＬＥＤ１５４に対して駆動信号を供給する。すると、パワーＬＥＤ１５４の電流Ｉｏｕｔは小さくなるため、パワーＬＥＤ１５４は暗く点灯する。
FIG. 5B is a timing chart showing an example of an operation for changing the brightness of the
The
When the signal SA is input as the switching signal SC, the
Thereafter, when the brightness of the power LED needs to be darkened at high speed according to the state of the projected image, the switching signal SC is switched from the signal SA to the signal SB at high speed. Then, the
しかしながら、図５（Ｂ）の丸枠に示されるように、パワーライン１５２の電位Ｖｉｎの高電位ＶＡから低電位ＶＢへの変化は、切替信号ＳＣの信号ＳＡから信号ＳＢへの高速な変化に追従できておらず、低速になってしまっている。
このため、パワーＬＥＤの電流Ｉｏｕｔの変化、即ち、パワーＬＥＤの明るさの変化も低速になってしまい、パワーＬＥＤの明るさを、投影される画像の状態に応じて高速に変化させるという目的を達成できていない。
However, as indicated by a circle in FIG. 5B, the change of the potential Vin of the
For this reason, the change of the current Iout of the power LED, that is, the change of the brightness of the power LED also becomes low speed, and the purpose of changing the brightness of the power LED at high speed according to the state of the projected image. Not achieved.
このように、パワーラインの電位Ｖｉｎの高電位ＶＡから低電位ＶＢへの変化が低速になっている原因は、パワーライン１５２に対して並列に大容量コンデンサ１５３が挿入されているからである。
大容量コンデンサ１５３は、電位の安定化や、リップルやノイズの抑制等を目的として設けられており、省略することはできない。
このため、図５（Ａ）の従来のパワーラインの回路において、パワーライン１５２の電位Ｖｉｎを意図的に高速に変化させるためは、この大容量コンデンサ１５３を高速に充放電させなければならないが、これは実現が非常に困難である。
そこで、パワーライン１５２の電位Ｖｉｎを意図的に高速に変化させることを目的として、図６に示すようなパワーラインの回路も従来知られている。
図６は、従来のパワーラインの回路の一例であって、図５の例とは別の例を説明する図である。
The reason why the change in the power line potential Vin from the high potential VA to the low potential VB is slow is that the large-
The large-
For this reason, in the conventional power line circuit of FIG. 5A, in order to intentionally change the potential Vin of the
Therefore, a power line circuit as shown in FIG. 6 is also conventionally known for the purpose of intentionally changing the potential Vin of the
FIG. 6 is an example of a conventional power line circuit, and is a diagram illustrating an example different from the example of FIG.
図６（Ａ）は、従来のパワーラインの回路の構成例であって、図５（Ａ）とは異なる例を示している。
図６（Ａ）に示す従来のパワーラインの回路は、駆動回路１５１Ａ，１５１Ｂと、パワーライン１５２と、大容量コンデンサ１５３Ａ，１５３Ｂと、光源としてのパワーＬＥＤ１５４と、切替スイッチ１６１と、を備えている。
FIG. 6A shows a configuration example of a conventional power line circuit, and shows an example different from FIG. 5A.
The conventional power line circuit shown in FIG. 6A includes
図６（Ｂ）は、図６（Ａ）に示す従来のパワーラインの回路の動作として、パワーＬＥＤ１５４の明るさを変化させるための動作の一例を示すタイミングチャートである。
駆動回路１５１Ａは、高電位ＶＡの駆動信号を出力する。一方、駆動回路１５１Ｂは、低電位ＶＢの駆動信号を出力する。
ここで、切替信号ＳＣとして、パワーＬＥＤ１５４を明るくする指示をする信号ＳＡ、又は、パワーＬＥＤ１５４を暗くする指示をする信号ＳＢは、切替スイッチ１６１に入力される。
切替スイッチ１６１は、切替信号ＳＣとして信号ＳＡが入力されている場合、その出力を駆動回路１５１Ａ側に切り替える。すると、駆動回路１５１Ａからの高電位ＶＡの駆動信号は、切替スイッチ１６１及びパワーライン１５２を介してパワーＬＥＤ１５４に対して供給される。この場合、パワーライン１５２の電位Ｖｉｎは高電位ＶＡとなり、パワーＬＥＤ１５４の電流Ｉｏｕｔは大きくなるため、パワーＬＥＤ１５４は明るく点灯する。
その後、パワーＬＥＤの明るさを、投影される画像の状態に応じて高速に暗くさせる必要が生じた場合、切替信号ＳＣが、信号ＳＡから信号ＳＢに高速に切り替わる。すると、切替スイッチ１６１は、その出力を駆動回路１５１Ｂ側に高速に切り替える。これにより、駆動回路１５１Ｂからの低電位ＶＢの駆動信号は、切替スイッチ１６１及びパワーライン１５２を介してパワーＬＥＤ１５４に対して供給される。
この場合、大容量コンデンサ１５３Ａ，１５３Ｂは切替スイッチ１６１の入力側に接続されているので、これらの大容量コンデンサ１５３Ａ，１５３Ｂの影響を受けずに、パワーライン１５２の電位Ｖｉｎの高電位ＶＡから低電位ＶＢへの変化は、切替信号ＳＣの信号ＳＡから信号ＳＢへの高速な変化に追従して、高速になる。従って、図６（Ｂ）の丸枠に示されるように、パワーＬＥＤ１５４の電流Ｉｏｕｔの変化も高速になるため、パワーＬＥＤ１５４の明るさも高速に変化して、即座に暗くなる。
FIG. 6B is a timing chart showing an example of an operation for changing the brightness of the
The
Here, a signal SA for instructing to brighten the
When the signal SA is input as the switching signal SC, the
Thereafter, when the brightness of the power LED needs to be darkened at high speed according to the state of the projected image, the switching signal SC is switched from the signal SA to the signal SB at high speed. Then, the
In this case, since the
以上、プロジェクタの光源は１つのパワーＬＥＤ１５４のみであるように説明してきたが、カラー画像を投影する場合には、Ｒ（赤）、Ｇ（緑）、Ｂ（青）といった多原色の各パワーＬＥＤが光源として採用されている。
このようなプロジェクタは、意図した色調を得るために、多原色の各パワーＬＥＤの各々を時分割に高速に点滅させる場合がある。以下、この場合のプロジェクタの動作の概略について、図７を参照して説明する。
As described above, it has been described that the light source of the projector is only one
Such a projector may blink each of the multi-primary power LEDs at high speed in a time-sharing manner in order to obtain an intended color tone. Hereinafter, an outline of the operation of the projector in this case will be described with reference to FIG.
図７は、このような多原色の各パワーＬＥＤを光源として採用した従来のプロジェクタのうち、パワーラインの回路の一例を説明する図である。
ただし、図７の例では、説明の簡略上、赤と緑のパワーＬＥＤとが時分割で点滅する場合に必要な回路のみが図示されており、青のパワーＬＥＤについての回路の図示は省略されている。
FIG. 7 is a diagram for explaining an example of a power line circuit in a conventional projector that employs such multi-primary-color power LEDs as light sources.
However, in the example of FIG. 7, for simplification of explanation, only the circuit necessary when the red and green power LEDs blink in a time-sharing manner is illustrated, and the circuit of the blue power LED is not illustrated. ing.
図７（Ａ）は、従来のパワーラインの回路の構成例であって、図５（Ａ）や図６（Ａ）とは異なる例を示している。
図７（Ａ）に示す従来のパワーラインの回路は、駆動回路１７１と、パワーライン１７２と、大容量コンデンサ１７３と、赤の光源としてのパワーＬＥＤ１７４Ｒと、緑の光源としてのパワーＬＥＤ１７４Ｇと、赤の光源用のスイッチング素子１７５Ｒと、緑の光源用のスイッチング素子１７５Ｒと、を備えている。
FIG. 7A shows a configuration example of a circuit of a conventional power line, and shows an example different from FIGS. 5A and 6A.
The conventional power line circuit shown in FIG. 7A includes a
図７（Ｂ）は、図７（Ａ）に示す従来のパワーラインの回路の動作として、緑→赤→緑の順で光源を時分割に点滅させるための動作の一例を示すタイミングチャートである。図７（Ｂ）において、上から順に、駆動回路１７１に入力される切替信号ＳＣのタイミングチャート、パワーライン１７２の電位Ｖｉｎのタイミングチャート、緑のパワーＬＥＤ１７４Ｇの電流ＩｏｕｔＧのタイミングチャート、及び、赤のパワーＬＥＤ１７４Ｒの電流ＩｏｕｔＲのタイミングチャートが示されている。
駆動回路１７１には、切替信号ＳＣとして、緑のパワーＬＥＤ１７４Ｇを点灯する指示をする信号ＳＡ、又は、赤のパワーＬＥＤ１７４Ｇを点灯する指示をする信号ＳＢが入力される。
ここで、緑の光源としてのパワーＬＥＤ１７４Ｇを点灯させる場合には、パワーライン１７２の電位Ｖｉｎは、当該パワーＬＥＤ１７４Ｇの定格電圧に対応する高電位Ｖａになるものとする。一方、赤の光源としてのパワーＬＥＤ１７４Ｒを点灯させる場合には、パワーライン１７２の電位Ｖｉｎは、当該パワーＬＥＤ１７４Ｒの定格電圧に対応する低電位Ｖｂになるものとする。
この場合、切替信号ＳＣとして信号ＳＡが駆動回路１７１に入力されている状態では、赤の光源用のスイッチング素子１７５Ｒがオフ状態となっており、緑の光源用のスイッチング素子１７６Ｒがオン状態となっている。そこで、駆動回路１７１は、パワーライン１７２の電位Ｖｉｎが高電位ＶＡとなるように、パワーライン１７２を介して、緑の光源としてのパワーＬＥＤ１７４Ｇに対して駆動信号を供給する。これにより、緑の光源としてのパワーＬＥＤ１７４Ｇの電流ＩｏｕｔＧが流れて、当該パワーＬＥＤ１７４Ｇは点灯する。
その後、点灯の状態を緑から赤に高速に切り換える必要が生じた場合、切替信号ＳＣが、信号ＳＡから信号ＳＢに高速に切り替わる。その際、赤の光源用のスイッチング素子１７５Ｒがオフ状態からオン状態に高速に切り替わるとともに、緑の光源用のスイッチング素子１７６Ｒがオン状態からオフ状態に高速に切り替わる。すると、駆動回路１７１は、パワーライン１７２の電位Ｖｉｎが低電位ＶＢとなるように、パワーライン１７２を介して、赤の光源としてのパワーＬＥＤ１７４Ｒに対して駆動信号を供給する。これにより、赤の光源としてのパワーＬＥＤ１７４Ｒの電流ＩｏｕｔＲが流れて、当該パワーＬＥＤ１７４Ｒは点灯する。
FIG. 7B is a timing chart showing an example of an operation for blinking the light source in a time-sharing manner in the order of green → red → green as the operation of the conventional power line circuit shown in FIG. . In FIG. 7B, in order from the top, a timing chart of the switching signal SC input to the
The
Here, when the
In this case, in a state where the signal SA is input to the
Thereafter, when it becomes necessary to switch the lighting state from green to red at high speed, the switching signal SC is switched from signal SA to signal SB at high speed. At this time, the switching
しかしながら、図５を用いて説明した理由、即ち、大容量コンデンサ１７３の影響を受けて、パワーライン１７２の電位Ｖｉｎの高電位ＶＡから低電位ＶＢへの変化は、切替信号ＳＣの信号ＳＡから信号ＳＢへの高速な変化に追従できておらず、低速になってしまっている。
このため、図７（Ｂ）の丸枠に示されるように、赤色の光源としてパワーＬＥＤ１７４Ｒの電流ＩｏｕｔＲは、オーバーシュートートを起こしてしまっている。
However, due to the reason described with reference to FIG. 5, that is, due to the influence of the large-
For this reason, as indicated by the round frame in FIG. 7B, the current IoutR of the
その後、点灯の状態を赤から緑に高速に切り換える必要が生じた場合、切替信号ＳＣが、信号ＳＢから信号ＳＡに高速に切り替わる。
詳細な説明は省略するが、この場合にも、大容量コンデンサ１７３の影響を受けて、パワーライン１７２の電位Ｖｉｎの低電位ＶＢから高電位ＶＡへの変化は、切替信号ＳＣの信号ＳＢから信号ＳＡへの高速な変化に追従できておらず、低速になってしまっている。
このため、図７（Ｂ）の丸枠に示されるように、緑色の光源としてパワーＬＥＤ１７４Ｇの電流ＩｏｕｔＧは、高速で立ち上がらず、徐々に立ち上がるようになってしまっている。
Thereafter, when it is necessary to switch the lighting state from red to green at high speed, the switching signal SC is switched from signal SB to signal SA at high speed.
Although a detailed description is omitted, in this case as well, the change of the potential Vin of the
For this reason, as indicated by a round frame in FIG. 7B, the current IoutG of the
従って、図７（Ａ）の従来のパワーラインの回路において、パワーライン１７２の電位Ｖｉｎを意図的に高速に変化させるためは、この大容量コンデンサ１７３を高速に充放電させなければならないが、これは実現が非常に困難である。
そこで、パワーライン１７２の電位Ｖｉｎを意図的に高速に変化させることを目的として、図８に示すようなパワーラインの回路も従来知られている。
図８は、従来のパワーラインの回路の一例であって、図５乃至図７とは別の例を説明する図である。
なお、図８の例も、図７の例と対応させて、説明の簡略上、赤と緑のパワーＬＥＤとが時分割で点滅する場合に必要な回路のみが図示されており、青のパワーＬＥＤについての回路の図示は省略されている。
Accordingly, in the conventional power line circuit of FIG. 7A, in order to intentionally change the potential Vin of the
Therefore, a power line circuit as shown in FIG. 8 is conventionally known for the purpose of intentionally changing the potential Vin of the
FIG. 8 shows an example of a conventional power line circuit, and is a diagram illustrating an example different from those shown in FIGS.
8 also corresponds to the example of FIG. 7, and for simplicity of explanation, only the circuit necessary when the red and green power LEDs blink in a time-sharing manner is illustrated. Illustration of the circuit for the LED is omitted.
図８（Ａ）は、従来のパワーラインの回路の構成例であって、図５（Ａ）乃至図７（Ａ）とは異なる例を示している。
図８（Ａ）に示す従来のパワーラインの回路は、緑の光源用のパワーラインの回路と、赤の光源用のパワーラインの回路とに区分されている。緑の光源用のパワーラインの回路は、駆動回路１７１Ｇと、パワーライン１７２Ｇと、大容量コンデンサ１７３Ｇと、緑の光源としてのパワーＬＥＤ１７４Ｇと、緑の光源用のスイッチング素子１７５Ｇと、を備えている。赤の光源用のパワーラインの回路は、駆動回路１７１Ｒと、パワーライン１７２Ｒと、大容量コンデンサ１７３Ｒと、赤の光源としてのパワーＬＥＤ１７４Ｒと、赤の光源用のスイッチング素子１７５Ｒと、を備えている。
FIG. 8A shows a configuration example of a circuit of a conventional power line, and shows an example different from FIGS. 5A to 7A.
The conventional power line circuit shown in FIG. 8A is divided into a power line circuit for a green light source and a power line circuit for a red light source. The power line circuit for the green light source includes a
図８（Ｂ）は、図８（Ａ）に示す従来のパワーラインの回路の動作として、緑→赤→緑の順で光源を時分割に点滅させるための動作の一例を示すタイミングチャートである。上述の図７（Ｂ）では、上から順に、駆動回路１７１に入力される切替信号ＳＣのタイミングチャート、パワーライン１７２の電位Ｖｉｎのタイミングチャート、緑のパワーＬＥＤ１７４Ｇの電流ＩｏｕｔＧのタイミングチャート、及び、赤のパワーＬＥＤ１７４Ｒの電流ＩｏｕｔＲのタイミングチャートが示されている。
一方、図８（Ｂ）では、駆動回路１７１Ｇには、切替信号ＳＣとして、緑のパワーＬＥＤ１７４Ｇを点灯する指示をする信号ＳＡが入力される。そこで、駆動回路１７１Ｇは、切替信号ＳＣとして信号ＳＡが入力されている場合には、高電位ＶＡの駆動信号を出力し、それ以外の場合には、高電位ＶＡの駆動信号の出力を停止する。
これに対して、駆動回路１７１Ｒには、切替信号ＳＣとして、赤のパワーＬＥＤ１７４Ｒを点灯する指示をする信号ＳＢが入力される。そこで、駆動回路１７１Ｒは、切替信号ＳＣとして信号ＳＢが入力されている場合には、低電位ＶＢの駆動信号を出力し、それ以外の場合には、低電位ＶＢの駆動信号の出力を停止する。
この場合、切替信号ＳＣとして信号ＳＡが駆動回路１７１Ｇに入力されている状態では、駆動回路１７１Ｇは、パワーライン１７２Ｇの電位ＶｉｎＧが高電位ＶＡとなるように、パワーライン１７２Ｇを介して、緑の光源としてのパワーＬＥＤ１７４Ｇに対して駆動信号を供給する。これにより、緑の光源としてのパワーＬＥＤ１７４Ｇの電流ＩｏｕｔＧが流れて、当該パワーＬＥＤ１７４Ｇは点灯する。
その後、点灯の状態を緑から赤に高速に切り換える必要が生じた場合、切替信号ＳＣが、信号ＳＡから信号ＳＢに高速に切り替わる。即ち、切替信号ＳＣとしての信号ＳＡの駆動回路１７１Ｇへの入力が停止すると共に、切替信号ＳＣとしての信号ＳＢの駆動回路１７１Ｒへの入力が開始する。すると、駆動回路１７１Ｒは、パワーライン１７２Ｒの電位ＶｉｎＲが低電位ＶＢとなるように、パワーライン１７２Ｒを介して、赤の光源としてのパワーＬＥＤ１７４Ｒに対して駆動信号を供給する。これにより、赤の光源としてのパワーＬＥＤ１７４Ｒの電流ＩｏｕｔＲが流れて、当該パワーＬＥＤ１７４Ｒは点灯する。
この場合、パワーライン１７２Ｇ，１７２Ｒは個別に設けられているので、大容量コンデンサ１７３Ｇ，１７３Ｒの影響を受けずに、見かけ上のパワーラインの電位の高電位ＶＡから低電位ＶＢへの変化は、切替信号ＳＣの信号ＳＡから信号ＳＢへの高速な変化に追従して、高速になる。従って、図７（Ｂ）の丸枠に示されるように、赤の光源としてのパワーＬＥＤ１７４Ｒの電流ＩｏｕｔＲは、オーバーシュートすることなしに即座に立ち上がる。
FIG. 8B is a timing chart showing an example of an operation for blinking the light source in a time-sharing manner in the order of green → red → green as the operation of the conventional power line circuit shown in FIG. . In FIG. 7B described above, in order from the top, a timing chart of the switching signal SC input to the
On the other hand, in FIG. 8B, a signal SA instructing to turn on the
On the other hand, a signal SB instructing to turn on the
In this case, in a state in which the signal SA is input to the
Thereafter, when it becomes necessary to switch the lighting state from green to red at high speed, the switching signal SC is switched from signal SA to signal SB at high speed. That is, the input of the signal SA as the switching signal SC to the
In this case, since the
その後、点灯の状態を赤から緑に高速に切り換える必要が生じた場合、切替信号ＳＣが、信号ＳＢから信号ＳＡに高速に切り替わる。
詳細な説明は省略するが、この場合にも、大容量コンデンサ１７３Ｇ，１７３Ｒの影響を受けずに、見かけ上のパワーラインの電位の低電位ＶＢから高電位ＶＡへの変化は、切替信号ＳＣの信号ＳＢから信号ＳＡへの高速な変化に追従して、高速になる。従って、図７（Ｂ）の丸枠に示されるように、緑の光源としてのパワーＬＥＤ１７４Ｇの電流ＩｏｕｔＧは、応答遅れを起こすことなく即座に立ち上がる。
Thereafter, when it is necessary to switch the lighting state from red to green at high speed, the switching signal SC is switched from signal SB to signal SA at high speed.
Although a detailed description is omitted, in this case as well, the change of the apparent power line potential from the low potential VB to the high potential VA is not affected by the large-
以上まとめると、パワーＬＥＤを光源として採用したプロジェクタでは、パワーラインの電位の高速な切り替えが要求される。
一方で、電位の安定化や、リップルやノイズの抑制等を目的として大容量コンデンサが必要になるため、図５や図７に示すような従来のパワーラインの回路では、このような要求に応えることができない。
そこで、図６に示すように、出力電圧が相異なる複数の駆動回路を用意して、これらの複数の駆動回路の出力を、スイッチング素子等により選択的に接続又は切断することで、パワーラインの電位の高速な切り替えを実現させる手法（以下、「図６に示す手法」と呼ぶ）が従来存在する。
また、図８に示すように、駆動するパワーＬＥＤの個数分だけ駆動回路を用意して、駆動回路毎に個別にパワーラインを設けることで、見かけ上のパワーラインの電位の高速な切り替えを実現させる手法（以下、「図８に示す手法」と呼ぶ）が従来存在する。
しかしながら、図６に示す手法や図８に示す手法では、パワーラインの電位の変化が必要な数だけ駆動回路が必要となる。従って、部品点数が非常に多くなるため、プロジェクタに対する実装面積を増大させてプロジェクタを大型化させたり、コストを大幅に増大させてしまう課題が生ずる。
In summary, a projector that employs a power LED as a light source requires high-speed switching of the power line potential.
On the other hand, a large-capacitance capacitor is required for the purpose of stabilizing the potential and suppressing ripples and noises, so the conventional power line circuit as shown in FIGS. 5 and 7 meets such a requirement. I can't.
Therefore, as shown in FIG. 6, a plurality of drive circuits having different output voltages are prepared, and the outputs of the plurality of drive circuits are selectively connected or disconnected by a switching element or the like, so that the power line Conventionally, there is a method (hereinafter referred to as “method shown in FIG. 6”) that realizes high-speed switching of potential.
In addition, as shown in FIG. 8, drive circuits are prepared as many as the number of power LEDs to be driven, and individual power lines are provided for each drive circuit, thereby realizing high-speed switching of the apparent power line potential. There is a conventional technique (hereinafter referred to as “method shown in FIG. 8”).
However, the method shown in FIG. 6 and the method shown in FIG. 8 require as many drive circuits as necessary to change the potential of the power line. Therefore, since the number of parts becomes very large, there arises a problem that the mounting area for the projector is increased to increase the size of the projector or to greatly increase the cost.
このような課題を解決する手法として、パワーラインの電位がＮ段階（Ｎは２以上の整数値）に切り替えられる場合、切替遷移後の各段階の電位状態を保持可能なコンデンサをＮ個用意して、それらのＮ個のコンデンサのパワーラインの回路への接続をスイッチで切り替える、という手法が特許文献１に開示されている。
以下、このような手法を、「コンデンサ切替手法」と呼ぶ。また、コンデンサ切替手法が適用された回路を、以下、「コンデンサ切替回路」と呼ぶ。
コンデンサ切替回路を、パワーラインの回路に設けることによって、電位の切り替え毎にコンデンサを充放電する必要が無くなるので、図６に示す手法や図８に示す手法を適用せずとも、パワーラインの電位の高速な切り替えの実現性がでてくる。
As a method for solving such a problem, when the potential of the power line is switched to N stages (N is an integer value of 2 or more), N capacitors that can hold the potential state of each stage after switching transition are prepared. Patent Document 1 discloses a method of switching the connection of the N capacitors to the power line circuit with a switch.
Hereinafter, such a method is referred to as a “capacitor switching method”. A circuit to which the capacitor switching technique is applied is hereinafter referred to as a “capacitor switching circuit”.
By providing the capacitor switching circuit in the power line circuit, it is not necessary to charge and discharge the capacitor every time the potential is switched. Therefore, the potential of the power line can be obtained without applying the method shown in FIG. 6 or the method shown in FIG. Realization of high-speed switching comes out.
図９は、従来のコンデンサ切替回路の構成例を示す図である。 FIG. 9 is a diagram illustrating a configuration example of a conventional capacitor switching circuit.
図９に示すように、コンデンサ切替回路２１１と駆動信号発生源２１２とは、パワーライン２１３により接続されている。
As shown in FIG. 9, the
駆動信号発生源２１２は、図示せぬパワーＬＥＤに対して駆動信号をパワーライン２１３を介して供給する。
ここでは、前提として、図５乃至図８の例にあわせて、赤と緑の各光源としてのパワーＬＥＤ（図示せず）が時分割で点滅する場合に必要な回路のみが図示されており、青のパワーＬＥＤについての回路の図示は省略されている。即ち、コンデンサ切替回路２１１は、緑→赤→緑の順で光源を時分割に点滅させるための動作を行うパワーラインの回路に搭載されることを前提とする。
このため、駆動信号発生源２１２は、緑のパワーＬＥＤを点灯させる場合には、パワーライン２１３の電位Ｖｉｎを、当該緑のパワーＬＥＤの定格電圧に対応する高電位ＶＡに切り替える。一方、駆動信号発生源２１２は、赤のパワーＬＥＤを点灯させる場合には、パワーライン２１３の電位Ｖｉｎを、当該赤のパワーＬＥＤの定格電圧に対応する低電位ＶＢに切り替える。
The drive
Here, as a premise, only the circuits required when power LEDs (not shown) as red and green light sources blink in a time-sharing manner are illustrated in accordance with the examples of FIGS. The illustration of the circuit for the blue power LED is omitted. That is, it is assumed that the
Therefore, when the green power LED is turned on, the drive
コンデンサ切替回路２１１は、赤用の低電位ＶＢの状態を保持する回路として、コンデンサ２２１Ｒと、ＦＥＴ（Ｆｉｅｌｄ ｅｆｆｅｃｔ ｔｒａｎｓｉｓｔｏｒ）２２２Ｒ，２２３Ｒと、出力容量選択信号発生源２２４Ｒと、を備えている。
コンデンサ２２１Ｒのうち、一端はパワーライン２１３に接続され、他端は、ＦＥＴ２２２Ｒのソースに接続されている。ＦＥＴ２２２Ｒのドレインは、ＦＥＴ２２３Ｒのドレインに接続されており、ＦＥＴ２２２Ｒのソースは、基準電位（ＧＮＤ）ラインに接続されている。即ち、コンデンサ２２１Ｒ及びＦＥＴ２２２Ｒ，２２３Ｒの直列接続が、パワーライン２１３と基準電位（ＧＮＤ）ラインとの間に接続されている。
ＦＥＴ２２２Ｒ，２２３Ｒのゲートには、出力容量選択信号発生源２２４Ｒの出力が接続されている。即ち、ＦＥＴ２２２Ｒ，２２３Ｒは、スイッチング素子として機能し、出力容量選択信号発生源２２４Ｒの出力信号ＳＲ（以下、「出力容量選択信号ＳＲ」と呼ぶ）が高電位のとき、オン状態（導通状態）となり、出力容量選択信号ＳＲが低電位のとき、オフ状態（遮断状態）となる。
ＦＥＴ２２２Ｒ，２２３Ｒがオン状態になると、コンデンサ２２１Ｒが接続され、ＦＥＴ２２２Ｒ，２２３Ｒがオフ状態になると、コンデンサ２２１Ｒが切り離される。
The
One end of the
The output of the output capacitance selection
When the
コンデンサ切替回路２１１はまた、緑用の高電位ＶＡの状態を保持する回路として、コンデンサ２２１Ｇと、ＦＥＴ２２２Ｇ，２２３Ｇと、出力容量選択信号発生源２２４Ｇと、を備えている。
コンデンサ２２１Ｇのうち、一端はパワーライン２１３に接続され、他端は、ＦＥＴ２２２Ｇのソースに接続されている。ＦＥＴ２２２Ｇのドレインは、ＦＥＴ２２３Ｇのドレインに接続されており、ＦＥＴ２２２Ｇのソースは、基準電位（ＧＮＤ）ラインに接続されている。即ち、コンデンサ２２１Ｇ及びＦＥＴ２２２Ｇ，２２３Ｇの直列接続が、パワーライン２１３と基準電位（ＧＮＤ）ラインとの間に接続されている。
ＦＥＴ２２２Ｇ，２２３Ｇのゲートには、出力容量選択信号発生源２２４Ｇの出力が接続されている。即ち、ＦＥＴ２２２Ｇ，２２３Ｇは、スイッチング素子として機能し、出力容量選択信号発生源２２４Ｇの出力信号ＳＧ（以下、「出力容量選択信号ＳＧ」と呼ぶ）が高電位のとき、オン状態（導通状態）となり、出力容量選択信号ＳＧが低電位のとき、オフ状態（遮断状態）となる。
ＦＥＴ２２２Ｇ，２２３Ｇがオン状態になると、コンデンサ２２１Ｇが接続され、ＦＥＴ２２２Ｇ，２２３Ｇがオフ状態になると、コンデンサ２２１Ｇが切り離される。
The
One end of the
The output of the output capacitance selection
When the
次に、図１０を参照して、このような図９の構成を有する従来のコンデンサ切替回路２１１の動作について説明する。
Next, the operation of the conventional
図１０は、図９に示す従来のコンデンサ切替回路２１１の動作として、当該従来のコンデンサ切替回路２１１が搭載されているパワーラインの回路において、緑と赤の光源が時分割で繰り返し遷移して点滅する際の動作の一例を示すタイミングチャートである。
図１０において、上から順に、パワーライン２１３の電位Ｖｉｎのタイミングチャート、赤用の出力容量選択信号ＳＲのタイミングチャート、緑用の出力容量選択信号ＳＧのタイミングチャート、緑用のＦＥＴ２２２Ｇ，２２３Ｇのゲート駆動信号Ｇのタイミングチャート、及び、緑用のコンデンサ２２１Ｇの負極端の電位Ｃｇｍのタイミングチャートが示されている。
FIG. 10 shows the operation of the conventional
10, in order from the top, the timing chart of the potential Vin of the
駆動信号発生源２１２は、パワーライン２１３の電位Ｖｉｎを、一定の周期で、パワーライン２１３の電位Ｖｉｎを高電位ＶＡと低電位ＶＢとに交互に切り替えるように、駆動信号を出力する。
赤用の出力容量選択信号発生源２２４Ｒは、駆動信号発生源２１２によるパワーライン２１３の電位Ｖｉｎの切り替えタイミングに同期して、赤用の出力容量選択信号ＳＲの電位を切り替える。
同様に、緑用の出力容量選択信号発生源２２４Ｇは、駆動信号発生源２１２によるパワーライン２１３の電位Ｖｉｎの切り替えタイミングに同期して、緑用の出力容量選択信号ＳＧの電位を切り替える。
ただし、緑用の出力容量選択信号ＳＧの電位の高低と、赤用の出力容量選択信号ＳＲの電位の高低とは、相互に逆になるようにそれぞれ切り換えられる。
The drive
The output capacitance selection
Similarly, the green output capacitance selection
However, the level of the potential of the output capacitance selection signal SG for green and the level of the potential of the output capacitance selection signal SR for red are switched so as to be opposite to each other.
具体的には、パワーライン２１３の電位Ｖｉｎが低電位ＶＢのタイミングでは、即ち、赤の光源の点灯のタイミングでは、赤用の出力容量選択信号ＳＲが高電位となり、その結果、赤用のＦＥＴ２２２Ｒ，２２３Ｒがオン状態となり、赤用のコンデンサ２２１Ｒが接続される。一方、緑用の出力容量選択信号ＳＧは低電位となり、その結果、緑用のＦＥＴ２２２Ｇ，２２３Ｇがオフ状態となり、緑用のコンデンサ２２１Ｇが切り離される。
これに対して、パワーライン２１３の電位Ｖｉｎが高電位ＶＡのタイミングでは、即ち、緑の光源の点灯のタイミングでは、緑用の出力容量選択信号ＳＧが高電位となり、その結果、緑用のＦＥＴ２２２Ｇ，２２３Ｇがオン状態となり、緑用のコンデンサ２２１Ｇが接続される。一方、赤用の出力容量選択信号ＳＲは低電位となり、その結果、赤用のＦＥＴ２２２Ｒ，２２３Ｒがオフ状態となり、赤用のコンデンサ２２１Ｒが切り離される。
Specifically, when the potential Vin of the
On the other hand, when the potential Vin of the
このように、図９に示す従来のコンデンサ切替回路２１１では、緑と赤の光源が時分割で繰り返し遷移して点滅する際には、赤用のコンデンサ２２１Ｒと緑用のコンデンサ２２１Ｇとのうち、パワーライン２１３の遷移後の電位Ｖｉｎに略等しいコンデンサが適宜接続される。
これにより、パワーライン２１３の電位Ｖｉｎが切り替わる度にコンデンサを充放電する必要が無くなるため、パワーライン２１３の電位Ｖｉｎの高速の切り替えが可能になる。
As described above, in the conventional
This eliminates the need to charge and discharge the capacitor each time the potential Vin of the
しかしながら、図９に示す従来のコンデンサ切替回路２１１でも、パワーライン２１３の電位Ｖｉｎの高電位ＶＡと低電位ＶＢとの差（以下、「パワーライン電位高低差」と呼ぶ）が、スイッチとして機能するＦＥＴ２２２Ｒ，２２３Ｒ，２２２Ｇ，２２３Ｇのゲートの閾値電圧を超える場合には、次のような課題が生じる。
However, also in the conventional
即ち、負極端に対して正極端が高電位ＶＡに充電されている緑用のコンデンサ２２１Ｇに着目すると、その負極端の電位Ｃｇｍは、図１０に示すように、パワーライン２１３の電位Ｖｉｎが低電位ＶＢになっている期間では、基準電位（ＧＮＤであり、ここでは０Ｖ）に対して負の電位になっている。
緑用のコンデンサ２２１Ｇの正極端は、赤用のコンデンサ２２１Ｒの正極端と共通になっており、その結果、パワーライン電位高低差の分だけ、緑用のコンデンサ２２１Ｇの負極端の電位Ｃｇｍが低くなるからである。
That is, when attention is paid to the
The positive electrode end of the
このようなパワーライン２１３の電位Ｖｉｎが低電位ＶＢになっている期間では、緑用のＦＥＴ２２２Ｇ，２２３Ｇのゲート駆動信号Ｇは、当該緑用のＦＥＴ２２２Ｇ，２２３Ｇをオフ状態にする信号、即ち、低電位の信号となっている。
しかしながら、緑用のＦＥＴ２２２Ｇ，２２３Ｇのゲート駆動信号Ｇは、図１０に示すように、基準電位（ＧＮＤであり、ここでは０Ｖ）よりも低い電位になれない。このため、緑用のＦＥＴ２２２Ｇ，２２３Ｇのゲート電位においては、上述のパワーライン電位高低差のため、緑用のＦＥＴ２２２Ｇ，２２３Ｇのドレインとの電位差がゲートの閾値電圧よりも大きくなるため、当該緑用のＦＥＴ２２２Ｇ，２２３Ｇがオン状態になってしまう。
その結果、高電位ＶＡに充電されている緑用のコンデンサ２２１Ｇが放電することになり、緑用のコンデンサ２２１Ｇの負極端の電位Ｃｇｍが上昇していく。このような放電は、緑用のコンデンサ２２１Ｇの負極端の電位Ｃｇｍの上昇に連動して緑用のＦＥＴ２２２Ｇ，２２３Ｇのドレインの電位が上昇して、緑用のＦＥＴ２２２Ｇ，２２３Ｇのゲートとドレインとの電位差が、ゲートの閾値より小さくなるまで継続する。
このようにして、緑用のコンデンサ２２１Ｇは、放電してしまうので、その電位が高電位ＶＡよりも低下してしまう、という課題が生ずることになる。
During the period when the potential Vin of the
However, as shown in FIG. 10, the gate drive signal G of the
As a result, the
Thus, since the
このような課題が生ずることは、図１０の例でも、枠２５１内の電位Ｃｇｍの波形として顕著に示されている。
なお、図１０の例では、パワーライン２１３の電位Ｖｉｎのうち、高電位ＶＡは６Ｖであり、低電位ＶＢは３Ｖであるため、パワーライン電位高低差は３Ｖ（＝６Ｖ−３Ｖ）になる。また、緑用のＦＥＴ２２２Ｇ，２２３Ｇの閾値電圧は１Ｖとされている。また、基準電位（ＧＮＤ）は０Ｖとされている。
枠２５１内の波形として示すように、緑用のＦＥＴ２２２Ｇ，２２３Ｇのゲート駆動信号Ｇが高電位から低電位である基準電位（ＧＮＤ）に切り替わった時点では、緑用のコンデンサ２２１Ｇの負極端の電位Ｃｇｍは、−３Ｖ程度となっている。即ち、緑用のコンデンサ２２１Ｇの負極端の電位Ｃｇｍは、基準電位（ＧＮＤ）である０Ｖよりも、パワーライン電位高低差（３Ｖ）の分だけ降下している。
詳細には、緑用のＦＥＴ２２２Ｇ，２２３Ｇのゲートの電位は、ゲート信号Ｇの基準電位（ＧＮＤ）である０Ｖなのに対して、緑用のＦＥＴ２２２Ｇのソースの電位は、緑用のコンデンサ２２１Ｇの負極端の電位Ｃｇｍである−３Ｖにほぼ等しくなる。その結果、ＦＥＴ２２２Ｇがオン状態になり、ＦＥＴ２２２Ｇ、２２３Ｇのドレインの電位も、緑用のコンデンサ２２１Ｇの負極端の電位Ｃｇｍである−３Ｖにほぼ等しくなる。さらに、ＦＥＴ２２３Ｇの基盤（Ｐ型）とドレイン（Ｎ型）との間に順方向の電流が流れ、見かけ上、緑用のＦＥＴ２２２３Ｇがオン状態になってしまう。
その結果、高電位ＶＡに充電されている緑用のコンデンサ２２１Ｇが放電するため、切換直後に−３Ｖ程度を示している負極端の電位Ｃｇｍが、次第に上昇し、最終的に−１Ｖ程度まで推移する。緑用のコンデンサ２２１Ｇの負極端の電位Ｃｇｍが−１Ｖになったということは、緑用のＦＥＴ２２２Ｇのソースとゲートとの電位差が１Ｖになったことを意味する。この場合、緑用のＦＥＴ２２２Ｇのソースとゲートとの電位差が、ＦＥＴ２２２Ｇのゲートの閾値電圧である１Ｖとほぼ一致する（閾値電圧よりも若干小さくなる）ため、当該緑用のＦＥＴ２２２Ｇがオフ状態になり、さらに、ＦＥＴ２２３Ｇの基盤（Ｐ型）とドレイン（Ｎ型）との間の電流が止まり、緑用のＦＥＴ２２２３Ｇもオフ状態になる。
しかしながら、緑用のコンデンサ２２１Ｇの負極端の電位Ｃｇｍが−１Ｖということは、正極端の電位に換算すると４Ｖになり、高電位ＶＡ（＝６Ｖ）よりも低下してしまっていることになる。
The occurrence of such a problem is remarkably shown as the waveform of the potential Cgm in the
In the example of FIG. 10, among the potential Vin of the
As shown as a waveform in a
Specifically, the gate potential of the
As a result, since the
However, the fact that the potential Cgm at the negative electrode end of the
本発明は、このような状況に鑑みてなされたものであり、電位を維持したままのコンデンサの切り替えを可能にすることを目的とする。 The present invention has been made in view of such a situation, and an object thereof is to enable switching of a capacitor while maintaining a potential.
本発明の一態様にかかるコンデンサ切替回路は、
電力供給のラインに正極端が接続され、その正極端と負極端との電位差が相対的に大きい第１コンデンサと、
前記電力供給のラインに正極端が接続され、その正極端と負極端との電位差が相対的に小さい第２コンデンサと、
前記第１コンデンサの負極端と基準電位のラインとを接続又は非接続にする第１ＦＥＴと、
前記第２コンデンサの負極端と前記基準電位のラインとを接続又は非接続にする第２ＦＥＴと、
前記第１ＦＥＴによって前記第１コンデンサの負極端と前記基準電位のラインとを接続し、且つ前記第２ＦＥＴによって前記第２コンデンサの負極端と前記基準電位のラインとを非接続にする場合に、前記第１ＦＥＴをオン状態とするゲート駆動信号を出力し、前記第１ＦＥＴによって前記第１コンデンサの負極端と前記基準電位のラインとを非接続にし、且つ前記第２ＦＥＴによって前記第２コンデンサの負極端と前記基準電位のラインとを接続にする場合に、前記第１ＦＥＴのゲートを駆動する前記ゲート駆動信号を前記基準電位に対するダイオードシンクとハイインピーダンスが組み合わされた出力に変換する変換回路と、
前記第１ＦＥＴのゲートと前記第１コンデンサの負極端とを接続する抵抗と、
を備えることを特徴とする。
A capacitor switching circuit according to one aspect of the present invention is provided.
A first capacitor having a positive electrode end connected to the power supply line and a relatively large potential difference between the positive electrode end and the negative electrode end;
A second capacitor having a positive end connected to the power supply line and a relatively small potential difference between the positive end and the negative end;
A first FET for connecting or disconnecting a negative electrode end of the first capacitor and a reference potential line;
A second FET for connecting or disconnecting the negative electrode end of the second capacitor and the reference potential line;
When the negative electrode end of the first capacitor and the reference potential line are connected by the first FET, and the negative electrode end of the second capacitor and the reference potential line are disconnected by the second FET, A gate drive signal for turning on the first FET is output, the negative terminal of the first capacitor and the reference potential line are disconnected by the first FET, and the negative terminal of the second capacitor is connected by the second FET. A conversion circuit that converts the gate drive signal for driving the gate of the first FET into an output that combines a diode sink and a high impedance with respect to the reference potential when the reference potential line is connected;
A resistor connecting the gate of the first FET and the negative terminal of the first capacitor;
It is characterized by providing.
上記コンデンサ切替回路は、
前記第１コンデンサの負極端の電位が前記基準電位以下に低下した場合、前記第１コンデンサの負極端と、前記第１コンデンサの負極端と前記基準電位のラインとを非接続にする前記第１ＦＥＴのゲートと、の間を所定期間短絡する短絡回路、
をさらに備えていることが望ましい。
The capacitor switching circuit is
The first FET that disconnects the negative electrode end of the first capacitor, the negative electrode end of the first capacitor, and the reference potential line when the potential of the negative electrode end of the first capacitor drops below the reference potential. A short circuit for short-circuiting between the gate and the predetermined period,
It is desirable to further include.
本発明の他の態様にかかるコンデンサ切替方法は、
電力供給のラインに正極端が接続され、その正極端と負極端との電位差が相対的に大きい第１コンデンサと、前記電力供給のラインに正極端が接続され、その正極端と負極端との電位差が相対的に小さい第２コンデンサと、前記第１コンデンサの負極端と基準電位のラインとを接続又は非接続にする第１ＦＥＴと、前記第２コンデンサの負極端と前記基準電位のラインとを接続又は非接続にする第２ＦＥＴと、前記第１ＦＥＴのゲートと前記第１コンデンサの負極端とを接続する抵抗と、を備えるコンデンサ切替回路のコンデンサ切替方法において、
前記第１ＦＥＴによって前記第１コンデンサの負極端と前記基準電位のラインとを接続し、且つ前記第２ＦＥＴによって前記第２コンデンサの負極端と前記基準電位のラインとを非接続にする場合、前記第１ＦＥＴをオン状態とするゲート駆動信号を出力するステップと、
前記第１ＦＥＴによって前記第１コンデンサの負極端と前記基準電位のラインとを非接続にし、且つ前記第２ＦＥＴによって前記第２コンデンサの負極端と前記基準電位のラインとを接続にする場合、前記第１ＦＥＴのゲートを駆動する前記ゲート駆動信号を前記基準電位に対するダイオードシンクとハイインピーダンスが組み合わされた出力に変換するステップと、
を含むことを特徴とする。
The capacitor switching method according to another aspect of the present invention includes:
A positive end is connected to the power supply line, a first capacitor having a relatively large potential difference between the positive end and the negative end, and a positive end is connected to the power supply line, and the positive end and the negative end are connected to each other. A second capacitor having a relatively small potential difference; a first FET that connects or disconnects a negative electrode end of the first capacitor and a reference potential line; and a negative electrode end of the second capacitor and the reference potential line. In a capacitor switching method of a capacitor switching circuit comprising: a second FET to be connected or disconnected; and a resistor that connects a gate of the first FET and a negative end of the first capacitor.
When the negative electrode end of the first capacitor and the reference potential line are connected by the first FET, and the negative electrode end of the second capacitor and the reference potential line are disconnected by the second FET, the first FET Outputting a gate drive signal for turning on the 1FET;
When the negative terminal of the first capacitor and the reference potential line are disconnected by the first FET, and the negative terminal of the second capacitor and the reference potential line are connected by the second FET, the first FET Converting the gate drive signal for driving the gate of 1 FET into an output in which a diode sink and a high impedance with respect to the reference potential are combined;
It is characterized by including.
本発明によれば、電位を維持したままのコンデンサの切り替えができる。 According to the present invention, the capacitor can be switched while maintaining the potential.
以下、本発明の実施形態を図面に基づいて説明する。 Hereinafter, embodiments of the present invention will be described with reference to the drawings.
［第１実施形態］
図１は、本発明の第１実施形態に係るコンデンサ切替回路の構成例を示す図である。
[First Embodiment]
FIG. 1 is a diagram illustrating a configuration example of a capacitor switching circuit according to the first embodiment of the present invention.
図１に示すように、第１実施形態のコンデンサ切替回路１１と、駆動信号発生源１２とは、パワーライン１３により接続されている。
As shown in FIG. 1, the
駆動信号発生源１２は、図１には図示せぬパワーＬＥＤ（後述する図３の例では、パワーＬＥＤ５１Ｒ，５１Ｇ，５１Ｂ）に対して駆動信号をパワーライン１３を介して供給する。
ここでは、前提として、図５乃至図１０の例にあわせて、図１には図示せぬ赤と緑の各光源としてのパワーＬＥＤ（後述する図３の例では、パワーＬＥＤ５１Ｒ，５１Ｇ）が時分割で点滅する場合に必要な回路のみが図示されており、青の光源としてのパワーＬＥＤ（後述する図３の例では、パワーＬＥＤ５１Ｂ）についての回路の図示は省略されている。即ち、コンデンサ切替回路１１は、緑と赤の光源を時分割に順次切り替えて点滅させるための動作を行うパワーラインの回路に搭載されることを前提とする。
このため、駆動信号発生源１２は、緑のパワーＬＥＤを点灯させる場合には、パワーライン１３の電位Ｖｉｎを、当該緑のパワーＬＥＤの定格電圧に対応する高電位ＶＡに切り替える。一方、駆動信号発生源１２は、赤のパワーＬＥＤを点灯させる場合には、パワーライン１３の電位Ｖｉｎを、当該赤のパワーＬＥＤの定格電圧に対応する低電位ＶＢに切り替える。
The drive
Here, as a premise, in conjunction with the examples of FIGS. 5 to 10, power LEDs (
For this reason, when the green power LED is lit, the drive
コンデンサ切替回路１１は、赤用の低電位ＶＢの状態を保持する回路として、コンデンサ２１Ｒと、ＦＥＴ２２Ｒ，２３Ｒと、出力容量選択信号発生源２４Ｒと、を備えている。
この赤用の低電位ＶＢの状態を保持する回路については、図９のコンデンサ切替回路２１１の赤用の低電位ＶＢの状態を保持する回路と基本的に同様の構成及び機能を有しているので、ここでは、それらの説明は省略する。
The
The circuit for holding the state of the red low potential VB has basically the same configuration and function as the circuit for holding the state of the red low potential VB of the
コンデンサ切替回路１１はまた、緑用の高電位ＶＡの状態を保持する回路として、コンデンサ２１Ｇと、ＦＥＴ２２Ｇ，２３Ｇと、出力容量選択信号発生源２４Ｇと、を備えている。
緑用の高電位ＶＡの状態を保持する回路のうち、ここまでの構成及び機能は、図９のコンデンサ切替回路２１１の緑用の高電位ＶＡの状態を保持する回路と基本的に同様の構成及び機能を有しているので、ここでは、それらの説明は省略する。
The
Among the circuits that hold the state of the green high potential VA, the configuration and functions up to here are basically the same as those of the circuit that holds the state of the green high potential VA of the
コンデンサ切替回路１１は、緑用の高電位ＶＡの状態を保持する回路としてさらに、出力容量選択信号切替回路２５と、抵抗２６と、を備えている。
出力容量選択信号切替回路２５は、ＰＮＰトランジスタ３１と、抵抗Ｒ１，Ｒ２の直列接続からなるデバイダ回路３２と、ダイオード３３と、を備えている。
ＰＮＰトランジスタ３１のうち、ベースは、デバイダ回路３２の分割出力が接続され、エミッタは、出力容量選択信号発生源２４Ｇの出力が接続され、コレクタは、緑用のＦＥＴ２２Ｇ，２３Ｇのゲートに接続されている。
ダイオード３３のうち、アノードは、ＰＮＰトランジスタ３１のコレクタに接続され、カソードは、ＰＮＰトランジスタ３１のエミッタに接続されている。即ち、ダイオード３３は、ＰＮＰトランジスタ３１のコレクタとエミッタとの間に並列接続されている。
抵抗２６は、緑用のＦＥＴ２２Ｇ，２３Ｇのゲート電位の浮きを防止するために、当該ゲートと、ＦＥＴ２２Ｇのソースとの間に並列に接続されている。
The
The output capacitance selection
Among the
Of the
The
図１に示すように、出力容量選択信号切替回路２５の入力信号は、緑用の出力容量選択信号発生源２４Ｇから発生された出力容量選択信号ＳＧであり、出力容量選択信号切替回路２５の出力信号は、緑用のＦＥＴ２２Ｇ，２３Ｇのゲート駆動信号Ｇである。
ここで、ＰＮＰトランジスタ３１のベースに印加される電位、即ち、デバイダ回路３２の分割出力の電位｛Ｖｃｃ×Ｒ２／（Ｒ１＋Ｒ２）｝を、「規定電位」と呼ぶ。なお、電位Ｖｃｃは、制御回路用の電源（図示せず）の電位であり、本実施形態では５Ｖとされている。出力容量選択信号発生源２４Ｇも、この制御回路用の電源により駆動され、高電位として電位Ｖｃｃ（５Ｖ）の出力容量選択信号ＳＧを入力する。即ち、規定電位は、図１に示すように基準電位（ＧＮＤであり、本実施形態では０Ｖ）よりも高電位であって、出力容量選択信号ＳＧの高電位としての電位Ｖｃｃ（５Ｖ）よりも低電位である。
この場合、出力容量選択信号切替回路２５は、入力信号の電位が規定電位以上のときには、その出力形態を、ソースとなる出力に変換し、入力信号の電位が規定電位未満のときには、その出力形態を、基準電位（ＧＮＤ）に対するダイオードシンクとハイインピーダンスが組み合わさった出力に変換する。ここで、ダイオードシンクとは、ダイオード３３によりシンク電流を引き込むという意味である。
As shown in FIG. 1, the input signal of the output capacitance selection
Here, the potential applied to the base of the
In this case, the output capacitance selection
これにより、入力信号の電位が規定電位未満の場合、緑用のコンデンサ２１Ｇの負極端の電位Ｃｇｍが基準電位（ＧＮＤ）未満となっても、抵抗２６が作用して緑用のＦＥＴ２２Ｇ，２３Ｇのゲートの電位が下がる。その結果、緑用のＦＥＴ２２Ｇ，２３Ｇがオフ状態となって、緑用のコンデンサ２２１Ｇの不慮の放電を防止することができ、その電位を高電位ＶＡのまま維持することが可能になる。
As a result, when the potential of the input signal is less than the specified potential, even if the potential Cgm of the negative electrode end of the
次に、図２を参照して、このような図１の構成を有する第１実施形態のコンデンサ切替回路１１の動作について説明する。
Next, the operation of the
図２は、図１に示す第１実施形態のコンデンサ切替回路１１の動作として、当該コンデンサ切替回路１１が搭載されているパワーラインの回路において、緑と赤の光源が時分割で繰り返し遷移して点滅する際の動作の一例を示すタイミングチャートである。
図２において、上から順に、パワーライン１３の電位Ｖｉｎのタイミングチャート、赤用の出力容量選択信号ＳＲのタイミングチャート、緑用の出力容量選択信号ＳＧのタイミングチャート、緑用のＦＥＴ２２Ｇ，２３Ｇのゲート駆動信号Ｇのタイミングチャート、及び、緑用のコンデンサ２１Ｇの負極端の電位Ｃｇｍのタイミングチャートが示されている。
FIG. 2 shows the operation of the
In FIG. 2, in order from the top, the timing chart of the potential Vin of the
駆動信号発生源１２は、一定の周期で、パワーライン１３の電位Ｖｉｎを高電位ＶＡと低電位ＶＢとに交互に切り替えるように、駆動信号を出力する。ここで、図２の例では、高電位ＶＡは６Ｖとされ、低電位ＶＢは３Ｖとされている。
赤用の出力容量選択信号発生源２４Ｒは、駆動信号発生源１２によるパワーライン１３の電位Ｖｉｎの切り替えタイミングに同期して、赤用の出力容量選択信号ＳＲの電位を切り替える。
同様に、緑用の出力容量選択信号発生源２４Ｇは、駆動信号発生源１２によるパワーライン１３の電位Ｖｉｎの切り替えタイミングに同期して、緑用の出力容量選択信号ＳＧの電位を切り替える。
ただし、緑用の出力容量選択信号ＳＧの電位の高低と、赤用の出力容量選択信号ＳＲの電位の高低とは、相互に逆になるようにそれぞれ切り換えられる。
また、緑用の出力容量選択信号ＳＧ及び赤用の出力容量選択信号ＳＲの高電位は、制御回路用の電源（図示せず）の電位Ｖｃｃであり、図２の例では５Ｖとされている。一方、緑用の出力容量選択信号ＳＧ及び赤用の出力容量選択信号ＳＲの低電位は、基準電位（ＧＮＤ）であり、図２の例では０Ｖとされている。
The drive
The output capacitance selection
Similarly, the green output capacitance selection
However, the level of the potential of the output capacitance selection signal SG for green and the level of the potential of the output capacitance selection signal SR for red are switched so as to be opposite to each other.
Further, the high potentials of the green output capacitance selection signal SG and the red output capacitance selection signal SR are the potential Vcc of the power supply (not shown) for the control circuit, which is 5 V in the example of FIG. . On the other hand, the low potentials of the green output capacitance selection signal SG and the red output capacitance selection signal SR are the reference potential (GND), which is 0 V in the example of FIG.
この場合、パワーライン１３の電位Ｖｉｎが低電位ＶＢのタイミングでは、即ち、赤の光源の点灯のタイミングでは、赤用の出力容量選択信号ＳＲが高電位となり、その結果、赤用のＦＥＴ２２Ｒ，２３Ｒがオン状態となり、赤用のコンデンサ２１Ｒが接続される。一方、緑用の出力容量選択信号ＳＧは低電位となり、その結果、緑用のＦＥＴ２２Ｇ，２３Ｇがオフ状態となり、緑用のコンデンサ２１Ｇが切り離される。
これに対して、パワーライン１３の電位Ｖｉｎが高電位ＶＡのタイミングでは、即ち、緑の光源の点灯のタイミングでは、緑用の出力容量選択信号ＳＧが高電位となり、その結果、緑用のＦＥＴ２２Ｇ，２３Ｇがオン状態となり、緑用のコンデンサ２１Ｇが接続される。一方、赤用の出力容量選択信号ＳＲは低電位となり、その結果、赤用のＦＥＴ２２Ｒ，２３Ｒがオフ状態となり、赤用のコンデンサ２１Ｒが切り離される。
In this case, at the timing when the potential Vin of the
On the other hand, when the potential Vin of the
このように、図１に示す第１実施形態のコンデンサ切替回路１１では、緑と赤の光源が時分割で繰り返し遷移して点滅する際には、赤用のコンデンサ２１Ｒと緑用のコンデンサ２１Ｇとのうち、パワーライン１３の遷移後の電位Ｖｉｎに略等しいコンデンサが適宜接続される。
これにより、パワーライン１３の電位Ｖｉｎが切り替わる度にコンデンサを充放電する必要が無くなるため、パワーライン１３の電位Ｖｉｎの高速の切り替えが可能になる。
As described above, in the
This eliminates the need to charge and discharge the capacitor each time the potential Vin of the
ここで、図２と図１０とを比較すると容易にわかることであるが、緑用のコンデンサ２１Ｇの負極端の電位Ｃｇｍのタイミングチャートにおいて、同一時間帯の図２の枠４１内の波形と図１０の枠２５１の波形とに差異が認められる。そこで、以下、図２の枠４１で囲まれる時間帯内のコンデンサ切替回路１１の動作についてさらに詳細に説明する。
Here, as can be easily understood by comparing FIG. 2 and FIG. 10, in the timing chart of the potential Cgm of the negative electrode end of the
なお、図２の例でも、図１０の例と同様に、パワーライン１３の電位Ｖｉｎのうち、高電位ＶＡは６Ｖであり、低電位ＶＢは３Ｖであるため、パワーライン電位高低差は３Ｖ（＝６Ｖ−３Ｖ）になる。また、緑用のＦＥＴ２２Ｇ，２３Ｇの閾値電圧は１Ｖとされている。また、基準電位（ＧＮＤ）は０Ｖとされている。
2, the high potential VA is 6V and the low potential VB is 3V out of the potential Vin of the
この場合、パワーライン１３の電位Ｖｉｎが高電位ＶＡ（＝６Ｖ）から低電位ＶＢ（＝３Ｖ）に切り替わるとき、即ち、点灯対象の光源が緑から赤の光源に切り変わると、緑用のコンデンサ２１Ｇの負極端の電位Ｃｇｍは、−３Ｖ程度まで降下する。即ち、緑用のコンデンサ２１Ｇの負極端の電位Ｃｇｍは、基準電位（ＧＮＤ）である０Ｖよりも、パワーライン電位高低差（３Ｖ）の分だけ降下する。
この切り替えのタイミングで、緑用の出力容量選択信号ＳＧも、高電位（ＶＣＣ＝５Ｖ）から低電位（基準電位（ＧＮＤ）＝０）となる。
上述したように、この出力容量選択信号ＳＧが、出力容量選択信号切替回路２５の入力信号となるため、当該入力信号の電位が、ＰＮＰトランジスタ３１のベースに印加される規定電位未満となる。その結果、出力容量選択信号切替回路２５は、その出力形態を、基準電位（ＧＮＤ）に対するダイオードシンクとハイインピーダンスが組み合わさった出力に変換する。これにより、抵抗２６が作用して緑用のＦＥＴ２２Ｇ，２３Ｇのゲートの電位、即ち、緑用のＦＥＴ２２Ｇ，２３Ｇのゲート駆動信号Ｇの電位が、−３Ｖまで低下する。
その結果、緑用のＦＥＴ２２Ｇのソースとゲートとの電位差は非常に小さなものになり、即ち、ゲートの閾値電圧である１Ｖよりも小さくなり、また、ＦＥＴ２３Ｇのソースの電位に対してゲートの電位が低くなるため、当該緑用のＦＥＴ２２Ｇ，２３Ｇがオフ状態になる。
よって、緑用のコンデンサ２１Ｇの不慮の放電は行われず、緑用のコンデンサ２１Ｇの負極端の電位Ｃｇｍが−３Ｖを維持することができる。即ち、正極端と負極端との電位差に換算すると６Ｖになり、高電位ＶＡ（＝６Ｖ）を低下させずに維持することができる。
In this case, when the potential Vin of the
At this switching timing, the output capacitance selection signal SG for green also changes from a high potential (VCC = 5 V) to a low potential (reference potential (GND) = 0).
As described above, since the output capacitance selection signal SG becomes an input signal of the output capacitance selection
As a result, the potential difference between the source and the gate of the
Therefore, accidental discharge of the
次に、図３を参照して、このような図１の構成を有する第１実施形態のコンデンサ切替回路１１の実装例について説明する。
図３は、図１の構成を有する第１実施形態のコンデンサ切替回路１１が実装されたパワーラインの回路の構成例を示している。
ただし、図３のパワーラインの回路では、赤と緑の光源のみならず、青の光源も搭載されている。このため、パワーライン１３の電位の変化は３段階となるため、図示はしないが、コンデンサ切替回路１１に搭載されるコンデンサも３つになる。即ち、コンデンサ切替回路１１には、さらに、青用の低電位ＶＢの状態を保持する回路として、上述した緑用の低電位ＶＢの状態を保持する回路と基本的に同様の構成と機能を有する回路が搭載されることになる。
Next, a mounting example of the
FIG. 3 shows a configuration example of a power line circuit on which the
However, the power line circuit of FIG. 3 includes not only red and green light sources but also blue light sources. For this reason, since the change in the potential of the
図３のパワーラインの回路は、例えばパーソナルコンピュータにより作成された画像等をスクリーンに拡大して投影するためプロジェクタに搭載される。
このため、図３のパワーラインの回路のパワーライン１３には、上述したコンデンサ切替回路１１及び駆動信号発生源１２の他、パワーＬＥＤ５１Ｒ，５１Ｇ，５１Ｂが接続されている。パワーＬＥＤ５１Ｒ，５１Ｇ，５１Ｂは、赤、緑、青の各々の光源として機能する、定格電流値の異なる発光素子である。
なお、図３は例示であって、光源の発光色は赤、緑、青に特に限定されず、また、発光素子の数も特に３個に限定されない。
The circuit of the power line in FIG. 3 is mounted on a projector for projecting, for example, an image created by a personal computer in an enlarged manner on a screen.
Therefore, in addition to the
FIG. 3 is an exemplification, and the light emission color of the light source is not particularly limited to red, green, and blue, and the number of light emitting elements is not particularly limited to three.
パワーＬＥＤ５１Ｒ，５１Ｇ，５１Ｂの各々には、スイッチング素子５２Ｒ，５２Ｇ，５２Ｂの各々が接続されている。
Each of the
発光素子選択制御部５３は、スイッチング素子５２Ｒ，５２Ｇ，５２Ｂの各々に対してオン／オフの制御を順次施すことにより、パワーＬＥＤ５１Ｒ，５１Ｇ，５１Ｂの各光源のうち、駆動信号発生源１２から発生される駆動信号の供給先となる光源を選択する制御を実行する。
The light emitting element
駆動信号発生源１２は、直流電源５４と、電源供給部５５と、を備えている。
直流電源５４は、電流値Ｉｉｎの信号を電源供給部５５に供給する。
電源供給部５５は、直流電源５４から入力された信号の電流値Ｉｉｎを、所定の電流値Ｉｏｕｔに変換する。そして、電源供給部５５は、電流値Ｉｏｕｔの信号を出力信号として、パワーＬＥＤ５１Ｒ，５１Ｇ，５１Ｂの各光源のうち発光素子選択制御部５３により選択された光源に対して供給する。
The drive
The
The
電源供給部５５は、入力平滑コンデンサ６１と、昇圧コイル６２と、スイッチング素子６３と、昇圧制御部６４と、逆流防止ダイオード６５と、出力平滑コンデンサ６６と、検出用抵抗６７と、可変設定部６８と、を備えている。
The
入力平滑コンデンサ６１は、直流電源５４からの電圧を平滑化する。
昇圧コイル６２は、入力平滑コンデンサ６１により平滑化された電圧を昇圧する。
昇圧制御部６４は、スイッチング素子６３に対してオン／オフの制御を実行することで、パワーライン１３の電位Ｖｉｎを可変させる。
逆流防止ダイオード６５は、パワーライン１３に流れ込む電流の逆流を防止する。
検出用抵抗６７は、電流値Ｉｏｕｔの出力電流を検出し、その検出結果を昇圧制御部６４に供給する。
可変設定部６８は、出力電流の電流値Ｉｏｕｔを可変設定する。
The
The
The step-up
The
The
The
電源供給部５５では、昇圧制御部６４の制御により、スイッチング素子６３がオン状態になると、直流電源５４からの電流が昇圧コイル６２に供給される。そして、時間の経過とともに、昇圧コイル６２には、当該昇圧コイル６２に流れる電流値の２乗に比例するエネルギーが蓄積される。
この状態で、昇圧制御部６４に制御により、スイッチング素子６３がオフ状態になると、昇圧コイル６２に蓄積されたエネルギーは、逆流防止ダイオード６５を介して出力平滑コンデンサ６６に電荷として蓄積される。
ここで、逆流防止ダイオード６５は、スイッチング素子６３がオン状態になったときに、出力平滑コンデンサ６６に蓄積された電荷がスイッチング素子６３を介して流出することを防止している。
In the
In this state, when the switching
Here, the
昇圧制御部６４はまた、電源供給部５５の出力電流の電流値Ｉｏｕｔを、検出用抵抗６７の電圧値に基づいて検出し、その検出値に基づいて、出力電流の電流値Ｉｏｕｔが所定の設定電流値で一定となるように、スイッチング素子６３に対してオン／オフの制御を施す。
The
昇圧制御部６４はまた、パワーＬＥＤ５１Ｒ，５１Ｇ，５１Ｂの各光源の定格電流値に対応するように、可変設定部６８により設定電流値を可変設定する。
The
具体的には、可変設定部６８は、抵抗７１Ｒ，７１Ｇ，７１Ｂと、スイッチング素子７２Ｒ，７２Ｇ，７２Ｂと、を備えている。
ここで、符号Ｒ，Ｇ，Ｂの何れかを符号Ｋと記述すると、抵抗７１Ｋは、パワーＬＥＤ５１Ｋと対応しており、スイッチング素子７２Ｋに接続されている。
即ち、スイッチング素子７２Ｋは、対応するパワーＬＥＤ５１Ｋの切り換えタイミングにあわせてオン状態となり、その結果、抵抗７１Ｋの一端の電位が基準電位（図１や図２の例に対応させると、ＧＮＤ＝０Ｖである）となる。
昇圧制御部６４は、このようにして一端が基準電位となった抵抗７１Ｋに流れる電流Ｉｒに比例した値の電流が、対応するパワーＬＥＤ５１Ｋに流れるように、設定電流値を可変設定する。
換言すると、抵抗７１Ｋは、対応するパワーＬＥＤ５１Ｋに供給される出力電流の電流値Ｉｏｕｔが、パワーＬＥＤ５１Ｋの定格電流値となるように、その抵抗値が設定されている。
Specifically, the
Here, when any one of the symbols R, G, and B is described as a symbol K, the resistor 71K corresponds to the power LED 51K and is connected to the switching element 72K.
That is, the switching element 72K is turned on in accordance with the switching timing of the corresponding power LED 51K. As a result, when the potential at one end of the resistor 71K corresponds to the reference potential (GND = 0V in the examples of FIGS. 1 and 2), There is).
The step-up
In other words, the resistance value of the resistor 71K is set so that the current value Iout of the output current supplied to the corresponding power LED 51K becomes the rated current value of the power LED 51K.
コンデンサ切替回路１１は、発光素子選択制御部５３によるパワーＬＥＤ５１Ｒ，５１Ｇ，５１Ｂの各光源の選択制御に同期して、パワーＬＥＤ５１Ｒ，５１Ｇ，５１Ｂの各々に対応するコンデンサ（補助容量）の接続及び切り離しを制御する。
The
例えば、パワーＬＥＤ５１Ｒに対応するコンデンサが、図１の赤用のコンデンサ２１Ｒであり、パワーＬＥＤ５１Ｒが点灯対象として発光素子選択制御部５３により選択された場合、上述したように、パワーＬＥＤ５１Ｒに対して並列接続される。
即ち、赤用のコンデンサ２１Ｒには、電源供給部５５から供給される電荷、即ち、対応するパワーＬＥＤ５１Ｒの定格電圧値（図１や図２の例では低電位ＶＢ）に対応した電荷が充電されている。このため、パワーＬＥＤ５１Ｒには、赤用のコンデンサ２１Ｒからも、パワーＬＥＤ５１Ｒに対応した定格電流が供給される。
ここで、電源供給部５５からも、上述したように、パワーＬＥＤ５１Ｒに対応した定格電流が供給される。
しかしながら、点灯対象が赤の光源に切り替わった直後の過渡期における、電源供給部５５の電流値の変化の応答が遅い場合がある。例えば、直前の点灯対象が青の光源、即ちパワーＬＥＤ５１Ｂであるならば、パワーＬＥＤ５１Ｂに対応した定格電流から、切り替え後の赤の光源としてのパワーＬＥＤ５１Ｒに対応した定格電流に可変させる応答時間が遅い場合がある。
このような場合であっても、赤用のコンデンサ２１ＲからパワーＬＥＤ５１Ｒに流れる電流は速やかに、パワーＬＥＤ５１Ｒに対応した定格電流に到達するので、当該パワーＬＥＤ５１Ｒは、その発光タイミング時に安定した発光状態を得ることができる。
For example, when the capacitor corresponding to the power LED 51R is the
That is, the
Here, as described above, the rated current corresponding to the power LED 51R is also supplied from the
However, the response of the change in the current value of the
Even in such a case, since the current flowing from the
次に、パワーＬＥＤ５１Ｇが点灯対象として発光素子選択制御部５３により選択されるものとする。
この場合、パワーＬＥＤ５１Ｇに対応するコンデンサが、図１の緑用のコンデンサ２１Ｇであり、上述したように、パワーＬＥＤ５１Ｇに対して並列接続される。なお、この時点で、赤用のコンデンサ２１Ｒは、パワーＬＥＤ５１Ｒから切り離される。
Next, it is assumed that the
In this case, the capacitor corresponding to the
この場合、仮に、図１に示す第１実施形態のコンデンサ切替回路１１ではなく、図９に示す従来のコンデンサ切替回路２１１が搭載されていたならば、図１０を用いて説明したように、緑用のコンデンサ２１Ｇには、パワーＬＥＤ５１Ｇの定格電圧値（図１や図２の例では高電位ＶＡ）に対応した電荷が充電されていない、という課題が生じてしまう。
この課題が生じると、緑用のコンデンサ２１Ｇは接続時に充電する必要がでてくるため、パワーライン１３の電位Ｖｉｎの切り替え、ここでは、パワーＬＥＤ５１Ｒの定格電圧値（図１や図２の例では低電位ＶＢ）から、パワーＬＥＤ５１Ｇの定格電圧値（図１や図２の例では高電位ＶＡ）の切り替えが低速になってしまうおそれがある。
その結果、緑用のコンデンサ２１ＧからパワーＬＥＤ５１Ｇに流れる電流が、パワーＬＥＤ５１Ｇに対応した定格電流に到達するまでの時間が遅れる場合がある。このような場合には、当該パワーＬＥＤ５１Ｇが、その発光タイミング時に安定した発光状態を充分に得られなくなるおそれもある。
In this case, if the conventional
When this problem occurs, the
As a result, the time until the current flowing from the
これに対して、図１に示す第１実施形態のコンデンサ切替回路１１は、出力容量選択信号切替回路２５と、抵抗２６と、を備えている。
出力容量選択信号切替回路２５の入力信号は、緑用の出力容量選択信号発生源２４Ｇから発生された出力容量選択信号ＳＧであり、出力容量選択信号切替回路２５の出力信号は、緑用のＦＥＴ２２Ｇ，２３Ｇのゲート駆動信号Ｇである。
出力容量選択信号切替回路２５は、入力信号の電位が規定電位以上のときには、その出力形態を、ソースとなる出力に変換し、入力信号の電位が規定電位未満のときには、その出力形態を、基準電位（ＧＮＤ）に対するダイオードシンクとハイインピーダンスが組み合わさった出力に変換する。
これにより、上述した内容の繰り返しになるが、入力信号の電位が規定電位未満の場合、緑用のコンデンサ２１Ｇの負極端の電位Ｃｇｍが基準電位（ＧＮＤ）未満となっても、抵抗２６が作用して緑用のＦＥＴ２２Ｇ，２３Ｇのゲートの電位が下がる。その結果、緑用のＦＥＴ２２Ｇ，２３Ｇがオフ状態となって、緑用のコンデンサ２２１Ｇの不慮の放電を防止することができ、その電位を、パワーＬＥＤ５１Ｇの定格電圧値（図１や図２の例では高電位ＶＡ）に維持することができる。
その結果、緑用のコンデンサ２１Ｇは接続時に充電する必要は無くなるため、パワーライン１３の電位Ｖｉｎの切り替え、ここでは、パワーＬＥＤ５１Ｒの定格電圧値（図１や図２の例では低電位ＶＢ）から、パワーＬＥＤ５１Ｇの定格電圧値（図１や図２の例では高電位ＶＡ）の切り替えが高速に行われる。
その結果、緑用のコンデンサ２１ＧからパワーＬＥＤ５１Ｇに流れる電流は速やかに、パワーＬＥＤ５１Ｇに対応した定格電流に到達するので、当該パワーＬＥＤ５１Ｇは、その発光タイミング時に安定した発光状態を得ることができる。
In contrast, the
The input signal of the output capacitance selection
The output capacitance selection
As a result, the above-described contents are repeated. However, when the potential of the input signal is less than the specified potential, the
As a result, since the
As a result, since the current flowing from the
なお、図１や図２には図示しないが、パワーＬＥＤ５１Ｂに対応する青用のコンデンサも、コンデンサ切替回路１１に設けられており、パワーＬＥＤ５１Ｂが点灯対象として発光素子選択制御部５３により選択された場合、パワーＬＥＤ５１Ｂに対して並列接続され、それ以外の場合切り離される。
そして、青用のパワーＬＥＤ５１Ｂの定格電圧値が、例えば、緑用のパワーＬＥＤ５１Ｇの定格電圧値（図１や図２の例では高電位ＶＡ）よりも高いならば、緑用としても、出力容量選択信号切替回路２５と、抵抗２６と、図１には図示はしないが、第１実施形態のコンデンサ切替回路１１に設けられている。
その結果、緑用として説明した前段落の理由と同様の理由により、青用のコンデンサからパワーＬＥＤ５１Ｂに流れる電流は速やかに、パワーＬＥＤ５１Ｂに対応した定格電流に到達するので、当該パワーＬＥＤ５１Ｂは、その発光タイミング時に安定した発光状態を得ることができる。
Although not shown in FIGS. 1 and 2, a blue capacitor corresponding to the
If the rated voltage value of the
As a result, the current flowing from the blue capacitor to the
以上、本発明の第１実施形態に係るコンデンサ切替回路１１について説明した。
次に、本発明の第２実施形態に係るコンデンサ切替回路について説明する。
The
Next, a capacitor switching circuit according to a second embodiment of the present invention will be described.
［第２実施形態］
図４は、本発明の第２実施形態に係るコンデンサ切替回路の構成例を示す図である。
なお、図４において、図１に示す第１実施形態の構成と同様の箇所には、同一の符号が付されている。
[Second Embodiment]
FIG. 4 is a diagram illustrating a configuration example of the capacitor switching circuit according to the second embodiment of the present invention.
In FIG. 4, the same reference numerals are given to the same parts as those of the first embodiment shown in FIG. 1.
図４に示す第２実施形態のコンデンサ切替回路１１１と、図１に示す第１実施形態のコンデンサ切替回路１１とを比較するに、短絡回路１３０がさらに設けられている点が差異点であり、それ以外の構成や機能は基本的に一致する。
なお、短絡回路１３０以外にも、基準電位（ＧＮＤ）をつくるための信号発生源１３１が設けられている点や、出力容量選択信号切替回路２５内の構成要素が若干異なる等、差異点が存在する。出力容量選択信号切替回路２５内の構成要素が若干異なる点とは、第１実施形態ではＰＮＰトランジスタ３１が設けられていたのに対して、第２実施形態ではＦＥＴ１４５が設けられている点と、第２実施形態ではコンデンサ１４６が設けられている点とである。これらの差異点は、第１実施形態で説明した機能や目的を何ら変化させない程度のものである。
一方で、短絡回路１３０が設けられているという差異点は、後述するように第１実施形態よりも有利な効果をもたらす重要な差異点である。そこで、以下、短絡回路１３０について詳細に説明する。
Compared with the
In addition to the
On the other hand, the difference that the
短絡回路１３０は、コンデンサ１４１と、抵抗１４２と、抵抗１４３と、トランジスタ１４４と、を備えている。
コンデンサ１４１のうち、一端は、基準電位（ＧＮＤ）ラインに接続されており、他端は、抵抗１４２を介して、トランジスタ１４４のベースに接続されている。トランジスタ１４４のコレクタは、出力容量選択信号切替回路２５の出力ライン、即ち、緑用のＦＥＴ２２Ｇ，２３Ｇのゲートに接続されている。一方、トランジスタ１４４のエミッタは、緑用のＦＥＴ２２Ｇのソースに接続されている。トランジスタ１４４のエミッタとベースとの間にはまた、抵抗１４３が接続されている。
以下、このような構成を有する短絡回路１３０の動作について、説明する。
The
One end of the
Hereinafter, the operation of the
緑用のコンデンサ２１Ｇの負極端の電位Ｃｇｍが基準電位（ＧＮＤ）に対して負の電位（以下、単に「マイナス」と呼ぶ）になると、短絡回路１３０に内蔵されているトランジスタ１４４のエミッタの電位もマイナスになる。
すると、基準電位（ＧＮＤ）ライン−コンデンサ１４１−抵抗１４２−抵抗１４３の回路パスに電流が流れ始め、コンデンサ１４１に充電電流が流れ始める。
When the potential Cgm of the negative electrode end of the
Then, current begins to flow through the circuit path of the reference potential (GND) line-capacitor 141-resistor 142-
その後、緑用のコンデンサ２１Ｇの負極端の電位Ｃｇｍが低下していき、基準電位（ＧＮＤ）に対してトランジスタ１４４のＶｂｅオン電圧幅以上に低下する。すると、上述した回路パスにおける電流経路は、抵抗１４３の電流よりもトランジスタ１４４のベース電流の方が支配的になり、このベース電流によりトランジスタ１４４はオン状態となる。
ここで、トランジスタ１４４のコレクタは、緑用のＦＥＴ２２Ｇ，２３Ｇのゲートに接続されている。緑用のＦＥＴ２２Ｇ，２３Ｇは、上述したように、緑用のコンデンサ２１Ｇの負極端と、基準電位（ＧＮＤ）ラインの接続と非接続とを切換えるスイッチとして機能する。
従って、トランジスタ１４４がオン状態になることによって、緑用のＦＥＴ２２Ｇのソースとゲートが短絡され、その結果、緑用のＦＥＴ２２Ｇ，２３Ｇが、速やかにかつ確実にオフ状態に移行する。
Thereafter, the potential Cgm of the negative electrode end of the
Here, the collector of the
Accordingly, when the
その後、コンデンサ１４１の充電が進み、その両端の電位差が、上述の回路パス全体にかかる電圧から、トランジスタ１４４のオン状態を保てなくなるベース電圧Ｖｂｅ（ｏｆｆ）を差し引いた電圧に等しくなる。すると、トランジスタ１４４は、そのベース電流が低下するため、オフ状態に移行する。
ただし、この状態において、緑用のＦＥＴ２２Ｇ，２３Ｇのゲートの電位は、当該ＦＥＴ２２Ｇのソースとの間に接続されている抵抗２６により短絡されていることに起因して、オフ電位に保持される。よって、緑用のＦＥＴ２２Ｇ，２３Ｇのオフ状態は継続する。
Thereafter, charging of the
However, in this state, the potentials of the gates of the
次に、出力容量選択信号発生源２４Ｇからの出力容量選択信号ＳＧが高電位の信号（オン信号）に切り替わると、緑用のＦＥＴ２２Ｇ，２３Ｇは再度オン状態となり、緑用のコンデンサ２１Ｇの負極端の電位Ｃｇｍの電位が、基準電位（ＧＮＤ）に等しくなる。
このとき、短絡回路１３０内のトランジスタ１４４のエミッタの電位も、基準電位（ＧＮＤ）に等しくなる。従って、抵抗１４３及び抵抗１４２を介した、コンデンサ１４１に充電されている電荷の放電パスが生じ、コンデンサ１４１に充電されていた電荷が放電される。
Next, when the output capacitance selection signal SG from the output capacitance selection
At this time, the potential of the emitter of the
ここで、このような短絡回路１３０の動作（機能）の繰り返し利用をするためには、コンデンサ１４１の充放電サイクル時定数を、出力容量選択信号発生源２４Ｇからの出力容量選択信号ＳＧの高電位と低電位の繰り返し周期より充分小さく設定しておけばよい。
Here, in order to repeatedly use the operation (function) of such a
以上、第２実施形態のコンデンサ切替回路１１１の動作のうち、短絡回路１３０の動作について説明した。
なお、第２実施形態のコンデンサ切替回路１１１のそれ以外の動作は、第１実施形態のコンデンサ切替回路１１の上述した動作と基本的に同様であるため、ここではその説明は省略する。
The operation of the
The other operations of the
このように、第２実施形態のコンデンサ切替回路１１１は、第１実施形態のコンデンサ切替回路１１と基本的に同様の構成と機能を有している。従って、第２実施形態のコンデンサ切替回路１１１は、図３のパワーラインの回路に実装することもできるし、第１実施形態のコンデンサ切替回路１１と全く同様の効果を奏することが可能である。
さらに、第２実施形態のコンデンサ切替回路１１１は、第１実施形態のコンデンサ切替回路１１が有していない短絡回路１３０を設けているので、次のような効果も奏することが可能である。
As described above, the
Furthermore, since the
即ち、第１実施形態のコンデンサ回路１１は、理論的には、上述したように、高電位ＶＡの緑用のコンデンサ２１Ｇの負極端の電位Ｃｇｍが基準電位（ＧＮＤ）に対して負の電位になった場合でも、緑用のＦＥＴ２２Ｇ，２３Ｇが誤ってオン状態になることはない。
しかしながら、緑用のＦＥＴ２２Ｇ，２３Ｇとして、ゲート容量等が大きいＦＥＴを採用する場合がある。このような場合、緑用のＦＥＴ２２Ｇ，２３Ｇは、切換を行なう過渡期に、これらのゲートの電位がオフ電圧まで降下する時間の遅れ（以下、「ゲート電位の遷移遅れ」と呼ぶ）が発生し、一時的にオン状態を継続するおそれがある。このようなおそれが生じてしまうと、結果として、緑用のコンデンサ２１Ｇの電荷の一部が放電してしまい、緑用のコンデンサ２１Ｇの正極端の電位を高電位ＶＡに維持できなくなる。
そこで、第２実施形態では、短絡回路１３０を設けることにより、このようなおそれを生じさせないようにしている。
即ち、短絡回路１３０は、緑用のＦＥＴ２２Ｇ，２３Ｇのゲートと、当該ＦＥＴ２２Ｇのソースとに接続されている。このため、短絡回路１３０は、内蔵するトランジスタ１４４によって、緑用のコンデンサ２１Ｇの負極端の電位Ｃｇｍが基準電位（ＧＮＤ）に対して負の電位になったとき、一時的に、緑用のＦＥＴ２２Ｇ，２３Ｇのゲートと、当該ＦＥＴ２２Ｇのソースとを短絡する。
これにより、上述したゲート電位の遷移遅れを解消することができるため、緑用のＦＥＴ２２Ｇ，２３Ｇの一時的なオン状態の継続が防止され、その結果、緑用のコンデンサ２１Ｇの電荷の放電が防止される。よって、緑用のコンデンサ２１Ｇの正極端の電位の高電位ＶＡの維持が可能になる。
That is, the
However, as the
Therefore, in the second embodiment, such a fear is not caused by providing the
That is, the
As a result, the above-described delay in the transition of the gate potential can be eliminated, so that the
なお、本発明は、上述の実施形態に限定されるものではなく、本発明の目的を達成できる範囲での変形、改良等は本発明に含まれるものである。 In addition, this invention is not limited to the above-mentioned embodiment, The deformation | transformation in the range which can achieve the objective of this invention, improvement, etc. are included in this invention.
例えば、上述の実施形態では、出力容量選択信号切替回路２５は、図１や図４の構成を取っているが、この構成に特に限定されず、次のような機能等を有していれば任意の構成を取ることができる。
即ち、高電位側のコンデンサ（上述の実施形態では緑用のコンデンサ２１Ｇ）と、当該コンデンサの負極端についての基準電位（ＧＮＤ）のラインに対する接続又は非接続を切り替えるＦＥＴ（上述の実施形態ではＦＥＴ２２Ｇ，２３Ｇ）と、が設けられていることを前提とする。
この場合、出力容量選択信号切替回路２５の入力側には、上述の高電位側のコンデンサに対応するＦＥＴの駆動信号の発生源（上述の実施形態では、出力容量選択信号ＳＧを発生する緑用の出力容量選択信号発生源２４Ｇ）が接続されていればよい。また、出力容量選択信号切替回路２５の出力側には、当該ＦＥＴのゲートが接続されていればよい。
このように接続された出力容量選択信号切替回路２５は、入力の電位が予め規定された規定電位以上の場合、その出力形態を、ソースとなる出力に変換し、入力の電位が規定電位未満の場合、その出力形態を、基準電位（ＧＮＤ）に対するダイオードシンクとハイインピーダンスが組み合わされた出力に変換する機能を有していればよい。
このような機能を有することにより、当該ＦＥＴのソース又はドレインの電位が基準電位（ＧＮＤ）以下に低下したとしても、当該ＦＥＴのＯＦＦ状態を維持することができ、上述した図１に示す第１実施形態のコンデンサ切替回路１１と同様の効果を奏することが可能になるからである。
このように、以上の接続形態及び機能を有する出力容量選択信号切替回路２５であれば、その構成は任意でよい。
For example, in the above-described embodiment, the output capacitance selection
That is, a high-potential side capacitor (
In this case, the input side of the output capacitance selection
The output capacitance selection
By having such a function, even when the potential of the source or drain of the FET is lowered below the reference potential (GND), the FET can be kept in the OFF state. This is because the same effect as the
As described above, the output capacitance selection
また例えば、上述の第２実施形態では、短絡回路１３０は、図４の構成を取っているが、この構成に特に限定されず、次のような機能等を有していれば任意の構成を取ることができる。
即ち、短絡回路１３０は、出力容量選択信号切替回路２５と同様の前提の下、上述の高電位側のコンデンサに対応するＦＥＴのソース又はドレインの電位が基準電位以下に低下した場合に動作し、当該ＦＥＴのゲートとソースとの間、又は、当該ＦＥＴのゲートとドレインとの間を所定期間短絡する機能を有してれば、任意の構成を取ることができる。
このような機能を有することにより、上述した図４に示す第２実施形態のコンデンサ切替回路１１１と同様の効果を奏することが可能になるからである。
In addition, for example, in the second embodiment described above, the
That is, the
This is because by having such a function, it is possible to achieve the same effect as the
また例えば、上述の実施形態では、コンデンサの負極端についての基準電位（ＧＮＤ）のラインに対する接続又は非接続を切り替えるスイッチング素子は、直列に接続された２個のＦＥＴとされたが、ＦＥＴの個数は特にこれに限定されず、１個以上の任意の個数でよい。 Also, for example, in the above-described embodiment, the switching element that switches connection or disconnection with respect to the reference potential (GND) line for the negative electrode end of the capacitor is two FETs connected in series. Is not particularly limited to this, and may be any number of one or more.
また例えば、上述の実施形態では、コンデンサ切替回路は、図３に示すようなプロジェクタ用のパワーラインの回路に搭載される構成を取っているが、この構成に特に限定されない。即ち、本発明が適用されるコンデンサ切替回路は、各種各様のパワーデバイスにパワーを供給するパワーラインの回路や、各種各様の電源供給ラインに搭載させることができる。 Further, for example, in the above-described embodiment, the capacitor switching circuit is configured to be mounted on a power line circuit for a projector as shown in FIG. 3, but is not particularly limited to this configuration. That is, the capacitor switching circuit to which the present invention is applied can be mounted on a power line circuit for supplying power to various types of power devices or various types of power supply lines.
１１・・・コンデンサ切替回路、１２・・・駆動信号発生源、１３・・・パワーライン、２１Ｒ，２１Ｇ・・・コンデンサ、２２Ｒ，２２Ｇ，２３Ｒ，２３Ｇ・・・ＦＥＴ，２４Ｒ，２４Ｇ・・・出力容量選択信号発生源、２５・・・出力容量選択信号切替回路、２６・・・抵抗、３１・・・ＰＮＰトランジスタ、３２・・・デバイダ回路、３３・・・ダイオード、１３０・・・短絡回路、１４１・・・コンデンサ、１４２・・・抵抗、１４３・・・抵抗、１４４・・・トランジスタ
DESCRIPTION OF
Claims (3)
前記電力供給のラインに正極端が接続され、その正極端と負極端との電位差が相対的に小さい第２コンデンサと、
前記第１コンデンサの負極端と基準電位のラインとを接続又は非接続にする第１ＦＥＴと、
前記第２コンデンサの負極端と前記基準電位のラインとを接続又は非接続にする第２ＦＥＴと、
前記第１ＦＥＴによって前記第１コンデンサの負極端と前記基準電位のラインとを接続し、且つ前記第２ＦＥＴによって前記第２コンデンサの負極端と前記基準電位のラインとを非接続にする場合に、前記第１ＦＥＴをオン状態とするゲート駆動信号を出力し、前記第１ＦＥＴによって前記第１コンデンサの負極端と前記基準電位のラインとを非接続にし、且つ前記第２ＦＥＴによって前記第２コンデンサの負極端と前記基準電位のラインとを接続にする場合に、前記第１ＦＥＴのゲートを駆動する前記ゲート駆動信号を前記基準電位に対するダイオードシンクとハイインピーダンスが組み合わされた出力に変換する変換回路と、
前記第１ＦＥＴのゲートと前記第１コンデンサの負極端とを接続する抵抗と、
を備えるコンデンサ切替回路。 A first capacitor having a positive electrode end connected to the power supply line and a relatively large potential difference between the positive electrode end and the negative electrode end;
A second capacitor having a positive end connected to the power supply line and a relatively small potential difference between the positive end and the negative end;
A first FET for connecting or disconnecting a negative electrode end of the first capacitor and a reference potential line;
A second FET for connecting or disconnecting the negative electrode end of the second capacitor and the reference potential line;
When the negative electrode end of the first capacitor and the reference potential line are connected by the first FET, and the negative electrode end of the second capacitor and the reference potential line are disconnected by the second FET, A gate drive signal for turning on the first FET is output, the negative terminal of the first capacitor and the reference potential line are disconnected by the first FET, and the negative terminal of the second capacitor is connected by the second FET. A conversion circuit that converts the gate drive signal for driving the gate of the first FET into an output that combines a diode sink and a high impedance with respect to the reference potential when the reference potential line is connected;
A resistor connecting the gate of the first FET and the negative terminal of the first capacitor;
A capacitor switching circuit comprising:
をさらに備える請求項１に記載のコンデンサ切替回路。 The first FET that disconnects the negative electrode end of the first capacitor, the negative electrode end of the first capacitor, and the reference potential line when the potential of the negative electrode end of the first capacitor drops below the reference potential. A short circuit for short-circuiting between the gate and the predetermined period,
The capacitor switching circuit according to claim 1, further comprising:
前記第１ＦＥＴによって前記第１コンデンサの負極端と前記基準電位のラインとを接続し、且つ前記第２ＦＥＴによって前記第２コンデンサの負極端と前記基準電位のラインとを非接続にする場合、前記第１ＦＥＴをオン状態とするゲート駆動信号を出力するステップと、
前記第１ＦＥＴによって前記第１コンデンサの負極端と前記基準電位のラインとを非接続にし、且つ前記第２ＦＥＴによって前記第２コンデンサの負極端と前記基準電位のラインとを接続にする場合、前記第１ＦＥＴのゲートを駆動する前記ゲート駆動信号を前記基準電位に対するダイオードシンクとハイインピーダンスが組み合わされた出力に変換するステップと、
を含むコンデンサ切替方法。 A positive end is connected to the power supply line, a first capacitor having a relatively large potential difference between the positive end and the negative end, and a positive end is connected to the power supply line, and the positive end and the negative end are connected to each other. A second capacitor having a relatively small potential difference; a first FET that connects or disconnects a negative electrode end of the first capacitor and a reference potential line; and a negative electrode end of the second capacitor and the reference potential line. In a capacitor switching method of a capacitor switching circuit comprising: a second FET to be connected or disconnected; and a resistor that connects a gate of the first FET and a negative end of the first capacitor.
When the negative electrode end of the first capacitor and the reference potential line are connected by the first FET, and the negative electrode end of the second capacitor and the reference potential line are disconnected by the second FET, the first FET Outputting a gate drive signal for turning on the 1FET;
When the negative terminal of the first capacitor and the reference potential line are disconnected by the first FET, and the negative terminal of the second capacitor and the reference potential line are connected by the second FET, the first FET Converting the gate drive signal for driving the gate of 1 FET into an output in which a diode sink and a high impedance with respect to the reference potential are combined;
Switching method including capacitor.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2010219453A JP5648400B2 (en) | 2010-09-29 | 2010-09-29 | Capacitor switching circuit, light emitting circuit, projector and capacitor switching method |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2010219453A JP5648400B2 (en) | 2010-09-29 | 2010-09-29 | Capacitor switching circuit, light emitting circuit, projector and capacitor switching method |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| JP2012074605A true JP2012074605A (en) | 2012-04-12 |
| JP2012074605A5 JP2012074605A5 (en) | 2013-11-14 |
| JP5648400B2 JP5648400B2 (en) | 2015-01-07 |
Family
ID=46170462
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2010219453A Active JP5648400B2 (en) | 2010-09-29 | 2010-09-29 | Capacitor switching circuit, light emitting circuit, projector and capacitor switching method |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP5648400B2 (en) |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007273666A (en) * | 2006-03-31 | 2007-10-18 | Casio Comput Co Ltd | Drive and method of driving light-emitting element, and projector |
| WO2009060400A1 (en) * | 2007-11-07 | 2009-05-14 | Koninklijke Philips Electronics N.V. | Power supply circuit |
| JP2010503164A (en) * | 2006-09-06 | 2010-01-28 | トムソン ライセンシング | Display device |
-
2010
- 2010-09-29 JP JP2010219453A patent/JP5648400B2/en active Active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007273666A (en) * | 2006-03-31 | 2007-10-18 | Casio Comput Co Ltd | Drive and method of driving light-emitting element, and projector |
| JP2010503164A (en) * | 2006-09-06 | 2010-01-28 | トムソン ライセンシング | Display device |
| WO2009060400A1 (en) * | 2007-11-07 | 2009-05-14 | Koninklijke Philips Electronics N.V. | Power supply circuit |
Also Published As
| Publication number | Publication date |
|---|---|
| JP5648400B2 (en) | 2015-01-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN108243542B (en) | Light emission control circuit, light source device, and projection type image display device | |
| US8569975B2 (en) | Control circuit for switching power supply | |
| JP5079360B2 (en) | Light emitting diode drive device | |
| US8994279B2 (en) | Method and apparatus to control a DC-DC converter | |
| JP6841099B2 (en) | Semiconductor devices, light emission control circuits, and electronic devices | |
| CN109640433B (en) | Light emission control circuit, light source device, and projection type image display device | |
| US20080150449A1 (en) | Control circuits for dimming control | |
| US8901837B2 (en) | Circuit including power converter | |
| JP2006261160A (en) | Inductive led driver | |
| TWI577121B (en) | Light emitting element driving circuit, light emitting device, display device, and light emission controlling method | |
| US9125273B2 (en) | Load driving apparatus relating to light-emitting-diodes | |
| GB2522966A (en) | Power supply apparatus and display device including the same | |
| KR20120064636A (en) | Driving circuit of light emitting element, light emitting device using the same, and electronic device | |
| WO2016163533A1 (en) | Led drive circuit | |
| US10043437B2 (en) | Display device and method for driving backlight thereof | |
| US8884545B2 (en) | LED driving system and driving method thereof | |
| JP2017034884A (en) | Oscillation circuit | |
| JP6805808B2 (en) | Light emission control circuit, light source device, and electronic equipment | |
| CN113841336B (en) | Negative voltage rail | |
| JP5648400B2 (en) | Capacitor switching circuit, light emitting circuit, projector and capacitor switching method | |
| JP2012038782A (en) | Light-emitting element driving circuit and display device | |
| CN111629483B (en) | Light emission control device, light source device, and projection type image display device | |
| JP5363620B1 (en) | LED driving device and television receiver | |
| US9287775B2 (en) | Power supply device and lighting device | |
| JP6319799B2 (en) | Display device and display method |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130926 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20130926 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20140319 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140415 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20141014 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20141027 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 5648400 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |