JP2012064775A - Field effect transistor and method for manufacturing the same - Google Patents
Field effect transistor and method for manufacturing the same Download PDFInfo
- Publication number
- JP2012064775A JP2012064775A JP2010208052A JP2010208052A JP2012064775A JP 2012064775 A JP2012064775 A JP 2012064775A JP 2010208052 A JP2010208052 A JP 2010208052A JP 2010208052 A JP2010208052 A JP 2010208052A JP 2012064775 A JP2012064775 A JP 2012064775A
- Authority
- JP
- Japan
- Prior art keywords
- single crystal
- field effect
- parylene
- crystal substrate
- channel
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Abstract
Description
本発明は、電界効果トランジスタ及びその製造方法に関するものである。 The present invention relates to a field effect transistor and a manufacturing method thereof.
現在の電界効果トランジスタ（FET）の大多数は、シリコンなどの半導体をチャンネル層に用いており、そのチャンネル層には、化学置換によって、ボロン等のドーパントが埋め込まれている。ドーパントから供給されるキャリアの数は、電場を印加することによって制御できる。この電場制御こそがFETの動作原理である。この電場は、チャンネル層の上部に形成したゲート絶縁体と呼ばれる無機酸化物常誘電体層を介して印加される。このような原理と構造をもつ従来のFETを用いた電子回路においては、性能向上のためにチャンネル長を短くする等の微細化を行って集積度を高くすると、それに伴ってチャンネル内のドーパントの数も減少する。例えば、チャンネルとして寄与する半導体の体積が20nm×20nm×5nm程度に減少すると、その中には平均して約10個のドーパント（つまり約10個のキャリア）しか含まれない。キャリアの数がこれほどまでに少なくなると、素子ごとの特性のばらつきが深刻になり、信頼性を揺るがす大きな問題となってしまう。 Most of the current field effect transistors (FETs) use a semiconductor such as silicon for the channel layer, and a dopant such as boron is embedded in the channel layer by chemical substitution. The number of carriers supplied from the dopant can be controlled by applying an electric field. This electric field control is the operating principle of FET. This electric field is applied through an inorganic oxide paraelectric layer called a gate insulator formed on the channel layer. In an electronic circuit using a conventional FET having such a principle and structure, if the degree of integration is increased by performing miniaturization such as shortening the channel length to improve performance, the dopant in the channel is accordingly increased. The number also decreases. For example, when the volume of a semiconductor that contributes as a channel is reduced to about 20 nm × 20 nm × 5 nm, only about 10 dopants (that is, about 10 carriers) are included therein. When the number of carriers is so small, the variation in characteristics among elements becomes serious, which causes a serious problem that shakes the reliability.
最近、このような従来型の半導体FETの問題を解決するために、強相関電子材料の示す「モット金属‐絶縁体転移」(以下、モット転移と呼ぶ)といった現象を利用したFET（モットFET）の開発が試みられているが(特許文献１〜８参照)、実用化にはまだほど遠い現状である。実用化への大きな障壁のひとつは「どのようなゲート絶縁体を用いればモットFETを動作させられるのか」という未解決の問題であり、これまでのいかなる特許文献及び非特許文献においても明解な方法は与えられていない。本発明は、それにひとつの解決策を与えるものである。 Recently, in order to solve such problems of conventional semiconductor FETs, FETs utilizing the phenomenon such as the “Mott metal-insulator transition” (hereinafter referred to as the “Mott transition”) exhibited by strongly correlated electron materials (Mott FET) Has been attempted (see Patent Documents 1 to 8), but it is still far from practical use. One of the major barriers to practical use is the unresolved issue of “What kind of gate insulator can be used to operate a Mott FET”, and it is a clear method in any patent literature and non-patent literature so far. Is not given. The present invention provides it with a solution.
強相関電子材料と呼ばれる物質は、半導体物理学に置いては既に十分に確立された局所密度近似法などの理論的手法を用いてエネルギー状態を計算（いわゆるバンド計算）すると金属になると予想されるのに、実際には絶縁体であるという物質のことである。金や銅のような金属と同じように、本来動き回れるはずのキャリアが大量に存在するのだが、キャリアどうしに働く非常に強いクーロン反発力のために、キャリアがお互いに牽制し合って全く動けなくなっているのである。つまり、キャリアどうしが接近する際に生じるクーロンエネルギーの上昇が、キャリアが動き回ることによる運動エネルギーの利得を上回ってしまうので、キャリアは動く必要が無くなり、完全に局在してしまうのだ。このような系は、光や磁場や電場(電界効果)や圧力などの外場をわずかに印加するだけで、劇的な相転移を起こして金属に転移する。これをモット転移と呼ぶ。 A substance called a strongly correlated electronic material is expected to become a metal when the energy state is calculated (so-called band calculation) using a theoretical method such as the local density approximation method that is already well established in semiconductor physics. However, it is actually a substance that is an insulator. As with metals like gold and copper, there are a lot of carriers that should be able to move around, but due to the very strong Coulomb repulsion that works between carriers, the carriers check each other and move completely. It is gone. In other words, the Coulomb energy rise that occurs when the carriers approach each other exceeds the gain of kinetic energy due to the carriers moving around, so the carriers do not need to move and are completely localized. Such a system causes a dramatic phase transition and transfers to a metal by applying a slight external field such as light, magnetic field, electric field (field effect), and pressure. This is called Mott transition.
電界効果により、この強相関電子材料にモット転移を引き起こし、その際の劇的な導電率の変化をトランジスタ動作に利用しようというのがモットFETである。原理的には、モットFETは書き換え速度も読み込み速度も1ns以下の超高速不揮発スイッチング素子になると考えられている。
モット転移の舞台である強相関電子材料として、現在最も広汎に研究の対象とされているものはAxByOzで表される複合酸化物である。ここでA、Bのそれぞれは、ひとつの種類のカチオン又は複数の種類のカチオンを組み合わせたものであり、Oは酸素である。特にBが3d、4d又は5d電子を持った遷移金属であるものがよく研究されている。また、x対y対zはA対B対Oの化学組成比を与える。例えばx=y=1、z=3のペロブスカイト型複合酸化物(ABO3)をチャンネル層に用いた場合、微細化によって20nm×20nm×5nm程度までチャンネル層の体積が減少したとしても、その中に伝導に関与できるキャリアはまだ数万〜数十万個も存在する。したがって、モット転移を利用したFETにおいては、上述の従来の半導体のFETで生じている微細化に伴う問題はもはや存在しない。
Mott FETs cause a Mott transition in this strongly correlated electronic material due to the field effect, and use the dramatic change in conductivity at that time for transistor operation. In principle, the Mott FET is considered to be an ultra-high-speed nonvolatile switching element with a rewriting speed and reading speed of 1 ns or less.
As a strongly correlated electronic material that is the stage of the Mott transition, the most widely studied object is a complex oxide represented by A x B y O z . Here, each of A and B is a combination of one type of cation or a plurality of types of cations, and O is oxygen. In particular, B is a researched transition metal with 3d, 4d or 5d electrons. X vs. y vs. z gives a chemical composition ratio of A vs. B vs. O. For example, when a perovskite complex oxide (ABO 3 ) with x = y = 1 and z = 3 is used for the channel layer, even if the volume of the channel layer is reduced to about 20 nm × 20 nm × 5 nm due to miniaturization, There are still tens of thousands to hundreds of thousands of carriers that can participate in conduction. Therefore, in the FET using the Mott transition, there is no longer a problem associated with the miniaturization occurring in the above-described conventional semiconductor FET.
しかし、複合酸化物は本質的に化学組成からのずれを生じやすい物質である。このことが実用化を阻む最も大きな障壁になっている。例えばペロブスカイト型複合酸化物(ABO3)の場合は、Aサイトのカチオンの欠損や過剰、あるいはOサイトの酸素欠損が容易に起こりうる。したがって、複合酸化物をチャンネル層に用いてモットFETを作製する場合に、従来の半導体FETを作製する手法がそのまま適用出来ない。例えば、複合酸化物の上部に無機酸化物常誘電体のゲート絶縁膜を形成しようとすると、無機酸化物常誘電体の材料を構成する元素が複合酸化物表面の欠損を介して複合酸化物中に混入・拡散したり、あるいは無機酸化物常誘電体と複合酸化物の結晶構造の違いに起因して両者の界面に酸素やカチオンが混入するために、別の副次的酸化物層が生じたりする。このような副次的酸化物層は非常に多くのトラップ準位を形成する原因となる上に、その特性を制御することが非常に困難であるため、応用に用いる際には大きな障壁となる。またこのような副次的な酸化物はモット転移を引き起こす強相関酸化物とは異なる通常の酸化物半導体であることが多く、チャンネルの導電率を劇的に変化させるというモットFETに期待されている特性を発揮することも出来なくなる。 However, complex oxides are essentially substances that tend to deviate from the chemical composition. This is the biggest barrier to practical use. For example, in the case of a perovskite complex oxide (ABO 3 ), cation deficiency or excess at the A site or oxygen deficiency at the O site can easily occur. Therefore, when a Mott FET is manufactured using a composite oxide for a channel layer, a conventional method for manufacturing a semiconductor FET cannot be applied as it is. For example, when an inorganic oxide paraelectric gate insulating film is formed on top of a composite oxide, the elements constituting the inorganic oxide paraelectric material are introduced into the composite oxide via defects on the surface of the composite oxide. Oxygen and cations are mixed into the interface between the two due to the difference in the crystal structure of the inorganic oxide paraelectric and composite oxide, resulting in another secondary oxide layer. Or Such a secondary oxide layer causes a very large number of trap levels, and it is very difficult to control the characteristics of the secondary oxide layer. . In addition, such secondary oxides are often ordinary oxide semiconductors that are different from strongly correlated oxides that cause Mott transition, and are expected for Mott FETs to dramatically change channel conductivity. It is also impossible to demonstrate the characteristics that are present.
そこで、ゲート絶縁膜の材料として、従来用いられている酸化シリコンのような無機酸化物常誘電体を用いるのではなく、有機絶縁材料のジクロロジパラキシリレン（CAS: 28804-46-8：パリレンC）を使用することが提案された（特許文献９参照）。
パラキシリレン（パリレン）は、ベンゼン環がCH2を介してつながる（重合する）ことによって分子量が50万にもおよぶ非常に安定した結晶性ポリマーとなる。パリレンCは各ベンゼン環の水素ひとつを塩素で置き換えた構造をもったパラキシリレン（パリレン）のことである。置換基の種類によって、パリレンにはパリレンC、パリレンN、パリレンD、パリレンAF-4、パリレンSF、パリレンHT、パリレンA、パリレンAM、パリレンVT-4、パリレンCF、パリレンXなどの種類があるが、不活性な性質と均一性及び絶縁性に関しては大差はない。パラキシリレンを複合酸化物の上部に積層させるためには、まず原料であるジパラキシリレンを熱してモノマー化し、その反応性の高いモノマーのガスを真空チャンバーに導入する。モノマーガスは真空チェンバー中で複合酸化物の表面に接すると急速に重合を起こし、パラキシリレンの膜が形成される。この方法によって得られるパラキシリレンの膜は均一でピンホールがないため絶縁性に非常に優れている。またパラキシリレンは化学的には顕著に安定した物質でありほとんどの溶剤や薬品に対して不活性であるため、無機酸化物との界面に新たな酸化物層を形成するようなことはない。
代表的なペロブスカイト型の複合酸化物のSrTiO3単結晶表面上にジクロロジパラキシリレン（パリレンC）をゲート絶縁体に用いてFETを作製した場合、アルミナなどの無機酸化物をゲート絶縁体に用いたときには得られなかった2次元電子ガスの特性が観測されている（非特許文献１、２参照）。これは、パリレンCとSrTiO3単結晶の界面が理想的な状態になっていることを示している。
しかし、パリレンCの比誘電率はおよそ3.2と小さい値であるので、パリレンCをゲート絶縁体に用いて印加出来る電界では、モット転移を生じさせるのに必要であると考えられている1013cm-2ものキャリアを、電界効果のみによってチャンネルに誘起するのは不可能である。
Therefore, dichlorodiparaxylylene (CAS: 28804-46-8: Parylene C), which is an organic insulating material, is used instead of the conventional inorganic oxide paraelectric material such as silicon oxide as the material of the gate insulating film. ) Was proposed (see Patent Document 9).
Paraxylylene (parylene) is a very stable crystalline polymer having a molecular weight of up to 500,000 by connecting (polymerizing) benzene rings via CH 2 . Parylene C is paraxylylene (parylene) having a structure in which one hydrogen of each benzene ring is replaced with chlorine. Depending on the type of substituent, parylene includes parylene C, parylene N, parylene D, parylene AF-4, parylene SF, parylene HT, parylene A, parylene AM, parylene VT-4, parylene CF, parylene X, etc. However, there is not much difference between the inert properties, uniformity and insulation. In order to stack paraxylylene on top of the composite oxide, first, diparaxylylene as a raw material is heated to be monomerized, and a highly reactive monomer gas is introduced into a vacuum chamber. When the monomer gas comes into contact with the surface of the composite oxide in the vacuum chamber, polymerization occurs rapidly and a paraxylylene film is formed. Since the paraxylylene film obtained by this method is uniform and free of pinholes, it has excellent insulating properties. In addition, paraxylylene is a chemically stable substance and is inert to most solvents and chemicals, so that no new oxide layer is formed at the interface with the inorganic oxide.
When an FET is fabricated using dichlorodiparaxylylene (parylene C) as the gate insulator on the SrTiO 3 single crystal surface of a typical perovskite complex oxide, an inorganic oxide such as alumina is used as the gate insulator. The characteristics of the two-dimensional electron gas that could not be obtained at the time of observation were observed (see Non-Patent Documents 1 and 2). This indicates that the interface between Parylene C and SrTiO 3 single crystal is in an ideal state.
However, parylene because the dielectric constant of C is a small value of about 3.2, the electric field can be applied using a Parylene C on the gate insulator 13 10 is believed to be necessary to produce a Mott transition cm It is impossible to induce as many as -2 carriers in the channel only by the field effect.
本発明は「モットFETの材料として有望な候補であるペロブスカイト型の複合酸化物との間に良好な界面を得ることができて、さらに比誘電率がモット転移を引き起こせるほど十分に大きいゲート絶縁膜」が必要とされている困難な現状に解決策を与えるものであり、複合酸化物の単結晶をチャンネルに用いたFETに電界効果のみで1013cm-2以上の高濃度のキャリアを注入することと、キャリアの移動度が室温でも10cm2/Vsに達するほどに理想的なチャンネルとの界面を得ることを共に可能にするゲート絶縁膜を有する電界効果トランジスタ及びその製造方法を提供することを目的とする。 According to the present invention, “a gate insulating material having a sufficiently large dielectric constant that can cause a Mott transition can be obtained by providing a good interface with a perovskite-type composite oxide, which is a promising candidate for a Mott FET material. This is a solution to the difficult situation where a "film" is needed, and a high concentration carrier of 10 13 cm -2 or more is injected into a FET using a single crystal of a complex oxide as a channel only by the field effect. A field effect transistor having a gate insulating film and a method of manufacturing the same, which can achieve an interface with an ideal channel such that carrier mobility reaches 10 cm 2 / Vs even at room temperature With the goal.
上記の課題は、以下の電界効果トランジスタ及びその製造方法によって解決される。
（１）チャンネル層を構成するペロブスカイト構造の複合酸化物単結晶基板と、該複合酸化物単結晶基板上にパラキシリレンのポリマー膜及び酸化タンタルがこの順に積層された積層構造からなるゲート絶縁膜とを有する電界効果トランジスタ。
（２）上記複合酸化物単結晶基板は、ストロンチウムチタン酸化物単結晶基板であることを特徴とする（１）に記載の電界効果トランジスタ。
（３）上記パラキシリレンのポリマー膜は、パリレンＣ膜であることを特徴とする（１）又は（２）に記載の電界効果トランジスタ。
（４）ストロンチウムチタン酸化物単結晶基板を用意する工程と、ジパラキシリレンを熱してモノマー化し該ストロンチウムチタン酸化物単結晶基板上で重合し、パラキシリレンのポリマー膜を形成する工程と、その上に高周波マグネトロンスパッタリング法によって、酸化タンタルのアモルファス薄膜を形成する工程とを含む電界効果トランジスタの製造方法。
Said subject is solved by the following field effect transistors and its manufacturing method.
(1) A composite oxide single crystal substrate having a perovskite structure constituting a channel layer, and a gate insulating film having a stacked structure in which a paraxylylene polymer film and tantalum oxide are stacked in this order on the composite oxide single crystal substrate. Field effect transistor having.
(2) The field effect transistor according to (1), wherein the complex oxide single crystal substrate is a strontium titanium oxide single crystal substrate.
(3) The field effect transistor according to (1) or (2), wherein the paraxylylene polymer film is a parylene C film.
(4) a step of preparing a strontium titanium oxide single crystal substrate, a step of heating diparaxylylene into a monomer, polymerizing the strontium titanium oxide single crystal substrate to form a paraxylylene polymer film, and a high-frequency magnetron thereon Forming an amorphous thin film of tantalum oxide by a sputtering method.
本発明にかかるFETによれば、上記積層型ゲート絶縁膜を用いることにより、パラキシリレンをゲート絶縁膜に用いた場合の良質なチャンネル界面の形成という利点を保ったまま、上記複合酸化物からなるチャンネル層へ1.5×1013cm-2ものキャリアを注入することができて、さらに、キャリアの移動度が室温で10cm2/Vsにまで達する。
本発明を、ペロブスカイト構造を有する複合酸化物の強相関電子材料に適用することによって、モット転移を利用したモットFETを実現化することが可能になる。
According to the FET of the present invention, by using the stacked gate insulating film, the channel made of the complex oxide is maintained while maintaining the advantage of forming a good channel interface when paraxylylene is used for the gate insulating film. As many as 1.5 × 10 13 cm -2 carriers can be injected into the layer, and the carrier mobility reaches 10 cm 2 / Vs at room temperature.
By applying the present invention to a complex oxide strongly correlated electronic material having a perovskite structure, a Mott FET utilizing the Mott transition can be realized.
以下に本発明のFETの製造方法を説明する。なお、以下に示す実施形態は本発明の実施形態の一例であって、本発明はこの実施形態に限定されるものではない。
まず、SrTiO3単結晶基板の表面に、メタルマスクを介して厚さ20nmのAl層を真空蒸着法により形成し、ソース及びドレイン電極、及び金属配線とした。なお、SrTiO3単結晶の場合は、導電チャンネルを形成するキャリアはn型であり、仕事関数は約4.1eVであるので、これより仕事関数が小さい金属であれば上記Al層を代替することが可能である。
次に、パリレンCの原料であるジクロロジパラキシリレンを熱してモノマー化し、その反応性の高いモノマーのガスを真空チャンバーに導入する。モノマーガスは真空チェンバー中でSrTiO3単結晶基板の表面に接すると急速に重合を起こし、パリレンCの膜が形成される。
The method for manufacturing the FET of the present invention will be described below. In addition, embodiment shown below is an example of embodiment of this invention, and this invention is not limited to this embodiment.
First, an Al layer having a thickness of 20 nm was formed on the surface of a SrTiO 3 single crystal substrate through a metal mask by a vacuum deposition method, and a source and drain electrode and a metal wiring were formed. In the case of SrTiO 3 single crystal, the carrier forming the conductive channel is n-type and the work function is about 4.1 eV. Therefore, if the metal has a lower work function, the Al layer can be replaced. Is possible.
Next, dichlorodiparaxylylene, which is a raw material of parylene C, is heated to become a monomer, and a highly reactive monomer gas is introduced into a vacuum chamber. When the monomer gas comes into contact with the surface of the SrTiO 3 single crystal substrate in the vacuum chamber, polymerization occurs rapidly and a film of parylene C is formed.
次に、高周波(RF)マグネトロンスパッタリング法によって、メタルマスクを介して、酸化タンタル(Ta2O5)のアモルファス薄膜を形成した。なお、本発明に用いる成膜法としては、他に、レーザーアブレーション、化学気相蒸着（CVD）などの方法が利用できる。この実施例のRFマグネトロンスパッタリング法では、酸化タンタルのターゲットを使用し、RF出力200W、5%のO2ガスを含むAr雰囲気下(ガス圧0.5Pa、ガス流量10sccm)で、基板温度を室温に保って行った。
上述の堆積条件で成膜した酸化タンタル薄膜の厚さは、250nmであった。膜厚の測定には、ケーエルエー・テンコール社の触針式段差計を用いた。
最後に、メタルマスクを介して厚さ5nmのTi層と200nmのAu層を真空蒸着法により形成し、ゲート電極とした。ここで、Ti層は、電極としてのAu層の基板への接着性を向上させるためのいわゆる糊の役割を果たすものである。
Next, an amorphous thin film of tantalum oxide (Ta 2 O 5 ) was formed through a metal mask by radio frequency (RF) magnetron sputtering. In addition, as a film forming method used in the present invention, other methods such as laser ablation and chemical vapor deposition (CVD) can be used. In the RF magnetron sputtering method of this example, a tantalum oxide target was used, and the substrate temperature was brought to room temperature under an Ar atmosphere (gas pressure 0.5 Pa, gas flow rate 10 sccm) with an RF output of 200 W and 5% O 2 gas. I kept it.
The thickness of the tantalum oxide thin film formed under the above deposition conditions was 250 nm. For measurement of the film thickness, a stylus type step gauge manufactured by KLA-Tencor Corporation was used.
Finally, a 5 nm thick Ti layer and a 200 nm Au layer were formed by a vacuum evaporation method through a metal mask to form a gate electrode. Here, the Ti layer serves as a so-called glue for improving the adhesion of the Au layer as an electrode to the substrate.
（実施例）
本発明の効果を確認するために、上記の方法を用いて製造されたFET素子の実施例について、その電気的特性を下記のように調査した。
FET素子は、図１に示される構造を備える。チャンネル層となるのは透明な絶縁体であるSrTiO3単結晶の(110)面である。積層型ゲート絶縁膜は図２の走査型電子顕微鏡写真に示されているように、SrTiO3単結晶の(110)面に接する下部のゲート絶縁膜がパリレンCで、その上部に酸化タンタル薄膜がある。
(Example)
In order to confirm the effect of the present invention, the electrical characteristics of the example of the FET element manufactured by using the above method were investigated as follows.
The FET element has the structure shown in FIG. The channel layer is the (110) plane of SrTiO 3 single crystal, which is a transparent insulator. As shown in the scanning electron micrograph of FIG. 2, the laminated gate insulating film is a lower gate insulating film in contact with the (110) plane of SrTiO 3 single crystal is parylene C, and a tantalum oxide thin film is formed on the upper part. is there.
図１のFET素子のゲート−ソース（G−S）間にゲート電圧を印加し、その際にG−S間に流れるリーク電流を縦軸、ゲート電圧の値VGとゲート絶縁膜の静電容量Cから導かれる面電荷密度を横軸にしてプロットしたものが図３である。面電荷密度n2Dはn2D=CVG/qSで与えられる。ここでqは電荷素量、Sはチャンネルの面積である。ゲート絶縁膜にパリレンのみを用いたときに比べると、パリレンと酸化タンタルの積層型ゲート絶縁膜を用いた場合は一桁以上も大きな面電荷密度に到達出来ることがわかる。さらに同じ面電荷密度でのリーク電流の値を比べると、積層型ゲート絶縁膜を用いた場合の方が２桁以上も小さい。積層型ゲート絶縁膜が、大きな誘電率を示しながら非常に優れた絶縁特性も保っていることがわかる。 The gate of the FET device of Figure 1 - a source (G-S) and the gate voltage is applied between, the vertical axis of the leakage current flowing between the G-S in this case, electrostatic values V G and the gate insulating film of the gate voltage FIG. 3 is a plot of the surface charge density derived from the capacitance C with the horizontal axis. Surface charge density n 2D is given by n 2D = CV G / qS. Where q is the elementary charge, and S is the channel area. Compared to the case where only the parylene is used for the gate insulating film, it can be seen that when the stacked gate insulating film of parylene and tantalum oxide is used, the surface charge density can be increased by an order of magnitude or more. Further, when comparing the values of the leakage current at the same surface charge density, it is smaller by two orders of magnitude or more when the stacked gate insulating film is used. It can be seen that the stacked gate insulating film maintains a very good insulating characteristic while exhibiting a large dielectric constant.
図１のFET素子のソース−ドレイン（S−D）間の電圧を変化させた際におけるS−D間の電流IDを縦軸、電圧端子V1とV2間に生じる電位差DVを横軸にしてプロットしたグラフが図４である。チャンネル層内の電荷分布に濃度差があるとその変化に応じてグラフはS字型あるいはN字型の曲線を描く場合がある。
図４のグラフはほぼ直線であり、チャンネル層に一様に電荷が分布していることがわかる。G−S間には一定値のゲート電圧VGを印加してある。VGを0Vから40Vまで10Vおきに増大させると、ほぼ直線であるグラフの傾きも大きくなる。これはゲート電圧の制御によってチャンネルの電荷密度を系統的に変化させたときに、チャンネルの伝導度も同じく系統的に変化していることの証明である。つまり大きな誘電率と優れた絶縁特性をもつ本発明の積層型ゲート絶縁膜を用いた電界効果で、実際にチャンネル層内のキャリア濃度と導電率を制御出来ることがわかった。
When the voltage between the source and drain (S-D) of the FET element in FIG. 1 is changed, the current ID between S and D is plotted on the vertical axis, and the potential difference DV generated between the voltage terminals V 1 and V 2 is plotted on the horizontal axis. The graph plotted in this manner is shown in FIG. If there is a concentration difference in the charge distribution in the channel layer, the graph may draw an S-shaped or N-shaped curve according to the change.
The graph of FIG. 4 is almost a straight line, and it can be seen that charges are uniformly distributed in the channel layer. A constant gate voltage V G is applied between G and S. Increasing the V G to 10V every from 0V to 40V, the greater the inclination of the graph is substantially linear. This is a proof that when the channel charge density is systematically changed by controlling the gate voltage, the channel conductivity is also systematically changed. In other words, it has been found that the carrier concentration and conductivity in the channel layer can actually be controlled by the electric field effect using the laminated gate insulating film of the present invention having a large dielectric constant and excellent insulating properties.
さらにこのチャンネル層がその上部に積層型ゲート絶縁膜を形成したことによって劣化していないことも証明された。図５(a)は図１のFET素子のG−S間にゲート電圧VGを印加し、チャンネル層内のキャリアの移動度を縦軸、チャンネル層内の面電荷密度n2Dを横軸にしてプロットしたものである。また、このときのリーク電流を図５(b)にプロットしてあるが、非常に小さい値であり、チャンネル層の伝導度つまり移動度への影響は無視出来ることがわかる。 Furthermore, it was proved that this channel layer was not deteriorated by forming a laminated gate insulating film on the channel layer. In FIG. 5A, a gate voltage V G is applied between G and S of the FET element of FIG. 1, the carrier mobility in the channel layer is the vertical axis, and the surface charge density n 2D in the channel layer is the horizontal axis. And plotted. Further, the leakage current at this time is plotted in FIG. 5B, which is a very small value, and it can be seen that the influence on the conductivity of the channel layer, that is, the mobility can be ignored.
チャンネル層内のキャリアの移動度は、パリレンCの膜厚が異なる４種類の素子について測定を行ったがどの素子についても面電荷密度は0.5×1013cm-2に達しており、そのとき移動度はすでに0.01cm2/Vsに達している。特筆すべきは、ゲート電圧を増加させて面電荷密度を1.5×1013cm-2にまで上げて行く過程で移動度が急激な増大を示し、最終的には10cm2/Vsもの大きな値に到達しているということである。これはまさにチャンネル層内に乱れが少なく、キャリアが動きやすくなっていることを示している。大きな誘電率と優れた絶縁特性をもつ本発明の積層型ゲート絶縁膜は、酸化物単結晶の上部に形成されるプロセスの際に酸化物との界面に乱れを与えず、理想的な界面を形成することも証明された。 The carrier mobility in the channel layer was measured for four types of devices with different thicknesses of Parylene C. The surface charge density of all the devices reached 0.5 × 10 13 cm -2 , and the mobility then moved. The degree has already reached 0.01 cm 2 / Vs. It should be noted that the mobility increases sharply in the process of increasing the gate voltage to 1.5 × 10 13 cm -2 by increasing the gate voltage, and finally increases to a large value of 10 cm 2 / Vs. It is that it has reached. This indicates that there is little disturbance in the channel layer and the carrier is easy to move. The multilayer gate insulating film of the present invention having a large dielectric constant and excellent insulation characteristics does not disturb the interface with the oxide during the process of forming on the top of the oxide single crystal, and makes an ideal interface. It was also proven to form.
実施例ではジクロロジパラキシリレン（パリレンC）のポリマー膜を例示して説明したが、本発明はこれに限定されず、パラキシリレンの置換基が異なるパリレンN、パリレンD、パリレンAF-4、パリレンSF、パリレンHT、パリレンA、パリレンAM、パリレンVT-4、パリレンCF、パリレンXなどのパラキシリレンのポリマー膜であってもよい。
In the examples, a polymer film of dichlorodiparaxylylene (parylene C) has been described as an example. However, the present invention is not limited thereto, and parylene N, parylene D, parylene AF-4, parylene SF having different substituents of paraxylylene. It may be a polymer film of paraxylylene such as Parylene HT, Parylene A, Parylene AM, Parylene VT-4, Parylene CF or Parylene X.
Claims (4)
A step of preparing a strontium titanium oxide single crystal substrate, a step of dimerxylylene being heated to be monomerized and polymerized on the strontium titanium oxide single crystal substrate to form a paraxylylene polymer film, and a high frequency magnetron sputtering method thereon And a step of forming an amorphous thin film of tantalum oxide.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2010208052A JP5522688B2 (en) | 2010-09-16 | 2010-09-16 | Field effect transistor and manufacturing method thereof |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2010208052A JP5522688B2 (en) | 2010-09-16 | 2010-09-16 | Field effect transistor and manufacturing method thereof |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2012064775A true JP2012064775A (en) | 2012-03-29 |
| JP5522688B2 JP5522688B2 (en) | 2014-06-18 |
Family
ID=46060175
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2010208052A Active JP5522688B2 (en) | 2010-09-16 | 2010-09-16 | Field effect transistor and manufacturing method thereof |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP5522688B2 (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2017130813A1 (en) * | 2016-01-27 | 2017-08-03 | 国立研究開発法人産業技術総合研究所 | Field effect transistor and method for manufacturing same |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH10178170A (en) * | 1996-12-19 | 1998-06-30 | Fujitsu Ltd | Semiconductor device and its manufacture |
| WO1998052235A1 (en) * | 1997-05-13 | 1998-11-19 | Mitsubishi Denki Kabushiki Kaisha | Dielectric thin film element and process for manufacturing the same |
| JP2000164885A (en) * | 1990-11-10 | 2000-06-16 | Semiconductor Energy Lab Co Ltd | Manufacture of insulated-gate type semiconductor device |
| JP2001217415A (en) * | 2000-01-31 | 2001-08-10 | Matsushita Electric Ind Co Ltd | Method for manufacturing semiconductor device |
| JP2006310500A (en) * | 2005-04-27 | 2006-11-09 | Konica Minolta Holdings Inc | Wiring board, piezoelectric ceramic element and their manufacturing methods |
-
2010
- 2010-09-16 JP JP2010208052A patent/JP5522688B2/en active Active
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000164885A (en) * | 1990-11-10 | 2000-06-16 | Semiconductor Energy Lab Co Ltd | Manufacture of insulated-gate type semiconductor device |
| JPH10178170A (en) * | 1996-12-19 | 1998-06-30 | Fujitsu Ltd | Semiconductor device and its manufacture |
| WO1998052235A1 (en) * | 1997-05-13 | 1998-11-19 | Mitsubishi Denki Kabushiki Kaisha | Dielectric thin film element and process for manufacturing the same |
| JP2001217415A (en) * | 2000-01-31 | 2001-08-10 | Matsushita Electric Ind Co Ltd | Method for manufacturing semiconductor device |
| JP2006310500A (en) * | 2005-04-27 | 2006-11-09 | Konica Minolta Holdings Inc | Wiring board, piezoelectric ceramic element and their manufacturing methods |
Non-Patent Citations (1)
| Title |
|---|
| JPN6014004185; 'Ｌｏｗ ｔｅｍｐｅｒａｔｕｒｅ ｍｅｔａｌｌｉｃ ｓｔａｔｅ ｉｎｄｕｃｅｄ ｂｙ ｅｌｅｃｔｒｏｓｔａｔｉｃ ｃａｒｒｉｅｒ ｄｏｐｉｎｇ ｏｆ ＳｒＴｉＯ３' Ａｐｐｌｉｅｄ Ｐｈｙｓｉｃｓ Ｌｅｔｔｅｒｓ ｖｏｌ．８９, 20060926, Ｎｏ．１３３５０４ * |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2017130813A1 (en) * | 2016-01-27 | 2017-08-03 | 国立研究開発法人産業技術総合研究所 | Field effect transistor and method for manufacturing same |
Also Published As
| Publication number | Publication date |
|---|---|
| JP5522688B2 (en) | 2014-06-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| Xu et al. | Organic field-effect transistors with cross-linked high-k cyanoethylated pullulan polymer as a gate insulator | |
| Gao et al. | All-inorganic flexible Ba0. 67Sr0. 33TiO3 thin films with excellent dielectric properties over a wide range of frequencies | |
| Ye et al. | Electrical and Energy Storage Performance of Eu‐Doped PbZrO 3 Thin Films with Different Gradient Sequences | |
| Roy et al. | Synthesis, characterization, AC conductivity, and diode properties of polyaniline–CaTiO3 composites | |
| CN108172612A (en) | A kind of thin film transistor (TFT) and preparation method thereof | |
| KR20120090380A (en) | Method for forming thin film encapsulation multilayer and method for fabricating flexible organic semiconductor device | |
| Choi et al. | Heavily crosslinked, high‐k ultrathin polymer dielectrics for flexible, low‐power organic thin‐film transistors (OTFTs) | |
| Zhang et al. | Low-voltage pentacene organic field-effect transistors with high-κ HfO2 gate dielectrics and high stability under bias stress | |
| Lin et al. | Atomic layer deposition of epitaxial ferroelectric barium titanate on Si (001) for electronic and photonic applications | |
| Pak et al. | Low‐power, flexible nonvolatile organic transistor memory based on an ultrathin bilayer dielectric stack | |
| Chang et al. | Polymeric gate dielectric interlayer of cross-linkable poly (styrene-r-methylmethacrylate) copolymer for ferroelectric PVDF-TrFE field effect transistor memory | |
| Nedic et al. | High performance non-volatile ferroelectric copolymer memory based on a ZnO nanowire transistor fabricated on a transparent substrate | |
| Heidler et al. | Ferroelectric field-effect transistors based on solution-processed electrochemically exfoliated graphene | |
| Lee et al. | Long‐term retention of low‐power, nonvolatile organic transistor memory based on ultrathin, trilayered dielectric containing charge trapping functionality | |
| Cristea et al. | Structure dependent resistivity and dielectric characteristics of tantalum oxynitride thin films produced by magnetron sputtering | |
| Nejm et al. | Electrical characteristics of hybrid-organic memory devices based on Au nanoparticles | |
| Zheng et al. | Electrical breakdown strength enhancement in aluminum scandium nitride through a compositionally modulated periodic multilayer structure | |
| Jeong et al. | Overcoating BaTiO3 dielectrics with a fluorinated polymer to produce highly reliable organic field-effect transistors | |
| Xu et al. | Quasi-ordering in spontaneously associated surface dipoles: an intrinsic interfacial factor for high-k polymer insulated organic field-effect transistors | |
| JP5522688B2 (en) | Field effect transistor and manufacturing method thereof | |
| CN108172626A (en) | A kind of thin film transistor (TFT) and preparation method thereof | |
| Ding et al. | Atomic-layer-deposited Al2O3-HfO2 laminated and sandwiched dielectrics for metal–insulator–metal capacitors | |
| Kim et al. | Thin ferroelectric poly (vinylidene fluoride-chlorotrifluoro ethylene) films for thermal history independent non-volatile polymer memory | |
| Verrelli et al. | Nickel nanoparticle deposition at room temperature for memory applications | |
| Park et al. | Memory characteristics of Al nanocrystals embedded in Al2O3 layers |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20130305 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20140124 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140204 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140310 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20140401 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20140402 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 5522688 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |