JP2012023618A - 暗号装置及び暗号プログラム - Google Patents
暗号装置及び暗号プログラム Download PDFInfo
- Publication number
- JP2012023618A JP2012023618A JP2010160746A JP2010160746A JP2012023618A JP 2012023618 A JP2012023618 A JP 2012023618A JP 2010160746 A JP2010160746 A JP 2010160746A JP 2010160746 A JP2010160746 A JP 2010160746A JP 2012023618 A JP2012023618 A JP 2012023618A
- Authority
- JP
- Japan
- Prior art keywords
- data
- processing
- pseudo
- input
- processing block
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Abstract
【解決手段】入力データ列の暗号化処理又は復号処理を行う際にサイドチャネル攻撃の対象となる可能性のある処理ブロックを有するデータ処理装置に対し、正規の暗号化処理又は復号処理の際に前記処理ブロックに入力される正規データ列と異なる擬似データ列を所定のルールに基づいて生成し、生成した擬似データ列を正規データ列に代えて処理ブロックへ入力し、処理ブロックと等価の擬似処理ブロックと擬似データ列を生成する際に用いた基礎データを擬似処理ブロックに入力して補正データを生成し、擬似データ列の入力により前記処理ブロックで実行される擬似的な暗号化処理又は復号処理による擬似結果データを補正データで補正することで、当該擬似結果データを正規の暗号化処理又は復号処理により得られる結果データと同じ内容に補正する。
【選択図】図1
Description
(1)前記処理ブロックは、その入力データ列と、当該入力データ列に対する結果データとを前記サイドチャネル攻撃の攻撃者がアクセス可能なキャッシュメモリに記憶するものであり、他方、前記擬似処理ブロックは、前記攻撃者に対して秘匿される形態で存在する。これにより、例えばキャッシュ攻撃を受けても、処理ブロックの正規の処理内容が外部に漏洩することが無くなる。
(2)前記処理ブロックは、それぞれ前段の処理結果を引き継いで処理を行う複数段の処理ブロックの一つであり、前記擬似データ列は、初段の処理ブロックに入力される。初段の処理ブロックの処理内容を保護することにより、後段の処理ブロックにおける処理内容が、より強固に保護される。
(3)前記複数段の処理ブロックが、フェイステル構造の複数の関数ブロックである。
ファイステル(Feistel)構造では、構成要素として複数の関数ブロックが繰り返し用いられる。これらの関数ブロックでは、入力データ列を分割し、得られた各データ列を、それぞれ複数の非線形関数部に入力し、各非線形関数部の処理結果を線型関数処理によって拡散する。従って、本発明のデータ処理装置により、初段の関数ブロックを保護することにより、すべての関数ブロックの処理結果の漏洩を効果的に防止することができる。
なお、前記関数ブロックにおける処理部分が、入力データ列を索引として、記録されたデータのいずれかをテーブル参照データとして出力するテーブルを含んで構成する場合がある。特に、前記テーブルは、前記入力データ列を非線形に拡散するための非線形関数部と、この非線形関数部による処理結果を線形に拡散する線形関数部とを含み、前記擬似処理ブロックは、前記テーブルと同一内容のテーブルを含んで成る場合がある。このような構成が採用される場合も、正しいテーブル参照データが出力されないため、これらの監視は無意味なものとなる。
本発明の保護方法は、入力データ列の暗号化処理又は復号処理を行う際にサイドチャネル攻撃の対象となる可能性のある処理ブロックを有するデータ処理装置の保護方法であって、正規の暗号化処理又は復号処理の際に前記処理ブロックに入力される正規データ列と異なる擬似データ列を所定のルールに基づいて生成し、生成した擬似データ列を前記正規データ列に代えて前記処理ブロックへ入力する段階と、前記処理ブロックと等価の擬似処理ブロックを前記サイドチャネル攻撃の対象とならない記録領域に保持し、前記擬似データ列を生成する際に用いた基礎データを前記擬似処理ブロックに入力して補正データを生成する段階と、前記擬似データ列の入力により前記処理ブロックで実行される擬似的な暗号化処理又は復号処理による擬似結果データを前記補正データで補正することにより、当該擬似結果データを、前記正規の暗号化処理又は復号処理により得られる結果データと同じ内容に補正する段階とを有する、データ処理装置の保護方法である。
本発明が提供するコンピュータプログラムは、コンピュータを、入力データ列の暗号化処理又は復号処理を行う際にサイドチャネル攻撃の対象となる可能性のある処理ブロックを有するデータ処理装置として動作させるためのコンピュータプログラムであって、前記コンピュータを、以下のように機能させるものである。
(1)正規の暗号化処理又は復号処理の際に前記処理ブロックに入力される正規データ列と異なる擬似データ列を所定のルールに基づいて生成し、生成した擬似データ列を前記正規データ列に代えて前記処理ブロックへ入力する擬似データ列生成手段、
(2)前記処理ブロックと等価の擬似処理ブロック、
(3)前記擬似データ列を生成する際に用いた基礎データを前記擬似処理ブロックに入力して補正データを生成し、前記擬似データ列の入力により前記処理ブロックで実行される擬似的な暗号化処理又は復号処理による擬似結果データを前記補正データで補正することにより、当該擬似結果データを、前記正規の暗号化処理又は復号処理により得られる結果データと同じ内容に補正する補正手段。
[第1実施形態]
<全体構成>
図1は、本発明を適用したデータ処理装置のハードウエア構成例を示した図であり、主たる特徴部分を掲示してある。このデータ処理装置10は、例えば、キャッシュメモリを搭載した汎用のコンピュータ装置が本発明の暗号処理用のコンピュータプログラムおよび必要なデータを読み込んで実行することにより実現される。
データ処理装置10には、ディスプレイ、プリンタ又は外部記憶装置のような出力装置18、ポインティングディバイスやキーボード等の入力装置19が接続されている。データ処理装置10には、一般的なコンピュータが備えるハードウエア資源、すなわち、入出力制御部16、CPU(Central Processing Unit)11、主記憶部14、補助記憶部15も備えられている。
キャッシュ部13は、主記憶部14に記憶されている各種データの一部又は全部を図示しないキャッシュメモリに保持し、演算部12からの命令に対して、対応するデータ等が存在する場合は、それらをキャッシュメモリから読み出して直ちに演算部12へ伝達する。他方、演算部12からの命令に対して、対応するデータ等が存在しなければ、そのデータ等を主記憶部14から読み出してキャッシュメモリに格納するとともに当該データ等を演算部12へ伝達する。
本発明のデータ処理装置10の動作説明に先立ち、保護ツール17が存在しない場合の一般的なデータ処理の概要を説明する。この実施形態では、本発明者らによって提案されている「HyRAL」について説明する。
「HyRAL」は共通鍵ブロック暗号(および復号)方式の一種で、ファイステル構造の処理ブロックを有している。ファイステル構造の処理ブロックでは、構成要素として複数の関数ブロックが繰り返し用いられる。これらの関数ブロックでは、入力データ列を分割し、得られた各データ列を、それぞれ複数のS−BOX(Substitution Box:以下、「Sボックス」という)と呼ばれる非線形関数部に入力し、各非線形関数部の出力データをMDS(Maximum Distance Separable )と呼ばれる線型関数部によって拡散させる。
そこで、本実施形態では、「HyRAL」について、図3に示すような内容のデータ処理を行う。
図3は、本実施形態のデータ処理における特徴の一つとなる初段処理のロジックであり、図4は2段目処理のロジックである。3段目処理以降は、2段目処理のロジックに準じて行われる。 図3において、左側はCPU11が実行する図2の基本関数部分に相当し、右側は主として保護ツール17が実行する擬似データの生成及び補正データの生成を行うための機能部分である。
図3左側に示される入力データ列「Pi(Xi)」100は、ラウンド鍵「RKi」101と排他的論理和演算された後、T1転置102で転置演算され、その演算結果が、Sボックス103に入力されるアドレスとなる。このアドレスを、便宜上、第1アドレスと呼ぶ。第1アドレスは、図2の例でいえば、テーブル108に直接入力される、本来のアドレスである。
擬似鍵「KCi」等は、例えば、以下のルールで準備する。
・その鍵RKiから最も推測されにくい組み合わせのものを選ぶ。
・擬似Sボックスは、Sボックスと同じ内容とする。
・擬似テーブルは、テーブルと同じ内容とする。
テーブル108では、第2アドレスを内部のSボックス105で非線形変換した後、MDS106で線形変換し、さらに、定数であるCST107と排他的論理和演算して特異点(All Null)を解消することにより、テーブル参照データβ2を出力する。また、2段目処理のために、このテーブル参照データβ2を保存しておく。
なお、テーブル参照データβ1は、データα1と同様、第1アドレスが生成される前に処理される。そのため、テーブル参照データβ1を得るために参照される擬似テーブル115もまた、キャッシュ攻撃の対象とはならない。
なお、図3のデータα1ではなく、データα2を用いるのは、初段処理と同じアドレスが生成されるのを防止するためである。
テーブル208では、この2段目処理の第2アドレスをSボックス205で非線形変換した後、MDS206で線形変換し、さらに、定数であるCST207と排他的論理和演算して特異点(All Null)を解消することにより、テーブル参照データβ3を出力する。また、3段目処理のために、このテーブル参照データβ3を保存しておく。
最後に、テーブル参照データβ3を初段処理で得られたテーブル参照データβ2(この場合は、テーブル参照データβ2が補正データとなる)で補正し、さらに定数であるCST209と排他的論理和演算して、出力データ列「ΔPi(Yi)」210を得る。初段処理と同様、この出力データ列「ΔPi(Yi)」210は、T2転置202の演算結果でテーブル208の記録内容を索引して得たテーブル参照データと同じ内容に補正されている。
3段目処理についても、データα2がデータα3、テーブル参照データβ2がテーブル参照データβ3となる以外は、図4と同じ内容となる。4段目以降もこれに準じた処理内容となる。
例えば図3の例で説明すると、CPU11は「HyRAL」の暗号処理プログラムを主記憶部14へ読み込ませて起動させる(ステップS100)。これにより、正規の暗号処理を行う機能の他に、保護ツール17の機能を有するデータ処理装置10が構築される。
データ処理装置10は、各種鍵すなわちラウンド鍵RKiと擬似鍵KCiとを生成する(ステップS101)。入力装置10からの平文「Pi(Xi)」100の入力を待ち(ステップS102:No)、平文の入力があったときは(ステップS102:yes)、ラウンド鍵RKiとの排他的論理和演算並びにその演算結果の転置処理により第1アドレスを生成し(ステップS103:yes)、それをSボックス103に入力する。
また、擬似鍵KCiとNULLとの排他的論理和演算を行い、さらに、擬似Sボックス111で非線形処理を行ってデータα1を生成する。そして、Sボックス103の出力とデータα1との排他的論理和演算により生成されたデータα2をS^−1ボックス104に入力して第2のアドレスを生成し(ステップS104)、生成した第2のアドレスを、テーブル108へ入力する(ステップS104)。テーブル108は、この第2アドレスにより索引されるテーブル参照データβ2を出力する(ステップS105)。
このテーブル参照データβ2を擬似テーブル115からのテーブル参照データβ1で補正し(ステップS106)、補正されたテーブル参照データを次段処理へ伝達する(ステップS107)。
以上の説明の通り、本実施形態では、本来、直ちにテーブル108に入力されるはずのアドレス(第1アドレス)に代えて、その第1アドレスをSボックス103で非線形変換した後、変換結果とデータα1との排他的論理和演算結果をS^−1ボックス104で非線形変換して生成した第2アドレスをテーブル108に導くようにしているので、攻撃者が不正手段によってテーブル108へのアクセス状況、すなわち第2アドレスとテーブル参照データβ2の知得に成功したとしても、攻撃者が知得したこれらのデータは、正規の暗号処理によるものとはまったく異なったものであるため、ラウンド鍵RKiを解読することは不可能となる。
また、第2アドレスによって索引されたテーブル参照データβ2は、テーブル参照データβ1及びCST116によって補正され、T1転置102の転置処理により得られたアドレスでアクセスされたときにテーブル108から読み出されるテーブル参照データと同じ内容に補正されるので、正規の暗号処理については、まったく影響を与えない。
これにより、テーブル108へのキャッシュ攻撃を無意味なものとすることができる。
データα2は、図8処理により得られた「32、68、74、5b」であり、Sボックスから出力された「17、cc、b4、fc」と排他的論理和演算した結果が「25、a4、c0、a7」のデータα3となる。このデータα3を、図6に示すS^−1ボックスによる非線形変換をすることにより「36、b5、cd、30」となる。この結果がテーブルへと導かれる。テーブルではこの結果を図6に示すSボックスで非線形変換した後、図7に示すMDS行例式で線形変換し、さらに、定数であるCSTと排他的論理和演算することにより、「b5、9a、dd、ca」のデータβ3が得られる。データβ2は図8に示す処理のものと同一の「4c、9e、a0、ff」であり、このデータβ2をデータβ3および定数であるCST(「11、22、33、44」)と排他的論理和演算した出力データ列「ΔPi(Yi)」が「e8、26、39、bd」である。
上述の説明のように、補正されたデータ処理は、正規の暗号処理における処理の結果に影響を与えないものであることがわかる。
更に、データ処理のテーブル参照演算過程におけるアクセス時間の差を利用する攻撃からも保護することが可能となる。
次に、本発明を公知のアルゴリズムである「AES」に適用した実施の形態例を説明する。なお、データ処理装置10のハードウエア構成等については、第1実施形態と同様であるので、同じ符号を用い、重複説明を省略する。
まず、保護ツール17が存在しない場合の一般的なデータ処理の概要を説明する。
「AES」は、必要な全てのデータ処理を4×4マスの2次元配列のデータ形式で行うため、最初に入力されるデータには図示しない「初期化処理」を行う。「初期化処理」は、入力されたデータ列を8ビット毎に区切り4×4マスの2次元配列に振り分け、さらに、ラウンド鍵RKiも8ビット毎に区切り4×4マスの2次元配列に振り分け、これらの排他的論理和演算を行う。
「AES」は共通鍵ブロック暗号(および復号)方式の一種で、SPN(Substitution Permutation Network)構造の処理ブロックを有している。SPN構造の処理ブロックでは、上述したフェイステル構造と同様、構成要素として複数の関数ブロックが繰り返し用いられる。これらの関数ブロックでは、入力データを分割し、得られた各データ列を、それぞれ複数の「SubBytes」と呼ばれる非線形関数部に入力し、各非線形関数部の出力データを「MixColumns」と呼ばれる線型関数部によって拡散させる。
テーブル64は、「SubBytes」62と「MixColumns」63とを含む。「SubBytes」62は、上記のアドレスをもとにm(自然数)ビットの入力データ列をn(m以外の自然数)ビットの出力データ列に変換する際に、入力(例えば平文)と出力(例えば暗号文)の相関を壊すための仕組みとして使用される。「SubBytes」62は、ルックアップテーブルのような固定テーブルとして定義される場合もあるが、ラウンド鍵等によって動的に生成して使用する場合もある。「SubBytes」62の出力は「MixColumns」63に導かれる。
図13は、本実施形態における初段処理のロジックであり、図14は2段目処理のロジックである。3段目処理以降は、2段目処理のロジックに準じて行われる。図13において、左側はCPU11が実行する図12の「AES」の基本関数部分に相当し、右側は主として保護ツール17が実行する、擬似データ及び補正データを生成するための機能部分である。
図13左側に示される初期化処理がされた入力データ列「Pi(Xi)」616は、「ShiftRows」617で転置演算される。この転置演算の結果が、「SubBytes」611に入力される第1アドレスとなる。
テーブル614では、第2アドレスを内部の「SubBytes」618で非線形変換した後、「MixColumns」619で線形変換することにより、データβ2を出力する。また、2段目処理のために、このデータβ2を保存しておく。
なお、テーブル参照データβ1は、データα1と同様、第1アドレスが生成される前に処理される。そのため、テーブル参照データβ1を得るために参照される疑似テーブル615は、キャッシュ攻撃の対象とはならない。
図13のデータα1ではなく、データα2を用いるのは、第1実施形態の場合と同様である。
最後に、テーブル参照データβ3を初段目処理で得られたテーブル参照データβ2およびラウンド鍵「RKi」633と排他的論理和演算して、出力データ列「ΔPi(Yi)」634を得る。初段処理と同様、この出力データ列「ΔPi(Yi)」634は、「ShiftRows」627の演算結果でテーブル632の記録内容を索引して得たテーブル参照データと同じ内容に補正されている。
以上の説明の通り、本実施形態においても、攻撃者が不正手段によってテーブル614へのアクセス状況、すなわち第2アドレスとデータβ2の知得に成功したとしても、攻撃者が知得したこれらのデータは、正規の暗号処理によるものとはまったく異なったものであるため、鍵RKiを解読することは不可能となる。
また、第2アドレスによって索引されたテーブル参照データβ2は、保護ツール17の処理によって得られたテーブル参照データβ1およびラウンド鍵「RKi」624と排他的論理和演算され、「ShiftRows」617の転置演算結果によってアクセスされたときにテーブル614から読み出されるテーブル参照データと同じ内容に補正されるので、正規の暗号処理については、まったく影響を与えない。これにより、テーブル614へのキャッシュ攻撃を無意味なものとすることができる。
上述の説明のように、本実施形態のデータ処理もまた、第1実施形態と同様、正規の暗号処理における処理の結果に影響を与えないものである。
第1、第2実施形態では、スタンドアロン型のデータ処理装置10の例を示したが、これらの実施形態以外にもネットワーク型として本発明の処理を含む暗号処理等のデータ処理システムを構成することもできる。
Claims (8)
- 入力データ列の暗号化処理又は復号処理を行う際にサイドチャネル攻撃の対象となる可能性のある処理ブロックを有するデータ処理装置であって、
正規の暗号化処理又は復号処理の際に前記処理ブロックに入力される正規データ列と異なる擬似データ列を所定のルールに基づいて生成し、生成した擬似データ列を前記正規データ列に代えて前記処理ブロックへ入力する擬似データ列生成手段と、
前記処理ブロックと等価の擬似処理ブロックと、
前記擬似データ列を生成する際に用いた基礎データを前記擬似処理ブロックに入力して補正データを生成し、前記擬似データ列の入力により前記処理ブロックで実行される擬似的な暗号化処理又は復号処理による擬似結果データを前記補正データで補正することにより、当該擬似結果データを、前記正規の暗号化処理又は復号処理により得られる結果データと同じ内容に補正する補正手段とを備えて成る、
データ処理装置。 - 前記処理ブロックは、その入力データ列と、当該入力データ列に対する結果データとを前記サイドチャネル攻撃の攻撃者がアクセス可能なキャッシュメモリに記憶するものであり、他方、前記擬似処理ブロックは、前記攻撃者に対して秘匿される形態で存在する、
請求項1記載のデータ処理装置。 - 前記処理ブロックは、それぞれ前段の処理結果を引き継いで処理を行う複数段の処理ブロックの一つであり、前記擬似データ列は、初段の処理ブロックに入力される、
請求項1又は2記載のデータ処理装置。 - 前記複数段の処理ブロックが、フェイステル構造の複数の関数ブロックである、
請求項3記載のデータ処理装置。 - 前記関数ブロックにおける処理部分が、入力データ列を索引として、記録されたデータのいずれかをテーブル参照データとして出力するテーブルを含んで成る、
請求項4記載のデータ処理装置。 - 前記テーブルは、前記入力データ列を非線形に拡散するための非線形関数部と、この非線形関数部による処理結果を線形に拡散する線形関数部とを含み、
前記擬似処理ブロックは、前記テーブルと同一内容のテーブルを含んで成る、
請求項5記載のデータ処理装置。 - 入力データ列の暗号化処理又は復号処理を行う際にサイドチャネル攻撃の対象となる可能性のある処理ブロックを有するデータ処理装置の保護方法であって、
正規の暗号化処理又は復号処理の際に前記処理ブロックに入力される正規データ列と異なる擬似データ列を所定のルールに基づいて生成し、生成した擬似データ列を前記正規データ列に代えて前記処理ブロックへ入力する段階と、
前記処理ブロックと等価の擬似処理ブロックを前記サイドチャネル攻撃の対象とならない記録領域に保持し、前記擬似データ列を生成する際に用いた基礎データを前記擬似処理ブロックに入力して補正データを生成する段階と、
前記擬似データ列の入力により前記処理ブロックで実行される擬似的な暗号化処理又は復号処理による擬似結果データを前記補正データで補正することにより、当該擬似結果データを、前記正規の暗号化処理又は復号処理により得られる結果データと同じ内容に補正する段階とを有する、
データ処理装置の保護方法。 - コンピュータを、入力データ列の暗号化処理又は復号処理を行う際にサイドチャネル攻撃の対象となる可能性のある処理ブロックを有するデータ処理装置として動作させるためのコンピュータプログラムであって、
前記コンピュータを、
正規の暗号化処理又は復号処理の際に前記処理ブロックに入力される正規データ列と異なる擬似データ列を所定のルールに基づいて生成し、生成した擬似データ列を前記正規データ列に代えて前記処理ブロックへ入力する擬似データ列生成手段、
前記処理ブロックと等価の擬似処理ブロック、
前記擬似データ列を生成する際に用いた基礎データを前記擬似処理ブロックに入力して補正データを生成し、前記擬似データ列の入力により前記処理ブロックで実行される擬似的な暗号化処理又は復号処理による擬似結果データを前記補正データで補正することにより、当該擬似結果データを、前記正規の暗号化処理又は復号処理により得られる結果データと同じ内容に補正する補正手段、として機能させる、
コンピュータプログラム。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010160746A JP2012023618A (ja) | 2010-07-15 | 2010-07-15 | 暗号装置及び暗号プログラム |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010160746A JP2012023618A (ja) | 2010-07-15 | 2010-07-15 | 暗号装置及び暗号プログラム |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2012023618A true JP2012023618A (ja) | 2012-02-02 |
Family
ID=45777486
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010160746A Pending JP2012023618A (ja) | 2010-07-15 | 2010-07-15 | 暗号装置及び暗号プログラム |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2012023618A (ja) |
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2012070048A (ja) * | 2010-09-21 | 2012-04-05 | Toshiba Corp | 暗号化装置および復号装置 |
JP2017092960A (ja) * | 2015-11-03 | 2017-05-25 | ▲れい▼達科技股▲ふん▼有限公司Leadot Innovation, Inc. | セキュリティキーの使用によるデータ暗号化システム |
JP2019003144A (ja) * | 2017-06-19 | 2019-01-10 | ローレルバンクマシン株式会社 | 暗号通信システム、暗号化装置、暗号化方法及びプログラム |
WO2019066317A1 (ko) * | 2017-09-28 | 2019-04-04 | 삼성전자주식회사 | 전자 장치 및 그의 제어 방법 |
FR3090147A1 (fr) * | 2018-12-17 | 2020-06-19 | Commissariat à l'Energie Atomique et aux Energies Alternatives | Procédé de gestion d’une mémoire cache d’un calculateur électronique |
EP3693862A1 (fr) | 2019-02-11 | 2020-08-12 | Commissariat à l'énergie atomique et aux énergies alternatives | Procédé de gestion d'une mémoire cache d'un calculateur électronique |
JP2021519458A (ja) * | 2018-04-04 | 2021-08-10 | アーム・リミテッド | 投機的サイド・チャネル・ヒント命令 |
-
2010
- 2010-07-15 JP JP2010160746A patent/JP2012023618A/ja active Pending
Non-Patent Citations (2)
Title |
---|
CSNG201000814003; 平田耕蔵: 'HyRALにおけるキャッシュ攻撃に対する防御対策' 電子情報通信学会技術研究報告 Vol.110 No.115, 20100624, p.27-33 * |
JPN6013051475; 平田耕蔵: 'HyRALにおけるキャッシュ攻撃に対する防御対策' 電子情報通信学会技術研究報告 Vol.110 No.115, 20100624, p.27-33 * |
Cited By (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9031234B2 (en) | 2010-09-21 | 2015-05-12 | Kabushiki Kaisha Toshiba | Encryption device and decryption device |
JP2012070048A (ja) * | 2010-09-21 | 2012-04-05 | Toshiba Corp | 暗号化装置および復号装置 |
JP2017092960A (ja) * | 2015-11-03 | 2017-05-25 | ▲れい▼達科技股▲ふん▼有限公司Leadot Innovation, Inc. | セキュリティキーの使用によるデータ暗号化システム |
US10484340B2 (en) | 2015-11-03 | 2019-11-19 | Leadot Innovation, Inc. | Data encryption system by using a security key |
JP2019003144A (ja) * | 2017-06-19 | 2019-01-10 | ローレルバンクマシン株式会社 | 暗号通信システム、暗号化装置、暗号化方法及びプログラム |
WO2019066317A1 (ko) * | 2017-09-28 | 2019-04-04 | 삼성전자주식회사 | 전자 장치 및 그의 제어 방법 |
US11366766B2 (en) | 2017-09-28 | 2022-06-21 | Samsung Electronics Co., Ltd. | Electronic device and control method thereof |
JP2021519458A (ja) * | 2018-04-04 | 2021-08-10 | アーム・リミテッド | 投機的サイド・チャネル・ヒント命令 |
JP7377211B2 (ja) | 2018-04-04 | 2023-11-09 | アーム・リミテッド | 投機的サイド・チャネル・ヒント命令 |
FR3090147A1 (fr) * | 2018-12-17 | 2020-06-19 | Commissariat à l'Energie Atomique et aux Energies Alternatives | Procédé de gestion d’une mémoire cache d’un calculateur électronique |
US11144470B2 (en) | 2018-12-17 | 2021-10-12 | Commissariat A L'energie Atomique Et Aux Energies Alternatives | Method for managing a cache memory of an electronic computer |
EP3671470A1 (fr) | 2018-12-17 | 2020-06-24 | Commissariat à l'énergie atomique et aux énergies alternatives | Procédé de gestion d'une mémoire cache d'un calculateur électronique |
US11003593B2 (en) | 2019-02-11 | 2021-05-11 | Commissariat A L'energie Atomique Et Aux Energies Alternatives | Method for managing a cache memory of an electronic processor |
FR3092677A1 (fr) * | 2019-02-11 | 2020-08-14 | Commissariat à l'Energie Atomique et aux Energies Alternatives | Procédé de gestion d’une mémoire cache d’un calculateur électronique |
EP3693862A1 (fr) | 2019-02-11 | 2020-08-12 | Commissariat à l'énergie atomique et aux énergies alternatives | Procédé de gestion d'une mémoire cache d'un calculateur électronique |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
Elbaz et al. | Tec-tree: A low-cost, parallelizable tree for efficient defense against memory replay attacks | |
D'souza et al. | Advanced encryption standard (AES) security enhancement using hybrid approach | |
Rogaway | Evaluation of some blockcipher modes of operation | |
US9274976B2 (en) | Code tampering protection for insecure environments | |
JP2012023618A (ja) | 暗号装置及び暗号プログラム | |
JP4990908B2 (ja) | 暗号化保護方法 | |
US8094816B2 (en) | System and method for stream/block cipher with internal random states | |
US20100299538A1 (en) | Systems and Methods for Low-Latency Encrypted Storage | |
US7720225B2 (en) | Table splitting for cryptographic processes | |
CN102355352B (zh) | 一种数据机密性和完整性保护方法 | |
JP6782864B2 (ja) | ブロック暗号を演算するデバイス及び方法 | |
JP6877889B2 (ja) | 暗号化装置、暗号化方法、復号化装置、及び復号化方法 | |
US8619985B2 (en) | Table splitting for cryptographic processes | |
CN109086612B (zh) | 一种基于硬件实现的嵌入式系统动态数据保护方法 | |
EP3477889B1 (en) | Using white-box in a leakage-resilient primitive | |
Lee et al. | Conditional Re‐encoding Method for Cryptanalysis‐Resistant White‐Box AES | |
Xu et al. | A white-box AES-like implementation based on key-dependent substitution-linear transformations | |
JP4758824B2 (ja) | 暗号化装置、復号装置、暗号化方法、復号方法、それらの方法を用いたプログラム、および記録媒体 | |
CN116796345A (zh) | 加解密方法、装置、设备及存储介质 | |
EP3364593B1 (en) | Masking storage transfer to protect against attacks | |
Hwang et al. | IAR‐CTR and IAR‐CFB: integrity aware real‐time based counter and cipher feedback modes | |
CN112910630A (zh) | 扩展密钥的置换方法及装置 | |
Krishnan et al. | Modified AES with Random S box generation to overcome the side channel assaults using cloud | |
Qahur Al Mahri et al. | Fault analysis of AEZ | |
Mondal et al. | Revisiting Yoyo Tricks on AES |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20120601 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20131009 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20131022 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20131220 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20140121 |