JP2012023583A - Differential amplification circuit, regulator module, and high power amplifier - Google Patents

Differential amplification circuit, regulator module, and high power amplifier Download PDF

Info

Publication number
JP2012023583A
JP2012023583A JP2010160219A JP2010160219A JP2012023583A JP 2012023583 A JP2012023583 A JP 2012023583A JP 2010160219 A JP2010160219 A JP 2010160219A JP 2010160219 A JP2010160219 A JP 2010160219A JP 2012023583 A JP2012023583 A JP 2012023583A
Authority
JP
Japan
Prior art keywords
depletion type
type fet
terminal
power amplifier
regulator module
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2010160219A
Other languages
Japanese (ja)
Inventor
Takashi Soga
高志 曽我
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Electronics Corp
Original Assignee
Renesas Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Electronics Corp filed Critical Renesas Electronics Corp
Priority to JP2010160219A priority Critical patent/JP2012023583A/en
Publication of JP2012023583A publication Critical patent/JP2012023583A/en
Pending legal-status Critical Current

Links

Images

Abstract

PROBLEM TO BE SOLVED: To provide a regulator module that excels in a manufacturing process and power consumption of products and a bias circuit using the same.SOLUTION: A technique for mounting a bipolar transistor and a field-effect transistor on the same substrate enables a power amplifier including a power amplifier module and a regulator module 801 to be configured with one chip. The regulator module 801 includes a differential amplification circuit by a depletion-type transistor. Connecting one FETQ4 source terminal of the differential amplification circuit to an FETQ3 source terminal via a diode-connected bipolar transistor Q7 enables the potential difference of the bipolar transistor Q7 to be used as an output voltage of an regulator.

Description

本発明は携帯電話装置などに用いる電力増幅器、特にパワーアンプ内部のレギュレータモジュールとパワーアンプモジュールの構成に関する。   The present invention relates to a power amplifier used in a mobile phone device and the like, and more particularly to a regulator module and a power amplifier module in the power amplifier.

第3世代仕様(一般的にはW−CDMA及びCDMA2000)の携帯電話機は、既に世界的に普及している。この第3世代の携帯電話機でも電力増幅器は不可欠である。これらの仕様においては、単一の仕様であっても複数の周波数帯域への対応が求められる。例えば、W−CDMA仕様においては800MHz、2.0GHzなどに対応することが現在の市場ではほぼ必須といえる。また、第2世代の仕様(GSMなど)では、異なる周波数帯域が割り振れられていることもある。   Mobile phones of third generation specifications (generally W-CDMA and CDMA2000) are already widely used worldwide. A power amplifier is indispensable for this third generation mobile phone. In these specifications, even a single specification is required to support a plurality of frequency bands. For example, in the W-CDMA specification, it is almost essential in the current market to support 800 MHz, 2.0 GHz, and the like. Further, in the second generation specification (GSM or the like), different frequency bands may be allocated.

この複数の周波数帯域への対応には電力増幅器を複数の帯域または複数の方式に対応できるマルチモード電力増幅器を用いるか、複数のシングルモード電力増幅器を用いるか、設計者は選択することとなる。   For the correspondence to the plurality of frequency bands, the designer selects whether to use a power amplifier that is compatible with a plurality of bands or a plurality of systems, or a plurality of single mode power amplifiers.

シングルモード電力増幅器を用いる場合、小型かつ低価格化の要請が強い。この観点から、シングルモード電力増幅器を構成するに際しては1チップ化が望ましいこととなる。しかし、従来は高周波特性に優れたHBTプロセスを用いたパワーアンプモジュールと、バイアス電圧を供給するMOSFETプロセスを用いた電圧レギュレータモジュールの2チップで構成されている。   When a single mode power amplifier is used, there is a strong demand for small size and low price. From this point of view, a single-chip power amplifier is desirable when configuring a single mode power amplifier. However, conventionally, it is composed of two chips, a power amplifier module using an HBT process having excellent high frequency characteristics and a voltage regulator module using a MOSFET process for supplying a bias voltage.

図1は、従来のシングルモード電力増幅器の構成を表す回路図である。この従来のシングルモード電力増幅器(パワーアンプ)は、レギュレータモジュール801とパワーアンプモジュール802を含んで構成される。   FIG. 1 is a circuit diagram showing a configuration of a conventional single mode power amplifier. This conventional single mode power amplifier (power amplifier) includes a regulator module 801 and a power amplifier module 802.

パワーアンプモジュール802はダイオード接続2段積みの構成となっている。このパワーアンプモジュール802が用いるHBTプロセスではレギュレータモジュール801の出力電圧として2.8V以上必要となる。   The power amplifier module 802 has a diode-connected two-stage structure. In the HBT process used by the power amplifier module 802, the output voltage of the regulator module 801 requires 2.8V or more.

一方レギュレータモジュール801は、出力段にMOSFETを有する。このMOSFETのドレイン・ソース間電圧を0.3Vとすると、この従来のレギュレータモジュール801が必要とする最低動作電源電圧は約3.1Vとなる。   On the other hand, the regulator module 801 has a MOSFET in the output stage. When the drain-source voltage of this MOSFET is 0.3V, the minimum operating power supply voltage required by this conventional regulator module 801 is about 3.1V.

この従来のシングルモード電力増幅器では2チップ構成となる為小型化に限界があり、また価格競争力も低下する。   Since this conventional single mode power amplifier has a two-chip configuration, there is a limit to miniaturization, and price competitiveness also decreases.

また、最低動作電源電圧は3.1Vとなるため、低電圧駆動を指向する装置に適用することはできない。   Further, since the minimum operating power supply voltage is 3.1 V, it cannot be applied to a device oriented to low voltage driving.

さらにレギュレータモジュール801の出力電圧2.8Vには製品毎にランダムなばらつきが生じる。このばらつきに起因して従来のパワーアンプモジュール802は利得感度を有している。このばらつきの原因は、バンドギャップ電圧1.23Vとの偏差を非反転増幅器で約2.3倍に増幅して出力するためである。この偏差が所定の値以上となると製品としての取り扱いに難を生じ、歩留まりの低下となる。   Further, the output voltage 2.8V of the regulator module 801 is randomly varied for each product. Due to this variation, the conventional power amplifier module 802 has gain sensitivity. The reason for this variation is that the deviation from the band gap voltage of 1.23 V is amplified by a non-inverting amplifier about 2.3 times and output. If this deviation exceeds a predetermined value, it will be difficult to handle as a product, resulting in a decrease in yield.

また、従来のレギュレータモジュール801はエンハンスメントMOSで構成されていた。そのため、差動増幅器801bの基準としてバンドギャップ回路などの電圧発生回路801aの1.23V出力が必要であった。この電圧発生回路801aにより、レギュレータモジュール801の回路規模が増大することとなる。   Further, the conventional regulator module 801 is composed of an enhancement MOS. Therefore, a 1.23V output of a voltage generation circuit 801a such as a band gap circuit is required as a reference for the differential amplifier 801b. The voltage generation circuit 801a increases the circuit scale of the regulator module 801.

特開2002−344259号公報(特許文献1)では、このレギュレータモジュール801の回路規模の増大への対策として、デプリーション型トランジスタ及びエンハンスメント型トランジスタを用いて差動増幅回路を構成し、閾値の差分を内部基準電圧とすることでチップサイズの増大を防ぐことが記載されている。   In Japanese Patent Laid-Open No. 2002-344259 (Patent Document 1), as a countermeasure against an increase in the circuit scale of the regulator module 801, a differential amplifier circuit is configured using a depletion type transistor and an enhancement type transistor, and a difference in threshold value is calculated. It is described that an increase in chip size is prevented by using an internal reference voltage.

特開2002−344259号公報JP 2002-344259 A

しかし、閾値を代えるにはチャネル表面のインプラ濃度を変える必要がある。デプリーション型トランジスタ及びエンハンスメント型トランジスタの形成はそれぞれ別工程であるため、製品毎に独立した閾値ばらつきの差、ひいては内部基準電圧の差が生じることとなる。   However, to change the threshold value, it is necessary to change the implantation concentration on the channel surface. Since the formation of the depletion type transistor and the enhancement type transistor is a separate process, a difference in threshold variation and a difference in internal reference voltage are generated independently for each product.

本発明の目的は、製造時の工程及び製品の消費電力の点で優れたレギュレータモジュール、及びそれを用いたバイアス回路を提供することにある。   An object of the present invention is to provide a regulator module that is excellent in terms of manufacturing processes and power consumption of a product, and a bias circuit using the regulator module.

本発明の前記並びにその他の目的と新規な特徴は、本明細書の記述及び添付図面から明らかになるであろう。   The above and other objects and novel features of the present invention will be apparent from the description of this specification and the accompanying drawings.

本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、次の通りである。   Of the inventions disclosed in the present application, the outline of typical ones will be briefly described as follows.

本発明の代表的な実施の形態に関わる差動増幅回路は、第1のデプリーション型FETと、第2のデプリーション型FETと、第3のデプリーション型FETと、ベース端子とコレクタ端子が接続されたバイポーラトランジスタと、を含み、第3のデプリーション型FETのソース端子及びゲート端子、及び第1のデプリーション型FETのゲート端子は接地され、第3のデプリーション型FETのドレイン端子は第1のデプリーション型FETのソース端子及びバイポーラトランジスタのエミッタ端子に接続され、第2のデプリーション型FETのソース端子はバイポーラトランジスタのコレクタ端子及びベース端子に接続される。   A differential amplifier circuit according to a representative embodiment of the present invention includes a first depletion type FET, a second depletion type FET, a third depletion type FET, and a base terminal and a collector terminal connected to each other. A source terminal and a gate terminal of the third depletion type FET, and a gate terminal of the first depletion type FET is grounded, and a drain terminal of the third depletion type FET is the first depletion type FET. And the source terminal of the second depletion type FET are connected to the collector terminal and the base terminal of the bipolar transistor.

本発明に関わるレギュレータモジュールを用いる事で、レギュレータモジュール及びパワーアンプモジュールを1チップMMIC(モノリシックマイクロ波集積回路)化することが可能となる。   By using the regulator module according to the present invention, the regulator module and the power amplifier module can be made into a one-chip MMIC (monolithic microwave integrated circuit).

また、本発明に関わるレギュレータモジュールを用いる事で、バンドギャップ電圧発生回路が不要となり、回路規模の縮小が可能となる。   Further, by using the regulator module according to the present invention, a bandgap voltage generation circuit becomes unnecessary, and the circuit scale can be reduced.

また、本発明に関わるレギュレータモジュールを用いる事で、駆動用電圧を3V未満にすることが可能となり、リチウムイオンバッテリによる駆動も可能となる。   Further, by using the regulator module according to the present invention, the driving voltage can be made less than 3 V, and driving by a lithium ion battery is also possible.

従来のシングルモード電力増幅器の構成を表す回路図である。It is a circuit diagram showing the structure of the conventional single mode power amplifier. 本発明の第1の実施の形態に関わるレギュレータモジュールの回路図である。It is a circuit diagram of the regulator module in connection with the 1st Embodiment of this invention. デプリーション型トランジスタ及びエンハンスメント型トランジスタの動作領域の違いを表す概念図である。It is a conceptual diagram showing the difference of the operation area | region of a depletion type transistor and an enhancement type transistor. 本発明の第1の実施の形態に関わる別のレギュレータモジュールの回路図である。It is a circuit diagram of another regulator module in connection with the 1st Embodiment of this invention. 本発明の第1の実施の形態に関わる別のレギュレータモジュールの回路図である。It is a circuit diagram of another regulator module in connection with the 1st Embodiment of this invention. 本発明の第1の実施の形態に関わる別のレギュレータモジュールの回路図である。It is a circuit diagram of another regulator module in connection with the 1st Embodiment of this invention. 本発明の第2の実施の形態に関わるレギュレータモジュールの回路図である。It is a circuit diagram of the regulator module in connection with the 2nd Embodiment of this invention. 本発明の第2の実施の形態に関わる別のレギュレータモジュールの回路図である。It is a circuit diagram of another regulator module in connection with the 2nd Embodiment of this invention. 本発明に関わるレギュレータモジュールをHPAで用いた場合の回路図である。It is a circuit diagram at the time of using the regulator module concerning this invention by HPA. 本発明に関わるレギュレータモジュールを別のHPAで用いた場合の回路図である。It is a circuit diagram at the time of using the regulator module concerning this invention with another HPA.

以下の実施の形態においては、便宜上その必要があるときは、複数のセクションまたは実施の形態に分割して説明する。しかし、特に明示した場合を除き、それは互いに無関係なものではなく、一方は他方の一部又は全部の変形例、詳細、補足説明などの関係にある。また、以下の実施の形態において、要素の数など(個数、数値、量、範囲などを含む)に言及する場合、特に明示した場合及び原理的に明らかに特定の数に限定される場合などを除き、その特定の数に限定されるものでなく、特定の数以上でも以下でも良い。   In the following embodiment, when it is necessary for the sake of convenience, the description will be divided into a plurality of sections or embodiments. However, unless otherwise specified, it is not irrelevant to one another, and one is related to some or all of the other, details, supplementary explanations, and the like. Also, in the following embodiments, when referring to the number of elements (including the number, numerical value, quantity, range, etc.), especially when clearly indicated and when clearly limited to a specific number in principle, etc. Except for the specific number, the number may be more than or less than the specified number.

さらに、以下の実施の形態において、その構成要素は、特に明示した場合及び原理的に明らかに必須であると考えられる場合を除き、必ずしも必須のものでないことは言うまでもない。なお、実施の形態で、MOSFET(Metal Oxide Semiconductor Field Effect Transistor:またはMOSFETトランジスタと略す)と記載した場合、ゲート絶縁膜として非酸化膜を除外するものではない。   Further, in the following embodiments, it is needless to say that the constituent elements are not necessarily essential unless particularly specified and apparently essential in principle. Note that in the embodiment, a MOSFET (Metal Oxide Semiconductor Field Effect Transistor: abbreviated as a MOSFET transistor) does not exclude a non-oxide film as a gate insulating film.

以下、図を用いて本発明の実施の形態を説明する。   Hereinafter, embodiments of the present invention will be described with reference to the drawings.

(第1の実施の形態)
図2は、本発明の第1の実施の形態に関わるレギュレータモジュールの回路図である。この図を用いて本実施の形態について説明する。
(First embodiment)
FIG. 2 is a circuit diagram of the regulator module according to the first embodiment of the present invention. This embodiment will be described with reference to this figure.

このレギュレータモジュールは、能動負荷Q1、Q2、FETQ3、Q4、定電流源Q5、FETQ6、バイポーラトランジスタQ7、抵抗R1より構成される。バイポーラトランジスタQ7以外の素子は全てデプリーション型トランジスタで構成されている。   This regulator module includes active loads Q1, Q2, FETs Q3, Q4, a constant current source Q5, an FET Q6, a bipolar transistor Q7, and a resistor R1. All elements other than the bipolar transistor Q7 are constituted by depletion type transistors.

能動負荷Q1、Q2はFETQ3、Q4に電源電圧VDDを入力する際の負荷となるFET抵抗である。能動負荷Q1、Q2のゲート・ソース間端子を短絡することで、これらのFETは抵抗として機能する。   The active loads Q1 and Q2 are FET resistors that serve as loads when the power supply voltage VDD is input to the FETs Q3 and Q4. By short-circuiting the gate-source terminals of the active loads Q1, Q2, these FETs function as resistors.

定電流源Q5は、FETQ3のソース端子及びバイポーラトランジスタQ7のエミッタ端子を同電位にするための定電流源である。   The constant current source Q5 is a constant current source for setting the source terminal of the FET Q3 and the emitter terminal of the bipolar transistor Q7 to the same potential.

バイポーラトランジスタQ7は、NPN型の構成を採る。バイポーラトランジスタQ7は、コレクタ・ベース間を短絡することで、ダイオード接続されている。このバイポーラトランジスタQ7の存在により、FETQ4のソース端子はFETQ3のソース端子に対してバイポーラトランジスタQ7のベース・エミッタ間電圧Vbe(例えばGaAs HBTの場合には約1.3V)分高くなることとなる。   The bipolar transistor Q7 adopts an NPN type configuration. The bipolar transistor Q7 is diode-connected by short-circuiting the collector and base. Due to the presence of the bipolar transistor Q7, the source terminal of the FET Q4 is higher than the source terminal of the FET Q3 by the base-emitter voltage Vbe of the bipolar transistor Q7 (for example, about 1.3 V in the case of GaAs HBT).

FETQ3、Q4及びバイポーラトランジスタQ7は差動増幅器の構成となっている。   The FETs Q3 and Q4 and the bipolar transistor Q7 have a differential amplifier configuration.

図3はデプリーション型トランジスタ及びエンハンスメント型トランジスタの動作領域の違いを表す概念図である。なお本図は、あくまでも概念図であり、図3は正確なグラフではない。   FIG. 3 is a conceptual diagram showing a difference in operation region between the depletion type transistor and the enhancement type transistor. This diagram is merely a conceptual diagram, and FIG. 3 is not an accurate graph.

この図からも明らかなように、デプリーション型トランジスタではゲート・ソース間電圧(ソース端子から見たゲート端子の相対的な電圧)が0Vであってもドレイン端子に電流を流すことができる。FETQ3はこれを利用する。   As is clear from this figure, in the depletion type transistor, even when the gate-source voltage (relative voltage of the gate terminal as viewed from the source terminal) is 0 V, a current can flow through the drain terminal. The FET Q3 uses this.

FETQ3のゲート端子は接地されている。一方ソース端子は定電流源Q5を介して接地されている。従って、ゲート・ソース間電圧Vgsが0Vであっても、FETQ3は問題なく動作する。   The gate terminal of the FET Q3 is grounded. On the other hand, the source terminal is grounded via a constant current source Q5. Therefore, even when the gate-source voltage Vgs is 0 V, the FET Q3 operates without any problem.

FETQ4もFETQ3同様デプリーション型トランジスタである。FETQ4のゲート端子は抵抗R1を介して接地されている。また、FETQ4のソース端子の電位も、定電流源Q5に加えてバイポーラトランジスタQ7を介しているため、FETQ3のソース端子の電位よりも上昇する。   The FET Q4 is a depletion type transistor as well as the FET Q3. The gate terminal of the FET Q4 is grounded via the resistor R1. Further, the potential of the source terminal of the FET Q4 is also higher than the potential of the source terminal of the FET Q3 because the potential is supplied through the bipolar transistor Q7 in addition to the constant current source Q5.

上記のようにFETQ4のソース端子及びゲート端子ともに、電位がFETQ3の対応する端子よりも高いため、結果としてゲート・ソース間電圧VgsはFETQ3及びFETQ4共に略同一となる。なお、FETQ3のゲート端子は接地されており、またFETQ3のソース端子は接地電位と略同一となる。このため、FETQ4側から出力すると、バイポーラトランジスタQ7のベース・エミッタ間電圧Vbe分だけ、差動増幅器の出力を高い電圧にすることができる。   As described above, since the potential of both the source terminal and the gate terminal of the FET Q4 is higher than the corresponding terminal of the FET Q3, as a result, the gate-source voltage Vgs is substantially the same for both the FET Q3 and the FET Q4. Note that the gate terminal of the FET Q3 is grounded, and the source terminal of the FET Q3 is substantially the same as the ground potential. For this reason, when outputting from the FET Q4 side, the output of the differential amplifier can be made high by the base-emitter voltage Vbe of the bipolar transistor Q7.

FETQ6はFETQ3及びFETQ4からなる差動増幅回路の出力電圧(FETQ4のドレイン端子の電圧)をゲートに入力しソース端子から電圧を出力するドレイン接地回路である。FETQ6は、出力トランジスタとして働く。この出力電圧がFETQ4のゲート端子に帰還されることでFETQ4のゲート・ソース間電圧が変化する。   The FET Q6 is a grounded drain circuit that inputs the output voltage of the differential amplifier circuit composed of the FET Q3 and the FET Q4 (the voltage at the drain terminal of the FET Q4) to the gate and outputs the voltage from the source terminal. The FET Q6 functions as an output transistor. This output voltage is fed back to the gate terminal of the FET Q4, whereby the gate-source voltage of the FET Q4 changes.

FETQ6の出力電圧はレギュレータモジュールの出力になると共にFETQ4に帰還される。これにより、出力される電圧を一定に、すなわちバイポーラトランジスタQ7のベース・エミッタ間電圧Vbeに保つことが可能となる。   The output voltage of the FET Q6 becomes the output of the regulator module and is fed back to the FET Q4. As a result, the output voltage can be kept constant, that is, the base-emitter voltage Vbe of the bipolar transistor Q7.

上述のように構成することで以下の利点が得られる。   By configuring as described above, the following advantages can be obtained.

上記の回路では、バイポーラトランジスタQ7のベース・エミッタ間電圧Vbe(1.3V)を基準電圧として、差動増幅器を形成する。バイポーラトランジスタQ7を含むレギュレータモジュールは、バイポーラトランジスタと電界効果トランジスタとを同一基板上に備えるプロセスで形成できる。従って、増幅素子としてバイポーラトランジスタを用いるパワーアンプモジュールとこのレギュレータモジュールを使う場合、パワーアンプモジュールとレギュレータモジュールを同一基板上に形成することが可能となる。つまり、レギュレータモジュールのバイポーラトランジスタと、パワーアンプモジュールのバイポーラトランジスタとが同一基板上に形成されるため、ベース・エミッタ間電圧の温度依存性や素子ばらつきをキャンセルすることが可能となる。   In the above circuit, a differential amplifier is formed using the base-emitter voltage Vbe (1.3 V) of the bipolar transistor Q7 as a reference voltage. The regulator module including the bipolar transistor Q7 can be formed by a process in which the bipolar transistor and the field effect transistor are provided on the same substrate. Therefore, when using a power amplifier module using a bipolar transistor as an amplifying element and this regulator module, the power amplifier module and the regulator module can be formed on the same substrate. That is, since the bipolar transistor of the regulator module and the bipolar transistor of the power amplifier module are formed on the same substrate, it is possible to cancel the temperature dependence of the base-emitter voltage and the element variation.

また、バイポーラトランジスタでは、ベース・エミッタ間電圧の閾値ばらつきは数十mV程度である。従って、出力電圧偏差を小さく抑えることが可能となる。   In the bipolar transistor, the threshold variation of the base-emitter voltage is about several tens of mV. Therefore, the output voltage deviation can be kept small.

加えて、上述する回路をバイポーラトランジスタと電界効果トランジスタとを同一基板上に備えるプロセス(例えばBIFETなど)で作成することで、1チップ化することが可能となる。   In addition, the above-described circuit can be made into a single chip by creating a process (for example, BIFET) in which the bipolar transistor and the field effect transistor are provided on the same substrate.

なお、通常考えられる変更は本実施の形態の射程に含まれる。図4ないし図6は、この第1の実施の形態の変形例を列挙する図である。   It should be noted that the normally considered changes are included in the range of the present embodiment. FIG. 4 to FIG. 6 are diagrams for enumerating modifications of the first embodiment.

図4は、本発明の第1の実施の形態に関わる別のレギュレータモジュールの回路図である。この例では抵抗R1に代えて、FETQ8を挿入している。   FIG. 4 is a circuit diagram of another regulator module according to the first embodiment of the present invention. In this example, a FET Q8 is inserted instead of the resistor R1.

図5は、本発明の第1の実施の形態に関わる別のレギュレータモジュールの回路図である。この例では、FETQ6をバイポーラトランジスタQ6bに置き換えている。   FIG. 5 is a circuit diagram of another regulator module according to the first embodiment of the present invention. In this example, the FET Q6 is replaced with a bipolar transistor Q6b.

図6は、本発明の第1の実施の形態に関わる更に別のレギュレータモジュールの回路図である。この図の回路では、図4及び図5の対応を両方行っている。   FIG. 6 is a circuit diagram of still another regulator module according to the first embodiment of the present invention. In the circuit of this figure, both the correspondence of FIG. 4 and FIG. 5 is performed.

これらの一般的な技術を転用するような変形は、当然に本願発明の射程に含まれる。   Modifications that divert these general techniques are naturally included in the range of the present invention.

(第2の実施の形態)
次に本発明の第2の実施の形態について図を用いて説明する。
(Second Embodiment)
Next, a second embodiment of the present invention will be described with reference to the drawings.

図7は、本発明の第2の実施の形態に関わるレギュレータモジュールの回路図である。     FIG. 7 is a circuit diagram of a regulator module according to the second embodiment of the present invention.

図2のレギュレータモジュールの抵抗R1に代えて、図7のレギュレータモジュールは、抵抗R11、抵抗R12から構成される分圧回路DIVを挿入する点で特徴がある。この分圧回路DIVの挿入により、抵抗R11、R12からなる分圧回路DIVは、FETQ6の出力電圧を分圧する。そして、この分圧した電位をFETQ4に帰還する構成を採る。   Instead of the resistor R1 of the regulator module of FIG. 2, the regulator module of FIG. 7 is characterized in that a voltage dividing circuit DIV composed of a resistor R11 and a resistor R12 is inserted. By inserting the voltage dividing circuit DIV, the voltage dividing circuit DIV including the resistors R11 and R12 divides the output voltage of the FET Q6. The divided potential is fed back to the FET Q4.

このようにすることで、レギュレータモジュールの出力電圧(=FETQ6の出力電圧)を、バイポーラトランジスタQ7のベース・エミッタ間電圧の(R11+R12)/R12とすることができる。これにより本実施の形態のレギュレータモジュールは図1の差動増幅器801bの機能を有することとなる。   By doing so, the output voltage of the regulator module (= the output voltage of the FET Q6) can be set to (R11 + R12) / R12 of the base-emitter voltage of the bipolar transistor Q7. Thus, the regulator module of the present embodiment has the function of the differential amplifier 801b in FIG.

なお、本実施の形態でも、第1の実施の形態同様に、FETQ6をバイポーラトランジスタQ6bに置き換えることが可能である。この置き換えたものが図8である。図8は、本発明の第2の実施の形態に関わる別のレギュレータモジュールの回路図である。   In the present embodiment as well, the FET Q6 can be replaced with the bipolar transistor Q6b, as in the first embodiment. This replacement is shown in FIG. FIG. 8 is a circuit diagram of another regulator module according to the second embodiment of the present invention.

(第3の実施の形態)
次に本発明の第3の実施の形態について説明する。第3の実施の形態は、第1の実施の形態、第2の実施の形態のレギュレータモジュールを実際にどのように使うかについての応用例である。
(Third embodiment)
Next, a third embodiment of the present invention will be described. The third embodiment is an application example on how to actually use the regulator module of the first embodiment and the second embodiment.

上記に記載したレギュレータモジュールをハイパワーアンプ(HPA)でどのように用いるかを表すのが、本実施の形態である。   This embodiment shows how to use the regulator module described above in a high power amplifier (HPA).

図9は、本発明に関わるレギュレータモジュールをHPAで用いた場合の回路図である。   FIG. 9 is a circuit diagram when the regulator module according to the present invention is used in HPA.

このHPAではRF入力信号を2度増幅する構成を採る。この際、前段をドライバ段、後段をパワー段と称呼する。各段には、本発明に関わるレギュレータモジュールが、バイアスモジュールとして接続されている。本図上では、これらのバイアスモジュールは破線で囲まれている。また、本図では、レギュレータモジュールの電源電圧VDDは2.3Vである。図上では電源電圧VDDを省略し「2.3V」とのみ記載している。   This HPA employs a configuration in which the RF input signal is amplified twice. At this time, the former stage is called a driver stage, and the latter stage is called a power stage. A regulator module according to the present invention is connected to each stage as a bias module. In the figure, these bias modules are surrounded by broken lines. In this figure, the power supply voltage VDD of the regulator module is 2.3V. In the figure, the power supply voltage VDD is omitted and only “2.3 V” is described.

RF信号端子より入力されたRF入力信号は、入力整合回路を経由してドライバ段に入力される。この際、レギュレータモジュール801−1の出力によりドライバ段のパワーアンプモジュール802−1のバイアス電圧が設定される。   The RF input signal input from the RF signal terminal is input to the driver stage via the input matching circuit. At this time, the bias voltage of the power amplifier module 802-1 in the driver stage is set by the output of the regulator module 801-1.

パワー段についても同様である。ドライバ段の出力は段間整合回路を経由して、パワー段に入力される。この際、レギュレータモジュール801−2の出力によりパワー段のパワーアンプモジュール802−2のバイアス電圧が設定される。   The same applies to the power stage. The output of the driver stage is input to the power stage via the interstage matching circuit. At this time, the bias voltage of the power amplifier module 802-2 in the power stage is set by the output of the regulator module 801-2.

上述のように、第1の実施の形態に関わる図2のレギュレータモジュールの出力はバイポーラトランジスタQ7のベース・エミッタ間電圧Vbeと略同一となる。この図2のレギュレータモジュールに代えて図7のレギュレータモジュールを用いれば、バイアス電圧を増加させることが可能となる。   As described above, the output of the regulator module of FIG. 2 according to the first embodiment is substantially the same as the base-emitter voltage Vbe of the bipolar transistor Q7. If the regulator module shown in FIG. 7 is used instead of the regulator module shown in FIG. 2, the bias voltage can be increased.

図10は、本発明に関わるレギュレータモジュールを別のHPAで用いた場合の回路図である。こちらでは、図7のレギュレータモジュールを用いているが、もちろん図2のレギュレータモジュールでも動作する。   FIG. 10 is a circuit diagram when the regulator module according to the present invention is used in another HPA. Here, the regulator module of FIG. 7 is used, but of course, the regulator module of FIG. 2 also operates.

図10の構成では、レギュレータモジュール外にワイドラー型カレントミラーを有している。これにより、各段のベース電流を制御する構成となっており、精度の高いバイアス設定を可能にしている。   In the configuration of FIG. 10, a wideler type current mirror is provided outside the regulator module. As a result, the base current of each stage is controlled to enable highly accurate bias setting.

以上、本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は前記の実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更が可能であることは言うまでもない。   As mentioned above, the invention made by the present inventor has been specifically described based on the embodiments. However, the present invention is not limited to the above-described embodiments, and various modifications can be made without departing from the scope of the invention. Needless to say.

特に、一般的にGaAs等の化合物半導体では、FETをエンハンスメント動作とするためには、プロセス的な困難さや、電気特性低下など(の問題点)を伴う。また、GaAsのホールの移動度は低いため、P型のFETは実用性が低い。したがって、本発明の技術をGaAs等の化合物半導体で実現する場合、エンハンスメント型、P型のFETを使わなくて済むため、シリコン基板上に形成する場合に比べて、その効果は大きい。   In particular, compound semiconductors such as GaAs are generally accompanied by difficulties in processing and a decrease in electrical characteristics in order to make the FET perform an enhancement operation. Further, since the mobility of GaAs holes is low, the P-type FET is not practical. Therefore, when the technique of the present invention is realized with a compound semiconductor such as GaAs, it is not necessary to use an enhancement type or P type FET, and therefore, the effect is greater than when it is formed on a silicon substrate.

801、801−1、801−2…レギュレータモジュール、
801a…電圧発生回路、801b…差動増幅器、
802、802−1、802−2…パワーアンプモジュール。
801, 801-1, 801-2 ... regulator module,
801a: voltage generation circuit, 801b: differential amplifier,
802, 802-1, 802-2 ... Power amplifier modules.

Claims (16)

第1のデプリーション型FETと、第2のデプリーション型FETと、第3のデプリーション型FETと、ベース端子とコレクタ端子が接続されたバイポーラトランジスタと、を含む差動増幅回路であって、
前記第3のデプリーション型FETのソース端子及びゲート端子、及び前記第1のデプリーション型FETのゲート端子は接地され、
前記第3のデプリーション型FETのドレイン端子は前記第1のデプリーション型FETのソース端子及び前記バイポーラトランジスタのエミッタ端子に接続され、
前記第2のデプリーション型FETのソース端子は前記バイポーラトランジスタのコレクタ端子及びベース端子に接続されることを特徴とする差動増幅回路。
A differential amplification circuit including a first depletion type FET, a second depletion type FET, a third depletion type FET, and a bipolar transistor having a base terminal and a collector terminal connected thereto,
The source terminal and gate terminal of the third depletion type FET and the gate terminal of the first depletion type FET are grounded,
The drain terminal of the third depletion type FET is connected to the source terminal of the first depletion type FET and the emitter terminal of the bipolar transistor,
A differential amplifier circuit, wherein a source terminal of the second depletion type FET is connected to a collector terminal and a base terminal of the bipolar transistor.
請求項1記載の差動増幅回路において、前記第1のデプリーション型FETのドレイン端子及び前記第2のデプリーション型FETのドレイン端子は電源に接続された能動負荷に別個独立に接続されることを特徴とする差動増幅回路。   2. The differential amplifier circuit according to claim 1, wherein the drain terminal of the first depletion type FET and the drain terminal of the second depletion type FET are separately connected to an active load connected to a power source. A differential amplifier circuit. 請求項1または2記載の差動増幅回路において、該差動増幅回路がバイポーラトランジスタと電界効果トランジスタとを同一基板上に備える技術で構成されていることを特徴とする差動増幅回路。   3. The differential amplifier circuit according to claim 1, wherein the differential amplifier circuit is configured by a technique in which a bipolar transistor and a field effect transistor are provided on the same substrate. 第1のデプリーション型FETと第2のデプリーション型FETを差動増幅させ、第3のデプリーション型FETが出力トランジスタとして働くレギュレータモジュールであって、
前記第1のデプリーション型FETのゲート端子は接地され、
前記第3のデプリーション型FETのソース端子の出力電圧が前記第2のデプリーション型FETのゲート端子に帰還されることを特徴とするレギュレータモジュール。
A regulator module that differentially amplifies the first depletion type FET and the second depletion type FET, and the third depletion type FET functions as an output transistor,
The gate terminal of the first depletion type FET is grounded,
A regulator module, wherein an output voltage of a source terminal of the third depletion type FET is fed back to a gate terminal of the second depletion type FET.
請求項4記載のレギュレータモジュールにおいて、更にダイオード接続されたバイポーラトランジスタを有し、
前記バイポーラトランジスタのコレクタ端子及びベース端子は前記第2のデプリーション型FETのソース端子に接続され、
前記バイポーラトランジスタのエミッタ端子及び前記第1のデプリーション型FETのソース端子が同電位であることを特徴とするレギュレータモジュール。
The regulator module according to claim 4, further comprising a diode-connected bipolar transistor,
The collector terminal and base terminal of the bipolar transistor are connected to the source terminal of the second depletion type FET,
A regulator module characterized in that an emitter terminal of the bipolar transistor and a source terminal of the first depletion type FET have the same potential.
請求項4記載のレギュレータモジュールにおいて、前記第3のデプリーション型FETのソース端子の出力電圧が分圧された後に前記第2のデプリーション型FETのゲート端子に入力することで帰還されることを特徴とするレギュレータモジュール。   5. The regulator module according to claim 4, wherein an output voltage of the source terminal of the third depletion type FET is divided and then fed back by being input to the gate terminal of the second depletion type FET. Regulator module to be used. 請求項4記載のレギュレータモジュールにおいて、前記第3のデプリーション型FETのソース端子の出力が該レギュレータモジュールの出力となることを特徴とするレギュレータモジュール。   5. The regulator module according to claim 4, wherein an output of a source terminal of the third depletion type FET becomes an output of the regulator module. 請求項7記載のレギュレータモジュールにおいて、該レギュレータモジュールの出力がパワーアンプモジュールに接続されていることを特徴とするレギュレータモジュール。   8. The regulator module according to claim 7, wherein an output of the regulator module is connected to a power amplifier module. 請求項8記載のレギュレータモジュールにおいて、該レギュレータモジュールが前記パワーアンプモジュールと同一チップ上にバイポーラトランジスタと電界効果トランジスタとを同一基板上に備える技術で構成されていることを特徴とするレギュレータモジュール。   9. The regulator module according to claim 8, wherein the regulator module is constituted by a technique in which a bipolar transistor and a field effect transistor are provided on the same substrate as the power amplifier module on the same chip. レギュレータモジュールが出力する直流成分をバイアスとするパワーアンプモジュールが電力増幅するハイパワーアンプであって、
前記レギュレータモジュールは第1のデプリーション型FETと、第2のデプリーション型FETと、第3のデプリーション型FETと、ダイオード接続されたバイポーラトランジスタと、を含む差動増幅回路を有し、
前記第3のデプリーション型FETのソース端子及びゲート端子、及び前記第1のデプリーション型FETのゲート端子は接地され、
前記第3のデプリーション型FETのドレイン端子は前記第1のデプリーション型FETのソース端子及び前記バイポーラトランジスタのエミッタ端子に接続され、
前記第2のデプリーション型FETのソース端子は前記バイポーラトランジスタのコレクタ端子及びベース端子に接続されることを特徴とするハイパワーアンプ。
A high power amplifier that amplifies power by a power amplifier module that uses a DC component output from the regulator module as a bias,
The regulator module includes a differential amplifier circuit including a first depletion type FET, a second depletion type FET, a third depletion type FET, and a diode-connected bipolar transistor;
The source terminal and gate terminal of the third depletion type FET and the gate terminal of the first depletion type FET are grounded,
The drain terminal of the third depletion type FET is connected to the source terminal of the first depletion type FET and the emitter terminal of the bipolar transistor,
A high power amplifier characterized in that a source terminal of the second depletion type FET is connected to a collector terminal and a base terminal of the bipolar transistor.
請求項10記載のハイパワーアンプにおいて、前記第3のデプリーション型FETのソース端子電圧が前記直流成分をバイアスとすることを特徴とするハイパワーアンプ。   11. The high power amplifier according to claim 10, wherein the source terminal voltage of the third depletion type FET uses the DC component as a bias. 請求項10または11記載のハイパワーアンプにおいて、該ハイパワーアンプがバイポーラトランジスタと電界効果トランジスタとを同一基板上に備える技術で構成されていることを特徴とするハイパワーアンプ。   12. The high power amplifier according to claim 10, wherein the high power amplifier is constituted by a technique in which a bipolar transistor and a field effect transistor are provided on the same substrate. レギュレータモジュールと、パワーアンプモジュールと、を含むハイパワーアンプであって、
前記レギュレータモジュールと前記パワーアンプモジュールがバイポーラトランジスタと電界効果トランジスタとを同一基板上に備える技術で一チップ上に構成されていることを特徴とするハイパワーアンプ。
A high power amplifier including a regulator module and a power amplifier module,
A high power amplifier, wherein the regulator module and the power amplifier module are configured on a single chip by a technique in which a bipolar transistor and a field effect transistor are provided on the same substrate.
請求項13記載のハイパワーアンプにおいて、前記レギュレータモジュールは第1のFETと第2のFETを有する2以上のFETを含む差動増幅回路を含み、
前記第1のFETのソース端子は所定の電位に接続され、
前記第2のFETのソース端子はダイオード接続された前記バイポーラトランジスタを介して前記所定の電位に接続され、
前記第2のFETのドレイン端子電圧で前記パワーアンプモジュールへの出力電圧を駆動することを特徴とするハイパワーアンプ。
14. The high power amplifier according to claim 13, wherein the regulator module includes a differential amplifier circuit including two or more FETs having a first FET and a second FET,
The source terminal of the first FET is connected to a predetermined potential,
The source terminal of the second FET is connected to the predetermined potential via the diode-connected bipolar transistor,
A high power amplifier, wherein an output voltage to the power amplifier module is driven by a drain terminal voltage of the second FET.
請求項14記載のハイパワーアンプにおいて、前記パワーアンプモジュールへの出力電圧を前記第2のFETのゲート端子に帰還することを特徴とするハイパワーアンプ。   15. The high power amplifier according to claim 14, wherein an output voltage to the power amplifier module is fed back to a gate terminal of the second FET. 請求項14記載のハイパワーアンプにおいて、前記パワーアンプモジュールへの出力電圧を分圧して前記第2のFETのゲート端子に帰還することを特徴とするハイパワーアンプ。   15. The high power amplifier according to claim 14, wherein the output voltage to the power amplifier module is divided and fed back to the gate terminal of the second FET.
JP2010160219A 2010-07-15 2010-07-15 Differential amplification circuit, regulator module, and high power amplifier Pending JP2012023583A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2010160219A JP2012023583A (en) 2010-07-15 2010-07-15 Differential amplification circuit, regulator module, and high power amplifier

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010160219A JP2012023583A (en) 2010-07-15 2010-07-15 Differential amplification circuit, regulator module, and high power amplifier

Publications (1)

Publication Number Publication Date
JP2012023583A true JP2012023583A (en) 2012-02-02

Family

ID=45777466

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010160219A Pending JP2012023583A (en) 2010-07-15 2010-07-15 Differential amplification circuit, regulator module, and high power amplifier

Country Status (1)

Country Link
JP (1) JP2012023583A (en)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017192124A (en) * 2016-02-10 2017-10-19 株式会社半導体エネルギー研究所 Semiconductor device, electronic component, and electronic equipment
CN109756200A (en) * 2017-11-06 2019-05-14 恩智浦美国有限公司 The multi-stage power amplifier implemented with a variety of semiconductor technologies
US11223326B2 (en) 2017-11-06 2022-01-11 Nxp Usa, Inc. Multiple-stage power amplifiers implemented with multiple semiconductor technologies
CN114489213A (en) * 2022-02-09 2022-05-13 广芯电子技术(上海)股份有限公司 Linear voltage stabilizing circuit

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017192124A (en) * 2016-02-10 2017-10-19 株式会社半導体エネルギー研究所 Semiconductor device, electronic component, and electronic equipment
CN109756200A (en) * 2017-11-06 2019-05-14 恩智浦美国有限公司 The multi-stage power amplifier implemented with a variety of semiconductor technologies
JP2019087992A (en) * 2017-11-06 2019-06-06 エヌエックスピー ユーエスエイ インコーポレイテッドNXP USA,Inc. Multiple-stage power amplifiers implemented with multiple semiconductor technologies
US11223326B2 (en) 2017-11-06 2022-01-11 Nxp Usa, Inc. Multiple-stage power amplifiers implemented with multiple semiconductor technologies
US11277100B2 (en) 2017-11-06 2022-03-15 Nxp Usa, Inc. Multiple-stage power amplifiers implemented with multiple semiconductor technologies
CN109756200B (en) * 2017-11-06 2023-11-17 恩智浦美国有限公司 Multistage power amplifier implemented in multiple semiconductor technologies
CN114489213A (en) * 2022-02-09 2022-05-13 广芯电子技术(上海)股份有限公司 Linear voltage stabilizing circuit
CN114489213B (en) * 2022-02-09 2023-03-10 广芯电子技术(上海)股份有限公司 Linear voltage stabilizing circuit

Similar Documents

Publication Publication Date Title
US6566954B2 (en) High frequency amplifier bias circuit, high frequency power amplifier, and communication device
KR101101691B1 (en) Power amplifier
US7619482B1 (en) Compact low voltage low noise amplifier
US8049483B2 (en) Reference voltage generation circuit and bias circuit
JP3942007B2 (en) High frequency power amplifier circuit
US4663599A (en) Integrated circuit amplifier module
JP4315299B2 (en) Low voltage operational amplifier and method
JP2010278521A (en) Power amplifier
US5734296A (en) Low voltage operational amplifier input stage and method
JP2002280842A (en) Power amplifier module
US8217722B2 (en) Power amplifier
US7348855B2 (en) Bias circuitry for cascode transistor circuit
US7901134B2 (en) Semiconductor temperature sensor
US8797100B2 (en) Circuit unit, bias circuit with circuit unit and differential amplifier circuit with first and second circuit unit
US6127892A (en) Amplification circuit
CN110463035B (en) Current reuse type field effect transistor amplifier
US9065389B2 (en) Radio frequency power amplifier with no reference voltage for biasing and electronic system
US7920026B2 (en) Amplifier output stage with extended operating range and reduced quiescent current
JP2012023583A (en) Differential amplification circuit, regulator module, and high power amplifier
US8264272B2 (en) Digital control interface in heterogeneous multi-chip module
US7304541B2 (en) Temperature compensated voltage regulator integrated with MMIC's
JP2020129721A (en) High-frequency amplifier circuit
JP5448044B2 (en) High frequency amplifier circuit and communication equipment
US7113005B2 (en) Current mirror circuit
JPH03108756A (en) Composite pnp transistor