JP2012023525A

JP2012023525A - Communication system

Info

Publication number: JP2012023525A
Application number: JP2010159477A
Authority: JP
Inventors: Koji Saito; 康二齋藤
Original assignee: On Semiconductor Trading Ltd
Current assignee: On Semiconductor Trading Ltd
Priority date: 2010-07-14
Filing date: 2010-07-14
Publication date: 2012-02-02

Abstract

PROBLEM TO BE SOLVED: To provide a communication system by which an interference removal process of multipath or the like is carried out properly.SOLUTION: A communication system has an FB(Feedback)-side equalizer 204 that increases or decreases a weight value in a CMA (Constant Modulus Algorism) adaptive equalizer to an output signal OUT in a step size, depending on a difference between intensity of the output signal OUT and reference intensity REF. When the total value of the weight value becomes equal to or more than a first threshold, the step size is reduced compared with the case where the total value is less than the first threshold.

Description

本発明は、定振幅変調に対するＣＭＡに基づく適応等価器を用いた通信システムに関する。 The present invention relates to a communication system using an adaptive equalizer based on CMA for constant amplitude modulation.

ＦＭ放送等の定振幅信号の通信システムにおいて、定包絡線アルゴリズム（ＣＭＡ：Constant Modulus Algorism)に基づく適応等化器を用いたマルチパス等の妨害除去処理が行われている。 In a communication system for constant amplitude signals such as FM broadcasting, interference removal processing such as multipath using an adaptive equalizer based on a constant envelope algorithm (CMA: Constant Modulus Algorism) is performed.

図８は、従来の通信システムにおける妨害除去回路１００の構成を示す図である。妨害除去回路１００は、フィードフォード（ＦＦ）側等化器１０、フィードバック（ＦＢ）側等化器１２、加算部１４及び誤差算出部１６を備える。 FIG. 8 is a diagram showing a configuration of the interference removal circuit 100 in the conventional communication system. The interference removal circuit 100 includes a feedford (FF) side equalizer 10, a feedback (FB) side equalizer 12, an adder 14, and an error calculator 16.

ＦＦ側等化器１０は、ウエイト算出部及びフィルタ部を備える。ウエイト算出部は、入力信号ＩＮ及び誤差算出部１６からの誤差信号ＥＲＲを受けて、入力信号ＩＮ及び誤差信号ＥＲＲの値に応じてフィルタ部におけるウエイトを決定する。フィルタ部は、複数の遅延素子を直列に接続した遅延ラインを含み、各遅延素子からの出力にウエイト算出部で決定されたウエイトを乗算したうえで加算して出力する。ＦＢ側等化器１２は、ウエイト算出部及びフィルタ部を備える。ウエイト算出部は、出力信号ＯＵＴ及び誤差信号ＥＲＲを受けて、出力信号ＯＵＴ及び誤差信号ＥＲＲの値に応じてフィルタ部におけるウエイトを決定する。フィルタ部は、複数の遅延素子を直列に接続した遅延ラインを含み、各遅延素子からの出力にウエイト算出部で決定されたウエイトを乗算したうえで加算して出力する。ＦＦ側等化器１０及びＦＢ側等化器１２からの出力は加算部１４で加算され出力信号ＯＵＴとして出力される。誤差算出部１６は、レベル検出部及び加算器を含んで構成される。レベル検出部は、出力信号ＯＵＴを受けて、出力信号ＯＵＴの振幅を検出して加算器へ出力する。加算器は、レベル検出部で検出された出力信号ＯＵＴのレベルと基準強度ＲＥＦとの差分を算出し誤差信号ＥＲＲとして出力する。 The FF side equalizer 10 includes a weight calculation unit and a filter unit. The weight calculation unit receives the input signal IN and the error signal ERR from the error calculation unit 16, and determines the weight in the filter unit according to the values of the input signal IN and the error signal ERR. The filter unit includes a delay line in which a plurality of delay elements are connected in series. The filter unit multiplies the output from each delay element by the weight determined by the weight calculation unit, and adds and outputs the result. The FB side equalizer 12 includes a weight calculation unit and a filter unit. The weight calculation unit receives the output signal OUT and the error signal ERR, and determines the weight in the filter unit according to the values of the output signal OUT and the error signal ERR. The filter unit includes a delay line in which a plurality of delay elements are connected in series. The filter unit multiplies the output from each delay element by the weight determined by the weight calculation unit, and adds and outputs the result. Outputs from the FF side equalizer 10 and the FB side equalizer 12 are added by the adder 14 and output as an output signal OUT. The error calculation unit 16 includes a level detection unit and an adder. The level detector receives the output signal OUT, detects the amplitude of the output signal OUT, and outputs it to the adder. The adder calculates a difference between the level of the output signal OUT detected by the level detection unit and the reference intensity REF and outputs the difference as an error signal ERR.

ここで、ＦＢ側等化器１２は、出力信号ＯＵＴに応じて発振器として動作し得る構成となっている。一方、ＦＦ側等化器１０は、入力信号ＩＮを除去するように動作し得る構成となっている。 Here, the FB-side equalizer 12 is configured to operate as an oscillator according to the output signal OUT. On the other hand, the FF side equalizer 10 is configured to be operable to remove the input signal IN.

したがって、ＦＦ側等化器１０において完全に入力信号ＩＮが除去される状態となった場合、ＦＢ側等化器１２が誤差算出部１６における基準強度ＲＥＦとの差分が０となるように発振すると定包絡線アルゴリズムの基準が完全に満たされることになる。このような状態では、出力信号ＯＵＴは、入力信号ＩＮと無関係にＦＢ側等化器１２の発振状態のみに依存することになり、入力信号に対するマルチパス等の妨害除去処理は適切に行われない。このような状態では、ＦＭ放送の受信においては音声出力が無音となる等の問題が生ずる。 Therefore, when the FF side equalizer 10 is in a state where the input signal IN is completely removed, when the FB side equalizer 12 oscillates so that the difference from the reference intensity REF in the error calculation unit 16 becomes zero. The constant envelope algorithm criteria will be fully met. In such a state, the output signal OUT depends only on the oscillation state of the FB-side equalizer 12 regardless of the input signal IN, and interference removal processing such as multipath for the input signal is not appropriately performed. . In such a state, problems such as silence in the sound output occur when receiving FM broadcasts.

本発明の１つの態様は、定振幅変調に対するＣＭＡに基づく適応等価器を用いた通信システムであって、出力信号の強度と基準強度との差に応じて前記出力信号に対するＣＭＡの適応等価器におけるウエイト値を増減させるフィードバック側等化器を備え、前記ウエイト値の合計値がステップサイズ閾値以上となった場合に前記ステップサイズを前記合計値が前記ステップサイズ閾値未満である場合に比べて小さくすることを特徴する。 One aspect of the present invention is a communication system using an adaptive equalizer based on CMA for constant amplitude modulation, in an adaptive equalizer of CMA for the output signal according to the difference between the strength of the output signal and a reference strength. A feedback-side equalizer that increases or decreases the weight value, and reduces the step size when the total value of the weight values is greater than or equal to the step size threshold compared to when the total value is less than the step size threshold It is characterized by that.

本発明の１つの態様は、定振幅変調に対するＣＭＡに基づく適応等価器を用いた通信システムであって、出力信号の強度と基準強度との差に応じて前記出力信号に対するＣＭＡの適応等価器におけるウエイト値を増減させるフィードバック側等化器を備え、前記ウエイト値の合計値が更新閾値以上となった場合に前記ウエイト値の増加を停止することを特徴する。 One aspect of the present invention is a communication system using an adaptive equalizer based on CMA for constant amplitude modulation, in an adaptive equalizer of CMA for the output signal according to the difference between the strength of the output signal and a reference strength. A feedback-side equalizer that increases or decreases the weight value is provided, and the increase of the weight value is stopped when the total value of the weight values is equal to or greater than an update threshold value.

本発明の１つの態様は、定振幅変調に対するＣＭＡに基づく適応等価器を用いた通信システムであって、出力信号の強度と基準強度との差に応じて前記出力信号に対するＣＭＡの適応等価器におけるウエイト値を増減させるフィードバック側等化器を備え、前記ウエイト値の合計値がリセット閾値以上となった場合に前記ウエイト値を初期値にリセットすることを特徴する。 One aspect of the present invention is a communication system using an adaptive equalizer based on CMA for constant amplitude modulation, in an adaptive equalizer of CMA for the output signal according to the difference between the strength of the output signal and a reference strength. A feedback-side equalizer that increases or decreases the weight value is provided, and the weight value is reset to an initial value when the total value of the weight values is equal to or greater than a reset threshold value.

本発明の１つの態様は、定振幅変調に対するＣＭＡに基づく適応等価器を用いた通信システムであって、出力信号の強度と基準強度との差に応じて入力信号に対するＣＭＡの適応等価器におけるウエイト値を増減させるフィードフォワード側等化器を備え、前記ウエイト値の少なくとも一つに０より大きい下限値を設定し、当該ウエイト値が前記下限値以下とならないように増減を行うことを特徴する。 One aspect of the present invention is a communication system using an adaptive equalizer based on CMA for constant amplitude modulation, wherein the weight in the adaptive equalizer of the CMA for the input signal depends on the difference between the strength of the output signal and the reference strength. A feedforward-side equalizer that increases or decreases a value is provided, wherein a lower limit value larger than 0 is set in at least one of the weight values, and the increase or decrease is performed so that the weight value does not become the lower limit value or less.

本発明の１つの態様は、定振幅変調に対するＣＭＡに基づく適応等価器を用いた通信システムであって、出力信号の強度と基準強度との差に応じて入力信号に対するＣＭＡの適応等価器におけるウエイト値を増減させるフィードフォワード側等化器を備え、前記適応等価器の直接波に対するウエイト値のステップサイズを他のウエイト値に対するステップサイズより小さくすることを特徴する。 One aspect of the present invention is a communication system using an adaptive equalizer based on CMA for constant amplitude modulation, wherein the weight in the adaptive equalizer of the CMA for the input signal depends on the difference between the strength of the output signal and the reference strength. A feedforward equalizer for increasing or decreasing the value is provided, and the step size of the weight value for the direct wave of the adaptive equalizer is made smaller than the step size for the other weight values.

本発明によれば、定振幅変調に対するＣＭＡに基づく適応等価器を用いた通信システムにおける異常動作を抑制することができる。 According to the present invention, abnormal operation in a communication system using an adaptive equalizer based on CMA for constant amplitude modulation can be suppressed.

第１の実施の形態における妨害除去回路の構成を示す図である。It is a figure which shows the structure of the disturbance removal circuit in 1st Embodiment. 第１の実施の形態におけるＦＦ等化器の構成を示す図である。It is a figure which shows the structure of FF equalizer in 1st Embodiment. 第１の実施の形態におけるＦＦ等化器のフィルタ部の構成を示す図である。It is a figure which shows the structure of the filter part of FF equalizer in 1st Embodiment. 第１の実施の形態におけるＦＢ等化器の構成を示す図である。It is a figure which shows the structure of the FB equalizer in 1st Embodiment. 第１の実施の形態におけるＦＢ等化器のフィルタ部の構成を示す図である。It is a figure which shows the structure of the filter part of the FB equalizer in 1st Embodiment. 第２の実施の形態における妨害除去回路の構成を示す図である。It is a figure which shows the structure of the disturbance removal circuit in 2nd Embodiment. 第２の実施の形態におけるＦＢ等化器の構成を示す図である。It is a figure which shows the structure of the FB equalizer in 2nd Embodiment. 従来の妨害除去回路の構成を示す図である。It is a figure which shows the structure of the conventional disturbance removal circuit.

＜第１の実施の形態＞
本発明の実施の形態における通信システムは、ＣＭＡに基づく適応等価器を用いた妨害除去回路２００を含んで構成される。妨害除去回路２００は、図１に示すように、フィードフォード（ＦＦ）側等化器２０２、フィードバック（ＦＢ）側等化器２０４、加算部２０６及び誤差算出部２０８を含んで構成される。 <First Embodiment>
The communication system according to the embodiment of the present invention includes an interference removal circuit 200 using an adaptive equalizer based on CMA. As shown in FIG. 1, the interference removal circuit 200 includes a feedford (FF) side equalizer 202, a feedback (FB) side equalizer 204, an adder 206, and an error calculator 208.

ＦＦ側等化器２０２は、図２に示すように、ウエイト算出部２０、加算器２２、ウエイト用バッファ２４、下限制御部２６、マルチプレクサ２８，３０及びフィルタ部３２を含んで構成される。 As shown in FIG. 2, the FF side equalizer 202 includes a weight calculation unit 20, an adder 22, a weight buffer 24, a lower limit control unit 26, multiplexers 28 and 30, and a filter unit 32.

ウエイト算出部２０は、入力信号ＩＮ及び誤差算出部２０８からの誤差信号ＥＲＲを受けて、入力信号ＩＮ及び誤差信号ＥＲＲの値に応じてフィルタ部３２で用いられる各タップ（ＴＡＰ）のウエイトの更新を行うか否かを決定する。例えば、フィルタ部３２において、Ｎタップのフィルタが用いられている場合、ウエイト算出部２０は入力信号ＩＮに対してフィルタ部と同数（Ｎ個）の遅延素子を直列に接続した遅延ラインを含み、各遅延素子からの出力及び誤差信号ＥＲＲの値及びステップサイズに応じてＮ個のウエイトの更新データを決定し出力する The weight calculation unit 20 receives the input signal IN and the error signal ERR from the error calculation unit 208, and updates the weight of each tap (TAP) used in the filter unit 32 according to the values of the input signal IN and the error signal ERR. Decide whether or not to perform. For example, when an N-tap filter is used in the filter unit 32, the weight calculation unit 20 includes a delay line in which the same number (N) of delay elements as the filter unit are connected in series to the input signal IN. Update data of N weights is determined and output in accordance with the output from each delay element and the value of the error signal ERR and the step size.

加算器２２は、ウエイト用バッファ２４に格納されている各ウエイトの現在値にウエイト算出部２０で各ウエイトに対してそれぞれ決定された更新データを加算して出力する。ウエイト用バッファ２４は、フィルタ部３２におけるフィルタの各タップに対するウエイトの現在値を保持するメモリを含んで構成される。ウエイト用バッファ２４は、マルチプレクサ３０から各ウエイトの新たな値が出力される毎にその値をバッファリングする。フィルタ部３２は、フィルタ処理を行う際にウエイト用バッファ２４にバッファリングされている各ウエイトの値を読み出して使用する。 The adder 22 adds the update data determined for each weight by the weight calculation unit 20 to the current value of each weight stored in the weight buffer 24 and outputs the result. The weight buffer 24 includes a memory that holds a current value of the weight for each tap of the filter in the filter unit 32. The weight buffer 24 buffers the value every time a new value of each weight is output from the multiplexer 30. The filter unit 32 reads and uses the value of each weight buffered in the weight buffer 24 when performing the filtering process.

下限制御部２６は、フィルタ部３２及びウエイト用バッファ２４に設定されるウエイトのうち、指定したタップのウエイト値の下限を制限する。下限制御部２６は、マルチプレクサ２８を介して加算器２２から入力される指定ウエイトの新たな値が予め定められた指定ウエイトの下限値を下回る場合には、下限制御部２６は該当するウエイトの値を下限値に設定する。 The lower limit control unit 26 limits the lower limit of the specified tap weight value among the weights set in the filter unit 32 and the weight buffer 24. When the new value of the specified weight input from the adder 22 via the multiplexer 28 is below the predetermined lower limit value of the specified weight, the lower limit control unit 26 sets the value of the corresponding weight. Set to the lower limit.

この下限制御部２６を備えることにより、本実施の形態におけるＦＦ側等化器２０２は、フィルタ部３２における指定タップのウエイトの値が下限値より小さくならないように制御される。これによって、ＦＦ側等化器１０において完全に入力信号ＩＮが除去される状態を避けることができる。 By providing the lower limit control unit 26, the FF side equalizer 202 in the present embodiment is controlled so that the weight value of the designated tap in the filter unit 32 does not become smaller than the lower limit value. As a result, it is possible to avoid a state in which the input signal IN is completely removed in the FF side equalizer 10.

マルチパスによるノイズ除去を目的とする場合、送信アンテナから直接届く直接波を通過させながら、山や構造物（ビル等）によって反射されつつ到来する反射波を除去することが好適である。すなわち、フィルタ部３２において、最も信号レベルが大きい到来波である直接波を通過させつつ、直接波に基づいて反射波を相殺するような信号を生成するようなウエイト構成（フィルタ係数）とすることが好適である。そこで、下限制御部２６では、フィルタ部３２において直接波の成分が消滅しないように、少なくとも直接波に対するタップのウエイトに対して下限値を設定し、ウエイトの値が下限値より小さくならないようにすることが好適である。 For the purpose of noise removal by multipath, it is preferable to remove a reflected wave that arrives while being reflected by a mountain or a structure (a building or the like) while passing a direct wave that directly reaches from the transmitting antenna. That is, the filter unit 32 has a weight configuration (filter coefficient) that generates a signal that cancels the reflected wave based on the direct wave while passing the direct wave that is the incoming wave having the highest signal level. Is preferred. Therefore, the lower limit control unit 26 sets a lower limit value for at least the tap weight for the direct wave so that the direct wave component does not disappear in the filter unit 32 so that the weight value does not become smaller than the lower limit value. Is preferred.

マルチプレクサ２８、３０は、ウエイト用バッファ２４及びフィルタ部３２に入力される各タップのウエイトのうち指定タップのウエイトに対してのみ下限制御部２６での下限制御を適用させるように各ウエイトに対する処理を制御している。具体的には、加算器２２からの出力のうち指定タップのウエイトのみ下限制御部２６へ出力し、その他のタップのウエイトに対しては下限制御を適用させない。マルチプレクサ３０からは、指定タップ以外の加算器２２の出力と下限制御部２６からの指定タップウエイト出力を合わせたフィルタ部３２のタップ数分のウエイトが出力される。 The multiplexers 28 and 30 perform processing for each weight so that the lower limit control in the lower limit control unit 26 is applied only to the weight of the designated tap among the weights of each tap input to the weight buffer 24 and the filter unit 32. I have control. Specifically, only the weight of the designated tap among the outputs from the adder 22 is output to the lower limit control unit 26, and the lower limit control is not applied to the weights of other taps. The multiplexer 30 outputs a weight corresponding to the number of taps of the filter unit 32, which is a combination of the output of the adder 22 other than the designated tap and the designated tap weight output from the lower limit control unit 26.

フィルタ部３２は、図３に示すように、シフト部３２ａ、ウエイト乗算部３２ｂ及び加算部３２ｃを含むＦＩＲフィルタから構成される。フィルタ部３２は、妨害除去回路２００に入力される通信システムの受信波からノイズを除去するフィルタとして機能する。 As shown in FIG. 3, the filter unit 32 includes an FIR filter including a shift unit 32a, a weight multiplication unit 32b, and an addition unit 32c. The filter unit 32 functions as a filter that removes noise from the received wave of the communication system input to the interference removal circuit 200.

シフト部３２ａは、直並列に接続されたフリップ・フロップ素子等から構成され、受信波をサンプリングしてデジタル化された信号を受けて、受信波の時間的変動を順次シフトさせながら各タップのタップ値として保持及び出力する。ウエイト乗算部３２ｂは、シフト部３２ａの各タップに対して１つずつ設けられた乗算器で構成される。ウエイト乗算部３２ｂの各乗算器は、シフト部３２ａの各タップのタップ値に対してタップ毎に設定されたウエイトの値を乗算して出力する。各タップに対するウエイトの値は、上記のように、ウエイト用バッファ２４にタップ毎のウエイトの値としてバッファリングされているものである。加算部３２ｃは、ウエイト乗算部３２ｂの各乗算器から出力された値を加算して出力する。このようにして、ＦＦ側等化器２０２におけるフィードフォワード処理による受信波に対するノイズ除去が行われる。 The shift unit 32a is composed of flip-flop elements connected in series and parallel, receives the digitized signal by sampling the received wave, and taps each tap while sequentially shifting the temporal variation of the received wave. Store and output as a value. The weight multiplier 32b is configured by a multiplier provided one for each tap of the shift unit 32a. Each multiplier of the weight multiplier 32b multiplies the tap value of each tap of the shift unit 32a by the weight value set for each tap and outputs the result. As described above, the weight value for each tap is buffered as a weight value for each tap in the weight buffer 24. The adder 32c adds and outputs the values output from the multipliers of the weight multiplier 32b. In this way, noise removal is performed on the received wave by the feedforward process in the FF side equalizer 202.

ここで、本実施の形態におけるウエイト算出部２０は、直接波に対応するウエイト更新に用いるステップサイズと、それ以外（反射波）に対応するウエイト更新に用いるステップサイズと、を異ならせることも好適である。具体的には、直接波に対応するウエイト更新に用いるステップサイズをそれ以外（反射波）に対応するウエイト更新に用いるステップサイズよりも小さく設定する。すなわち、ウエイトの値を変更する際に、直接波に対するウエイトの値は反射波に対するウエイトの値よりも一度に大きく変化させず、入力信号ＩＮや誤差信号ＥＲＲの変化によって反射波の影響が除去される前に直接波が遮断されるような状況を回避させてもよい。 Here, it is also preferable that the weight calculation unit 20 in the present embodiment makes the step size used for the weight update corresponding to the direct wave different from the step size used for the weight update corresponding to the other (reflected wave). It is. Specifically, the step size used for the weight update corresponding to the direct wave is set smaller than the step size used for the weight update corresponding to the other (reflected wave). That is, when changing the weight value, the weight value for the direct wave is not changed at a time larger than the weight value for the reflected wave, and the influence of the reflected wave is removed by the change of the input signal IN and the error signal ERR. It may be possible to avoid a situation in which the wave is blocked directly before the break.

なお、ウエイト算出部２０におけるウエイトの値の下限値の設定及びステップサイズの設定はそれぞれ別に行ってもよいし、同時に行ってもよい。 Note that the setting of the lower limit value of the weight value and the setting of the step size in the weight calculation unit 20 may be performed separately or simultaneously.

ＦＢ側等化器２０４は、図４に示すように、ウエイト算出部４０、マルチプレクサ４２、加算器４４、ウエイト評価部４６、ウエイト用バッファ５２、フィルタ部５４、更新制御部５６、更新停止部５８及びマルチプレクサ６０を含んで構成される。 As shown in FIG. 4, the FB side equalizer 204 includes a weight calculation unit 40, a multiplexer 42, an adder 44, a weight evaluation unit 46, a weight buffer 52, a filter unit 54, an update control unit 56, and an update stop unit 58. And a multiplexer 60.

ウエイト算出部４０は、加算部２０６からの出力信号ＯＵＴ及び誤差算出部２０８からの誤差信号ＥＲＲを受けて、出力信号ＯＵＴ及び誤差信号ＥＲＲの値に応じてフィルタ部５４で用いられる各タップ（ＴＡＰ）のウエイトの更新を行うか否かを決定する。例えば、フィルタ部５４において、Ｎタップのフィルタが用いられている場合、ウエイト算出部４０は入力信号ＯＵＴに対してフィルタ部と同数（Ｎ個）の遅延素子を直列に接続した遅延ラインを含み、各遅延素子からの出力及び誤差信号ＥＲＲの値及びステップサイズに応じてＮ個のウエイトの更新データを決定し出力する。 The weight calculation unit 40 receives the output signal OUT from the addition unit 206 and the error signal ERR from the error calculation unit 208, and each tap (TAP) used in the filter unit 54 according to the values of the output signal OUT and the error signal ERR. ) To determine whether to update the weight. For example, when an N-tap filter is used in the filter unit 54, the weight calculation unit 40 includes a delay line in which the same number (N) of delay elements as the filter unit are connected in series to the input signal OUT. Update data of N weights is determined and output according to the output from each delay element, the value of the error signal ERR, and the step size.

加算器４４は、ウエイト用バッファ５２に格納されている各ウエイトの現在値にウエイト算出部４０で決定された各ウエイトに対する更新データを加算して出力する。マルチプレクサ４２は、更新停止部５８からの制御信号を受けて、加算器４４の出力値又はウエイト用バッファ５２に格納されている各ウエイトの現在値を切り替えて出力する。後述するように、ウエイト評価部４６において加算器４４から出力されたウエイトの値の合計値が第２の閾値（更新閾値）未満であると判定された場合に更新停止部５８はマルチプレクサ４２から加算器４４の出力値を更新されたウエイトの値として出力させ、ウエイト評価部４６において加算器４４から出力されたウエイトの値の合計値が第２の閾値（更新閾値）以上であると判定された場合に更新停止部５８はマルチプレクサ４２からウエイト用バッファ５２に格納されている各ウエイトの現在値を出力させる。 The adder 44 adds the update data for each weight determined by the weight calculator 40 to the current value of each weight stored in the weight buffer 52 and outputs the result. In response to the control signal from the update stop unit 58, the multiplexer 42 switches and outputs the output value of the adder 44 or the current value of each weight stored in the weight buffer 52. As will be described later, when the weight evaluation unit 46 determines that the sum of the weight values output from the adder 44 is less than the second threshold value (update threshold value), the update stop unit 58 adds from the multiplexer 42. The weight 44 is output as the updated weight value, and the weight evaluation unit 46 determines that the total weight value output from the adder 44 is equal to or greater than the second threshold (update threshold). In this case, the update stop unit 58 causes the multiplexer 42 to output the current value of each weight stored in the weight buffer 52.

ウエイト評価部４６は、加算器４４から出力された新たなウエイトの値の評価を行う。ウエイト評価部４６は、加算器４４から出力されたウエイトの値の合計値が第１の閾値（ステップサイズ閾値）以上の場合に更新制御部５６に更新制御の信号を出力する。また、ウエイト評価部４６は、加算器４４から出力されたウエイトの値の合計値が第２の閾値（更新閾値）以上の場合に更新停止部５８に更新停止の信号を出力する。 The weight evaluation unit 46 evaluates a new weight value output from the adder 44. The weight evaluation unit 46 outputs an update control signal to the update control unit 56 when the total value of the weight values output from the adder 44 is equal to or greater than the first threshold (step size threshold). The weight evaluation unit 46 outputs an update stop signal to the update stop unit 58 when the sum of the weight values output from the adder 44 is equal to or greater than the second threshold (update threshold).

ウエイト用バッファ５２は、フィルタ部５４におけるフィルタの各タップに対するウエイトの現在値を保持するメモリを含んで構成される。ウエイト用バッファ５２は、加算器４４から各ウエイトの新たな値が出力される毎にその値をバッファリングする。フィルタ部５４は、フィルタ処理を行う際にウエイト用バッファ５２にバッファリングされている各ウエイトの値を読み出して使用する。 The weight buffer 52 includes a memory that holds the current value of the weight for each tap of the filter in the filter unit 54. The weight buffer 52 buffers the value each time a new value of each weight is output from the adder 44. The filter unit 54 reads and uses the value of each weight buffered in the weight buffer 52 when performing the filtering process.

フィルタ部５４は、図５に示すように、シフト部５４ａ、ウエイト乗算部５４ｂ及び加算部５４ｃを含むＦＩＲフィルタから構成される。フィルタ部５４は、妨害除去回路２００に入力される通信システムの受信波からノイズを除去するフィルタとして機能する。 As shown in FIG. 5, the filter unit 54 includes an FIR filter including a shift unit 54a, a weight multiplication unit 54b, and an addition unit 54c. The filter unit 54 functions as a filter that removes noise from the received wave of the communication system input to the interference removal circuit 200.

シフト部５４ａは、直並列に接続されたフリップ・フロップ素子等から構成され、出力信号ＯＵＴを受けて、出力信号ＯＵＴの時間的変動を順次シフトさせながら各タップのタップ値として保持及び出力する。ウエイト乗算部５４ｂは、シフト部５４ａの各タップに対して１つずつ設けられた乗算器で構成される。ウエイト乗算部５４ｂの各乗算器は、シフト部５４ａの各タップのタップ値に対してタップ毎に設定されたウエイトの値を乗算して出力する。各タップに対するウエイトの値は、上記のように、ウエイト用バッファ５２にタップ毎に設定されたものである。加算部５４ｃは、ウエイト乗算部５４ｂの各乗算器から出力された値を加算して出力する。このようにして、ＦＢ側等化器２０４におけるフィードバック処理による受信波に対するノイズ除去が行われる。 The shift unit 54a includes flip-flop elements connected in series and parallel, receives the output signal OUT, and holds and outputs the tap value of each tap while sequentially shifting the temporal variation of the output signal OUT. The weight multiplier 54b includes a multiplier provided for each tap of the shift unit 54a. Each multiplier of the weight multiplier 54b multiplies the tap value of each tap of the shift unit 54a by the weight value set for each tap and outputs the result. The weight value for each tap is set for each tap in the weight buffer 52 as described above. The adder 54c adds and outputs the values output from the multipliers of the weight multiplier 54b. In this way, noise removal is performed on the received wave by feedback processing in the FB side equalizer 204.

更新制御部５６は、ウエイト評価部４６から更新制御信号を受け、マルチプレクサ６０へ切替制御信号を出力する。マルチプレクサ６０は、切替制御信号に応じて、通常時と遅延更新時とのステップサイズを切り替えて出力する。すなわち、マルチプレクサ６０は、ウエイト評価部４６において加算器４４から出力されたウエイトの値の合計値が第１の閾値未満と評価された場合には通常時における各ウエイトに対するステップサイズを選択して出力する。一方、マルチプレクサ６０は、ウエイト評価部４６において加算器４４から出力されたウエイトの値の合計値が第１の閾値以上と評価された場合には遅延更新時における各ウエイトに対するステップサイズを選択して出力する。 The update control unit 56 receives the update control signal from the weight evaluation unit 46 and outputs a switching control signal to the multiplexer 60. The multiplexer 60 switches and outputs the step size between the normal time and the delay update time according to the switching control signal. That is, the multiplexer 60 selects and outputs the step size for each weight at the normal time when the weight evaluation unit 46 evaluates that the total value of the weights output from the adder 44 is less than the first threshold value. To do. On the other hand, the multiplexer 60 selects a step size for each weight at the time of delay update when the weight evaluation unit 46 evaluates the total value of the weights output from the adder 44 to be equal to or greater than the first threshold value. Output.

ここで、通常時における各ウエイトに対するステップサイズは、遅延更新時における各ウエイトに対するステップサイズより大きいものとする。すなわち、加算器４４から出力されたウエイトの値の合計値が第１の閾値未満である場合、加算器４４から出力されたウエイトの値の合計値が第１の閾値以上の場合よりも各ウエイトに対するステップサイズは大きく設定され、各ウエイトの値は１回の更新でより大きく増減させられる。 Here, it is assumed that the step size for each weight at the normal time is larger than the step size for each weight at the time of delayed update. That is, when the total value of the weight values output from the adder 44 is less than the first threshold, each weight is greater than when the total value of the weight values output from the adder 44 is greater than or equal to the first threshold. The step size with respect to is set large, and the value of each weight is increased or decreased by one update.

ウエイトの値の合計値が大きくなることは出力信号ＯＵＴに対するＦＢ側等化器２０４の影響が大きくなることを意味する。上記のように、ウエイトの値の合計値が第１の閾値以上の場合に各ウエイトに対するステップサイズをより小さくすることによって、各ウエイトの値の１回の更新による変動を小さくすることができ、ウエイトの値の合計値が急激に増加することを回避することができる。これにより、ＦＢ側等化器２０４が発振器として作用することを抑制することができる。 An increase in the total weight value means that the influence of the FB side equalizer 204 on the output signal OUT increases. As described above, when the total value of the weight values is equal to or larger than the first threshold value, by reducing the step size for each weight, fluctuation due to one update of each weight value can be reduced. A sudden increase in the total weight value can be avoided. Thereby, it can suppress that the FB side equalizer 204 acts as an oscillator.

なお、本実施の形態では、ステップサイズの切り替えは２段階で行う形態としたが、ウエイトの値の合計値に応じて３段階以上で行ってもよい。すなわち、ウエイトの値の合計値が大きくなるにつれて、各ウエイトに対するステップサイズがより小さくなるように多段階に切り替えを行ってもよい。 In the present embodiment, step size switching is performed in two stages, but it may be performed in three or more stages according to the total weight value. In other words, the switching may be performed in multiple stages so that the step size for each weight becomes smaller as the total value of the weights becomes larger.

更新停止部５８は、ウエイト評価部４６から更新停止信号を受け、マルチプレクサ４２へ切替制御信号を出力する。マルチプレクサ４２は、切替制御信号に応じて、各ウエイトに対するステップサイズとして加算器４４から出力される更新された各ウエイトの値又はウエイト用バッファ５２に保持されている現在の各ウエイトの値を切り替えて出力する。すなわち、マルチプレクサ４２は、ウエイト評価部４６において加算器４４から出力されたウエイトの値の合計値が第２の閾値未満と評価された場合には加算器４４から出力される更新された各ウエイトの値を選択して出力する。一方、マルチプレクサ４２は、ウエイト評価部４６において加算器４４から出力されたウエイトの値の合計値が第２の閾値以上と評価された場合にはウエイト用バッファ５２に保持されている現在の各ウエイトの値を選択して出力する。 The update stop unit 58 receives the update stop signal from the weight evaluation unit 46 and outputs a switching control signal to the multiplexer 42. The multiplexer 42 switches each updated weight value output from the adder 44 as the step size for each weight or the current weight value held in the weight buffer 52 in accordance with the switching control signal. Output. In other words, the multiplexer 42 determines that each of the updated weights output from the adder 44 when the weight evaluation unit 46 evaluates that the total value of the weights output from the adder 44 is less than the second threshold value. Select a value and output it. On the other hand, when the total value of the weight values output from the adder 44 is evaluated by the weight evaluation unit 46 to be equal to or greater than the second threshold value, the multiplexer 42 stores each current weight held in the weight buffer 52. Select the value of and output.

これにより、加算器４４から出力されたウエイトの値の合計値が第２の閾値未満である場合、ウエイト用バッファ５２及びフィルタ部５４には加算器４４から出力される新たなウエイトの値が入力され、その新たなウエイトの値を用いてフィルタリングが行われる。一方、加算器４４から出力されたウエイトの値の合計値が第２の閾値以上の場合、ウエイト用バッファ５２及びフィルタ部５４には現在のウエイトの値がそのまま入力され、現在のウエイトの値が更新されないままフィルタリングが行われる。 Thus, when the total value of the weight values output from the adder 44 is less than the second threshold value, the new weight value output from the adder 44 is input to the weight buffer 52 and the filter unit 54. Then, filtering is performed using the new weight value. On the other hand, when the total value of the weight values output from the adder 44 is equal to or larger than the second threshold value, the current weight value is directly input to the weight buffer 52 and the filter unit 54, and the current weight value is calculated. Filtering is performed without being updated.

したがって、ウエイトの値の合計値が第２の閾値以上となった場合に各ウエイトの更新を停止し、ウエイトの値の合計値がさらに増加することを回避することができる。これにより、ＦＢ側等化器２０４が発振器として作用することを抑制することができる。 Therefore, when the total value of the weight values is equal to or greater than the second threshold value, updating of each weight is stopped, and it is possible to avoid further increase of the total value of the weight values. Thereby, it can suppress that the FB side equalizer 204 acts as an oscillator.

なお、第２の閾値は、第１の閾値よりも大きい値とすることが好適である。これにより、ウエイトの値の合計値が大きくなるにつれて、第１の閾値を超えるとマルチプレクサ６０におけるステップサイズの変更が行われ、その後、さらに第２の閾値を超えるとウエイトの値の更新が停止される。 Note that the second threshold value is preferably larger than the first threshold value. As a result, as the total value of the weights increases, the step size in the multiplexer 60 is changed when the first threshold is exceeded, and thereafter, the update of the weight value is stopped when the second threshold is exceeded. The

加算部２０６は、ＦＦ側等化器２０２の出力とＦＢ側等化器２０４の出力とを加算して出力する。加算部２０６の出力が妨害除去回路２００の出力ＯＵＴとなる。 The adder 206 adds the output of the FF side equalizer 202 and the output of the FB side equalizer 204 and outputs the result. The output of the adder 206 becomes the output OUT of the interference removal circuit 200.

誤差算出部２０８は、レベル検出部及び加算器を含んで構成される。レベル検出部は、出力信号ＯＵＴを受けて、出力信号ＯＵＴの振幅を検出して加算器へ出力する。加算器は、レベル検出部で検出された出力信号ＯＵＴのレベルと基準強度ＲＥＦとの差分を算出し誤差信号ＥＲＲとして出力する。誤差信号ＥＲＲは、ＦＦ側等化器２０２のウエイト算出部２０とＦＢ側等化器２０４のウエイト算出部へ入力される。 The error calculation unit 208 includes a level detection unit and an adder. The level detector receives the output signal OUT, detects the amplitude of the output signal OUT, and outputs it to the adder. The adder calculates a difference between the level of the output signal OUT detected by the level detection unit and the reference intensity REF and outputs the difference as an error signal ERR. The error signal ERR is input to the weight calculation unit 20 of the FF side equalizer 202 and the weight calculation unit of the FB side equalizer 204.

以上のように、入力信号である受信波からマルチパス等による妨害信号成分が除去される。 As described above, the interference signal component due to multipath or the like is removed from the received wave that is the input signal.

ここで、本実施の形態のＦＦ側等化器２０２では、入力信号ＩＮである受信波の直接波に対するウエイトの値に下限値を設定することにより、ＦＦ側等化器２０２によって入力信号ＩＮが完全に除去されることを防ぐことができる。また、本実施の形態のＦＦ側等化器２０２では、入力信号ＩＮである受信波の直接波に対応するウエイト更新に用いるステップサイズをそれ以外（反射波）に対応するウエイト更新に用いるステップサイズより小さく設定することにより、ＦＦ側等化器２０２によって入力信号ＩＮが完全に除去されることを抑制することができる。 Here, in the FF side equalizer 202 of the present embodiment, the FF side equalizer 202 sets the input signal IN by setting the lower limit value to the weight value for the direct wave of the received wave that is the input signal IN. It can be prevented from being completely removed. Further, in the FF side equalizer 202 of the present embodiment, the step size used for the weight update corresponding to the direct wave of the received wave that is the input signal IN is the step size used for the weight update corresponding to the other (reflected wave). By setting a smaller value, it is possible to suppress the input signal IN from being completely removed by the FF side equalizer 202.

また、本実施の形態のＦＢ側等化器２０４では、ウエイトの値の合計が所定の閾値を超えた場合に各ウエイトに対するステップサイズをより小さく変更することにより、ＦＢ側等化器２０４が発振器として機能することを抑制することができる。また、ウエイトの値の合計が所定の閾値を超えた場合に各ウエイトに対するステップサイズを”０”にすることにより、ＦＢ側等化器２０４が発振器として機能することを防ぐことができる。 Further, in the FB side equalizer 204 of the present embodiment, when the sum of the weight values exceeds a predetermined threshold value, the FB side equalizer 204 is changed to a smaller step size for each weight so that the FB side equalizer 204 Can be suppressed. Further, by setting the step size for each weight to “0” when the sum of the weight values exceeds a predetermined threshold, it is possible to prevent the FB side equalizer 204 from functioning as an oscillator.

以上のように、出力信号ＯＵＴが入力信号ＩＮと無関係にＦＢ側等化器２０４の発振状態のみに依存することがなくなり、入力信号ＩＮに対するマルチパス等の妨害除去処理が適切に行われる。 As described above, the output signal OUT does not depend only on the oscillation state of the FB side equalizer 204 regardless of the input signal IN, and interference removal processing such as multipath for the input signal IN is appropriately performed.

＜第２の実施の形態＞
第２の実施の形態における妨害除去回路３００は、図６に示すように、フィードフォード（ＦＦ）側等化器２０２、フィードバック（ＦＢ）側等化器３０２、加算部２０６及び誤差算出部２０８を含んで構成される。妨害除去回路３００は、ＦＢ側等化器２０４がＦＢ側等化器３０２に置換されている点を除き妨害除去回路２００と構成が等しい。したがって、以下の説明ではＦＢ側等化器３０２についてのみ説明する。 <Second Embodiment>
As shown in FIG. 6, the disturbance elimination circuit 300 in the second embodiment includes a feedford (FF) side equalizer 202, a feedback (FB) side equalizer 302, an adder 206, and an error calculator 208. Consists of including. The disturbance removal circuit 300 has the same configuration as the disturbance removal circuit 200 except that the FB side equalizer 204 is replaced with an FB side equalizer 302. Therefore, in the following description, only the FB side equalizer 302 will be described.

ＦＢ側等化器３０２は、図７に示すように、ウエイト算出部４０、加算器４４、ウエイト評価部４６、ウエイトリセット制御部４８、マルチプレクサ５０、ウエイト用バッファ５２、フィルタ部５４、更新制御部５６及びマルチプレクサ６０を含んで構成される。 As shown in FIG. 7, the FB-side equalizer 302 includes a weight calculation unit 40, an adder 44, a weight evaluation unit 46, a weight reset control unit 48, a multiplexer 50, a weight buffer 52, a filter unit 54, and an update control unit. 56 and a multiplexer 60.

ＦＢ側等化器３０２は、図４に示したＦＢ側等化器２０４の構成からマルチプレクサ４２及び更新停止部５８を除き、ウエイトリセット制御部４８及びマルチプレクサ５０を加えた構成を有する。そこで、以下の説明ではウエイトリセット制御部４８及びマルチプレクサ５０に関することを主に説明する。 The FB side equalizer 302 has a configuration in which a wait reset control unit 48 and a multiplexer 50 are added to the configuration of the FB side equalizer 204 shown in FIG. 4 except for the multiplexer 42 and the update stop unit 58. Therefore, the following description mainly relates to the wait reset control unit 48 and the multiplexer 50.

ウエイト評価部４６は、加算器４４から出力された新たなウエイトの値の評価を行う。ウエイト評価部４６は、加算器４４から出力されたウエイトの値の合計値が第１の閾値（ステップサイズ閾値）以上の場合に更新制御部５６に更新制御の信号を出力する。また、ウエイト評価部４６は、加算器４４から出力されたウエイトの値の合計値が第３の閾値（リセット閾値）以上の場合にウエイトリセット制御部４８にウエイトリセット信号を出力する。 The weight evaluation unit 46 evaluates a new weight value output from the adder 44. The weight evaluation unit 46 outputs an update control signal to the update control unit 56 when the total value of the weight values output from the adder 44 is equal to or greater than the first threshold (step size threshold). In addition, the weight evaluation unit 46 outputs a wait reset signal to the weight reset control unit 48 when the total value of the weight values output from the adder 44 is equal to or greater than a third threshold value (reset threshold value).

ウエイトリセット制御部４８は、ウエイト評価部４６からウエイトリセット信号を受け、マルチプレクサ５０へ切替制御信号を出力する。マルチプレクサ５０は、切替制御信号に応じて、加算器４４からの各ウエイトの新たな値と各ウエイトの初期値とを切り替えて出力する。すなわち、マルチプレクサ５０は、ウエイト評価部４６において加算器４４から出力されたウエイトの値の合計値が第３の閾値未満と評価された場合には加算器４４から出力された新たなウエイトの値をウエイト用バッファ５２及びフィルタ部５４へ出力する。一方、マルチプレクサ５０は、ウエイト評価部４６において加算器４４から出力されたウエイトの値の合計値が第３の閾値以上と評価された場合にはウエイトの初期値をウエイト用バッファ５２及びフィルタ部５４へ出力する。 The weight reset control unit 48 receives a weight reset signal from the weight evaluation unit 46 and outputs a switching control signal to the multiplexer 50. The multiplexer 50 switches and outputs the new value of each weight from the adder 44 and the initial value of each weight according to the switching control signal. That is, the multiplexer 50 determines the new weight value output from the adder 44 when the weight evaluation unit 46 evaluates that the total value of the weight values output from the adder 44 is less than the third threshold value. The data is output to the weight buffer 52 and the filter unit 54. On the other hand, when the total value of the weight values output from the adder 44 is evaluated by the weight evaluation unit 46 to be equal to or greater than the third threshold value, the multiplexer 50 uses the weight initial value as the weight buffer 52 and the filter unit 54. Output to.

これにより、加算器４４から出力されたウエイトの値の合計値が第３の閾値未満である場合、加算器４４からの出力される新たなウエイトの値がウエイト用バッファ５２及びフィルタ部５４で利用される。一方、加算器４４から出力されたウエイトの値の合計値が第３の閾値以上の場合、ウエイトの値が初期化され、ウエイトの初期値がウエイト用バッファ５２及びフィルタ部５４で利用される。したがって、ウエイトの値の合計値がさらに増加することを回避することができる。これにより、ＦＢ側等化器２０４が発振器として作用することを抑制することができる。 Thereby, when the total value of the weight values output from the adder 44 is less than the third threshold value, the new weight value output from the adder 44 is used by the weight buffer 52 and the filter unit 54. Is done. On the other hand, when the total value of the weight values output from the adder 44 is equal to or greater than the third threshold value, the weight value is initialized, and the weight initial value is used by the weight buffer 52 and the filter unit 54. Therefore, it is possible to avoid further increase in the total value of the weight values. Thereby, it can suppress that the FB side equalizer 204 acts as an oscillator.

なお、第３の閾値は、第１の閾値よりも大きい値とすることが好適である。これにより、ウエイトの値の合計値が大きくなるにつれて、第１の閾値を超えるとマルチプレクサ６０におけるステップサイズの変更が行われ、その後、さらに第３の閾値を超えるとウエイトの値が初期化される。 Note that the third threshold value is preferably larger than the first threshold value. Thereby, as the total value of the weights increases, the step size is changed in the multiplexer 60 when the first threshold value is exceeded, and then the weight value is initialized when the third threshold value is further exceeded. .

これにより、本実施の形態のＦＢ側等化器２０４では、ウエイトの値の合計が所定の閾値を超えた場合に各ウエイトを初期化してＦＢ側等化器２０４が発振器として機能することを防ぐことができる。 Thereby, in the FB side equalizer 204 of the present embodiment, when the sum of the weight values exceeds a predetermined threshold, the respective weights are initialized to prevent the FB side equalizer 204 from functioning as an oscillator. be able to.

なお、上記２つの実施の形態における構成は適宜分割して採用したり、適宜組み合わせて採用することができる。 It should be noted that the configurations in the above-described two embodiments can be adopted by being divided as appropriate or combined as appropriate.

１０ＦＦ側等化器、１２ＦＢ側等化器、１４加算部、１６誤差算出部、２０ウエイト算出部、２２加算器、２４ウエイト用バッファ、２６下限制御部、２８，３０マルチプレクサ、３２フィルタ部、３２ａシフト部、３２ｂウエイト乗算部、３２ｃ加算部、４０ウエイト算出部、４２マルチプレクサ、４４加算器、４６ウエイト評価部、４８ウエイトリセット制御部、５０マルチプレクサ、５２ウエイト用バッファ、５４フィルタ部、５４ａシフト部、５４ｂウエイト乗算部、５４ｃ加算部、５６更新制御部、５８更新停止部、６０マルチプレクサ、１００，２００，３００妨害除去回路、２０２フィードフォワード側等化器、２０４，３０２フィードバック側等化器、２０６加算部、２０８誤差算出部。 10 FF side equalizer, 12 FB side equalizer, 14 addition unit, 16 error calculation unit, 20 weight calculation unit, 22 adder, 24 weight buffer, 26 lower limit control unit, 28, 30 multiplexer, 32 filter unit , 32a shift unit, 32b weight multiplication unit, 32c addition unit, 40 weight calculation unit, 42 multiplexer, 44 adder, 46 weight evaluation unit, 48 wait reset control unit, 50 multiplexer, 52 wait buffer, 54 filter unit, 54a Shift section, 54b Weight multiplying section, 54c Addition section, 56 Update control section, 58 Update stop section, 60 Multiplexer, 100, 200, 300 Disturbance removal circuit, 202 Feed forward side equalizer, 204, 302 Feedback side equalizer , 206 Adder, 208 Error Difference calculation unit.

Claims

A communication system using an adaptive equalizer based on CMA for constant amplitude modulation comprising:
A feedback-side equalizer that increases or decreases the weight value in the adaptive equalizer of the CMA for the output signal according to the difference between the intensity of the output signal and the reference intensity;
A communication system, wherein when the total value of the weight values is equal to or greater than a step size threshold, the step size is made smaller than when the total value is less than the step size threshold.

A communication system using an adaptive equalizer based on CMA for constant amplitude modulation comprising:
A feedback-side equalizer that increases or decreases the weight value in the adaptive equalizer of the CMA for the output signal according to the difference between the intensity of the output signal and the reference intensity;
A communication system, wherein when the total value of the weight values becomes equal to or greater than an update threshold, the increase of the weight value is stopped.

A communication system using an adaptive equalizer based on CMA for constant amplitude modulation comprising:
A feedback-side equalizer that increases or decreases the weight value in the adaptive equalizer of the CMA for the output signal according to the difference between the intensity of the output signal and the reference intensity;
A communication system, wherein the weight value is reset to an initial value when the total value of the weight values is equal to or greater than a reset threshold value.

A communication system using an adaptive equalizer based on CMA for constant amplitude modulation comprising:
A feed-forward equalizer that increases or decreases the weight value in the adaptive equivalent of the CMA for the input signal according to the difference between the intensity of the output signal and the reference intensity;
A communication system, wherein a lower limit value greater than 0 is set in at least one of the weight values, and the weight value is increased or decreased so as not to be less than or equal to the lower limit value.

A communication system using an adaptive equalizer based on CMA for constant amplitude modulation comprising:
A feed-forward equalizer that increases or decreases the weight value in the adaptive equivalent of the CMA for the input signal according to the difference between the intensity of the output signal and the reference intensity;
A communication system, characterized in that the step size of the weight value for the direct wave of the adaptive equalizer is made smaller than the step size for the other weight values.