JP2012022383A - Duplexing control system - Google Patents

Duplexing control system Download PDF

Info

Publication number
JP2012022383A
JP2012022383A JP2010157869A JP2010157869A JP2012022383A JP 2012022383 A JP2012022383 A JP 2012022383A JP 2010157869 A JP2010157869 A JP 2010157869A JP 2010157869 A JP2010157869 A JP 2010157869A JP 2012022383 A JP2012022383 A JP 2012022383A
Authority
JP
Japan
Prior art keywords
file
control system
system module
buffer
data
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2010157869A
Other languages
Japanese (ja)
Other versions
JP5505148B2 (en
Inventor
Eiji Nagai
栄次 永井
Takeshi Ono
毅 大野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Yokogawa Electric Corp
Original Assignee
Yokogawa Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Yokogawa Electric Corp filed Critical Yokogawa Electric Corp
Priority to JP2010157869A priority Critical patent/JP5505148B2/en
Publication of JP2012022383A publication Critical patent/JP2012022383A/en
Application granted granted Critical
Publication of JP5505148B2 publication Critical patent/JP5505148B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Abstract

PROBLEM TO BE SOLVED: To provide a duplexing control system with which the file writing from an application is not inhibited during a file equalization processing and the file reading property of the application during file equalization processing is hardly deteriorated.SOLUTION: During the time in which data of a (N-1)th buffer 104 of a control system module 10 for which the writing is inhibited is added to a file 22 of a standby system module 20, a N-th buffer 104 holding data to which an application 13 requests the writing of a file of the control system module 10 is sequentially generated into the control system module 10. During the time in which the data of the N-th buffer 104 is added into the file 22 of the standby system module 20, when no writing request from the application 13 is generated, the equalization processing of all files is completed.

Description

本発明は、制御系モジュールのみによるシングル運転から、待機系モジュールの復帰により二重化運転に移行する際に、前記制御系モジュールのアプリケーションが書き込み読み出ししているファイルを前記待機系モジュールのファイルに等値化する二重化制御システムに関するものである。   In the present invention, when shifting from single operation only by the control system module to duplex operation by returning the standby system module, the file written and read by the application of the control system module is equivalent to the file of the standby system module. The present invention relates to a redundant control system.

二重化制御システムでは、二つの全く同じ構成のCPUモジュール上で同様の処理を並列に動作させる。一方のCPUモジュールは外部機器に対する信号出力を行う。このときのCPUモジュールの動作モードを制御系動作モードと呼び、このモードで動作するCPUモジュールを制御系モジュールと呼ぶ。   In the duplex control system, similar processes are operated in parallel on two CPU modules having the same configuration. One CPU module outputs a signal to an external device. The operation mode of the CPU module at this time is called a control system operation mode, and the CPU module operating in this mode is called a control system module.

また、もう一方のCPUモジュールは、外部機器に対する信号出力を行わない。このときのCPUモジュールの動作モードを待機系動作モードと呼び、このモードで動作するCPUモジュールを待機系モジュールと呼ぶ。   The other CPU module does not output a signal to an external device. The operation mode of the CPU module at this time is called a standby system operation mode, and the CPU module operating in this mode is called a standby system module.

二重化運転状態において制御系モジュールが異常状態となった場合は、待機系モジュールの動作モードが制御系動作モードに移行されて新たな制御系モジュールとなり、システムはシングル運転状態へ移行される。   If the control system module becomes abnormal in the duplex operation state, the operation mode of the standby system module is shifted to the control system operation mode to become a new control system module, and the system is shifted to the single operation state.

シングル運転状態から二重化運転状態への移行時に、新たなCPUモジュールを追加すると、そのCPUモジュールは待機系動作モードで動作する待機系モジュールとなる。このとき、制御系モジュールから待機系モジュールへ必要なデータが等値化される。等値化されるデータには、メモリと制御系モジュールのアプリケーションが書き込み,読み込みしている全ファイルがある。   When a new CPU module is added during the transition from the single operation state to the duplex operation state, the CPU module becomes a standby system module that operates in the standby system operation mode. At this time, necessary data from the control system module to the standby system module is equalized. The data to be equalized includes all files written and read by the memory and control module applications.

本発明は、シングル運転状態から二重化運転状態へ移行する際の、制御系モジュールから待機系モジュールへのファイルの等値化の仕組みを提供する。図8は、従来の二重化制御システムの構成例を示す機能ブロック図である。   The present invention provides a mechanism for file equalization from a control system module to a standby system module when shifting from a single operation state to a duplex operation state. FIG. 8 is a functional block diagram showing a configuration example of a conventional duplex control system.

制御系モジュール10は、ファイル二重化制御部11、制御系ファイル12、アプリケーション13を備える。ファイル二重化制御部11は、等値化部11A、書き込み部11B,読み込み部11Cを具備する。待機系モジュール20は、ファイル二重化制御部21及び待機系ファイル22を備える。ファイル二重化制御部21は、等値化部21Aを具備する。   The control system module 10 includes a file duplication control unit 11, a control system file 12, and an application 13. The file duplication control unit 11 includes an equalization unit 11A, a writing unit 11B, and a reading unit 11C. The standby module 20 includes a file duplication control unit 21 and a standby file 22. The file duplication control unit 21 includes an equalization unit 21A.

この構成例では、二重化運転移行時に、制御系モジュール10のアプリケーション13から制御系のファイル12へ書き込みを禁止した状態で、制御系ファイル12の内容を待機系モジュール20の待機系ファイル22に書き込んで等値化する。   In this configuration example, the contents of the control system file 12 are written to the standby system file 22 of the standby system module 20 in a state where writing from the application 13 of the control system module 10 to the control system file 12 is prohibited at the time of switching to the duplex operation. Equalize.

制御系ファイル12の読み書きを行うアプリケーション13は、読み込み時は、読み込み部11Bに対して読み込み要求データを送信する。読み込み要求データには、ファイル名と読み込み範囲の情報が含まれる。読み込み範囲は、ファイルを読み込む位置(ファイルの先頭からの読み込み開始オフセット〜読み込み終了オフセット)を示す。   At the time of reading, the application 13 that reads and writes the control system file 12 transmits read request data to the reading unit 11B. The read request data includes file name and read range information. The reading range indicates the position where the file is read (reading start offset from reading start offset to reading end offset).

アプリケーション13は、書き込み時は、書き込み部11Bに対して書き込み要求データを送信する。書き込み要求データには、ファイル名と書き込みデータと書き込み範囲の情報が含まれる。書き込み範囲は、ファイルを書き込む位置(ファイルの先頭からの書き込み開始オフセット〜書き込み終了オフセット)を示す。   At the time of writing, the application 13 transmits write request data to the writing unit 11B. The write request data includes file name, write data, and write range information. The write range indicates a position where the file is written (write start offset to write end offset from the beginning of the file).

制御系モジュール10のファイル二重化制御部11は、二重化運転への移行処理時に、アプリケーション12から制御系ファイル12への書き込みを禁止して、等値化部11Aへファイル等値化要求を行う。書き込み部11Cは、書き込み禁止のファイルへの書き込み要求は拒否する。   The file duplication control unit 11 of the control system module 10 prohibits writing from the application 12 to the control system file 12 and makes a file equalization request to the equalization unit 11A during the transition process to the duplication operation. The writing unit 11C rejects a write request to a write-protected file.

制御系モジュール10の等値化部11Aは、ファイル二重化制御部11からのファイル等値化要求受信時に、制御系ファイル12のコピー要求を待機系モジュール20の等値化部21Aへ行う。   The equalization unit 11A of the control system module 10 makes a copy request for the control system file 12 to the equalization unit 21A of the standby system module 20 when receiving a file equalization request from the file duplication control unit 11.

待機系モジュール20の等値化部21Aは、制御系モジュール10の等値化部11Aから受信した等値化要求に基づいて、制御系ファイル12の内容を待機系ファイル22にコピーする。   The equalization unit 21A of the standby system module 20 copies the contents of the control system file 12 to the standby system file 22 based on the equalization request received from the equalization unit 11A of the control system module 10.

図9は、従来の二重化制御システムの他の構成例を示す機能ブロック図である。図8の構成例との相違は、アプリケーション13の制御系ファイル12へのファイル書き込みを禁止せずにファイルを等値化する構成である。   FIG. 9 is a functional block diagram showing another configuration example of the conventional duplex control system. The difference from the configuration example of FIG. 8 is a configuration for equalizing the file without prohibiting the application 13 from writing the file to the control system file 12.

この手法では、二重化運転移行時のファイル等値化中は、アプリケーション12からの制御系ファイル12への書き込み要求を、ファイル二重化制御部11に形成した書き込み要求キュー11Dに保存し、実際には制御系ファイル12には書き込まない。等値化完了後に書き込み要求キュー11Dに溜まっているファイル書き込み要求データを、制御系ファイル12及び待機計ファイル22に書き込む。   In this method, during the file equalization at the time of the duplex operation shift, the write request from the application 12 to the control system file 12 is stored in the write request queue 11D formed in the file duplex control unit 11 and actually controlled. It is not written in the system file 12. The file write request data stored in the write request queue 11D after the equalization is completed is written to the control system file 12 and the standby meter file 22.

以下、図8の従来技術と異なる処理について記述する。読み込み部11Cは、ファイル読み込み要求受信時に制御系ファイル12から読み込み範囲のデータを読み込み、そのデータをアプリケーション13に通知する。ただし、二重化運転移行処理中は以下の手順でアプリケーション13に渡すデータを作成する。   Hereinafter, processing different from the prior art of FIG. 8 will be described. When the file reading request is received, the reading unit 11C reads data in the reading range from the control system file 12 and notifies the application 13 of the data. However, data to be passed to the application 13 is created in the following procedure during the duplex operation transition process.

最初に、制御系ファイル12から読み込み範囲に含まれるデータを読み込む。次に、書き込み要求キュー11Dに溜まっているファイル書き込み要求データを全て参照し、各書き込み要求が該当ファイルの読み込み範囲内であるかを判断し、該当する場合は制御系ファイル12から読み込んだデータに対して、ファイル書き込み要求データを反映する。   First, data included in the reading range is read from the control system file 12. Next, all the file write request data stored in the write request queue 11D are referred to, and it is determined whether each write request is within the read range of the corresponding file. On the other hand, the file write request data is reflected.

書き込み部11Bは、ファイル書き込み要求受信時に対象の制御系ファイル12の書き込み範囲に書き込みデータを書き込む。ただし、該当ファイルが書き込み禁止の場合は、ファイルには書き込まず、書き込み要求データを書き込み要求キュー11Dに保存する。即ち、書き込み要求キュー11Dは、ファイル書き込み禁止中の制御系ファイル12への書き込み要求データを保存する。   The writing unit 11B writes the write data in the write range of the target control file 12 when the file write request is received. However, if the file is write-protected, the write request data is stored in the write request queue 11D without being written to the file. In other words, the write request queue 11D stores write request data for the control system file 12 whose file writing is prohibited.

特開2005−182217号公報JP 2005-182217 A

従来構成の二重化制御システムでは、次のような問題がある。
図8に示す従来構成では、制御系ファイル12への書き込みを禁止して、ファイルを等値化する。従って、ファイル書き込み禁止中は、アプリケーション13が独自にファイルに書き込むデータをバッファリングしなければならない。更に、ファイル書き込み禁止期間は、等値化するファイルサイズに比例してバッファサイズが無制限に増加するため、アプリケーション13は用意するバッファのサイズを決定することができない。
The conventional dual control system has the following problems.
In the conventional configuration shown in FIG. 8, writing to the control system file 12 is prohibited and the files are equalized. Therefore, while the file writing is prohibited, the data to be written to the file by the application 13 must be buffered. Furthermore, since the buffer size increases indefinitely in proportion to the file size to be equalized during the file write prohibition period, the application 13 cannot determine the size of the prepared buffer.

図9に示す従来構成では、制御系ファイル12への書き込みを禁止せずにファイルを等値化することができる。しかしながら、ファイル読み込み要求時は、読み込んだファイルデータに対して書き込み要求キュー11Dの内容を全て反映しなければならないため、ファイル読み込み性能が悪化する。   In the conventional configuration shown in FIG. 9, the file can be equalized without prohibiting writing to the control system file 12. However, when the file read request is made, the entire contents of the write request queue 11D must be reflected on the read file data, so that the file read performance deteriorates.

本発明の目的は、ファイル等値化処理中にアプリケーションからのファイル書き込みを禁止せず、且つファイル等値化処理中のアプリケーションのファイル読み込み性能をほとんど劣化させることがない二重化制御システムを実現することにある。   An object of the present invention is to realize a duplex control system that does not prohibit file writing from an application during file equalization processing and hardly degrades the file reading performance of the application during file equalization processing. It is in.

このような課題を達成するために、本発明は次の通りの構成になっている。
(1)制御系モジュールのみによるシングル運転から、待機系モジュールの復帰により二重化運転に移行する際に、前記制御系モジュールのアプリケーションが書き込み読み出ししているファイルを前記待機系モジュールのファイルに等値化する二重化制御システムにおいて、
原則として書き込み禁止処理した前記制御系モジュールのファイルを前記待機系モジュールのファイルにコピーしている期間中に、前記アプリケーションが制御系モジュールのファイルに書き込み要求したデータを保持する1次バッファを前記制御系モジュールに生成し、
前記ファイルのコピー処理の終了後、前記1次バッファへの書き込みを禁止すると共に、この1次バッファのデータを前記待機系モジュールのファイルに追記し、
前記1次バッファのデータ追記の期間中に、前記アプリケーションが制御系モジュールのファイルに書き込み要求したデータを保持する2次バッファを前記制御系モジュールに生成し、
以下同様に、書き込み禁止された(N−1)次バッファのデータを前記待機系モジュールのファイルに追記している期間中に、前記アプリケーションが制御系モジュールのファイルに書き込み要求したデータを保持するN次バッファを前記制御系モジュールに順次生成し、
前記N次バッファのデータを前記待機系モジュールのファイルに追記している期間中に、前記アプリケーションよりの書き込み要求が発生しない時に、全ファイルの等値化処理を終了することを特徴とする二重化制御システム。
In order to achieve such a subject, the present invention has the following configuration.
(1) When shifting from single operation using only the control system module to duplex operation by returning the standby system module, the file written and read by the application of the control system module is equalized to the file of the standby system module In the redundant control system
In principle, during the period when the file of the control system module subjected to the write prohibition process is copied to the file of the standby system module, the control is performed on the primary buffer that holds the data requested by the application to write to the file of the control system module. To the system module,
After completion of the file copy processing, writing to the primary buffer is prohibited, and data in the primary buffer is added to the file of the standby module,
During the period of data addition to the primary buffer, a secondary buffer that holds data requested by the application to write to the file of the control system module is generated in the control system module,
Similarly, during the period in which the write-protected (N-1) data of the next buffer is added to the file of the standby system module, the application holds the data requested to be written to the file of the control system module. The next buffer is sequentially generated in the control system module,
Duplexing control characterized in that equalization processing for all files is terminated when no write request is issued from the application during a period in which data in the Nth order buffer is added to a file of the standby module. system.

(2)前記制御系モジュールのファイルを前記待機系モジュールへ等値化する速度は、前記アプリケーションによる制御系モジュールのファイルへの書き込み速度よりも速くされていることを特徴とする(1)に記載の二重化制御システム。 (2) The speed of equalizing the file of the control system module to the standby system module is higher than the speed of writing to the file of the control system module by the application. Duplex control system.

(3)前記制御系モジュールに生成されたバッファは、そのデータが前記待機系モジュールのファイルと前記制御系モジュールのファイルに追記された後、順次削除されることを特徴とする(1)または(2)に記載の二重化制御システム。 (3) The buffer generated in the control system module is deleted sequentially after the data is added to the standby system module file and the control system module file (1) or ( The duplex control system according to 2).

(4)前記制御系モジュールに生成されたバッファのデータを前記待機系モジュールのファイルに追記するのに要する時間が、前記アプリケーションの動作上許容されるファイル書き込み禁止時間よりも短かくなった場合には、前記アプリケーションの前記バッファへの書き込みを禁止し、そのバッファのデータを前記待機系モジュールのファイルに追記することを特徴とする(1)乃至(3)のいずれかに記載の二重化制御システム。 (4) When the time required for appending the buffer data generated in the control system module to the file of the standby system module is shorter than the file write prohibition time allowed for the operation of the application The duplication control system according to any one of (1) to (3), wherein writing of the application to the buffer is prohibited, and data of the buffer is added to a file of the standby module.

(5)前記アプリケーションは、制御系モジュールのファイルのデータを読み込む際に、全ての読み込み範囲が前記ファイルに含まれていない場合には、前記1次バッファからN次バッファを順次探索し、読み込み範囲が含まれるバッファよりデータを取得して読み込み済みデータに結合することを特徴とする(1)乃至(4)のいずれかに記載の二重化制御システム。 (5) When reading the data of the file of the control system module, if the entire reading range is not included in the file, the application sequentially searches the N-th buffer from the primary buffer and reads the reading range. The duplex control system according to any one of (1) to (4), wherein data is acquired from a buffer including the data and combined with the read data.

本発明によれば、次のような効果を期待することができる。
(1)アプリケーションにファイル書き込みを禁止することなく、制御系モジュールのファイルを待機系モジュールに等値化することができる。
According to the present invention, the following effects can be expected.
(1) The file of the control system module can be equalized to the standby system module without prohibiting the application from writing the file.

(2)ファイルの等値化中であっても、アプリケーションは最新のファイルデータを取得することができ、通常のファイル読み込みと比較してアクセス速度の劣化はほとんどない。これにより、アプリケーションはファイルの二重化を考慮することなくファイルの読み書きを行うことができる。 (2) Even during file equalization, the application can acquire the latest file data, and there is almost no deterioration in access speed compared to normal file reading. Thereby, the application can read and write the file without considering the duplication of the file.

本発明を適用した二重化制御システムの一実施例を示す機能ブロック図である。It is a functional block diagram which shows one Example of the duplication control system to which this invention is applied. ファイル等値化処理の流れを説明するフローチャートである。It is a flowchart explaining the flow of a file equalization process. ファイル書き込み処理の流れを説明するフローチャートである。It is a flowchart explaining the flow of a file writing process. ファイル読み込み処理の流れを説明するフローチャートである。It is a flowchart explaining the flow of a file reading process. 書き込みバッファによる等値化処理の流れを説明するタイムチャートである。It is a time chart explaining the flow of the equalization process by a write buffer. 図2に示すファイル等値化処理における書き込みバッファの追記処理の他の流れを説明するフローチャートである。6 is a flowchart for explaining another flow of the write buffer append process in the file equalization process shown in FIG. 2. 図4に示すファイル書き込み処理の他の流れを説明するフローチャートである。6 is a flowchart for explaining another flow of the file writing process shown in FIG. 4. 従来の二重化制御システムの構成例を示す機能ブロック図である。It is a functional block diagram which shows the structural example of the conventional duplication control system. 従来の二重化制御システムの他の構成例を示す機能ブロック図である。It is a functional block diagram which shows the other structural example of the conventional duplication control system.

以下本発明を、図面を用いて詳細に説明する。図1は、本発明を適用した二重化制御システムの一実施例を示す機能ブロック図である。図8で説明した従来構成と同一要素には同一符号を付して説明を省略する。   Hereinafter, the present invention will be described in detail with reference to the drawings. FIG. 1 is a functional block diagram showing an embodiment of a duplex control system to which the present invention is applied. The same elements as those in the conventional configuration described with reference to FIG.

図1は、図8に示す従来構成の機能を拡張したものである。以下、図8の構成に対して追加した要素と、変更した処理について述べる。尚、本発明では、アプリケーションによるファイル書き込みを、追記書き込みに限定するものとする。   FIG. 1 is an extension of the function of the conventional configuration shown in FIG. Hereinafter, elements added to the configuration of FIG. 8 and changed processes will be described. In the present invention, file writing by an application is limited to additional writing.

追記書き込みとは、新たな書き込みデータをファイルの終端に追加する処理であり、ファイルに一度書き込んだデータは後から変更しないものとする。この処理は、例えば、データロギング等で採用されている。   The additional write is a process of adding new write data to the end of the file, and the data once written in the file is not changed later. This process is employed in, for example, data logging.

図8の構成に追加された要素は、制御系モジュール10のファイル二重化制御部11内に、等値化制御部101、書き込み制御部102、読み込み制御部103、書き込みバッファ104を形成した構成である。   The elements added to the configuration of FIG. 8 are configurations in which an equalization control unit 101, a write control unit 102, a read control unit 103, and a write buffer 104 are formed in the file duplication control unit 11 of the control system module 10. .

アプリケーション13は、図8と同様に制御系ファイル12の読み書きを行うが、読み込み時には、読み込み制御部103に対して読み込み要求データを送信する。書き込み時には、書き込み制御部102に対して書き込み要求データを送信する。ここで、書き込みするデータは追記のみとする。読み込み要求データ、書き込み要求データは、図8の従来技術と同様である。   The application 13 reads and writes the control system file 12 as in FIG. 8, but transmits read request data to the read control unit 103 at the time of reading. At the time of writing, write request data is transmitted to the write control unit 102. Here, the data to be written is only appending. The read request data and write request data are the same as those in the prior art of FIG.

ファイル二重化制御部11は、二重化運転行移行処理時には、制御系ファイル12の書き込みを禁止して、等値化部11Aと等値化制御部101に対してファイル等値化要求を行う。等値化制御部101は、ファイル等値化要求受信時に、待機系ファイル22及び制御系ファイル12のデータに対し、書き込みバッファ104に保持されたデータを追記する。   The file duplication control unit 11 prohibits writing of the control system file 12 during the duplication operation line transition process, and makes a file equalization request to the equalization unit 11A and the equalization control unit 101. The equalization control unit 101 adds the data held in the write buffer 104 to the data of the standby system file 22 and the control system file 12 when receiving the file equalization request.

書き込みバッファ104のデータの制御系ファイル12と待機系ファイル22への追記は、1次バッファ→2次バッファ・・・N次バッファの順に行う。また、制御系ファイル12への追記は等値化制御部101が行い、待機系ファイル22への追記は待機系モジュール20の等値化部21Aへ等値化制御部101がファイル書き込み要求を行う。このとき、該当バッファは書き込み禁止とする。書き込み要求に基づく処理の終了後は、該当バッファを削除する。   The additional writing of the data in the write buffer 104 to the control system file 12 and the standby system file 22 is performed in the order of primary buffer → secondary buffer. Further, the addition to the control system file 12 is performed by the equalization control unit 101, and the addition to the standby system file 22 is performed by the equalization control unit 101 to the equalization unit 21A of the standby system module 20. . At this time, the corresponding buffer is write-protected. After completion of the processing based on the write request, the corresponding buffer is deleted.

書き込み制御部102は、書き込み要求データ受信時に、制御系ファイル12の書き込み可能な領域を探索し、その領域に書き込みデータを追記する。探索順は、制御系ファイル→1次バッファ→2次バッファ・・・N次バッファである。   When receiving the write request data, the write control unit 102 searches for a writable area of the control system file 12 and adds write data to the area. The search order is: control system file → primary buffer → secondary buffer... Nth buffer.

全ての領域が書き込み禁止の場合は、新しいバッファを作成する。ここで、バッファへの書き込み速度は、等値化制御部によるファイル等値化速度以下とする。また、ファイル書き込み時は、書き込み部11Bに書き込み要求データを送信する。   If all areas are write-protected, create a new buffer. Here, the writing speed to the buffer is set to be equal to or lower than the file equalization speed by the equalization control unit. At the time of file writing, write request data is transmitted to the writing unit 11B.

読み込み制御部103は、読み込み要求データ受信時に、要求に含まれる読み込み範囲のデータを、制御系ファイル12と書き込みバッファ104から探索し、アプリケーション13に通知する。探索方法は、制御系ファイル12→1次バッファ→2次バッファ・・・N次バッファの順に、夫々のデータサイズを基に読み込み範囲に該当するかを判断する。   When receiving the read request data, the read control unit 103 searches the control system file 12 and the write buffer 104 for data in the read range included in the request, and notifies the application 13 of it. In the search method, it is determined whether the data falls within the reading range based on the respective data sizes in the order of control system file 12 → primary buffer → secondary buffer... Nth buffer.

このとき、データ範囲が制御系ファイル12と複数のバッファに跨る場合は、夫々から取得したデータを結合する。また、ファイル読み込み時は、読み込み部11Cに読み込み要求データを送信する。   At this time, when the data range extends over the control system file 12 and a plurality of buffers, the data acquired from each is combined. When reading a file, read request data is transmitted to the reading unit 11C.

書き込みバッファ104は、制御系ファイル12への書き込み内容を保持するバッファ群である。バッファは複数存在可能であり、生成順に1次バッファ、2次バッファ・・・Nバッファとする。各バッファが保持するデータの例は以下の通りである。
(a)ファイル名:書き込みデータを追記するファイル名
(b)書き込み範囲:書き込みデータをファイルに書き込む位置
(c)書き込みデータ:ファイルに追記するデータ
The write buffer 104 is a buffer group that holds the contents written to the control system file 12. There can be a plurality of buffers, and the primary buffer, secondary buffer,... Examples of data held by each buffer are as follows.
(A) File name: File name to which write data is added (b) Write range: Position where write data is written to the file (c) Write data: Data to be added to the file

以下、図2乃至図4のフローチャート及び図5のタイムチャートにより、処理の流れを説明する。図2乃至図4において、本発明特有の処理ステップは太線のブロックで表記する。   The processing flow will be described below with reference to the flowcharts of FIGS. 2 to 4 and the time chart of FIG. In FIG. 2 to FIG. 4, processing steps unique to the present invention are indicated by bold blocks.

図2は、ファイル等値化処理の流れを説明するフローチャートである。図2(A)は、ファイル等値化処理の基本的な流れを示す。図2(B)は、図2(A)における本発明特有の処理ステップS5の詳細フローを示す。   FIG. 2 is a flowchart for explaining the flow of the file equalization processing. FIG. 2A shows a basic flow of file equalization processing. FIG. 2B shows a detailed flow of the processing step S5 unique to the present invention in FIG.

図2(A)において、ステップS1で等値化処理が開始されると、ステップS2でファイル等値化制御部11は制御系ファイル12への書き込みを禁止する。ステップS3でファイル等値化制御部11は、等値化部11Aにファイル等値化要求を行う。   In FIG. 2A, when the equalization process is started in step S1, the file equalization control unit 11 prohibits writing to the control system file 12 in step S2. In step S3, the file equalization control unit 11 sends a file equalization request to the equalization unit 11A.

ステップS4で等値化部11Aは、制御系ファイル12の内容を待機系モジュールの待機系ファイル22へ追記する。次に、ステップS5で書き込みバッファ104のデータを待機系ファイル22及び制御系ファイル12に追記する。   In step S4, the equalization unit 11A adds the contents of the control system file 12 to the standby system file 22 of the standby system module. In step S5, the data in the write buffer 104 is added to the standby file 22 and the control file 12.

ステップS6でファイル等値化制御部11は、制御系ファイル12への書き込み禁止を解除し、ステップS7でファイル等値化処理を終了する。ステップS5の書き込みバッファの詳細は、図2(B)に示される。   In step S6, the file equalization control unit 11 cancels the prohibition of writing to the control system file 12, and ends the file equalization process in step S7. Details of the write buffer in step S5 are shown in FIG.

図2(B)において、ステップS51で書き込みバッファの追記処理が開始されると、ステップS52でファイル二重化制御部11は等値化制御部101へファイル等値化要求を行う。ステップS53で等値化制御部101は、等値化するバッファを選択し、これを書き込み禁止にする。   In FIG. 2B, when the write buffer append process is started in step S51, the file duplication control unit 11 issues a file equalization request to the equalization control unit 101 in step S52. In step S <b> 53, the equalization control unit 101 selects a buffer to be equalized and prohibits writing of the buffer.

ステップS54で等値化制御部101は、待機系モジュール20の等値化部21Aに等値化するバッファデータの書き込み要求をする。ステップS55で待機系モジュール20の等値化部21Aは、待機系ファイル22にバッファデータを追記する。   In step S54, the equalization control unit 101 requests the equalization unit 21A of the standby module 20 to write buffer data to be equalized. In step S <b> 55, the equalization unit 21 </ b> A of the standby system module 20 adds buffer data to the standby system file 22.

次に、ステップS56で、等値化制御部101は、制御系ファイル12にバッファデータを追記する。そして、等値化制御部101は、ステップS57で追記処理済みのバッファを削除する。   Next, in step S <b> 56, the equalization control unit 101 adds buffer data to the control system file 12. Then, the equalization control unit 101 deletes the buffer that has been additionally written in step S57.

ステップS58のチェックで全バッファの追記処理が完了した場合には、ステップS59で書き込みバッファの追記処理を終了する。ステップS58のチェックで全バッファの追記が未完了であれば、ステップS53に戻り同一処理を繰り返す。   If the appending process for all the buffers is completed in the check in step S58, the appending process for the write buffer is terminated in step S59. If the appending of all the buffers has not been completed in the check in step S58, the process returns to step S53 and the same process is repeated.

図3は、ファイル書き込み処理の流れを説明するフローチャートである。ステップS1でファイル書き込み処理が開始されると、ステップS2でアプリケーション13が書き込み制御部102に書き込み要求データを送信する。   FIG. 3 is a flowchart for explaining the flow of the file writing process. When the file writing process is started in step S1, the application 13 transmits write request data to the write control unit 102 in step S2.

ステップS3のチェックで、制御系ファイル12が書込み禁止でない場合には、ステップS4に進み、書き込み制御部102は書き込み部11Bに書き込み要求データを送信する。ステップS5で書き込み部11Bは、制御系ファイル12に書き込みデータを追記し、ステップS6で書き込み処理を終了する。   If it is determined in step S3 that the control file 12 is not write-protected, the process advances to step S4, and the write control unit 102 transmits write request data to the write unit 11B. In step S5, the writing unit 11B adds write data to the control system file 12, and ends the writing process in step S6.

ステップS3のチェックで、書き込み禁止である場合には、ステップS7のチェックに進み、書き込み可能なバッファが存在する場合には、ステップS8で書き込み制御部102は書き込み可能なバッファに書き込みデータを追記する。ステップS7のチェックで書き込み可能なバッファが存在しない場合には、ステップS9で書き込み制御部102は、書き込み可能なバッファを生成し、ステップS8に進む。   If it is determined in step S3 that writing is prohibited, the process proceeds to step S7. If there is a writable buffer, the write control unit 102 adds write data to the writable buffer in step S8. . If there is no writable buffer in the check in step S7, the write control unit 102 generates a writable buffer in step S9, and the process proceeds to step S8.

図4は、ファイル読み込み処理の流れを説明するフローチャートである。ステップS1でファイル読み込み処理が開始されると、ステップS2でアプリケーション13は読み込み制御部103に読み込み要求データを送信する。   FIG. 4 is a flowchart for explaining the flow of the file reading process. When the file reading process is started in step S1, the application 13 transmits read request data to the reading control unit 103 in step S2.

ステップS3のチェックで読み込み範囲が制御系ファイル12に含まれる場合には、ステップS4で読み込み制御部103は、読み込み部11Cに読み込み要求データ送信する。ステップS5で読み込み部11Cは、制御系ファイル12から読み込み範囲のファイルデータを読み込む。   If the read range is included in the control system file 12 in the check in step S3, the read control unit 103 transmits read request data to the reading unit 11C in step S4. In step S <b> 5, the reading unit 11 </ b> C reads file data in the reading range from the control system file 12.

ステップS6のチェックで読み込み範囲全ての読み込みが完了していれば、ステップS7で読み込み制御部103はアプリケーション13に読み込みデータを通知し、ステップS8でファイル読み込み処理を終了する。   If the reading of the entire reading range is completed in the check in step S6, the reading control unit 103 notifies the application 13 of the reading data in step S7, and the file reading process is ended in step S8.

ステップS3のチェックで読み込み範囲が制御系ファイル12に含まれない場合には、ステップS9で読み込み制御部103は、読み込み範囲が含まれるバッファを探索する。ステップS10で読み込み制御部103は探索したバッファからバッファデータを読み込んでステップS6に進む。ステップS6のチェックで読み込み範囲全ての読み込みが完了していない場合には、ステップS9に戻り、同一処理を繰り返す。   If the reading range is not included in the control system file 12 in the check in step S3, the reading control unit 103 searches for a buffer including the reading range in step S9. In step S10, the read control unit 103 reads buffer data from the searched buffer and proceeds to step S6. If it is determined in step S6 that reading of the entire reading range has not been completed, the process returns to step S9 and the same processing is repeated.

図5は、書き込みバッファによる等値化処理の流れを説明するタイムチャートである。アプリケーション13は、ファイル書き込み周期1秒、1周期の書き込み量1MBでファイル書き込みを行うものとし、二重化運転移行処理前に既に1000MBの制御系ファイル12が存在するとする。また、ファイル二重化制御部11によるファイル等値化速度は、10MB/secとする。   FIG. 5 is a time chart for explaining the flow of equalization processing by the write buffer. It is assumed that the application 13 performs file writing with a file writing cycle of 1 second and a writing amount of 1 MB in one cycle, and the 1000 MB control system file 12 already exists before the duplex operation transition processing. The file equalization speed by the file duplication control unit 11 is 10 MB / sec.

本発明によれば、等値化対象が、制御系ファイル→1次バッファ→2次バッファ→3次バッファと移行するに従い、等値化データのサイズが順次小さくなり、それに伴い等値化所要時間も減少していく。   According to the present invention, as the equalization target shifts from control system file → primary buffer → secondary buffer → tertiary buffer, the size of the equalized data is sequentially reduced, and the equalization time is accordingly increased. Will also decrease.

1次バッファにはファイルの等値化所要時間100秒(1000MB/10MB/sec)の間にアプリケーション13から書き込み要求のあった100MB(1MB/秒*100秒)のデータが蓄積される。   The primary buffer stores 100 MB (1 MB / second * 100 seconds) of data requested by the application 13 during a file equalization required time of 100 seconds (1000 MB / 10 MB / sec).

次に2次バッファには、1次バッファの等値化所要時間10秒(100MB/10MB/sec)の間に、アプリケーションから書き込み要求のあった10MB(1MB/秒*10秒)のデータが蓄積される。   Next, in the secondary buffer, 10 MB (1 MB / second * 10 seconds) of data requested by the application is accumulated within the time required for equalization of the primary buffer of 10 seconds (100 MB / 10 MB / sec). Is done.

このようにバッファデータのサイズは徐々に減少していき、最終的に3次バッファの等値化中はアプリケーションからの書き込み要求がないため、3次バッファの等値化後に制御系と待機系のファイルは完全に同一となり、全等値化処理を終了する。   In this way, the size of the buffer data gradually decreases, and since there is no write request from the application during the equalization of the tertiary buffer, the control system and the standby system after the equalization of the tertiary buffer. The files are completely identical, and all equalization processing ends.

以上説明した実施例では、N次バッファの等値化中におけるアプリケーションからのファイル書き込み要求がなくなるまでファイル等値化が完了しないため、等値化が完了するまでに多くの時間を要してしまう場合がある。   In the embodiment described above, the file equalization is not completed until there is no file write request from the application during the equalization of the Nth-order buffer, so it takes a long time to complete the equalization. There is a case.

そこで、アプリケーション13が一定時間であればファイル書き込み禁止を許容できる場合は、その時間内のみファイル及びバッファへの書き込みを禁止することで、ファイル等値化の時間を削減することがでる。   Therefore, if the application 13 can permit file writing prohibition for a certain period of time, the file equalization time can be reduced by prohibiting writing to the file and buffer only within that time.

図6は、図2に示すファイル等値化処理における書き込みバッファの追記処理(図2(B))の他の流れを説明するフローチャートである。図2(B)に追加されるステップは、ステップS60、S61、S62である。   FIG. 6 is a flowchart for explaining another flow of the write buffer append process (FIG. 2B) in the file equalization process shown in FIG. Steps added to FIG. 2B are steps S60, S61, and S62.

追加ステップS60、S61は、ステップS53とステップS54の間に挿入される。追加ステップS60のチェックでは、各バッファをファイルへ追記する前に、そのバッファの追記所要時間がアプリケーション13の書き込み禁止許容時間より短いか否かを判断する。追記所要時間は、バッファデータサイズ/追記速度で求まる。追記速度は、制御系モジュールと待機系モジュール間のデータ転送方法や機器の処理能力によって一意に決まる。   Additional steps S60 and S61 are inserted between step S53 and step S54. In the check in the adding step S60, before adding each buffer to the file, it is determined whether or not the time required for adding the buffer is shorter than the allowable write prohibition time of the application 13. The time required for additional recording is obtained by the buffer data size / the additional recording speed. The write-once speed is uniquely determined by the data transfer method between the control system module and the standby system module and the processing capacity of the device.

追加ステップS60のチェックで、バッファの追記所要時間がアプリケーション13の書き込み禁止許容時間より短い場合には、追加ステップS61に進み、全書き込みを禁止後、ステップS54に進み、そのバッファの追記処理を行う。追加ステップS60のチェックで、追記所要時間が書き込み禁止許容時間より長い場合には全書き込みを禁止せず、ステップS54からバッファの追記処理を行う。   If the required time for additional writing in the buffer is shorter than the write prohibition allowable time of the application 13 in the check in the additional step S60, the process proceeds to additional step S61. . If it is determined in the additional step S60 that the additional writing time is longer than the write prohibition allowable time, all writing is not prohibited and the buffer additional processing is performed from step S54.

その後、ステップS58とステップS59の間に挿入された追加ステップS61により全書き込み禁止を解除する。尚、ここでいう全書き込み禁止とは、制御系ファイルと全てのバッファへの書き込みを禁止することである。   Thereafter, the prohibition of all writing is canceled by an additional step S61 inserted between step S58 and step S59. Note that “all write prohibition” here means prohibition of writing to the control system file and all buffers.

図7は、図4に示すファイル書き込み処理の他の流れを説明するフローチャートである。図4に追加されるステップは、ステップS10及びステップS11である。追加ステップS10は、ステップS2とステップS3の間に挿入される。   FIG. 7 is a flowchart for explaining another flow of the file writing process shown in FIG. Steps added to FIG. 4 are steps S10 and S11. The additional step S10 is inserted between step S2 and step S3.

追加ステップS10のチェックで、アプリケーション13からの書き込み要求データ受信時に、全書き込みが禁止されている場合は、追加ステップS11でアプリケーション13に書き込み拒否を通知し、ステップS6でファイル書き込み処理を終了するする。追加ステップS10のチェックで、全書き込みが禁止されていない場合は、ステップS3に進み図4と同様に処理する。   If all the writing is prohibited when receiving the write request data from the application 13 in the check in the adding step S10, the writing rejection is notified to the application 13 in the adding step S11, and the file writing process is ended in the step S6. . If all writing is not prohibited in the check in the additional step S10, the process proceeds to step S3 and the same processing as in FIG.

このように、所定の条件下でアプリケーション13の制御系ファイル12及びバッファ104への書き込みを禁止する処理によって、ファイル等値化処理中のファイル書き込み禁止時間を、アプリケーションの許容時間内に収めることができる。   As described above, the process of prohibiting the writing of the application 13 to the control system file 12 and the buffer 104 under a predetermined condition allows the file write prohibition time during the file equalization process to be within the allowable time of the application. it can.

10 制御系モジュール
11 ファイル二重化制御部
11A 等値化部
11B 書き込み部
11C 読み込み部
12 制御系ファイル
13 アプリケーション
20 待機系モジュール
21 ファイル二重化制御部
21A 等値化部
22 待機系ファイル
101 等値化制御部
102 書き込み制御部
103 読み込み制御部
104 書き込みバッファ
DESCRIPTION OF SYMBOLS 10 Control system module 11 File duplication control part 11A Equalization part 11B Writing part 11C Reading part 12 Control system file 13 Application 20 Standby system module 21 File duplication control part 21A Equalization part 22 Standby system file 101 Equalization control part 102 write control unit 103 read control unit 104 write buffer

Claims (5)

制御系モジュールのみによるシングル運転から、待機系モジュールの復帰により二重化運転に移行する際に、前記制御系モジュールのアプリケーションが書き込み読み出ししているファイルを前記待機系モジュールのファイルに等値化する二重化制御システムにおいて、
原則として書き込み禁止処理した前記制御系モジュールのファイルを前記待機系モジュールのファイルにコピーしている期間中に、前記アプリケーションが制御系モジュールのファイルに書き込み要求したデータを保持する1次バッファを前記制御系モジュールに生成し、
前記ファイルのコピー処理の終了後、前記1次バッファへの書き込みを禁止すると共に、この1次バッファのデータを前記待機系モジュールのファイルに追記し、
前記1次バッファのデータ追記の期間中に、前記アプリケーションが制御系モジュールのファイルに書き込み要求したデータを保持する2次バッファを前記制御系モジュールに生成し、
以下同様に、書き込み禁止された(N−1)次バッファのデータを前記待機系モジュールのファイルに追記している期間中に、前記アプリケーションが制御系モジュールのファイルに書き込み要求したデータを保持するN次バッファを前記制御系モジュールに順次生成し、
前記N次バッファのデータを前記待機系モジュールのファイルに追記している期間中に、前記アプリケーションよりの書き込み要求が発生しない時に、全ファイルの等値化処理を終了することを特徴とする二重化制御システム。
Redundant control that equalizes the file written and read by the application of the control system module to the file of the standby system module when shifting from the single operation only by the control system module to the duplex operation by returning the standby system module In the system,
In principle, during the period when the file of the control system module subjected to the write prohibition process is copied to the file of the standby system module, the control is performed on the primary buffer that holds the data requested by the application to write to the file of the control system module. To the system module,
After completion of the file copy processing, writing to the primary buffer is prohibited, and data in the primary buffer is added to the file of the standby module,
During the period of data addition to the primary buffer, a secondary buffer that holds data requested by the application to write to the file of the control system module is generated in the control system module,
Similarly, during the period in which the write-protected (N-1) data of the next buffer is added to the file of the standby system module, the application holds the data requested to be written to the file of the control system module. The next buffer is sequentially generated in the control system module,
Duplexing control characterized in that equalization processing for all files is terminated when no write request is issued from the application during a period in which data in the Nth order buffer is added to a file of the standby module. system.
前記制御系モジュールのファイルを前記待機系モジュールへ等値化する速度は、前記アプリケーションによる制御系モジュールのファイルへの書き込み速度よりも速くされていることを特徴とする請求項1に記載の二重化制御システム。   2. The duplex control according to claim 1, wherein a speed for equalizing the file of the control system module to the standby system module is higher than a speed of writing the file of the control system module by the application. system. 前記制御系モジュールに生成されたバッファは、そのデータが前記待機系モジュールのファイルと前記制御系モジュールのファイルに追記された後、順次削除されることを特徴とする請求項1または2に記載の二重化制御システム。   The buffer generated in the control system module is deleted sequentially after the data is added to the file of the standby system module and the file of the control system module. Redundant control system. 前記制御系モジュールに生成されたバッファのデータを前記待機系モジュールのファイルに追記するのに要する時間が、前記アプリケーションの動作上許容されるファイル書き込み禁止時間よりも短かくなった場合には、前記アプリケーションの前記バッファへの書き込みを禁止し、そのバッファのデータを前記待機系モジュールのファイルに追記することを特徴とする請求項1乃至3のいずれかに記載の二重化制御システム。   When the time required to append the buffer data generated in the control system module to the file of the standby system module is shorter than the file write prohibition time allowed for the operation of the application, 4. The duplex control system according to claim 1, wherein writing of the application into the buffer is prohibited, and data in the buffer is added to a file of the standby module. 前記アプリケーションは、制御系モジュールのファイルのデータを読み込む際に、全ての読み込み範囲が前記ファイルに含まれていない場合には、前記1次バッファからN次バッファを順次探索し、読み込み範囲が含まれるバッファよりデータを取得して読み込み済みデータに結合することを特徴とする請求項1乃至4のいずれかに記載の二重化制御システム。   When reading the data of the file of the control system module, if the entire reading range is not included in the file, the application sequentially searches the Nth buffer from the primary buffer and includes the reading range. 5. The duplex control system according to claim 1, wherein data is obtained from a buffer and combined with read data.
JP2010157869A 2010-07-12 2010-07-12 Redundant control system Active JP5505148B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2010157869A JP5505148B2 (en) 2010-07-12 2010-07-12 Redundant control system

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010157869A JP5505148B2 (en) 2010-07-12 2010-07-12 Redundant control system

Publications (2)

Publication Number Publication Date
JP2012022383A true JP2012022383A (en) 2012-02-02
JP5505148B2 JP5505148B2 (en) 2014-05-28

Family

ID=45776654

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010157869A Active JP5505148B2 (en) 2010-07-12 2010-07-12 Redundant control system

Country Status (1)

Country Link
JP (1) JP5505148B2 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014146259A (en) * 2013-01-30 2014-08-14 Oki Electric Ind Co Ltd Redundant VoIP system

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004157795A (en) * 2002-11-07 2004-06-03 Hitachi Ltd Dual system computer and its shared data matching method
JP2005182217A (en) * 2003-12-17 2005-07-07 Yokogawa Electric Corp Input/output device
JP2009199197A (en) * 2008-02-20 2009-09-03 Hitachi Ltd Computer system, data matching method and data matching program
JP2010152591A (en) * 2008-12-25 2010-07-08 Nec Corp Database system, data processing method, and data processing program

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004157795A (en) * 2002-11-07 2004-06-03 Hitachi Ltd Dual system computer and its shared data matching method
JP2005182217A (en) * 2003-12-17 2005-07-07 Yokogawa Electric Corp Input/output device
JP2009199197A (en) * 2008-02-20 2009-09-03 Hitachi Ltd Computer system, data matching method and data matching program
JP2010152591A (en) * 2008-12-25 2010-07-08 Nec Corp Database system, data processing method, and data processing program

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014146259A (en) * 2013-01-30 2014-08-14 Oki Electric Ind Co Ltd Redundant VoIP system

Also Published As

Publication number Publication date
JP5505148B2 (en) 2014-05-28

Similar Documents

Publication Publication Date Title
TWI654558B (en) Control method for mixed storage and mixed storage system
US10389380B2 (en) Efficient data path architecture for flash devices configured to perform multi-pass programming
US20080133695A1 (en) Information processing system and backing up data method
JP4150718B2 (en) Destructive read type random access memory system
JP2012230621A (en) Memory apparatus, memory control apparatus, and memory control method
US20090132534A1 (en) Remote replication synchronizing/accessing system and method thereof
CN114265670B (en) Memory block sorting method, medium and computing device
US8892832B2 (en) Storage apparatus, storage management method, and storage medium storing storage management program
US8595430B2 (en) Managing a virtual tape library domain and providing ownership of scratch erased volumes to VTL nodes
JP5505148B2 (en) Redundant control system
JP6225731B2 (en) Storage control device, storage system, and storage control method
US9262098B2 (en) Pipelined data I/O controller and system for semiconductor memory
US10620872B2 (en) Replicating data in a data storage system
US8560789B2 (en) Disk apparatus, data replicating method onto disk apparatus and program recording medium
US20080059706A1 (en) Storage apparatus, storage system and control method for storage apparatus
US11262936B2 (en) Memory controller, storage device, information processing system, and memory control method
US8166272B2 (en) Method and apparatus for allocation of buffer
KR101041710B1 (en) Method of managing sectors of a non-volatile memory
JP2007219809A (en) Data storage system, data storage method, and data storage program
JP6648596B2 (en) File system control device, storage system, file system control method, and program
JPWO2015141219A1 (en) Storage system, control device, data access method and program
KR102134905B1 (en) Method and Apparatus for Processing Data Using Non-Volatile Memory
JP7384102B2 (en) Vector processor, calculation method and program
US20230004314A1 (en) Method of managing jobs in an information system and associated system
US9256598B1 (en) Systems, methods, and computer readable media for copy-on-demand optimization for large writes

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20130214

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20140214

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140218

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140303

R150 Certificate of patent or registration of utility model

Ref document number: 5505148

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150