JP2012015217A - Manufacturing method of optical semiconductor device - Google Patents
Manufacturing method of optical semiconductor device Download PDFInfo
- Publication number
- JP2012015217A JP2012015217A JP2010148300A JP2010148300A JP2012015217A JP 2012015217 A JP2012015217 A JP 2012015217A JP 2010148300 A JP2010148300 A JP 2010148300A JP 2010148300 A JP2010148300 A JP 2010148300A JP 2012015217 A JP2012015217 A JP 2012015217A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor layer
- forming
- layer
- region
- pattern
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Semiconductor Lasers (AREA)
Abstract
Description
本発明は、光半導体装置の製造方法に関するものである。 The present invention relates to a method for manufacturing an optical semiconductor device.
現在、光ファイバ通信においては光源として半導体レーザが用いられているが、長距離伝送用として用いられる半導体レーザは単一縦モードで発振するものが望ましく、分布帰還型(DFB:Distributed Feedback)レーザ等が実用化されている。一般的には、分布帰還型レーザには、内部に回折格子が設けられており、高い光出力を得るために、光の出射面に反射防止(AR:Anti Reflection)膜が、光の出射面と反対側の面には高反射(HR:High Reflection)膜がコーティングされている。このため、分布帰還型レーザの導波路、即ち、共振器の両端は、反射率が大きく異なる非対称な構造となっている。 Currently, a semiconductor laser is used as a light source in optical fiber communication. However, a semiconductor laser used for long-distance transmission is preferably one that oscillates in a single longitudinal mode, such as a distributed feedback (DFB) laser. Has been put to practical use. In general, a distributed feedback laser is provided with a diffraction grating inside, and in order to obtain a high light output, an anti-reflection (AR) film is provided on the light exit surface, and the light exit surface. The opposite surface is coated with a high reflection (HR) film. For this reason, the waveguide of the distributed feedback laser, that is, both ends of the resonator have an asymmetric structure with greatly different reflectivities.
ところで、回折格子が共振器軸方向に均一な結合定数κを有している場合、共振器の両端にAR膜及びHR膜を設けた構造のDFBレーザでは、光出力が増加するにつれて、ホールバーニングにより共振器軸方向における光の強度分布が不均一となってしまう。よって、光の強度分布が不均一となることを防ぐため、回折格子の結合定数κを不均一にした構造のDFBレーザが報告されている。 By the way, when the diffraction grating has a uniform coupling constant κ in the direction of the resonator axis, in a DFB laser having a structure in which an AR film and an HR film are provided at both ends of the resonator, hole burning is performed as the optical output increases. As a result, the light intensity distribution in the resonator axis direction becomes non-uniform. Therefore, a DFB laser having a structure in which the coupling constant κ of the diffraction grating is made nonuniform in order to prevent the light intensity distribution from becoming nonuniform has been reported.
このように回折格子の結合定数κを不均一にする方法としては、回折格子の厚さを不均一にする方法、回折格子を形成する材料の組成比を不均一にする方法、回折格子のデューティ比を不均一にする方法等がある。 As described above, the diffraction grating coupling constant κ can be made nonuniform by making the thickness of the diffraction grating nonuniform, by making the composition ratio of the material forming the diffraction grating nonuniform, or by the duty of the diffraction grating. There are methods for making the ratio non-uniform.
ところで、DFBレーザ等の光半導体装置を製造する際には、有機金属気相成長(MOCVD:Metal Organic Chemical Vapor Deposition)法が用いられる。MOCVD法では、半導体ウエハ上の一部に誘電体からなるマスク層を形成することにより、結晶成長する層の膜厚や組成の面内分布を変化させることができ、特に、このような方法は選択MOCVD法と呼ばれている。選択MOCVD法では、半導体ウエハの表面に酸化シリコンなどの誘電体からなるマスク層を形成することにより、本来マスク層に覆われている半導体ウエハの表面の領域の結晶成長に寄与するための成長原料が、マスク層の周辺部に気相拡散する。これによりマスク層の周辺部の成膜速度が変化し、更には、組成比が変化するため、回折格子の結合定数κを不均一にすることができる。 By the way, when manufacturing an optical semiconductor device such as a DFB laser, a metal organic chemical vapor deposition (MOCVD) method is used. In the MOCVD method, by forming a mask layer made of a dielectric on a part of a semiconductor wafer, the in-plane distribution of the film thickness and composition of the crystal growth layer can be changed. This is called a selective MOCVD method. In the selective MOCVD method, by forming a mask layer made of a dielectric material such as silicon oxide on the surface of the semiconductor wafer, a growth material for contributing to crystal growth in the region of the surface of the semiconductor wafer that is originally covered with the mask layer However, the gas phase diffuses around the mask layer. As a result, the film formation rate at the peripheral portion of the mask layer changes and the composition ratio also changes, so that the coupling constant κ of the diffraction grating can be made non-uniform.
例えば、回折格子を形成する材料の組成比を不均一にする方法としては、半導体基板又は、半導体層の表面に回折格子を形成するための凹凸の周期パターンを形成し、この凹凸の周期パターン上に誘電体からなるマスク層を形成する。このマスク層は導波路となるレーザストライプ領域の両側に形成されるものであって、光の進行方向に対し略垂直方向においてマスク層の幅が変化するような形状となるように形成する。この上に、上述した選択MOCVD法によりInGaAsP等からなる半導体層を形成する。これにより、マスク層の幅が広い領域に対応しているレーザストライプ領域では、マスク層の幅が狭い領域に対応しているレーザストライプ領域よりも屈折率が高くなるような組成で形成することができる。これにより回折格子の結合係数κを不均一にすることができる。 For example, as a method of making the composition ratio of the material forming the diffraction grating non-uniform, a periodic pattern of unevenness for forming the diffraction grating is formed on the surface of the semiconductor substrate or semiconductor layer, and the periodic pattern on the unevenness is formed. Then, a mask layer made of a dielectric is formed. This mask layer is formed on both sides of the laser stripe region serving as a waveguide, and is formed so that the width of the mask layer changes in a direction substantially perpendicular to the light traveling direction. On this, a semiconductor layer made of InGaAsP or the like is formed by the selective MOCVD method described above. As a result, the laser stripe region corresponding to the region where the width of the mask layer is wide may be formed with a composition having a higher refractive index than the laser stripe region corresponding to the region where the width of the mask layer is narrow. it can. Thereby, the coupling coefficient κ of the diffraction grating can be made non-uniform.
また、回折格子の厚さを不均一にする方法としては、半導体ウエハ上に半導体層の膜厚が傾斜するような構造のSiO2マスクを形成し、MOCVD法により半導体層を成膜した後、このSiO2マスクを除去する。この後、更に、回折格子を形成するための別のSiO2マスクを形成し、RIE等によるドライエッチングにより半導体層の回折格子を形成し、この別のSiO2マスクを除去した後、半導体材料を埋め込む方法がある。 Further, as a method of making the thickness of the diffraction grating non-uniform, a SiO 2 mask having a structure in which the thickness of the semiconductor layer is inclined is formed on the semiconductor wafer, and after the semiconductor layer is formed by MOCVD, This SiO 2 mask is removed. Thereafter, another SiO 2 mask for forming the diffraction grating is further formed, and the diffraction grating of the semiconductor layer is formed by dry etching such as RIE. After removing the other SiO 2 mask, the semiconductor material is removed. There is a way to embed.
また、回折格子のデューティ比を不均一にする方法としては、半導体基板又は半導体層
に回折格子を形成するためのレジストパターンを形成する際、電子線(EB:electron beam)描画装置等により電子ビームのスポット径を変化させながら露光を行なう。このようなEB描画装置により形成されたレジストパターンを用いてRIE(Reactive Ion Etching)等によるエッチングを行ない、レジストパターンを除去し、更に、半導体層を形成する方法がある。これにより半導体基板又は半導体層の表面に、デューティ比が不均一な回折格子を形成することができる。
Further, as a method for making the duty ratio of the diffraction grating non-uniform, when forming a resist pattern for forming a diffraction grating on a semiconductor substrate or semiconductor layer, an electron beam (EB) drawing device or the like is used. The exposure is performed while changing the spot diameter. There is a method of performing etching by RIE (Reactive Ion Etching) or the like using a resist pattern formed by such an EB drawing apparatus, removing the resist pattern, and further forming a semiconductor layer. As a result, a diffraction grating having a non-uniform duty ratio can be formed on the surface of the semiconductor substrate or semiconductor layer.
ところで、従来の回折格子の厚さを不均一にする方法では、傾斜している面にレジストパターンを形成することは極めて困難であり、また、SiO2マスク及び結晶成長回数が多くなるため製造工程及び製造時間が増加し、製造コストが上昇してしまう。 By the way, in the conventional method of making the thickness of the diffraction grating non-uniform, it is extremely difficult to form a resist pattern on the inclined surface, and the number of times of SiO 2 mask and crystal growth increases, and thus the manufacturing process. In addition, the manufacturing time increases and the manufacturing cost increases.
また、従来の回折格子を形成する材料の組成比を不均一にする方法では、組成比を変化させることにより格子定数も変化してしまい、これにより歪み等が発生し、また、結晶性も変化する可能性があり、所望の特性を得ることができなくなる場合がある。 In addition, in the conventional method of making the composition ratio of the material forming the diffraction grating non-uniform, changing the composition ratio also changes the lattice constant, which causes distortion and the crystallinity also changes. In some cases, the desired characteristics cannot be obtained.
また、従来の回折格子のデューティ比を不均一にする方法では、回折格子のデューティ比を不均一なものとするために電子線描画装置等を用いる必要があるが、電子線描画装置による電子線描画は、多大な時間を要するため、製造コストが上昇してしまう。 Further, in the conventional method of making the duty ratio of the diffraction grating non-uniform, it is necessary to use an electron beam drawing apparatus or the like in order to make the duty ratio of the diffraction grating non-uniform. Since drawing requires a lot of time, the manufacturing cost increases.
よって、低コストで設計通りに回折格子の結合定数κを不均一にすることができ、光の強度分布の均一性を向上させた光半導体装置の製造方法が望まれている。 Therefore, there is a demand for a method of manufacturing an optical semiconductor device in which the coupling constant κ of the diffraction grating can be made non-uniform as designed at low cost, and the uniformity of the light intensity distribution is improved.
本実施の形態の一観点によれば、半導体基板上に第1の半導体層を形成する第1の半導体層形成工程と、前記第1の半導体層の表面において、導波路の形成されるレーザストライプ領域及び前記レーザストライプ領域の両側に近接して形成されるダミー領域に、凹凸パターンを形成する凹凸パターン形成工程と、前記凹凸パターンの形成された第1の半導体層の凹部に第2の半導体層をMOCVDにより形成する第2の半導体層形成工程と、前記第2の半導体層形成工程の後、前記第1の半導体層の凸部及び前記第2の半導体層上に第3の半導体層を形成する第3の半導体層形成工程と、を有し、前記第2の半導体層を形成する材料の屈折率は、前記第1の半導体層及び前記第3の半導体層を形成する材料の屈折率とは異なり、前記レーザストライプ領域と前記ダミー領域との間隔は、前記導波路において反射膜の形成される一方の端部の側よりも、反射防止膜の形成される他方の端部の側の方が狭いことを特徴とする。 According to one aspect of this embodiment, a first semiconductor layer forming step of forming a first semiconductor layer on a semiconductor substrate, and a laser stripe in which a waveguide is formed on the surface of the first semiconductor layer A concave / convex pattern forming step for forming a concave / convex pattern in a dummy region formed close to both sides of the region and the laser stripe region, and a second semiconductor layer in a concave portion of the first semiconductor layer in which the concave / convex pattern is formed After forming the second semiconductor layer by MOCVD, and after forming the second semiconductor layer, a third semiconductor layer is formed on the convex portion of the first semiconductor layer and the second semiconductor layer. A third semiconductor layer forming step, wherein a refractive index of a material forming the second semiconductor layer is a refractive index of a material forming the first semiconductor layer and the third semiconductor layer. Unlike the laser The gap between the lie region and the dummy region is narrower on the other end side where the antireflection film is formed than on the one end side where the reflection film is formed in the waveguide. And
また、本実施の形態の他の一観点によれば、半導体基板上に第1の半導体層を形成する第1の半導体層形成工程と、前記第1の半導体層の表面において、導波路の形成されるレーザストライプ領域及び前記レーザストライプ領域の両側に近接して形成されるダミー領域に、凹凸パターンを形成する凹凸パターン形成工程と、前記凹凸パターンの形成された第1の半導体層の凹部に第2の半導体層をMOCVDにより形成する第2の半導体層形成工程と、前記第2の半導体層形成工程の後、前記第1の半導体層の凸部及び前記第2の半導体層上に第3の半導体層を形成する第3の半導体層形成工程と、を有し、前記第2の半導体層を形成する材料の屈折率は、前記第1の半導体層及び前記第3の半導体層を形成する材料の屈折率とは異なるものであって、前記導波路において、反射膜の形成される一方の端部の近傍には前記ダミー領域は形成されていないが、反射防止膜の形成される他方の端部の近傍には前記ダミー領域は形成されていることを特徴とする。 According to another aspect of the present embodiment, a first semiconductor layer forming step of forming a first semiconductor layer on a semiconductor substrate, and formation of a waveguide on the surface of the first semiconductor layer A step of forming a concavo-convex pattern in a laser stripe region to be formed and a dummy region formed adjacent to both sides of the laser stripe region; A second semiconductor layer forming step of forming the second semiconductor layer by MOCVD; and after the second semiconductor layer forming step, a third semiconductor layer is formed on the convex portion of the first semiconductor layer and the second semiconductor layer. A third semiconductor layer forming step of forming a semiconductor layer, and a refractive index of a material forming the second semiconductor layer is a material forming the first semiconductor layer and the third semiconductor layer Different from the refractive index of In the waveguide, the dummy region is not formed near one end where the reflection film is formed, but the dummy region is formed near the other end where the antireflection film is formed. Is formed.
開示の光半導体装置の製造方法によれば、低コストで回折格子の結合定数κを不均一にすることができるため、光の強度分布の均一性を向上させることができる。 According to the disclosed method for manufacturing an optical semiconductor device, the coupling constant κ of the diffraction grating can be made non-uniform at low cost, so that the uniformity of the light intensity distribution can be improved.
発明を実施するための形態について、以下に説明する。 Modes for carrying out the invention will be described below.
〔第1の実施の形態〕
第1の実施の形態について説明する。本実施の形態は、光半導体装置であるDFBレーザの製造方法である。
[First Embodiment]
A first embodiment will be described. The present embodiment is a method for manufacturing a DFB laser which is an optical semiconductor device.
(DFBレーザ)
最初に、図1に基づき本実施の形態における光半導体装置の製造方法により製造されるDFBレーザについて説明する。このDFBレーザは、n−GaAs基板11上に、n−GaAsバッファ層12、n−AlGaAsクラッド層13、量子ドット活性層14、回折格子層15、p−InGaPクラッド層16、p−GaAsコンタクト層17が積層形成されているものである。回折格子層15は、屈折率が3.4のp−GaAs層18内に、屈折率が3.14のp−InGaP層19が格子状に形成されている。具体的には、p−InGaP層19は、矢印Aに示す導波路方向に対し略垂直方向に延びるように縞状に形成された格子が、矢印Aに示す導波路方向に沿って配列されるように形成されている。尚、本実施の形態においては、矢印Aに示す導波路方向は、[110]方向となるように形成されている。また、p−InGaPクラッド層16及びp−GaAsコンタクト層17は、リッジ構造となるリッジ部21が形成されており、このリッジ部21の側面及び回折格子層15の表面において、SiO2膜22が形成されている。更に、p−GaAsコンタクト層17の上面、SiO2膜22の側面及び表面には、p側電極23が形成されており、n−GaAs基板11の裏面にはn側電極24が形成されている。また、回折格子層15においては、回折格子層15を形成するp−InGaP層19の膜厚が、一方の面31から他方の面32に向かって薄くなるように形成されている。尚、このDFBレーザの一方の面31には、反射率の高いHR膜が形成されており、他方の面32には反射防止膜となるAR膜が形成されており、レーザ光は、AR膜が形成されている他方の面32より出射する。
(DFB laser)
First, a DFB laser manufactured by the method for manufacturing an optical semiconductor device in the present embodiment will be described with reference to FIG. This DFB laser has an n-
(光半導体装置の製造方法)
次に、図2からに基づき本実施の形態における光半導体装置の製造方法について説明する。尚、図2〜図7、図9〜図15において、(a)は、本実施の形態における光半導体装置の製造方法により製造されるDFBレーザの導波路方向に沿った断面図、即ち、(1 −1 0)面における断面図である。また、(b)は、この導波路方向に垂直な方向の断面図、即ち、(1 1 0)面における断面図であり、更に、図12(b)〜図15(b)は、レーザストライプ領域における断面の拡大図である。
(Manufacturing method of optical semiconductor device)
Next, a method for manufacturing the optical semiconductor device in the present embodiment will be described with reference to FIG. 2 to 7 and 9 to 15, (a) is a cross-sectional view along the waveguide direction of a DFB laser manufactured by the method of manufacturing an optical semiconductor device in the present embodiment, that is, ( It is sectional drawing in a 1-10 (plane). FIG. 12B is a cross-sectional view in the direction perpendicular to the waveguide direction, that is, a cross-sectional view in the (1 1 0) plane, and FIGS. 12B to 15B are laser stripes. It is an enlarged view of a section in a field.
最初に、図2に示すように、MBE(Molecular Beam Epitaxy)により、(0 0 1)面のn−GaAs基板11上に、n−GaAsバッファ層12、n−AlGaAsクラッド層13、量子ドット活性層14、p−GaAs層18aを順次形成する。この際、n−GaAsバッファ層12は約300nm形成し、n−AlGaAsクラッド層13としてn−Al0.3Ga0.7Asからなる層を約500nm形成する。量子ドット活性層14は、例えば、i−GaAs層上に、i−InGaAsを数分子層形成することにより不図示のウェッティング層及び量子ドット構造を形成し、更に、この上にi−GaAs層を形成した構造からなるものを積層したものである。本実施の形態においては、量子ドット活性層14は、i−GaAs層とi−InGaAsからなる量子ドットが約10層積層して形成されているものであり、1.3μm帯で発光するものである。この量子ドット活性層14上に、第1の半導体層となるp−GaAs層18aを形成する。
First, as shown in FIG. 2, by MBE (Molecular Beam Epitaxy), an n-
次に、図3に示すように、p−GaAs層18a上に、誘電体膜であるSiO2膜(酸化シリコン膜)41を形成する。SiO2膜41は、CVD(Chemical Vapor Deposition)法により形成する。
Next, as shown in FIG. 3, an SiO 2 film (silicon oxide film) 41, which is a dielectric film, is formed on the p-
次に、図4に示すように、酸化シリコンパターンとなるSiO2のマスク41aを形成する。具体的には、SiO2膜41上に、フォトレジストを塗布し、露光装置による露光及び現像を行なうことにより、SiO2のマスク41aが形成される領域に、不図示のレジストパターンを形成する。このレジストパターンは、露光装置を用いた干渉露光により形成される細かい周期の縞状のレジストパターンである。干渉露光は、位相シフタが縞状に形成されたマスク等を用いて露光装置により露光するものであり、これにより、細かい周期の縞状のレジストパターンを形成することができる。形成される縞状のレジストパターンは、縞の配列されている方向が光の出射方向となるように、言い換えれば、導波路方向となる[110]方向に対し垂直方向に延びる縞が、導波路方向に沿って配列されるように形成される。この後、RIE等によりレジストパターンの形成されていない領域のSiO2膜41を除去し、レジストパターンを除去することにより、p−GaAs層18a上にSiO2のマスク41aを形成する。尚、図4(b)は、SiO2のマスク41aが形成されていない領域における断面図である。
Next, as shown in FIG. 4, an SiO 2 mask 41a to be a silicon oxide pattern is formed. Specifically, a photoresist is applied on the SiO 2 film 41, and exposure and development are performed by an exposure apparatus, thereby forming a resist pattern (not shown) in a region where the SiO 2 mask 41a is formed. This resist pattern is a striped resist pattern having a fine period formed by interference exposure using an exposure apparatus. In the interference exposure, exposure is performed by an exposure apparatus using a mask or the like in which a phase shifter is formed in a striped pattern, whereby a striped resist pattern having a fine period can be formed. The striped resist pattern to be formed has a stripe extending in a direction perpendicular to the [110] direction, which is the waveguide direction, so that the direction in which the stripes are arranged is the light emitting direction. It is formed so as to be arranged along the direction. Thereafter, the SiO 2 film 41 in the region where the resist pattern is not formed is removed by RIE or the like, and the resist pattern is removed to form a SiO 2 mask 41a on the p-
次に、図5に示すように、p−GaAs層18a及びSiO2のマスク41a上に、レジストパターン42を形成する。このレジストパターン42は、後述するように導波路が形成されるレーザストライプ領域43及びダミー領域44に開口部を有するものである。具体的には、レジストパターン42は、p−GaAs層18a及びSiO2のマスク41a上の全面にフォトレジストを塗布し、露光装置による露光、現像を行なうことにより形成される。
Next, as shown in FIG. 5, a resist
次に、図6に示すように、SiO2のマスク41a及びレジストパターン42が形成されていない領域において、p−GaAs層18aの表面をRIE等によるドライエッチングを行なうことにより、p−GaAs層18aの表面に凹凸パターンを形成する。具体的には、レジストパターン42が形成されていない領域であるレーザストライプ領域43及びダミー領域44において凹凸パターンが形成されるようにドライエッチングを行なう。即ち、p−GaAs層18aの表面の凹凸パターンは、レジストパターン42の形成されていない領域であって、SiO2のマスク41aの形成されていない領域におけるp−GaAs層18aをエッチングすることにより形成する。形成される凹凸パターンの深さBは、例えば、約30μmである。
Next, as shown in FIG. 6, in the region where the SiO 2 mask 41a and the resist
次に、図7に示すように、SiO2のマスク41a及びレジストパターン42を除去する。これによりp−GaAs層18aの表面において、レーザストライプ領域43及びダミー領域44には凹凸パターンが形成され、レーザストライプ領域43及びダミー領域44以外の領域には凹凸パターンは形成されていないものができあがる。この状態のものを上面から見た図を図8に示す。尚、図8において、破線8A−8Bにおいて切断した断面図は、図7(a)に相当するものであり、破線8C−8Dにおいて切断した断面図は、図7(b)に相当するものである。図に示されるように、凹凸パターンは、中心部分に直線的に略同じ幅で形成されるレーザストライプ領域43と、レーザストライプ領域43の両側に、レーザストライプ領域43との間隔が、次第に変化するように形成された2つのダミー領域44とに形成される。即ち、ダミー領域44は、一方の面31となる一方の側31aより、他方の面32となる他方の側32aに向かって(一方の側31aから他方の側32aの方向に向かって)、レーザストライプ領域43とダミー領域44との間隔とが次第に狭くなるように形成される。
Next, as shown in FIG. 7, the SiO 2 mask 41a and the resist
このためレーザストライプ領域43とダミー領域44との間隔は、一方の側31aよりも他方の側32aの方が狭くなっている。尚、一方の側31aにおけるレーザストライプ領域43とダミー領域44との間隔C、即ち、レーザストライプ領域43とダミー領域44との間の最大の間隔は、150μm以下であることが好ましい。間隔Cが150μmを超えてしまうと、後述するように、レーザストライプ領域43において凹凸パターンに形成されるp−InGaP層19の膜厚は、間隔Cに依存することなく同じ膜厚で形成されてしまうからである。また、本実施の形態では、一方の側31aより、他方の側32aに向かって、レーザストライプ領域43とダミー領域44との間隔とが次第に狭くなるように形成されているが、これに対応して、ダミー領域44における幅が広くなるように形成してもよい。このような形状で形成することにより、レーザストライプ領域43における凹凸パターンに形成されるp−InGaP層19の膜厚の変化をより顕著にすることができるものと考えられる。
Therefore, the distance between the
次に、図9に示すように、第2の半導体層となるp−InGaP層19を形成する。具体的には、p−InGaP層19をMOCVDにより形成するための原料を供給することにより、レーザストライプ領域43における凹凸パターンの凹部にp−InGaP層19が形成される。凹凸パターンは、ダミー領域44にも形成されており、レーザストライプ領域43に近い部分のダミー領域44には、p−InGaP層19を形成するための原料がより多く流れる。よって、レーザストライプ領域43とダミー領域44との間隔が狭い部分では、レーザストライプ領域43の凹凸パターンの凹部に形成されるp−InGaP層19の厚さは薄くなる。本実施の形態では、ダミー領域44は、一方の側31aより他方の側32aに向かって、レーザストライプ領域43とダミー領域44との間隔が次第に狭くなるように形成されている。このため、この間隔に対応して、レーザストライプ領域43の凹凸パターンの凹部に形成されるp−InGaP層19の厚さは次第に薄くなるように形成される。この際、凹凸パターンの凹部に形成されるp−InGaP層19の厚さは、一方の側31aの近傍では約20nm、他方の側32aの近傍では約10nmとなるように形成される。尚、MOCVDにより、凹凸パターンの表面に、p−InGaP層を形成する際には、最初は、凹凸パターンの凹部にのみp−InGaP層19が形成され、凸部にはp−InGaP層は殆ど形成されない。このため、p−InGaP層19の膜厚が凹凸パターンの深さBよりも薄ければ、凹凸パターンの凸部にp−InGaP層が形成されることはない。尚、MOCVDによりp−InGaP層19を形成する際には、III族の原料としてTMI(Trimethylindium:トリメチルインジウム)及びTEG(Triethylgallium:トリエチルガリウム)を用い、V族の原料としてPH3を用い、p型となる不純物元素を混入する。尚、p−InGaP層19を形成する際の基板温度は、500℃から650℃、例えば、約600℃である。
Next, as shown in FIG. 9, a p-
次に、図10に示すように、第3の半導体層となるp−GaAs層18bを積層して形成する。p−GaAs層18bはMOCVDにより、III族の原料としてTEGを用い、V族の原料としてAsH3を用い、p型となる不純物元素を混入して形成する。p−GaAs層18bを形成する際の基板温度は、500℃から650℃、例えば、約600℃である。MOCVDにより形成されるp−GaAs層18bは、下地が凹凸形状を有する場合であっても、十分な膜厚を成膜することにより、p−GaAs層18bの表面を平坦化することができる。このため、形成されたp−GaAs層18bの表面は平坦なものとなる。また、p−GaAs層18a及びp−InGaP層19上に形成されるp−GaAs層18bは、p−GaAs層18aとともに、p−GaAs層18を形成するものであり、更に、p−GaAs層18とp−InGaP層19とにより回折格子層15が形成される。
Next, as shown in FIG. 10, a p-
次に、図11に示すように、p−GaAs層18b上に、p−InGaPクラッド層16、p−GaAsコンタクト層17を積層形成する。
Next, as shown in FIG. 11, a p-
次に、図12に示すように、p−GaAsコンタクト層17上に、SiO2マスク45を形成する。具体的には、p−GaAsコンタクト層17上にCVDによりSiO2膜を形成し、このSiO2膜上にフォトレジストを塗布し、露光装置による露光、現像を行なうことにより、不図示のレジストパターンを形成する。この後、このレジストパターンをマスクとして、RIE等のドライエッチングを行なうことにより、レジストパターンの開口領域におけるSiO2膜を除去する。更にこの後、レジストパターンを除去することにより、SiO2マスク45が形成される。尚、上述したように、図12(b)及び後述する図13(b)〜図15(b)は、レーザストライプ領域における断面の拡大図である。
Next, as shown in FIG. 12, an SiO 2 mask 45 is formed on the p-
次に、図13に示すように、SiO2マスク45の形成されていない領域におけるp−InGaPクラッド層16、p−GaAsコンタクト層17を除去し、リッジ構造となるリッジ部21を形成する。具体的に、リッジ部21は、RIE等のドライエッチングまたはウエットエッチングを行なうことにより、p−InGaPクラッド層16、p−GaAsコンタクト層17を除去することにより形成する。
Next, as shown in FIG. 13, the p-
次に、図14に示すように、SiO2マスク45を除去し、リッジ部21の上面において、p−GaAsコンタクト層17の全部又は一部が露出するようにSiO2膜22を形成する。具体的には、SiO2マスク45を除去した後、リッジ部21の上面及び側面を含む全面にCVDによりSiO2膜を形成し、この上にフォトレジストを塗布し、露光装置による露光、現像を行なう。これによりリッジ部21の上面に開口部を有するレジストパターンを形成し、レジストパターンの開口部に形成されているSiO2膜をRIE等により除去することにより、p−GaAsコンタクト層17の全部又は一部が露出するようにSiO2膜22を形成する。
Next, as shown in FIG. 14, the SiO 2 mask 45 is removed, and an SiO 2 film 22 is formed on the upper surface of the
次に、図15に示すように、SiO2膜22の形成されている側に、p側電極23を形成し、n−GaAs基板11の裏面にはn側電極24を形成する。SiO2膜22の形成されている側では、リッジ部21の上面において、p−GaAsコンタクト層17が露出しているため、この領域でp側電極23と接続される。
Next, as shown in FIG. 15, the p-
以上より、上述した本実施の形態における光半導体装置の製造方法により、DFBレーザが作製される。本実施の形態では、GaAs、InGaP等の層の結晶成長の回数を増やすことなく、回折格子層15において、周期的に形成されたp−InGaP層19を一方の側31aから他方の側32aに向かって、膜厚が薄くなるように形成することができる。よって、不均一な結合定数κを有する回折格子層15を少ない工程で短時間に形成することができるため、低コストでDFBレーザを作製することができる。
As described above, the DFB laser is manufactured by the method for manufacturing the optical semiconductor device in the present embodiment described above. In the present embodiment, the p-
尚、上記においては、p−GaAs層18aとp−GaAs層18bとを同一の材料により形成した場合について説明したが、p−GaAs層18bに代えてGaAsよりもバンドギャップの広いp−AlGaAs層により形成してもよい。この際、p−AlGaAs層を形成するためには、III族の原料としてTMA(Trimethylaluminum:トリメチルアルミニウム)及びTEGを用い、V族の原料としてAsH3を用い、p型となる不純物元素を混入する。尚、p−AlGaAs層を形成する際の基板温度は、500℃から650℃、例えば、約600℃である。このようにして形成されるp−AlGaAs層は、p−Al0.2Ga0.8Asからなる層であり、屈折率は3.32である。
In the above description, the case where the p-
また、上記においては、図6に示すようにp−GaAs層18aの表面に凹凸パターンを形成した後、SiO2のマスク41a及びレジストパターン42を除去し、図9に示すようにMOCVDによりp−InGaP層19を形成する方法について説明した。しかしながら、図6に示すように、p−GaAs層18aの表面に凹凸パターンを形成した後、レジストパターン42のみを除去し(レジストパターン除去工程)、SiO2のマスク41aの形成されている状態で、p−InGaP層19を形成する方法であってもよい。この際、p−InGaP層19を形成した後、SiO2のマスク41aを除去し(誘電体パターン除去工程)、第3の半導体層であるp−GaAs層18bを形成する。この形成方法では、成膜方法及び成膜条件等に依存することなく、p−GaAs層18aの表面に形成されている凹凸パターンの凹部にのみに、より確実にp−InGaP層19を形成することができる。
Further, in the above, after forming a concavo-convex pattern on the surface of the p-
〔第2の実施の形態〕
次に、第2の実施の形態について説明する。本実施の形態は、第1の実施の形態とダミー領域の形状が異なる光半導体装置の製造方法である。
[Second Embodiment]
Next, a second embodiment will be described. This embodiment is a method of manufacturing an optical semiconductor device in which the shape of the dummy region is different from that of the first embodiment.
図16に基づき本実施の形態について説明する。本実施の形態は、レーザストライプ領域143は、第1の実施の形態におけるレーザストライプ領域43と同様のものであるが、ダミー領域144は、一方の側131aには形成されておらず、他方の側132aに形成されている構成のものである。例えば、図16に示すように、ダミー領域144は長方形状に形成してもよく、レーザストライプ領域143において回折格子部におけるp−InGaP層の膜厚の不均一にすることができる形状であれば、どのような形状であってもよい。他方の側132aにダミー領域144を形成することにより、形成される回折格子層において、p−InGaP層の膜厚を一方の側131aで厚く形成することができ、他方の側132aで薄く形成することができる。これにより、回折格子層において、結合定数κを不均一にすることができる。尚、本実施の形態における一方の側131a及び他方の側132aは、第1の実施の形態における一方の側31a及び他方の側32aに相当している。
This embodiment will be described with reference to FIG. In this embodiment, the
また、ダミー領域は複数のものであってもよい。例えば、図17に示すように、2種類のダミー領域154及び155を有するものであってもよい。この場合、一方の側131aには、隣接してダミー領域154が形成されており、他方の側132aには、隣接してダミー領域155が形成されている。ダミー領域154は、他方の側132aから一方の側131aに向かって、レーザストライプ領域143とダミー領域155との間隔が広くなるように形成されている。また、ダミー領域155は、レーザストライプ領域143とダミー領域155との間隔が略同じ間隔であり、長方形状に形成されている。尚、形成されるダミー領域は、図17に示すダミー領域154及び155が2つの場合に限られず、2以上であってもよい。また、図16に示すように、ダミー領域が他方の側132aに形成されている場合においても、レーザストライプ領域143の両側に、ダミー領域が各々2以上形成されているものであってもよい。
The dummy area may be plural. For example, as shown in FIG. 17, two types of
尚、本実施の形態における光半導体装置の製造方法については、ダミー領域144または、ダミー領域154及び155を第1の実施の形態と異なる形状で形成する以外は、第1の実施の形態と同様である。
The manufacturing method of the optical semiconductor device in the present embodiment is the same as that in the first embodiment except that the
以上、実施の形態について詳述したが、特定の実施形態に限定されるものではなく、特許請求の範囲に記載された範囲内において、種々の変形及び変更が可能である。 Although the embodiment has been described in detail above, it is not limited to the specific embodiment, and various modifications and changes can be made within the scope described in the claims.
上記の説明に関し、更に以下の付記を開示する。
(付記1)
半導体基板上に第1の半導体層を形成する第1の半導体層形成工程と、
前記第1の半導体層の表面において、導波路の形成されるレーザストライプ領域及び前記レーザストライプ領域の両側に近接して形成されるダミー領域に、凹凸パターンを形成する凹凸パターン形成工程と、
前記凹凸パターンの形成された第1の半導体層の凹部に第2の半導体層をMOCVDにより形成する第2の半導体層形成工程と、
前記第2の半導体層形成工程の後、前記第1の半導体層の凸部及び前記第2の半導体層上に第3の半導体層を形成する第3の半導体層形成工程と、
を有し、前記第2の半導体層を形成する材料の屈折率は、前記第1の半導体層及び前記第3の半導体層を形成する材料の屈折率とは異なり、
前記レーザストライプ領域と前記ダミー領域との間隔は、前記導波路において反射膜の形成される一方の端部の側よりも、反射防止膜の形成される他方の端部の側の方が狭いことを特徴とする光半導体装置の製造方法。
(付記2)
前記ダミー領域は、前記レーザストライプ領域の両側に、各々2以上形成されていることを特徴とする付記1に記載の光半導体装置の製造方法。
(付記3)
前記導波路の一方の端部の側に隣接するダミー領域は、前記ダミー領域と前記レーザストライプ領域との間隔が、前記一方の端部の側から前記他方の端部の側の方向に向かって、徐々に間隔が狭くなるものであることを特徴とする付記1または2に記載の光半導体装置の製造方法。
(付記4)
半導体基板上に第1の半導体層を形成する第1の半導体層形成工程と、
前記第1の半導体層の表面において、導波路の形成されるレーザストライプ領域及び前記レーザストライプ領域の両側に近接して形成されるダミー領域に、凹凸パターンを形成する凹凸パターン形成工程と、
前記凹凸パターンの形成された第1の半導体層の凹部に第2の半導体層をMOCVDにより形成する第2の半導体層形成工程と、
前記第2の半導体層形成工程の後、前記第1の半導体層の凸部及び前記第2の半導体層上に第3の半導体層を形成する第3の半導体層形成工程と、
を有し、前記第2の半導体層を形成する材料の屈折率は、前記第1の半導体層及び前記第3の半導体層を形成する材料の屈折率とは異なるものであって、
前記導波路において、反射膜の形成される一方の端部の近傍には前記ダミー領域は形成されていないが、反射防止膜の形成される他方の端部の近傍には前記ダミー領域は形成されていることを特徴とする光半導体装置の製造方法。
(付記5)
前記ダミー領域は、前記レーザストライプ領域の両側に、各々2以上形成されていることを特徴とする付記4に記載の光半導体装置の製造方法。
(付記6)
前記第2の半導体層形成工程において、前記第2の半導体層は前記凹凸パターンの段差よりも薄く形成されるものであることを特徴とする付記1から5のいずれかに記載の光半導体装置の製造方法。
(付記7)
前記第3の半導体形成工程は、前記第3の半導体層をCVDにより形成するものであることを特徴とする付記1から6のいずれかに記載の光半導体装置の製造方法。
(付記8)
前記凹凸パターン形成工程は、
前記第1の半導体層上に、凹凸パターンの凸部に対応する部分に誘電体からなる誘電体パターンを形成する誘電体パターン形成工程と、
前記レーザストライプ領域及び前記ダミー領域に開口部を有するレジストパターンを形成するレジストパターン形成工程と、
前記誘電体パターン及び前記レジストパターンの形成されていない領域の前記第1の半導体層をエッチングするエッチング工程と、
を有することを特徴とする付記1から7のいずれかに記載の光半導体装置の製造方法。
(付記9)
前記誘電体は酸化シリコンであることを特徴とする付記8に記載の光半導体装置の製造方法。
(付記10)
前記凹凸パターン形成工程の後、前記レジストパターン及び前記誘電体パターンを除去するパターン除去工程を有し、
前記パターン除去工程の後、前記第2の半導体層形成工程を行なうことを特徴とする付記8または9に記載の光半導体装置の製造方法。
(付記11)
前記凹凸パターン形成工程の後、前記レジストパターンを除去するレジストパターン除去工程と、
前記レジストパターン除去工程の後、前記第2の半導体層形成工程を行ない、前記第2の半導体層形成工程の後、前記誘電体パターンを除去する誘電体パターン除去工程と、を有し、
前記誘電体パターン除去工程の後、前記第3の半導体層形成工程を行なうことを特徴とする付記8または9に記載の光半導体装置の製造方法。
(付記12)
前記誘電体パターン形成工程は、
前記第1の半導体層上に酸化シリコン膜を形成する酸化シリコン膜形成工程と、
前記酸化シリコン膜上にフォトレジストを塗布し、干渉露光により露光し、現像を行なうことにより干渉露光によるレジストパターンを形成する工程と、
前記干渉露光によるレジストパターンの形成されていない領域の前記酸化シリコン膜をエッチングにより除去する工程と、
を有することを特徴とする付記8から11のいずれかに記載の光半導体装置の製造方法。
(付記13)
前記レーザストライプ領域と前記ダミー領域との間隔は、150μm以下であることを特徴とする付記1から12のいずれかに記載の光半導体装置の製造方法。
(付記14)
前記第1の半導体層と前記第3の半導体層とは同じ材料により形成されていることを特徴とする付記1から13のいずれかに記載の光半導体装置の製造方法。
(付記15)
前記第1の半導体層及び前記第3の半導体層は、GaAsを含む材料により形成されており、前記第2の半導体層は、InGaPを含む材料により形成されていることを特徴とする付記14に記載の光半導体装置の製造方法。
(付記16)
前記第1の半導体層は、GaAsを含む材料により形成されており、前記第2の半導体層は、InGaPを含む材料により形成されており、前記第3の半導体層は、AlGaAsを含む材料により形成されていることを特徴とする付記1から13のいずれかに記載の光半導体装置の製造方法。
(付記17)
前記第1の半導体層は、前記半導体基板上に形成されている活性層の上に形成されるものであることを特徴とする付記1から16のいずれかに記載の光半導体装置の製造方法。
In addition to the above description, the following additional notes are disclosed.
(Appendix 1)
A first semiconductor layer forming step of forming a first semiconductor layer on a semiconductor substrate;
A concavo-convex pattern forming step of forming a concavo-convex pattern in a laser stripe region where a waveguide is formed and a dummy region formed adjacent to both sides of the laser stripe region on the surface of the first semiconductor layer;
A second semiconductor layer forming step of forming a second semiconductor layer by MOCVD in a recess of the first semiconductor layer having the concavo-convex pattern formed thereon;
After the second semiconductor layer forming step, a third semiconductor layer forming step of forming a third semiconductor layer on the convex portions of the first semiconductor layer and the second semiconductor layer;
And the refractive index of the material forming the second semiconductor layer is different from the refractive index of the material forming the first semiconductor layer and the third semiconductor layer,
The distance between the laser stripe region and the dummy region is narrower on the other end side where the antireflection film is formed than on the one end side where the reflection film is formed in the waveguide. A method of manufacturing an optical semiconductor device characterized by the above.
(Appendix 2)
2. The method of manufacturing an optical semiconductor device according to
(Appendix 3)
In the dummy region adjacent to one end portion of the waveguide, the distance between the dummy region and the laser stripe region is from the one end side toward the other end side. The manufacturing method of an optical semiconductor device according to
(Appendix 4)
A first semiconductor layer forming step of forming a first semiconductor layer on a semiconductor substrate;
A concavo-convex pattern forming step of forming a concavo-convex pattern in a laser stripe region where a waveguide is formed and a dummy region formed adjacent to both sides of the laser stripe region on the surface of the first semiconductor layer;
A second semiconductor layer forming step of forming a second semiconductor layer by MOCVD in a recess of the first semiconductor layer having the concavo-convex pattern formed thereon;
After the second semiconductor layer forming step, a third semiconductor layer forming step of forming a third semiconductor layer on the convex portions of the first semiconductor layer and the second semiconductor layer;
And the refractive index of the material forming the second semiconductor layer is different from the refractive index of the material forming the first semiconductor layer and the third semiconductor layer,
In the waveguide, the dummy region is not formed near one end where the reflection film is formed, but the dummy region is formed near the other end where the antireflection film is formed. A method for manufacturing an optical semiconductor device.
(Appendix 5)
5. The method of manufacturing an optical semiconductor device according to
(Appendix 6)
6. The optical semiconductor device according to any one of
(Appendix 7)
7. The method of manufacturing an optical semiconductor device according to any one of
(Appendix 8)
The uneven pattern forming step includes
On the first semiconductor layer, a dielectric pattern forming step of forming a dielectric pattern made of a dielectric in a portion corresponding to the convex portion of the concave and convex pattern;
Forming a resist pattern having an opening in the laser stripe region and the dummy region; and
An etching step of etching the first semiconductor layer in a region where the dielectric pattern and the resist pattern are not formed;
The method for manufacturing an optical semiconductor device according to any one of
(Appendix 9)
The method of manufacturing an optical semiconductor device according to appendix 8, wherein the dielectric is silicon oxide.
(Appendix 10)
After the concavo-convex pattern forming step, having a pattern removal step of removing the resist pattern and the dielectric pattern,
10. The method of manufacturing an optical semiconductor device according to appendix 8 or 9, wherein the second semiconductor layer forming step is performed after the pattern removing step.
(Appendix 11)
After the concave / convex pattern forming step, a resist pattern removing step for removing the resist pattern,
A dielectric pattern removing step of performing the second semiconductor layer forming step after the resist pattern removing step, and removing the dielectric pattern after the second semiconductor layer forming step;
10. The method of manufacturing an optical semiconductor device according to appendix 8 or 9, wherein the third semiconductor layer forming step is performed after the dielectric pattern removing step.
(Appendix 12)
The dielectric pattern forming step includes
A silicon oxide film forming step of forming a silicon oxide film on the first semiconductor layer;
Applying a photoresist on the silicon oxide film, exposing by interference exposure, and developing to form a resist pattern by interference exposure; and
Removing the silicon oxide film in a region where a resist pattern is not formed by the interference exposure by etching; and
The method for manufacturing an optical semiconductor device according to any one of appendices 8 to 11, wherein:
(Appendix 13)
13. The method of manufacturing an optical semiconductor device according to any one of
(Appendix 14)
14. The method of manufacturing an optical semiconductor device according to any one of
(Appendix 15)
(Appendix 16)
The first semiconductor layer is made of a material containing GaAs, the second semiconductor layer is made of a material containing InGaP, and the third semiconductor layer is made of a material containing AlGaAs. 14. The method of manufacturing an optical semiconductor device according to any one of
(Appendix 17)
17. The method of manufacturing an optical semiconductor device according to any one of
11 n−GaAs基板
12 n−GaAsバッファ層
13 n−AlGaAsクラッド層
14 量子ドット活性層
15 回折格子層
16 p−AlGaAsクラッド層
17 p−GaAsコンタクト層
18 p−GaAs層
18a p−GaAs層
18b p−GaAs層
19 p−InGaP層
21 リッジ部
22 SiO2膜
23 p側電極
24 n側電極
31 一方の面(高反射(HR)膜が形成される面)
32 他方の面(反射防止(AR)膜が形成される面)
41 SiO2膜
41a SiO2マスク
42 レジストパターン
43 レーザストライプ領域
44 ダミー領域
45 SiO2マスク
11 n-GaAs substrate 12 n-GaAs buffer layer 13 n-
32 The other surface (surface on which an antireflection (AR) film is formed)
41 SiO 2 film 41a SiO 2 mask 42 resist
Claims (7)
前記第1の半導体層の表面において、導波路の形成されるレーザストライプ領域及び前記レーザストライプ領域の両側に近接して形成されるダミー領域に、凹凸パターンを形成する凹凸パターン形成工程と、
前記凹凸パターンの形成された第1の半導体層の凹部に第2の半導体層をMOCVDにより形成する第2の半導体層形成工程と、
前記第2の半導体層形成工程の後、前記第1の半導体層の凸部及び前記第2の半導体層上に第3の半導体層を形成する第3の半導体層形成工程と、
を有し、前記第2の半導体層を形成する材料の屈折率は、前記第1の半導体層及び前記第3の半導体層を形成する材料の屈折率とは異なり、
前記レーザストライプ領域と前記ダミー領域との間隔は、前記導波路において反射膜の形成される一方の端部の側よりも、反射防止膜の形成される他方の端部の側の方が狭いことを特徴とする光半導体装置の製造方法。 A first semiconductor layer forming step of forming a first semiconductor layer on a semiconductor substrate;
A concavo-convex pattern forming step of forming a concavo-convex pattern in a laser stripe region where a waveguide is formed and a dummy region formed adjacent to both sides of the laser stripe region on the surface of the first semiconductor layer;
A second semiconductor layer forming step of forming a second semiconductor layer by MOCVD in a recess of the first semiconductor layer having the concavo-convex pattern formed thereon;
After the second semiconductor layer forming step, a third semiconductor layer forming step of forming a third semiconductor layer on the convex portions of the first semiconductor layer and the second semiconductor layer;
And the refractive index of the material forming the second semiconductor layer is different from the refractive index of the material forming the first semiconductor layer and the third semiconductor layer,
The distance between the laser stripe region and the dummy region is narrower on the other end side where the antireflection film is formed than on the one end side where the reflection film is formed in the waveguide. A method of manufacturing an optical semiconductor device characterized by the above.
前記第1の半導体層の表面において、導波路の形成されるレーザストライプ領域及び前記レーザストライプ領域の両側に近接して形成されるダミー領域に、凹凸パターンを形成する凹凸パターン形成工程と、
前記凹凸パターンの形成された第1の半導体層の凹部に第2の半導体層をMOCVDにより形成する第2の半導体層形成工程と、
前記第2の半導体層形成工程の後、前記第1の半導体層の凸部及び前記第2の半導体層上に第3の半導体層を形成する第3の半導体層形成工程と、
を有し、前記第2の半導体層を形成する材料の屈折率は、前記第1の半導体層及び前記第3の半導体層を形成する材料の屈折率とは異なるものであって、
前記導波路において、反射膜の形成される一方の端部の近傍には前記ダミー領域は形成されていないが、反射防止膜の形成される他方の端部の近傍には前記ダミー領域は形成されていることを特徴とする光半導体装置の製造方法。 A first semiconductor layer forming step of forming a first semiconductor layer on a semiconductor substrate;
A concavo-convex pattern forming step of forming a concavo-convex pattern in a laser stripe region where a waveguide is formed and a dummy region formed adjacent to both sides of the laser stripe region on the surface of the first semiconductor layer;
A second semiconductor layer forming step of forming a second semiconductor layer by MOCVD in a recess of the first semiconductor layer having the concavo-convex pattern formed thereon;
After the second semiconductor layer forming step, a third semiconductor layer forming step of forming a third semiconductor layer on the convex portions of the first semiconductor layer and the second semiconductor layer;
And the refractive index of the material forming the second semiconductor layer is different from the refractive index of the material forming the first semiconductor layer and the third semiconductor layer,
In the waveguide, the dummy region is not formed near one end where the reflection film is formed, but the dummy region is formed near the other end where the antireflection film is formed. A method for manufacturing an optical semiconductor device.
前記第1の半導体層上に、凹凸パターンの凸部に対応する部分に誘電体からなる誘電体パターンを形成する誘電体パターン形成工程と、
前記レーザストライプ領域及び前記ダミー領域に開口部を有するレジストパターンを形成するレジストパターン形成工程と、
前記誘電体パターン及び前記レジストパターンの形成されていない領域の前記第1の半導体層をエッチングするエッチング工程と、
を有することを特徴とする請求項1から5のいずれかに記載の光半導体装置の製造方法。 The uneven pattern forming step includes
On the first semiconductor layer, a dielectric pattern forming step of forming a dielectric pattern made of a dielectric in a portion corresponding to the convex portion of the concave-convex pattern;
Forming a resist pattern having an opening in the laser stripe region and the dummy region; and
An etching step of etching the first semiconductor layer in a region where the dielectric pattern and the resist pattern are not formed;
The method of manufacturing an optical semiconductor device according to claim 1, wherein:
前記パターン除去工程の後、前記第2の半導体層形成工程を行なうことを特徴とする請求項6に記載の光半導体装置の製造方法。 After the concavo-convex pattern forming step, having a pattern removal step of removing the resist pattern and the dielectric pattern,
The method of manufacturing an optical semiconductor device according to claim 6, wherein the second semiconductor layer forming step is performed after the pattern removing step.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010148300A JP5810482B2 (en) | 2010-06-29 | 2010-06-29 | Manufacturing method of optical semiconductor device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010148300A JP5810482B2 (en) | 2010-06-29 | 2010-06-29 | Manufacturing method of optical semiconductor device |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2012015217A true JP2012015217A (en) | 2012-01-19 |
JP5810482B2 JP5810482B2 (en) | 2015-11-11 |
Family
ID=45601328
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010148300A Active JP5810482B2 (en) | 2010-06-29 | 2010-06-29 | Manufacturing method of optical semiconductor device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5810482B2 (en) |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0936496A (en) * | 1995-07-21 | 1997-02-07 | Nec Corp | Semiconductor light emitting element and fabrication thereof |
JPH10223967A (en) * | 1997-02-03 | 1998-08-21 | Mitsubishi Electric Corp | Distributed feedback semiconductor laser and its manufacture |
JPH1187851A (en) * | 1997-09-03 | 1999-03-30 | Oki Electric Ind Co Ltd | Manufacture of semiconductor laser |
JP2004023035A (en) * | 2002-06-20 | 2004-01-22 | Furukawa Electric Co Ltd:The | Distributed feedback type semiconductor laser device |
JP2004134486A (en) * | 2002-10-09 | 2004-04-30 | Nec Compound Semiconductor Devices Ltd | Semiconductor laser equipped with diffraction grating |
-
2010
- 2010-06-29 JP JP2010148300A patent/JP5810482B2/en active Active
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0936496A (en) * | 1995-07-21 | 1997-02-07 | Nec Corp | Semiconductor light emitting element and fabrication thereof |
JPH10223967A (en) * | 1997-02-03 | 1998-08-21 | Mitsubishi Electric Corp | Distributed feedback semiconductor laser and its manufacture |
JPH1187851A (en) * | 1997-09-03 | 1999-03-30 | Oki Electric Ind Co Ltd | Manufacture of semiconductor laser |
JP2004023035A (en) * | 2002-06-20 | 2004-01-22 | Furukawa Electric Co Ltd:The | Distributed feedback type semiconductor laser device |
JP2004134486A (en) * | 2002-10-09 | 2004-04-30 | Nec Compound Semiconductor Devices Ltd | Semiconductor laser equipped with diffraction grating |
Also Published As
Publication number | Publication date |
---|---|
JP5810482B2 (en) | 2015-11-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7941024B2 (en) | Buried heterostructure device having integrated waveguide grating fabricated by single step MOCVD | |
US20070280318A1 (en) | Semiconductor Laser Device and Manufacturing Method Thereof | |
JP4305554B2 (en) | Manufacturing method of semiconductor laser | |
JPH0653619A (en) | Compound semiconductor device and its manufacture | |
JP3191784B2 (en) | Method of manufacturing diffraction grating and method of manufacturing semiconductor laser | |
JPH09139550A (en) | Manufacture of semiconductor laser device, and semiconductor laser device | |
JP3204474B2 (en) | Gain-coupled distributed feedback semiconductor laser and its fabrication method | |
US8891159B2 (en) | Optical semiconductor element, semiconductor laser, and method of manufacturing optical semiconductor element | |
JP5093033B2 (en) | Semiconductor laser manufacturing method, semiconductor laser, optical pickup and optical disc apparatus | |
JP5314435B2 (en) | Integrated optical device and manufacturing method thereof | |
JP2008130731A (en) | Manufacturing method of semiconductor light emitting device, and semiconductor light emitting device manufactured thereby | |
JP2000200946A (en) | Semiconductor device and its manufacture | |
JP3786054B2 (en) | Semiconductor optical device and semiconductor laser | |
JPH11163464A (en) | Distribution feedback type semiconductor laser | |
JP5217767B2 (en) | Semiconductor laser and method for manufacturing semiconductor laser | |
JP2004055864A (en) | Semiconductor element, substrate fabricating process thereof, and semiconductor element substrate thereof | |
JP5810482B2 (en) | Manufacturing method of optical semiconductor device | |
JPH09199791A (en) | Optical semiconductor device and its manufacture | |
JP5204690B2 (en) | Distributed feedback semiconductor laser and manufacturing method thereof | |
US8530255B2 (en) | Method of manufacturing semiconductor laser, semiconductor laser, optical pickup, optical disk device, method of manufacturing semiconductor device, semiconductor device, and method of growing nitride type group III-V compound semiconductor layer | |
JP3612101B2 (en) | Semiconductor microresonator light emitting device | |
JP2007165599A (en) | Semiconductor light emitting element, and manufacturing method thereof | |
JP3813932B2 (en) | Dry etching method for compound semiconductor multilayer film | |
JPH04229679A (en) | Semiconductor laser | |
JP2630273B2 (en) | Distributed feedback semiconductor laser |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20130507 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20131218 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140430 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20150106 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20150402 |
|
A911 | Transfer of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20150409 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20150616 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20150625 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20150818 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20150831 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5810482 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |