JP2011519107A - Apparatus and method for hybrid detection of memory data - Google Patents

Apparatus and method for hybrid detection of memory data Download PDF

Info

Publication number
JP2011519107A
JP2011519107A JP2010550583A JP2010550583A JP2011519107A JP 2011519107 A JP2011519107 A JP 2011519107A JP 2010550583 A JP2010550583 A JP 2010550583A JP 2010550583 A JP2010550583 A JP 2010550583A JP 2011519107 A JP2011519107 A JP 2011519107A
Authority
JP
Japan
Prior art keywords
data
bit
detection
specific bit
memory cell
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2010550583A
Other languages
Japanese (ja)
Other versions
JP5432189B2 (en
Inventor
ヒーソク・ユン
ジェ・ホン・キム
ジュン・ジン・コン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of JP2011519107A publication Critical patent/JP2011519107A/en
Application granted granted Critical
Publication of JP5432189B2 publication Critical patent/JP5432189B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/52—Protection of memory contents; Detection of errors in memory contents
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5621—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using charge storage in a floating gate
    • G11C11/5642—Sensing or reading circuits; Data output circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C2029/0411—Online error correction
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2211/00—Indexing scheme relating to digital stores characterized by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C2211/56—Indexing scheme relating to G11C11/56 and sub-groups for features not covered by these groups
    • G11C2211/563—Multilevel memory reading aspects
    • G11C2211/5634—Reference cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Read Only Memory (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)

Abstract

本発明は、メモリセルに格納されたデータを検出する装置および方法に関し、より詳しくは、硬判定検出と軟判定検出を行うハイブリッド検出装置および方法に関する。本発明は、メモリセルに格納された複数ビットのデータの中で特定ビットのデータと関連する基準電圧とメモリセルの閾値電圧とを比較する電圧比較部と、比較結果に基づいて特定ビットのデータの値を検出する検出部と、検出されたデータに対する誤りの発生有無に基づいて特定ビットのデータの検出成功の有無を判断する判断部を含み、検出部は、判断結果に応じて特定ビットより上位ビットのデータに対する検出情報に基づいて特定ビットのデータの値を再検出することを特徴とするデータ検出装置を提供する。本発明によれば、検出対象ビットの下位ビットと関連する硬判定基準電圧または下位ビットに対する検出情報に基づいて検出対象ビットに対する軟判定を行うことができる。  The present invention relates to an apparatus and method for detecting data stored in a memory cell, and more particularly to a hybrid detection apparatus and method for performing hard decision detection and soft decision detection. The present invention provides a voltage comparison unit that compares a reference voltage associated with data of a specific bit among a plurality of bits of data stored in a memory cell and a threshold voltage of the memory cell, and data of a specific bit based on the comparison result And a determination unit that determines whether or not the detection of the data of the specific bit is successful based on whether or not an error has occurred with respect to the detected data. Provided is a data detection device characterized by redetecting the value of data of a specific bit based on detection information for data of upper bits. According to the present invention, it is possible to make a soft decision on a detection target bit based on a hard decision reference voltage associated with a lower bit of the detection target bit or detection information on the lower bit.

Description

本発明は、メモリセルに格納されたデータを検出する装置および方法に関し、より詳しくは、硬判定検出と軟判定検出を行うハイブリッド検出装置および方法に関する。   The present invention relates to an apparatus and method for detecting data stored in a memory cell, and more particularly to a hybrid detection apparatus and method for performing hard decision detection and soft decision detection.

シングルレベルセル（ＳＬＣ：ｓｉｎｇｌｅ−ｌｅｖｅｌ ｃｅｌｌ）メモリは、１つのメモリセルに１ビットのデータを格納するメモリである。シングルレベルセルメモリは、シングルビットセル（ＳＢＣ：ｓｉｎｇｌｅ−ｂｉｔ ｃｅｌｌ）メモリとも呼ばれる。シングルレベルセルメモリでは、１ビットのデータはメモリセルにプログラムされた閾値電圧（ｔｈｒｅｓｈｏｌｄ ｖｏｌｔａｇｅ）によって区分される２つの分布（ｄｉｓｔｒｉｂｕｔｉｏｎ）に含まれる電圧として格納されて読み出される。シングルレベルセルメモリの間の微細な電気的特性の差によってプログラムされた閾値電圧は、一定の範囲の分布を有するようになる。例えば、メモリセルから読み出された電圧が０．５〜１．５ボルトである場合には前記メモリセルに格納されたデータは論理「１」であり、メモリセルから読み出された電圧が２．５〜３．５ボルトである場合には前記メモリセルに格納されたデータは論理「０」と解釈される。メモリセルに格納されたデータは、読み出し動作時のセル電流／電圧の差によって区分される。   A single-level cell (SLC) memory is a memory that stores 1-bit data in one memory cell. The single level cell memory is also referred to as a single bit cell (SBC) memory. In the single level cell memory, 1-bit data is stored and read as a voltage included in two distributions divided by a threshold voltage programmed in the memory cell. The threshold voltage programmed by the fine electrical characteristic difference between the single level cell memories will have a certain range of distribution. For example, when the voltage read from the memory cell is 0.5 to 1.5 volts, the data stored in the memory cell is logic “1”, and the voltage read from the memory cell is 2 In the case of .5 to 3.5 volts, the data stored in the memory cell is interpreted as logic "0". The data stored in the memory cell is classified by the cell current / voltage difference during the read operation.

一方、メモリの高集積化の要求に応じて、１つのメモリセルに２ビット以上のデータを格納できるマルチレベルセル（ＭＬＣ：ｍｕｌｔｉ−ｌｅｖｅｌ ｃｅｌｌ）メモリが提案された。マルチレベルセルメモリは、マルチビットセル（ＭＢＣ：ｍｕｌｔｉ−ｂｉｔ ｃｅｌｌ）メモリとも呼ばれる。しかし、１つのメモリセルに格納するビットの数が増加するほど信頼性が落ち、読み出し失敗率（ｒｅａｄ ｆａｉｌｕｒｅ ｒａｔｅ）が増加することになる。１つのメモリセルにＮ個のビットを格納しようとすれば、２Ｎ個の分布を形成しなければならない。しかし、メモリの電圧ウィンドウ（ｖｏｌｔａｇｅ ｗｉｎｄｏｗ）は制限されているため、Ｎが増加することによって隣接したビット間の閾値電圧の差は減ることとなり、これによって、読み出し失敗率が増加する。このような理由で、従来の技術によればマルチレベルセルメモリを用いた格納密度の向上が容易ではなかった。 On the other hand, a multi-level cell (MLC) memory capable of storing data of 2 bits or more in one memory cell has been proposed in response to a demand for higher integration of the memory. A multi-level cell memory is also called a multi-bit cell (MBC) memory. However, as the number of bits stored in one memory cell increases, the reliability decreases, and the read failure rate increases. If N bits are to be stored in one memory cell, 2 N distributions must be formed. However, since the voltage window of the memory is limited, the difference in threshold voltage between adjacent bits decreases as N increases, thereby increasing the read failure rate. For this reason, according to the prior art, it has not been easy to improve the storage density using a multilevel cell memory.

本発明の目的は、検出対象ビットの下位ビットと関連する硬判定基準電圧または下位ビットに対する検出情報に基づいて検出対象ビットに対する軟判定を行なうことにある。   An object of the present invention is to perform a soft decision on a detection target bit based on a hard decision reference voltage associated with a lower bit of the detection target bit or detection information on the lower bit.

また、本発明の他の目的は、検出対象ビットの上位ビットのデータに対する検出情報または下位ビットのデータに対する検出情報に基づいて検出対象ビットのデータを検出することにある。   Another object of the present invention is to detect the data of the detection target bit based on the detection information for the upper bit data of the detection target bit or the detection information for the lower bit data.

本発明は、メモリセルに格納された複数ビットのデータの中で特定ビットのデータと関連する基準電圧と前記メモリセルの閾値電圧とを比較する電圧比較部と、前記比較結果に基づいて前記特定ビットのデータの値を検出する検出部と、前記検出されたデータに対する誤りの発生有無に基づいて前記特定ビットのデータの検出成功の有無を判断する判断部とを含み、前記検出部は、前記判断結果に応じて前記特定ビットより上位ビットのデータに対する検出情報に基づいて前記特定ビットのデータの値を再検出することを特徴とするデータ検出装置を提供する。   The present invention provides a voltage comparison unit that compares a reference voltage associated with data of a specific bit among a plurality of bits of data stored in a memory cell and a threshold voltage of the memory cell, and the specification based on the comparison result A detection unit that detects a value of the data of the bit; and a determination unit that determines whether or not the detection of the data of the specific bit is successful based on whether or not an error has occurred with respect to the detected data. There is provided a data detection device characterized by redetecting the value of data of a specific bit based on detection information for data of a bit higher than the specific bit according to a determination result.

本発明の一側によれば、メモリセルに格納された複数ビットのデータの中で特定ビットのデータと関連する基準電圧と前記メモリセルの閾値電圧とを比較する電圧比較部と、前記比較結果に基づいて前記特定ビットのデータの値を検出する検出部と、前記検出されたデータに対する誤りの発生有無に基づいて前記特定ビットのデータの検出成功の有無を判断する判断部とを含み、前記検出部は、前記判断結果に応じて前記特定ビットより下位ビットのデータに対する検出情報に基づいて前記特定ビットのデータの値を再検出することを特徴とするデータ検出装置が提供される。   According to one aspect of the present invention, a voltage comparison unit that compares a reference voltage associated with data of a specific bit among a plurality of bits of data stored in a memory cell and a threshold voltage of the memory cell, and the comparison result A detection unit that detects a value of the data of the specific bit based on the determination unit, and a determination unit that determines whether or not the detection of the data of the specific bit is successful based on whether or not an error has occurred in the detected data, According to the determination result, the detection unit re-detects the value of the data of the specific bit based on detection information for the data of the bit lower than the specific bit.

本発明の一側によれば、メモリセルに格納された複数ビットのデータの中で特定ビットのデータと関連する基準電圧と前記メモリセルの閾値電圧とを比較するステップと、前記比較結果に基づいて前記特定ビットのデータの値を検出するステップと、前記検出されたデータに対する誤りの発生有無に基づいて前記特定ビットのデータの検出成功の有無を判断するステップと、前記判断結果に応じて前記特定ビットより上位ビットのデータに対する検出情報に基づいて前記特定ビットのデータの値を再検出するステップとを含むことを特徴とするデータ検出方法が提供される。   According to one aspect of the present invention, a step of comparing a reference voltage associated with data of a specific bit among a plurality of bits of data stored in a memory cell and a threshold voltage of the memory cell, and based on the comparison result Detecting the value of the data of the specific bit, determining the presence or absence of successful detection of the data of the specific bit based on the presence or absence of an error in the detected data, and depending on the determination result, Re-detecting the value of the data of the specific bit based on detection information for data of a bit higher than the specific bit.

本発明によれば、検出対象ビットの下位ビットと関連する硬判定基準電圧または下位ビットに対する検出情報に基づいて検出対象ビットに対する軟判定を行なうことができる。   According to the present invention, it is possible to make a soft decision on a detection target bit based on a hard decision reference voltage associated with a lower bit of the detection target bit or detection information on the lower bit.

本発明によれば、検出対象ビットの上位ビットのデータに対する検出情報または下位ビットのデータに対する検出情報に基づいて検出対象ビットのデータを検出することができる。   According to the present invention, it is possible to detect data of detection target bits based on detection information for upper bit data or detection information for lower bit data.

本発明の一実施形態に係るデータ検出装置の構成を示すブロック図である。It is a block diagram which shows the structure of the data detection apparatus which concerns on one Embodiment of this invention. メモリセルに４ビットのデータを格納した本発明の一実施形態を示す図である。It is a figure which shows one Embodiment of this invention which stored 4 bits of data in the memory cell. 本発明の一実施形態によってメモリセルに複数ビットのデータを格納した場合に、各ビットのデータに対する軟判定値および硬判定基準電圧を示す図である。FIG. 5 is a diagram illustrating a soft decision value and a hard decision reference voltage for each bit of data when a plurality of bits of data are stored in a memory cell according to an embodiment of the present invention. 本発明の一実施形態によってメモリセルに複数ビットのデータを格納した場合に、各ビットのデータに対する軟判定値および硬判定基準電圧を示す図である。FIG. 5 is a diagram illustrating a soft decision value and a hard decision reference voltage for each bit of data when a plurality of bits of data are stored in a memory cell according to an embodiment of the present invention. 本発明の一実施形態によってメモリセルに複数ビットのデータを格納した場合に、各ビットのデータに対する軟判定値および硬判定基準電圧を示す図である。FIG. 5 is a diagram illustrating a soft decision value and a hard decision reference voltage for each bit of data when a plurality of bits of data are stored in a memory cell according to an embodiment of the present invention. 本発明の一実施形態によってメモリセルに複数ビットのデータを格納した場合に、各ビットのデータに対する軟判定値および硬判定基準電圧を示す図である。FIG. 5 is a diagram illustrating a soft decision value and a hard decision reference voltage for each bit of data when a plurality of bits of data are stored in a memory cell according to an embodiment of the present invention. 本発明の一実施形態によってメモリセルに格納されたデータの値を検出する方法を段階的に示す図である。FIG. 3 is a diagram illustrating a method of detecting a value of data stored in a memory cell according to an embodiment of the present invention. 本発明の一実施形態に係るデータ検出装置の構成を示すブロック図である。It is a block diagram which shows the structure of the data detection apparatus which concerns on one Embodiment of this invention. 本発明の一実施形態によってメモリセルに格納されたデータの値を検出する方法を段階的に示す図である。FIG. 3 is a diagram illustrating a method of detecting a value of data stored in a memory cell according to an embodiment of the present invention.

以下は、添付された図面を参照して本発明の実施形態を詳細に説明する。   Hereinafter, embodiments of the present invention will be described in detail with reference to the accompanying drawings.

図１は、本発明の一実施形態に係るデータ検出装置１００の構成を示すブロック図である。以下、図１を参照して本発明に係るデータ検出装置の動作を詳細に説明することにする。本発明に係るデータ検出装置は、電圧比較部１１０、検出部１２０、誤り発生率算出部１３０、誤り発生率比較部１４０、判断部１５０および軟判定値算出部１６０を含む。   FIG. 1 is a block diagram showing a configuration of a data detection apparatus 100 according to an embodiment of the present invention. Hereinafter, the operation of the data detection apparatus according to the present invention will be described in detail with reference to FIG. The data detection apparatus according to the present invention includes a voltage comparison unit 110, a detection unit 120, an error occurrence rate calculation unit 130, an error occurrence rate comparison unit 140, a determination unit 150, and a soft decision value calculation unit 160.

電圧比較部１１０は、メモリセルに格納された複数ビットのデータのうち、特定ビットのデータと関連する基準電圧と前記メモリセルの閾値電圧とを比較する。メモリセルの閾値電圧は、メモリセルに格納されるデータによって決定される。特定ビットのデータの値は、特定ビットのデータと関連する基準電圧とメモリセルの閾値電圧とを比較して判断することができる。   The voltage comparison unit 110 compares a reference voltage associated with data of a specific bit among a plurality of bits of data stored in the memory cell and a threshold voltage of the memory cell. The threshold voltage of the memory cell is determined by data stored in the memory cell. The value of the data of the specific bit can be determined by comparing the reference voltage associated with the data of the specific bit with the threshold voltage of the memory cell.

検出部１２０は、電圧比較部１１０の比較結果に基づいて特定ビットのデータの値を検出する。本発明の一実施形態によれば、メモリセルの閾値電圧が有することのできる値の範囲は基準電圧によって複数の区間に区分してもよい。例えば、メモリセルにＮビットのデータを格納する場合に、メモリセルの閾値電圧が有することのできる値の範囲は２Ｎ−１個の基準電圧によって２Ｎ個の区間に区分してもよい。 The detection unit 120 detects the data value of the specific bit based on the comparison result of the voltage comparison unit 110. According to an embodiment of the present invention, the range of values that the threshold voltage of the memory cell can have may be divided into a plurality of sections according to the reference voltage. For example, in the case of storing the N-bit data in the memory cell, the range of values that can be included in the threshold voltage of the memory cell may be divided into the 2 N intervals by 2 N -1 pieces of reference voltage.

検出部１２０は、２Ｎ個の区間の中でメモリセルの閾値電圧が含まれた区間を決定し、決定された区間によってメモリセルに格納されたデータの値を検出することができる。 The detection unit 120 can determine a section that includes the threshold voltage of the memory cell among the 2 N sections, and can detect a value of data stored in the memory cell according to the determined section.

判断部１５０は、検出されたデータに対する誤りの発生有無に基づいて特定ビットのデータの検出成功の有無を判断する。   The determination unit 150 determines the presence or absence of successful detection of specific bit data based on whether or not an error has occurred in the detected data.

本発明の一実施形態によれば、メモリセルに格納されたデータは所定の誤り訂正符号化技法にしたがって誤り訂正符号化され、判断部１５０は、誤り訂正符号化技法に基づいて特定ビットのデータの検出成功の有無を判断することができる。   According to an embodiment of the present invention, the data stored in the memory cell is error correction encoded according to a predetermined error correction encoding technique, and the determination unit 150 determines a specific bit of data based on the error correction encoding technique. It can be determined whether or not the detection is successful.

本発明の一実施形態によれば、誤り発生率算出部１３０は、誤り訂正符号化技法にしたがってメモリセルに格納されたデータに対する誤りの発生有無を判断することができる。誤り発生率算出部は、誤りの発生有無にしたがって特定ビットのデータに対する誤りの発生率を算出することができる。   According to an exemplary embodiment of the present invention, the error rate calculation unit 130 may determine whether an error has occurred in data stored in a memory cell according to an error correction coding technique. The error occurrence rate calculation unit can calculate an error occurrence rate for data of a specific bit according to whether an error has occurred.

本発明の一実施形態によれば、誤り発生率比較部１４０は、誤り発生率算出部１３０が算出した誤りの発生率を所定の閾値誤りの発生率と比較し、判断部１５０は、比較結果に応じて特定ビットのデータに対する検出成功の有無を判断することができる。本発明の一実施形態によれば、算出された誤りの発生率が閾値誤りの発生率よりも大きい値を有する場合には、特定ビットのデータに対する検出が失敗したものと判断し、算出された誤りの発生率が閾値誤りの発生率よりも小さい値を有する場合には、特定ビットのデータに対する検出が成功したものと判断することができる。   According to an embodiment of the present invention, the error rate comparison unit 140 compares the error rate calculated by the error rate calculation unit 130 with a predetermined threshold error rate, and the determination unit 150 determines the comparison result. Accordingly, it is possible to determine the presence or absence of successful detection of specific bit data. According to an embodiment of the present invention, when the calculated error occurrence rate has a value larger than the threshold error occurrence rate, it is determined that the detection for the data of the specific bit has failed, and the calculation is performed. When the error occurrence rate has a value smaller than the threshold error occurrence rate, it can be determined that the detection of the specific bit data is successful.

検出部１２０は、特定ビットの検出成功の有無に対する判断部１５０の判断結果に応じて、特定ビットより上位ビットのデータに対する検出情報に基づいて特定ビットのデータの値を再検出することができる。   The detection unit 120 can re-detect the value of the data of the specific bit based on the detection information for the data of the higher-order bit than the specific bit, according to the determination result of the determination unit 150 regarding whether or not the specific bit is successfully detected.

本発明の一実施形態によれば、検出部１２０は、特定ビットのデータの検出が失敗したものと判断部１５０が判断した場合に、特定ビットより上位ビットのデータに対する検出情報に基づいて特定ビットのデータを再検出してもよい。検出部１２０は、特定ビットのデータだけでなく、上位ビットデータに対する検出情報を追加的に考慮して特定ビットのデータを検出するため、より正確に特定ビットのデータを再検出することができる。   According to an embodiment of the present invention, the detection unit 120 may detect the specific bit based on the detection information for the data of higher bits than the specific bit when the determination unit 150 determines that the detection of the specific bit data has failed. The data may be re-detected. Since the detection unit 120 detects not only specific bit data but also specific bit data by additionally considering detection information for higher-order bit data, the specific bit data can be detected again more accurately.

本発明の一実施形態によれば、上位ビットデータに対する検出情報は、上位ビットデータに関連する基準電圧とメモリセルの閾値電圧とを比較して生成されてもよい。   According to an embodiment of the present invention, the detection information for the upper bit data may be generated by comparing a reference voltage associated with the upper bit data and a threshold voltage of the memory cell.

判断部１５０は、上位ビットデータに対する検出情報に基づいて再検出されたデータに基づいて特定ビットのデータの検出成功の有無を再び判断することができる。   The determination unit 150 can determine again whether or not the detection of the data of the specific bit is successful based on the data redetected based on the detection information for the upper bit data.

本発明の一実施形態によれば、誤り発生率算出部１３０は、再検出されたデータに基づいて誤りの発生率を再算出し、誤り発生率比較部１４０は、再算出された誤りの発生率と閾値誤りの発生率とを比較してもよい。判断部１５０は、再算出された誤りの発生率と閾値誤りの発生率との比較結果に応じて、特定ビットより下位ビットのデータに対する検出情報に基づいて特定ビットのデータを再検出してもよい。   According to an embodiment of the present invention, the error rate calculator 130 recalculates the error rate based on the redetected data, and the error rate comparator 140 determines the occurrence of the recalculated error. The rate and the occurrence rate of threshold errors may be compared. The determination unit 150 may redetect the data of the specific bit based on the detection information for the data of the lower bits than the specific bit according to the comparison result between the recalculated error occurrence rate and the threshold error occurrence rate. Good.

本発明の一実施形態によれば、下位ビットのデータに対する検出情報は、メモリセルの閾値電圧と下位ビットに関連する基準電圧とを比較して生成されてもよい。   According to an embodiment of the present invention, the detection information for the lower bit data may be generated by comparing the threshold voltage of the memory cell with a reference voltage associated with the lower bit.

軟判定値算出部１６０は、下位ビットのデータに対する検出情報に基づいて特定ビットのデータに対する軟判定値を算出する。本発明の一実施形態によれば、検出部１２０は算出された軟判定値に基づいて特定ビットのデータの値を検出してもよい。   The soft decision value calculation unit 160 calculates a soft decision value for specific bit data based on detection information for lower bit data. According to an embodiment of the present invention, the detection unit 120 may detect the value of data of a specific bit based on the calculated soft decision value.

図２は、メモリセルに４ビットのデータを格納した本発明の一実施形態を示す図である。以下、図２を参照してメモリセルに複数のビットを格納する場合に、メモリセルの閾値電圧が含まれた区間とメモリセルに格納されたデータの関係に関して詳細に説明することにする。   FIG. 2 is a diagram showing an embodiment of the present invention in which 4-bit data is stored in a memory cell. Hereinafter, with reference to FIG. 2, when a plurality of bits are stored in the memory cell, the relationship between the interval including the threshold voltage of the memory cell and the data stored in the memory cell will be described in detail.

メモリセルに４ビットのデータを格納する場合に、メモリセルの閾値電圧が有することのできる値の範囲は１６個の区間に区分できる２１０。各区間は基準電圧２６１、２６２、２６３、２６４、２６５、２６６、２６７、２６８、２６９、２７０、２７１、２７２、２７３、２７４、２７５によって区分される。各メモリセルには、４ビットのデータ２２０、２３０、２４０、２５０が格納される。   When storing 4-bit data in a memory cell, the range of values that the threshold voltage of the memory cell can have can be divided into 16 sections 210. Each section is divided by reference voltages 261, 262, 263, 264, 265, 266, 267, 268, 269, 270, 271, 272, 273, 274, 275. Each memory cell stores 4-bit data 220, 230, 240, 250.

データ検出装置は、メモリセルの閾値電圧が含まれる区間によってメモリセルに格納されたデータの値を検出することができる。例えば、メモリセルの閾値電圧が第７区間に含まれた場合、メモリセルに格納されたデータは１、−１、１、−１と判断してもよい。   The data detection device can detect the value of data stored in the memory cell according to a section including the threshold voltage of the memory cell. For example, when the threshold voltage of the memory cell is included in the seventh section, the data stored in the memory cell may be determined as 1, -1, 1, -1.

本発明の一実施形態によれば、メモリセルに格納された複数ビットのデータの中から特定ビットのデータだけを読み出してもよい。   According to an embodiment of the present invention, only specific bit data may be read from a plurality of bits of data stored in a memory cell.

本発明の一実施形態によれば、メモリセルに格納された複数ビットのデータの中で最初のビットのデータは区間１〜区間８では全て「１」の値を有する。また、区間９〜区間１６では全て「−１」の値を有する。したがって、最初のビットのデータの値を読み出すために区間８および区間９を区分する基準電圧２６８とメモリセルの閾値電圧とを比較してもよい。したがって、一回の比較だけで最初のビットのデータの値を判断することができる。区間８と区間９を区分する基準電圧２６８を最初のビットと関連する基準電圧と言える。   According to an embodiment of the present invention, the first bit data among the plurality of bits of data stored in the memory cell has a value of “1” in the sections 1 to 8. Further, the sections 9 to 16 all have a value of “−1”. Therefore, the reference voltage 268 for dividing the sections 8 and 9 may be compared with the threshold voltage of the memory cell in order to read the data value of the first bit. Accordingly, the data value of the first bit can be determined by only one comparison. It can be said that the reference voltage 268 dividing the section 8 and the section 9 is a reference voltage associated with the first bit.

本発明の一実施形態によれば、メモリセルに格納された複数ビットのデータの中で２番目のビットのデータを読み出すためには、区間４と区間５を区分する基準電圧２６４、区間１２と区間１３を区分する基準電圧２７２とメモリセルの閾値電圧を比較してもよい。２番目のビットのデータを読み出すためには、メモリセルの閾値電圧と２つの基準電圧２６４、２７２をそれぞれ比較しなければならない。区間４と区間５を区分する基準電圧２６４および区間１２と区間１３を区分する基準電圧２７２を２番目のビットと関連する基準電圧と言える。しかし、区間８と区間９を区分する基準電圧２６８は、２番目のビットと比較する必要がないため、２番目のビットと関連する基準電圧ではない。   According to an exemplary embodiment of the present invention, in order to read the second bit data among the plurality of bits stored in the memory cell, the reference voltage 264 dividing the section 4 and the section 5, the section 12, You may compare the reference voltage 272 which divides the area 13, and the threshold voltage of a memory cell. In order to read the data of the second bit, the threshold voltage of the memory cell and the two reference voltages 264 and 272 must be compared. It can be said that the reference voltage 264 dividing the section 4 and the section 5 and the reference voltage 272 dividing the section 12 and the section 13 are reference voltages related to the second bit. However, since the reference voltage 268 that distinguishes the section 8 and the section 9 does not need to be compared with the second bit, it is not a reference voltage associated with the second bit.

同様にメモリセルの３番目のビットの値を読み出すためには３番目のビットと関連する４個の基準電圧２６２、２６６、２７０、２７４とメモリセルの閾値電圧とを比較しなければならない。また、メモリセルの４番目のビットの値を読み出すためには４番目のビットと関連する８個の基準電圧２６１、２６３、２６５、２６７、２６９、２７１、２７３、２７５とメモリセルの閾値電圧とを比較しなければならない。   Similarly, in order to read the value of the third bit of the memory cell, the four reference voltages 262, 266, 270 and 274 associated with the third bit must be compared with the threshold voltage of the memory cell. In addition, in order to read the value of the fourth bit of the memory cell, eight reference voltages 261, 263, 265, 267, 269, 271, 273, 275 associated with the fourth bit, the threshold voltage of the memory cell, Must be compared.

本発明の一実施形態によれば、検出部１２０は、メモリセルの閾値電圧と特定ビットの下位ビットと関連する基準電圧との比較結果に基づいて特定ビットのデータを検出することができる。   According to the embodiment of the present invention, the detection unit 120 can detect data of a specific bit based on a comparison result between a threshold voltage of the memory cell and a reference voltage associated with a lower bit of the specific bit.

例えば、検出部１２０は、メモリセルに格納された複数ビットのデータの中で２番目のビットのデータを検出するためにメモリセルの閾値電圧と、３番目のビットと関連する基準電圧２６２、２６６、２７０、２７４とを比較した結果をさらに考慮してもよい。３番目のビットと関連する基準電圧２６２、２６６、２７０、２７４をメモリセルの閾値電圧と比較した結果は、メモリセルの閾値電圧が含まれた区間に対して更に詳しい情報を提供する。   For example, the detection unit 120 detects the threshold voltage of the memory cell and the reference voltages 262, 266 associated with the third bit in order to detect the second bit data among the plurality of bits of data stored in the memory cell. 270, 274 may be further considered. The result of comparing the reference voltage 262, 266, 270, 274 associated with the third bit with the threshold voltage of the memory cell provides more detailed information for the interval containing the threshold voltage of the memory cell.

すなわち、２番目のビットと関連する基準電圧２６４、２７２とメモリセルの閾値電圧とを比較した結果、メモリセルの閾値電圧が２つの基準電圧２６４、２７２の間にあるという情報は、メモリセルの閾値電圧が区間５〜区間１２に含まれているという情報のみを提供する。しかし、メモリセルの閾値電圧を３番目のビットと関連する基準電圧２６２、２６６、２７０、２７４と比較した結果、メモリセルの閾値電圧が第２基準電圧２６２と第６基準電圧２６６との間にあるという情報は、メモリセルの閾値電圧が区間３〜区間６に含まれているという情報を提供する。結果的に、２番目のビットと関連する基準電圧２６４、２６６と閾値電圧とを比較した結果、および３番目のビットと関連する基準電圧２６２、２６６、２７０、２７４と閾値電圧とを比較した結果を総合すれば、メモリセルの閾値電圧は区間５〜区間６に含まれているという情報を提供する。   That is, as a result of comparing the reference voltage 264, 272 associated with the second bit with the threshold voltage of the memory cell, information that the threshold voltage of the memory cell is between the two reference voltages 264, 272 Only information that the threshold voltage is included in the sections 5 to 12 is provided. However, as a result of comparing the threshold voltage of the memory cell with the reference voltages 262, 266, 270, 274 associated with the third bit, the threshold voltage of the memory cell is between the second reference voltage 262 and the sixth reference voltage 266. The information indicating that the threshold voltage of the memory cell is included in the sections 3 to 6 is provided. As a result, the reference voltage 264, 266 associated with the second bit is compared with the threshold voltage, and the reference voltage 262, 266, 270, 274 associated with the third bit is compared with the threshold voltage. In summary, the threshold voltage of the memory cell is provided as information included in the sections 5 to 6.

本発明の一実施形態によれば、検出部１２０は２Ｎ個の区間の中でメモリセルの閾値電圧が含まれた区間に対する正確な情報ではなく、概略的な情報のみに基づいてデータを検出することができる。 According to an exemplary embodiment of the present invention, the detection unit 120 may detect data based only on rough information, not accurate information on a section including the threshold voltage of the memory cell in 2 N sections. can do.

例えば、複数ビットのデータの中で２番目のビットのデータだけを検出する場合に、２番目のビットのデータと関連する基準電圧とメモリセルの閾値電圧との比較結果だけで２番目のビットのデータを検出してもよい。２番目のビットのデータと関連する基準電圧との比較だけでは閾値電圧が含まれた正確な区間に関する情報を算出できない。ただし、閾値電圧が区間５〜区間１２に含まれているという情報を利用すれば、２番目のビットを検出することができるため、そのような検出方法は硬判定（Ｈａｒｄ Ｄｅｃｉｓｉｏｎ）と称される。閾値電圧が区間５または区間１２に含まれた場合にはデータの検出過程において誤りが発生する確率が相対的に高いが、硬判定はこれを反映できない。   For example, when only the data of the second bit is detected among the data of a plurality of bits, the second bit is determined only by the comparison result between the reference voltage associated with the data of the second bit and the threshold voltage of the memory cell. Data may be detected. Only by comparing the data of the second bit with the related reference voltage, it is not possible to calculate information regarding an accurate section including the threshold voltage. However, if the information that the threshold voltage is included in the sections 5 to 12 is used, the second bit can be detected. Therefore, such a detection method is called a hard decision. . When the threshold voltage is included in section 5 or section 12, the probability that an error will occur in the data detection process is relatively high, but the hard decision cannot reflect this.

一方、検出部１２０は、閾値電圧が含まれた区間に対する更に詳しい情報に基づいて２番目のビットをより正確に検出することができる。もし、２番目のビットが区間７または区間８に含まれていることが確実であれば、データの検出過程において誤りが発生する確率が相対的に低い。閾値電圧が含まれた区間に対する詳しい情報があれば、それを反映して２番目のビットを更に正確に検出することができる。このような検出方法は軟判定（Ｓｏｆｔ Ｄｅｃｉｓｉｏｎ）と称される。   On the other hand, the detection unit 120 can more accurately detect the second bit based on more detailed information for the section including the threshold voltage. If it is certain that the second bit is included in section 7 or section 8, the probability that an error will occur in the data detection process is relatively low. If there is detailed information on the section including the threshold voltage, the second bit can be detected more accurately by reflecting that information. Such a detection method is referred to as soft decision.

一般的には、硬判定に基づいてデータを検出する場合よりも、軟判定に基づいてデータを検出する場合の方がデータの検出性能は優れている。これは、閾値電圧が含まれた区間に対する詳しい情報に基づいて、データの誤り発生の可能性を反映して各データを検出することができるためである。   In general, the data detection performance is superior when data is detected based on a soft decision rather than when data is detected based on a hard decision. This is because each data can be detected based on the detailed information on the section including the threshold voltage, reflecting the possibility of data error.

しかし、軟判定に基づいてデータを検出するためには閾値電圧が含まれた区間に対する詳しい情報を得るために、閾値電圧と基準電圧とを比較する過程を数回も行われければならない。したがって、検出時間が増加する。   However, in order to detect data based on the soft decision, the process of comparing the threshold voltage with the reference voltage has to be performed several times in order to obtain detailed information on the section including the threshold voltage. Therefore, the detection time increases.

本発明の一実施形態によれば、軟判定値算出部１６０は、メモリセルの閾値電圧が含まれた区間によって軟判定値を算出することができる。軟判定値算出部１６０は、２番目のビットが区間５または区間６に含まれている場合と、区間７〜区間１２に含まれている場合に互いに異なる値の軟判定値を算出してもよい。検出部１２０は、軟判定値に基づいて２番目のビットのデータを更に正確に検出することができる。   According to an embodiment of the present invention, the soft decision value calculation unit 160 can calculate a soft decision value according to a section including the threshold voltage of the memory cell. The soft decision value calculation unit 160 may calculate different soft decision values when the second bit is included in the section 5 or the section 6 and when the second bit is included in the sections 7 to 12. Good. The detection unit 120 can detect the data of the second bit more accurately based on the soft decision value.

本発明の一実施形態によれば、軟判定値算出部１６０が算出する軟判定値は、閾値電圧が含まれた区間に対する対数尤度比（Ｌｏｇ Ｌｉｋｅｌｉｈｏｏｄ Ｒａｔｉｏ）値であってもよい。   According to an embodiment of the present invention, the soft decision value calculated by the soft decision value calculation unit 160 may be a log likelihood ratio (Log Likelihood Ratio) value for a section including a threshold voltage.

本発明の一実施形態によれば、メモリセルに格納されたデータは畳み込み（Ｃｏｎｖｏｌｕｔｉｏｎａｌ）符号化技法、ＢＣＨ（Ｂｏｓｅ−Ｃｈａｄｈｕｒｉ−Ｈｏｃｑｕｅｎｇｈｅｍ）符号化技法、ＴＣＭ符号化技法、ＢＣＭ符号化技法、リードソロモン（Ｒｅｅｄ−Ｓｏｌｏｍｏｎ）符号化技法、またはターボ符号化技法などによって符号化され、データ検出部は、誤り訂正符号化技法に相応する誤り訂正復号化技法に基づいてメモリセルに格納されたデータを復号して検出することができる。   According to an embodiment of the present invention, data stored in a memory cell may be a convolutional coding technique, a BCH (Bose-Chadhuri-Hocquenhem) coding technique, a TCM coding technique, a BCM coding technique, a Reed-Solomon. Encoded by (Reed-Solomon) encoding technique or turbo encoding technique, the data detection unit decodes data stored in the memory cell based on an error correction decoding technique corresponding to the error correction encoding technique Can be detected.

本発明によれば、検出しようとする特定ビットのデータに対する硬判定を行って、硬判定が失敗した場合にのみ選択的に軟判定を行う。したがって、データを検出するための時間を最小化しつつ、誤りの発生率が閾値誤り率よりも小さい値を有するようにデータの検出性能を維持することができる。   According to the present invention, the hard decision is performed on the data of the specific bit to be detected, and the soft decision is selectively performed only when the hard decision fails. Therefore, it is possible to maintain the data detection performance so that the error occurrence rate has a value smaller than the threshold error rate while minimizing the time for detecting the data.

本発明に係るデータ検出装置は、データの検出成功の有無に応じて硬判定および軟判定を行うため、ハイブリッド検出装置と称される。   The data detection apparatus according to the present invention is referred to as a hybrid detection apparatus because it performs a hard decision and a soft decision according to the presence or absence of successful data detection.

図３〜図６は、本発明の一実施形態によってメモリセルに複数ビットのデータを格納した場合に、各ビットのデータと関連する基準電圧を示す図である。以下、図２を参照してメモリセルに複数のビットを格納する場合の各ビットに対する軟判定値に対して詳細に説明することにする。   3 to 6 are diagrams illustrating reference voltages associated with data of each bit when a plurality of bits of data are stored in a memory cell according to an embodiment of the present invention. Hereinafter, a soft decision value for each bit when storing a plurality of bits in a memory cell will be described in detail with reference to FIG.

図３は、メモリセルに４ビットのデータが格納された場合に最初のビットに対して算出された軟判定値を示す図である。横軸３１０は閾値電圧が含まれる区間の番号を示し、縦軸３２０は各区間に対して算出された軟判定値を示す。図２に示すように、閾値電圧が区間１〜区間８に含まれた場合には最初のビットは「１」であり、区間９〜区間１６に含まれた場合には最初のビットは「−１」であると判断される。区間１〜区間８と区間９〜区間１６は最初のビットと関連する基準電圧３１１によって区分することができる。   FIG. 3 is a diagram showing a soft decision value calculated for the first bit when 4-bit data is stored in the memory cell. The horizontal axis 310 indicates the number of the section including the threshold voltage, and the vertical axis 320 indicates the soft decision value calculated for each section. As shown in FIG. 2, when the threshold voltage is included in the sections 1 to 8, the first bit is “1”, and when the threshold voltage is included in the sections 9 to 16, the first bit is “−. 1 ”. The sections 1 to 8 and the sections 9 to 16 can be distinguished by the reference voltage 311 associated with the first bit.

閾値電圧が区間１または区間１６に含まれた場合には、メモリセルに格納された最初のビットはそれぞれ「１」または「−１」である可能性が極めて高い。   When the threshold voltage is included in section 1 or section 16, the first bit stored in the memory cell is very likely to be “1” or “−1”, respectively.

本発明の一実施形態によれば、このような場合に軟判定値算出部１６０は、各区間に対して絶対値の大きさが極めて大きい値の軟判定値を算出することができる。一方、閾値電圧が区間８または区間９に含まれた場合には、メモリセルに格納された最初のビットがそれぞれ「１」または「−１」である可能性が相対的に低い。メモリセルに格納された閾値電圧の値が時間の経過に伴って変更された可能性が高いためである。メモリセルにデータが格納される時点の閾値電圧は区間８に含まれているが、メモリセルでデータを検出する時点の閾値電圧は区間９に含まれてもよく、その逆も可能である。   According to an embodiment of the present invention, in such a case, the soft decision value calculation unit 160 can calculate a soft decision value having a very large absolute value for each section. On the other hand, when the threshold voltage is included in section 8 or section 9, it is relatively unlikely that the first bit stored in the memory cell is “1” or “−1”, respectively. This is because there is a high possibility that the value of the threshold voltage stored in the memory cell has been changed over time. Although the threshold voltage at the time when data is stored in the memory cell is included in the section 8, the threshold voltage at the time when data is detected in the memory cell may be included in the section 9, and vice versa.

メモリセルの閾値電圧が含まれた区間に応じてメモリセルの各ビットが誤りなしで検出される成功確率が変わる。本発明の一実施形態によれば、軟判定値算出部１６０は、メモリセルの閾値電圧が含まれた区間に応じて変わる検出の成功確率を反映して軟判定値を算定し、検出部１２０は軟判定値に基づいてメモリセルに格納されたデータを検出してもよい。   The success probability that each bit of the memory cell is detected without an error changes according to the interval in which the threshold voltage of the memory cell is included. According to an embodiment of the present invention, the soft decision value calculation unit 160 calculates a soft decision value by reflecting the detection success probability that changes according to the interval in which the threshold voltage of the memory cell is included, and detects the detection unit 120. May detect data stored in the memory cell based on the soft decision value.

図４は、メモリセルに４ビットのデータが格納された場合に２番目のビットに対して算出された軟判定値を示す図である。横軸３３０は閾値電圧が含まれる区間の番号を示し、縦軸３４０は各区間に対して算出された軟判定値を示す。図２において説明したように、閾値電圧が区間１〜区間４に含まれた場合には２番目のビットは「１」であり、区間５〜区間１２に含まれた場合には２番目のビットは「−１」であり、区間１３〜区間１８に含まれた場合には２番目のビットは「１」であると判断される。区間１〜区間４、区間５〜区間１２、区間１３〜区間１６は、２番目のビットと関連する基準電圧３３１、３３２によって区分することができる。   FIG. 4 is a diagram showing a soft decision value calculated for the second bit when 4-bit data is stored in the memory cell. The horizontal axis 330 indicates the number of the section including the threshold voltage, and the vertical axis 340 indicates the soft decision value calculated for each section. As described in FIG. 2, the second bit is “1” when the threshold voltage is included in the sections 1 to 4, and the second bit when the threshold voltage is included in the sections 5 to 12. Is “−1”, and it is determined that the second bit is “1” when included in the sections 13 to 18. The sections 1 to 4, the sections 5 to 12, and the sections 13 to 16 can be classified by reference voltages 331 and 332 associated with the second bit.

本発明の一実施形態によれば、軟判定値算出部１６０はメモリセルの閾値電圧が含まれた区間に応じて個別的に軟判定値を算出し、検出部１２０は軟判定値に基づいて２番目のビットのデータの値を検出してもよい。   According to an embodiment of the present invention, the soft decision value calculation unit 160 individually calculates a soft decision value according to a section including the threshold voltage of the memory cell, and the detection unit 120 is based on the soft decision value. The data value of the second bit may be detected.

図５は、メモリセルに４ビットのデータが格納された場合に３番目のビットに対して算出された軟判定値を示す図である。横軸３５０は閾値電圧が含まれる区間の番号を示し、縦軸３６０は各区間に対して算出された軟判定値を示す。３番目のビットの値が異なるものと判断される各区間は、３番目のビットと関連する基準電圧３５１、３５２、３５３、３５４によって区分される。   FIG. 5 is a diagram showing a soft decision value calculated for the third bit when 4-bit data is stored in the memory cell. The horizontal axis 350 indicates the number of the section including the threshold voltage, and the vertical axis 360 indicates the soft decision value calculated for each section. Each section in which the value of the third bit is determined to be different is divided by reference voltages 351, 352, 353, and 354 associated with the third bit.

本発明の一実施形態によれば、軟判定値算出部１６０はメモリセルの閾値電圧が含まれた区間に応じて個別的に軟判定値を算出し、検出部１２０は軟判定値に基づいて３番目のビットのデータの値を検出してもよい。   According to an embodiment of the present invention, the soft decision value calculation unit 160 individually calculates a soft decision value according to a section including the threshold voltage of the memory cell, and the detection unit 120 is based on the soft decision value. The data value of the third bit may be detected.

図６は、メモリセルに４ビットのデータが格納された場合に４番目のビットに対して算出された軟判定値を示す図である。横軸３７０は閾値電圧が含まれる区間の番号を示し、縦軸３８０は各区間に対して算出された軟判定値を示す。４番目のビットの値が異なるものと判断される各区間は、４番目のビットと関連する基準電圧３７１、３７２、３７３、３７４、３７５、３７６、３７７、３７８によって区分される。   FIG. 6 is a diagram showing a soft decision value calculated for the fourth bit when 4-bit data is stored in the memory cell. The horizontal axis 370 indicates the number of the section including the threshold voltage, and the vertical axis 380 indicates the soft decision value calculated for each section. Each section in which the value of the fourth bit is determined to be different is divided by reference voltages 371, 372, 373, 374, 375, 376, 377, 378 associated with the fourth bit.

本発明の一実施形態によれば、軟判定値算出部１６０はメモリセルの閾値電圧が含まれた区間に応じて個別的に軟判定値を算出し、検出部１２０は軟判定値に基づいて４番目のビットのデータの値を検出してもよい。   According to an embodiment of the present invention, the soft decision value calculation unit 160 individually calculates a soft decision value according to a section including the threshold voltage of the memory cell, and the detection unit 120 is based on the soft decision value. The data value of the fourth bit may be detected.

本発明の一実施形態によれば、データ検出装置が３番目のビットのデータだけを検出してもよい。データ検出装置は、メモリセルの閾値電圧と３番目のビットと関連する基準電圧３５１、３５２、３５３、３５４とを比較してメモリセルの閾値電圧が含まれた区間が分かる。もし、閾値電圧が３番目のビットと関連する基準電圧３５１、３５２、３５３、３５４の中で第１基準電圧３５１と第２基準電圧３５２との間の区間に含まれた場合に、データ検出装置は３番目のビットのデータを「−１」と判断することができる。   According to an embodiment of the present invention, the data detection device may detect only the data of the third bit. The data detection device compares the threshold voltage of the memory cell with the reference voltages 351, 352, 353, and 354 associated with the third bit to determine the interval in which the threshold voltage of the memory cell is included. If the threshold voltage is included in the interval between the first reference voltage 351 and the second reference voltage 352 among the reference voltages 351, 352, 353, 354 associated with the third bit, the data detection device Can determine that the data of the third bit is “−1”.

本発明の一実施形態によれば、もし、３番目のビットに対する誤りの発生有無を判断し、検出された３番目のビットに誤りが発生したものと判断される場合には、上位ビットデータに対する検出情報に基づいて３番目のビットのデータを再検出してもよい。   According to an embodiment of the present invention, if it is determined whether an error has occurred in the third bit and if it is determined that an error has occurred in the detected third bit, The data of the third bit may be redetected based on the detection information.

本発明の一実施形態によれば、上位ビットに対する検出情報は上位ビットそれぞれに関連する基準電圧とメモリセルの閾値電圧とを比較して生成された情報であってもよい。最初のビットに対する検出情報は、メモリセルの閾値電圧と最初のビットと関連する基準電圧３１１とを比較して生成される。本発明の一実施形態によれば、メモリセルの閾値電圧が最初のビットと関連する基準電圧３１１よりも低い場合に最初のビットに対する検出情報はメモリセルの閾値電圧が区間１〜区間８に含まれていることを意味する。   According to an embodiment of the present invention, the detection information for the upper bits may be information generated by comparing the reference voltage associated with each upper bit and the threshold voltage of the memory cell. The detection information for the first bit is generated by comparing the threshold voltage of the memory cell with the reference voltage 311 associated with the first bit. According to an embodiment of the present invention, when the threshold voltage of the memory cell is lower than the reference voltage 311 associated with the first bit, the detection information for the first bit includes the threshold voltage of the memory cell in the sections 1 to 8. Means that

２番目のビットに対する検出情報は、メモリセルの閾値電圧と２番目のビットと関連する基準電圧３３１、３３２とを比較して生成される。本発明の一実施形態によれば、メモリセルの閾値電圧が２番目のビットと関連する基準電圧３３１、３３２の中で第１基準電圧３３１よりも低い場合に、２番目のビットに対する検出情報は、メモリセルの閾値電圧が区間１〜区間４に含まれていることを意味する。   The detection information for the second bit is generated by comparing the threshold voltage of the memory cell with the reference voltages 331 and 332 associated with the second bit. According to an embodiment of the present invention, when the threshold voltage of the memory cell is lower than the first reference voltage 331 among the reference voltages 331 and 332 associated with the second bit, the detection information for the second bit is This means that the threshold voltage of the memory cell is included in the sections 1 to 4.

上位ビットに対する検出情報および３番目のビットに対する検出情報を総合すれば、メモリセルの閾値電圧は区間３〜区間４に含まれていることが分かる。   By combining the detection information for the upper bits and the detection information for the third bit, it can be seen that the threshold voltage of the memory cell is included in the sections 3 to 4.

本発明の一実施形態によれば、メモリセルに格納された複数ビットのデータは他のメモリセルに格納された同じ位置のビットと結合して誤り訂正符号化される。すなわち、特定のメモリセルの最初のビットのデータは他のメモリセルの最初のビットのデータと結合して誤り訂正符号化されてもよい。   According to an embodiment of the present invention, a plurality of bits of data stored in a memory cell are combined with bits at the same position stored in another memory cell and error correction encoded. That is, the data of the first bit of a specific memory cell may be combined with the data of the first bit of another memory cell and error correction encoded.

本発明の一実施形態によれば、データ検出装置は、各区間に応じて算出された軟判定値に基づいて軟判定復号化技法にしたがってデータに発生した誤りを訂正してもよい。単に、閾値電圧が含まれた区間に対する概略的な情報（区間３〜区間６）に基づくことなく、上位ビットデータに対する検出情報に基づいて閾値電圧が含まれた区間に対する更に正確な情報（区間３〜区間４に）に基づいて軟判定復号化を行えば、３番目のビットデータに対する誤り訂正の可能性が高まる。   According to an embodiment of the present invention, the data detection apparatus may correct an error generated in data according to a soft decision decoding technique based on a soft decision value calculated according to each section. Simply more accurate information (section 3) for the section including the threshold voltage based on the detection information for the upper bit data without being based on the schematic information (section 3 to section 6) for the section including the threshold voltage. If soft-decision decoding is performed based on (to interval 4), the possibility of error correction for the third bit data increases.

本発明の一実施形態によれば、データ検出装置は下位ビットデータに対する検出情報に基づいて３番目のビットデータを検出してもよい。   According to an embodiment of the present invention, the data detection device may detect the third bit data based on detection information for the lower bit data.

４番目のビットに対する検出情報は、メモリセルの閾値電圧と４番目のビットと関連する基準電圧３７１、３７２、３７３、３７４、３７５、３７６、３７７、３７８とを比較して生成される。本発明の一実施形態によれば、メモリセルの閾値電圧が４番目のビットと関連する基準電圧３７１、３７２、３７３、３７４、３７５、３７６、３７７、３７８の中で第２基準電圧３７２と第３基準電圧３７３との間の区間に含まれている場合に、４番目のビットに対する検出情報は、メモリセルの閾値電圧が区間４〜区間５に含まれていることが分かる。   The detection information for the fourth bit is generated by comparing the threshold voltage of the memory cell with the reference voltages 371, 372, 373, 374, 375, 376, 377, 378 associated with the fourth bit. According to an embodiment of the present invention, the second reference voltage 372 and the second reference voltage 372 among the reference voltages 371, 372, 373, 374, 375, 376, 377, and 378 associated with the fourth bit may be used. When included in the section between the third reference voltage 373 and the detection information for the fourth bit, it can be seen that the threshold voltage of the memory cell is included in the sections 4 to 5.

検出対象ビットの３番目のビットに対する検出情報、上位ビットに対する検出情報、および下位ビットに対する検出情報を総合すれば、メモリセルの閾値電圧は区間４に含まれていることが分かる。データ検出装置は、下位ビットに対する検出情報に基づいてメモリセルの閾値電圧が含まれた区間に対して更に正確な情報を得ることができる。したがって、メモリセルに格納されたデータに対して更に正確な検出が可能である。   By combining the detection information for the third bit of the detection target bit, the detection information for the upper bit, and the detection information for the lower bit, it can be seen that the threshold voltage of the memory cell is included in the section 4. The data detection device can obtain more accurate information for the section including the threshold voltage of the memory cell based on the detection information for the lower bits. Therefore, more accurate detection can be performed on the data stored in the memory cell.

図３に示す実施形態では、上位ビットと関連する基準電圧と下位ビットと関連する基準電圧とが一致しない実施形態を示している。すなわち、最初のビットに関連する基準電圧３１１と２番目のビットに関連する基準電圧３３１、３３２とは互いに一致しない。   The embodiment shown in FIG. 3 shows an embodiment in which the reference voltage associated with the upper bits and the reference voltage associated with the lower bits do not match. That is, the reference voltage 311 related to the first bit and the reference voltages 331 and 332 related to the second bit do not match each other.

しかし、上位ビットに関連する基準電圧が下位ビットに関連する基準電圧と一致する実施形態においても本発明は適用可能である。すなわち、下位ビットに対する検出情報を利用すれば、メモリセルの閾値電圧が含まれた区間に対して更に正確な情報を算出することができる。データ検出装置は、メモリセルの閾値電圧が含まれた区間に対して更に正確な情報に基づいてメモリセルに格納されたデータを更に正確に検出することができる。   However, the present invention is also applicable to embodiments in which the reference voltage associated with the upper bits matches the reference voltage associated with the lower bits. That is, if the detection information for the lower bits is used, more accurate information can be calculated for the section including the threshold voltage of the memory cell. The data detection device can detect the data stored in the memory cell more accurately based on more accurate information for the section including the threshold voltage of the memory cell.

本発明の一実施形態によれば、閾値電圧が含まれた区間に対する正確な情報に基づいて更に正確な軟判定値を算出することができ、軟判定復号化技法にしたがってメモリセルに格納されたデータを検出することができる。   According to an embodiment of the present invention, a more accurate soft decision value can be calculated based on accurate information for an interval including a threshold voltage and stored in a memory cell according to a soft decision decoding technique. Data can be detected.

図７は、本発明の一実施形態によってメモリセルに格納されたデータの値を検出する方法を段階的に示す図である。以下、図７を参照して本発明の一実施形態によってメモリセルに格納されたデータの値を検出する方法を詳細に説明することにする。   FIG. 7 illustrates a method for detecting a value of data stored in a memory cell according to an embodiment of the present invention. Hereinafter, a method for detecting the value of data stored in a memory cell according to an embodiment of the present invention will be described in detail with reference to FIG.

ステップＳ４１０では、ｋ番目のビットの値を読み出す。メモリセルの閾値電圧をｋ番目のビットと関連する基準電圧と比較し、閾値電圧が含まれた区間に関する情報を算出することをｋ番目のビットの値を読み出すと称する。   In step S410, the value of the kth bit is read. Comparing the threshold voltage of the memory cell with a reference voltage associated with the kth bit and calculating information regarding the interval including the threshold voltage is referred to as reading the value of the kth bit.

ステップＳ４２０では、ｋ番目のビットデータを硬判定する。ステップＳ４１０において算出された閾値電圧が含まれた区間に関する情報にしたがってｋ番目のデータの値を検出することを硬判定と称する。ｋ番目のビットデータに対する硬判定を行う場合に、ｋ番目のビットと関連する基準電圧と閾値電圧とを比較した結果のみを考慮する。   In step S420, the k-th bit data is hard determined. The detection of the value of the kth data according to the information regarding the section including the threshold voltage calculated in step S410 is referred to as a hard decision. When performing a hard decision on the kth bit data, only the result of comparing the threshold voltage with the reference voltage associated with the kth bit is considered.

ステップＳ４３０では、ｋ番目のビットデータに１つの誤りの発生有無に基づいてｋ番目のビットデータに対する検出成功の有無を判断する。本発明の一実施形態によれば、ステップＳ４２０において検出されたデータに対する誤りの発生率を算出するステップ、および算出された誤りの発生率を所定の閾値誤りの発生率とを比較するステップを含んでもよい。ステップＳ４３０において誤りの発生率比較の結果に応じてデータの検出成功の有無を判断することができる。   In step S430, it is determined whether or not the kth bit data has been successfully detected based on whether or not one error has occurred in the kth bit data. According to an embodiment of the present invention, the method includes calculating an error occurrence rate for the data detected in step S420, and comparing the calculated error occurrence rate with a predetermined threshold error occurrence rate. But you can. In step S430, the presence or absence of successful data detection can be determined according to the error rate comparison result.

本発明の一実施形態によれば、ｋ番目のビットデータは所定の誤り訂正符号化技法にしたがって誤り訂正符号化され、誤りの発生率を算出するステップは誤り訂正符号化技法にしたがってｋ番目のビットデータに対する誤りの発生有無を判断し、判断結果に応じて誤りの発生率を算出してもよい。   According to an embodiment of the present invention, the kth bit data is error correction encoded according to a predetermined error correction encoding technique, and the step of calculating an error occurrence rate is performed according to the error correction encoding technique. It may be determined whether or not an error has occurred in the bit data, and the error occurrence rate may be calculated according to the determination result.

本発明の一実施形態によれば、算出された誤りの発生率が閾値誤りの発生率よりも小さい値の場合にｋ番目のビットデータに対する検出が成功したと判断してもよい。この場合、ステップＳ４８０においてｋ番目のビットの値を算出し、ｋ番目のビットデータに対する検出手続きを終了してもよい。   According to an embodiment of the present invention, it may be determined that the detection for the k-th bit data is successful when the calculated error occurrence rate is smaller than the threshold error occurrence rate. In this case, the value of the kth bit may be calculated in step S480, and the detection procedure for the kth bit data may be terminated.

本発明の一実施形態によれば、算出された誤りの発生率が閾値誤りの発生率よりも大きい値の場合、ステップＳ４４０においてｋ番目のビットより上位ビットのデータに対する検出情報に基づいてｋ番目のビットデータを再検出してもよい。本発明の一実施形態によれば、ステップＳ４４０では上位ビットのデータに対する検出情報に基づいてｋ番目のビットにデータを軟判定してもよい。   According to an embodiment of the present invention, when the calculated error occurrence rate is larger than the threshold error occurrence rate, in step S440, based on detection information for data of higher bits than the kth bit, the kth The bit data may be detected again. According to an embodiment of the present invention, in step S440, data may be soft-decided to the kth bit based on detection information for the upper bit data.

本発明によれば、ステップＳ４２０ではｋ番目のビットデータに対して硬判定を行う一方で、ステップＳ４４０ではｋ番目のビットデータに対して軟判定を行ってもよい。同一のデータに対して一定の条件にしたがって硬判定および軟判定を行うため、本発明は一種のハイブリッド検出方法とも言える。   According to the present invention, the hard decision may be performed on the kth bit data in step S420, while the soft decision may be performed on the kth bit data in step S440. Since the hard decision and the soft decision are performed on the same data according to a certain condition, the present invention can be said to be a kind of hybrid detection method.

ステップＳ４５０では上位ビットデータに対する検出情報に基づいて再検出されたデータに対する検出成功の有無を再び判断する。本発明の一実施形態によれば、ｋ番目のビットデータに対する検出が成功するものと判断された場合、ステップＳ４８０においてｋ番目のビットデータの値を算出し、ｋ番目のビットデータに対する検出手続きを終了してもよい。   In step S450, it is determined again whether or not the re-detected data is successfully detected based on the detection information for the upper bit data. According to an embodiment of the present invention, if it is determined that the detection for the kth bit data is successful, the value of the kth bit data is calculated in step S480, and the detection procedure for the kth bit data is performed. You may end.

ステップＳ４５０において、ｋ番目のビットデータに対する再検出も失敗したものと判断される場合、ステップＳ４６０ではｋ番目のビットの下位ビットデータを読み出して下位ビットデータに対する検出情報を生成することができる。本発明の一実施形態によれば、下位ビットデータに対する検出情報は、下位ビットのデータと関連する基準電圧とメモリセルの閾値電圧とを比較して生成されたものであってもよい。   If it is determined in step S450 that the re-detection for the kth bit data has also failed, in step S460, detection information for the lower bit data can be generated by reading the lower bit data of the kth bit. According to an embodiment of the present invention, the detection information for the lower bit data may be generated by comparing the reference voltage associated with the lower bit data and the threshold voltage of the memory cell.

ステップＳ４７０では、ステップＳ４６０において生成された下位ビットデータに対する検出情報に基づいてｋ番目のビットデータを再検出してもよい。本発明の一実施形態によれば、下位ビットデータに対する検出情報に基づいてｋ番目のビットデータを軟判定してもよい。   In step S470, the k-th bit data may be redetected based on the detection information for the lower-order bit data generated in step S460. According to an embodiment of the present invention, the kth bit data may be soft-decision based on detection information for lower-order bit data.

本発明の一実施形態によれば、ステップＳ４７０は、下位ビットのデータに対する検出情報に基づいてｋ番目のビットデータに対する軟判定値を算出し、算出された軟判定値に基づいてｋ番目のビットの値を検出してもよい。   According to one embodiment of the present invention, step S470 calculates a soft decision value for the kth bit data based on the detection information for the lower bit data, and the kth bit based on the calculated soft decision value. May be detected.

図８は、本発明の一実施形態に係るデータ検出装置の構成を示すブロック図である。以下、図８を参照して本発明に係るデータ検出装置の動作を詳細に説明することにする。本発明に係るデータ検出装置は、電圧比較部５１０、検出部５２０、判断部５３０、および軟判定値算出部５４０を含む。   FIG. 8 is a block diagram showing a configuration of a data detection apparatus according to an embodiment of the present invention. Hereinafter, the operation of the data detection apparatus according to the present invention will be described in detail with reference to FIG. The data detection apparatus according to the present invention includes a voltage comparison unit 510, a detection unit 520, a determination unit 530, and a soft decision value calculation unit 540.

電圧比較部５１０は、メモリセルに格納された複数ビットのデータの中で特定ビットのデータと関連する基準電圧とメモリセルの閾値電圧とを比較する。本発明の一実施形態によれば、メモリセルの閾値電圧が有することのできる値の範囲は、特定ビットのデータと関連する基準電圧によって複数の区間に区分される。電圧比較部５１０は、検出しようとする特定ビットと関連する基準電圧と閾値電圧とを比較し、閾値電圧が含まれた区間を判断する。   The voltage comparison unit 510 compares a reference voltage associated with data of a specific bit among a plurality of bits of data stored in the memory cell with a threshold voltage of the memory cell. According to an embodiment of the present invention, the range of values that the threshold voltage of the memory cell can have is divided into a plurality of sections according to a reference voltage associated with data of a specific bit. The voltage comparison unit 510 compares a reference voltage associated with a specific bit to be detected with a threshold voltage, and determines a section including the threshold voltage.

検出部５２０は、電圧比較部５１０の比較結果に基づいて特定ビットのデータの値を検出する。本発明の一実施形態によれば、検出部５２０は検出しようとする特定ビットと関連する基準電圧と閾値電圧との比較結果のみで特定ビットを検出することができる。   The detection unit 520 detects the data value of the specific bit based on the comparison result of the voltage comparison unit 510. According to an embodiment of the present invention, the detection unit 520 can detect a specific bit only by a comparison result between a reference voltage and a threshold voltage associated with the specific bit to be detected.

判断部５３０は、検出されたデータに対する誤りの発生有無に基づいて特定ビットのデータの検出成功の有無を判断する。   The determination unit 530 determines whether or not the detection of specific bit data is successful based on whether or not an error has occurred in the detected data.

特定ビットのデータの検出が失敗するものと判断された場合に、検出部５２０は、特定ビットより下位ビットのデータに対する検出情報に基づいて特定ビットのデータの値を再検出することができる。本発明の一実施形態によれば、下位ビットデータに対する検出情報は、下位ビットのデータと関連する基準電圧とメモリセルの閾値電圧とを比較して生成される。   When it is determined that the detection of the data of the specific bit fails, the detection unit 520 can re-detect the value of the data of the specific bit based on the detection information for the data of the lower bits than the specific bit. According to an embodiment of the present invention, the detection information for the lower bit data is generated by comparing the reference voltage associated with the lower bit data and the threshold voltage of the memory cell.

本発明の一実施形態によれば、軟判定値算出部５４０は下位ビットのデータに対する検出情報に基づいて特定ビットのデータに対する軟判定値を算出してもよい。検出部５２０は、算出された軟判定値に基づいて特定ビットのデータの値を検出することができる。軟判定値は、特定ビットのデータが含まれた区間に対して更に具体的な情報を提供する。検出部５２０は、閾値電圧が含まれた区間に対する概略的な情報でなく、具体的な情報に基づいて更に正確なデータを検出することができる。   According to an embodiment of the present invention, the soft decision value calculator 540 may calculate a soft decision value for specific bit data based on detection information for lower bit data. The detection unit 520 can detect the data value of the specific bit based on the calculated soft decision value. The soft decision value provides more specific information for a section including specific bit data. The detection unit 520 can detect more accurate data based on specific information rather than the schematic information for the section including the threshold voltage.

図９は、本発明の一実施形態によってメモリセルに格納されたデータの値を検出する方法を段階的に示す図である。以下、図９を参照して本発明の一実施形態に係るデータ検出方法を詳細に説明することにする。   FIG. 9 illustrates a method for detecting a value of data stored in a memory cell according to an embodiment of the present invention. Hereinafter, a data detection method according to an embodiment of the present invention will be described in detail with reference to FIG.

ステップＳ６１０〜ステップＳ６３０は、図７に示すステップＳ４１０およびステップＳ４３０と類似しているため、詳細な説明は省略することにする。   Steps S610 to S630 are similar to steps S410 and S430 shown in FIG. 7, and thus detailed description thereof will be omitted.

ステップＳ６４０では、ｋ番目のビットの下位ビットデータを読み出して下位ビットデータに対する検出情報を生成することができる。本発明の一実施形態によれば、下位ビットデータに対する検出情報は下位ビットデータと関連する基準電圧とメモリセルの閾値電圧とを比較して生成される。   In step S640, the lower bit data of the kth bit can be read to generate detection information for the lower bit data. According to an embodiment of the present invention, detection information for lower bit data is generated by comparing a reference voltage associated with the lower bit data and a threshold voltage of the memory cell.

ステップＳ６５０では、ステップＳ６４０で生成された下位ビットデータに対する検出情報に基づいてｋ番目のビットデータを再検出することができる。本発明の一実施形態によれば、下位ビットデータに対する検出情報に基づいてｋ番目のビットデータに対する軟判定値を算出してもよい。本発明の一実施形態によれば、メモリセルの閾値電圧の含まれた区間に対して更に詳しい情報を提供する軟判定値に基づいてメモリセルに格納されたデータを更に正確に検出することができる。   In step S650, the k-th bit data can be detected again based on the detection information for the lower-order bit data generated in step S640. According to an embodiment of the present invention, the soft decision value for the kth bit data may be calculated based on the detection information for the lower bit data. According to an embodiment of the present invention, it is possible to more accurately detect data stored in a memory cell based on a soft decision value that provides more detailed information for a section including the threshold voltage of the memory cell. it can.

本発明の一実施形態によれば、メモリセルに格納されたデータは所定の誤り訂正符号化技法にしたがって符号化され、ステップＳ６５０では軟判定復号化技法にしたがって誤り訂正復号を行ってもよい。   According to an embodiment of the present invention, data stored in the memory cell may be encoded according to a predetermined error correction encoding technique, and error correction decoding may be performed according to a soft decision decoding technique in step S650.

また、本発明の実施形態は、コンピュータにより実現される多様な動作を実行するためのプログラム命令を含むコンピュータ読取可能な記録媒体を含む。当該記録媒体は、プログラム命令、データファイル、データ構造などを単独または組み合わせて含むこともでき、記録媒体およびプログラム命令は、本発明の目的のために特別に設計されて構成されたものでもよく、コンピュータソフトウェア分野の技術を有する当業者にとって公知であり使用可能なものであってもよい。コンピュータ読取可能な記録媒体の例としては、ハードディスク、フロッピー（登録商標）ディスク及び磁気テープのような磁気媒体、ＣＤ−ＲＯＭ、ＤＶＤのような光記録媒体、フロプティカルディスクのような磁気−光媒体、およびＲＯＭ、ＲＡＭ、フラッシュメモリなどのようなプログラム命令を保存して実行するように特別に構成されたハードウェア装置が含まれる。プログラム命令の例としては、コンパイラによって生成されるような機械語コードだけでなく、インタプリタなどを用いてコンピュータによって実行され得る高級言語コードを含む。   The embodiment of the present invention includes a computer-readable recording medium including program instructions for executing various operations realized by a computer. The recording medium may include program instructions, data files, data structures, etc. alone or in combination, and the recording medium and program instructions may be specially designed and configured for the purposes of the present invention, It may be known and usable by those skilled in the computer software art. Examples of computer-readable recording media include magnetic media such as hard disks, floppy (registered trademark) disks and magnetic tapes, optical recording media such as CD-ROMs and DVDs, and magnetic-lights such as floppy disks. A medium and a hardware device specially configured to store and execute program instructions such as ROM, RAM, flash memory, and the like are included. Examples of program instructions include not only machine language code generated by a compiler but also high-level language code that can be executed by a computer using an interpreter or the like.

上述したように、本発明は、たとえ限定された実施形態と図面によって説明したが、本発明は、上記の実施形態に限定されることなく、本発明が属する分野における通常の知識を有する者であれば、このような基材から多様な修正および変形が可能である。   As described above, the present invention has been described with reference to the limited embodiments and drawings. However, the present invention is not limited to the above-described embodiments, and the person having ordinary knowledge in the field to which the present invention belongs. If present, various modifications and variations are possible from such substrates.

したがって、本発明の範囲は説明された実施形態に限定されて決められてはならず、後述する特許請求の範囲だけでなく、この特許請求の範囲と均等なものなどによって定められなければならない。   Accordingly, the scope of the present invention should not be determined by being limited to the embodiments described, but must be determined not only by the claims described below, but also by the equivalents of the claims.

１００ データ検出装置
１１０ 電圧比較部
１２０ 検出部
１３０ 誤り発生率算出部
１４０ 誤り発生率比較部
１５０ 判断部
１６０ 軟判定値算出部 DESCRIPTION OF SYMBOLS 100 Data detection apparatus 110 Voltage comparison part 120 Detection part 130 Error occurrence rate calculation part 140 Error occurrence rate comparison part 150 Judgment part 160 Soft decision value calculation part

Claims (19)

メモリセルに格納された複数ビットのデータの中で特定ビットのデータと関連する基準電圧と前記メモリセルの閾値電圧とを比較する電圧比較部と、
前記比較結果に基づいて前記特定ビットのデータの値を検出する検出部と、
前記検出されたデータに対する誤りの発生有無に基づいて前記特定ビットのデータの検出成功の有無を判断する判断部と、を含み、
前記検出部は、前記判断結果に応じて前記特定ビットより上位ビットのデータに対する検出情報に基づいて前記特定ビットのデータの値を再検出することを特徴とするデータ検出装置。 A voltage comparison unit that compares a reference voltage associated with data of a specific bit among a plurality of bits of data stored in the memory cell and a threshold voltage of the memory cell;
A detection unit for detecting a value of the data of the specific bit based on the comparison result;
A determination unit that determines the presence or absence of successful detection of the data of the specific bit based on whether or not an error has occurred with respect to the detected data,
The detection unit redetects the value of the data of the specific bit based on detection information for data of a bit higher than the specific bit according to the determination result. 前記検出されたデータに対する誤りの発生率を算出する誤り発生率算出部と、
前記算出された誤りの発生率を所定の閾値誤りの発生率と比較する誤り発生率比較部と、をさらに含み、
前記判断部は、前記誤りの発生率比較結果に応じて前記データの検出成功の有無を判断することを特徴とする請求項１に記載のデータ検出装置。 An error occurrence rate calculating unit for calculating an error occurrence rate for the detected data;
An error rate comparison unit that compares the calculated error rate with a predetermined threshold error rate,
The data detection apparatus according to claim 1, wherein the determination unit determines whether or not the data has been successfully detected according to the error occurrence rate comparison result. 前記データは、所定の誤り訂正符号化技法にしたがって誤り訂正符号化され、前記誤り発生率算出部は、前記誤り訂正符号化技法にしたがって前記データに対する誤りの発生有無を判断し、前記判断結果に応じて前記誤りの発生率を算出することを特徴とする請求項２に記載のデータ検出装置。   The data is subjected to error correction coding according to a predetermined error correction coding technique, and the error occurrence rate calculating unit determines whether or not an error has occurred with respect to the data according to the error correction coding technique. The data detection apparatus according to claim 2, wherein the error occurrence rate is calculated accordingly. 前記判断部は、前記再検出されたデータに基づいて前記特定ビットのデータの検出成功の有無を再び判断し、前記検出部は、前記判断結果に応じて前記特定ビットより下位ビットのデータに対する検出情報に基づいて前記特定ビットのデータの値を再検出することを特徴とする請求項１に記載のデータ検出装置。   The determination unit determines again whether or not the data of the specific bit is successfully detected based on the re-detected data, and the detection unit detects detection of data of lower bits than the specific bit according to the determination result. The data detection apparatus according to claim 1, wherein the data value of the specific bit is redetected based on the information. 前記下位ビットのデータに対する検出情報は、前記下位ビットのデータと関連する基準電圧と前記閾値電圧とを比較して生成されることを特徴とする請求項４に記載のデータ検出装置。   The data detection apparatus according to claim 4, wherein the detection information for the lower bit data is generated by comparing a reference voltage associated with the lower bit data and the threshold voltage. 前記下位ビットのデータに対する検出情報に基づいて前記特定ビットのデータに対する軟判定値を算出する軟判定値算出部を含み、前記検出部は、前記算出された軟判定値に基づいて前記特定ビットのデータの値を検出することを特徴とする請求項４に記載のデータ検出装置。   A soft decision value calculating unit that calculates a soft decision value for the data of the specific bit based on detection information for the data of the lower bit, and the detection unit is configured to calculate the soft decision value of the specific bit based on the calculated soft decision value. The data detection apparatus according to claim 4, wherein a data value is detected. 前記判断部は、前記再検出されたデータに基づいて前記特定ビットのデータの検出成功の有無を再度判断し、前記検出部は、前記判断結果に応じて前記特定ビットより上位ビットのデータに対する検出情報に基づいて前記特定ビットのデータの値を再検出することを特徴とする請求項１に記載のデータ検出装置。   The determination unit determines again whether or not the detection of the data of the specific bit is successful based on the re-detected data, and the detection unit detects a bit of data higher than the specific bit according to the determination result. The data detection apparatus according to claim 1, wherein the data value of the specific bit is redetected based on the information. 前記下位ビットのデータに対する検出情報は、前記下位ビットのデータと関連する基準電圧と前記閾値電圧とを比較して生成されることを特徴とする請求項７に記載のデータ検出装置。   The data detection apparatus according to claim 7, wherein the detection information for the lower-bit data is generated by comparing a reference voltage associated with the lower-bit data and the threshold voltage. 前記下位ビットのデータに対する検出情報に基づいて前記特定ビットのデータに対する軟判定値を算出する軟判定値算出部を含み、前記検出部は、前記算出された軟判定値に基づいて前記特定ビットのデータの値を検出することを特徴とする請求項７に記載のデータ検出装置。   A soft decision value calculating unit that calculates a soft decision value for the data of the specific bit based on detection information for the data of the lower bit, and the detection unit is configured to calculate the soft decision value of the specific bit based on the calculated soft decision value. The data detection apparatus according to claim 7, wherein a data value is detected. メモリセルに格納された複数ビットのデータの中で特定ビットのデータと関連する基準電圧と前記メモリセルの閾値電圧とを比較するステップと、
前記比較結果に基づいて前記特定ビットのデータの値を検出するステップと、
前記検出されたデータに対する誤りの発生有無に基づいて前記特定ビットのデータの検出成功の有無を判断するステップと、
前記判断結果に応じて前記特定ビットより上位ビットのデータに対する検出情報に基づいて前記特定ビットのデータの値を再検出するステップと、
を含むことを特徴とするデータ検出方法。 Comparing a reference voltage associated with data of a specific bit among a plurality of bits of data stored in the memory cell with a threshold voltage of the memory cell;
Detecting a value of the data of the specific bit based on the comparison result;
Determining the presence or absence of successful detection of the data of the specific bit based on whether or not an error has occurred in the detected data;
Re-detecting the value of the data of the specific bit based on detection information for the data of the bit higher than the specific bit according to the determination result;
A data detection method comprising: 前記検出されたデータに対する誤りの発生率を算出するステップと、
前記算出された誤りの発生率を所定の閾値誤りの発生率と比較するステップと、をさらに含み、
前記成功有無を判断するステップは、前記誤りの発生率比較結果に応じて前記データの検出成功の有無を判断することを特徴とする請求項１０に記載のデータ検出方法。 Calculating an error rate for the detected data;
Comparing the calculated error rate with a predetermined threshold error rate, and
The data detection method according to claim 10, wherein in the step of determining whether or not the data has succeeded, whether or not the data has been successfully detected is determined in accordance with the error occurrence rate comparison result. 前記データは所定の誤り訂正符号化技法にしたがって誤り訂正符号化され、前記誤りの発生率を算出するステップは、前記誤り訂正符号化技法にしたがって前記データに対する誤りの発生有無を判断し、前記判断結果に応じて前記誤りの発生率を算出することを特徴とする請求項１１に記載のデータ検出方法。   The data is error correction encoded according to a predetermined error correction encoding technique, and the step of calculating the error occurrence rate determines whether or not an error has occurred in the data according to the error correction encoding technique. The data detection method according to claim 11, wherein the error occurrence rate is calculated according to a result. 前記再検出されたデータに基づいて前記特定ビットのデータの検出成功の有無を再び判断するステップと、
前記判断結果に応じて前記特定ビットより下位ビットのデータに対する検出情報に基づいて前記特定ビットのデータの値を再検出するステップと、
をさらに含むことを特徴とする請求項１０に記載のデータ検出方法。 Re-determining whether the data of the specific bit is successfully detected based on the re-detected data;
Re-detecting the value of the data of the specific bit based on detection information for data of a bit lower than the specific bit according to the determination result;
The data detection method according to claim 10, further comprising: 前記下位ビットのデータに対する検出情報は、前記下位ビットのデータと関連する基準電圧と前記閾値電圧とを比較して生成されることを特徴とする請求項１３に記載のデータ検出方法。   14. The data detection method according to claim 13, wherein the detection information for the lower-bit data is generated by comparing a reference voltage associated with the lower-bit data and the threshold voltage. 前記下位ビットのデータに対する検出情報に基づいて前記特定ビットのデータに対する軟判定値を算出するステップを含み、前記下位ビットのデータに対する検出情報に基づいて前記特定ビットのデータの値を再検出するステップは、前記算出された軟判定値に基づいて前記特定ビットのデータの値を検出することを特徴とする請求項１３に記載のデータ検出方法。   Calculating a soft decision value for the specific bit data based on detection information for the lower bit data; and redetecting the value of the specific bit data based on the detection information for the lower bit data 14. The data detection method according to claim 13, wherein the data value of the specific bit is detected based on the calculated soft decision value. 前記判断するステップは、前記再検出されたデータに基づいて前記特定ビットのデータの検出成功の有無を再度判断し、前記再検出するステップは、前記判断結果に応じて前記特定ビットより上位ビットのデータに対する検出情報に基づいて前記特定ビットのデータの値を再検出することを特徴とする請求項１０に記載のデータ検出方法。   The determining step determines again whether or not the data of the specific bit has been successfully detected based on the re-detected data, and the re-detecting step determines whether a bit higher than the specific bit depends on the determination result. The data detection method according to claim 10, wherein the data value of the specific bit is redetected based on detection information for the data. 前記下位ビットのデータに対する検出情報は、前記下位ビットのデータと関連する基準電圧と前記閾値電圧とを比較して生成されることを特徴とする請求項１６に記載のデータ検出方法。   The data detection method according to claim 16, wherein the detection information for the lower bit data is generated by comparing a reference voltage associated with the lower bit data and the threshold voltage. 前記下位ビットのデータに対する検出情報に基づいて前記特定ビットのデータに対する軟判定値を算出するステップをさらに含み、前記再検出するステップは、前記算出された軟判定値に基づいて前記特定ビットのデータの値を検出することを特徴とする請求項１６に記載のデータ検出方法。   The method further includes a step of calculating a soft decision value for the data of the specific bit based on detection information for the data of the lower bit, and the step of redetecting the data of the specific bit based on the calculated soft decision value The data detection method according to claim 16, further comprising detecting a value of. 請求項１０に記載の方法を実行するためのプログラムが記録されたコンピュータ読み出し可能な記録媒体。   The computer-readable recording medium with which the program for performing the method of Claim 10 was recorded.
JP2010550583A 2008-03-12 2008-11-07 Apparatus and method for hybrid detection of memory data Active JP5432189B2 (en)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
KR1020080022962A KR101378365B1 (en) 2008-03-12 2008-03-12 Apparatus and method for hybrid detecting memory data
KR10-2008-0022962 2008-03-12
PCT/KR2008/006578 WO2009113760A1 (en) 2008-03-12 2008-11-07 Apparatus and method for hybrid detection of memory data

Publications (2)

Publication Number Publication Date
JP2011519107A true JP2011519107A (en) 2011-06-30
JP5432189B2 JP5432189B2 (en) 2014-03-05

Family

ID=41064318

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010550583A Active JP5432189B2 (en) 2008-03-12 2008-11-07 Apparatus and method for hybrid detection of memory data

Country Status (4)

Country Link
US (1) US7831881B2 (en)
JP (1) JP5432189B2 (en)
KR (1) KR101378365B1 (en)
WO (1) WO2009113760A1 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012514819A (en) * 2008-09-30 2012-06-28 エルエスアイ コーポレーション Method and apparatus for soft data generation for memory devices using decoder performance feedback

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
RU2009135396A (en) * 2007-04-16 2011-04-10 Кабусики Кайся Тосиба (Jp) METHOD AND DEVICE FOR VIDEO CODING AND DECODING
US8074145B2 (en) * 2007-11-12 2011-12-06 Harris Corporation Memory system and related method using software-defined radio with write-protected, non-volatile memory
KR101618311B1 (en) * 2010-02-08 2016-05-04 삼성전자주식회사 Flash memory device and reading method thereof
KR101635506B1 (en) 2010-03-29 2016-07-04 삼성전자주식회사 Data storage system and read method thereof
US8681564B2 (en) * 2011-05-23 2014-03-25 Marvell World Trade Ltd. Systems and methods for generating soft information in NAND flash
US9001587B2 (en) 2011-09-16 2015-04-07 Samsung Electronics Co., Ltd. Flash memory and reading method of flash memory
KR102252379B1 (en) 2013-06-24 2021-05-14 삼성전자주식회사 Memory System and Reading Method of the same
KR102076231B1 (en) * 2013-07-09 2020-02-12 에스케이하이닉스 주식회사 Data storage device, operating method thereof and data processing system including the same
CN104268042A (en) * 2014-09-24 2015-01-07 浪潮电子信息产业股份有限公司 Design method for detecting server memory signal
US10180874B2 (en) 2015-10-28 2019-01-15 Western Digital Technologies, Inc. Storage device operations based on bit error rate (BER) estimate
US9886342B2 (en) * 2015-10-28 2018-02-06 Sandisk Technologies Llc Storage device operations based on bit error rate (BER) estimate
US9978462B2 (en) 2015-10-29 2018-05-22 Sandisk Technologies Llc Partial soft bit read
CN110060725B (en) * 2018-01-18 2021-07-02 华邦电子股份有限公司 Memory test method

Citations (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0798988A (en) * 1993-04-26 1995-04-11 Nippon Steel Corp Nonvolatile semiconductor storage
JPH11176192A (en) * 1997-12-09 1999-07-02 Nippon Steel Corp Semiconductor storage device and usage method as well as storage medium with stored usage method
JPH11232898A (en) * 1997-12-09 1999-08-27 Nippon Steel Corp Semiconductor storage, its using method and storage medium storing using method
JPH11317095A (en) * 1997-06-06 1999-11-16 Nippon Steel Corp Semiconductor storage device, its utilizing and reading methods and storage medium storing the reading method
WO2007049272A2 (en) * 2005-10-25 2007-05-03 Sandisk Il Ltd. A method for recovering from errors in flash memory
JP2008016092A (en) * 2006-07-04 2008-01-24 Toshiba Corp Nonvolatile semiconductor memory system
JP2009512112A (en) * 2005-10-17 2009-03-19 ラマト アット テル アビブ ユニバーシティ リミテッド Probability-based error correction in multi-bit per-cell flash memory
JP2009537055A (en) * 2006-05-12 2009-10-22 アノビット テクノロジーズ リミテッド Memory device with adaptive capability
JP2009537056A (en) * 2006-05-12 2009-10-22 アノビット テクノロジーズ リミテッド Combination of distortion estimation and error correction coding for memory devices.
JP2009537935A (en) * 2006-05-15 2009-10-29 アップル インコーポレイテッド Multilevel data storage cell maintenance operation
JP2011512612A (en) * 2008-02-20 2011-04-21 サムスン エレクトロニクス カンパニー リミテッド Memory device and memory data reading method
JP2011512611A (en) * 2008-02-15 2011-04-21 サムスン エレクトロニクス カンパニー リミテッド Memory data detection device for controlling a reference voltage based on an error of stored data
JP2011514609A (en) * 2008-02-19 2011-05-06 サムスン エレクトロニクス カンパニー リミテッド Memory device and memory data reading method

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5815439A (en) * 1996-04-30 1998-09-29 Agate Semiconductor, Inc. Stabilization circuits and techniques for storage and retrieval of single or multiple digital bits per memory cell
US6772383B1 (en) * 1999-05-27 2004-08-03 Intel Corporation Combined tag and data ECC for enhanced soft error recovery from cache tag errors
US7333364B2 (en) * 2000-01-06 2008-02-19 Super Talent Electronics, Inc. Cell-downgrading and reference-voltage adjustment for a multi-bit-cell flash memory
US6493266B1 (en) 2001-04-09 2002-12-10 Advanced Micro Devices, Inc. Soft program and soft program verify of the core cells in flash memory array
KR20020094502A (en) * 2001-06-12 2002-12-18 삼성전자 주식회사 Method of operating NAND-type flash memory device
KR100511047B1 (en) * 2003-12-08 2005-08-30 삼성전자주식회사 Method for testing a semiconductor, apparatus for performing the same and semiconductor memory for testing
JP2006012367A (en) * 2004-06-29 2006-01-12 Toshiba Corp Nonvolatile semiconductor storage device
KR100660534B1 (en) 2004-12-09 2006-12-26 삼성전자주식회사 Program verify method of nonvolatile memory device
EP1684307A1 (en) 2005-01-19 2006-07-26 Saifun Semiconductors Ltd. Method, circuit and systems for erasing one or more non-volatile memory cells
JP4253309B2 (en) * 2005-03-18 2009-04-08 株式会社東芝 Semiconductor memory device
KR100666174B1 (en) 2005-04-27 2007-01-09 삼성전자주식회사 Nonvolatile semiconductor memory device having three-level memory cells and operating method therefor
US7639531B2 (en) * 2006-05-15 2009-12-29 Apple Inc. Dynamic cell bit resolution
US7568135B2 (en) * 2006-05-15 2009-07-28 Apple Inc. Use of alternative value in cell detection
KR20060094502A (en) 2006-07-25 2006-08-29 박성원 Far Infrared Dining Table
US7558109B2 (en) * 2006-11-03 2009-07-07 Sandisk Corporation Nonvolatile memory with variable read threshold
US20080192544A1 (en) * 2007-02-13 2008-08-14 Amit Berman Error correction coding techniques for non-volatile memory

Patent Citations (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0798988A (en) * 1993-04-26 1995-04-11 Nippon Steel Corp Nonvolatile semiconductor storage
JPH11317095A (en) * 1997-06-06 1999-11-16 Nippon Steel Corp Semiconductor storage device, its utilizing and reading methods and storage medium storing the reading method
JPH11176192A (en) * 1997-12-09 1999-07-02 Nippon Steel Corp Semiconductor storage device and usage method as well as storage medium with stored usage method
JPH11232898A (en) * 1997-12-09 1999-08-27 Nippon Steel Corp Semiconductor storage, its using method and storage medium storing using method
JP2009512112A (en) * 2005-10-17 2009-03-19 ラマト アット テル アビブ ユニバーシティ リミテッド Probability-based error correction in multi-bit per-cell flash memory
WO2007049272A2 (en) * 2005-10-25 2007-05-03 Sandisk Il Ltd. A method for recovering from errors in flash memory
JP2009515281A (en) * 2005-10-25 2009-04-09 サンディスク アイエル リミテッド How to recover from errors in flash memory
JP2009537055A (en) * 2006-05-12 2009-10-22 アノビット テクノロジーズ リミテッド Memory device with adaptive capability
JP2009537056A (en) * 2006-05-12 2009-10-22 アノビット テクノロジーズ リミテッド Combination of distortion estimation and error correction coding for memory devices.
JP2009537935A (en) * 2006-05-15 2009-10-29 アップル インコーポレイテッド Multilevel data storage cell maintenance operation
JP2008016092A (en) * 2006-07-04 2008-01-24 Toshiba Corp Nonvolatile semiconductor memory system
JP2011512611A (en) * 2008-02-15 2011-04-21 サムスン エレクトロニクス カンパニー リミテッド Memory data detection device for controlling a reference voltage based on an error of stored data
JP2011514609A (en) * 2008-02-19 2011-05-06 サムスン エレクトロニクス カンパニー リミテッド Memory device and memory data reading method
JP2011512612A (en) * 2008-02-20 2011-04-21 サムスン エレクトロニクス カンパニー リミテッド Memory device and memory data reading method

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012514819A (en) * 2008-09-30 2012-06-28 エルエスアイ コーポレーション Method and apparatus for soft data generation for memory devices using decoder performance feedback

Also Published As

Publication number Publication date
JP5432189B2 (en) 2014-03-05
WO2009113760A1 (en) 2009-09-17
US7831881B2 (en) 2010-11-09
KR101378365B1 (en) 2014-03-28
US20090235129A1 (en) 2009-09-17
KR20090097672A (en) 2009-09-16

Similar Documents

Publication Publication Date Title
JP5432189B2 (en) Apparatus and method for hybrid detection of memory data
US8276046B2 (en) Apparatus for determining number of bits to be stored in memory cell
KR101403429B1 (en) Apparatus and method of multi-bit programming
JP5241860B2 (en) Memory device and memory data reading method
US8898553B1 (en) Log-likelihood-ratio (LLR) table calibration
KR101515122B1 (en) Memory data detecting apparatus and method for controlling reference voltage based on error of stored data
JP5090538B2 (en) Memory device and memory data reading method
KR100785925B1 (en) Multi-level cell memory device using tcm
US8200607B2 (en) Memory devices and data decision methods
KR100822030B1 (en) Multi-level cell memory device using high rate code
JP5432238B2 (en) Memory device and method
JP2011197957A (en) Apparatus and method for decoding error correction code
US8850284B2 (en) Flash memory controller and data reading method
US8601354B1 (en) Methods and apparatus for identification of likely errors in data blocks
US8938665B2 (en) Read-detection in solid-state storage devices
US10963338B1 (en) System and method for decoder assisted dynamic log-likelihood ratio (LLR) estimation for NAND flash memories
US8347201B2 (en) Reading method of a memory device with embedded error-correcting code and memory device with embedded error-correcting code
US11258466B1 (en) System and method for high reliability fast raid soft decoding for NAND flash memories
US11563450B1 (en) System and method for high reliability fast RAID decoding for NAND flash memories

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20111107

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130307

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130312

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130612

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20131105

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20131205

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 5432189

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250