JP2011254088A

JP2011254088A - Semiconductor integrated circuit device

Info

Publication number: JP2011254088A
Application number: JP2011153168A
Authority: JP
Inventors: Yasutaka Nakashiba; 康隆中柴
Original assignee: Renesas Electronics Corp
Current assignee: Renesas Electronics Corp
Priority date: 2011-07-11
Filing date: 2011-07-11
Publication date: 2011-12-15
Anticipated expiration: 2023-04-10
Also published as: JP5512609B2

Abstract

PROBLEM TO BE SOLVED: To provide a semiconductor integrated circuit device with a MOS type varactor element having a wide variable capacity range and a large capacitance value per unit area.SOLUTION: In the semiconductor integrated circuit device, an N-channel transistor 1, a P-channel transistor 2, and a MOS type varactor element 3 are provided on a P-type substrate PSub. The thickness of a gate insulator film 14 of the MOS type varactor element 3 is made thinner than that of gate insulator films 4 of the N-channel transistor 1 and the P-channel transistor 2. The maximum value of gate voltage applied between a well terminal Vb and a gate terminal Vg of the MOS type varactor element 3 is set lower than that applied to the N-channel transistor 1 and the P-channel transistor 2.

Description

本発明はＭＯＳ型バラクタ素子を備えた半導体集積回路装置に関する。 The present invention relates to a semiconductor integrated circuit device provided with a MOS type varactor element.

従来より、半導体集積回路装置において、電圧制御可変容量素子としてＭＯＳ（Metal Oxide Semiconductor：金属酸化物半導体）型バラクタ素子が使用されている。ＭＯＳ型バラクタ素子は、例えば、ＬＣ−ＶＣＯ（Voltage Controlled Oscillator：電圧制御発振器）の発振周波数の制御に使用されている。 Conventionally, in a semiconductor integrated circuit device, a MOS (Metal Oxide Semiconductor) type varactor element is used as a voltage-controlled variable capacitance element. The MOS type varactor element is used for controlling the oscillation frequency of an LC-VCO (Voltage Controlled Oscillator), for example.

図４（ａ）乃至（ｃ）は、従来のＭＯＳ型バラクタ素子を備えた半導体集積回路装置を示す断面図であり、（ａ）はＭＯＳ型のＮチャネルトランジスタを示し、（ｂ）はＭＯＳ型のＰチャネルトランジスタを示し、（ｃ）はＭＯＳ型バラクタ素子を示す。図４（ａ）乃至（ｃ）に示す各素子は、同一の半導体集積回路装置中に設けられたものであり、従って、同一の半導体基板に形成されている。図４（ａ）乃至（ｃ）に示すように、この半導体集積回路装置においては、例えばＰ型シリコンからなるＰ型基板ＰＳｕｂが設けられている。そして、このＰ型基板ＰＳｕｂの表面に、ＭＯＳ型のＮチャネルトランジスタ１、ＭＯＳ型のＰチャネルトランジスタ２及びＭＯＳ型のバラクタ素子２３が設けられている。 4A to 4C are cross-sectional views showing a conventional semiconductor integrated circuit device provided with a MOS varactor element. FIG. 4A shows a MOS N-channel transistor, and FIG. 4B shows a MOS type. (C) shows a MOS type varactor element. Each element shown in FIGS. 4A to 4C is provided in the same semiconductor integrated circuit device, and is thus formed on the same semiconductor substrate. As shown in FIGS. 4A to 4C, in this semiconductor integrated circuit device, a P-type substrate PSsub made of, for example, P-type silicon is provided. On the surface of the P-type substrate PSsub, a MOS-type N-channel transistor 1, a MOS-type P-channel transistor 2, and a MOS-type varactor element 23 are provided.

図４（ａ）に示すように、Ｎチャネルトランジスタ１においては、Ｐ型基板ＰＳｕｂの表面にＰウエルＰＷ１が形成されている。このＰウエルＰＷ１には、Ｐ型不純物として例えばＢ（ボロン）が注入されている。また、このＰウエルＰＷ１上にはゲート絶縁膜４が形成されている。ゲート絶縁膜４は例えばシリコン酸化膜により形成されており、その膜厚は例えば８．０ｎｍである。そして、ゲート絶縁膜４上には、例えばポリシリコンがパターニングされて形成されたゲート電極５が設けられている。また、Ｐ型基板ＰＳｕｂの表面に垂直な方向から見て、ＰウエルＰＷ１の表面におけるゲート電極５を挟む２ヶ所の領域には、夫々ｎ^＋拡散領域Ｎ１及びＮ２が形成されている。 As shown in FIG. 4A, in the N channel transistor 1, a P well PW1 is formed on the surface of a P type substrate PSsub. For example, B (boron) is implanted into the P well PW1 as a P-type impurity. A gate insulating film 4 is formed on the P well PW1. The gate insulating film 4 is formed of, for example, a silicon oxide film, and the thickness thereof is, for example, 8.0 nm. On the gate insulating film 4, for example, a gate electrode 5 formed by patterning polysilicon is provided. In addition, n ⁺ diffusion regions N1 and N2 are formed in two regions sandwiching the gate electrode 5 on the surface of the P well PW1 as viewed from the direction perpendicular to the surface of the P-type substrate PSsub.

更に、ＰウエルＰＷ１の表面におけるゲート電極５の直下域並びにｎ^＋拡散領域Ｎ１及びＮ２から離隔した領域には、ｐ^＋拡散領域Ｐ１が形成されている。更にまた、Ｐ型基板ＰＳｕｂの表面におけるＰウエルＰＷ１が形成されていない領域の一部には、ｐ^＋拡散領域Ｐ２が形成されている。ｐ^＋拡散領域Ｐ１及びＰ２においては、Ｐ型不純物として例えばＢ（ボロン）が注入されている。そして、ｎ^＋拡散領域Ｎ１はソース端子Ｖｓ１に接続され、ｎ^＋拡散領域Ｎ２はドレイン端子Ｖｄ１に接続され、ゲート電極５はゲート端子Ｖｇ１に接続され、ｐ^＋拡散領域Ｐ１及びＰ２は接地電位配線ＧＮＤに接続されている。 Furthermore, a p ⁺ diffusion region P1 is formed in a region immediately below the gate electrode 5 on the surface of the P well PW1 and a region separated from the n ⁺ diffusion regions N1 and N2. Furthermore, ap ⁺ diffusion region P2 is formed in a part of the region where the P well PW1 is not formed on the surface of the P type substrate PSsub. In the p ⁺ diffusion regions P1 and P2, for example, B (boron) is implanted as a P-type impurity. The n ⁺ diffusion region N1 is connected to the source terminal Vs1, the n ⁺ diffusion region N2 is connected to the drain terminal Vd1, the gate electrode 5 is connected to the gate terminal Vg1, and the p ⁺ diffusion regions P1 and P2 are ground potential wirings. Connected to GND.

また、図４（ｂ）に示すように、Ｐチャネルトランジスタ２においては、Ｐ型基板ＰＳｕｂの表面にＮウエルＮＷ１が形成されている。このＮウエルＮＷ１には、Ｎ型不純物として例えばＰ（リン）が注入されている。また、このＮウエルＮＷ１上にはゲート絶縁膜４が形成されている。このゲート絶縁膜４はＮチャネルトランジスタ１のゲート絶縁膜４と同時に形成されたものであり、従って、例えばシリコン酸化膜により形成されており、その膜厚は例えば８．０ｎｍである。そして、ゲート絶縁膜４上には、例えばポリシリコンからなるゲート電極５が形成されている。このゲート電極５は、図４（ａ）に示すＮチャネルトランジスタ１のゲート電極５と同時に形成されたものである。また、Ｐ型基板ＰＳｕｂの表面に垂直な方向から見て、ＮウエルＮＷ１の表面におけるゲート電極５を挟む２ヶ所の領域には、夫々ｐ^＋拡散領域Ｐ３及びＰ４が形成されている。このｐ^＋拡散領域Ｐ３及びＰ４においては、Ｐ型不純物として例えばＢ（ボロン）が注入されている。 Further, as shown in FIG. 4B, in the P-channel transistor 2, an N well NW1 is formed on the surface of the P-type substrate PSsub. In the N well NW1, for example, P (phosphorus) is implanted as an N-type impurity. A gate insulating film 4 is formed on the N well NW1. This gate insulating film 4 is formed at the same time as the gate insulating film 4 of the N-channel transistor 1, and is therefore formed of, for example, a silicon oxide film and has a film thickness of, for example, 8.0 nm. On the gate insulating film 4, a gate electrode 5 made of, for example, polysilicon is formed. This gate electrode 5 is formed simultaneously with the gate electrode 5 of the N-channel transistor 1 shown in FIG. Further, p ⁺ diffusion regions P3 and P4 are formed in two regions sandwiching the gate electrode 5 on the surface of the N well NW1 as viewed from the direction perpendicular to the surface of the P type substrate PSsub. In the p ⁺ diffusion regions P3 and P4, for example, B (boron) is implanted as a P-type impurity.

更に、ＮウエルＮＷ１の表面におけるゲート電極５の直下域並びにｐ^＋拡散領域Ｐ３及びＰ４から離隔した領域には、ｎ^＋拡散領域Ｎ３が形成されている。更にまた、Ｐ型基板ＰＳｕｂの表面におけるＮウエルＮＷ１が形成されていない領域の一部には、ｐ^＋拡散領域Ｐ５が形成されている。そして、ｐ^＋拡散領域Ｐ３はソース端子Ｖｓ２に接続され、ｐ^＋拡散領域Ｐ４はドレイン端子Ｖｄ２に接続され、ゲート電極５はゲート端子Ｖｇ２に接続され、ｎ^＋拡散領域Ｎ３は電源電位配線ＶＤＤに接続され、ｐ^＋拡散領域Ｐ５は接地電位配線ＧＮＤに接続されている。なお、Ｐチャネルトランジスタ２はＮチャネルトランジスタ１と共にＣＭＯＳトランジスタを形成していてもよい。 Further, an n ⁺ diffusion region N3 is formed in a region immediately below the gate electrode 5 on the surface of the N well NW1 and in a region separated from the p ⁺ diffusion regions P3 and P4. Furthermore, ap ⁺ diffusion region P5 is formed in a part of the region where the N well NW1 is not formed on the surface of the P-type substrate PSsub. The p ⁺ diffusion region P3 is connected to the source terminal Vs2, the p ⁺ diffusion region P4 is connected to the drain terminal Vd2, the gate electrode 5 is connected to the gate terminal Vg2, and the n ⁺ diffusion region N3 is connected to the power supply potential wiring VDD. The p ⁺ diffusion region P5 is connected to the ground potential wiring GND. Note that the P-channel transistor 2 and the N-channel transistor 1 may form a CMOS transistor.

更に、図４（ｃ）に示すように、バラクタ素子２３においては、Ｐ型基板ＰＳｕｂの表面にＮウエルＮＷ２が形成されている。このＮウエルＮＷ２は、図４（ｂ）に示すＰチャネルトランジスタ２のＮウエルＮＷ１と同時に形成されたものであり、不純物の種類及び濃度はＮウエルＮＷ１と同様である。そして、このＮウエルＮＷ２上にはゲート絶縁膜４が形成されている。このゲート絶縁膜４はＮチャネルトランジスタ１及びＰチャネルトランジスタ２のゲート絶縁膜４と同時に形成されたものであり、従って、例えばシリコン酸化膜により形成されており、その膜厚は例えば８．０ｎｍである。そして、ゲート絶縁膜４上には、例えばポリシリコンからなるゲート電極５が形成されている。このゲート電極５は、図４（ａ）に示すＮチャネルトランジスタ１のゲート電極５、及び図４（ｂ）に示すＰチャネルトランジスタ２のゲート電極５と同時に形成されたものである。また、Ｐ型基板ＰＳｕｂの表面に垂直な方向から見て、ＮウエルＮＷ２の表面におけるゲート電極５を挟む２ヶ所の領域には、夫々ｎ^＋拡散領域Ｎ４及びＮ５が形成されている。このｎ^＋拡散領域Ｎ４及びＮ５は、Ｎチャネルトランジスタ１のｎ^＋拡散領域Ｎ１及びＮ２並びにＰチャネルトランジスタ２のｎ^＋拡散領域Ｎ３と同時に形成されたものである。 Further, as shown in FIG. 4C, in the varactor element 23, an N well NW2 is formed on the surface of the P-type substrate PSsub. The N well NW2 is formed at the same time as the N well NW1 of the P-channel transistor 2 shown in FIG. 4B, and the kind and concentration of impurities are the same as those of the N well NW1. A gate insulating film 4 is formed on the N well NW2. This gate insulating film 4 is formed at the same time as the gate insulating films 4 of the N-channel transistor 1 and the P-channel transistor 2, and is therefore formed of, for example, a silicon oxide film, and has a film thickness of, for example, 8.0 nm. is there. On the gate insulating film 4, a gate electrode 5 made of, for example, polysilicon is formed. The gate electrode 5 is formed simultaneously with the gate electrode 5 of the N-channel transistor 1 shown in FIG. 4A and the gate electrode 5 of the P-channel transistor 2 shown in FIG. 4B. In addition, n ⁺ diffusion regions N4 and N5 are formed in two regions sandwiching the gate electrode 5 on the surface of the N well NW2 when viewed from the direction perpendicular to the surface of the P-type substrate PSsub. The n ⁺ diffusion regions N4 and N5 are formed simultaneously with the n ⁺ diffusion regions N1 and N2 of the N channel transistor 1 and the n ⁺ diffusion region N3 of the P channel transistor 2.

更に、Ｐ型基板ＰＳｕｂの表面におけるＮウエルＮＷ２が形成されていない領域の一部には、ｐ^＋拡散領域Ｐ６が形成されている。このｐ^＋拡散領域Ｐ６は、Ｎチャネルトランジスタ１のｐ^＋拡散領域Ｐ１及びＰ２並びにＰチャネルトランジスタ２のｐ^＋拡散領域Ｐ３及びＰ４と同時に形成されたものである。そして、ｎ^＋拡散領域Ｎ４及びＮ５はウエル端子Ｖｂに接続され、ゲート電極５はゲート端子Ｖｇ３に接続され、ｐ^＋拡散領域Ｐ６は接地電位配線ＧＮＤに接続されている。なお、図４（ａ）乃至（ｃ）においては、ゲート電極５の直下域にのみゲート絶縁膜４が示されているが、ゲート絶縁膜４は、Ｐ型基板ＰＳｕｂ上における各拡散領域の直上域を除く全領域に形成されていることもある。 Further, a p ⁺ diffusion region P6 is formed in a part of the region where the N well NW2 is not formed on the surface of the P-type substrate PSsub. The p ⁺ diffusion region P6 is formed simultaneously with the p ⁺ diffusion regions P1 and P2 of the N channel transistor 1 and the p ⁺ diffusion regions P3 and P4 of the P channel transistor 2. The n ⁺ diffusion regions N4 and N5 are connected to the well terminal Vb, the gate electrode 5 is connected to the gate terminal Vg3, and the p ⁺ diffusion region P6 is connected to the ground potential wiring GND. 4A to 4C, the gate insulating film 4 is shown only in the region immediately below the gate electrode 5, but the gate insulating film 4 is directly above each diffusion region on the P-type substrate PSsub. It may be formed in the entire area except the area.

この従来の半導体集積回路装置においては、ｐ^＋拡散領域Ｐ２、Ｐ５及びＰ６に夫々接地電位配線ＧＮＤを介して接地電位を印加することにより、Ｐ型基板ＰＳｕｂの電位を接地電位とする。また、Ｐチャネルトランジスタ２のｎ^＋拡散領域Ｎ３に電源電位配線ＶＤＤを介して電源電位を印加することにより、ＮウエルＮＷ１の電位を電源電位とする。そして、Ｎチャネルトランジスタ１のソース端子Ｖｓ１、ドレイン端子Ｖｄ１及びゲート端子Ｖｇ１に夫々所定の電位を印加することにより、Ｎチャネルトランジスタ１が駆動する。同様に、Ｐチャネルトランジスタ２のソース端子Ｖｓ２、ドレイン端子Ｖｄ２及びゲート端子Ｖｇ２に夫々所定の電位を印加することにより、Ｐチャネルトランジスタ２が駆動する。 In this conventional semiconductor integrated circuit device, a ground potential is applied to p ⁺ diffusion regions P2, P5, and P6 via ground potential wiring GND, whereby the potential of P-type substrate PSsub is set to the ground potential. Further, by applying a power supply potential to the n ⁺ diffusion region N3 of the P-channel transistor 2 via the power supply potential wiring VDD, the potential of the N well NW1 is set to the power supply potential. The N channel transistor 1 is driven by applying predetermined potentials to the source terminal Vs1, the drain terminal Vd1, and the gate terminal Vg1 of the N channel transistor 1, respectively. Similarly, the P channel transistor 2 is driven by applying predetermined potentials to the source terminal Vs2, the drain terminal Vd2 and the gate terminal Vg2 of the P channel transistor 2, respectively.

また、バラクタ素子２３において、ゲート端子Ｖｇとウエル端子Ｖｂとの間に印加する電圧（以下、ゲート電圧という）を変化させることにより、ゲート電極５とＮウエルＮＷ２との間の容量を変化させることができる。即ち、ゲート端子Ｖｇに正電位を印加し、ウエル端子Ｖｂに負電位を印加して、両端子間の電圧を十分に大きくすると、バラクタ素子はアキュムレーション状態となって、バラクタ素子の容量値はほぼゲート絶縁膜４の容量値となり、最大値となる。一方、ゲート端子Ｖｇの電位を負に変化させていくと、ＮウエルＮＷ２におけるゲート電極５の直下域に空乏層が形成され、この空乏層が拡がることにより、バラクタ素子の容量が減少していく。そして、ゲート端子Ｖｇの電位を十分に低くすると、空乏層の拡がりが飽和する。これにより、容量もそれ以上減少しなくなり、最小値に達する。なお、ゲート端子Ｖｇとウエル端子Ｖｂとの間に印加する電圧の最大値は、Ｎチャネルトランジスタ１及びＰチャネルトランジスタ２の駆動電圧と等しく、例えば３．３Ｖである。 In the varactor element 23, the capacitance between the gate electrode 5 and the N well NW2 is changed by changing the voltage applied between the gate terminal Vg and the well terminal Vb (hereinafter referred to as the gate voltage). Can do. That is, when a positive potential is applied to the gate terminal Vg, a negative potential is applied to the well terminal Vb, and the voltage between both terminals is sufficiently increased, the varactor element is in an accumulation state, and the capacitance value of the varactor element is almost equal. The capacitance value of the gate insulating film 4 is the maximum value. On the other hand, when the potential of the gate terminal Vg is changed negatively, a depletion layer is formed immediately below the gate electrode 5 in the N well NW2, and the depletion layer expands to reduce the capacity of the varactor element. . When the potential of the gate terminal Vg is sufficiently lowered, the spread of the depletion layer is saturated. As a result, the capacity does not decrease any more and reaches a minimum value. Note that the maximum value of the voltage applied between the gate terminal Vg and the well terminal Vb is equal to the drive voltage of the N-channel transistor 1 and the P-channel transistor 2 and is, for example, 3.3V.

上述の如く、この半導体集積回路装置においては、バラクタ素子２３をＮチャネルトランジスタ１及びＰチャネルトランジスタ２を形成する工程において同時に形成することができる。このため、バラクタ素子２３を設けることにより、半導体集積回路装置の製造プロセスを修正したり、新たなプロセスを追加したりする必要がないという利点がある。 As described above, in this semiconductor integrated circuit device, the varactor element 23 can be formed simultaneously in the process of forming the N-channel transistor 1 and the P-channel transistor 2. For this reason, providing the varactor element 23 has an advantage that it is not necessary to modify the manufacturing process of the semiconductor integrated circuit device or add a new process.

しかしながら、この従来の半導体集積回路装置には以下に示すような問題点がある。ＭＯＳ型バラクタ素子はＭＯＳＦＥＴの製造プロセスによりＭＯＳＦＥＴと同時に形成されるため、その特性、即ち、可変容量範囲及び単位面積当たりの容量の最大値等はＭＯＳＦＥＴの形成条件により決定されてしまう。しかし、ＭＯＳ型バラクタ素子の特性は、その使用用途により最適に調整されていることが好ましい。例えば、ＭＯＳ型バラクタ素子を電圧制御可変容量素子として使用する場合には、その可変容量範囲は可及的に広い方が好ましく、また、単位面積当たりの容量値は可及的に大きい方が好ましい。 However, this conventional semiconductor integrated circuit device has the following problems. Since the MOS type varactor element is formed at the same time as the MOSFET by the MOSFET manufacturing process, its characteristics, that is, the variable capacitance range, the maximum value of the capacitance per unit area, and the like are determined by the formation conditions of the MOSFET. However, it is preferable that the characteristics of the MOS varactor element are optimally adjusted according to the intended use. For example, when a MOS varactor element is used as a voltage-controlled variable capacitance element, the variable capacitance range is preferably as wide as possible, and the capacitance value per unit area is preferably as large as possible. .

従来、半導体集積回路装置において、電圧降下手段及び複数のバラクタ素子を設け、電圧降下手段により複数種類の電圧を発生させ、この複数種類の電圧をバラクタ素子に印加することにより、容量値の変化率を任意に設定可能にする技術が開示されている（例えば、特許文献１参照。）。 Conventionally, in a semiconductor integrated circuit device, a voltage drop means and a plurality of varactor elements are provided, a plurality of types of voltages are generated by the voltage drop means, and a capacitance value change rate is applied by applying the plurality of types of voltages to the varactor elements. Has been disclosed (see, for example, Patent Document 1).

また、ＭＯＳ型バラクタ素子２３の特性を変化させる方法として、例えばＮウエルＮＷ２の不純物濃度を変化させる方法が考えられる。図５は横軸にゲート端子とウエル端子との間の電圧（ゲート電圧）をとり、縦軸にゲート端子とウエル端子との間の容量をとって、ＮウエルＮＷ２（図４参照）の不純物濃度を変化させたときのＭＯＳ型バラクタ素子の高周波Ｃ−Ｖ特性を示すグラフ図である。図５に示す実線２１はＮウエルの不純物濃度が１×１０^１８ｃｍ^−３である場合のＣ−Ｖカーブを示し、容量の最大値をＣ_ｍａｘ、最小値をＣ_ｍｉｎとすると、比（Ｃ_ｍａｘ／Ｃ_ｍｉｎ）は５．０である。また、破線２２はＮウエルの不純物濃度が８×１０^１７ｃｍ^−３である場合のＣ−Ｖカーブを示し、比（Ｃ_ｍａｘ／Ｃ_ｍｉｎ）は５．５である。図５に示すように、不純物濃度を１×１０^１８ｃｍ^−３から８×１０^１７ｃｍ^−３に低減すると、容量の最小値が小さくなり、容量可変範囲が約１．１倍に広がる。 Further, as a method of changing the characteristics of the MOS varactor element 23, for example, a method of changing the impurity concentration of the N well NW2 is conceivable. In FIG. 5, the horizontal axis represents the voltage (gate voltage) between the gate terminal and the well terminal, and the vertical axis represents the capacitance between the gate terminal and the well terminal, so that the impurity of the N well NW2 (see FIG. 4) is obtained. It is a graph which shows the high frequency CV characteristic of a MOS type | mold varactor element when a density | concentration is changed. A solid line 21 shown in FIG. 5 shows a CV curve when the impurity concentration of the N well is 1 × 10 ¹⁸ cm ⁻³ , where the maximum value of the capacitance is C _max and the minimum value is C _min , the ratio (C _max / _Cmin ) is 5.0. A broken line 22 indicates a CV curve when the impurity concentration of the N well is 8 × 10 ¹⁷ cm ⁻³ , and the ratio (C _max / C _min ) is 5.5. As shown in FIG. 5, when the impurity concentration is reduced from 1 × 10 ¹⁸ cm ⁻³ to 8 × 10 ¹⁷ cm ⁻³ , the minimum value of the capacitance is reduced, and the capacitance variable range is expanded about 1.1 times.

特開２００２−４３８４２号公報JP 2002-43842 A

しかしながら、前述の従来の技術には、以下に示すような問題点がある。特許文献１に記載された技術においては、容量値の変化率は制御することができるものの、容量可変範囲を広げることはできず、また、単位面積当たりの容量値を増大させることもできない。 However, the conventional techniques described above have the following problems. In the technique described in Patent Document 1, although the change rate of the capacitance value can be controlled, the capacitance variable range cannot be expanded, and the capacitance value per unit area cannot be increased.

また、図５に示すように、容量可変範囲を広げるために不純物濃度を低くすると、最大容量値が大きくなるのではなく、最小容量値が小さくなるため、可変容量範囲は広くなるものの、単位面積当たりの容量値を増加させることはできない。このため、所望の容量値を得るための容量素子の面積が大きいものとなり、場合によっては、新たにバラクタ素子専用のウエルを形成する必要が生じ、レイアウト面積が大きくなってしまう。 In addition, as shown in FIG. 5, when the impurity concentration is lowered to widen the capacitance variable range, the maximum capacitance value is not increased, but the minimum capacitance value is reduced, so that the variable capacitance range is widened, but the unit area The per capita capacity value cannot be increased. For this reason, the area of the capacitive element for obtaining a desired capacitance value becomes large. In some cases, it is necessary to newly form a well dedicated to the varactor element, and the layout area becomes large.

本発明はかかる問題点に鑑みてなされたものであって、可変容量範囲が広く、単位面積当たりの容量値が大きいＭＯＳ型バラクタ素子を備えた半導体集積回路装置を提供することを目的とする。 The present invention has been made in view of such problems, and an object thereof is to provide a semiconductor integrated circuit device including a MOS varactor element having a wide variable capacitance range and a large capacitance value per unit area.

本発明に係る半導体集積回路装置は、同一基板上に、Ｐウェルまたは第１のＮウェルと、第１のゲート絶縁膜と、第１のゲート電極とを有するＭＯＳ型トランジスタと、第１の電位が印加される第２のＮウェルと、第２の電位が印加される第２のゲート電極と第２のゲート絶縁膜とを有し、前記第１の電位と第２の電位の電圧差に応答する可変な容量特性を有するＭＯＳ型バラクタ素子とが形成された半導体集積回路装置において、前記ＭＯＳ型バラクタ素子の第２のゲート絶縁膜が、前記ＭＯＳ型トランジスタの第１のゲート絶縁膜のうち最も薄いゲート絶縁膜よりも薄いことを特徴とする。 A semiconductor integrated circuit device according to the present invention includes a MOS transistor having a P well or a first N well, a first gate insulating film, and a first gate electrode on the same substrate, and a first potential. Having a second N well to which a second potential is applied, a second gate electrode to which a second potential is applied, and a second gate insulating film, and a voltage difference between the first potential and the second potential. In the semiconductor integrated circuit device in which the MOS type varactor element having a variable capacitance characteristic that responds is formed, the second gate insulating film of the MOS type varactor element is the first gate insulating film of the MOS type transistor. It is characterized by being thinner than the thinnest gate insulating film.

本発明においては、ＭＯＳ型バラクタ素子の第２のゲート絶縁膜をＭＯＳ型トランジスタの第１ゲート絶縁膜よりも薄くすることにより、ＭＯＳ型バラクタ素子の容量の最大値を大きくすることができる。これにより、単位面積あたりの容量値を増加させることができると共に、このＭＯＳ型バラクタ素子の容量可変範囲を広くすることができる。 In the present invention, the maximum value of the capacity of the MOS type varactor element can be increased by making the second gate insulating film of the MOS type varactor element thinner than the first gate insulating film of the MOS type transistor. Thereby, the capacitance value per unit area can be increased and the capacitance variable range of the MOS varactor element can be widened.

また、前記ＭＯＳ型バラクタ素子の前記第２のゲート電極と前記第２のＮウェルとの間に印加される電圧の最大値が、前記ＭＯＳ型トランジスタに印加されるゲート電圧の最大値よりも低いことが好ましい。これにより、ＭＯＳ型トランジスタの特性を確保したまま、ＭＯＳ型バラクタ素子のゲート絶縁膜が印加される電圧により破壊されることを防止できる。 The maximum value of the voltage applied between the second gate electrode and the second N well of the MOS type varactor element is lower than the maximum value of the gate voltage applied to the MOS type transistor. It is preferable. Thereby, it is possible to prevent the gate insulating film of the MOS type varactor element from being broken by the applied voltage while ensuring the characteristics of the MOS type transistor.

本発明によれば、半導体集積回路装置のＭＯＳ型バラクタ素子の可変容量範囲を広くすることができ、単位面積当たりの容量値を大きくすることができる。 According to the present invention, the variable capacitance range of the MOS type varactor element of the semiconductor integrated circuit device can be widened, and the capacitance value per unit area can be increased.

（ａ）乃至（ｃ）は、本発明の第１の実施形態に係る半導体集積回路装置を示す断面図であり、（ａ）はＭＯＳ型のＮチャネルトランジスタを示し、（ｂ）はＭＯＳ型のＰチャネルトランジスタを示し、（ｃ）はＭＯＳ型バラクタ素子を示す。(A) thru | or (c) is sectional drawing which shows the semiconductor integrated circuit device based on the 1st Embodiment of this invention, (a) shows a MOS type N channel transistor, (b) shows a MOS type A P channel transistor is shown, (c) shows a MOS type varactor element. 横軸にゲート端子とウエル端子との間の電圧をとり、縦軸にゲート端子とウエル端子との間の容量をとって、本実施形態におけるＭＯＳ型バラクタ素子の高周波Ｃ−Ｖ特性を示すグラフ図である。A graph showing the high-frequency CV characteristics of the MOS varactor element in this embodiment, with the horizontal axis representing the voltage between the gate terminal and the well terminal and the vertical axis representing the capacitance between the gate terminal and the well terminal. FIG. 本発明の第２の実施形態に係る半導体集積回路装置のＭＯＳ型バラクタ素子を示す断面図である。It is sectional drawing which shows the MOS type | mold varactor element of the semiconductor integrated circuit device based on the 2nd Embodiment of this invention. （ａ）乃至（ｃ）は、従来のＭＯＳ型バラクタ素子を備えた半導体集積回路装置を示す断面図であり、（ａ）はＭＯＳ型のＮチャネルトランジスタを示し、（ｂ）はＭＯＳ型のＰチャネルトランジスタを示し、（ｃ）はＭＯＳ型バラクタ素子を示す。(A) thru | or (c) is sectional drawing which shows the semiconductor integrated circuit device provided with the conventional MOS type | mold varactor element, (a) shows a MOS type N channel transistor, (b) shows MOS type P-type transistor. A channel transistor is shown, (c) shows a MOS type varactor element. 横軸にゲート端子とウエル端子との間の電圧をとり、縦軸にゲート端子とウエル端子との間の容量をとって、Ｎウエルの不純物濃度を変化させたときのＭＯＳ型バラクタ素子の高周波Ｃ−Ｖ特性を示すグラフ図である。The horizontal axis represents the voltage between the gate terminal and the well terminal, the vertical axis represents the capacitance between the gate terminal and the well terminal, and the high frequency of the MOS varactor element when the impurity concentration of the N well is changed. It is a graph which shows a CV characteristic.

以下、本発明の実施形態について添付の図面を参照して具体的に説明する。先ず、本発明の第１の実施形態について説明する。図１（ａ）乃至（ｃ）は、本実施形態に係る半導体集積回路装置を示す断面図であり、（ａ）はＭＯＳ型のＮチャネルトランジスタを示し、（ｂ）はＭＯＳ型のＰチャネルトランジスタを示し、（ｃ）はＭＯＳ型バラクタ素子を示す。なお、本実施形態の構成要素のうち、図４（ａ）乃至（ｃ）に示す従来の半導体集積回路装置の構成要素と等価な要素には同じ符号を付し、詳細な説明を省略する。図１（ａ）乃至（ｃ）に示す各素子は、同一の半導体集積回路装置中に設けられたものであり、従って、同一の半導体基板に形成されている。 Hereinafter, embodiments of the present invention will be specifically described with reference to the accompanying drawings. First, a first embodiment of the present invention will be described. 1A to 1C are cross-sectional views showing a semiconductor integrated circuit device according to the present embodiment. FIG. 1A shows a MOS type N-channel transistor, and FIG. 1B shows a MOS type P-channel transistor. (C) shows a MOS varactor element. Of the constituent elements of this embodiment, elements equivalent to those of the conventional semiconductor integrated circuit device shown in FIGS. 4A to 4C are denoted by the same reference numerals, and detailed description thereof is omitted. The elements shown in FIGS. 1A to 1C are provided in the same semiconductor integrated circuit device, and are thus formed on the same semiconductor substrate.

図１（ａ）乃至（ｃ）に示すように、この半導体集積回路装置においては、例えばＰ型シリコンからなるＰ型基板ＰＳｕｂが設けられている。そして、このＰ型基板ＰＳｕｂの表面に、ＭＯＳ型のＮチャネルトランジスタ１、ＭＯＳ型のＰチャネルトランジスタ２及びＭＯＳ型のバラクタ素子３が設けられている。図１（ａ）及び（ｂ）に示すＮチャネルトランジスタ１及びＰチャネルトランジスタ２の構成は、図４（ａ）及び（ｂ）に示す従来の半導体集積回路装置におけるＮチャネルトランジスタ１及びＰチャネルトランジスタ２の構成と同じである。 As shown in FIGS. 1A to 1C, this semiconductor integrated circuit device is provided with a P-type substrate PSub made of, for example, P-type silicon. A MOS N-channel transistor 1, a MOS P-channel transistor 2 and a MOS varactor element 3 are provided on the surface of the P-type substrate PSsub. The configurations of the N channel transistor 1 and the P channel transistor 2 shown in FIGS. 1A and 1B are the same as those of the conventional semiconductor integrated circuit device shown in FIGS. 4A and 4B. This is the same as the configuration of 2.

図１（ｃ）に示すように、バラクタ素子３において、Ｐ型基板ＰＳｕｂ、ＮウエルＮＷ２、ｎ^＋拡散領域Ｎ４及びＮ５、並びにｐ^＋拡散領域Ｐ６の構成は、前述の図４（ｃ）に示す従来の半導体集積回路装置のバラクタ素子２３と同様である。即ち、ｎ^＋拡散領域Ｎ４及びＮ５は、Ｎチャネルトランジスタ１のｎ^＋拡散領域Ｎ１及びＮ２並びにＰチャネルトランジスタ２のｎ^＋拡散領域Ｎ３と同時に形成されたものである。また、ｐ^＋拡散領域Ｐ６は、Ｎチャネルトランジスタ１のｐ^＋拡散領域Ｐ１及びＰ２並びにＰチャネルトランジスタ２のｐ^＋拡散領域Ｐ３乃至Ｐ５と同時に形成されたものである。 As shown in FIG. 1C, in the varactor element 3, the configuration of the P-type substrate PSsub, the N well NW2, the n ⁺ diffusion regions N4 and N5, and the p ⁺ diffusion region P6 is as shown in FIG. This is the same as the varactor element 23 of the conventional semiconductor integrated circuit device shown. That is, the n ⁺ diffusion regions N4 and N5 are formed simultaneously with the n ⁺ diffusion regions N1 and N2 of the N channel transistor 1 and the n ⁺ diffusion region N3 of the P channel transistor 2. The p ⁺ diffusion region P6 is formed simultaneously with the p ⁺ diffusion regions P1 and P2 of the N channel transistor 1 and the p ⁺ diffusion regions P3 to P5 of the P channel transistor 2.

バラクタ素子３においては、ＮウエルＮＷ２上にはゲート絶縁膜１４が形成されている。そして、このゲート絶縁膜１４は、図１（ａ）及び（ｂ）に示すＮチャネルトランジスタ１及びＰチャネルトランジスタ２のゲート絶縁膜４と同層で形成されており、ゲート絶縁膜１４の膜厚はゲート絶縁膜４の膜厚よりも薄くなっている。ゲート絶縁膜１４は例えばシリコン酸化膜により形成されており、その膜厚は例えば６．０ｎｍである。なお、Ｎチャネルトランジスタ１及びＰチャネルトランジスタ２のゲート絶縁膜４の膜厚は、例えば８．０ｎｍである。ゲート絶縁膜１４上には、例えばポリシリコンからなるゲート電極５が形成されている。このゲート電極５は、図１（ａ）に示すＮチャネルトランジスタ１のゲート電極５、及び図１（ｂ）に示すＰチャネルトランジスタ２のゲート電極５と同時に形成されたものである。そして、ｎ^＋拡散領域Ｎ４及びＮ５はウエル端子Ｖｂに接続され、ゲート電極５はゲート端子Ｖｇ３に接続され、ｐ^＋拡散領域Ｐ６は接地電位配線ＧＮＤに接続されている。なお、図１（ａ）乃至（ｃ）においては、ゲート電極５の直下域にのみゲート絶縁膜４又は１４が示されているが、ゲート絶縁膜４及び１４はＰ型基板ＰＳｕｂ上における各拡散領域の直上域を除く全領域に形成されていてもよい。 In the varactor element 3, a gate insulating film 14 is formed on the N well NW2. The gate insulating film 14 is formed in the same layer as the gate insulating film 4 of the N-channel transistor 1 and the P-channel transistor 2 shown in FIGS. Is thinner than the film thickness of the gate insulating film 4. The gate insulating film 14 is formed of, for example, a silicon oxide film, and the thickness thereof is, for example, 6.0 nm. Note that the film thickness of the gate insulating film 4 of the N-channel transistor 1 and the P-channel transistor 2 is, for example, 8.0 nm. A gate electrode 5 made of, for example, polysilicon is formed on the gate insulating film 14. The gate electrode 5 is formed simultaneously with the gate electrode 5 of the N-channel transistor 1 shown in FIG. 1A and the gate electrode 5 of the P-channel transistor 2 shown in FIG. The n ⁺ diffusion regions N4 and N5 are connected to the well terminal Vb, the gate electrode 5 is connected to the gate terminal Vg3, and the p ⁺ diffusion region P6 is connected to the ground potential wiring GND. In FIGS. 1A to 1C, the gate insulating film 4 or 14 is shown only in the region directly under the gate electrode 5, but the gate insulating films 4 and 14 are diffused on the P-type substrate PSsub. It may be formed in the entire region except the region directly above the region.

なお、本実施形態に係る半導体集積回路装置において、ゲート絶縁膜４とゲート絶縁膜１４とは、マルチオキサイドの形成方法により作り分けることができる。例えば、Ｐ型基板ＰＳｕｂ上に厚さが３．０ｎｍのシリコン酸化膜を形成した後、これをパターニングして、ゲート絶縁膜４を形成する予定の領域のみにこのシリコン酸化膜を残留させる。次に、厚さが６．０ｎｍのシリコン酸化膜を形成し、これをパターニングして、ゲート絶縁膜４及び１４を形成する予定の領域のみにこのシリコン酸化膜を残留させる。これにより、ゲート絶縁膜１４として厚さが６．０ｎｍのシリコン酸化膜が形成されると共に、前の工程において形成した厚さが３．０ｎｍのシリコン酸化膜が更に成長して、ゲート絶縁膜４として厚さが８．０ｎｍのシリコン酸化膜が形成される。 In the semiconductor integrated circuit device according to the present embodiment, the gate insulating film 4 and the gate insulating film 14 can be separately formed by a multi-oxide forming method. For example, after forming a silicon oxide film having a thickness of 3.0 nm on the P-type substrate PSsub, this is patterned to leave this silicon oxide film only in a region where the gate insulating film 4 is to be formed. Next, a silicon oxide film having a thickness of 6.0 nm is formed and patterned to leave the silicon oxide film only in a region where the gate insulating films 4 and 14 are to be formed. As a result, a silicon oxide film having a thickness of 6.0 nm is formed as the gate insulating film 14, and a silicon oxide film having a thickness of 3.0 nm formed in the previous step is further grown to form the gate insulating film 4. As a result, a silicon oxide film having a thickness of 8.0 nm is formed.

次に、本実施形態に係る半導体集積回路装置の動作について説明する。本実施形態におけるＮチャネルトランジスタ１及びＰチャネルトランジスタ２の動作は、前述の図４（ａ）乃至（ｃ）に示す従来の半導体集積回路装置と同様である。 Next, the operation of the semiconductor integrated circuit device according to this embodiment will be described. The operations of the N-channel transistor 1 and the P-channel transistor 2 in this embodiment are the same as those of the conventional semiconductor integrated circuit device shown in FIGS. 4 (a) to 4 (c).

図２は横軸にゲート端子とウエル端子との間の電圧をとり、縦軸にゲート端子とウエル端子との間の容量をとって、ＭＯＳ型バラクタ素子の高周波Ｃ−Ｖ特性を示すグラフ図である。図２に示す破線２０は、本実施形態のＭＯＳ型バラクタ素子のＣ−Ｖ特性を示し、実線２１は、図５の実線２１に示す従来の半導体集積回路装置のバラクタ素子のＣ−Ｖ特性を示す。 FIG. 2 is a graph showing the high-frequency CV characteristics of a MOS varactor element, with the horizontal axis representing the voltage between the gate terminal and the well terminal and the vertical axis representing the capacitance between the gate terminal and the well terminal. It is. A broken line 20 shown in FIG. 2 indicates the CV characteristic of the MOS type varactor element of this embodiment, and a solid line 21 indicates the CV characteristic of the varactor element of the conventional semiconductor integrated circuit device indicated by the solid line 21 in FIG. Show.

図１（ｃ）及び図２に示すように、バラクタ素子３において、ゲート端子Ｖｇ３とウエル端子Ｖｂとの間に印加する電圧（ゲート電圧）を変化させることにより、ゲート電極５とＮウエルＮＷ２との間の容量を変化させることができる。即ち、ゲート端子Ｖｇ３に正電位を印加し、ウエル端子Ｖｂに負電位を印加して、両端子間の電圧を十分に大きくすると、バラクタ素子はアキュムレーション状態となって、バラクタ素子の容量値はほぼゲート絶縁膜１４の容量値となり、最大値となる。このとき、ＭＯＳ型バラクタ素子３のゲート絶縁膜１４は、従来のＭＯＳ型バラクタ素子２３のゲート絶縁膜４よりも薄いため、ＭＯＳ型バラクタ素子３の最大容量値は、ＭＯＳ型バラクタ素子２３の最大容量値よりも大きくなる。 As shown in FIGS. 1C and 2, in the varactor element 3, by changing the voltage (gate voltage) applied between the gate terminal Vg3 and the well terminal Vb, the gate electrode 5 and the N well NW2 The capacity between can be changed. That is, when a positive potential is applied to the gate terminal Vg3, a negative potential is applied to the well terminal Vb, and the voltage between both terminals is sufficiently increased, the varactor element is in an accumulation state, and the capacitance value of the varactor element is almost equal. The capacitance value of the gate insulating film 14 is the maximum value. At this time, since the gate insulating film 14 of the MOS varactor element 3 is thinner than the gate insulating film 4 of the conventional MOS varactor element 23, the maximum capacity value of the MOS varactor element 3 is the maximum of the MOS varactor element 23. It becomes larger than the capacity value.

この状態から、ゲート端子Ｖｇ３の電位を負に変化させていくと、ＮウエルＮＷ２におけるゲート電極５の直下域に空乏層が形成され、この空乏層が拡がることにより、バラクタ素子の容量が減少していく。そして、ゲート端子Ｖｇ３の電位を十分に低くすると、空乏層の拡がりが飽和する。これにより、容量もそれ以上減少しなくなり、最小値に達する。このとき、最小容量値は空乏層の厚さによって決まるため、ＭＯＳ型バラクタ素子３の最小容量値は、ＭＯＳ型バラクタ素子２３の最小容量値とほぼ等しくなる。 From this state, when the potential of the gate terminal Vg3 is changed negatively, a depletion layer is formed immediately below the gate electrode 5 in the N well NW2, and the depletion layer expands to reduce the capacity of the varactor element. To go. When the potential of the gate terminal Vg3 is sufficiently lowered, the spread of the depletion layer is saturated. As a result, the capacity does not decrease any more and reaches a minimum value. At this time, since the minimum capacitance value is determined by the thickness of the depletion layer, the minimum capacitance value of the MOS varactor element 3 is substantially equal to the minimum capacitance value of the MOS varactor element 23.

なお、このとき、ＭＯＳ型バラクタ素子３に印加するゲート電圧の最大値は、Ｎチャネルトランジスタ１及びＰチャネルトランジスタ２に印加するゲート電圧よりも小さい値とする。例えば、Ｎチャネルトランジスタ１及びＰチャネルトランジスタ２の各端子に印加する電位の範囲を０（＝ＧＮＤ）〜３．３Ｖ（＝ＶＤＤ）とするとき、ＭＯＳ型バラクタ素子３のゲート端子Ｖｇ３及びウエル端子Ｖｂに印加する電位の範囲は例えば０〜２．５Ｖとする。 At this time, the maximum value of the gate voltage applied to the MOS varactor element 3 is set to a value smaller than the gate voltage applied to the N-channel transistor 1 and the P-channel transistor 2. For example, when the potential range applied to each terminal of the N-channel transistor 1 and the P-channel transistor 2 is 0 (= GND) to 3.3 V (= VDD), the gate terminal Vg3 and the well terminal of the MOS varactor element 3 The range of the potential applied to Vb is, for example, 0 to 2.5V.

本実施形態においては、ＭＯＳ型バラクタ素子３のゲート絶縁膜１４の膜厚がＮチャネルトランジスタ１及びＰチャネルトランジスタ２のゲート絶縁膜４の膜厚よりも薄いため、ＭＯＳ型バラクタ素子３の容量の最大値を高くすることができる。これにより、図２に示すように、容量の最大値をＣ_ｍａｘ、最小値をＣ_ｍｉｎとすると、ＭＯＳ型バラクタ素子３においては、破線２０に示すように、比（Ｃ_ｍａｘ／Ｃ_ｍｉｎ）は６．５となる。これは、実線２０に示す従来の半導体集積回路装置のＭＯＳ型バラクタ素子における比（Ｃ_ｍａｘ／Ｃ_ｍｉｎ）の値（５．０）の１．３倍となる。このように、ＭＯＳ型バラクタ素子３の容量の最大値を高くすることにより、単位面積当たりの容量値を増加させることができると共に、容量可変範囲を大きくすることができる。 In the present embodiment, since the thickness of the gate insulating film 14 of the MOS varactor element 3 is thinner than the thickness of the gate insulating film 4 of the N-channel transistor 1 and the P-channel transistor 2, the capacitance of the MOS varactor element 3 is reduced. The maximum value can be increased. Thus, as shown in FIG. 2, when the maximum value of the capacitance is C _max and the minimum value is C _min , the ratio (C _max / C _min ) in the MOS varactor element 3 is 6.5. This is 1.3 times the value (5.0) of the ratio (C _max / C _min ) in the MOS type varactor element of the conventional semiconductor integrated circuit device indicated by the solid line 20. As described above, by increasing the maximum capacitance value of the MOS varactor element 3, the capacitance value per unit area can be increased and the capacitance variable range can be increased.

また、ゲート絶縁膜１４の膜厚を薄くすると、その耐圧が低下するが、本実施形態においては、ＭＯＳ型バラクタ素子３のゲート端子Ｖｇ３及びウエル端子Ｖｂに印加する電位を、Ｎチャネルトランジスタ１及びＰチャネルトランジスタ２の各端子に印加する電位よりも低くすることにより、Ｎチャネルトランジスタ１及びＰチャネルトランジスタ２の特性を維持したまま、ゲート絶縁膜１４が破壊されることを防止することができる。 Further, when the thickness of the gate insulating film 14 is reduced, the breakdown voltage decreases. In this embodiment, the potential applied to the gate terminal Vg3 and the well terminal Vb of the MOS varactor element 3 is set to the N-channel transistor 1 and By making the potential lower than the potential applied to each terminal of the P-channel transistor 2, it is possible to prevent the gate insulating film 14 from being destroyed while maintaining the characteristics of the N-channel transistor 1 and the P-channel transistor 2.

Ｎチャネルトランジスタ１及びＰチャネルトランジスタ２においては、オン／オフ制御を行うことが多く、この場合、ゲート電圧の範囲をしきい値電圧が安定する範囲に設定する必要がある。この範囲の幅は例えば３．３Ｖである。これに対して、ＭＯＳ型バラクタ素子３においては、ゲート電圧範囲を、ゲート電圧に対して容量値が大きく変化する範囲とすればよいため、Ｃ−Ｖカーブの安定領域を必要以上に含む必要がない。このため、ゲート電圧範囲を、図２に示す電圧範囲２５のように、従来の電圧範囲２４よりも狭い範囲に設定しても、容量可変範囲が制限されることはない。 The N-channel transistor 1 and the P-channel transistor 2 often perform on / off control. In this case, it is necessary to set the gate voltage range to a range where the threshold voltage is stable. The width of this range is, for example, 3.3V. On the other hand, in the MOS varactor element 3, the gate voltage range may be a range in which the capacitance value greatly changes with respect to the gate voltage, and thus it is necessary to include the CV curve stable region more than necessary. Absent. For this reason, even if the gate voltage range is set to a range narrower than the conventional voltage range 24 as in the voltage range 25 shown in FIG. 2, the capacitance variable range is not limited.

即ち、従来のＭＯＳ型バラクタ素子２３（図４（ｃ）参照）においては、ゲート端子Ｖｇ３とウエル端子Ｖｂとの間の電圧Ｖｇｂ（＝Ｖｇ−Ｖｂ）の取り得る値は、−３．３≦Ｖｇｂ≦３．３（Ｖ）となり、その絶対値は｜Ｖｇｂ｜≦３．３（Ｖ）となるが、本実施形態のＭＯＳ型バラクタ素子３においては、−２．５≦Ｖｇｂ≦２．５（Ｖ）となり、｜Ｖｇｂ｜≦２．５（Ｖ）となる。このため、ゲート絶縁膜１４をゲート絶縁膜４よりも薄くしても、電圧により破壊されることがない。また、このとき、図２に示す従来の電圧範囲２４の幅は６．６Ｖとなる。一方、本実施形態の電圧範囲２５の幅は５．０Ｖとなり、従来の電圧範囲２４よりも狭くなるが、図２に示すように、電圧範囲２５は破線２０により示されるＣ−Ｖカーブの変動範囲を十分にカバーしており、バラクタ素子３の容量可変範囲が制限されることはない。 In other words, in the conventional MOS type varactor element 23 (see FIG. 4C), the voltage Vgb (= Vg−Vb) between the gate terminal Vg3 and the well terminal Vb is −3.3 ≦ Vgb ≦ 3.3 (V) and its absolute value is | Vgb | ≦ 3.3 (V). In the MOS type varactor element 3 of this embodiment, −2.5 ≦ Vgb ≦ 2.5 (V) and | Vgb | ≦ 2.5 (V). For this reason, even if the gate insulating film 14 is thinner than the gate insulating film 4, it is not destroyed by the voltage. At this time, the width of the conventional voltage range 24 shown in FIG. 2 is 6.6V. On the other hand, the width of the voltage range 25 of the present embodiment is 5.0 V, which is narrower than the conventional voltage range 24. However, the voltage range 25 varies in the CV curve indicated by the broken line 20, as shown in FIG. The range is sufficiently covered, and the capacity variable range of the varactor element 3 is not limited.

更に、本実施形態においては、バラクタ素子３におけるゲート絶縁膜１４以外の部分を、Ｎチャネルトランジスタ１及びＰチャネルトランジスタ２を形成する工程において同時に形成することができる。また、前述の如く、ゲート絶縁膜４を形成する工程に、各１回の酸化工程及びパターニング工程を追加すれば、ゲート絶縁膜１４を形成することができる。このため、本実施形態に係る半導体集積回路装置は、従来の半導体集積回路装置の製造プロセスに大きな修正を加えることなく、製造することができる。 Furthermore, in the present embodiment, portions other than the gate insulating film 14 in the varactor element 3 can be formed simultaneously in the process of forming the N-channel transistor 1 and the P-channel transistor 2. Further, as described above, the gate insulating film 14 can be formed by adding one oxidation process and patterning process to the process of forming the gate insulating film 4. For this reason, the semiconductor integrated circuit device according to the present embodiment can be manufactured without significant modification to the manufacturing process of the conventional semiconductor integrated circuit device.

なお、本実施形態においては、Ｎチャネルトランジスタ１及びＰチャネルトランジスタ２におけるゲート絶縁膜４の膜厚を１水準（８．０ｎｍ）としたが、本発明はこれに限定されず、各トランジスタに要求する特性に応じて、ゲート絶縁膜４の膜厚を相互に異ならせて、複数水準設定してもよい。この場合、ゲート絶縁膜１４の膜厚は、ゲート絶縁膜４のうち最も薄い膜よりも薄くする。 In the present embodiment, the thickness of the gate insulating film 4 in the N-channel transistor 1 and the P-channel transistor 2 is one level (8.0 nm). However, the present invention is not limited to this, and is required for each transistor. A plurality of levels may be set by varying the thickness of the gate insulating film 4 depending on the characteristics to be achieved. In this case, the thickness of the gate insulating film 14 is made thinner than the thinnest film among the gate insulating films 4.

次に、本発明の第２の実施形態について説明する。図３は本実施形態に係る半導体集積回路装置のＭＯＳ型バラクタ素子を示す断面図である。図３に示すように、本実施形態に係る半導体集積回路装置においては、Ｎチャネルトランジスタ１（図１（ａ）参照）、Ｐチャネルトランジスタ２（図１（ｂ）参照）及びＭＯＳ型バラクタ素子１３が設けられている。Ｎチャネルトランジスタ１及びＰチャネルトランジスタ２の構成は、前述の第１の実施形態と同様である。また、ＭＯＳ型バラクタ素子１３においては、Ｐ型基板ＰＳｕｂの表面にＮウエルＮＷ２が形成されている。また、このＮウエルＮＷ２上にはゲート絶縁膜１４が形成されている。このゲート絶縁膜１４は前述の第１の実施形態におけるゲート絶縁膜１４と同じものであり、例えば膜厚が６．０ｎｍのシリコン酸化膜により形成されている。そして、ゲート絶縁膜１４上には、ゲート電極５が形成されている。また、Ｐ型基板ＰＳｕｂの表面に垂直な方向から見て、ＮウエルＮＷ２の表面におけるゲート電極５を挟む２ヶ所の領域には、夫々ｐ^＋拡散領域Ｐ７及びＰ８が形成されている。このｐ^＋拡散領域Ｐ７及びＰ８においては、Ｐ型不純物として例えばＢ（ボロン）が注入されている。 Next, a second embodiment of the present invention will be described. FIG. 3 is a sectional view showing a MOS varactor element of the semiconductor integrated circuit device according to the present embodiment. As shown in FIG. 3, in the semiconductor integrated circuit device according to the present embodiment, an N-channel transistor 1 (see FIG. 1A), a P-channel transistor 2 (see FIG. 1B), and a MOS varactor element 13 Is provided. The configurations of the N channel transistor 1 and the P channel transistor 2 are the same as those in the first embodiment. In the MOS type varactor element 13, an N well NW2 is formed on the surface of the P type substrate PSsub. A gate insulating film 14 is formed on the N well NW2. This gate insulating film 14 is the same as the gate insulating film 14 in the first embodiment described above, and is formed of, for example, a silicon oxide film having a thickness of 6.0 nm. A gate electrode 5 is formed on the gate insulating film 14. Further, p ⁺ diffusion regions P7 and P8 are formed in two regions sandwiching the gate electrode 5 on the surface of the N well NW2 when viewed from the direction perpendicular to the surface of the P-type substrate PSsub. In the p ⁺ diffusion regions P7 and P8, for example, B (boron) is implanted as a P-type impurity.

更に、ＮウエルＮＷ２の表面におけるゲート電極５の直下域並びにｐ^＋拡散領域Ｐ７及びＰ８から離隔した領域には、ｎ^＋拡散領域Ｎ６が形成されている。更にまた、Ｐ型基板ＰＳｕｂの表面におけるＮウエルＮＷ２が形成されていない領域の一部には、ｐ^＋拡散領域Ｐ９が形成されている。そして、ゲート電極５はゲート端子Ｖｇ３に接続され、ｎ^＋拡散領域Ｎ６はウエル端子Ｖｂに接続され、ｐ^＋拡散領域Ｐ７及びＰ８並びにＰ９は接地電位配線ＧＮＤに接続されている。 Further, an n ⁺ diffusion region N6 is formed in a region immediately below the gate electrode 5 on the surface of the N well NW2 and a region separated from the p ⁺ diffusion regions P7 and P8. Furthermore, ap ⁺ diffusion region P9 is formed in a part of the region where the N well NW2 is not formed on the surface of the P-type substrate PSsub. The gate electrode 5 is connected to the gate terminal Vg3, the n ⁺ diffusion region N6 is connected to the well terminal Vb, and the p ⁺ diffusion regions P7, P8, and P9 are connected to the ground potential wiring GND.

次に、本実施形態に係る半導体集積回路装置の動作について説明する。図３に示すように、バラクタ素子１３において、ｐ^＋拡散領域Ｐ９に接地電位配線ＧＮＤを介して接地電位を印加することにより、Ｐ型基板ＰＳｕｂの電位を接地電位とする。そして、ゲート端子Ｖｇ３に正電位を印加し、ウエル端子Ｖｂに負電位を印加することにより、ＮウエルＮＷ２とゲート電極５との間に容量が形成される。そして、ゲート端子Ｖｇ３とウエル端子Ｖｂとの間の電圧を変化させることにより、容量値を変化させることができる。また、ｐ^＋拡散領域Ｐ７及びＰ８に接地電位を印加することにより、ｐ^＋拡散領域Ｐ７及びＰ８がＮウエルＮＷ２内の正孔を吸収し、バラクタ素子の容量値を安定化することができる。本実施形態における上記以外の動作及び効果は、前述の第１の実施形態と同様である。 Next, the operation of the semiconductor integrated circuit device according to this embodiment will be described. As shown in FIG. 3, in the varactor element 13, by applying a ground potential to the p ⁺ diffusion region P9 via the ground potential wiring GND, the potential of the P-type substrate PSsub is set to the ground potential. A capacitor is formed between the N well NW2 and the gate electrode 5 by applying a positive potential to the gate terminal Vg3 and applying a negative potential to the well terminal Vb. The capacitance value can be changed by changing the voltage between the gate terminal Vg3 and the well terminal Vb. Further, by applying a ground potential to the p ⁺ diffusion regions P7 and P8, it is possible to p ⁺ diffusion regions P7 and P8 absorbs holes in the N well NW2, to stabilize the capacitance value of the varactor element. Operations and effects other than those described above in the present embodiment are the same as those in the first embodiment described above.

以上詳述したように、本発明によれば、ＭＯＳ型バラクタ素子のゲート絶縁膜をＭＯＳ型トランジスタのゲート絶縁膜よりも薄くしているため、ＭＯＳ型バラクタ素子の容量の最大値を大きくすることができ、これにより、バラクタ素子の単位面積あたりの容量値を増加させることができると共に、このＭＯＳ型バラクタ素子の容量可変範囲を広くすることができる。 As described above in detail, according to the present invention, since the gate insulating film of the MOS type varactor element is made thinner than the gate insulating film of the MOS type transistor, the maximum capacity of the MOS type varactor element is increased. As a result, the capacitance value per unit area of the varactor element can be increased, and the capacitance variable range of the MOS varactor element can be widened.

上記の実施例の一部又は全部は、以下の付記のようにも記載されうるが、以下には限られない。 Part or all of the above-described embodiments can be described as in the following supplementary notes, but is not limited thereto.

（付記１）
同一基板上にＭＯＳ型トランジスタ及びＭＯＳ型バラクタ素子が形成された半導体集積回路装置において、前記ＭＯＳ型バラクタ素子のゲート絶縁膜が、前記ＭＯＳ型トランジスタのゲート絶縁膜のうち最も薄いゲート絶縁膜よりも薄いことを特徴とする半導体集積回路装置。 (Appendix 1)
In a semiconductor integrated circuit device in which a MOS transistor and a MOS varactor element are formed on the same substrate, the gate insulating film of the MOS type varactor element is thinner than the thinnest gate insulating film among the gate insulating films of the MOS transistor. A semiconductor integrated circuit device characterized by being thin.

（付記２）
前記ＭＯＳ型バラクタ素子に印加されるゲート電圧の最大値が、前記ＭＯＳ型トランジスタに印加されるゲート電圧の最大値よりも低いことを特徴とする付記１に記載の半導体集積回路装置。 (Appendix 2)
The semiconductor integrated circuit device according to appendix 1, wherein the maximum value of the gate voltage applied to the MOS type varactor element is lower than the maximum value of the gate voltage applied to the MOS type transistor.

（付記３）
前記ＭＯＳ型トランジスタ及び前記ＭＯＳ型バラクタ素子が同一の半導体基板の表面に形成されており、前記ＭＯＳ型トランジスタのゲート絶縁膜及び前記ＭＯＳ型バラクタ素子のゲート絶縁膜が前記半導体基板上に形成されていることを特徴とする付記１又は２に記載の半導体集積回路装置。 (Appendix 3)
The MOS transistor and the MOS varactor element are formed on the surface of the same semiconductor substrate, and the gate insulating film of the MOS transistor and the gate insulating film of the MOS varactor element are formed on the semiconductor substrate. 3. The semiconductor integrated circuit device according to appendix 1 or 2, wherein

１Ｎチャネルトランジスタ
２Ｐチャネルトランジスタ
３、１３、２３ＭＯＳ型バラクタ素子
４、１４ゲート絶縁膜
５ゲート電極
２０、２２破線
２１実線
２４、２５電圧範囲
ＰＳｕｂＰ型基板
ＰＷ１Ｐウエル
ＮＷ１、ＮＷ２Ｎウエル
Ｐ１〜Ｐ９ｐ^＋拡散領域
Ｎ１〜Ｎ６ｎ^＋拡散領域
Ｖｓ１、Ｖｓ２ソース端子
Ｖｄ１、Ｖｄ２ドレイン端子
Ｖｇ１〜Ｖｇ３ゲート端子
Ｖｂウエル端子
ＶＤＤ電源電位配線
ＧＮＤ接地電位配線 DESCRIPTION OF SYMBOLS 1 N channel transistor 2 P channel transistor 3, 13, 23 MOS type varactor element 4, 14 Gate insulating film 5 Gate electrode 20, 22 Broken line 21 Solid line 24, 25 Voltage range PSsub P type substrate PW1 P well NW1, NW2 N well P1 ~ P9 p ⁺ diffusion region N1 to N6 n ⁺ diffusion region Vs1, Vs2 source terminal Vd1, Vd2 drain terminal Vg1 to Vg3 gate terminal Vb well terminal VDD power supply potential wiring GND ground potential wiring

Claims

A MOS transistor having a P well or a first N well, a first gate insulating film, and a first gate electrode on the same substrate; a second N well to which a first potential is applied; A MOS type having a second gate electrode to which a second potential is applied and a second gate insulating film, and having a variable capacitance characteristic responsive to a voltage difference between the first potential and the second potential In a semiconductor integrated circuit device in which a varactor element is formed,
2. The semiconductor integrated circuit device according to claim 1, wherein the second gate insulating film of the MOS type varactor element is thinner than the thinnest gate insulating film among the first gate insulating films of the MOS type transistors.

The maximum value of the voltage applied between the second gate electrode of the MOS type varactor element and the second N well is lower than the maximum value of the gate voltage applied to the MOS type transistor. The semiconductor integrated circuit device according to claim 1.

The MOS transistor and the MOS varactor element are formed on the surface of the same semiconductor substrate, and the first gate insulating film of the MOS transistor and the second gate insulating film of the MOS varactor element are the semiconductor. The semiconductor integrated circuit device according to claim 1, wherein the semiconductor integrated circuit device is formed on a substrate.

The voltage applied between the second gate electrode and the second N well of the MOS type varactor element covers a variation range of the curve relationship between the applied voltage and the capacitance, and the MOS type 4. The semiconductor integrated circuit device according to claim 1, wherein the semiconductor integrated circuit device is lower than a maximum value of a gate voltage applied to the transistor.