JP2011248396A - Electronic circuit system, microcomputer, and operation method for electronic circuit system - Google Patents
Electronic circuit system, microcomputer, and operation method for electronic circuit system Download PDFInfo
- Publication number
- JP2011248396A JP2011248396A JP2010117543A JP2010117543A JP2011248396A JP 2011248396 A JP2011248396 A JP 2011248396A JP 2010117543 A JP2010117543 A JP 2010117543A JP 2010117543 A JP2010117543 A JP 2010117543A JP 2011248396 A JP2011248396 A JP 2011248396A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- circuit
- cpu
- port
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Landscapes
- Microcomputers (AREA)
Abstract
Description
本発明は、電気回路システム、マイクロコンピュータ、及び電気回路システムの動作方法に関する。 The present invention relates to an electric circuit system, a microcomputer, and an operation method of the electric circuit system.
マイクロコンピュータなどの電気回路装置は、ＣＰＵを備えており、ＣＰＵによって外部装置の制御などを行う。ＣＰＵの動作に異常が生じると、外部装置に対して異常な信号が供給され、外部装置が誤動作してしまう可能性がある。 An electric circuit device such as a microcomputer includes a CPU, and an external device is controlled by the CPU. When an abnormality occurs in the operation of the CPU, an abnormal signal is supplied to the external device, and the external device may malfunction.
上記に関連して、特許文献１（特開平１０−４９４０４号公報）には、ウォッチドッグタイマによるリセット動作の回数を監視して、的確な障害処理を行うリセット処理システムが開示されている。図１は、特許文献１に記載されたリセット処理システムを示すブロック図である。このリセット処理システムは、ＣＰＵ１１１、マルチバイブレータ１１２、マルチバイブレータ１１３、オア回路１１４、カウンタ１１６、及び異常処理起動部１２１を備えている。リセット時には、ＣＰＵが、カウンタ１１６から、リセット回数情報信号を取得する。リセット回数が設定回数を超えている場合、ＣＰＵ１１１は、信号Ｄ７をハイレベルに強制制御する。信号Ｄ７は、オア回路１１４に供給され、オア回路１１４ではＣＰＵＡＬＭ＋信号Ｄ８がハイレベルに制御される。信号Ｄ８はシステムの外部に供給され、ＣＰＵが異常動作したことを報知する。さらに、異常処理起動部２１は、ＣＰＵ１１１における実行プログラムを変更し、別途に用意した異常時専用プログラムを起動する。異常時専用プログラムは、最低限の機能だけをサポートしており、ＣＰＵ１１１が管理しているデバイスの誤動作が防止される。
In relation to the above, Patent Document 1 (Japanese Patent Laid-Open No. 10-49404) discloses a reset processing system that monitors the number of reset operations by a watchdog timer and performs an appropriate failure process. FIG. 1 is a block diagram showing a reset processing system described in
特許文献１に記載されたリセット処理システムによれば、プログラムバグによってＣＰＵが異常状態となった場合には、外部装置の誤動作を防止することができる。しかしながら、ＣＰＵを構成する回路素子が故障した場合や、異常時専用プログラム自体が故障した場合には、外部装置に対して期待しない信号が出力されてしまう可能性がある。従って、外部装置を救済することができない、という問題点があった。
According to the reset processing system described in
本発明に係る電気回路システムは、マイクロコンピュータと、模擬信号生成回路とを具備する。前記マイクロコンピュータは、ＣＰＵと、複数のポートと、前記ＣＰＵにより生成された出力信号を前記複数のポートのいずれかを介して外部装置に出力する、インタフェース回路と、前記ＣＰＵが故障しているか否かを判定し、故障していると判定した場合に故障信号を生成して前記インタフェース回路に供給する、故障モード検出回路とを備える。前記模擬信号生成回路は、前記出力信号を模擬した模擬信号を生成する。前記複数のポートは、故障時に前記模擬信号が入力される、第１ポートを有している。前記インタフェース回路は、前記故障信号を取得した場合に、前記出力信号がマスクされ、前記模擬信号が前記第１ポートから前記ＣＰＵを介さずに前記外部装置へ出力されるように、信号の伝達経路を変更する。 The electric circuit system according to the present invention includes a microcomputer and a simulation signal generation circuit. The microcomputer includes a CPU, a plurality of ports, an interface circuit that outputs an output signal generated by the CPU to an external device via any of the plurality of ports, and whether the CPU is out of order. A failure mode detection circuit that generates a failure signal and supplies the failure signal to the interface circuit when it is determined that a failure has occurred. The simulation signal generation circuit generates a simulation signal that simulates the output signal. The plurality of ports have a first port through which the simulation signal is input when a failure occurs. When the interface circuit acquires the failure signal, the output signal is masked, and the simulated signal is output from the first port to the external device without passing through the CPU. To change.
本発明に係るマイクロコンピュータは、上述の電気回路システムで用いられる、マイクロコンピュータである。 The microcomputer according to the present invention is a microcomputer used in the above-described electric circuit system.
本発明に係る電気回路システムの動作方法は、正常時に、ＣＰＵにより生成された出力信号を複数のポートのいずれかを介して外部装置に出力するステップと、前記ＣＰＵが故障しているか否かを判定するステップと、前記ＣＰＵが故障した場合に、前記出力信号を模擬した模擬信号を生成し、前記複数のポートに含まれる第１ポートに入力するステップと、前記ＣＰＵが故障した場合に、前記出力信号がマスクされ、前記模擬信号が前記第１ポートから前記ＣＰＵを介さずに外部装置へ出力されるように、信号の伝達経路を変更するステップとを具備する。 The operation method of the electric circuit system according to the present invention includes a step of outputting an output signal generated by the CPU to an external device through one of a plurality of ports in a normal state, and whether or not the CPU is out of order. Determining, generating a simulation signal that simulates the output signal when the CPU fails, and inputting the simulation signal to a first port included in the plurality of ports; And changing the signal transmission path so that the output signal is masked and the simulation signal is output from the first port to the external device without going through the CPU.
本発明によれば、ＣＰＵが故障した場合に、より確実に外部装置を救済することのできる、電気回路システム、マイクロコンピュータ、及び電気回路システムの動作方法が提供される。 According to the present invention, there are provided an electric circuit system, a microcomputer, and an operation method of the electric circuit system that can more reliably relieve an external device when a CPU fails.
以下に、図面を参照しつつ、本発明の実施形態について説明する。 Hereinafter, embodiments of the present invention will be described with reference to the drawings.
（第１の実施形態）
図２は、本実施形態に係る電気回路システム１を示す概略図である。図２に示されるように、この電気回路システム１は、マイクロコンピュータ２（第１マイクロコンピュータ）、及びマスターマイコン３（第２マイクロコンピュータ）を備えている。
(First embodiment)
FIG. 2 is a schematic diagram showing an
マイクロコンピュータ２は、ＣＰＵ４、故障モード検出回路５、リセット生成回路６、入出力インタフェース７、シリアル通信回路１０、及び複数のポート１３（１３−０〜１３−４）を有している。ＣＰＵ４、故障モード検出回路５、リセット生成回路６、及び入出力インタフェース７は、システムバス８を介してアクセス可能に接続されている。入出力インタフェース７は、ポート１３−０〜ポート１３−３を介した信号の入出力を制御する回路である。シリアル通信回路１０は、ポート１３−４（第１ポート；シリアル通信ポート）を介した信号の入出力を制御する回路である。マイクロコンピュータ２は、複数のポート１３を介して、制御対象となる外部装置（セット）に接続されている。
The
マスターマイコン３は、マイクロコンピュータ２を制御する機能を有している。マスターマイコン３は、模擬信号生成回路１１、及びシリアル通信回路１２を備えている。シリアル通信回路１２は、マイクロコンピュータ２のポート１３−４に接続されている。模擬信号生成回路１１は、模擬信号及びポート設定信号を生成し、シリアル通信回路１２を介してマイクロコンピュータ２に供給する機能を有している。
The
マイクロコンピュータ２において、ＣＰＵ４が故障した場合には、外部装置に対して期待しない信号が出力され、外部装置が誤動作する可能性がある。そこで、電気回路システム１には、ＣＰＵ４が故障した場合に外部装置を救済する機能が搭載されている。以下に、電気回路システム１の概略動作について説明する。
In the
通常動作時には、ＣＰＵ４により生成された出力信号（以下、ＣＰＵ出力信号と称す）は、入出力インタフェース７に供給される。入出力インタフェース７は、ＣＰＵ出力信号を、複数のポート１３の何れかを介して、マイクロコンピュータ２によって管理される外部装置に出力する。
During normal operation, an output signal (hereinafter referred to as a CPU output signal) generated by the
一方、ＣＰＵ４が故障した場合には、故障モード検出回路５が、ＣＰＵ４の故障を検知し、故障信号を生成する。故障信号は、入出力インタフェース７に供給され、ポート１３−３を介してマスターマイコン３に送信される。また、故障信号を取得した入出力インタフェース７は、信号の伝達経路を変更する。具体的には、入出力インタフェース７は、ＣＰＵ出力信号が外部装置に出力されないように（ＣＰＵ出力信号がマスクされるように）、信号の伝達経路を変更する。また、入出力インタフェース７は、シリアル通信回路１０から送られてくる信号が、ＣＰＵ４を介することなく、複数のポート１３（１３−０〜１３−３）を介して出力されるように、信号の伝達経路を変更する。一方、マスターマイコン３では、故障信号を取得すると、模擬信号生成回路１１が、模擬信号及びポート設定信号を生成する。ここで、模擬信号とは、ＣＰＵ出力信号を模擬した信号である。また、ポート設定信号は、故障時に出力ポートとして使用するポート（以下、第２ポート）を特定する信号である。模擬信号及びポート設定信号は、シリアル通信回路１２を介して、マイクロコンピュータ２に供給される。マイクロコンピュータ２では、シリアル通信回路１０が、模擬信号及びポート設定信号を取得する。シリアル通信回路１０は、ポート設定信号に基いて、複数のポート１３（１３−０〜１３−３）のなかから第２ポートを選択する。更に、シリアル通信回路１０は、模擬信号を入出力インタフェース７に供給する。入出力インタフェース７は、模擬信号を、第２ポートを介して、外部装置に向けて出力する。
On the other hand, when the
尚、模擬信号としては、外部装置を最低限必要な程度に動作させることのできる信号が用いられればよく、必ずしもＣＰＵ出力信号と全く同じ信号が用いられる必要はない。 As the simulation signal, a signal that can operate the external device to the minimum necessary level may be used, and it is not always necessary to use the same signal as the CPU output signal.
上述の動作により、故障時には、ＣＰＵ出力信号は、マスクされ、外部装置に供給されない。そのため、外部装置が誤動作してしまうことが防止される。また、マイクロコンピュータ２においては、ポート１３−４（第１ポート）から入力された模擬信号が、ＣＰＵ４を介することなく、ポート設定信号によって指定された出力ポート（第２ポート）を介して、外部装置へ出力される。これにより、故障したＣＰＵ４を用いることなく、マスターマイコン３によって外部装置の動作を制御することができ、外部装置を救済することができる。
By the above-described operation, the CPU output signal is masked and not supplied to the external device at the time of failure. This prevents the external device from malfunctioning. In the
次いで、本実施形態に係る電気回路システム１について詳細に説明する。
Next, the
図３は、マイクロコンピュータ２の構成を示すブロック図であり、故障モード検出回路５の構成が詳細に示している。図３に示されるように、故障モード検出回路５は、異常動作検出回路１４、及び異常動作カウンタ回路１８を備えている。
FIG. 3 is a block diagram showing the configuration of the
異常動作検出回路１４は、ＣＰＵ４が異常状態であるか否かを検出し、異常状態である場合にリセット要求信号を生成する回路である。異常動作検出回路１４は、ウォッチドッグタイマ１５、不正アクセス監視回路１６、及びＯＲ回路１７を備えている。
The abnormal
ウォッチドッグタイマ１５は、カウント値を保持しており、そのカウント値は時間経過に応じてインクリメントされる。ウォッチドッグタイマ１５には、ＣＰＵ４から所定の時間間隔でＷＤＴカウント値クリア命令が供給される。ウォッチドッグタイマ１５は、ＷＤＴカウント値クリア命令に応じて、カウント値をリセットする。ここで、カウント値がオーバーフローした場合には、ＣＰＵ４の動作が異常であると判断される。この場合、ウォッチドッグタイマ１５は、ＷＤＴリセット要求信号を生成してＯＲ回路１７に供給する。
The
不正アクセス監視回路１６は、不正なアクセスが行なわれているか否かを監視する回路である。不正アクセス監視回路１６は、ＣＰＵ４から、アクセスメモリ情報及び実行命令情報を取得し、これらに基いて不正なアクセスの有無を判定する。不正なアクセスが発生した場合、不正アクセス監視回路１６は、不正アクセスリセット要求信号を生成してＯＲ回路１７に供給する。
The unauthorized
ＯＲ回路１７は、ＷＤＴリセット要求信号または不正アクセスリセット要求信号を取得した場合、リセット要求信号を生成して、異常動作カウント回路１８及びリセット生成回路６に供給する。
When acquiring the WDT reset request signal or the unauthorized access reset request signal, the OR circuit 17 generates a reset request signal and supplies it to the abnormal
異常動作カウンタ回路１８は、ＣＰＵ４が故障したのか否かを判定する回路である。異常動作カウンタ回路１８は、リセット処理が行われた回数（リセット要求信号の発生回数）をカウントする機能を有している。すなわち、異常動作カウンタ回路１８は、リセット要求信号を取得すると、カウント値をインクリメントする。異常動作カウンタ回路１８は、カウンタ値が予め設定された回数（ｎ回）を超えたか否かを判定し、超えた場合には、故障信号を生成する。故障信号は、リセット生成回路６、シリアル通信回路１０、及び入出力インタフェース７に供給される。本実施形態では、故障信号として、ハイレベル信号が供給されるものとする。
The abnormal
リセット生成回路６は、ＣＰＵ４の異常時に、ＣＰＵ４をリセットする回路である。リセット生成回路６は、リセット要求信号を取得すると、リセット信号を生成する。本実施形態では、リセット信号として、ローレベル信号が供給されるものとする。リセット信号は、ＣＰＵ４、シリアル通信回路１０、及び入出力インタフェース７に供給される。ＣＰＵ４は、リセット信号を取得した場合、動作をリセットする。リセット時には、ＣＰＵ４は、動作を行わない。ここで、異常動作カウント回路１８により故障信号が生成されなかった場合には、リセット生成回路６は、ＣＰＵ４のリセット処理が終了した後に、リセット信号の供給を停止する。一方、異常動作カウンタ回路１８から故障信号が送られてきた場合には、リセット生成回路６は、リセット信号を供給し続ける。尚、故障信号が送られてくるよりも前にリセット処理が終了していた場合、リセット生成回路６は、故障信号を取得した時点で、ローレベルのリセット信号を生成しなおす。
The
次いで、シリアル通信回路１０について説明する。シリアル通信回路１０は、シリアル通信ポート１３−４（図１参照）を介して、マスターマイコン３とシリアル通信を行なう回路である。正常動作時には、シリアル通信回路１０は、マスターマイコン３から受信したシリアル信号を、システムバス８を介してＣＰＵ４に供給する。また、ＣＰＵ４により生成されたマスターマイコン３に向けのシリアル出力信号は、シリアル通信回路１０を介してマスターマイコン３に送信される。一方、故障時（故障信号を取得した場合）には、既述のように、マスターマイコン３から模擬信号及びポート設定信号が、シリアル通信回路１０に送られる。シリアル通信回路１０は、模擬信号およびポート設定信号を、入出力インタフェース７に供給する。
Next, the
次いで、図４および図５を参照し、入出力インタフェース７について詳細に説明する。入出力インタフェース７は、出力制御回路３０、及び出力イネーブル信号制御回路３１を備えている。出力制御回路３０は、信号の伝達経路を制御する回路である。出力イネーブル信号制御回路３１は、出力イネーブル信号を制御する回路である。出力制御回路３０は、各ポート１３に対応して設けられている。出力イネーブル信号制御回路３１も、各ポート１３に対応して設けられている。
Next, the input /
図４は、出力制御回路３０の一例を示す概略図である。図４には、一例として、ポート１３−０に対応して設けられた出力制御回路３０−０の構成が詳細に示されている。図４に示されるように、出力制御回路３０は、ＡＮＤ回路１９、ＡＮＤ回路２０、ＯＲ回路２１、及びＡＮＤ回路２２を備えている。ＡＮＤ回路１９の一方の入力端は、異常動作カウンタ回路１８に接続されており、故障時には故障信号（ＭＯＤＥ）が供給される。ＡＮＤ回路１９の他方の入力端は、リセット生成回路６に接続されており、故障時にはリセット信号（ＲＥＳＴＥＴ）の反転信号が供給される。ＡＮＤ回路２０の一方の入力端は、ＣＰＵ出力信号（Ｄｏｕｔ０（ｆｒｏｍＣＰＵ））が供給されるように構成されている。ＡＮＤ回路２０の他方の入力端は、ＡＮＤ回路１９の出力端に接続されている。ＡＮＤ回路２２は、一方の入力端でシリアル通信回路１０に接続され、他方の入力端でＡＮＤ回路１９の出力端に接続されている。シリアル通信回路１０からは、ＡＮＤ回路１９に対して、模擬信号が供給される。ＯＲ回路２１は、一方の入力端でＡＮＤ回路２０の出力端に接続され、他方の入力端でＡＮＤ回路２２の出力端に接続されている。ＯＲ回路２１の出力端は、各ポート１３に接続されている。
FIG. 4 is a schematic diagram illustrating an example of the output control circuit 30. FIG. 4 shows in detail the configuration of the output control circuit 30-0 provided corresponding to the port 13-0 as an example. As shown in FIG. 4, the output control circuit 30 includes an AND
上述の入出力制御回路３０の動作について説明する。 The operation of the input / output control circuit 30 will be described.
正常時には、ＡＮＤ回路１９の一方の入力端には、故障信号（ハイレベル）は供給されず、ローレベルの信号が供給される。そのため、ＡＮＤ回路１９の出力端からは、ローレベルの信号が出力される。その結果、ＡＮＤ回路２０の他方の入力端には、ハイレベルの信号が供給される。従って、ＡＮＤ回路２０の出力端からは、ＣＰＵ出力信号Ｄｏｕｔが出力される。また、ＡＮＤ回路２２の他方の入力端には、ＡＮＤ回路１９から、ローレベル信号が供給される。そのため、ＡＮＤ回路２２の出力端からは、模擬信号に関係なく、ローレベル信号が供給される。ＯＲ回路２１の他方の入力端には、ＡＮＤ回路２２から、ローレベル信号が供給される。従って、ＯＲ回路２１の出力端からは、ＡＮＤ回路２０から出力された信号（出力信号Ｄｏｕｔ）が出力されることになる。すなわち、正常時には、ＣＰＵ出力信号が各ポート１３から出力される。
During normal operation, a failure signal (high level) is not supplied to one input terminal of the AND
一方、故障時には、ＡＮＤ回路１９の一方の入力端に故障信号（ハイレベル）が供給され、他方の入力端にリセット信号の反転信号（ハイレベル）が供給される。その結果、ＡＮＤ回路１９の出力端からは、ハイレベル信号が出力される。これにより、ＡＮＤ回路２０の他方の入力端には、ローレベル信号が供給される。従って、ＡＮＤ回路２０は、ＣＰＵ出力信号（Ｄｏｕｔ）に関わらず、ローレベル信号を出力する。すなわち、ＣＰＵ出力信号がマスクされる。また、ＡＮＤ回路２２の他方の入力端には、ＡＮＤ回路１９から、ハイレベル信号が供給される。その結果、ＡＮＤ回路２２は、シリアル通信回路１０から受け取った模擬信号を出力することになる。更に、ＯＲ回路２１には、ＡＮＤ回路２０からローレベル信号が入力され、ＡＮＤ回路２２から模擬信号が入力される。その結果、ＯＲ回路２１は、模擬信号を各ポート１３に向けて出力することになる。すなわち、故障時には、ＣＰＵ出力信号Ｄｏｕｔはマスクされ、模擬信号が各ポート１３から出力される。
On the other hand, when a failure occurs, a failure signal (high level) is supplied to one input terminal of the AND
図５は、出力イネーブル信号制御回路３１を示す概略図である。図５を参照して、出力イネーブル信号制御回路３１について説明する。各ポート１３には、図示しないラッチ回路などが設けられている。ラッチ回路では、出力イネーブル信号としてハイレベル信号が供給された場合にのみ、各ポート１３を介して外部装置へ信号を出力することが許可される。出力イネーブル信号制御回路３１は、出力イネーブル信号を制御するために設けられている。 FIG. 5 is a schematic diagram showing the output enable signal control circuit 31. The output enable signal control circuit 31 will be described with reference to FIG. Each port 13 is provided with a latch circuit (not shown). The latch circuit is permitted to output a signal to an external device via each port 13 only when a high level signal is supplied as an output enable signal. The output enable signal control circuit 31 is provided for controlling the output enable signal.
図５には、ポート１３−０に対応する出力イネーブル信号制御回路３１−０の構成が詳細に示されている。図５に示されるように、出力イネーブル信号制御回路３１は、シリアル通信回路１０に接続されている。シリアル通信回路１０からは、各出力イネーブル信号制御回路３１に対して、ポート設定信号が供給される。ここで、対応するポート１３が出力ポート（第２ポート）として用いられる場合には、ポート設定信号として、ハイレベルの信号が供給される。
FIG. 5 shows the configuration of the output enable signal control circuit 31-0 corresponding to the port 13-0 in detail. As shown in FIG. 5, the output enable signal control circuit 31 is connected to the
図５に示されるように、出力イネーブル信号制御回路３１は、ＡＮＤ回路２３、ＡＮＤ回路２４、ＡＮＤ回路２５、及びＯＲ回路２６を備えている。ＡＮＤ回路２３の一方の入力端には、故障時に故障信号（ＭＯＤＥ）が供給される。ＡＮＤ回路２３の他方の入力端には、リセット信号（ＲＥＳＥＴ）の反転信号が供給される。ＡＮＤ回路２５は、一方の入力端でシリアル通信回路１０に接続されており、他方の入力端でＡＮＤ回路２３の出力端に接続されている。ＡＮＤ回路２５には、シリアル通信回路１０からポート設定信号が供給される。ＡＮＤ回路２４の一方の入力端には、ＣＰＵ４によって生成された出力イネーブル信号ＥｎｏＯ’が供給される。ＡＮＤ回路２４の他方の入力端は、ＡＮＤ回路２３の出力端に接続されている。ＯＲ回路２６の一方の入力端は、ＡＮＤ回路２４の出力端に接続されている。ＯＲ回路２６の他方の入力端は、ＡＮＤ回路２５の出力端に接続されている。ＯＲ回路２６は、その出力端から、出力イネーブル信号を出力する。
As shown in FIG. 5, the output enable signal control circuit 31 includes an AND
図５に示される回路において、正常時には、ＡＮＤ回路２３には、ハイレベルの故障信号（ＭＯＤＥ）は供給されず、ローレベルの信号が供給される。そのため、ＡＮＤ回路２３は、ローレベルの信号を出力する。ＡＮＤ回路２５には、ＡＮＤ回路２３から、ローレベル信号が供給される。従って、ＡＮＤ回路２５は、ポート設定信号に関係なく、ローレベル信号を出力する。また、ＡＮＤ回路２４には、ＡＮＤ回路２３からハイレベル信号が供給される。そのため、ＡＮＤ回路２４は、ＣＰＵにより生成された出力イネーブル信号ＥｎｏＯ’を出力する。ＯＲ回路２６には、ＡＮＤ回路２５からローレベル信号が供給され、ＡＮＤ回路２４からＣＰＵ４による出力イネーブル信号ＥｎｏＯ’が供給される。その結果、ＯＲ回路２６は、ＣＰＵ４によって生成された出力イネーブル信号ＥｎｏＯ’を出力する。すなわち、各ポート１３の出力可否は、ＣＰＵ４によって制御される。
In the circuit shown in FIG. 5, in a normal state, the AND
一方、故障時には、ＡＮＤ回路２３に、ハイレベルの故障信号、及びリセット信号の反転信号（ハイレベル）が供給される。そのため、ＡＮＤ回路２３は、ハイレベル信号を出力する。ＡＮＤ回路２５には、ＡＮＤ回路２３からハイレベル信号が供給され、シリアル通信回路からポート設定信号が供給される。そのため、ＡＮＤ回路２５は、ポート設定信号を出力する。また、ＡＮＤ回路２４には、ＡＮＤ回路２３から、ハイレベル信号の反転信号（ローレベル信号）が供給される。そのため、ＡＮＤ回路２４は、出力イネーブル信号ＥｎｏＯ’に関係なく、ローレベル信号を出力する。ＯＲ回路２６には、ポート設定信号、及びローレベル信号が供給される。その結果、ＯＲ回路２６は、ポート設定信号を、出力イネーブル信号ＥｎｏＯとして出力する。すなわち、各ポート１３の出力可否は、ポート設定信号により制御される。これにより、ポート設定信号により第２ポートとして示されるポート１３が、信号を出力することが可能な状態に設定される。そのため、模擬信号を出力ポートを介して出力することが可能になる。
On the other hand, at the time of failure, a high level failure signal and an inverted signal (high level) of the reset signal are supplied to the AND
入出力インタフェース７が上述のような構成を有していることにより、正常時にはＣＰＵ４によってポート操作を行い、故障時にはシリアル通信回路１０を介してマスターマイコン３側でポート操作を行うことが可能である。尚、図４及び図５に示した回路はあくまで一例であり、同様の機能を実現することができるのであれば、他の構成が入出力インタフェース７として採用されてもよい。
Since the input /
続いて、電気回路システム１の動作方法を説明する。図６は、本実施形態にかかる電気回路システム１の動作方法を示すフローチャートである。
Subsequently, an operation method of the
ステップＳ１；異常動作検出
まず、異常動作検出回路１４が、ＣＰＵ４の動作が異常であるか否かを検出する。異常動作検出回路は、異常動作を検出した場合、リセット要求信号を生成する。
Step S1: Abnormal operation detection First, the abnormal
ステップＳ２；カウンタ値のインクリメント
リセット要求信号が生成されると、異常動作カウンタ回路１８は、リセット回数を示すカウント値をインクリメントする。
Step S2: Increment of counter value When a reset request signal is generated, the abnormal
ステップＳ３；リセット処理
リセット生成回路６は、リセット要求信号を取得すると、リセット信号を生成する。リセット信号は、ＣＰＵ４及び入出力インタフェース７に供給される。リセット信号を取得したＣＰＵ４は、リセット状態になり、動作を停止する。
Step S3: Reset Processing When the
ステップＳ４；リセット回数の判定
また、異常動作カウンタ回路１８は、カウント値が予め設定された回数（ｎ回）を超えたか否かを判定する。
Step S4: Determination of the number of resets The abnormal
ステップＳ５；故障信号生成
カウント値が予め設定された回数（ｎ回）を超えた場合、異常動作カウンタ回路１８は、故障信号を生成する。故障信号は、入出力インタフェース７、リセット生成回路６、及びシリアル通信回路１０に供給される。リセット生成回路６は、故障信号を取得すると、リセット信号を生成し続けるように動作する。
Step S5: Fault signal generation When the count value exceeds a preset number (n times), the abnormal
ステップＳ６；信号伝達経路変更
入出力インタフェース７は、故障信号を取得すると、信号の伝達経路を変更する。具体的には、入出力インタフェース７は、ＣＰＵ出力信号がマスクされ、シリアル通信回路１０から送られる信号が各ポート１３を介して出力されるように、信号の伝達経路を変更する。また、入出力インタフェース７は、マスターマイコン３に対して、故障信号を送信する。
Step S6: Signal transmission path change When the input /
ステップＳ７；模擬信号の入出力
マスターマイコン３は、故障信号を取得すると、模擬信号生成回路１１により、模擬信号及びポート設定信号を生成する。模擬信号及びポート設定信号は、シリアル通信回路１２を介して、マイクロコンピュータ２に送られる。マイクロコンピュータ２では、シリアル通信回路１０が、シリアル通信ポート１３−４を介して、模擬信号及びポート設定信号を取得する。シリアル通信回路１０は、模擬信号及びポート設定信号を、入出力インタフェース７に供給する。入出力インタフェース７では、ポート設定信号により指定されたポートが出力ポートに設定され、出力ポートを介して模擬信号が外部装置に出力される。
Step S7; Input / Output of Simulated Signal When the
ステップＳ８；故障時動作のリセット
その後、マイクロコンピュータ２の故障が解消された場合には、マスターマイコン３などを介して、外部リセット信号がマイクロコンピュータ２に送られる。外部リセット信号を取得したマイクロコンピュータ２は、通常時の動作に戻る。
Step S8: Reset of operation at the time of failure Thereafter, when the failure of the
以上説明したように、本実施形態によれば、ＣＰＵ４が故障した場合に、ＣＰＵ出力信号がマスクされる。これによって、故障したＣＰＵ４の誤動作によって外部装置が誤動作してしまうことが防止される。また、故障時には、マスターマイコン３によって生成された模擬信号が、所望するポートから外部装置へ供給される。そのため、本来マイクロコンピュータ２によって制御される外部装置の動作を、マスターマイコン３によって救済することが可能である。
As described above, according to this embodiment, when the
尚、本実施形態では、マスターマイコン３が、模擬信号がシリアル通信により、マイクロコンピュータ２に送信する場合について説明した。但し、模擬信号は必ずしもシリアル通信により送信される必要はない。
In the present embodiment, the case where the
（第２の実施形態）
続いて、第２の実施形態について説明する。尚、第１の実施形態と同様の構成を採用することができる部分については、その詳細な説明を省略する。
(Second Embodiment)
Next, the second embodiment will be described. Note that a detailed description of portions that can adopt the same configuration as that of the first embodiment is omitted.
図７は、本実施形態に係る電気回路システム１を示す概略図である。第１の実施形態においては、模擬信号生成回路１１が、マスターマイコン３に内蔵されている。また、第１の実施形態では、故障時には、マスターマイコン３により、どのポートが出力ポート（第２ポート）に設定されるかが決められる。これに対して、本実施形態では、模擬信号生成回路１１が、マスターマイコン３とは関係なく配置されている。具体的には、模擬信号生成回路１１は、スイッチ回路３２を介して、ポート１３−２に接続されている。ポート１３−２は、正常動作時に、外部装置との間で信号の入出力を行うポートである。また、故障時に出力ポートとして使用されるポート（第２ポート）は、インタフェース回路７において予め決められている。すなわち、故障時において、インタフェース回路７は、スイッチ回路３２に接続されたポート１３−２（第１ポート）から入力された模擬信号が、第２ポートから出力されるように、信号の伝達経路を変更する。
FIG. 7 is a schematic diagram showing the
また、第１の実施形態では、マイクロコンピュータ２には、シリアル通信ポート１３−４及びシリアル通信回路１０が設けられている。これに対して、本実施形態では、シリアル通信ポート１３−４及びシリアル通信回路１０は必ずしも必要なく、図７においては図示されていない。
In the first embodiment, the
本実施形態に係る電気回路システム１の動作を概略的に説明する。
An operation of the
上述のように、本実施形態においては、複数のポート１３において、故障時に入力ポートとして用いられるポート（第１ポート）と、故障時に出力ポートとして用いられるポート（第２ポート）との対応関係が、予め決定されている。図７に示される例では、ポート１３−２が第１ポートであり、ポート１３−１が第２ポートであるものとする。 As described above, in the present embodiment, in the plurality of ports 13, there is a correspondence relationship between a port (first port) used as an input port at the time of failure and a port (second port) used as an output port at the time of failure. , Have been determined in advance. In the example shown in FIG. 7, it is assumed that the port 13-2 is the first port and the port 13-1 is the second port.
正常動作時には、ＣＰＵ４によって複数のポート１３の中から出力ポート及び入力ポートが決定される。そして、決定された出力ポート及び入力ポートを介して、外部装置との間で信号が入出力される。尚、スイッチ回路３２は、第１ポート１３−２を外部装置と接続する。第１ポート１３−２においては、外部装置との間で信号の入出力が行われる。
During normal operation, the
一方、図８は、故障時における電気回路システム１を示す概略図である。故障時には、入出力インタフェース７が、第１ポート１３−２から入力された信号がＣＰＵ４を介することなく第２ポート１３−１から出力されるように、信号の伝達経路を切り替える。また、故障時には、マイクロコンピュータ２からスイッチ回路３２に故障信号が供給される。故障信号を取得したスイッチ回路３２は、模擬信号生成回路１１と第１ポート１３−２とが接続されるように、接続状態を切り替える。模擬信号生成回路１１は、例えばユーザによって操作されるボタンに連結されており、ユーザによる操作に応じて模擬信号を生成する。この際、第１の実施形態のようにポート設定信号は生成される必要がない。生成された模擬信号は、第１ポート１３−２を介してマイクロコンピュータ２に入力される。マイクロコンピュータ２では、第１ポート１３−２から入力された模擬信号が、ＣＰＵ４を介することなく、第２ポート１３−１から出力される。これにより、第１の実施形態と同様に、模擬信号を救済対象の外部装置に供給することができ、外部装置を救済することが可能となる。
On the other hand, FIG. 8 is a schematic diagram showing the
上述のような動作を実現するため、入出力インタフェース７は、入出力制御回路２７、入力イネーブル信号制御回路２８、及び出力イネーブル信号制御回路２９を備えている。以下に、これらの回路について説明する。
In order to realize the operation as described above, the input /
図９は、入出力制御回路２７の一例を示す概略図である。図９に示されるように、入出力制御回路２７は、ＡＮＤ回路３３、ＡＮＤ回路３４、ＯＲ回路３５、ＡＮＤ回路３６、及びＡＮＤ回路３７を有している。ＡＮＤ回路３３の一方の入力端には、故障時に故障信号（ＭＯＤＥ）が供給される。ＡＮＤ回路３３の他方の入力端には、リセット信号の反転信号が供給される。ＡＮＤ回路３４の一方の入力端には、ＣＰＵ出力信号ＤｏｕｔＢが供給される。ＡＮＤ回路３４の他方の入力端には、ＡＮＤ回路３３の出力を反転させた信号が供給される。ＯＲ回路３５は、一方の入力端でＡＮＤ回路３４の出力端に接続されており、他方の入力端でＡＮＤ回路３６の出力端に接続されている。ＡＮＤ回路３６は、一方の入力端でＡＮＤ回路３３の出力端に接続されており、他方の入力端で第１ポート１３−２に接続されている。ＡＮＤ回路３７の一方の入力端には、ＡＮＤ回路３３の出力を反転させた信号が供給される。ＡＮＤ回路３７の他方の出力端は、第１ポート１３−２に接続されている。ＡＮＤ回路３７の出力信号は、ＣＰＵに供給される。
FIG. 9 is a schematic diagram illustrating an example of the input /
入出力制御回路２７の動作について説明する。
The operation of the input /
正常動作時には、ＡＮＤ回路３３には、故障信号（ハイレベル）が供給されず、ローレベルの信号が供給される。そのため、ＡＮＤ回路３３は、ローレベル信号を出力する。その結果、ＡＮＤ回路３４には、ハイレベル信号が供給される。これにより、ＡＮＤ回路３４は、ＣＰＵ出力信号ＤｏｕｔＢを出力する。また、ＡＮＤ回路３６にはＡＮＤ回路３３から、ローレベル信号が供給される。そのため、ＡＮＤ回路３６は、ポート１３−２から取得した信号に関係なく、ローレベル信号を取得する。ＯＲ回路３５には、ＡＮＤ回路３４からＣＰＵ出力信号ＤｏｕｔＢが供給され、ＡＮＤ回路３６からローレベル信号が供給される。そのため、ＯＲ回路３５は、ＣＰＵ出力信号ＤｏｕｔＢを出力する。その結果、ポート１３−１からは、ＣＰＵ出力信号ＤｏｕｔＢが出力される。一方、ＡＮＤ回路３７には、ＡＮＤ回路３３の反転信号として、ハイレベル信号が供給される。そのため、ＡＮＤ回路３７は、ポート１３−２から取得した信号をＣＰＵに向けて出力する。このように、正常動作時には、ＣＰＵ出力信号がポート１３−１から出力され、ポート１３−２から入力された信号がＣＰＵ４に向けて供給される。
During normal operation, the failure signal (high level) is not supplied to the AND
一方、故障時には、ＡＮＤ回路３３に、故障信号（ハイレベル信号）及びリセット信号の反転信号（ハイレベル信号）が供給される。ＡＮＤ回路３３は、ハイレベル信号を出力する。ＡＮＤ回路３４には、ＡＮＤ回路３３から、ローレベル信号が供給される。その結果、ＡＮＤ回路３４は、ＣＰＵ出力信号に関係なく、ローレベル信号を出力する。これにより、ＣＰＵ出力信号がマスクされる。また、ＡＮＤ回路３６には、ＡＮＤ回路３３からハイレベル信号が供給される。その結果、ＡＮＤ回路３６は、ポート１３−２から取得される模擬信号を出力する。ＯＲ回路３５には、ＡＮＤ回路３４からローレベル信号が供給され、ＡＮＤ回路３６から模擬信号が供給される。そのため、ＯＲ回路３５は、模擬信号を出力する。すなわち、第２ポート１３−１からは、模擬信号が出力される。一方、ＡＮＤ回路３７には、ＡＮＤ回路３３から、ハイレベル信号の反転信号（ローレベル信号）が供給される。そのため、ＡＮＤ回路３７は、ポート１３−２から取得した信号（模擬信号）に関係なく、ローレベル信号を出力する。このように、故障時には、第１ポート１３−２から供給された模擬信号が、ＣＰＵ４を介することなく、第２ポート１３−１から出力される。
On the other hand, when a failure occurs, a failure signal (high level signal) and an inverted signal (high level signal) of the reset signal are supplied to the AND
次いで、入力イネーブル信号制御回路２８について説明する。入力イネーブル信号制御回路２８は、第１ポート１３−２に対応して設けられている。図１０は、入力イネーブル信号制御回路２８の一例を示す概略図である。入力イネーブル信号制御回路２８は、ＡＮＤ回路３８、及びＯＲ回路３９を有している。ＡＮＤ回路３８の一方の入力端は、異常動作カウンタ回路１８に接続されており、故障には故障信号（ＭＯＤＥ）が供給される。ＡＮＤ回路３８の他方の入力端は、リセット生成回路６に接続されており、故障時にはリセット信号（ＲＥＳＥＴ）の反転信号が供給される。ＯＲ回路３９の一方の入力端は、ＡＮＤ回路３８の出力端に接続されている。ＯＲ回路３９の他方の入力端には、ＣＰＵ４により生成された入力イネーブル信号ＥｎｉＡ’が供給される。ＯＲ回路３９の出力信号は、ハイレベルの場合に、入力イネーブル信号として用いられる。
Next, the input enable
入力イネーブル信号制御回路２８の動作について説明する。正常時には、ＡＮＤ回路３８の一方の入力端には、故障信号（ハイレベル）が供給されず、ローレベル信号が供給される。その結果、ＡＮＤ回路３８は、ローレベル信号を出力する。ＯＲ回路３９には、ＡＮＤ回路３８から、ローレベル信号が供給される。そのため、ＯＲ回路３９は、ＣＰＵ４による入力イネーブル信号ＥｎｉＡ’を出力する。従って、ポート１３−２の入力可否は、ＣＰＵにより生成された入力イネーブル信号ＥｎｉＡ’により制御されることになる。一方、故障時には、ＡＮＤ回路３８には、一方の入力端に故障信号（ハイレベル）が供給され、他方の入力端でリセット信号の反転信号（ハイレベル）が供給される。そのため、ＡＮＤ回路３８は、ハイレベル信号を出力する。ＯＲ回路３９には、ＡＮＤ回路３８からハイレベル信号が供給される。その結果、ＯＲ回路３９は、ＣＰＵによる入力イネーブル信号ＥｎｉＡ’に関係なく、ハイレベル信号を出力する。従って、第１ポート１３−２は、ＣＰＵ４の動作に関係なく、強制的に入力可能な状態に設定される。
The operation of the input enable
次いで、出力イネーブル信号制御回路２９について説明する。出力イネーブル信号制御回路２９は、第２ポート１３−１に対応して設けられている。図１１は、出力イネーブル信号制御回路２９の一例を示す概略図である。出力イネーブル信号制御回路２９は、ＡＮＤ回路４０、及びＯＲ回路４１を有している。ＡＮＤ回路４０の一方の入力端は、異常動作カウンタ回路１８に接続されており、故障には故障信号（ＭＯＤＥ）が供給される。ＡＮＤ回路４０の他方の入力端は、リセット生成回路６に接続されており、故障時にはリセット信号（ＲＥＳＥＴ）の反転信号が供給される。ＯＲ回路４１の一方の入力端は、ＡＮＤ回路４０の出力端に接続されている。ＯＲ回路４０の他方の入力端には、ＣＰＵ４により生成された入力イネーブル信号ＥｎｏＢ’が供給される。ＯＲ回路４０の出力信号は、ハイレベルの場合に、出力可能な状態であることを示す出力イネーブル信号として用いられる。
Next, the output enable
入力イネーブル信号制御回路２９の動作について説明する。正常時には、ＡＮＤ回路４０の一方の入力端には、故障信号（ハイレベル）が供給されず、ローレベル信号が供給される。その結果、ＡＮＤ回路４０は、ローレベル信号を出力する。ＯＲ回路４１には、ＡＮＤ回路４０から、ローレベル信号が供給される。そのため、ＯＲ回路４１は、ＣＰＵ４による出力イネーブル信号ＥｎｏＢ’を出力する。従って、ポート１３−１の出力可否は、ＣＰＵ４により制御されることになる。一方、故障時には、ＡＮＤ回路４０には、一方の入力端に故障信号（ハイレベル）が供給され、他方の入力端でリセット信号の反転信号（ハイレベル）が供給される。そのため、ＡＮＤ回路４０は、ハイレベル信号を出力する。ＯＲ回路４１には、ＡＮＤ回路４０からハイレベル信号が供給される。その結果、ＯＲ回路４１は、ＣＰＵによる出力イネーブル信号ＥｎｏＢ’に関係なく、ハイレベル信号を出力する。従って、第２ポート１３−１は、ＣＰＵ４の動作に関係なく、強制的に出力可能な状態に設定される。
The operation of the input enable
以上、図９〜図１１に示した回路を採用することで、正常時には入出力ポートとして用いられているポートを、故障時に入力ポートまたは出力ポートに強制的に設定することができる。また、故障時には、第１ポート１３−２から入力される模擬信号を、第２ポート１３−１からそのまま出力することができる。尚、図９〜図１１に示される回路はあくまで一例であり、同様の機能を実現できる回路であれば、他の構成が用いられてもよい。 As described above, by employing the circuits shown in FIGS. 9 to 11, the port used as the input / output port in the normal state can be forcibly set as the input port or the output port in the case of a failure. Further, at the time of failure, the simulated signal input from the first port 13-2 can be output as it is from the second port 13-1. Note that the circuits shown in FIGS. 9 to 11 are merely examples, and other configurations may be used as long as they can realize the same function.
次いで、本実施形態に係る電気回路システム１の動作方法について説明する。図１２は、電気回路システム１の動作方法を示すタイミングチャートである。図１２において、横軸は時刻を示している。図１２には、クロック信号ｃｌｏｃｋ、故障信号ＭＯＤＥ、リセット信号ＲＥＳＥＴ、第１ポート１３−２の入力イネーブル信号ＥｎｉＡ、第２ポート１３−２の出力イネーブル信号ＥｎｏＢ、第１ポート１３−２に供給される信号（ＰｏｒｔＡ）、及び第２ポート１３−１から出力される信号（ＰｏｒｔＢ）の波形が示されている。マイクロコンピュータ２に含まれる各構成は、クロック信号ｃｌｏｃｋのタイミングに応じて、動作するものとする。
Next, an operation method of the
図１２に示されるように、時刻ｔ０において、異常動作カウンタ回路１８がハイレベルの故障信号ＭＯＤＥを生成したとする。尚、時刻ｔ０においては、リセット生成回路６が既にリセット処理を終えており、ハイレベルの信号がリセット生成回路６から出力されているものとする。
As shown in FIG. 12, it is assumed that the abnormal
故障信号ＭＯＤＥがリセット生成回路６に供給されることにより、リセット生成回路６は、次のクロック信号の立ち上がりタイミング（時刻ｔ１）において、ローレベルのリセット信号を生成する。すなわち、時刻ｔ１において、リセット信号ＲＥＳＥＴとしてローレベルの信号が生成される。故障信号ＭＯＤＥ及びリセット信号ＲＥＳＥＴは、入出力インタフェース７に供給される。入出力インタフェース７では、信号の伝達経路が変更される。また、出力イネーブル信号ＥｎｏＢ及び入力イネーブル信号ＥｎｉＡとして、ハイレベルの信号が生成される。
By supplying the failure signal MODE to the
その後、時刻ｔ２において、第１ポート１３−１（ＰｏｒｔＡ）に模擬信号が入力されたとする。模擬信号は、ラッチ回路などに取り込まれ、次のクロック信号が立ち上がるタイミング（時刻ｔ３）において、第２ポート１３−１（ＰｏｒｔＢ）から出力される。 Thereafter, it is assumed that a simulation signal is input to the first port 13-1 (Port A) at time t2. The simulation signal is taken into a latch circuit or the like, and is output from the second port 13-1 (Port B) at the timing (time t3) when the next clock signal rises.
以上説明したように、本実施形態によれば、第１の実施形態と同様に、故障時にＣＰＵ出力信号がマスクさる。また、故障時には、第１ポート１３−１から入力された模擬信号が、ＣＰＵ４を介さずに、第２ポート１３−２から出力される。従って、故障時に、外部装置を救済することが可能となる。
As described above, according to the present embodiment, the CPU output signal is masked at the time of failure as in the first embodiment. Further, at the time of failure, the simulation signal input from the first port 13-1 is output from the second port 13-2 without going through the
尚、本実施形態では、模擬信号が第１ポート１３−２から入力され、第２ポート１３−１から出力される場合について説明した。但し、故障時における出力ポートと入力ポートとの組み合わせは、１つに限られるものではない。図１３は、故障時における入力ポートと出力ポートとの組み合わせの一例を示す概念図である。図１３に示されるように、正常時（故障信号がローレベル「０」の場合）には、任意のポートがＣＰＵ４によって入力ポートに設定され、任意のポートがＣＰＵ４によって出力ポートに設定される。一方、故障時（故障信号がハイレベル「１」の場合）には、予め決められたポート（ポートＡ、Ｃ、Ｅ、Ｇ、およびＩ）が入力ポートに設定され、予め決められたポート（ポートＢ、Ｄ、Ｆ、Ｈ、及びＪ）が出力ポートに設定される。ポートＡはポートＢに対応している。すなわち、故障時には、ポートＡから入力された模擬信号が、ポートＢから出力される。また、ポートＣはポートＤに対応している。すなわち、故障時には、ポートＣから入力された模擬信号が、ポートＤから出力される。このように、故障時における入力ポートと出力ポートとの組み合わせが複数決められていても、本実施形態と同様の作用効果を奏することができる。
In the present embodiment, the simulation signal is input from the first port 13-2 and output from the second port 13-1. However, the combination of the output port and the input port at the time of failure is not limited to one. FIG. 13 is a conceptual diagram illustrating an example of a combination of an input port and an output port at the time of failure. As shown in FIG. 13, when normal (when the failure signal is low level “0”), an arbitrary port is set as an input port by the
以上、本発明について、第１及び第２の実施形態を用いて説明した。尚、これらの実施形態は互いに独立するものではなく、矛盾のない範囲内で互いに組み合わせて用いることも可能である。 The present invention has been described above using the first and second embodiments. These embodiments are not independent of each other, and can be used in combination with each other within a consistent range.
１ 電気回路システム
２ マイクロコンピュータ
３ マスターマイクロコンピュータ
４ ＣＰＵ
５ 故障モード検出回路
６ リセット発生回路
７ 入出力インタフェース回路
８ システムバス
９ 入出力制御部
１０ シリアル通信回路
１１ 模擬信号生成回路
１２ シリアル通信回路
１３ ポート群
１４ 異常動作検出回路
１５ ウォッチドッグタイマ
１６ 不正アクセス監視回路
１７ ＯＲ回路
１８ 異常動作カウンタ回路
１９ ＡＮＤ回路
２０ ＡＮＤ回路
２１ ＯＲ回路
２２ ＡＮＤ回路
２３ ＡＮＤ回路
２４ ＡＮＤ回路
２５ ＡＮＤ回路
２６ ＯＲ回路
２７ 入出力制御回路
２８ 入力イネーブル信号制御回路
２９ 出力イネーブル信号制御回路
３０ 入出力制御回路
３１ イネーブル信号制御回路
３２ スイッチ回路
３３ ＡＮＤ回路
３４ ＡＮＤ回路
３５ ＯＲ回路
３６ ＡＮＤ回路
３７ ＡＮＤ回路
３８ ＡＮＤ回路
３９ ＯＲ回路
４０ ＡＮＤ回路
４１ ＯＲ回路
１１１ ＣＰＵ
１１２ マルチバイブレータ
１１３ マルチバイブレータ
１１６ カウンタ
１２１ 異常処理起動部
1
DESCRIPTION OF
112
Claims (8)
模擬信号生成回路と、
を具備し、
前記第１マイクロコンピュータは、
ＣＰＵと、
複数のポートと、
前記ＣＰＵにより生成されたＣＰＵ出力信号を前記複数のポートのいずれかを介して外部装置に出力する、インタフェース回路と、
前記ＣＰＵが故障しているか否かを判定し、故障していると判定した場合に故障信号を生成して前記インタフェース回路に供給する、故障モード検出回路とを備え、
前記模擬信号生成回路は、前記ＣＰＵ出力信号を模擬した模擬信号を生成し、
前記複数のポートは、故障時に前記模擬信号が入力される、第１ポートを有し、
前記インタフェース回路は、前記故障信号を取得した場合に、前記第１ポートから入力された模擬信号が、前記ＣＰＵを介することなく、前記第１ポートとは別の第２ポートを介して出力されるように、信号の伝達経路を変更する
電気回路システム。 A first microcomputer;
A simulation signal generation circuit;
Comprising
The first microcomputer is
CPU,
Multiple ports,
An interface circuit that outputs a CPU output signal generated by the CPU to an external device via any of the plurality of ports;
A failure mode detection circuit that determines whether or not the CPU is faulty and generates a fault signal and supplies the fault signal to the interface circuit when it is determined that the CPU is faulty;
The simulation signal generation circuit generates a simulation signal that simulates the CPU output signal,
The plurality of ports have a first port to which the simulation signal is input when a failure occurs,
When the interface circuit acquires the failure signal, the simulated signal input from the first port is output via the second port different from the first port without passing through the CPU. Thus, an electric circuit system for changing a signal transmission path.
前記インタフェース回路は、前記故障信号を取得した場合に、前記ＣＰＵ出力信号がマスクされるように、信号の伝達経路を変更する
電気回路システム。 An electrical circuit system according to claim 1,
The interface circuit is an electric circuit system that changes a signal transmission path so that the CPU output signal is masked when the failure signal is acquired.
更に、
第２マイクロコンピュータ、
を具備し、
前記模擬信号生成回路は、前記第２マイクロコンピュータに内蔵され、
前記インタフェース回路は、前記故障信号を前記第２マイクロコンピュータに送信し、
前記模擬信号生成回路は、前記第２マイクロコンピュータが前記故障信号を取得した場合に、前記模擬信号を生成する
電気回路システム。 An electric circuit system according to claim 1 or 2,
Furthermore,
A second microcomputer,
Comprising
The simulation signal generation circuit is built in the second microcomputer,
The interface circuit transmits the failure signal to the second microcomputer;
The simulation signal generation circuit is an electric circuit system that generates the simulation signal when the second microcomputer acquires the failure signal.
前記模擬信号生成回路は、さらに、前記複数のポートのうちのどのポートを前記第２ポートに設定するかを示すポート設定信号を生成し、前記ポート設定信号を前記第１マイクロコンピュータに送信し、
前記インタフェース回路は、前記ポート設定信号に基づいて、前記第２ポートを特定する
電気回路システム。 An electric circuit system according to any one of claims 1 to 3,
The simulation signal generation circuit further generates a port setting signal indicating which port of the plurality of ports is set as the second port, and transmits the port setting signal to the first microcomputer,
The interface circuit is an electrical circuit system that identifies the second port based on the port setting signal.
前記インタフェース回路において、前記第２ポートは、前記第１ポートに対応して予め決められている
電気回路システム。 An electric circuit system according to any one of claims 1 to 3,
In the interface circuit, the second port is an electric circuit system determined in advance corresponding to the first port.
前記故障モード検出回路は、
前記ＣＰＵが異常状態であるか否かを判定し、異常状態である場合にリセット要求信号を生成する、異常動作検出回路と、
前記リセット要求信号が生成された場合に、リセット信号を生成して前記ＣＰＵに供給する、リセット生成回路と、
前記リセット要求信号が生成された回数をカウントし、前記回数が予め設定された設定回数を超えた場合に、前記ＣＰＵが故障していると判定する、異常動作カウンタ回路とを備え、
前記ＣＰＵは、前記リセット信号を取得した場合に、動作を停止する
電気回路システム。 An electric circuit system according to any one of claims 1 to 5,
The failure mode detection circuit includes:
An abnormal operation detection circuit that determines whether the CPU is in an abnormal state and generates a reset request signal when the CPU is in an abnormal state;
A reset generation circuit that generates a reset signal and supplies the reset signal to the CPU when the reset request signal is generated;
An abnormal operation counter circuit that counts the number of times that the reset request signal has been generated and determines that the CPU has failed when the number of times exceeds a preset number of times,
The CPU is an electric circuit system that stops operation when the reset signal is acquired.
前記ＣＰＵが故障しているか否かを判定するステップと、
前記ＣＰＵが故障した場合に、前記複数のポートに含まれる第１ポートを介して、前記ＣＰＵ出力信号を模擬した模擬信号を取得するステップと、
前記ＣＰＵが故障した場合に、前記第１ポートを介して取得した模擬信号が、前記ＣＰＵを介することなく、前記第１ポートとは別の第２ポートを介して外部装置に出力されるように、信号の伝達経路を変更するステップと、
を具備する
マクロコンピュータの動作方法。 Outputting a CPU output signal generated by the CPU to an external device via one of a plurality of ports at a normal time;
Determining whether the CPU is faulty;
Obtaining a simulation signal simulating the CPU output signal via a first port included in the plurality of ports when the CPU fails;
When the CPU fails, the simulation signal acquired via the first port is output to the external device via the second port different from the first port without passing through the CPU. Changing the signal transmission path;
A method of operating a macro computer comprising:
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2010117543A JP2011248396A (en) | 2010-05-21 | 2010-05-21 | Electronic circuit system, microcomputer, and operation method for electronic circuit system |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2010117543A JP2011248396A (en) | 2010-05-21 | 2010-05-21 | Electronic circuit system, microcomputer, and operation method for electronic circuit system |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2011248396A true JP2011248396A (en) | 2011-12-08 |
Family
ID=45413631
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2010117543A Withdrawn JP2011248396A (en) | 2010-05-21 | 2010-05-21 | Electronic circuit system, microcomputer, and operation method for electronic circuit system |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2011248396A (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9477542B2 (en) | 2013-12-24 | 2016-10-25 | Denso Corporation | Electronic control unit |
-
2010
- 2010-05-21 JP JP2010117543A patent/JP2011248396A/en not_active Withdrawn
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9477542B2 (en) | 2013-12-24 | 2016-10-25 | Denso Corporation | Electronic control unit |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5715257B2 (en) | Method for monitoring at least two microcontrollers | |
| JP5739290B2 (en) | Electronic control unit | |
| US9311206B2 (en) | Method and apparatus for monitoring general purpose input output, GPIO, signals | |
| CN104639380A (en) | Server monitoring method | |
| US20120137159A1 (en) | Monitoring system and method of power sequence signal | |
| US20190162760A1 (en) | Semiconductor device and power monitoring method therefor | |
| EP2889775A1 (en) | Computer provided with a self-monitoring function, and monitoring program | |
| JP6139386B2 (en) | Programmable controller | |
| KR20150039508A (en) | Watchdog apparatus and method thereof | |
| US20170288677A1 (en) | Clock signal stop detection circuit | |
| KR101560497B1 (en) | Method for controlling reset of lockstep replicated processor cores and lockstep system using the same | |
| KR20190058310A (en) | Semiconductor device | |
| JP2016081340A (en) | Multiplex control device | |
| US8762792B2 (en) | Event monitor having switch matrix, separate counter, and compare circuitry | |
| US10986556B2 (en) | Circuit for monitoring a data processing system | |
| JP6736980B2 (en) | System and semiconductor device | |
| JP2011248396A (en) | Electronic circuit system, microcomputer, and operation method for electronic circuit system | |
| US7627774B2 (en) | Redundant manager modules to perform management tasks with respect to an interconnect structure and power supplies | |
| TW201422923A (en) | Fan rotation speed control system and method for controlling rotation speed of fan | |
| KR102104967B1 (en) | Duplicated board setting method and the board thereof | |
| JP6138591B2 (en) | Control system | |
| JP2012088815A (en) | Microprocessor operation monitoring system | |
| JP2019121033A (en) | Control device for aircrafts and mutual diagnosis method | |
| JP6274947B2 (en) | Abnormality diagnosis method for microprocessor of in-vehicle control device | |
| KR101540975B1 (en) | Apparatus and method for checking operation integrity on fpga based controller |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20130806 |