JP2011233810A - Photoelectric conversion element and manufacturing method thereof - Google Patents

Photoelectric conversion element and manufacturing method thereof Download PDF

Info

Publication number
JP2011233810A
JP2011233810A JP2010104887A JP2010104887A JP2011233810A JP 2011233810 A JP2011233810 A JP 2011233810A JP 2010104887 A JP2010104887 A JP 2010104887A JP 2010104887 A JP2010104887 A JP 2010104887A JP 2011233810 A JP2011233810 A JP 2011233810A
Authority
JP
Japan
Prior art keywords
layer
gallium nitride
nitride layer
gan
photoelectric conversion
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2010104887A
Other languages
Japanese (ja)
Other versions
JP5642418B2 (en
Inventor
Yoshiki Fukada
善樹 深田
Akihiko Yoshikawa
明彦 吉川
Naoki Hashimoto
直樹 橋本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Chiba University NUC
Toyota Motor Corp
Original Assignee
Chiba University NUC
Toyota Motor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Chiba University NUC, Toyota Motor Corp filed Critical Chiba University NUC
Priority to JP2010104887A priority Critical patent/JP5642418B2/en
Publication of JP2011233810A publication Critical patent/JP2011233810A/en
Application granted granted Critical
Publication of JP5642418B2 publication Critical patent/JP5642418B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02EREDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00Energy generation through renewable energy sources
    • Y02E10/50Photovoltaic [PV] energy
    • Y02E10/544Solar cells from Group III-V materials
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02PCLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50Manufacturing or production processes characterised by the final manufactured product

Abstract

PROBLEM TO BE SOLVED: To provide a photoelectric conversion element capable of improving the photoelectric conversion efficiency, and provide a manufacturing method of the photoelectric conversion element.SOLUTION: The photoelectric conversion element comprises: a first gallium nitride layer produced by growth at low temperature; and an indium nitride quantum dot formed on a surface of the first gallium nitride layer. The manufacturing method of a photoelectric conversion element comprises: a first process of producing a gallium nitride layer by growth at low temperature; and a second process of forming an indium nitride quantum dot on a surface of the gallium nitride layer formed by the first process.

Description

本発明は、太陽電池や光検出素子等に代表される光電変換素子及びその製造方法に関し、特に量子ドットを利用した光電変換素子及びその製造方法に関する。   The present invention relates to a photoelectric conversion element typified by a solar cell, a light detection element, and the like and a method for manufacturing the photoelectric conversion element, and more particularly to a photoelectric conversion element using quantum dots and a method for manufacturing the photoelectric conversion element.

太陽電池は、発電量当たりの二酸化炭素排出量が少なく、発電用の燃料が不要という利点を有している。そのため、様々な種類の太陽電池に関する研究が、盛んに進められている。現在、実用化されている太陽電池の中では、単結晶シリコン又は多結晶シリコンを用いた、一組のpn接合を有する単接合太陽電池が主流となっている。ところが、単接合太陽電池の光電変換効率の理論限界(以下において、「理論限界効率」という。)は約30%に留まっているため、理論限界効率をさらに向上させる新たな方法が検討されている。   Solar cells have the advantage that the amount of carbon dioxide emission per unit of power generation is small and fuel for power generation is unnecessary. Therefore, research on various types of solar cells has been actively promoted. Currently, single-junction solar cells having a pair of pn junctions using single-crystal silicon or polycrystalline silicon are the mainstream among solar cells in practical use. However, since the theoretical limit of photoelectric conversion efficiency of single-junction solar cells (hereinafter referred to as “theoretical limit efficiency”) is only about 30%, a new method for further improving the theoretical limit efficiency is being studied. .

これまでに検討されている新たな方法の1つに、半導体の量子ドットを利用した太陽電池(以下において、「量子ドット太陽電池」という。)がある。量子ドット太陽電池で用いられる量子ドットは、例えば寸法が約10nm程度の半導体ナノ結晶であり、光を照射することにより発生した電子やホール(以下において、これらをまとめて「キャリア」ということがある。)を三次元的に閉じ込めることができる。量子ドットに電子を閉じ込めることにより、電子の量子力学的な波としての性質を使えるようになり、従来の太陽電池では吸収することができなかった帯域の太陽光スペクトルをも吸収させることが可能になる。さらに、量子ドット太陽電池によれば、熱として失われるエネルギーを低減することが可能になる。そのため、量子ドット太陽電池によれば、理論限界効率を60%以上にまで向上させることが可能になると考えられている。   One of the new methods studied so far is a solar cell using semiconductor quantum dots (hereinafter referred to as “quantum dot solar cell”). A quantum dot used in a quantum dot solar cell is, for example, a semiconductor nanocrystal having a size of about 10 nm. Electrons and holes generated by light irradiation (hereinafter, these may be collectively referred to as “carriers”). .) Can be confined in three dimensions. By confining electrons in quantum dots, it becomes possible to use the properties of electrons as quantum mechanical waves, and it is possible to absorb the solar spectrum in a band that could not be absorbed by conventional solar cells. Become. Furthermore, according to the quantum dot solar cell, it is possible to reduce energy lost as heat. Therefore, according to the quantum dot solar cell, it is considered that the theoretical limit efficiency can be improved to 60% or more.

このような太陽電池に関する技術として、例えば特許文献1には、基板1と、第一の化合物半導体材料で基板1上に形成されたp型又はn型半導体層2と、この半導体層2上に形成されたi型半導体層3と、第一の化合物半導体材料でi型半導体層3上に形成されたn型又はp型半導体層4とからなり、i型半導体層3が、第一の化合物半導体材料からなるベース層3cと、第二の化合物半導体材料でベース層3c上に形成された量子ドット層3aと、第一の化合物半導体材料で量子ドット層3a上に形成されたキャップ層3bとを構成単位30として形成される太陽電池セル10が開示されている。また、特許文献2には、基板上に、n側窒化物半導体層、活性層及びp側窒化物半導体層を有する窒化物半導体素子において、n側窒化物半導体層がn型不純物を含むn側コンタクト層を有し、該n側コンタクト層がアンドープGaN層の上に形成され、該アンドープGaN層を低温成長させたGaAl1−dN(0<d≦1)からなるバッファ層上に形成する技術が開示されている。また、特許文献3には、カーボンを材料とする第1の半導体層及び第2の半導体層と、第1及び第2の半導体層間に形成されるカーボンを材料とする量子井戸部とを含み、該量子井戸部は、カーボンの半導体薄膜で構成される壁層と、該壁層中に埋め込まれる複数の量子ドットと、該量子ドットの周辺部に設けられるsp結合防止層とを含み、該sp結合防止層が、壁層の量子ドットに隣接する部分のカーボン原子に水素を結合させて構成される太陽電池が開示されている。また、特許文献4には、半絶縁性又は第一の導電型のInP基板上に設けられた第一導電型の第1のInP層と、InP基板と第1のInP層との間に設けられた第一導電型の第2のInP層と、第二導電型領域を有する第3のInP層と、第1のInP層と第3のInP層との間に設けられ、pn接合が内部に形成された受光層と、を備え、第2のInP層のキャリア濃度は第1のInP層のキャリア濃度より大きい、受光素子が開示されている。 As a technique related to such a solar cell, for example, Patent Document 1 discloses that a substrate 1, a p-type or n-type semiconductor layer 2 formed on the substrate 1 with a first compound semiconductor material, and the semiconductor layer 2 The formed i-type semiconductor layer 3 and the n-type or p-type semiconductor layer 4 formed on the i-type semiconductor layer 3 with the first compound semiconductor material, and the i-type semiconductor layer 3 is the first compound. A base layer 3c made of a semiconductor material; a quantum dot layer 3a formed on the base layer 3c with a second compound semiconductor material; and a cap layer 3b formed on the quantum dot layer 3a with a first compound semiconductor material; A solar battery cell 10 formed as a structural unit 30 is disclosed. Further, in Patent Document 2, in a nitride semiconductor device having an n-side nitride semiconductor layer, an active layer, and a p-side nitride semiconductor layer on a substrate, the n-side nitride semiconductor layer includes an n-type impurity. A buffer layer made of Ga d Al 1-d N (0 <d ≦ 1), which has a contact layer, the n-side contact layer is formed on the undoped GaN layer, and the undoped GaN layer is grown at a low temperature. A forming technique is disclosed. Patent Document 3 includes a first semiconductor layer and a second semiconductor layer made of carbon, and a quantum well portion made of carbon formed between the first and second semiconductor layers. The quantum well portion includes a wall layer formed of a carbon semiconductor thin film, a plurality of quantum dots embedded in the wall layer, and an sp 2 bond prevention layer provided in a peripheral portion of the quantum dot, A solar cell is disclosed in which the sp 2 bond prevention layer is configured by bonding hydrogen to carbon atoms in a portion of the wall layer adjacent to the quantum dots. Patent Document 4 also discloses a first conductivity type first InP layer provided on a semi-insulating or first conductivity type InP substrate, and between the InP substrate and the first InP layer. Provided between the first InP layer having the first conductivity type, the third InP layer having the second conductivity type region, the first InP layer, and the third InP layer, and having a pn junction therein. And a light receiving layer, wherein the carrier concentration of the second InP layer is greater than the carrier concentration of the first InP layer.

特許第3753605号公報Japanese Patent No. 3753605 特開2000−244072号公報Japanese Patent Laid-Open No. 2000-244072 特開2006−332540号公報JP 2006-332540 A 特開2006−147670号公報JP 2006-147670 A

特許文献1に開示されている技術によれば、量子ドットを利用しているため、キャリアを三次元的に閉じ込めることができる。その結果、キャリアのエネルギー損失を低減することが可能になると考えられる。ところが、特許文献1に開示されている技術を用いるのみでは、量子ドットの大きさを十分に小さくすることが困難であり、光電変換効率を向上させ難いという問題があった。かかる問題は、特許文献1〜特許文献4に開示されている技術を組み合わせたとしても、解決することが困難であった。   According to the technique disclosed in Patent Document 1, since quantum dots are used, carriers can be confined three-dimensionally. As a result, it is considered possible to reduce energy loss of carriers. However, there is a problem that it is difficult to sufficiently reduce the size of the quantum dots and it is difficult to improve the photoelectric conversion efficiency only by using the technique disclosed in Patent Document 1. Such a problem has been difficult to solve even when the techniques disclosed in Patent Documents 1 to 4 are combined.

そこで本発明は、光電変換効率を向上させることが可能な光電変換素子及びその製造方法を提供することを課題とする。   Then, this invention makes it a subject to provide the photoelectric conversion element which can improve a photoelectric conversion efficiency, and its manufacturing method.

上記課題を解決するために、本発明は以下の手段をとる。すなわち、
本発明の第1の態様は、低温で成長させることにより作製した第1窒化ガリウム層と、該第1窒化ガリウム層の表面に形成された窒化インジウム量子ドットと、を有することを特徴とする、光電変換素子である。
In order to solve the above problems, the present invention takes the following means. That is,
A first aspect of the present invention includes a first gallium nitride layer produced by growing at a low temperature, and an indium nitride quantum dot formed on the surface of the first gallium nitride layer. It is a photoelectric conversion element.

ここに、本発明において、「低温」とは、窒化ガリウム(以下において、「GaN」と表記することがある。)をエピタキシャル成長させる際の一般的な温度である800℃〜900℃よりも低い、600℃以下の温度をいう。好ましくは、360℃以上470℃以下の温度である。また、本発明において、「成長」とは、例えば、MOCVDやMBEによる方法をいう。   Here, in the present invention, “low temperature” is lower than 800 ° C. to 900 ° C., which is a general temperature when epitaxially growing gallium nitride (hereinafter sometimes referred to as “GaN”). It refers to a temperature of 600 ° C. or lower. The temperature is preferably 360 ° C. or higher and 470 ° C. or lower. In the present invention, “growth” refers to a method by MOCVD or MBE, for example.

また、上記本発明の第1の態様において、第1窒化ガリウム層がp型半導体層であっても良い。   In the first aspect of the present invention, the first gallium nitride layer may be a p-type semiconductor layer.

ここに、本発明において、「p型半導体層」とは、p型半導体として機能する層をいう。   Here, in the present invention, the “p-type semiconductor layer” refers to a layer that functions as a p-type semiconductor.

また、上記本発明の第1の態様において、窒化インジウム量子ドットの表面に第2窒化ガリウム層が配設されていることが好ましい。   In the first aspect of the present invention, it is preferable that a second gallium nitride layer is disposed on the surface of the indium nitride quantum dots.

また、窒化インジウム量子ドットの表面に第2窒化ガリウム層が配設されている上記本発明の第1の態様において、第1窒化ガリウム層及び第2窒化ガリウム層に水素が含有されていることが好ましい。   In the first aspect of the present invention in which the second gallium nitride layer is disposed on the surface of the indium nitride quantum dots, the first gallium nitride layer and the second gallium nitride layer may contain hydrogen. preferable.

ここに、「第1窒化ガリウム層及び第2窒化ガリウム層に水素が含有されている」とは、第1窒化ガリウム層及び第2窒化ガリウム層が、プラズマや熱等によって活性化した水素が存在する環境下で成長させた層であること、すなわち、第1窒化ガリウム層及び第2窒化ガリウム層には水素が積極的に添加されていることをいう。   Here, “the first gallium nitride layer and the second gallium nitride layer contain hydrogen” means that the first gallium nitride layer and the second gallium nitride layer are activated by plasma or heat. In other words, the layer is grown under an environment where hydrogen is actively added to the first gallium nitride layer and the second gallium nitride layer.

また、窒化インジウム量子ドットの表面に第2窒化ガリウム層が配設されている上記本発明の第1の態様において、第2窒化ガリウム層のドープ濃度が、第1窒化ガリウム層のドープ濃度よりも高いことが好ましい。   In the first aspect of the present invention in which the second gallium nitride layer is disposed on the surface of the indium nitride quantum dots, the doping concentration of the second gallium nitride layer is higher than the doping concentration of the first gallium nitride layer. High is preferred.

ここに、「ドープ濃度」は、一般に、正孔濃度又は電子濃度(以下において、「キャリア濃度」という。)に比例する。そのため、キャリア濃度を制御するためにはドープ濃度を制御すれば良い。   Here, the “dope concentration” is generally proportional to the hole concentration or the electron concentration (hereinafter referred to as “carrier concentration”). Therefore, in order to control the carrier concentration, the doping concentration may be controlled.

また、窒化インジウム量子ドットの表面に第2窒化ガリウム層が配設されている上記本発明の第1の態様において、第2窒化ガリウム層がp型半導体層であっても良い。   In the first aspect of the present invention in which the second gallium nitride layer is disposed on the surface of the indium nitride quantum dots, the second gallium nitride layer may be a p-type semiconductor layer.

また、上記本発明の第1の態様において、第1窒化ガリウム層が、第3窒化ガリウム層の表面に配設されていることが好ましい。   In the first aspect of the present invention, the first gallium nitride layer is preferably disposed on the surface of the third gallium nitride layer.

また、第1窒化ガリウム層が第3窒化ガリウム層の表面に配設されている上記本発明の第1の態様において、第3窒化ガリウム層に水素が含有されていないことが好ましい。   In the first aspect of the present invention in which the first gallium nitride layer is disposed on the surface of the third gallium nitride layer, it is preferable that the third gallium nitride layer does not contain hydrogen.

「第3窒化ガリウム層に水素が含有されていない」とは、第3窒化ガリウム層には水素が積極的に添加されていないことをいい、本発明において、不可避的不純物としての水素が第3窒化ガリウム層に含有される形態は、許容される。   “The third gallium nitride layer does not contain hydrogen” means that hydrogen is not actively added to the third gallium nitride layer. In the present invention, hydrogen as an unavoidable impurity is the third. The form contained in the gallium nitride layer is acceptable.

また、第1窒化ガリウム層が第3窒化ガリウム層の表面に配設されている上記本発明の第1の態様において、第3窒化ガリウム層がn型半導体層であっても良い。   In the first aspect of the present invention in which the first gallium nitride layer is disposed on the surface of the third gallium nitride layer, the third gallium nitride layer may be an n-type semiconductor layer.

ここに、本発明において、「n型半導体層」とは、n型半導体として機能する層をいう。   Here, in the present invention, the “n-type semiconductor layer” refers to a layer that functions as an n-type semiconductor.

本発明の第2の態様は、低温で成長させた窒化ガリウム層を形成する第1工程と、該第1工程によって形成された窒化ガリウム層の表面に窒化インジウム量子ドットを形成する第2工程と、を有することを特徴とする、光電変換素子の製造方法である。   The second aspect of the present invention includes a first step of forming a gallium nitride layer grown at a low temperature, and a second step of forming indium nitride quantum dots on the surface of the gallium nitride layer formed by the first step. And a method for producing a photoelectric conversion element.

また、上記本発明の第2の態様において、第1工程で形成された窒化ガリウム層がp型半導体層であっても良い。   In the second aspect of the present invention, the gallium nitride layer formed in the first step may be a p-type semiconductor layer.

また、上記本発明の第2の態様において、さらに、第2工程で形成された窒化インジウム量子ドットの表面に、低温で成長させた窒化ガリウム層を形成する第3工程、を有することが好ましい。   The second aspect of the present invention preferably further includes a third step of forming a gallium nitride layer grown at a low temperature on the surface of the indium nitride quantum dots formed in the second step.

また、第1工程乃至第3工程を有する上記本発明の第2の態様において、第1工程及び第3工程が、水素を添加しながら窒化ガリウム層を形成する工程であることが好ましい。   In the second aspect of the present invention having the first to third steps, it is preferable that the first step and the third step are steps of forming a gallium nitride layer while adding hydrogen.

また、第1工程乃至第3工程を有する上記本発明の第2の態様において、第3工程で形成された窒化ガリウム層のドープ濃度が、第1工程で形成された窒化ガリウム層のドープ濃度よりも高いことが好ましい。   Further, in the second aspect of the present invention having the first to third steps, the doping concentration of the gallium nitride layer formed in the third step is higher than the doping concentration of the gallium nitride layer formed in the first step. Is preferably high.

また、第1工程乃至第3工程を有する上記本発明の第2の態様において、第3工程で形成された窒化ガリウム層がp型半導体層であっても良い。   In the second aspect of the present invention having the first to third steps, the gallium nitride layer formed in the third step may be a p-type semiconductor layer.

また、上記本発明の第2の態様において、第1工程で形成されるべき窒化ガリウム層が表面に配設される窒化ガリウム層、を形成する第4工程を有することが好ましい。   The second aspect of the present invention preferably includes a fourth step of forming a gallium nitride layer on the surface of which the gallium nitride layer to be formed in the first step.

また、第1工程乃至第4工程を有する上記本発明の第2の態様において、第4工程が、水素を添加せずに窒化ガリウム層を形成する工程であることが好ましい。   In the second aspect of the present invention having the first to fourth steps, the fourth step is preferably a step of forming a gallium nitride layer without adding hydrogen.

また、第1工程乃至第4工程を有する上記本発明の第2の態様において、第4工程で形成された窒化ガリウム層がn型半導体層であっても良い。   In the second aspect of the present invention having the first to fourth steps, the gallium nitride layer formed in the fourth step may be an n-type semiconductor layer.

本発明の第1の態様では、窒化インジウム量子ドット(以下において、窒化インジウムを「InN」、窒化インジウム量子ドットを「InN量子ドット」と表記することがある。)が形成される第1窒化ガリウム層が低温で成長させることによって作製されている。窒化ガリウムを低温でエピタキシャル成長させることによって作製すると、多くの結晶欠陥が存在する窒化ガリウムが形成されるため、窒化ガリウム層の表面に多くの微小な凹凸を形成することが可能になる。このように多くの微小な凹凸が形成された窒化ガリウム層の表面に、InN量子ドットを形成すると、窒化ガリウム層の表面におけるInN量子ドットの移動を抑制することが可能になり、複数のInN量子ドットの結合を抑制することが可能になる結果、従来よりも大きさが小さいInN量子ドットを作製することが可能になる。InN量子ドットの大きさを小さくすると、フォノンボトルネック効果によりエネルギー損失を低減しやすくなる。したがって、低温成長によって作製した第1窒化ガリウム層の表面にInN量子ドットが形成された構成を含む本発明によれば、光電変換効率を向上させることが可能な、光電変換素子を提供することができる。   In the first aspect of the present invention, first gallium nitride in which indium nitride quantum dots (hereinafter, indium nitride is sometimes referred to as “InN” and indium nitride quantum dots are sometimes referred to as “InN quantum dots”) is formed. The layer is made by growing at low temperature. When gallium nitride is produced by epitaxial growth at a low temperature, gallium nitride having many crystal defects is formed, so that it is possible to form many minute irregularities on the surface of the gallium nitride layer. When InN quantum dots are formed on the surface of the gallium nitride layer having such a large number of minute irregularities, the movement of InN quantum dots on the surface of the gallium nitride layer can be suppressed, and a plurality of InN quantum dots can be suppressed. As a result of suppressing the bonding of dots, an InN quantum dot having a smaller size than the conventional one can be produced. When the size of the InN quantum dots is reduced, it is easy to reduce energy loss due to the phonon bottleneck effect. Therefore, according to the present invention including the configuration in which InN quantum dots are formed on the surface of the first gallium nitride layer produced by low temperature growth, it is possible to provide a photoelectric conversion element capable of improving the photoelectric conversion efficiency. it can.

また、本発明の第1の態様において、第1窒化ガリウム層がp型半導体層であっても、光電変換効率を向上させることが可能になる。   In the first aspect of the present invention, even if the first gallium nitride layer is a p-type semiconductor layer, the photoelectric conversion efficiency can be improved.

また、本発明の第1の態様において、InN量子ドットの表面に第2窒化ガリウム層が配設されていることにより、GaNは良好な耐熱性を有するため、InN量子ドットの形状を保護することが可能になる。   In the first aspect of the present invention, since the second gallium nitride layer is disposed on the surface of the InN quantum dot, GaN has good heat resistance, and thus the shape of the InN quantum dot is protected. Is possible.

また、本発明の第1の態様において、第1窒化ガリウム層及び第2窒化ガリウム層に水素が含有されている形態とすることにより、格子欠陥に捕捉されるキャリアを低減することが可能になるので、光電変換効率を向上させることが容易になる。   In the first aspect of the present invention, the first gallium nitride layer and the second gallium nitride layer contain hydrogen so that carriers trapped by lattice defects can be reduced. Therefore, it becomes easy to improve the photoelectric conversion efficiency.

また、本発明の第1の態様において、第2窒化ガリウム層のドープ濃度が、第1窒化ガリウム層のドープ濃度よりも高いことにより、InN量子ドット内のキャリアを取り出しやすくなるので、光電変換効率を向上させることが容易になる。   In the first aspect of the present invention, since the doping concentration of the second gallium nitride layer is higher than the doping concentration of the first gallium nitride layer, the carriers in the InN quantum dots can be easily taken out. It becomes easy to improve.

また、本発明の第1の態様において、第2窒化ガリウム層がp型半導体層であっても、光電変換効率を向上させることが可能になる。   In the first aspect of the present invention, even if the second gallium nitride layer is a p-type semiconductor layer, the photoelectric conversion efficiency can be improved.

また、本発明の第1の態様において、第1窒化ガリウム層が第3窒化ガリウム層の表面に配設されていることにより、InN量子ドット内のキャリアを、第3窒化ガリウム層内の刃状転位を介して取り出すことが可能になるので、光電変換効率を向上させることが容易になる。   In the first aspect of the present invention, since the first gallium nitride layer is disposed on the surface of the third gallium nitride layer, the carriers in the InN quantum dots are shaped like blades in the third gallium nitride layer. Since it becomes possible to take out via a dislocation | rearrangement, it becomes easy to improve a photoelectric conversion efficiency.

また、本発明の第1の態様において、第3窒化ガリウム層に水素が含有されていないことにより、水素によって第3窒化ガリウム層内の刃状転位のダングリングボンドが不活性化される事態を回避することができるので、光電変換効率を向上させることが容易になる。   Further, in the first aspect of the present invention, since the third gallium nitride layer does not contain hydrogen, dangling bonds of edge dislocations in the third gallium nitride layer are inactivated by hydrogen. Since it can avoid, it becomes easy to improve a photoelectric conversion efficiency.

また、本発明の第1の態様において、第3窒化ガリウム層がn型半導体層であっても、光電変換効率を向上させることが可能になる。   In the first aspect of the present invention, even if the third gallium nitride layer is an n-type semiconductor layer, the photoelectric conversion efficiency can be improved.

本発明の第2の態様によれば、本発明の第1の態様にかかる光電変換素子を製造することが可能になる。したがって、本発明の第2の態様によれば、光電変換効率を向上させ得る光電変換素子を製造することが可能な、光電変換素子の製造方法を提供することができる。   According to the 2nd aspect of this invention, it becomes possible to manufacture the photoelectric conversion element concerning the 1st aspect of this invention. Therefore, according to the 2nd aspect of this invention, the manufacturing method of the photoelectric conversion element which can manufacture the photoelectric conversion element which can improve a photoelectric conversion efficiency can be provided.

本発明の光電変換素子10を説明する断面図である。It is sectional drawing explaining the photoelectric conversion element 10 of this invention. 光電変換素子10の製造工程を説明するフローチャートである。3 is a flowchart for explaining a manufacturing process of the photoelectric conversion element 10. 本発明の光電変換素子10を説明するバンド図である。It is a band figure explaining the photoelectric conversion element 10 of this invention. InN量子ドットの原子間力顕微鏡観察写真を示す図である。It is a figure which shows the atomic force microscope observation photograph of an InN quantum dot. InN量子ドットの原子間力顕微鏡観察写真を示す図である。It is a figure which shows the atomic force microscope observation photograph of an InN quantum dot. InN量子ドットの原子間力顕微鏡観察写真を示す図である。It is a figure which shows the atomic force microscope observation photograph of an InN quantum dot. InN量子ドットの原子間力顕微鏡観察写真を示す図である。It is a figure which shows the atomic force microscope observation photograph of an InN quantum dot. GaN基板の凹凸を強調した原子間力顕微鏡観察写真を示す図である。It is a figure which shows the atomic force microscope observation photograph which emphasized the unevenness | corrugation of a GaN substrate. GaN基板の凹凸を示す断面図である。It is sectional drawing which shows the unevenness | corrugation of a GaN substrate. GaN基板の凹凸を強調した原子間力顕微鏡観察写真を示す図である。It is a figure which shows the atomic force microscope observation photograph which emphasized the unevenness | corrugation of a GaN substrate. GaN基板の凹凸を示す断面図である。It is sectional drawing which shows the unevenness | corrugation of a GaN substrate. GaN及びInNのバンド図である。It is a band diagram of GaN and InN. GaNとInN量子ドットとの積層構造を説明する断面図である。It is sectional drawing explaining the laminated structure of GaN and an InN quantum dot. GaN中の転位のバンド図である。図14(a)はGaN中の刃状転位のバンド図であり、図14(b)はGaN中のらせん転位のバンド図である。It is a band diagram of dislocations in GaN. FIG. 14A is a band diagram of edge dislocations in GaN, and FIG. 14B is a band diagram of screw dislocations in GaN.

格子定数の異なる物質を薄くエピタキシャル成長させると、格子定数の差による歪みエネルギーを最小化するために量子ドットが島状に成長するStranski−Krastanovモード(以下において、「SKモード」という。)と呼ばれる成長が起こる場合がある。GaN上にInNをエピタキシャル成長させると、SKモードによって、InN量子ドットを作製することができる。しかしながら、単にSKモードによりInN量子ドットを作製しても、径が70〜255nm程度になってしまうため、十分な量子効果が得られないという問題があった。InNの格子定数とGaNの格子定数とは、11%も異なるにもかかわらず量子ドットの径が大きくなるのは、作製されたInN量子ドットがGaN表面を移動して、隣り合う量子ドットが融合(コアレッセンス)しているためであると考えられる。本発明者らは鋭意研究の結果、InN量子ドットが作製されるGaNの表面を粗くすることにより、量子ドットの移動を抑制することが可能になり、その結果、小粒の量子ドットを作製することが可能になる、との仮説を立て、その真偽を調査した。   When materials having different lattice constants are thinly epitaxially grown, growth called a Stranki-Krastanov mode (hereinafter referred to as “SK mode”) in which quantum dots grow in an island shape in order to minimize strain energy due to the difference in lattice constants. May happen. When InN is epitaxially grown on GaN, InN quantum dots can be produced by the SK mode. However, even if an InN quantum dot is simply produced by the SK mode, the diameter becomes about 70 to 255 nm, and there is a problem that a sufficient quantum effect cannot be obtained. Although the lattice constant of InN and the lattice constant of GaN are different by 11%, the diameter of the quantum dot increases because the manufactured InN quantum dot moves on the GaN surface and adjacent quantum dots merge. This is thought to be due to (coalescence). As a result of intensive studies, the present inventors have made it possible to suppress the movement of quantum dots by roughening the surface of GaN on which InN quantum dots are produced, and as a result, producing small quantum dots. I made a hypothesis that would be possible, and investigated the truth.

図4〜図7は、SKモードでInN量子ドットが表面に作製されたGaN基板を冷却した後、分子線エピタキシー(以下において、「MBE」という。)装置から取り出し、原子間力顕微鏡(以下において、「AFM」という。)で観察した写真を示す図である。   FIGS. 4 to 7 show the SK mode after cooling a GaN substrate having InN quantum dots formed on the surface thereof, and then taking it out from a molecular beam epitaxy (hereinafter referred to as “MBE”) apparatus. , Referred to as “AFM”).

図4は、GaN基板の温度を460℃に設定した条件下で、InN換算で5分子層相当のインジウムを照射してInN量子ドットを作製したサンプルAのAFM観察写真である。図4に示すように、サンプルAでは、径が大きい量子ドットが複数作製されていた。InN量子ドットの頂部に凹みが確認できることから、図4に示すInN量子ドットは複数のInN量子ドットが融合したものであると考えられる。   FIG. 4 is an AFM observation photograph of Sample A in which InN quantum dots were produced by irradiating indium equivalent to five molecular layers in terms of InN under the condition that the temperature of the GaN substrate was set at 460 ° C. As shown in FIG. 4, in sample A, a plurality of quantum dots having a large diameter were produced. Since a dent can be confirmed at the top of the InN quantum dot, the InN quantum dot shown in FIG. 4 is considered to be a combination of a plurality of InN quantum dots.

図5は、GaN基板の温度を430℃に設定した条件下で、InN換算で3.55分子層相当のインジウムを照射してInN量子ドットを作製したサンプルBのAFM観察写真である。図5に示すように、基板温度を30℃低下させ、且つ、インジウム照射量を低減したことにより、InN量子ドットを小粒化することができた。しかしながら、基板温度を単に低下させると、作製されるInN量子ドット内に多くの欠陥が形成され、光電変換効率を向上させにくくなる虞があると考えられる。そこで、GaN基板上に低温で薄いGaN層を成長させた後、この薄いGaN層の表面にInN量子ドットを成長させることを試みた。   FIG. 5 is an AFM observation photograph of Sample B in which an InN quantum dot was produced by irradiating indium equivalent to a 3.55 molecular layer in terms of InN under the condition where the temperature of the GaN substrate was set to 430 ° C. As shown in FIG. 5, the InN quantum dots could be reduced in size by lowering the substrate temperature by 30 ° C. and reducing the amount of indium irradiation. However, it is considered that if the substrate temperature is simply lowered, many defects are formed in the manufactured InN quantum dots and it is difficult to improve the photoelectric conversion efficiency. Therefore, after growing a thin GaN layer on the GaN substrate at a low temperature, an attempt was made to grow InN quantum dots on the surface of the thin GaN layer.

図6は、温度が470℃に調整されたGaN基板上に、厚さ10nmのGaNをエピタキシャル成長させた後、この厚さ10nmのGaNの温度を470℃に維持して、InN換算で7分子層相当のインジウムを照射することによりInN量子ドットを作製したサンプルCのAFM観察写真である。図4〜図6に示すように、InN量子ドットが形成されるGaN層の温度がサンプルAよりも高温であり、且つ、照射されたインジウムの量がサンプルAよりも多量であったにもかかわらず、サンプルCでは、サンプルA及びサンプルBよりもInN量子ドットを小粒化することができた。   FIG. 6 shows a case in which GaN having a thickness of 10 nm is epitaxially grown on a GaN substrate adjusted to a temperature of 470 ° C., and then the temperature of the GaN having a thickness of 10 nm is maintained at 470 ° C. It is an AFM observation photograph of the sample C which produced InN quantum dot by irradiating considerable indium. As shown in FIGS. 4 to 6, the temperature of the GaN layer on which the InN quantum dots are formed is higher than that of the sample A, and the amount of indium irradiated is larger than that of the sample A. In Sample C, InN quantum dots could be made smaller than Sample A and Sample B.

図7は、温度が430℃に調整されたGaN基板上に、厚さ10nmのGaNをエピタキシャル成長させた後、この厚さ10nmのGaNの温度を430℃に維持して、InN換算で3.55分子層相当のインジウムを照射することによりInN量子ドットを作製したサンプルDのAFM観察写真である。図5及び図7に示すように、InN量子ドットを作製する際のGaN温度及びインジウムの照射量が同程度であったサンプルBと比較して、サンプルDではInN量子ドットを小粒化することができた。また、図4〜図7に示すように、InN量子ドットを最も小粒化することができたのは、サンプルCであった。これは、サンプルCでは、InN量子ドットが作製されるGaNの温度が、サンプルDの場合よりも高温であったため、量子ドット材料であるInNが再蒸発して小粒になったためであると考えられる。   FIG. 7 shows that after 10-nm-thick GaN is epitaxially grown on a GaN substrate whose temperature is adjusted to 430 ° C., the temperature of the 10-nm-thick GaN is maintained at 430 ° C. and 3.55 in terms of InN. It is the AFM observation photograph of the sample D which produced the InN quantum dot by irradiating indium equivalent to a molecular layer. As shown in FIG. 5 and FIG. 7, the InN quantum dots can be made smaller in the sample D as compared with the sample B in which the GaN temperature and the indium irradiation amount at the time of producing the InN quantum dots are similar. did it. Also, as shown in FIGS. 4 to 7, it was sample C that was able to make InN quantum dots the smallest. This is considered to be because, in sample C, the temperature of GaN at which the InN quantum dots were produced was higher than that in sample D, and thus InN, which is the quantum dot material, was re-evaporated into small particles. .

図8は、サンプルAの下地層(GaN基板)の凹凸を強調して示すAFM観察写真であり、図9は、図8の一部の凹凸を示す断面図である。また、図10は、サンプルCの下地層(470℃で成長させたGaN層)の凹凸を強調して示すAFM観察写真であり、図11は、図10の一部の凹凸を示す断面図である。図9及び図11に示すように、大きなInN量子ドットが作製されたサンプルAでは、下地層の凹凸が比較的少ないが、小さなInN量子ドットが作製されたサンプルCでは、下地層の凹凸が多く、表面が荒れていた。   FIG. 8 is an AFM observation photograph that emphasizes the unevenness of the underlying layer (GaN substrate) of Sample A, and FIG. 9 is a cross-sectional view showing some of the unevenness of FIG. FIG. 10 is an AFM observation photograph that emphasizes the unevenness of the base layer (GaN layer grown at 470 ° C.) of Sample C, and FIG. 11 is a cross-sectional view showing some unevenness of FIG. is there. As shown in FIGS. 9 and 11, sample A in which large InN quantum dots are fabricated has relatively few irregularities on the underlayer, but sample C in which small InN quantum dots are fabricated has many irregularities on the foundation layer. The surface was rough.

以上実証したように、本発明者らは、表面を荒らしたGaNにInN量子ドットをSKモードで作製することにより、InN量子ドットを小粒化することが可能になることを知見した(以下において、当該知見を「知見1」という。)。このメカニズムは明らかになっていないが、以下のように推定している。   As demonstrated above, the present inventors have found that the InN quantum dots can be reduced in size by producing InN quantum dots in SK mode on the roughened GaN (in the following, This knowledge is referred to as “Knowledge 1”). This mechanism is not clear, but is estimated as follows.

量子ドットを構成すべき材料(以下において、「ドット材料」という。)を堆積させることによって量子ドットを生成させる場合のメカニズムとして、一般には、下地材料とドット材料との格子不整合(結晶の格子定数の不一致)による歪みエネルギーを最小にするために、ドット材料が島状に集まり、量子ドットになると言われている(SKモード)。例えば、研究が盛んなGaAs上にInAsの量子ドットを作製する系では、下地材料(GaAs)とドット材料(InAs)との格子不整合が7%あり、径が数十nmの量子ドットが生じる。下地であるGaNの上にInN量子ドットを作製する系では、両者の格子不整合が11%であるため、同様のメカニズムで量子ドットが生成されていると考えられる。ところが、GaNとInNとでは格子不整合が大きすぎるため、量子ドットと下地とのなじみが悪く、InN量子ドットがGaNの表面を動き回り、動き回った量子ドット同士が融合(コアレッセンス)して巨大化するものと推定している。   In general, as a mechanism for generating quantum dots by depositing a material that constitutes quantum dots (hereinafter referred to as “dot material”), a lattice mismatch between a base material and a dot material (a crystal lattice). In order to minimize the strain energy due to the constant mismatch, it is said that the dot material gathers in islands and becomes quantum dots (SK mode). For example, in a system in which InAs quantum dots are produced on GaAs, which is actively studied, there is a lattice mismatch of 7% between the base material (GaAs) and the dot material (InAs), and quantum dots with a diameter of several tens of nanometers are generated. . In a system in which InN quantum dots are formed on the underlying GaN, the lattice mismatch between the two is 11%, and it is considered that quantum dots are generated by the same mechanism. However, since the lattice mismatch between GaN and InN is too large, the familiarity between the quantum dots and the substrate is poor, and the InN quantum dots move around the surface of the GaN, and the quantum dots that have moved around fuse together (coalescence) and become enormous. Presumed to be.

コアレッセンスを防止するには、何らかの方法で量子ドットの移動を抑制・防止すれば良いと考えられる。量子ドットの移動を抑制・防止する方法としては、(1)微量の不純物を用いて下地と量子ドットとのなじみを向上させる、(2)下地表面の格子欠陥等で量子ドットをピン止めする、ことが考えられる。「L.Zhou et. al., Appl.Phys.Lett. 88, p.231906, (2006)」(以下において、「非特許文献1」という。)には、貫通転位の上に量子ドットが生じやすい(上記(2)に相当)と報告されている。格子欠陥を増大させる方法としては、下地を低温で成長することが考えられる。そこで、本発明者らは、低温で成長させた下地(GaN)の上にInN量子ドットを作製することによって、InN量子ドットを小粒化することが可能になると推定し、上記実験によってこれを実証した。   In order to prevent coalescence, it is considered that the movement of quantum dots may be suppressed or prevented by some method. As a method of suppressing and preventing the movement of the quantum dots, (1) improving the familiarity between the ground and the quantum dots using a small amount of impurities, (2) pinning the quantum dots by lattice defects on the ground surface, etc. It is possible. In “L.Zhou et. Al., Appl.Phys.Lett. 88, p.231906, (2006)” (hereinafter referred to as “Non-Patent Document 1”), quantum dots are generated on threading dislocations. It is reported that it is easy (corresponding to (2) above). As a method for increasing the lattice defects, it is conceivable to grow the base at a low temperature. Therefore, the present inventors presume that it is possible to reduce the size of InN quantum dots by producing InN quantum dots on a substrate (GaN) grown at a low temperature. did.

図12は、接合されたGaN及びInNのバンド図である。図12の上側ほど電子のエネルギーが高く、下側ほど正孔のエネルギーが高い。図12の「●」は電子を表しており、図12の破線は、GaN中に存在する結晶欠陥のエネルギー準位(以下において、「欠陥準位」という。)の予想位置である。InNは電子親和力が大きいため、図12に示すように、禁制帯の上端がGaNの禁制帯の上端よりも低い位置にある。そのため、InNとGaNとを接合すれば、InN中の伝導帯に存在する電子は、エネルギーを失うことなくGaNの欠陥準位に捉えられることが可能と考えられる。結晶欠陥には様々なタイプがあるが、線状の欠陥である転位であれば、電子が転位に沿って移動可能であると考えられる。以上の理論的予測に基づき、本発明者らは、図13に示す構造を考案した。光を当てると、InN量子ドットが光を吸収して光励起キャリアが生成される。量子ドットの径が数十nm以下であれば、フォノンボトルネック効果によって電子のエネルギーは高い状態に保たれる。このようにして高いエネルギー状態に保たれた電子は、ある確率でGaNの欠陥準位に捉えられ、ここに適度な電界が加えられていれば、電子は転位に沿って移動できると考えられる。欠陥準位を介した電子の移動については、「L.Ivanova et. al., Appl.Phys.Lett. Vol.93, p.192110(2008)」(以下において、「非特許文献2」という。)に報告されている。非特許文献2では、GaN試料内の転位に平行な面に対して金属製短針を接近させた際のトンネル電流を測定し、その結果を分析することによって、欠陥準位を介して電子が移動し得ることを証明している。   FIG. 12 is a band diagram of bonded GaN and InN. The upper side of FIG. 12 has higher electron energy, and the lower side has higher hole energy. “●” in FIG. 12 represents an electron, and the broken line in FIG. 12 is an expected position of an energy level of a crystal defect existing in GaN (hereinafter referred to as “defect level”). Since InN has a large electron affinity, as shown in FIG. 12, the upper end of the forbidden band is at a position lower than the upper end of the forbidden band of GaN. Therefore, if InN and GaN are bonded, it is considered that electrons existing in the conduction band in InN can be captured at the defect level of GaN without losing energy. There are various types of crystal defects, but it is considered that electrons can move along dislocations if they are dislocations that are linear defects. Based on the above theoretical prediction, the present inventors devised the structure shown in FIG. When light is applied, InN quantum dots absorb light and generate photoexcited carriers. If the diameter of the quantum dot is several tens of nanometers or less, the electron energy is kept high by the phonon bottleneck effect. The electrons kept in a high energy state in this way are captured by the defect level of GaN with a certain probability, and if an appropriate electric field is applied here, the electrons can move along the dislocations. Regarding the movement of electrons through defect levels, “L. Ivanova et. Al., Appl. Phys. Lett. Vol. 93, p. 192110 (2008)” (hereinafter referred to as “Non-patent Document 2”). ). In Non-Patent Document 2, the tunnel current when a metal short needle is brought close to a plane parallel to the dislocation in the GaN sample is measured, and the result is analyzed to move electrons through the defect level. Prove that you can.

転位には、刃状転位及びらせん転位の2種類がある。GaNの転位に関しては、非特許文献1に報告されている。非特許文献1に報告されている、GaNの刃状転位のバンド図、及び、GaNのらせん転位のバンド図を図14に示す。図14(a)はGaNの刃状転位のバンド図であり、図14(b)はGaNのらせん転位のバンド図である。図14(a)に示すように、GaN中の刃状転位には、欠陥準位が1つか2つしか生じない。そのため、欠陥準位にエネルギーが一致するキャリアだけが選択的に刃状転位の中に入り込み、刃状転位の中に入り込んだキャリアを転位に沿って移動させることが可能になる。それゆえ、InN量子ドット内の電子を、GaNの刃状転位に沿って移動させることによって、電子を量子ドット内に閉じ込めつつ、特定のエネルギーのキャリアのみを取り出すことが可能になるので、量子ドット太陽電池の光電変換効率を向上させやすくなると考えられる。これに対し、図14(b)に示すように、GaN中のらせん転位には、欠陥準位が多数生じる。そのため、InN量子ドット内の電子をGaNのらせん転位に沿って移動させると、電子を量子ドット内に閉じ込める効果が弱まる結果、量子ドット太陽電池の光電変換効率を向上させ難くなる。以上の検討から、本発明者らは、InN量子ドット内の電子をGaNの刃状転位を介して取り出すことにより、量子ドット太陽電池の光電変換効率を向上することが可能になることを知見した(以下において、当該知見を「知見2」という。)なお、公知の技術によって作製したGaNには、10〜1010cm−2の転位が含まれ、その多くは刃状転位である。そのため、公知技術によって作製したGaNの表面にInN量子ドットを形成することにより、InN量子ドットとGaNの刃状転位とを接続した構造を実現することが可能になると考えられる。 There are two types of dislocations, edge dislocations and screw dislocations. GaN dislocations are reported in Non-Patent Document 1. FIG. 14 shows a band diagram of edge dislocations of GaN and a band diagram of screw dislocations of GaN reported in Non-Patent Document 1. FIG. 14A is a band diagram of edge dislocations in GaN, and FIG. 14B is a band diagram of screw dislocations in GaN. As shown in FIG. 14A, the edge dislocations in GaN have only one or two defect levels. Therefore, only carriers whose energy matches the defect level can selectively enter the edge dislocations, and the carriers that have entered the edge dislocations can be moved along the dislocations. Therefore, by moving the electrons in the InN quantum dots along the edge dislocations of GaN, it becomes possible to extract only the carriers of specific energy while confining the electrons in the quantum dots. It is thought that it becomes easy to improve the photoelectric conversion efficiency of a solar cell. On the other hand, as shown in FIG. 14B, many defect levels are generated in the screw dislocations in GaN. Therefore, when electrons in the InN quantum dots are moved along the screw dislocations of GaN, the effect of confining the electrons in the quantum dots is weakened. As a result, it is difficult to improve the photoelectric conversion efficiency of the quantum dot solar cell. From the above study, the present inventors have found that it is possible to improve the photoelectric conversion efficiency of the quantum dot solar cell by taking out the electrons in the InN quantum dot through the edge dislocation of GaN. (Hereinafter, this knowledge is referred to as “knowledge 2”.) GaN produced by a known technique includes 10 8 to 10 10 cm −2 dislocations, most of which are edge dislocations. Therefore, it is considered that a structure in which InN quantum dots and GaN edge dislocations are connected can be realized by forming InN quantum dots on the surface of GaN produced by a known technique.

上述のように、低温で成長させることによって格子欠陥を増大させた下地(GaN)の上にInN量子ドットを作製することにより、InN量子ドットを小粒化することが可能になる。しかしながら、このような方法で生じた格子欠陥には様々なものが含まれ、電気特性に対して有害な格子欠陥も多く含まれると推定される。本発明者らは、鋭意検討の結果、GaNに水素を含有させることによって、水素が格子欠陥のダングリングボンドを不活性化し、電気的特性を向上させる技術(特許第4126812号公報に開示された技術。以下において「先行特許技術」という。)に着目した。しかしながら、この先行特許技術を単に用いると、GaN中の刃状転位が不活性化され、上記知見2のメカニズムが機能しなくなる虞がある。そこで、本発明者らは、鋭意検討の結果、トンネル効果によってキャリアが移動可能な形態とするため、InN量子ドットと直接接触する層(下地を含む)は厚さを薄くして水素を含有させる一方、InN量子ドットと直接接触しない層には水素を含有させないことにより、格子欠陥を不活性化しつつ量子ドットからキャリアを取り出すことが可能になり、量子ドット太陽電池の光電変換効率を向上させることが容易になることを知見した(以下において、当該知見を「知見3」という。)。   As described above, the InN quantum dots can be reduced in size by producing InN quantum dots on the base (GaN) whose lattice defects are increased by growing at a low temperature. However, it is estimated that various lattice defects generated by such a method are included, and many lattice defects harmful to electrical characteristics are also included. As a result of intensive studies, the inventors of the present invention have disclosed a technique (in Japanese Patent No. 4126812) in which hydrogen contains GaN to inactivate dangling bonds of lattice defects and improve electrical characteristics. Technology (hereinafter referred to as “prior patent technology”). However, if this prior art is simply used, edge dislocations in GaN are inactivated, and the mechanism of Knowledge 2 may not function. Therefore, as a result of intensive studies, the inventors of the present invention have made the form in which carriers can move by the tunnel effect, so that the layer (including the base) that is in direct contact with the InN quantum dots is made thin to contain hydrogen. On the other hand, by not containing hydrogen in the layer that is not in direct contact with the InN quantum dots, it becomes possible to take out carriers from the quantum dots while inactivating lattice defects, and improve the photoelectric conversion efficiency of the quantum dot solar cell. (Hereinafter, this knowledge is referred to as “Knowledge 3”).

本発明は、上記知見1〜3に基づいてなされたものである。本発明は、光電変換効率を向上させることが可能な、光電変換素子を提供することを、主な要旨とする。   This invention is made | formed based on the said knowledge 1-3. The main gist of the present invention is to provide a photoelectric conversion element capable of improving the photoelectric conversion efficiency.

以下、図面を参照しつつ、本発明を量子ドット太陽電池に適用した場合について説明する。なお、以下に示す形態は本発明の例示であり、本発明は以下に示す形態に限定されるものではない。以下の説明において、A以上B以下をA〜Bと表記することがある。   Hereinafter, the case where this invention is applied to a quantum dot solar cell is demonstrated, referring drawings. In addition, the form shown below is an illustration of this invention and this invention is not limited to the form shown below. In the following description, A to B may be expressed as A to B.

図1は、本発明の光電変換素子10(以下において、「太陽電池10」ということがある。)の形態を示す断面図である。図1では、一部の符号の記載を省略している。図1に示すように、本発明の太陽電池10は、サファイア基板1と、該サファイア基板1の上面に形成された第5GaN層2と、該第5GaN層2の上面に形成された第4GaN層3と、該第4GaN層3の上面に形成された第3GaN層4と、該第3GaN層4の上面に形成された第1GaN層5と、該第1GaN層5の上面に形成されたInN量子ドット6、6、…を含む層(以下において、「InN量子ドット6含有層」という。)と、該InN量子ドット6含有層の上面に形成された第2GaN層7と、該第2GaN層7の上面に形成された第6GaN層8と、該第6GaN層8の上面に形成された正極9と、正極9側から第4GaN層3へと達する穴11に、第4GaN層3と接触するように形成された負極12と、正極9と接触するように形成されたくし形形状の電極13と、を有している。太陽電池10において、第3GaN層4は、サファイア基板1の温度が800℃付近に維持された環境下で、水素を混入させずにエピタキシャル成長させることによって作製されており、第1GaN層5は、サファイア基板1の温度が360℃〜470℃に維持された環境下で、pドープをしながら水素を混入させてエピタキシャル成長させることによって作製されている。また、InN量子ドット6含有層は、サファイア基板1の温度が350℃〜470℃に維持された環境下でエピタキシャル成長させることによって作製されており、第2GaN層7は、サファイア基板1の温度が360℃〜470℃に維持された環境下で、pドープをしながら水素を混入させてエピタキシャル成長させることにより作製されている。すなわち、InN量子ドット6含有層は、低温でエピタキシャル成長させることにより作製された第1GaN層の上面に、低温環境下で形成されている。また、第1GaN層5及び第2GaN層7には水素が含有されているので、第1GaN層5及び第2GaN層7の格子欠陥は不活性化されている。これに対し、第3GaN層4には水素が積極的に添加されていないので、第3GaN層4の格子欠陥は不活性化されていない。太陽電池10において、第4GaN層3はn半導体層、第3GaN層4はn半導体層、第1GaN層5及び第2GaN層7はp半導体層、第6GaN層8はp半導体層である。 FIG. 1 is a cross-sectional view showing the form of a photoelectric conversion element 10 of the present invention (hereinafter sometimes referred to as “solar cell 10”). In FIG. 1, the description of some symbols is omitted. As shown in FIG. 1, the solar cell 10 of the present invention includes a sapphire substrate 1, a fifth GaN layer 2 formed on the upper surface of the sapphire substrate 1, and a fourth GaN layer formed on the upper surface of the fifth GaN layer 2. 3, a third GaN layer 4 formed on the upper surface of the fourth GaN layer 3, a first GaN layer 5 formed on the upper surface of the third GaN layer 4, and an InN quantum formed on the upper surface of the first GaN layer 5 A layer including dots 6, 6,... (Hereinafter referred to as “InN quantum dot 6-containing layer”), a second GaN layer 7 formed on the upper surface of the InN quantum dot 6-containing layer, and the second GaN layer 7 The fourth GaN layer 3 in contact with the sixth GaN layer 8 formed on the upper surface, the positive electrode 9 formed on the upper surface of the sixth GaN layer 8, and the hole 11 reaching the fourth GaN layer 3 from the positive electrode 9 side. In contact with the negative electrode 12 and the positive electrode 9 Has an electrode 13 of the comb shape formed on so that, the. In the solar cell 10, the third GaN layer 4 is produced by epitaxial growth without mixing hydrogen in an environment in which the temperature of the sapphire substrate 1 is maintained at around 800 ° C. The first GaN layer 5 is made of sapphire. In an environment where the temperature of the substrate 1 is maintained at 360 ° C. to 470 ° C., the substrate 1 is produced by epitaxial growth by mixing hydrogen while p-doping. The InN quantum dot 6-containing layer is produced by epitaxial growth in an environment where the temperature of the sapphire substrate 1 is maintained at 350 ° C. to 470 ° C., and the temperature of the sapphire substrate 1 is 360 °. In an environment maintained at 470 to 470 ° C., it is fabricated by epitaxial growth with hydrogen mixed while p-doping. That is, the InN quantum dot 6-containing layer is formed on the upper surface of the first GaN layer produced by epitaxial growth at a low temperature in a low temperature environment. Further, since the first GaN layer 5 and the second GaN layer 7 contain hydrogen, lattice defects in the first GaN layer 5 and the second GaN layer 7 are inactivated. On the other hand, since hydrogen is not positively added to the third GaN layer 4, lattice defects of the third GaN layer 4 are not inactivated. In the solar cell 10, the fourth GaN layer 3 is an n + semiconductor layer, the third GaN layer 4 is an n semiconductor layer, the first GaN layer 5 and the second GaN layer 7 are p semiconductor layers, and the sixth GaN layer 8 is a p + semiconductor layer. is there.

図2は、光電変換素子10の製造工程を説明するフローチャートである。図2に示すように、光電変換素子10は、基板作製工程(S1)、第5GaN層作製工程(S2)、第4GaN層作製工程(S3)、第4工程(S4)、第1工程(S5)、第2工程(S6)、第3工程(S7)、第6GaN層作製工程(S8)、正極作製工程(S9)、穴形成工程(S10)、負極作製工程(S11)、及び、電極作製工程(S12)を経て製造される。   FIG. 2 is a flowchart for explaining a manufacturing process of the photoelectric conversion element 10. As shown in FIG. 2, the photoelectric conversion element 10 includes a substrate manufacturing step (S1), a fifth GaN layer manufacturing step (S2), a fourth GaN layer manufacturing step (S3), a fourth step (S4), and a first step (S5). ), Second step (S6), third step (S7), sixth GaN layer preparation step (S8), positive electrode preparation step (S9), hole formation step (S10), negative electrode preparation step (S11), and electrode preparation It is manufactured through the step (S12).

基板作製工程S1は、蒸着等の公知の方法により、サファイア基板1を作製する工程とすることができる。当該S1によって作製されるサファイア基板1の厚さは、例えば、0.3〜0.5mmとすることができる。   The substrate manufacturing step S1 can be a step of manufacturing the sapphire substrate 1 by a known method such as vapor deposition. The thickness of the sapphire substrate 1 produced by S1 can be set to 0.3 to 0.5 mm, for example.

第5GaN層作製工程S2は、上記S1で作製したサファイア基板1の温度を600〜800℃付近に保ちながら、MBE法等の公知の方法で、ガリウム分子ビームとプラズマで活性化された窒素ビームとをサファイア基板1の上面に照射し、GaNをエピタキシャル成長させることによって、第5GaN層2を作製する工程とすることができる。S2によって作製される第5GaN層2の厚さは、例えば、1μmとすることができる。   In the fifth GaN layer manufacturing step S2, a gallium molecular beam and a plasma-activated nitrogen beam are formed by a known method such as the MBE method while keeping the temperature of the sapphire substrate 1 manufactured in S1 in the vicinity of 600 to 800 ° C. Is applied to the upper surface of the sapphire substrate 1 to epitaxially grow GaN, thereby forming the fifth GaN layer 2. The thickness of the fifth GaN layer 2 produced by S2 can be set to 1 μm, for example.

第4GaN層作製工程S3は、サファイア基板1の温度を600〜800℃付近に保ちながら、MBE法等の公知の方法で、ガリウム分子ビームとプラズマで活性化された窒素ビーム及びシリコンビームとを、上記S2で作製した第5GaN層2の上面に照射し、強くnドープされたGaNをエピタキシャル成長させることによって、第4GaN層3を作製する工程とすることができる。S3によって作製される第4GaN層3の厚さは、十分な電気伝導が得られ、且つ、穴11をエッチングにより容易に形成可能にする等の観点から、500nm〜1000nmとする。また、第4GaN層3のキャリア濃度は、例えば、1019〜1020cm−3とすることができる。ここで、ガリウム分子ビームの強さは、ビームを真空計に曝して得られる値で、6.67〜8.00×10−5Paとすることができる。窒素ビームはプラズマ励起マイクロ波強度270Wのプラズマで活性化することができ、窒素ガス供給量は大気圧1.013hPaで0.7cm/minとすることができる。また、第4GaN層3のエピタキシャル成長の速度は、例えば、3分間で厚さが50nmとなる速度とすることができる。 In the fourth GaN layer manufacturing step S3, while maintaining the temperature of the sapphire substrate 1 in the vicinity of 600 to 800 ° C., a gallium molecular beam and a nitrogen beam and a silicon beam activated by plasma are obtained by a known method such as the MBE method. By irradiating the upper surface of the fifth GaN layer 2 produced in S2 and epitaxially growing strongly n-doped GaN, the fourth GaN layer 3 can be produced. The thickness of the fourth GaN layer 3 produced by S3 is set to 500 nm to 1000 nm from the viewpoint of obtaining sufficient electric conduction and enabling the hole 11 to be easily formed by etching. The carrier concentration of the fourth GaN layer 3 can be set to 10 19 to 10 20 cm −3 , for example. Here, the intensity of the gallium molecular beam is a value obtained by exposing the beam to a vacuum gauge, and can be 6.67 to 8.00 × 10 −5 Pa. The nitrogen beam can be activated by plasma with a plasma excitation microwave intensity of 270 W, and the supply amount of nitrogen gas can be 0.7 cm 3 / min at an atmospheric pressure of 1.013 hPa. The speed of epitaxial growth of the fourth GaN layer 3 can be set to a speed at which the thickness becomes 50 nm in 3 minutes, for example.

第4工程S4は、サファイア基板1の温度を600〜800℃付近に保ちながら、MBE法等の公知の方法で、ガリウム分子ビームとプラズマで活性化された窒素ビームとを、上記S3で作製した第4GaN層3の上面に照射し、nドープされたGaNをエピタキシャル成長させることによって、第5GaN層4を作製する工程とすることができる。S4によって作製される第3GaN層4の厚さは、十分な電気伝導が得られ、且つ、穴11をエッチングにより容易に形成可能にする等の観点から、50nm〜200nmとする。S4では、第4GaN層3と第3GaN層4との境界でnドープ濃度が急峻に変化するように、第3GaN層4を作製する。nドープ濃度の急峻な変化は、上記S3でシリコンビームを供給していたKセルのシャッターを閉じることによって実現することができる。第3GaN層4のキャリア濃度は、例えば、1016〜1017cm−3とすることができる。GaNは自然に生じる結晶欠陥がドナーの役割をするため、ドープ濃度がゼロであっても、第3GaN層4のキャリア濃度が上記濃度になる場合もある。上記S2で作製した第5GaN層2、上記S3で作製した第4GaN層3、及び、S4で作製した第3GaN層4には、密度が10〜1010cm−2程度の貫通転位が存在し、その多くは刃状転位である。 In the fourth step S4, while maintaining the temperature of the sapphire substrate 1 at around 600 to 800 ° C., a gallium molecular beam and a plasma-activated nitrogen beam were produced in S3 by a known method such as the MBE method. By irradiating the upper surface of the fourth GaN layer 3 and epitaxially growing n-doped GaN, the fifth GaN layer 4 can be produced. The thickness of the third GaN layer 4 produced by S4 is set to 50 nm to 200 nm from the viewpoint of obtaining sufficient electric conduction and enabling the hole 11 to be easily formed by etching. In S4, the third GaN layer 4 is formed so that the n-doping concentration changes sharply at the boundary between the fourth GaN layer 3 and the third GaN layer 4. A steep change in the n-doping concentration can be realized by closing the shutter of the K cell that supplied the silicon beam in S3. The carrier concentration of the third GaN layer 4 can be set to 10 16 to 10 17 cm −3 , for example. Since the crystal defects that occur naturally in GaN serve as donors, the carrier concentration of the third GaN layer 4 may be the above concentration even when the doping concentration is zero. The fifth GaN layer 2 produced in S2, the fourth GaN layer 3 produced in S3, and the third GaN layer 4 produced in S4 have threading dislocations having a density of about 10 8 to 10 10 cm −2. Many of them are edge dislocations.

第1工程S5は、サファイア基板1の温度を360℃〜470℃に保ちながら、MBE法等の公知の方法で、ガリウム分子ビームとプラズマで活性化された窒素ビーム及び水素ビームとを、上記S4で作製した第3GaN層4の上面に照射しながら、軽く(キャリア濃度にして1015〜1017cm−3)pドープ(例えば、マグネシウムをドープ)して、pドープされたGaNをエピタキシャル成長させることにより、第3GaN層4の上面に第1GaN層5を作製する工程とすることができる。S5によって作製される第1GaN層5の厚さは、量子ドット6、6、…に存在する電子がトンネル効果によって第1GaN層5を通過可能な形態にする等の観点から、3nm〜20nmとする。速やかに第2工程S6へと移行するために、S5におけるサファイア基板1の温度は第2工程S6におけるサファイア基板1の温度と同じであることが好ましい。InN量子ドットの品質を良好に保つには、サファイア基板1の温度が高い方が好ましく、熱分解温度より150℃以上低い温度では良い結晶を得るのは難しい。InNの熱分解温度は500℃程度であるので、S5ではサファイア基板1の下限温度を360℃程度とする。一方、再現性良くドットを得る観点からはサファイア基板1の温度を低くすることが好ましく、470℃が上限温度であることが実験で確認できている。 In the first step S5, while maintaining the temperature of the sapphire substrate 1 at 360 ° C. to 470 ° C., a gallium molecular beam and a nitrogen beam and a hydrogen beam activated by plasma are converted into the above S4 by a known method such as MBE method. While irradiating the upper surface of the third GaN layer 4 produced in step 1, the p-doped GaN (e.g., doped with magnesium) is lightly (10 15 to 10 17 cm −3 as the carrier concentration) to epitaxially grow the p-doped GaN. Thus, the first GaN layer 5 can be formed on the upper surface of the third GaN layer 4. The thickness of the first GaN layer 5 produced by S5 is 3 nm to 20 nm from the viewpoint of allowing the electrons present in the quantum dots 6, 6,... To pass through the first GaN layer 5 by the tunnel effect. . In order to promptly move to the second step S6, the temperature of the sapphire substrate 1 in S5 is preferably the same as the temperature of the sapphire substrate 1 in the second step S6. In order to keep the quality of InN quantum dots good, it is preferable that the temperature of the sapphire substrate 1 is high, and it is difficult to obtain a good crystal at a temperature lower by 150 ° C. or more than the thermal decomposition temperature. Since the thermal decomposition temperature of InN is about 500 ° C., the lower limit temperature of the sapphire substrate 1 is set to about 360 ° C. in S5. On the other hand, from the viewpoint of obtaining dots with good reproducibility, it is preferable to lower the temperature of the sapphire substrate 1, and it has been confirmed through experiments that 470 ° C. is the upper limit temperature.

第2工程S6は、サファイア基板1の温度を350℃〜470℃に保ちながら、MBE法等の公知の方法で、上記S5で作製した第1GaN層5の上面にインジウム分子ビーム及びプラズマで活性化された窒素ビームを供給することにより、第1GaN層5の上面にSKモードでInN量子ドット6含有層を作製する工程とすることができる。ここで、窒素ビームはプラズマ励起マイクロ波強度300Wのプラズマで活性化することができ、窒素ガス供給量は大気圧1.013hPaで0.7cm/minとすることができる。また、インジウム分子ビームは窒素ビームの照射後に照射することができる。インジウム分子ビームの強さは、ビームを真空計に曝して得られる値で、1.33×10−5Paとすることができ、インジウム分子ビーム源であるKセルの温度は755℃とすることができ、インジウム分子ビームの照射時間は70秒間とすることができる。InN量子ドットの品質を良好に保つには、サファイア基板1の温度が高い方が好ましく、熱分解温度より150℃以上低い温度では良い結晶を得るのは難しい。InNの熱分解温度は500℃程度であるので、S6ではサファイア基板1の下限温度を350℃程度とする。一方、再現性良くドットを得る観点からはサファイア基板1の温度を低くすることが好ましく、470℃が上限温度であることが実験で確認できている。 In the second step S6, the surface of the sapphire substrate 1 is activated by an indium molecular beam and plasma on the upper surface of the first GaN layer 5 prepared in S5 by a known method such as MBE while keeping the temperature of the sapphire substrate 1 at 350 ° C. to 470 ° C. By supplying the nitrogen beam thus formed, it is possible to prepare a layer containing InN quantum dots 6 in the SK mode on the upper surface of the first GaN layer 5. Here, the nitrogen beam can be activated by plasma with a plasma-excited microwave intensity of 300 W, and the supply amount of nitrogen gas can be 0.7 cm 3 / min at an atmospheric pressure of 1.013 hPa. The indium molecular beam can be irradiated after the nitrogen beam irradiation. The intensity of the indium molecular beam is a value obtained by exposing the beam to a vacuum gauge, which can be 1.33 × 10 −5 Pa, and the temperature of the K cell as the indium molecular beam source is 755 ° C. The irradiation time of the indium molecular beam can be 70 seconds. In order to keep the quality of InN quantum dots good, it is preferable that the temperature of the sapphire substrate 1 is high, and it is difficult to obtain a good crystal at a temperature lower by 150 ° C. or more than the thermal decomposition temperature. Since the thermal decomposition temperature of InN is about 500 ° C., the lower limit temperature of the sapphire substrate 1 is set to about 350 ° C. in S6. On the other hand, from the viewpoint of obtaining dots with good reproducibility, it is preferable to lower the temperature of the sapphire substrate 1, and it has been confirmed through experiments that 470 ° C. is the upper limit temperature.

第3工程S7は、サファイア基板1の温度を360℃〜470℃に保ちながら、MBE法等の公知の方法で、980℃のKセルで発生させた強さが8.00×10−5Paのガリウム分子ビームと、290℃のKセルで発生させた強さが4.00×10−5Paのマグネシウム分子ビームと、プラズマで活性化された窒素ビーム及び水素ビームとを、上記S6で作製したInN量子ドット6含有層の上面に220秒間に亘って照射することにより、InN量子ドット6含有層の上面に厚さ20nmの第2GaN層7を作製する工程とすることができる。S7によって作製される第2GaN層7の厚さは、上記S6によって作製した量子ドット6、6、…の形状を保護しつつ正孔が移動可能な厚さとする観点から、10nm〜50nmとする。前述のように、ドットは動きまわることで形が変化してしまうため、速やかにS7に移行する必要がある。そのため、S7におけるサファイア基板1の温度はS6と同じにすることが好ましい。 In the third step S7, the strength generated in the K cell at 980 ° C. is 8.00 × 10 −5 Pa by a known method such as MBE method while keeping the temperature of the sapphire substrate 1 at 360 ° C. to 470 ° C. In Step S6, a gallium molecular beam, a magnesium molecular beam having a strength of 4.00 × 10 −5 Pa generated in a K cell at 290 ° C., and a nitrogen beam and a hydrogen beam activated by plasma are produced in S6. By irradiating the upper surface of the InN quantum dot 6-containing layer for 220 seconds, the second GaN layer 7 having a thickness of 20 nm can be formed on the upper surface of the InN quantum dot 6-containing layer. The thickness of the 2nd GaN layer 7 produced by S7 shall be 10 nm-50 nm from a viewpoint made into the thickness which can move a hole, protecting the shape of quantum dot 6,6, ... produced by said S6. As described above, since the dot changes its shape as it moves around, it is necessary to move to S7 promptly. Therefore, it is preferable that the temperature of the sapphire substrate 1 in S7 is the same as that in S6.

第6GaN層作製工程S8は、マグネシウムの混入が行われやすくするため、サファイア基板1の温度を680℃付近に保ちながら、MBE法等の公知の方法で、ガリウム分子ビームとプラズマで活性化された窒素ビーム及び水素ビームとを、上記S7で作製した第2GaN層7の上面に照射しながら、マグネシウムを濃く(キャリア濃度にして1017〜1019cm−3)ドープして、強くpドープされたGaNをエピタキシャル成長させることにより、第2GaN層7の上面に第6GaN層8を作製する工程とすることができる。S8によって作製される第6GaN層8の厚さは、安定して電極と接合するための厚さを確保する等の観点から、10nm〜100nmとする。なお、ここでは第6GaN層8に水素が混入される形態を例示したが、水素が混入されていなくても良い。ただし、ドナーとなってp型化を阻害する欠陥のダングリングを終端させる等の観点から、第6GaN層8にも水素を含有させることが好ましい。 The sixth GaN layer manufacturing step S8 was activated by a gallium molecular beam and plasma by a known method such as the MBE method while keeping the temperature of the sapphire substrate 1 at around 680 ° C. in order to facilitate mixing of magnesium. While irradiating the upper surface of the second GaN layer 7 produced in S7 with a nitrogen beam and a hydrogen beam, magnesium was heavily doped (carrier concentration was 10 17 to 10 19 cm −3 ) and strongly p-doped. By epitaxially growing GaN, the sixth GaN layer 8 can be formed on the upper surface of the second GaN layer 7. The thickness of the sixth GaN layer 8 produced by S8 is set to 10 nm to 100 nm from the viewpoint of securing a thickness for stably bonding to the electrode. In addition, although the form in which hydrogen was mixed in the 6th GaN layer 8 was illustrated here, hydrogen does not need to be mixed. However, from the viewpoint of terminating dangling of defects that become donors and inhibit p-type formation, it is preferable that the sixth GaN layer 8 also contain hydrogen.

正極作製工程S9は、上記S8で作製した第6GaN層8の上面に、蒸着等の公知の方法で、金属等、太陽電池の正極材料として使用可能な公知の導電性材料からなる正極9を作製する工程とすることができる。S9によって作製される正極9は、例えば、ニッケルを10mm、金を20mm蒸着したものとすることができる。   In the positive electrode manufacturing step S9, a positive electrode 9 made of a known conductive material that can be used as a positive electrode material of a solar cell such as metal is formed on the upper surface of the sixth GaN layer 8 manufactured in S8 by a known method such as vapor deposition. It can be set as the process to do. The positive electrode 9 produced by S9 can be formed by depositing, for example, 10 mm of nickel and 20 mm of gold.

穴形成工程S10は、上記S1〜S9によって第5GaN層2〜正極9が順に上面に作製されたサファイア基板1の温度を下げてMBE装置から取り出した後、異方的エッチング等によって、第4GaN層3にまで達する穴11を形成する工程とすることができる。   In the hole forming step S10, the fifth GaN layer 2 to the positive electrode 9 are sequentially removed from the MBE apparatus by lowering the temperature of the fifth GaN layer 2 to the positive electrode 9 by the above S1 to S9 and then taken out from the MBE device. The step of forming the hole 11 reaching 3 can be performed.

負極作製工程S11は、上記S10によって作製した穴11の第4GaN層3と接触するように、蒸着法等の公知の方法で、太陽電池の負極材料として使用可能な公知の金属からなる負極12を作製する工程とすることができる。S11によって作製される負極12は、例えば、一般によく知られているチタン/アルミニウム/ニッケル/金を数mmずつ積層したものとすることができる。   In the negative electrode preparation step S11, a negative electrode 12 made of a known metal that can be used as a negative electrode material for a solar cell is formed by a known method such as vapor deposition so as to come into contact with the fourth GaN layer 3 of the hole 11 produced in S10. It can be a manufacturing process. The negative electrode 12 produced by S11 can be formed by laminating titanium / aluminum / nickel / gold, which are generally well-known, by several millimeters.

電極作製工程S12は、上記S9によって作製した正極9の上面に、蒸着等の公知の方法で、金属等、太陽電池の電極として使用可能な公知の導電性材料からなる電極13を作製する工程とすることができる。S12によって作製される電極13は、例えば、厚さ50mmの金とすることができる。   The electrode production step S12 is a step of producing an electrode 13 made of a known conductive material that can be used as an electrode of a solar cell, such as metal, on the upper surface of the positive electrode 9 produced in S9 by a known method such as vapor deposition. can do. The electrode 13 produced by S12 can be gold with a thickness of 50 mm, for example.

図3は、太陽電池10の動作形態を説明するバンド図である。図3において、「●」は電子、「○」は正孔を表しており、矢印はキャリアの移動方向を示している。図3に示すように、太陽電池10は、p型半導体層(p半導体層及びp半導体層が含まれる)である第1GaN層5、第2GaN層7、及び、第6GaN層8、並びに、n型半導体層(n半導体層及びn半導体層が含まれる)である第4GaN層3及び第3GaN層4によって、内部電界が発生している。 FIG. 3 is a band diagram for explaining the operation mode of the solar cell 10. In FIG. 3, “●” represents an electron, “◯” represents a hole, and an arrow represents the direction of carrier movement. As shown in FIG. 3, the solar cell 10 includes a first GaN layer 5, a second GaN layer 7, a sixth GaN layer 8, which are p-type semiconductor layers (including a p semiconductor layer and a p + semiconductor layer), and An internal electric field is generated by the fourth GaN layer 3 and the third GaN layer 4 which are n-type semiconductor layers (including an n semiconductor layer and an n + semiconductor layer).

InN量子ドット6含有層で発生したキャリア、並びに、第1GaN層5及び第2GaN層7からInN量子ドット6含有層へと落ち込んだキャリアは、フォノンボトルネック効果によって高いエネルギーレベルに保たれる。そして、InN量子ドット6含有層に存在する電子(光励起電子も含む)は、厚さが20nm以下である薄い第1GaN層5をトンネル効果によって移動することにより、第3GaN層4の欠陥準位に捉えられる。なお、低温でエピタキシャル成長させることにより作成した第1GaN層5は多くの格子欠陥を含んでおり、多数の格子欠陥が絡み合ったり歪みが大きかったりすることによって、欠陥準位のエネルギーレベルが乱れていることが予想され、電子を移動させることには不向きであるとも考えられる。しかしながら、第1GaN層5に水素を含有させることによって格子欠陥を不活性化させているため、電子が欠陥にトラップされることなく電子を移動させることが可能になる。   Carriers generated in the InN quantum dot 6-containing layer and carriers dropped from the first GaN layer 5 and the second GaN layer 7 to the InN quantum dot 6-containing layer are maintained at a high energy level by the phonon bottleneck effect. Electrons (including photoexcited electrons) present in the InN quantum dot 6 containing layer move to the defect level of the third GaN layer 4 by moving the thin first GaN layer 5 having a thickness of 20 nm or less by the tunnel effect. Be captured. The first GaN layer 5 produced by epitaxial growth at a low temperature contains many lattice defects, and the energy level of the defect level is disturbed because many lattice defects are entangled or large in strain. It is expected that this is unsuitable for moving electrons. However, since the lattice defects are inactivated by adding hydrogen to the first GaN layer 5, the electrons can be moved without being trapped by the defects.

このようにして第3GaN層4の欠陥準位に捉えられた電子は、pn接合により生じた内部電界によって、第4GaN層3へ向かって移動する。第3GaN層4と第4GaN層3との境界では、図3に示すように、nドープ濃度が急激に変化していることによってバンドが折れ曲がっている。そのため、第3GaN層4の欠陥準位の電子は、トンネル効果によって第4GaN層3の伝導帯へと移動し、次いで負極12へと移動する。ここで、第4GaN層3の欠陥準位は、既に強くnドープされていることによって電子で埋め尽くされており、光励起キャリアである電子がここに落ち込むことはないと考えられる。   The electrons captured in the defect level of the third GaN layer 4 in this way move toward the fourth GaN layer 3 by an internal electric field generated by the pn junction. At the boundary between the third GaN layer 4 and the fourth GaN layer 3, as shown in FIG. 3, the band is bent due to the abrupt change in the n-doping concentration. Therefore, the electrons at the defect level of the third GaN layer 4 move to the conduction band of the fourth GaN layer 3 by the tunnel effect, and then move to the negative electrode 12. Here, since the defect level of the fourth GaN layer 3 is already strongly n-doped, it is filled with electrons, and it is considered that the electrons that are photoexcited carriers do not fall here.

一方、InN量子ドット6含有層に存在する正孔(光励起正孔も含む)は、第2GaN層7と第6GaN層8とのpドープレベルの違いにより発生する電界等によって、InN量子ドット6含有層から脱出し、第2GaN層7及び第6GaN層8を経て、正極9へと移動する。   On the other hand, holes (including photoexcited holes) existing in the InN quantum dot 6 containing layer are contained in the InN quantum dot 6 due to the electric field generated by the difference in the p-doping level between the second GaN layer 7 and the sixth GaN layer 8. It escapes from the layer and moves to the positive electrode 9 through the second GaN layer 7 and the sixth GaN layer 8.

本発明に関する上記説明では、Inが含有されていない第4GaN層3を例示したが、本発明は当該形態に限定されるものではない。本発明では、第4GaN層を、強くnドープされたInGa1−xNによって構成することが好ましく、xを0.5前後の値とすれば、第4GaN層3の伝導帯下端のエネルギーレベルを、第3GaN層4の欠陥準位に近づけることが可能になるため、より好ましい。第4GaN層3の伝導帯下端のエネルギーレベルを、第3GaN層4の欠陥準位に近づけることにより、第4GaN層3のバンドを折り曲げなくても第3GaN層4から第4GaN層3へと電子を移動させることが可能になる。かかる形態とすることにより、第3GaN層4及び第4GaN層3のnドープ濃度の精度に対する制約を低減することが可能になるため、太陽電池の製造が容易になる。 In the above description related to the present invention, the fourth GaN layer 3 containing no In is exemplified, but the present invention is not limited to this form. In the present invention, it is preferable that the fourth GaN layer is composed of strongly n-doped In x Ga 1-x N. If x is a value around 0.5, the energy at the lower end of the conduction band of the fourth GaN layer 3 is determined. Since the level can be brought close to the defect level of the third GaN layer 4, it is more preferable. By bringing the energy level at the lower end of the conduction band of the fourth GaN layer 3 close to the defect level of the third GaN layer 4, electrons are transferred from the third GaN layer 4 to the fourth GaN layer 3 without bending the band of the fourth GaN layer 3. It can be moved. By adopting such a configuration, it becomes possible to reduce the restriction on the accuracy of the n-doping concentration of the third GaN layer 4 and the fourth GaN layer 3, so that the solar cell can be easily manufactured.

また、本発明に関する上記説明では、InN量子ドット6含有層が1層のみ含有されている形態を例示したが、本発明は当該形態に限定されるものではなく、2層以上のInN量子ドット6含有層がGaN層を挟んで積層された形態とすることも可能である。   Moreover, in the said description regarding this invention, although the form in which only one InN quantum dot 6 content layer was contained was illustrated, this invention is not limited to the said form, InN quantum dot 6 of two or more layers It is also possible to adopt a form in which the inclusion layer is laminated with the GaN layer interposed therebetween.

以上、本発明を量子ドット太陽電池に適用した場合について説明したが、本発明は当該形態に限定されるものではなく、光検出素子等に代表される他の形態の光電変換素子にも適用することも可能である。   As mentioned above, although the case where this invention was applied to the quantum dot solar cell was demonstrated, this invention is not limited to the said form, It applies also to the photoelectric conversion element of other forms represented by the photodetection element etc. It is also possible.

本発明の光電変換素子は、電気自動車の動力源や太陽光発電システム等に利用することができる。   The photoelectric conversion element of this invention can be utilized for the power source of an electric vehicle, a solar power generation system, etc.

1…基板
2…第5GaN層
3…第4GaN層
4…第3GaN層
5…第1GaN層
6…InN量子ドット
7…第2GaN層
8…第6GaN層
9…正極
10…光電変換素子
11…穴
12…負極
13…電極
DESCRIPTION OF SYMBOLS 1 ... Substrate 2 ... 5th GaN layer 3 ... 4th GaN layer 4 ... 3rd GaN layer 5 ... 1st GaN layer 6 ... InN quantum dot 7 ... 2nd GaN layer 8 ... 6th GaN layer 9 ... Positive electrode 10 ... Photoelectric conversion element 11 ... Hole 12 ... Negative electrode 13 ... Electrode

Claims (18)

低温で成長させることにより作製した第1窒化ガリウム層と、該第1窒化ガリウム層の表面に形成された窒化インジウム量子ドットと、を有することを特徴とする、光電変換素子。 A photoelectric conversion element comprising: a first gallium nitride layer manufactured by growing at a low temperature; and an indium nitride quantum dot formed on a surface of the first gallium nitride layer. 前記第1窒化ガリウム層がp型半導体層であることを特徴とする、請求項1に記載の光電変換素子。 The photoelectric conversion element according to claim 1, wherein the first gallium nitride layer is a p-type semiconductor layer. 前記窒化インジウム量子ドットの表面に第2窒化ガリウム層が配設されていることを特徴とする、請求項1又は2に記載の光電変換素子。 The photoelectric conversion element according to claim 1, wherein a second gallium nitride layer is disposed on a surface of the indium nitride quantum dots. 前記第1窒化ガリウム層及び前記第2窒化ガリウム層に水素が含有されていることを特徴とする、請求項3に記載の光電変換素子。 The photoelectric conversion element according to claim 3, wherein hydrogen is contained in the first gallium nitride layer and the second gallium nitride layer. 前記第2窒化ガリウム層のドープ濃度が、前記第1窒化ガリウム層のドープ濃度よりも高いことを特徴とする、請求項3又は4に記載の光電変換素子。 5. The photoelectric conversion element according to claim 3, wherein a doping concentration of the second gallium nitride layer is higher than a doping concentration of the first gallium nitride layer. 前記第2窒化ガリウム層がp型半導体層であることを特徴とする、請求項3〜5のいずれか1項に記載の光電変換素子。 The photoelectric conversion element according to claim 3, wherein the second gallium nitride layer is a p-type semiconductor layer. 前記第1窒化ガリウム層が、第3窒化ガリウム層の表面に配設されていることを特徴とする、請求項1〜6のいずれか1項に記載の光電変換素子。 The photoelectric conversion element according to claim 1, wherein the first gallium nitride layer is disposed on a surface of the third gallium nitride layer. 前記第3窒化ガリウム層に水素が含有されていないことを特徴とする、請求項7に記載の光電変換素子。 The photoelectric conversion element according to claim 7, wherein hydrogen is not contained in the third gallium nitride layer. 前記第3窒化ガリウム層がn型半導体層であることを特徴とする、請求項7又は8に記載の光電変換素子。 The photoelectric conversion element according to claim 7, wherein the third gallium nitride layer is an n-type semiconductor layer. 低温で成長させた窒化ガリウム層を形成する第1工程と、該第1工程によって形成された前記窒化ガリウム層の表面に窒化インジウム量子ドットを形成する第2工程と、を有することを特徴とする、光電変換素子の製造方法。 A first step of forming a gallium nitride layer grown at a low temperature; and a second step of forming indium nitride quantum dots on the surface of the gallium nitride layer formed by the first step. The manufacturing method of a photoelectric conversion element. 前記第1工程で形成された前記窒化ガリウム層がp型半導体層であることを特徴とする、請求項10に記載の光電変換素子の製造方法。 The method for manufacturing a photoelectric conversion element according to claim 10, wherein the gallium nitride layer formed in the first step is a p-type semiconductor layer. さらに、前記第2工程で形成された前記窒化インジウム量子ドットの表面に、低温で成長させた窒化ガリウム層を形成する第3工程、を有することを特徴とする、請求項10又は11に記載の光電変換素子の製造方法。 12. The method according to claim 10, further comprising a third step of forming a gallium nitride layer grown at a low temperature on the surface of the indium nitride quantum dots formed in the second step. A method for producing a photoelectric conversion element. 前記第1工程及び前記第3工程が、水素を添加しながら前記窒化ガリウム層を形成する工程であることを特徴とする、請求項12に記載の光電変換素子の製造方法。 13. The method for manufacturing a photoelectric conversion element according to claim 12, wherein the first step and the third step are steps of forming the gallium nitride layer while adding hydrogen. 前記第3工程で形成された前記窒化ガリウム層のドープ濃度が、前記第1工程で形成された前記窒化ガリウム層のドープ濃度よりも高いことを特徴とする、請求項12又は13に記載の光電変換素子の製造方法。 14. The photoelectric device according to claim 12, wherein a doping concentration of the gallium nitride layer formed in the third step is higher than a doping concentration of the gallium nitride layer formed in the first step. A method for manufacturing a conversion element. 前記第3工程で形成された前記窒化ガリウム層がp型半導体層であることを特徴とする、請求項12〜14のいずれか1項に記載の光電変換素子の製造方法。 The method for manufacturing a photoelectric conversion element according to any one of claims 12 to 14, wherein the gallium nitride layer formed in the third step is a p-type semiconductor layer. さらに、前記第1工程で形成されるべき窒化ガリウム層が表面に配設される窒化ガリウム層を形成する第4工程を有することを特徴とする、請求項10〜15のいずれか1項に記載の光電変換素子の製造方法。 Furthermore, it has a 4th process of forming the gallium nitride layer by which the gallium nitride layer which should be formed at the said 1st process is arrange | positioned on the surface, The any one of Claims 10-15 characterized by the above-mentioned. Manufacturing method of the photoelectric conversion element. 前記第4工程が、水素を添加せずに前記窒化ガリウム層を形成する工程であることを特徴とする、請求項16に記載の光電変換素子の製造方法。 The method of manufacturing a photoelectric conversion element according to claim 16, wherein the fourth step is a step of forming the gallium nitride layer without adding hydrogen. 前記第4工程で形成された窒化ガリウム層がn型半導体層であることを特徴とする、請求項16又は17に記載の光電変換素子の製造方法。 18. The method for manufacturing a photoelectric conversion element according to claim 16, wherein the gallium nitride layer formed in the fourth step is an n-type semiconductor layer.
JP2010104887A 2010-04-30 2010-04-30 Photoelectric conversion element and manufacturing method thereof Expired - Fee Related JP5642418B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2010104887A JP5642418B2 (en) 2010-04-30 2010-04-30 Photoelectric conversion element and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010104887A JP5642418B2 (en) 2010-04-30 2010-04-30 Photoelectric conversion element and manufacturing method thereof

Publications (2)

Publication Number Publication Date
JP2011233810A true JP2011233810A (en) 2011-11-17
JP5642418B2 JP5642418B2 (en) 2014-12-17

Family

ID=45322810

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010104887A Expired - Fee Related JP5642418B2 (en) 2010-04-30 2010-04-30 Photoelectric conversion element and manufacturing method thereof

Country Status (1)

Country Link
JP (1) JP5642418B2 (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109841501A (en) * 2019-03-12 2019-06-04 深圳第三代半导体研究院 A kind of high quality semi-polarity two-dimensional ultrathin indium nitrogen/gallium nitrogen laminated construction and preparation method thereof
WO2021033459A1 (en) * 2019-08-22 2021-02-25 豊田合成株式会社 Light-emitting element and production method for same

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10215029A (en) * 1997-01-29 1998-08-11 Nichia Chem Ind Ltd Nitride semiconductor element
JP2007266401A (en) * 2006-03-29 2007-10-11 Toyoda Gosei Co Ltd Nitride semiconductor light-emitting device and manufacturing method therefor
US20080011349A1 (en) * 2006-05-03 2008-01-17 Rochester Institute Of Technology Nanostructured quantum dots or dashes in photovoltaic devices and methods thereof
JP2009260341A (en) * 2008-04-14 2009-11-05 Sharp Corp Method of growing active region in semiconductor device using molecular beam epitaxy
WO2010089892A1 (en) * 2009-02-09 2010-08-12 トヨタ自動車株式会社 Solar cell

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10215029A (en) * 1997-01-29 1998-08-11 Nichia Chem Ind Ltd Nitride semiconductor element
JP2007266401A (en) * 2006-03-29 2007-10-11 Toyoda Gosei Co Ltd Nitride semiconductor light-emitting device and manufacturing method therefor
US20080011349A1 (en) * 2006-05-03 2008-01-17 Rochester Institute Of Technology Nanostructured quantum dots or dashes in photovoltaic devices and methods thereof
JP2009260341A (en) * 2008-04-14 2009-11-05 Sharp Corp Method of growing active region in semiconductor device using molecular beam epitaxy
WO2010089892A1 (en) * 2009-02-09 2010-08-12 トヨタ自動車株式会社 Solar cell

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
JPN7014000432; Y. F. Ng et al.: 'Growth mode and strain evolution during InN growth on GaN(0001) by molecular-beam epitaxy' APPLIED PHYSICS LETTERS Vol.81,No.21, 20021118, pp.3960-3962 *
JPN7014000433; Wen-Hao Chang et al.: 'Effects of growth temperature on InN/GaN nanodots grown by metal organic chemical vapor deposition' JOURNAL OF APPLIED PHYSICS Vol.103, 20080523, pp.104306-1-7 *

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109841501A (en) * 2019-03-12 2019-06-04 深圳第三代半导体研究院 A kind of high quality semi-polarity two-dimensional ultrathin indium nitrogen/gallium nitrogen laminated construction and preparation method thereof
WO2021033459A1 (en) * 2019-08-22 2021-02-25 豊田合成株式会社 Light-emitting element and production method for same
JP2021034521A (en) * 2019-08-22 2021-03-01 豊田合成株式会社 Light-emitting device and manufacturing method thereof
JP7200068B2 (en) 2019-08-22 2023-01-06 豊田合成株式会社 Light emitting device and manufacturing method thereof

Also Published As

Publication number Publication date
JP5642418B2 (en) 2014-12-17

Similar Documents

Publication Publication Date Title
US9478699B2 (en) Nanoscale emitters with polarization grading
US20120141799A1 (en) Film on Graphene on a Substrate and Method and Devices Therefor
US20130270514A1 (en) Low resistance bidirectional junctions in wide bandgap semiconductor materials
Clinton et al. Ultra-wide-bandgap AlGaN homojunction tunnel diodes with negative differential resistance
CN107910750B (en) Preparation method of semiconductor laser material
JP2009065142A (en) Quantum dot type infrared ray detector
Xie et al. Improved optical properties of InAs quantum dots for intermediate band solar cells by suppression of misfit strain relaxation
JP2010225870A (en) Semiconductor element
JP2016058693A (en) Semiconductor device, semiconductor wafer, and method of manufacturing semiconductor device
US20110290311A1 (en) Solar cell
EP2768029B1 (en) Multi-quantum well solar cell and method of manufacturing multi-quantum well solar cell
JP5642418B2 (en) Photoelectric conversion element and manufacturing method thereof
Sadaf et al. Structural and electrical characterization of monolithic core–double shell n-GaN/Al/p-AlGaN nanowire heterostructures grown by molecular beam epitaxy
KR20120012719A (en) Solar cells with III-V compound semiconductor quantum dots as absorption layer and method of preparing the same
US7902569B2 (en) Si/SiGe interband tunneling diodes with tensile strain
Park et al. Synthesis of hybrid nanowires comprising uniaxial and coaxial InGaN/GaN MQWs with a nano-cap
JP2016092121A (en) Semiconductor device manufacturing method
Nohavica et al. Thermal conversion and epitaxial overgrowth of nanopores etched in InP and GaAs
Conibeer Si and other group IV quantum dot based materials for tandem solar cells
Mansoori Reducing threading dislocation in GaSb epilayer grown on GaAs substrate for photovoltaic and thermophotovoltaic application
JP6004429B2 (en) Method for producing single-crystal SiGe layer and solar cell using the same
Arif et al. Investigation of new approaches for InGaN growth with high indium content for CPV application
Loeber et al. Efficient Ga (As) Sb quantum dot emission in AlGaAs by GaAs intermediate layer
Wang et al. Bismuth-Related Nanostructures
CN114204419B (en) Epitaxial structure of high-performance high-quality InGaAs/InGaAsP multi-quantum well, and growth method and application thereof

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20130312

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130930

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140212

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140409

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140708

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140828

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140930

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20141029

LAPS Cancellation because of no payment of annual fees