JP2011222648A - Method of determining heat treatment temperature of soi wafer and temperature management method of reactor in lamp-heated vapor phase epitaxy system - Google Patents
Method of determining heat treatment temperature of soi wafer and temperature management method of reactor in lamp-heated vapor phase epitaxy system Download PDFInfo
- Publication number
- JP2011222648A JP2011222648A JP2010088472A JP2010088472A JP2011222648A JP 2011222648 A JP2011222648 A JP 2011222648A JP 2010088472 A JP2010088472 A JP 2010088472A JP 2010088472 A JP2010088472 A JP 2010088472A JP 2011222648 A JP2011222648 A JP 2011222648A
- Authority
- JP
- Japan
- Prior art keywords
- soi wafer
- heat treatment
- diffusion
- temperature
- treatment temperature
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000010438 heat treatment Methods 0.000 title claims abstract description 129
- 238000000034 method Methods 0.000 title claims abstract description 57
- 238000007726 management method Methods 0.000 title abstract description 6
- 238000000927 vapour-phase epitaxy Methods 0.000 title abstract 2
- 238000009792 diffusion process Methods 0.000 claims abstract description 81
- 239000012535 impurity Substances 0.000 claims abstract description 29
- 238000011088 calibration curve Methods 0.000 claims abstract description 24
- 238000005468 ion implantation Methods 0.000 claims abstract description 22
- 235000012431 wafers Nutrition 0.000 claims description 135
- 238000001947 vapour-phase growth Methods 0.000 claims description 14
- 238000002347 injection Methods 0.000 abstract description 2
- 239000007924 injection Substances 0.000 abstract description 2
- 239000000243 solution Substances 0.000 abstract 1
- 239000010410 layer Substances 0.000 description 41
- 238000002513 implantation Methods 0.000 description 13
- 238000009529 body temperature measurement Methods 0.000 description 10
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 9
- 238000005259 measurement Methods 0.000 description 3
- 230000003287 optical effect Effects 0.000 description 3
- 230000000052 comparative effect Effects 0.000 description 2
- 239000007789 gas Substances 0.000 description 2
- 239000000523 sample Substances 0.000 description 2
- 230000001133 acceleration Effects 0.000 description 1
- 239000012159 carrier gas Substances 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 239000007943 implant Substances 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 239000012071 phase Substances 0.000 description 1
- 238000007789 sealing Methods 0.000 description 1
- 239000002344 surface layer Substances 0.000 description 1
Images
Abstract
Description
本発明は、ランプ加熱型の気相成長装置における反応炉内でのＳＯＩウェーハの真の熱処理温度を求める方法及びそれを用いた反応炉の温度管理方法に関する。 The present invention relates to a method for determining a true heat treatment temperature of an SOI wafer in a reaction furnace in a lamp heating type vapor phase growth apparatus, and a temperature management method for a reaction furnace using the method.
気相成長装置によって、熱処理を施しながらウェーハ表面にエピタキシャル成長させる工程においては、膜の成長速度の制御、不純物ドーピングの制御、スリップの制御などの点から、反応炉内の温度（特には、ウェーハの表面温度及び温度均一性）の制御が非常に重要である。
特に、ＳＯＩウェーハ表面にエピタキシャル成長させる場合、膜厚及び抵抗の均一性が高いレベルで要求され、熱処理中のＳＯＩウェーハの表面温度と温度均一性の制御が重要になってきている。
In the process of epitaxial growth on the wafer surface while performing heat treatment using a vapor phase growth apparatus, the temperature in the reactor (especially, the wafer temperature), in terms of film growth rate control, impurity doping control, slip control, etc. Control of surface temperature and temperature uniformity is very important.
In particular, when epitaxial growth is performed on the surface of an SOI wafer, the uniformity of film thickness and resistance is required at a high level, and control of the surface temperature and temperature uniformity of the SOI wafer during heat treatment has become important.
このような、熱処理されるウェーハ表面温度の温度制御を高精度に行うためには、熱処理中の反応炉内の温度（ウェーハの表面温度）の正確な測定が不可欠である。従来の温度測定法としては、例えば、熱電対を用いる方法、光高温計を用いる方法、イオン注入した単結晶Ｓｉウェーハによる温度計測法などが知られている（例えば、特許文献１−４参照）。 In order to perform such temperature control of the wafer surface temperature to be heat-treated with high accuracy, accurate measurement of the temperature in the reactor (wafer surface temperature) during the heat treatment is indispensable. As a conventional temperature measurement method, for example, a method using a thermocouple, a method using an optical pyrometer, a temperature measurement method using an ion-implanted single crystal Si wafer, and the like are known (for example, see Patent Documents 1-4). .
熱電対を用いる温度測定法は、反応炉内に収納されたサセプタに熱電対を埋め込み、加熱系に加えられるパワーとの相関を取って温度を決める方法であり、測定レンジが広く、測定精度が高い（±１％以内）ため、広く一般的に用いられている。また、光高温計を用いる温度測定法は、赤外線の強度（輝度）と温度との相関を利用した方法であって、８００℃以上の高温域で使用される。また、イオン注入を用いた温度計測法は、イオン注入により表面に不純物層が形成された拡散ウェーハの熱処理温度とシート抵抗との相関を利用した方法であり、これは９００℃以上の高温域で使用され、ウェーハ自身の温度を測定する方法として用いられている。 The temperature measurement method using a thermocouple is a method in which a thermocouple is embedded in a susceptor housed in a reactor and the temperature is determined by correlation with the power applied to the heating system. The measurement range is wide and the measurement accuracy is high. Since it is high (within ± 1%), it is widely used. The temperature measurement method using an optical pyrometer is a method using the correlation between infrared intensity (luminance) and temperature, and is used in a high temperature range of 800 ° C. or higher. The temperature measurement method using ion implantation is a method using the correlation between the heat treatment temperature and the sheet resistance of a diffusion wafer in which an impurity layer is formed on the surface by ion implantation, and this is in a high temperature range of 900 ° C. or higher. It is used as a method of measuring the temperature of the wafer itself.
しかし、ランプ加熱型の気相成長装置の場合、熱電対を用いる温度測定方法では、ウェーハ表面を測定するにはサセプタの回転を停止した状態で行わなければならず、実際の反応条件下における真の温度を測定することが不可能であるという欠点がある。また、光高温計を用いる温度測定方法では、ＳＯＩウェーハは活性層と酸化膜層の膜構造によりウェーハ表面からのランプ光を反射してしまうため、正確な温度測定が出来ないという問題がある。また、イオン注入した単結晶Ｓｉウェーハによる温度測定方法では、ＳＯＩウェーハは上記したランプ光の反射等により熱処理中の表面温度が単結晶Ｓｉウェーハとは異なり、また、スリップフリーウィンドウが単結晶Ｓｉウェーハと大きく異なるため、単結晶Ｓｉウェーハで得られた温度均一な条件でＳＯＩウェーハを熱処理しても、スリップや、膜厚及び抵抗均一性の異常が生じる場合がある。 However, in the case of a lamp heating type vapor phase growth apparatus, the temperature measurement method using a thermocouple requires that the rotation of the susceptor be stopped in order to measure the wafer surface. However, it is impossible to measure the temperature. In addition, in the temperature measurement method using an optical pyrometer, the SOI wafer reflects lamp light from the wafer surface due to the film structure of the active layer and the oxide film layer, so that there is a problem that accurate temperature measurement cannot be performed. Also, in the temperature measurement method using ion-implanted single crystal Si wafers, the surface temperature during heat treatment of SOI wafers is different from that of single crystal Si wafers due to the reflection of lamp light and the like, and the slip-free window is a single crystal Si wafer. Therefore, even if the SOI wafer is heat-treated under a uniform temperature condition obtained with a single crystal Si wafer, slip, film thickness and resistance uniformity may occur.
本発明は、上記問題点に鑑みてなされたものであって、ランプ加熱型の気相成長装置における反応炉内の実際の反応条件下におけるＳＯＩウェーハの真の表面温度及び温度均一性を正確に求めることができるＳＯＩウェーハの熱処理温度を求める方法及びそれを用いた反応炉の温度管理方法を提供することを目的とする。 The present invention has been made in view of the above problems, and accurately determines the true surface temperature and temperature uniformity of an SOI wafer under actual reaction conditions in a reaction furnace in a lamp heating type vapor phase growth apparatus. It is an object of the present invention to provide a method for obtaining a heat treatment temperature of an SOI wafer that can be obtained and a temperature management method for a reactor using the same.
上記目的を達成するために、本発明は、ＳＯＩウェーハに施された熱処理温度を求める方法であって、少なくとも、イオン注入により不純物注入層が形成された拡散用ＳＯＩウェーハを、ランプ加熱型の気相成長装置における反応炉内で熱処理する工程と、該熱処理された拡散用ＳＯＩウェーハのシート抵抗を測定する工程とを有し、該測定された拡散用ＳＯＩウェーハのシート抵抗を用いて、予め求めた熱処理後の拡散用ＳＯＩウェーハのシート抵抗と熱処理温度とのキャリブレーションカーブから、前記拡散用ＳＯＩウェーハに施された熱処理温度を求めることを特徴とするＳＯＩウェーハの熱処理温度を求める方法を提供する。 In order to achieve the above object, the present invention is a method for obtaining a heat treatment temperature applied to an SOI wafer, and at least a diffusion SOI wafer in which an impurity implantation layer is formed by ion implantation is used in a lamp heating type gas. It has the process of heat-treating in the reaction furnace in a phase growth apparatus, and the process of measuring the sheet resistance of this heat-treated diffusion SOI wafer, It asks beforehand using the measured sheet resistance of the SOI wafer for diffusion There is provided a method for obtaining a heat treatment temperature of an SOI wafer, characterized in that a heat treatment temperature applied to the diffusion SOI wafer is obtained from a calibration curve of a sheet resistance of the diffusion SOI wafer after the heat treatment and a heat treatment temperature. .
このように、イオン注入により不純物注入層が形成された拡散用ＳＯＩウェーハを、ランプ加熱型の気相成長装置における反応炉内で熱処理する工程と、熱処理された拡散用ＳＯＩウェーハのシート抵抗を測定する工程とを有し、測定された拡散用ＳＯＩウェーハのシート抵抗を用いて、予め求めた熱処理後の拡散用ＳＯＩウェーハのシート抵抗と熱処理温度とのキャリブレーションカーブから、前記拡散用ＳＯＩウェーハに施された熱処理温度を求めることで、拡散用ＳＯＩウェーハに実際に施された熱処理温度と共にウェーハ面内の温度均一性を正確に求めることができる。このため、求めた熱処理温度を基に、ＳＯＩウェーハへのエピタキシャル成長等の熱処理における温度制御を、高精度に行うことができ、膜厚及び抵抗が均一なエピタキシャル層が形成された高品質のＳＯＩウェーハを製造することができる。 As described above, the process of heat-treating the diffusion SOI wafer having the impurity-implanted layer formed by ion implantation in the reaction furnace in the lamp heating type vapor phase growth apparatus and the sheet resistance of the heat-treated diffusion SOI wafer are measured. And using the measured sheet resistance of the diffusion SOI wafer, from the calibration curve of the sheet resistance of the diffusion SOI wafer after the heat treatment and the heat treatment temperature obtained in advance, to the diffusion SOI wafer By obtaining the heat treatment temperature applied, the temperature uniformity within the wafer surface can be obtained accurately together with the heat treatment temperature actually applied to the diffusion SOI wafer. Therefore, based on the obtained heat treatment temperature, temperature control in heat treatment such as epitaxial growth on the SOI wafer can be performed with high accuracy, and a high quality SOI wafer in which an epitaxial layer having a uniform film thickness and resistance is formed. Can be manufactured.
このとき、前記拡散用ＳＯＩウェーハのシート抵抗と熱処理温度とのキャリブレーションカーブを予め求める際に、複数の前記拡散用ＳＯＩウェーハを異なる温度で同じ時間熱処理し、該熱処理された複数の拡散用ＳＯＩウェーハのシート抵抗を測定して、該測定したシート抵抗と前記熱処理した温度との関係からキャリブレーションカーブを求めることが好ましい。
このように、複数の拡散用ＳＯＩウェーハを同じ時間、異なる温度で熱処理することで、シート抵抗と熱処理温度とのキャリブレーションカーブを、容易かつ正確に求めることができる。
At this time, when the calibration curve between the sheet resistance of the diffusion SOI wafer and the heat treatment temperature is obtained in advance, the plurality of diffusion SOI wafers are heat-treated at different temperatures for the same time, and the plurality of diffusion SOIs subjected to the heat treatment are obtained. It is preferable to measure the sheet resistance of the wafer and obtain a calibration curve from the relationship between the measured sheet resistance and the heat-treated temperature.
In this way, by performing heat treatment on a plurality of diffusion SOI wafers at different temperatures for the same time, a calibration curve between sheet resistance and heat treatment temperature can be easily and accurately obtained.
このとき、前記キャリブレーションカーブを予め求めるための熱処理を、ランプ加熱と異なる加熱方法で加熱する熱処理炉で行うことが好ましい。
このように、前記キャリブレーションカーブを予め求めるための熱処理を、ランプ加熱と異なる加熱方法で加熱する熱処理炉で行うことにより、熱電対等により熱処理中のＳＯＩウェーハの温度を精度良く測定できるため、正確なキャリブレーションカーブを求めることができる。
At this time, the heat treatment for obtaining the calibration curve in advance is preferably performed in a heat treatment furnace that is heated by a heating method different from lamp heating.
As described above, since the heat treatment for obtaining the calibration curve in advance is performed in a heat treatment furnace heated by a heating method different from lamp heating, the temperature of the SOI wafer during the heat treatment can be accurately measured by a thermocouple or the like. A simple calibration curve can be obtained.
このとき、前記拡散用ＳＯＩウェーハのイオン注入面を、ＳＯＩ層表面とすることが好ましい。
このように、拡散用ＳＯＩウェーハのイオン注入面を、ＳＯＩ層表面とすることで、実際にエピタキシャル成長等させるＳＯＩ層表面の熱処理温度をより高精度に求めることができる。
At this time, it is preferable that the ion implantation surface of the diffusion SOI wafer is the SOI layer surface.
In this way, by setting the ion implantation surface of the diffusion SOI wafer as the surface of the SOI layer, the heat treatment temperature of the surface of the SOI layer that is actually epitaxially grown can be determined with higher accuracy.
このとき、前記拡散用ＳＯＩウェーハのイオン注入面に、酸化膜が形成されたものとすることが好ましい。
このように、拡散用ＳＯＩウェーハのイオン注入面に、酸化膜が形成されたものとすれば、熱処理中にイオン注入面の不純物注入層から不純物が全て拡散用ＳＯＩウェーハの内側へ拡散するため、より熱処理温度を反映したシート抵抗となり、高精度に熱処理温度を求めることができる。
At this time, an oxide film is preferably formed on the ion implantation surface of the diffusion SOI wafer.
As described above, if an oxide film is formed on the ion implantation surface of the diffusion SOI wafer, all impurities are diffused from the impurity implantation layer on the ion implantation surface to the inside of the diffusion SOI wafer during the heat treatment. The sheet resistance more reflects the heat treatment temperature, and the heat treatment temperature can be obtained with high accuracy.
このとき、前記拡散用ＳＯＩウェーハのイオン注入面の酸化膜の厚さを、１０００Å以下とすることが好ましい。
このように、拡散用ＳＯＩウェーハのイオン注入面の酸化膜の厚さを、１０００Å以下とすることで、イオン注入して不純物注入層を均一に形成するのが容易で、より精度良く熱処理温度を求めることができる。
At this time, the thickness of the oxide film on the ion-implanted surface of the diffusion SOI wafer is preferably 1000 mm or less.
As described above, by setting the thickness of the oxide film on the ion implantation surface of the diffusion SOI wafer to 1000 mm or less, it is easy to form an impurity implantation layer uniformly by ion implantation, and the heat treatment temperature can be more accurately set. Can be sought.
また、本発明のＳＯＩウェーハの熱処理温度を求める方法により求められた拡散用ＳＯＩウェーハに施された熱処理温度に基づいて反応炉の温度校正を行うことを特徴とするランプ加熱型の気相成長装置における反応炉の温度管理方法を提供する。
このように、本発明のＳＯＩウェーハの熱処理温度を求める方法により求められた拡散用ＳＯＩウェーハに施された熱処理温度に基づいて反応炉の温度校正を行うことで、実際の反応条件下での所望の熱処理温度からのズレがほとんど無い温度校正を行うことができ、ランプ加熱型の気相成長装置における反応炉の温度管理を高精度に行うことができる。
Further, a lamp heating type vapor phase growth apparatus characterized in that the temperature of the reaction furnace is calibrated based on the heat treatment temperature applied to the diffusion SOI wafer obtained by the method for obtaining the heat treatment temperature of the SOI wafer of the present invention. A method for controlling the temperature of a reactor is provided.
As described above, the temperature of the reaction furnace is calibrated based on the heat treatment temperature applied to the diffusion SOI wafer obtained by the method for obtaining the heat treatment temperature of the SOI wafer of the present invention. Temperature calibration with little deviation from the heat treatment temperature can be performed, and the temperature control of the reactor in the lamp heating type vapor phase growth apparatus can be performed with high accuracy.
以上のように、本発明によれば、実際の反応条件下におけるランプ加熱型の気相成長装置における反応炉内でのＳＯＩウェーハに施された熱処理温度を正確に求めることができるため、求めた熱処理温度に基づいて、エピタキシャル成長等におけるＳＯＩウェーハ表面温度を高精度に制御することができる。 As described above, according to the present invention, the heat treatment temperature applied to the SOI wafer in the reaction furnace in the lamp heating type vapor phase growth apparatus under the actual reaction conditions can be accurately obtained. Based on the heat treatment temperature, the surface temperature of the SOI wafer in epitaxial growth or the like can be controlled with high accuracy.
以下、本発明について、実施態様の一例として、図を参照しながら詳細に説明するが、本発明はこれに限定されるものではない。
図１は、本発明のＳＯＩウェーハの熱処理温度を求める方法の実施態様の一例を示すフロー図である。
Hereinafter, the present invention will be described in detail as an example of an embodiment with reference to the drawings, but the present invention is not limited thereto.
FIG. 1 is a flowchart showing an example of an embodiment of a method for determining a heat treatment temperature of an SOI wafer according to the present invention.
図１（ａ）に示すように、本発明のＳＯＩウェーハの熱処理温度を求める方法では、例えば、埋め込み酸化膜１２上にＳＯＩ層１１が形成されたＳＯＩウェーハ１４を準備する。
このとき準備するＳＯＩウェーハ１４としては、特に限定されず、貼り合わせ法やＳＩＭＯＸ法等により作製されたものとすることができる。また、製品用のＳＯＩウェーハと同じ条件のものを準備すれば、同条件のウェーハで熱処理温度を求めることができるため、本発明で求めた熱処理温度を基に、製品用のＳＯＩウェーハを熱処理し、高精度の温度制御を行うことができる。
As shown in FIG. 1A, in the method for obtaining the heat treatment temperature of an SOI wafer according to the present invention, for example, an
The
次に、図１（ｂ）に示すように、例えばＰ、Ｂ、Ａｓ等の不純物をイオン注入して不純物注入層１３を形成することで、拡散用ＳＯＩウェーハ１０を作製する。
イオン注入条件としては、特に限定されず、例えば、ＳＯＩウェーハの表層に厚さ０．１μｍ程度の不純物注入層を形成することができる。イオン注入によれば、拡散濃度の精度は±１％以内であるため、精度良く熱処理温度を求めることができる。
Next, as shown in FIG. 1B, for example, impurities such as P, B, and As are ion-implanted to form the impurity-implanted
The ion implantation conditions are not particularly limited. For example, an impurity implantation layer having a thickness of about 0.1 μm can be formed on the surface layer of the SOI wafer. According to ion implantation, the accuracy of the diffusion concentration is within ± 1%, so that the heat treatment temperature can be obtained with high accuracy.
このとき、ＳＯＩウェーハ１４のイオン注入面は、ＳＯＩウェーハ１４の両面でも裏面のみでもイオン注入することができ、特に限定されないが、ＳＯＩ層１１（表面）にイオン注入することが好ましい。
エピタキシャル成長等させる表面はＳＯＩ層の表面であるため、ＳＯＩ層に不純物注入層を形成すれば、ＳＯＩ層表面に実際に施された熱処理温度を正確に求めることができ、その求めた熱処理温度を基に、より高品質のエピタキシャル層を形成できる。
At this time, the ion implantation surface of the
Since the surface to be epitaxially grown is the surface of the SOI layer, if an impurity injection layer is formed in the SOI layer, the heat treatment temperature actually applied to the surface of the SOI layer can be obtained accurately, and the obtained heat treatment temperature is based on the obtained heat treatment temperature. In addition, a higher quality epitaxial layer can be formed.
また、ＳＯＩウェーハ１４のイオン注入面に酸化膜１５を形成して、イオン注入することが好ましい。
不純物注入層を酸化膜でシールされた拡散用ＳＯＩウェーハを作製でき、後工程の熱処理によって不純物注入層中の不純物が外方拡散せず、全てウェーハ内に拡散して、シート抵抗と熱処理温度との相関関係がより正確に検出できるため、より精度高く熱処理温度を求めることができる。また、酸化膜１５は、イオン注入前に形成する方が、酸化膜形成が容易である。
In addition, it is preferable to form an
A diffusion SOI wafer in which the impurity implantation layer is sealed with an oxide film can be manufactured, and the impurities in the impurity implantation layer are not diffused outward by the heat treatment in the subsequent process, but all diffuse into the wafer, and the sheet resistance, heat treatment temperature, Thus, the heat treatment temperature can be determined with higher accuracy. The
このとき形成する酸化膜１５の厚さとしては、好ましくは１０００Å以下、より好ましくは５０Å以上５００Å以下で形成する。
このような厚さで酸化膜を形成しておけば、厚さが１０００Å以下、より好ましくは５００Å以下であれば、不純物注入層を均一に形成でき、かつ、５０Å以上であればイオン注入面を確実にシールできるため、より高精度に熱処理温度を求めることができる。
The thickness of the
If the oxide film is formed with such a thickness, the impurity-implanted layer can be formed uniformly if the thickness is 1000 mm or less, more preferably 500 mm or less, and if the thickness is 50 mm or more, the ion-implanted surface is formed. Since the sealing can be ensured, the heat treatment temperature can be determined with higher accuracy.
次に、図１（ｃ）に示すように、拡散用ＳＯＩウェーハ１０に熱処理することにより、不純物注入層１３の不純物がウェーハ内に拡散深さＸまで拡散する。
当該熱処理により、不純物注入層の不純物がウェーハ内に拡散するが、この際、反応炉内の熱処理温度等の実際の熱処理条件に依存して拡散深さが異なる。このため、実際の熱処理温度を反映した拡散深さの不純物拡散層１６を有する拡散用ＳＯＩウェーハ１０を得ることができる。
Next, as shown in FIG. 1C, the
Due to the heat treatment, impurities in the impurity implantation layer diffuse into the wafer. At this time, the diffusion depth differs depending on the actual heat treatment conditions such as the heat treatment temperature in the reaction furnace. Therefore, the
次に、図１（ｄ）に示す工程において、上記のように熱処理された拡散用ＳＯＩウェーハ１０のシート抵抗を、例えば四探針法で測定する。この際、酸化膜１５を形成している場合には、エッチング等により除去して、測定することが好ましい。
そして、本発明では、図１（ｄ）に示す工程において測定された拡散用ＳＯＩウェーハ１０のシート抵抗を用いて、予め求めた熱処理後の拡散用ＳＯＩウェーハのシート抵抗と熱処理温度とのキャリブレーションカーブから、拡散用ＳＯＩウェーハ１０に施された真の熱処理温度を求める。
Next, in the step shown in FIG. 1D, the sheet resistance of the
In the present invention, using the sheet resistance of the
ここで、熱処理後の拡散用ＳＯＩウェーハのシート抵抗と熱処理温度とのキャリブレーションカーブを求める方法としては、例えば、複数の拡散用ＳＯＩウェーハを異なる温度で同じ時間熱処理し、該熱処理された複数の拡散用ＳＯＩウェーハのシート抵抗を測定して、測定したシート抵抗と熱処理した温度との関係からキャリブレーションカーブを求めることが好ましい。 Here, as a method of obtaining a calibration curve between the sheet resistance of the diffusion SOI wafer after heat treatment and the heat treatment temperature, for example, a plurality of diffusion SOI wafers are heat-treated at different temperatures for the same time, It is preferable to measure the sheet resistance of the diffusion SOI wafer and obtain a calibration curve from the relationship between the measured sheet resistance and the heat-treated temperature.
このキャリブレーションカーブを求める際の、上記熱処理した温度を測定する方法としては、例えば、ランプ光による加熱方法を用いない別の熱処理炉、すなわち抵抗加熱や高周波加熱による熱処理炉において、ＳＯＩウェーハに対して、上記キャリブレーションカーブを求めるための熱処理を行い、熱電対によりＳＯＩウェーハの温度を測定することができる。
このように、抵抗加熱や高周波加熱等のランプ加熱と異なる加熱方法で加熱する熱処理炉を用いれば、簡易な方法で、精度良くＳＯＩウェーハの温度測定を実施することができるため、正確なキャリブレーションカーブを効率的に求めることができる。
As a method for measuring the heat-treated temperature when obtaining the calibration curve, for example, in another heat treatment furnace that does not use a heating method using lamp light, that is, in a heat treatment furnace using resistance heating or high-frequency heating, Then, the heat treatment for obtaining the calibration curve is performed, and the temperature of the SOI wafer can be measured by a thermocouple.
In this way, if a heat treatment furnace that uses a heating method different from lamp heating such as resistance heating or high-frequency heating is used, the temperature of the SOI wafer can be accurately measured with a simple method. A curve can be obtained efficiently.
不純物の拡散深さＸは、熱処理の温度Ｔと時間ｔに依存するが、上記の方法では、各拡散用ＳＯＩウェーハを同じ時間加熱することにより（即ちｔ＝ｃｏｎｓｔ．）、各拡散用ＳＯＩウェーハにおける不純物の拡散深さ（不純物拡散層の厚さ）Ｘは、温度Ｔのみに依存することとなり、該拡散深さＸは、Ｄを拡散係数とすると、次式（１）で表されるように温度Ｔの平方根に比例する。
Ｘ∝√（ＤＴ）・・・・（１）
The impurity diffusion depth X depends on the temperature T and time t of the heat treatment. In the above method, each diffusion SOI wafer is heated by heating each diffusion SOI wafer for the same time (that is, t = const.). The impurity diffusion depth (impurity diffusion layer thickness) X in FIG. 4 depends only on the temperature T. The diffusion depth X is expressed by the following equation (1), where D is the diffusion coefficient. Is proportional to the square root of the temperature T.
X∝√ (DT) (1)
一方、拡散用ＳＯＩウェーハのシート抵抗Ｒｓは、不純物の拡散深さをＸ、平均面抵抗率をρとすると、次式（２）で表される。
Ｒｓ＝ρ／Ｘ・・・・（２）
従って、（１）、（２）式より、拡散用ＳＯＩウェーハのシート抵抗Ｒｓは、温度Ｔに依存することとなり、シート抵抗Ｒｓと温度Ｔとの間には相関があることが分かる。
そこで、上記のように、加熱時間一定（ｔ＝ｃｏｎｓｔ．）の下に、異なる温度条件下で熱処理された複数枚の拡散用ＳＯＩウェーハのシート抵抗Ｒｓを測定すればシート抵抗Ｒｓ−温度Ｔのキャリブレーションカーブが得られる。
On the other hand, the sheet resistance Rs of the diffusion SOI wafer is expressed by the following equation (2), where X is the impurity diffusion depth and ρ is the average surface resistivity.
Rs = ρ / X (2)
Therefore, from the equations (1) and (2), it can be seen that the sheet resistance Rs of the diffusion SOI wafer depends on the temperature T, and there is a correlation between the sheet resistance Rs and the temperature T.
Therefore, as described above, if the sheet resistance Rs of a plurality of diffusion SOI wafers heat-treated under different temperature conditions is measured under a constant heating time (t = const.), The sheet resistance Rs−temperature T A calibration curve is obtained.
上記のように求めたキャリブレーションカーブから、図１（ｄ）の工程で測定したシート抵抗を用いて、拡散用ＳＯＩウェーハ１０に施された熱処理温度を求めることができるため、実際の反応炉内での温度を正確に求めることができる。また、図１（ｃ）の熱処理の条件を、実際の製品用のＳＯＩウェーハに施す熱処理や、エピタキシャル成長条件と同じ条件とすれば、求めた熱処理温度を基に、好適な熱処理条件を高精度に設定することができる。
Since the heat treatment temperature applied to the
また、図１（ｃ）の熱処理の際に、拡散用ＳＯＩウェーハと共に不純物注入層が形成されていない通常のＳＯＩウェーハも同じ気相成長装置の反応炉内で気相成長させることで、熱処理された拡散用ＳＯＩウェーハのシート抵抗で真の熱処理温度を求め、さらに、通常のＳＯＩウェーハに形成されたエピタキシャル層の膜厚、抵抗均一性を測定することで、それらを基に、高品質のエピタキシャル層を形成できる気相成長条件を求めることができる。 In addition, during the heat treatment of FIG. 1C, a normal SOI wafer in which an impurity implantation layer is not formed together with the diffusion SOI wafer is also heat-treated by vapor-phase growth in a reaction furnace of the same vapor-phase growth apparatus. The true heat treatment temperature is obtained from the sheet resistance of the diffusion SOI wafer, and the film thickness and resistance uniformity of the epitaxial layer formed on the normal SOI wafer are measured. Vapor phase growth conditions that can form a layer can be determined.
また、上記した本発明のＳＯＩウェーハの熱処理温度を求める方法により求められた拡散用ＳＯＩウェーハに施された熱処理温度に基づいて、反応炉の温度校正を行うランプ加熱型の気相成長装置における反応炉の温度管理方法であれば、反応炉の温度を高精度に管理することができ、当該管理方法により管理された反応炉内で熱処理を行うことで、高品質のＳＯＩウェーハを製造することができる。 Further, the reaction in the lamp heating type vapor phase growth apparatus for calibrating the temperature of the reaction furnace based on the heat treatment temperature applied to the diffusion SOI wafer obtained by the method for obtaining the heat treatment temperature of the SOI wafer of the present invention described above. If it is a furnace temperature management method, the temperature of the reactor can be managed with high accuracy, and high-quality SOI wafers can be manufactured by performing heat treatment in the reactor controlled by the management method. it can.
以下、実施例及び比較例を示して本発明をより具体的に説明するが、本発明はこれらに限定されるものではない。
（実施例）
まず、ＳＯＩ層がエッチング、研磨された直径８インチ（２００ｍｍ）のＳＯＩウェーハを複数枚用意し、不純物注入層をシールするための厚さ２００Åの酸化膜を形成した。
次に、ＳＯＩ層表面からＡｓを加速電圧１５０ＫｅＶ、打込量７．５×１０１３ｉｏｎｓ／ｃｍ２の条件で注入して、ＳＯＩ層表層にＡｓの不純物注入層を形成し、複数枚の拡散用ＳＯＩウェーハを得た。
EXAMPLES Hereinafter, although an Example and a comparative example are shown and this invention is demonstrated more concretely, this invention is not limited to these.
(Example)
First, a plurality of SOI wafers having a diameter of 8 inches (200 mm) whose SOI layer was etched and polished were prepared, and an oxide film having a thickness of 200 mm was formed to seal the impurity implantation layer.
Next, As is implanted from the surface of the SOI layer under the conditions of an acceleration voltage of 150 KeV and an implantation amount of 7.5 × 10 13 ions / cm 2 , an As impurity implantation layer is formed on the surface of the SOI layer, and a plurality of diffusion layers are formed. An SOI wafer for use was obtained.
その後、抵抗加熱型熱処理炉に拡散用ＳＯＩウェーハをセットし、キャリアガスとしてＨ２ガスを供給しながら熱電対による温度測定により温度１０７０℃で３０分熱処理し、熱処理が終了した拡散用ウェーハのＳＯＩ層表面のシート抵抗を４探針法によって測定した。同様にして温度１１００℃、１１３０℃で各３０分熱処理した拡散用ＳＯＩウェーハのシート抵抗を測定した。 Thereafter, a diffusion SOI wafer is set in a resistance heating type heat treatment furnace, and heat treatment is performed at a temperature of 1070 ° C. for 30 minutes by temperature measurement using a thermocouple while supplying H 2 gas as a carrier gas. The sheet resistance on the surface of the layer was measured by the 4-probe method. Similarly, the sheet resistance of a diffusion SOI wafer that was heat-treated at 1100 ° C. and 1130 ° C. for 30 minutes each was measured.
そして、図２に示すシート抵抗と熱処理温度との関係を示すキャリブレーションカーブが得られた。不純物注入層は酸化膜でシールされているため、熱処理によってイオン注入された不純物が全てウェーハ内に拡散し、温度Ｔの増加と共に拡散深さＸが大きくなるため、図２に示すように温度Ｔの増加と共にシート抵抗Ｒｓが小さくなっている。 Then, a calibration curve showing the relationship between the sheet resistance and the heat treatment temperature shown in FIG. 2 was obtained. Since the impurity-implanted layer is sealed with an oxide film, all of the impurities ion-implanted by the heat treatment diffuse into the wafer, and the diffusion depth X increases as the temperature T increases. Therefore, as shown in FIG. With the increase, the sheet resistance Rs decreases.
次に、同条件でＡｓをイオン注入した拡散用ＳＯＩウェーハを温度１０７０℃で３０分熱処理し、その後同様にシート抵抗を測定した。当該測定したシート抵抗を用いて図２のキャリブレーションカーブから図３（ａ）に示す表面温度マップを求めた。 Next, the diffusion SOI wafer into which As was ion-implanted under the same conditions was heat-treated at a temperature of 1070 ° C. for 30 minutes, and then the sheet resistance was measured in the same manner. A surface temperature map shown in FIG. 3A was obtained from the calibration curve of FIG. 2 using the measured sheet resistance.
以上のようにしてシート抵抗Ｒｓ−温度Ｔのキャリブレーションカーブを基にして、製品であるＳＯＩウェーハの真の表面温度及び表面温度均一性を求めて評価することができた。 As described above, based on the calibration curve of sheet resistance Rs-temperature T, the true surface temperature and surface temperature uniformity of the SOI wafer as a product could be obtained and evaluated.
（比較例）
実施例と同様に、ただしＳＯＩウェーハではなく単結晶Ｓｉウェーハを用いて、キャリブレーションカーブを求めて、実施例と同条件で熱処理した単結晶Ｓｉウェーハの表面温度マップを求めた。求めた表面温度マップを図３（ｂ）に示す。
(Comparative example)
Similar to the example, however, a calibration curve was obtained using a single crystal Si wafer instead of an SOI wafer, and a surface temperature map of the single crystal Si wafer heat-treated under the same conditions as in the example was obtained. The obtained surface temperature map is shown in FIG.
図３（ａ）、（ｂ）に示すように、同条件で熱処理を行った場合でも、ＳＯＩウェーハと単結晶Ｓｉウェーハでは、表面温度状態が全く異なるため、単結晶Ｓｉウェーハを用いて本発明の方法を実施しても、ＳＯＩウェーハの熱処理時の表面温度を求めることはできないことが分かる。 As shown in FIGS. 3A and 3B, even when heat treatment is performed under the same conditions, the surface temperature state is completely different between the SOI wafer and the single crystal Si wafer. It can be seen that the surface temperature during the heat treatment of the SOI wafer cannot be obtained even if this method is implemented.
なお、本発明は、上記実施形態に限定されるものではない。上記実施形態は、例示であり、本発明の特許請求の範囲に記載された技術的思想と実質的に同一な構成を有し、同様な作用効果を奏するものは、いかなるものであっても本発明の技術的範囲に包含される。 The present invention is not limited to the above embodiment. The above-described embodiment is an exemplification, and the present invention has substantially the same configuration as the technical idea described in the claims of the present invention, and any device that exhibits the same function and effect is the present invention. It is included in the technical scope of the invention.
１０…拡散用ＳＯＩウェーハ、 １１…ＳＯＩ層、 １２…埋め込み酸化膜、
１３…不純物注入層、 １４…ＳＯＩウェーハ、 １５…酸化膜、
１６…不純物拡散層。
10 ... SOI wafer for diffusion, 11 ... SOI layer, 12 ... buried oxide film,
13 ... Impurity implantation layer, 14 ... SOI wafer, 15 ... Oxide film,
16: Impurity diffusion layer.
Claims (7)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2010088472A JP5447111B2 (en) | 2010-04-07 | 2010-04-07 | Method for obtaining heat treatment temperature of SOI wafer and method for temperature control of reactor in lamp heating type vapor phase growth apparatus |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2010088472A JP5447111B2 (en) | 2010-04-07 | 2010-04-07 | Method for obtaining heat treatment temperature of SOI wafer and method for temperature control of reactor in lamp heating type vapor phase growth apparatus |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2011222648A true JP2011222648A (en) | 2011-11-04 |
| JP5447111B2 JP5447111B2 (en) | 2014-03-19 |
Family
ID=45039267
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2010088472A Active JP5447111B2 (en) | 2010-04-07 | 2010-04-07 | Method for obtaining heat treatment temperature of SOI wafer and method for temperature control of reactor in lamp heating type vapor phase growth apparatus |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP5447111B2 (en) |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03142948A (en) * | 1989-10-30 | 1991-06-18 | Shin Etsu Handotai Co Ltd | Wafer surface temperature measuring method |
| WO2006107036A1 (en) * | 2005-04-04 | 2006-10-12 | Tokyo Electron Limited | Substrate processing method and substrate processing apparatus |
| JP2008147371A (en) * | 2006-12-08 | 2008-06-26 | Matsushita Electric Ind Co Ltd | Temperature measuring method and temperature management method for thermal treatment device |
| JP2010056311A (en) * | 2008-08-28 | 2010-03-11 | Shin Etsu Handotai Co Ltd | Method of manufacturing soi wafer and soi wafer |
-
2010
- 2010-04-07 JP JP2010088472A patent/JP5447111B2/en active Active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03142948A (en) * | 1989-10-30 | 1991-06-18 | Shin Etsu Handotai Co Ltd | Wafer surface temperature measuring method |
| WO2006107036A1 (en) * | 2005-04-04 | 2006-10-12 | Tokyo Electron Limited | Substrate processing method and substrate processing apparatus |
| JP2008147371A (en) * | 2006-12-08 | 2008-06-26 | Matsushita Electric Ind Co Ltd | Temperature measuring method and temperature management method for thermal treatment device |
| JP2010056311A (en) * | 2008-08-28 | 2010-03-11 | Shin Etsu Handotai Co Ltd | Method of manufacturing soi wafer and soi wafer |
Also Published As
| Publication number | Publication date |
|---|---|
| JP5447111B2 (en) | 2014-03-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5279973A (en) | Rapid thermal annealing for semiconductor substrate by using incoherent light | |
| KR0164892B1 (en) | Temperature measurement using ion implanted wafers | |
| JP6156188B2 (en) | Epitaxial silicon wafer manufacturing method | |
| JP6009237B2 (en) | Epitaxial silicon wafer manufacturing method and epitaxial silicon wafer | |
| Li et al. | Defect annealing in ultra-thin polycrystalline silicon films on glass: rapid thermal versus laser processing | |
| JP2006245536A (en) | Silicon member and method of manufacturing the same | |
| US6875623B2 (en) | Method for fabricating semiconductor device | |
| JP5447111B2 (en) | Method for obtaining heat treatment temperature of SOI wafer and method for temperature control of reactor in lamp heating type vapor phase growth apparatus | |
| US6472232B1 (en) | Semiconductor temperature monitor | |
| WO2015151411A1 (en) | METHOD FOR ESTIMATING DEPTH OF LATENT SCRATCHES IN SiC SUBSTRATES | |
| CN107706122B (en) | Detection method of annealing process | |
| JP3269463B2 (en) | Correction method for thin film growth temperature | |
| JP6489321B2 (en) | Epitaxial wafer manufacturing method | |
| US8216921B2 (en) | Method for production of silicon wafer for epitaxial substrate and method for production of epitaxial substrate | |
| JP4229273B2 (en) | Method for measuring surface temperature of semiconductor wafer in heat treatment furnace and temperature monitor wafer used in this method | |
| US10748772B2 (en) | Device forming method | |
| CN102820208B (en) | Method for controlling temperature of wafer in rapid thermal processing and rapid thermal processing using method | |
| KR101339580B1 (en) | Manufacturing method for epitaxial soi wafer manufacturing apparatus | |
| JPH0758730B2 (en) | Wafer surface temperature measurement method | |
| JP2004055694A (en) | Manufacturing method for semiconductor substrate including insulated silicon single crystal layer | |
| KR102263683B1 (en) | Method for Fabricating Epitaxial Wafer | |
| EP0787839B1 (en) | Process for calibrating the temperature of an epitaxy reactor | |
| US20070190809A1 (en) | Wafer processing method, semiconductor device manufacturing method, and wafer processing apparatus | |
| JP4765949B2 (en) | Semiconductor substrate P contamination evaluation method | |
| JP2008147371A (en) | Temperature measuring method and temperature management method for thermal treatment device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20121218 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130913 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130924 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20131114 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20131203 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20131216 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 5447111 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |