JP2011217485A - Step-up/down converter - Google Patents
Step-up/down converter Download PDFInfo
- Publication number
- JP2011217485A JP2011217485A JP2010082173A JP2010082173A JP2011217485A JP 2011217485 A JP2011217485 A JP 2011217485A JP 2010082173 A JP2010082173 A JP 2010082173A JP 2010082173 A JP2010082173 A JP 2010082173A JP 2011217485 A JP2011217485 A JP 2011217485A
- Authority
- JP
- Japan
- Prior art keywords
- transformer
- period
- voltage
- turned
- rectifying
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Landscapes
- Dc-Dc Converters (AREA)
Abstract
Description
本発明は、入力電圧を絶縁することなく極性反転した出力電圧に変換して、その出力電圧を負荷に供給する昇降圧コンバータにおいて、大幅な電圧変換を行った場合でも、高効率で低出力の電圧特性を実現する昇降圧コンバータに関する。 The present invention converts the input voltage into an output voltage whose polarity is inverted without insulation and supplies the output voltage to a load. The present invention relates to a buck-boost converter that realizes voltage characteristics.
昇降圧型の非絶縁コンバータは、周知のように電圧を極性反転する場合に多く用いられ、例えば特許文献1などに開示される。図11は、従来の非絶縁昇降圧コンバータを示したものであるが、これは入力電源10の両端間にMOS型FETからなるスイッチング素子SとインダクタLとの直列回路を接続し、インダクタLの両端間に整流素子としてのダイオードDと出力コンデンサCoとの直列回路を接続して、図示しない制御回路からのパルス駆動信号によりスイッチング素子Sをスイッチング動作させる構成となっている。
A step-up / step-down type non-insulated converter is often used when the polarity of a voltage is inverted as is well known, and is disclosed in, for example,
そして、スイッチング素子Sのオン期間中は、入力電源10からインダクタLに流れる電流によって、当該インダクタLにエネルギーが蓄えられ、スイッチング素子Sのオフ期間中は、それまでインダクタLに蓄えられていたエネルギーが、ダイオードDを通して出力側に放出され、このときダイオードDのカソードに接続するインダクタLの一端を基準として、接地されたインダクタLの他端に正極性の誘導起電圧が発生することで、出力コンデンサCoの両端間に接続する負荷20に、負の出力電圧Voが供給されるようになっている。
Then, during the ON period of the switching element S, energy is stored in the inductor L by the current flowing from the
ここで、前記入力電圧をVin,出力電圧をVo,スイッチング素子の時比率(スイッチング周期に対するオン期間の割合)をDとするならば、入力電圧Vinと出力電圧Voとの比は、次の式であらわせる。 Here, if the input voltage is Vin, the output voltage is Vo, and the time ratio of the switching element (the ratio of the ON period to the switching period) is D, the ratio of the input voltage Vin to the output voltage Vo is Show.
上記数1によれば、スイッチング素子Sの時比率Dをほぼ0に近い状態で動作できるのであれば、出力電圧Voは入力電圧Vinのほぼ無限小倍にまで降圧することが可能である。しかし、実際にはスイッチング素子Sを制御する制御用ICのデッドタイムや、スイッチング素子S自体の寄生容量などの関係で、時比率Dをほぼ0にしながら高効率を保つことは不可能であり、入力電圧Vinに対する出力電圧Voの降圧比は、ある程度のところまでしか変化させることができない。
According to the
また、時比率Dがほぼ0に近い状態でも、より大きな降圧比を得られるような非絶縁コンバータが、例えば特許文献2に開示されているが、これは入力電圧を極性反転できる回路構成ではなく、負電圧を生成することはできない。したがって、高効率を保ちつつ、入力電圧Vinに対する出力電圧Voの降圧比を大きく取って、且つ負電圧を負荷に供給できるような昇降圧コンバータが求められていた。
Further, a non-insulated converter that can obtain a larger step-down ratio even when the time ratio D is almost zero is disclosed in
本発明は上記問題点に鑑みなされたもので、高効率を保ちつつ、降圧比を大きく取って、負電圧を負荷に供給することのできる昇降圧コンバータを提供することを、その目的とする。 The present invention has been made in view of the above problems, and an object of the present invention is to provide a buck-boost converter capable of taking a large step-down ratio and supplying a negative voltage to a load while maintaining high efficiency.
本発明における昇降圧コンバータは、一次巻線と二次巻線とを磁気結合してなる第1のトランスと、一次巻線と二次巻線とを磁気結合してなる第2のトランスと、分圧用コンデンサと、第1および第2のスイッチング素子と、第1および第2の整流素子と、出力コンデンサとを備え、第1の期間に前記第1のスイッチング素子のみをオンさせ、第2の期間に前記第1および前記第2のスイッチング素子を両方ともオフさせ、第3の期間に前記第2のスイッチング素子のみをオンさせ、第4の期間に前記第1および前記第2のスイッチング素子を両方ともオフさせる動作を繰り返すことにより、前記分圧用コンデンサと前記第1のトランスの一次巻線と前記第2のトランスの一次巻線とからなる直列回路を、前記第1の期間に入力電源と前記第1のトランスの二次巻線に直列接続させ、ならびに、前記第3の期間に前記第2のトランスの二次巻線と前記出力コンデンサに直列接続させて、前記第1および前記第2のトランスに二相の励磁電流をそれぞれ生成し、前記第2,第3および第4の期間に、前記第1のトランスに生成した励磁電流を前記第1の整流素子により整流し、前記第1,第2および第4の期間に、前記第2のトランスに生成した励磁電流を前記第2の整流素子により整流することで、前記入力電源からの入力電圧を極性反転した直流電圧を負荷に供給する構成を備えている。 The buck-boost converter in the present invention includes a first transformer formed by magnetically coupling a primary winding and a secondary winding, a second transformer formed by magnetically coupling the primary winding and the secondary winding, A voltage dividing capacitor; first and second switching elements; first and second rectifying elements; and an output capacitor; turning on only the first switching element during a first period; Both the first and second switching elements are turned off in a period, only the second switching element is turned on in a third period, and the first and second switching elements are turned on in a fourth period. By repeating the operation of turning off both, a series circuit including the voltage dividing capacitor, the primary winding of the first transformer, and the primary winding of the second transformer is connected to the input power source in the first period. Said Connected in series to the secondary winding of the transformer, and connected in series to the secondary winding of the second transformer and the output capacitor during the third period, to the first and second transformers. Two-phase excitation currents are respectively generated, and the excitation current generated in the first transformer is rectified by the first rectifier element in the second, third and fourth periods, and the first, second, In the fourth period, the excitation current generated in the second transformer is rectified by the second rectifier element, so that a DC voltage obtained by inverting the polarity of the input voltage from the input power source is supplied to the load. I have.
また、本発明における昇降圧コンバータは、第1および第2のインダクタと、分圧用コンデンサと、第1および第2のスイッチング素子と、第1および第2の整流素子と、出力コンデンサとを備え、第1の期間に前記第1のスイッチング素子のみをオンさせ、第2の期間に前記第1および前記第2のスイッチング素子を両方ともオフさせ、第3の期間に前記第2のスイッチング素子のみをオンさせ、第4の期間に前記第1および前記第2のスイッチング素子を両方ともオフさせる動作を繰り返すことにより、前記分圧用コンデンサを、前記第1の期間に入力電源と前記第1のインダクタに直列接続させ、ならびに、前記第3の期間に前記第2のインダクタと前記出力コンデンサに直列接続させて、前記第1および前記第2のインダクタに二相の励磁電流をそれぞれ生成し、前記第2,第3および第4の期間に、前記第1のインダクタに生成した励磁電流を前記第1の整流素子により整流し、前記第1,第2および第4の期間に、前記第2のインダクタに生成した励磁電流を前記第2の整流素子により整流することで、前記入力電源からの入力電圧を極性反転した直流電圧を負荷に供給する構成を備えている。 The buck-boost converter according to the present invention includes first and second inductors, a voltage dividing capacitor, first and second switching elements, first and second rectifying elements, and an output capacitor. Only the first switching element is turned on in the first period, both the first and second switching elements are turned off in the second period, and only the second switching element is turned on in the third period. By turning on and repeating the operation of turning off both the first and second switching elements in the fourth period, the voltage dividing capacitor is connected to the input power source and the first inductor in the first period. In series connection, and in the third period, the second inductor and the output capacitor are connected in series, and the first and second inductors are two-phased. An exciting current is generated, and the exciting current generated in the first inductor is rectified by the first rectifier element in the second, third and fourth periods, and the first, second and fourth In this period, the exciting current generated in the second inductor is rectified by the second rectifying element, and thereby a DC voltage obtained by inverting the input voltage from the input power source is supplied to the load. .
上記の昇降圧コンバータにおいては、前記第1のインダクタを一次巻線として、この一次巻線と磁気結合する二次巻線を備えた第1のトランスと、前記第2のインダクタを一次巻線として、この一次巻線と磁気結合する二次巻線を備えた第2のトランスとを備え、前記第1および前記第2のトランスにより、入力側と出力側との間を電気的に絶縁して、極性反転若しくは極性非反転の前記直流電圧を前記負荷に供給する構成を採用するのが好ましい。 In the step-up / down converter, the first inductor is used as a primary winding, the first transformer having a secondary winding magnetically coupled to the primary winding, and the second inductor as a primary winding. A second transformer having a secondary winding magnetically coupled to the primary winding, and electrically insulating the input side and the output side by the first and second transformers. It is preferable to adopt a configuration in which the DC voltage of polarity inversion or non-inversion of polarity is supplied to the load.
また、上記各構成に共通して、前記第1および前記第2の整流素子は、前記第1および前記第2のスイッチング素子に同期してオン・オフ動作されるFETからなる構成とするのが好ましい。 Further, in common with each of the above-described configurations, the first and second rectifying elements are configured by FETs that are turned on / off in synchronization with the first and second switching elements. preferable.
請求項1の発明によれば、第1および第2のトランスの一次巻線と二次巻線との巻数比を大きく取らなくても、既存の非絶縁昇降圧コンバータに対して、入力電圧に対する出力電圧の電圧比を大きく取ることが可能になり、非絶縁昇降圧コンバータとしての電圧変換率を大幅に改善することができる。また、第1および第2のスイッチング素子や第1および第2の整流素子の損失やサージの低減も可能になり、高効率を保ちつつ、電圧比を大きく取ることができる。さらに、分圧用コンデンサの両端間に発生する電圧によって、第1および第2のトランスを流れる電流が自動的にバランスされるので、電流バランス回路を別に設ける必要がなく、回路構成を簡単にできる。 According to the first aspect of the present invention, with respect to the existing non-insulated buck-boost converter, the input voltage can be reduced without taking a large turns ratio between the primary winding and the secondary winding of the first and second transformers. The voltage ratio of the output voltage can be increased, and the voltage conversion rate as a non-insulated buck-boost converter can be greatly improved. Further, the loss and surge of the first and second switching elements and the first and second rectifying elements can be reduced, and the voltage ratio can be increased while maintaining high efficiency. Further, since the current flowing through the first and second transformers is automatically balanced by the voltage generated across the voltage dividing capacitor, it is not necessary to provide a separate current balance circuit, and the circuit configuration can be simplified.
請求項2の発明によれば、既存の非絶縁昇降圧コンバータに対して、入力電圧に対する出力電圧の電圧比を大きく取ることが可能になり、非絶縁コンバータとしての電圧変換率を大幅に改善できる。また、第1および第2のスイッチング素子や第1および第2の整流素子の損失やサージの低減も可能になり、高効率を保ちつつ、昇圧比を大きく取ることができる。さらに、分圧用コンデンサの両端間に発生する電圧によって、第1および第2のインダクタを流れる電流が自動的にバランスされるので、電流バランス回路を別に設ける必要がなく、回路構成を簡単にできる。 According to the second aspect of the present invention, the voltage ratio of the output voltage to the input voltage can be increased with respect to the existing non-insulated buck-boost converter, and the voltage conversion rate as the non-insulated converter can be greatly improved. . Further, the loss and surge of the first and second switching elements and the first and second rectifying elements can be reduced, and the boost ratio can be increased while maintaining high efficiency. Further, since the current flowing through the first and second inductors is automatically balanced by the voltage generated across the voltage dividing capacitor, it is not necessary to provide a separate current balance circuit, and the circuit configuration can be simplified.
請求項3の発明によれば、第1および第2のインダクタを、それぞれ第1および第2のトランスで置き換えることで、入力側若しくは出力側の短絡などを、出力側若しくは入力側に波及させず、より信頼性を高めた昇降圧コンバータを提供することが可能になる。
According to the invention of
請求項4の発明によれば、第1および前記第2の整流素子をFETとすることで、これらの整流素子に電流が流れるときの損失を低減でき、より高効率な昇降圧コンバータを提供できる。 According to the fourth aspect of the present invention, since the first and second rectifying elements are FETs, loss when a current flows through these rectifying elements can be reduced, and a more efficient buck-boost converter can be provided. .
以下、添付図面に基づいて、本発明における好適な回路例を詳細に説明する。 Hereinafter, preferred circuit examples according to the present invention will be described in detail with reference to the accompanying drawings.
図1は、本発明の一実施例を示す非絶縁コンバータの回路図である。同図において、1は入力電圧Vinを極性反転して出力電圧Voに降圧する2相式のタップドインダクタ昇降圧コンバータ回路(以下、単にコンバータ回路という)、30はコンバータ回路1の動作を制御する制御回路である。ここでの非絶縁コンバータは、コンバータ回路1と制御回路30で構成される。
FIG. 1 is a circuit diagram of a non-insulated converter showing an embodiment of the present invention. In the figure, 1 is a two-phase tapped inductor buck-boost converter circuit (hereinafter simply referred to as a converter circuit) that reverses the polarity of the input voltage Vin to step down to the output voltage Vo, and 30 controls the operation of the
コンバータ回路1は、入力電源10からの直流入力電圧Vinを降圧し、負荷20に負の出力電圧Voを供給するもので、入力コンデンサCと、一次巻線np1と二次巻線ns1とを磁気結合させた第1のインダクタンス素子としてのトランスT1と、一次巻線np2と二次巻線ns2とを磁気結合させた第2のインダクタンス素子としてのトランスT2と、分圧用コンデンサCinと、第1のスイッチング素子S1と、第2のスイッチング素子S2と、ダイオードで構成される第1の整流素子S3と、同じくダイオードで構成される第2の整流素子S4と、出力コンデンサCoとにより構成される。このコンバータ回路1は、第一相の回路として、第1のトランスT1,第1のスイッチング素子S1,第1の整流素子S3を備え、第二相の回路として、第2のトランスT2,第2のスイッチング素子S2,第2の整流素子S4を備えている。また、トランスT1の一次巻線np1およびトランスT2の一次巻線np2と直列に分圧用コンデンサCinが接続され、第一相の回路および第二相の回路の入力端に、平滑用の入力コンデンサCが共通して接続され、第一相の回路および第二相の回路の出力端に、平滑用の出力コンデンサCoが共通して接続される。
The
スイッチング素子S1,S2は何れもMOS型FETで構成され、これらのスイッチング素子S1,S2のゲートには、制御回路30から好ましくは時比率Dが同じで位相を180°ずらしたパルス駆動信号が与えられる。また、制御回路30は出力電圧Voutを監視して、この出力電圧Voutに応じてパルス駆動信号の導通幅ひいては各スイッチング素子S1,S2の時比率Dを調整する。それにより、スイッチング素子S1,S2は位相差を有してスイッチング動作されるが、各スイッチング素子S1,S2の時比率Dが0.5(50%)以上になると、コンバータ回路1の入力と出力が短絡するため、時比率Dは0≦D<0.5の範囲に制限する必要がある。したがってコンバータ回路1は、スイッチング素子S1のみオン(状態1)→両方のスイッチング素子S1,S2がオフ(状態2)→スイッチング素子S2のみオン(状態3)→両方のスイッチング素子S1,S2がオフ(状態4)の動作を繰り返す。
The switching elements S1 and S2 are both composed of MOS type FETs, and the gates of these switching elements S1 and S2 are given a pulse drive signal preferably having the same time ratio D and shifted in phase by 180 ° from the
その他、図1に示すLm1はトランスT1の励磁インダクタンスであり、Lm2はトランスT2の励磁インダクタンスである。トランスT1の励磁インダクタンスLm1は一次巻線np1と同極性で並列に接続され、トランスT2の励磁インダクタンスLm2は一次巻線np2と同極性で並列に接続される。また、r1およびr2は、各々第一相の回路および第二相の回路の内部損失に相当する等価抵抗であり、rcは出力コンデンサCoの等価直列抵抗である。さらに、分圧用コンデンサCin,出力コンデンサCo,等価直列抵抗rc,負荷20には、それぞれ一側にドットが記されているが、これはドットの記されていない他側を基準として、一側(ドット側)に正極性の電圧が発生することを意味している。
In addition, Lm1 shown in FIG. 1 is an exciting inductance of the transformer T1, and Lm2 is an exciting inductance of the transformer T2. The exciting inductance Lm1 of the transformer T1 is connected in parallel with the same polarity as the primary winding np1, and the exciting inductance Lm2 of the transformer T2 is connected in parallel with the same polarity as the primary winding np2. R1 and r2 are equivalent resistances corresponding to internal losses of the first-phase circuit and the second-phase circuit, respectively, and rc is an equivalent series resistance of the output capacitor Co. Furthermore, the voltage dividing capacitor Cin, the output capacitor Co, the equivalent series resistance rc, and the
次に、コンバータ回路1における各素子間の接続について説明する。但し、上記励磁インダクタンスLm1,Lm2はトランスT1,T2に含まれており、等価抵抗r1,r2,rcは実際の素子として存在しないので、これらの説明については省略する。
Next, connection between each element in the
入力電源10は負極性端子が接地されており、その正極性端子には入力コンデンサCの一端と、スイッチング素子S1のドレインがそれぞれ接続される。スイッチング素子S1のソースは、分圧用コンデンサCinの一端であるドット側端子と、スイッチング素子S2のドレインがそれぞれ接続される。分圧用コンデンサCinの他端である非ドット側端子には、トランスT2の一次巻線np2の他端である非ドット端子が接続され、この一次巻線np2の一端であるドット端子に、トランスT1の一次巻線np1の一端であるドット端子が接続され、この一次巻線np1の他端である非ドット端子に、整流素子S3のカソードと、トランスT1の二次巻線ns1の一端であるドット端子がそれぞれ接続される。トランスT1の二次巻線ns1の他端である非ドット端子は、入力コンデンサCの他端と共に接地される。
The
一方、前記スイッチング素子S2のソースは、整流素子S4のカソードと、トランスT1の二次巻線ns2の一端であるドット端子がそれぞれ接続される。整流素子S4のアノードは、前記整流素子S3のアノードと共に、出力コンデンサCoの一端に接続され、出力コンデンサCoの他端は、トランスT2の二次巻線ns2の他端である非ドット端子と共に接地される。そして、出力コンデンサCoの両端に負荷20を接続することで、コンバータ回路1から負荷20に出力電圧Voを供給する構成となっている。
On the other hand, the source of the switching element S2 is connected to the cathode of the rectifying element S4 and the dot terminal which is one end of the secondary winding ns2 of the transformer T1. The anode of the rectifying element S4 is connected to one end of the output capacitor Co together with the anode of the rectifying element S3, and the other end of the output capacitor Co is grounded together with the non-dot terminal which is the other end of the secondary winding ns2 of the transformer T2. Is done. The output voltage Vo is supplied from the
なお、コンバータ回路1の構成として、例えば分圧用コンデンサCinは、トランスT1の一次巻線np1とトランスT2の一次巻線np2との間に挿入接続してもよく、一次巻線np1,np2と分圧用コンデンサCinとによる直列回路が形成されればよい。また、整流素子S3,S4として、スイッチング素子S1と相補的に動作するMOS型FETなどのスイッチ素子を用いてもよい。具体的な例は、後ほど詳述する。
As a configuration of the
次に、図2における各部の波形図と、図3〜図5における各状態の等価回路図を参照しながら、上記構成における動作の詳細を説明する。なお図2において、Vgs1はスイッチング素子S1のゲート・ソース間電圧,Vgs2はスイッチング素子S2のゲート・ソース間電圧,Vs1はスイッチング素子S1のソースを基準としたドレイン電圧,Vs2はスイッチング素子S2のソースを基準としたドレイン電圧,Is1はスイッチング素子S1のドレイン電流,Is2はスイッチング素子S2のドレイン電流,Vc1は分圧用コンデンサCinの両端間電圧,Ic1は分圧用コンデンサCinを流れる電流,Ilm1は励磁インダクタンスLm1を流れるトランスT1の励磁電流,Ilm2は励磁インダクタンスLm2を流れるトランスT2の励磁電流,Vs3は整流素子S3に印加する電圧,Vs4は整流素子S4に印加する電圧,Is3は整流素子S3を流れる電流,Is4は整流素子S4を流れる電流,Voは出力電圧であり、点線は0V若しくは0Aを示している。 Next, the details of the operation in the above configuration will be described with reference to the waveform diagrams of the respective parts in FIG. 2 and the equivalent circuit diagrams of the respective states in FIGS. In FIG. 2, Vgs1 is the gate-source voltage of the switching element S1, Vgs2 is the gate-source voltage of the switching element S2, Vs1 is the drain voltage with reference to the source of the switching element S1, and Vs2 is the source of the switching element S2. Is the drain voltage of the switching element S1, Is2 is the drain current of the switching element S2, Vc1 is the voltage across the voltage dividing capacitor Cin, Ic1 is the current flowing through the voltage dividing capacitor Cin, and Ilm1 is the excitation inductance The exciting current of transformer T1 flowing through Lm1, Ilm2 is the exciting current of transformer T2 flowing through exciting inductance Lm2, Vs3 is the voltage applied to rectifying element S3, Vs4 is the voltage applied to rectifying element S4, and Is3 is the current flowing through rectifying element S3. , Is4 is the current flowing through the rectifier S4, Vo is the output A pressure, a dotted line indicates a 0V or 0A.
制御回路30からスイッチング素子S1,S2のゲートにパルス駆動信号がそれぞれ与えられると、スイッチング素子S1,S2は双方がオンになる期間を有しながら、位相をずらしてオン・オフを繰り返す。このときのスイッチング素子S1,S2と整流素子S3,S4は、次の表に示すように、状態1〜状態4の順に遷移する。
When a pulse drive signal is supplied from the
続いて図4に示すように、両方のスイッチング素子S1,S2がオフする状態2の期間になると、整流素子S3,S4は何れも順バイアスされ、整流素子S3を通してトランスT1の励磁エネルギーが二次巻線ns1から放出されると共に、整流素子S4を通してトランスT2の励磁エネルギーが二次巻線ns2から放出される。したがって、トランスT1の二次巻線ns1,出力コンデンサCo(および負荷20),整流素子S3の順に電流i1が流れ、また引き続きトランスT2の二次巻線ns2,出力コンデンサCo(および負荷20),整流素子S4の順に電流i2が流れて、各トランスT1,T2の励磁電流は直線的に減少する。
Subsequently, as shown in FIG. 4, in the
次に図5に示すように、スイッチング素子S2のみオンする状態3の期間になると、スイッチング素子S1はオフしており、分圧用コンデンサCinとトランスT1の一次巻線np1とトランスT2の一次巻線np2との直列回路が、トランスT2の二次巻線ns2と整流素子S3を通して出力コンデンサCoにそれぞれ接続され、これらの各素子による閉回路が形成される。このとき、整流素子S4は逆バイアスされるので、トランスT2は一次巻線np2と二次巻線ns2を直列に接続した単なるインダクタとして機能し、分圧用コンデンサCinからスイッチング素子S2,トランスT2の二次巻線ns2,出力コンデンサCo(および負荷20),整流素子S3,トランスT1の一次巻線np1,トランスT2の一次巻線np2を順に通して電流i2が流れ、トランスT2の励磁電流は直線的に増加する。また、トランスT2に流れる電流がトランスT1の一次巻線np1にも流れることにより、順バイアスされた整流素子S3を通して、トランスT1の二次巻線ns1から負荷20の接地された他端側へ引き続き電流i1が流れ込む。さらに、トランスT1に蓄えられる励磁エネルギーが二次巻線ns1から負荷20側へ放出するので、トランスT1の励磁電流は直線的に減少する。
Next, as shown in FIG. 5, when the period of the
そして、再度図4に示すように、両方のスイッチング素子S1,S2がオフする状態4の期間になると、整流素子S3,S4は何れも順バイアスされ、整流素子S3を通してトランスT1の励磁エネルギーが二次巻線ns1から放出されると共に、整流素子S4を通してトランスT2の励磁エネルギーが二次巻線ns2から放出される。したがって、引き続きトランスT1の二次巻線ns1,出力コンデンサCo(および負荷20),整流素子S3の順に電流i1が流れ、またトランスT2の二次巻線ns2,出力コンデンサCo(および負荷20),整流素子S4の順に電流i2が流れて、各トランスT1,T2の励磁電流は直線的に減少する。
Then, as shown in FIG. 4 again, in the
上記状態1〜状態4において微分方程式を算出し、理想的なモデルとして前記等価抵抗r1,r2,rcを無視して、状態平均化法によってコンバータ回路1の静特性を算出すると、トランスT1の励磁電流im1と、トランスT2の励磁電流im2と、分圧用コンデンサCinの両端間電圧Vc1と、出力電圧Voは、それぞれ次のようにあらわせる。
When the differential equation is calculated in the
上記数2において、分圧用コンデンサCinの両端間電圧Vc1は、出力電圧Voの(n+1)/D倍になることがわかる。また、入力電圧Vinに対する出力電圧Voの比は、−D/(2(n+1)−D)にて決められる。例えば巻数比n=1の場合、入力電圧Vinに対する出力電圧Voの比は、−D/(4−D)となる。この場合の、時比率Dと入力電圧Vinに対する出力電圧Voの比との関係を、本実施例と従来例で比較したグラフを図6に示す。同じ時比率Dにおいて、本実施例ではより大きな降圧比を取れることが判る。
In
以上のように本実施例では、一次巻線np1と二次巻線ns1とを磁気結合してなる第1のトランスT1と、一次巻線np2と二次巻線ns2とを磁気結合してなる第2のトランスT2と、分圧用コンデンサCinと、第1のスイッチング素子S1および第2のスイッチング素子S2と、第1の整流素子S3および第2の整流素子S4と、出力コンデンサCoとを備え、第1の期間にスイッチング素子S1のみをオンさせ、第2の期間にスイッチング素子S1,S2を両方ともオフさせ、第3の期間にスイッチング素子S2のみをオンさせ、第4の期間にスイッチング素子S1,S2を両方ともオフさせる動作を繰り返すことにより、分圧用コンデンサCinとトランスT1の一次巻線np1とトランスT2の一次巻線np2とからなる直列回路を、第1の期間に入力電源10とトランスT1の二次巻線ns1に直列接続させ、ならびに、第3の期間にトランスT2の二次巻線ns2と出力コンデンサCoに直列接続させて、トランスT1,T2に二相の励磁電流をそれぞれ生成し、前記第2,第3および第4の期間に、トランスT1に生成した励磁電流を整流素子S3により整流し、前記第1,第2および第4の期間に、トランスT2に生成した励磁電流を整流素子S4により整流することで、入力電源10からの入力電圧Vinを極性反転し降圧して得た直流電圧Voを、負荷20に供給する構成となっている。
As described above, in this embodiment, the first transformer T1 formed by magnetically coupling the primary winding np1 and the secondary winding ns1, and the primary winding np2 and the secondary winding ns2 are magnetically coupled. A second transformer T2, a voltage dividing capacitor Cin, a first switching element S1 and a second switching element S2, a first rectifying element S3 and a second rectifying element S4, and an output capacitor Co; Only the switching element S1 is turned on in the first period, both the switching elements S1 and S2 are turned off in the second period, only the switching element S2 is turned on in the third period, and the switching element S1 is turned on in the fourth period. , S2 are repeatedly turned off, so that the voltage dividing capacitor Cin, the primary winding np1 of the transformer T1, and the primary winding np2 of the transformer T2 are connected in series. The path is connected in series to the
この場合、トランスT1の一次巻線np1と二次巻線ns1との巻数比を大きく取らなくても、既存の非絶縁昇降圧コンバータに対して、入力電圧Vinに対する出力電圧Voの電圧比を大きくすることが可能になり、非絶縁昇降圧コンバータとしての電圧変換率を大幅に改善することができる。また、スイッチング素子S1,S2や整流素子S3,S4の損失やサージの低減も可能になり、高効率を保ちつつ、電圧比を大きく取ることができる。さらに、分圧用コンデンサCinの両端間に発生する電圧によって、各トランスT1,T2を流れる電流が自動的にバランスされるので、電流バランス回路を別に設ける必要がなく、回路構成を簡単にできる。 In this case, the voltage ratio of the output voltage Vo to the input voltage Vin is increased with respect to the existing non-insulated buck-boost converter without increasing the turns ratio of the primary winding np1 and the secondary winding ns1 of the transformer T1. Thus, the voltage conversion rate as a non-insulated buck-boost converter can be greatly improved. Further, the loss and surge of the switching elements S1 and S2 and the rectifying elements S3 and S4 can be reduced, and the voltage ratio can be increased while maintaining high efficiency. Furthermore, since the currents flowing through the transformers T1 and T2 are automatically balanced by the voltage generated across the voltage dividing capacitor Cin, it is not necessary to provide a separate current balance circuit, and the circuit configuration can be simplified.
次に、上記実施例に関連する種々の変形例について説明する。 Next, various modifications related to the above embodiment will be described.
図7に示すコンバータ回路1’は、図1に示す整流素子S3,S4を、何れもMOS型FETに置き換えたものである。この場合、ダイオードのアノードにFETのソースが対応し、ダイオードのカソードにFETのドレインが対応するように、各々の整流素子S3,S4を接続する。制御回路30は、スイッチング素子S1と相反して整流素子S3がスイッチング動作するように、整流素子S3のゲートにパルス駆動信号を供給すると共に、スイッチング素子S2と相反して整流素子S4がスイッチング動作するように、整流素子S4のゲートにパルス駆動信号を供給する。これにより、スイッチング素子S1がオフする状態2,3,4には、整流素子S3がオンし、整流素子S3のドレインからソースを通して電流を流し、スイッチング素子S2がオフする状態1,2,4には、整流素子S4がオンし、整流素子S4のドレインからソースを通して電流を流すことで、整流素子S3,S4の導通損を減らして、コンバータ回路1’としての効率をより高めることができる。
A converter circuit 1 'shown in FIG. 7 is obtained by replacing the rectifying elements S3 and S4 shown in FIG. 1 with MOS type FETs. In this case, the rectifying elements S3 and S4 are connected so that the source of the FET corresponds to the anode of the diode and the drain of the FET corresponds to the cathode of the diode. The
つまり、ここでの整流素子S3,S4は、スイッチング素子S1,S2に同期してオン・オフ動作されるFETからなるので、これらの整流素子S3,S4に電流が流れるときの損失を低減でき、より高効率な非絶縁コンバータを提供できる。 That is, since the rectifying elements S3 and S4 here are FETs that are turned on and off in synchronization with the switching elements S1 and S2, loss when a current flows through these rectifying elements S3 and S4 can be reduced. A more efficient non-insulated converter can be provided.
図8は、図1に示す回路の別な変形例であり、ここでのコンバータ回路1’’はトランスT1の一次巻線np1とトランスT2の一次巻線np2を何れも削除し、残った二次巻線ns1,ns2を、それぞれ磁気結合していない第1のインダクタンス素子であるインダクタL1と、第2のインダクタンス素子であるインダクタL2としている。その他の構成および動作は、図1に示したものと共通している。また、整流素子S3,S4は図7で示したようなMOS型FETであってもよい。
FIG. 8 shows another modification of the circuit shown in FIG. 1, in which the
状態1において、スイッチング素子S1のみオンすると、スイッチング素子S2はオフするので、分圧用コンデンサCinが、入力電源10とインダクタL1に連結され、これらの各素子による閉回路が形成される。このとき、整流素子S3は逆バイアスされ、入力電源10からスイッチング素子S1,分圧用コンデンサCin,インダクタL1を順に通して電流が流れ、インダクタL1を流れる励磁電流は直線的に増加する。また、順バイアスされた整流素子S4を通して、インダクタL2から負荷20の接地された他端側へ電流が流れ込むことで、インダクタL2に蓄えられる励磁エネルギーが負荷20側へ放出するので、インダクタL2の励磁電流は直線的に減少する。
When only the switching element S1 is turned on in the
続いて、両方のスイッチング素子S1,S2がオフする状態2の期間になると、整流素子S3,S4は何れも順バイアスされ、整流素子S3を通してインダクタL1の励磁エネルギーが放出されると共に、整流素子S4を通してインダクタL2の励磁エネルギーが放出される。したがって、インダクタL1,出力コンデンサCo(および負荷20),整流素子S3の順に電流が流れ、また引き続きインダクタL2,出力コンデンサCo(および負荷20),整流素子S4の順に電流が流れて、各インダクタL1,L2の励磁電流は直線的に減少する。
Subsequently, in the
次に、スイッチング素子S2のみオンする状態3の期間になると、スイッチング素子S1はオフしており、分圧用コンデンサCinが、インダクタL2と出力コンデンサCoにそれぞれ接続され、これらの各素子による閉回路が形成される。このとき、整流素子S4は逆バイアスされ、分圧用コンデンサCinからスイッチング素子S2,インダクタL2,出力コンデンサCo(および負荷20),整流素子S3を順に通して電流が流れ、インダクタL2を流れる励磁電流は直線的に増加する。また、順バイアスされた整流素子S3を通して、インダクタL1から負荷20の接地された他端側へ引き続き電流が流れ込むことで、インダクタL1に蓄えられる励磁エネルギーが負荷20側へ放出するので、インダクタL1の励磁電流は直線的に減少する。
Next, when the period of the
そして、再び両方のスイッチング素子S1,S2がオンする状態4の期間になると、整流素子S3,S4は何れも順バイアスされ、整流素子S3を通してインダクタL1の励磁エネルギーが放出されると共に、整流素子S4を通してインダクタL2の励磁エネルギーが放出される。したがって、引き続きインダクタL1,出力コンデンサCo(および負荷20),整流素子S3の順に電流が流れ、またインダクタL2,出力コンデンサCo(および負荷20),整流素子S4の順に電流が流れて、各インダクタL1,L2の励磁電流は直線的に減少する。
In the
図8に示す回路は、前述したトランスT1,T2において、一次巻線np1,np2の巻数が0、すなわち二次巻線ns1,ns2に対する一次巻線np1,np2の巻数比nが0であると考えることができる。そのため、ここでの入力電圧Vinに対する出力電圧Voの比は、−D/(2−D)となり、同じ時比率Dで従来よりも大きな降圧比を得ることができる。例えば、時比率Dが0.2の場合、従来は入力電圧Vinと出力電圧Voとの比率が−4:1であるのに対し、本例では−9:1となって、2倍以上の降圧比が得られる。また、分圧用コンデンサCinの両端間電圧Vc1は、出力電圧Voの1/D倍になる。 In the circuit shown in FIG. 8, in the transformers T1 and T2, the number of turns of the primary windings np1 and np2 is 0, that is, the turn ratio n of the primary windings np1 and np2 with respect to the secondary windings ns1 and ns2 is 0. Can think. Therefore, the ratio of the output voltage Vo to the input voltage Vin here is -D / (2-D), and a larger step-down ratio than the conventional one can be obtained with the same time ratio D. For example, when the duty ratio D is 0.2, the ratio of the input voltage Vin to the output voltage Vo is -4: 1 in the past, whereas in this example, it is -9: 1, and the step-down ratio is twice or more. Is obtained. Further, the voltage Vc1 between both ends of the voltage dividing capacitor Cin is 1 / D times the output voltage Vo.
以上のように本例では、第1のインダクタL1および第2のインダクタL2と、分圧用コンデンサCinと、第1のスイッチング素子S1および第2のスイッチング素子S2と、第1の整流素子S3および第2の整流素子S4と、出力コンデンサCoとを備え、第1の期間にスイッチング素子S1のみをオンさせ、第2の期間にスイッチング素子S1,S2を両方ともオフさせ、第3の期間にスイッチング素子S2のみをオンさせ、第4の期間にスイッチング素子S1,S2を両方ともオフさせる動作を繰り返すことにより、分圧用コンデンサCinを、第1の期間に入力電源10とインダクタL1に直列接続させ、ならびに、第3の期間にインダクタL2と出力コンデンサCoに直列接続させて、インダクタL1,L2に二相の励磁電流をそれぞれ生成し、
第2,第3および第4の期間に、インダクタL1に生成した励磁電流を整流素子S3により整流し、第1,第2および第4の期間に、インダクタL2に生成した励磁電流を整流素子S4により整流することで、入力電源10からの入力電圧Vinを極性反転して、降圧した直流電圧Voを負荷20に供給する構成となっている。
As described above, in this example, the first inductor L1 and the second inductor L2, the voltage dividing capacitor Cin, the first switching element S1 and the second switching element S2, the first rectifying element S3 and the second 2 rectifying elements S4 and an output capacitor Co, only the switching element S1 is turned on in the first period, both the switching elements S1 and S2 are turned off in the second period, and the switching element in the third period By repeating the operation of turning on only S2 and turning off both of the switching elements S1 and S2 in the fourth period, the voltage dividing capacitor Cin is connected in series to the
The exciting current generated in the inductor L1 is rectified by the rectifying element S3 in the second, third, and fourth periods, and the exciting current generated in the inductor L2 is rectified in the rectifying element S4 in the first, second, and fourth periods. By rectifying, the polarity of the input voltage Vin from the
この場合も、既存の非絶縁昇降圧コンバータに対して、スイッチング素子S1,S2の時比率Dが同じ条件下で、入力電圧Vinに対する出力電圧Voの昇圧比を大きく取ることが可能になり、非絶縁昇降圧コンバータとしての電圧変換率を大幅に改善できる。また、スイッチング素子S1,S2や整流素子S3,S4の損失やサージの低減も可能になり、高効率を保ちつつ、昇圧比を大きく取ることができる。さらに、分圧用コンデンサCinの両端間に発生する電圧によって、各インダクタL1、L2を流れる電流が自動的にバランスされるので、電流バランス回路を別に設ける必要がなく、回路構成を簡単にできる。 Also in this case, it is possible to increase the step-up ratio of the output voltage Vo with respect to the input voltage Vin under the same condition of the time ratio D of the switching elements S1 and S2 as compared with the existing non-insulated buck-boost converter. The voltage conversion rate as an insulated buck-boost converter can be greatly improved. Further, the loss and surge of the switching elements S1 and S2 and the rectifying elements S3 and S4 can be reduced, and the boost ratio can be increased while maintaining high efficiency. Furthermore, since the currents flowing through the inductors L1 and L2 are automatically balanced by the voltage generated across the voltage dividing capacitor Cin, it is not necessary to provide a separate current balance circuit, and the circuit configuration can be simplified.
図9は、図8の変形例をさらに改良したもので、ここでは前記インダクタL1をトランスT1’の一次巻線np1’として、この一次巻線np1’と磁気結合する二次巻線ns1’を設けると共に、インダクタL2をトランスT2’の一次巻線np2’として、この一次巻線np2’と磁気結合する二次巻線ns2’を設け、二次巻線ns1’の一端であるドット側端子に整流素子S3のカソードを接続し、二次巻線ns2’の一端であるドット側端子に整流素子S4のカソードを接続し、これらの二次巻線ns1’,ns2’の他端である非ドット側端子を何れも接地することで、コンバータ回路1’’’の入力側と出力側とをトランスT1’,T2’で電気的に絶縁する構成を有している。その他の構成および動作は、図8に示したものと共通しているが、整流素子S3,S4は図7で示したようなMOS型FETであってもよい。
FIG. 9 shows a further improvement of the modification of FIG. 8, wherein the inductor L1 is used as a primary winding np1 ′ of a transformer T1 ′, and a secondary winding ns1 ′ magnetically coupled to the primary winding np1 ′ is used. At the same time, the inductor L2 is used as the primary winding np2 ′ of the transformer T2 ′, and the secondary winding ns2 ′ magnetically coupled to the primary winding np2 ′ is provided, and the dot side terminal which is one end of the secondary winding ns1 ′ is provided. The cathode of the rectifying element S3 is connected, the cathode of the rectifying element S4 is connected to the dot side terminal which is one end of the secondary winding ns2 ', and the non-dot which is the other end of these secondary windings ns1' and ns2 ' By grounding all the side terminals, the input side and the output side of the
そして、状態1において、スイッチング素子S1のみオンすると、スイッチング素子S2はオフするので、分圧用コンデンサCinが、入力電源10とトランスT1’に連結され、これらの各素子による閉回路が形成される。このとき、入力電源10からスイッチング素子S1,分圧用コンデンサCin,トランスT1’の一次巻線np1’を順に通して電流が流れ、トランスT1’を流れる励磁電流は直線的に増加するが、トランスT1’の二次巻線ns1’のドット側に正極性の電圧が発生するので、整流素子S3は逆バイアスされ、トランスT1’に励磁エネルギーが蓄えられる。一方、トランスT2’の二次巻線ns2’は非ドット側に正極性の電圧が発生するので、順バイアスされた整流素子S4を通して、トランスT2’の二次巻線ns2’から負荷20の接地された他端側へ電流が流れ込み、トランスT2’に蓄えられた励磁エネルギーが負荷20側へ放出するので、トランスT2’の励磁電流は直線的に減少する。
In
続いて、両方のスイッチング素子S1,S2がオフする状態2の期間になると、整流素子S3,S4は何れも順バイアスされ、整流素子S3を通してトランスT1’の励磁エネルギーが放出されると共に、整流素子S4を通してトランスT2’の励磁エネルギーが放出される。したがって、トランスT1’,出力コンデンサCo(および負荷20),整流素子S3の順に電流が流れ、また引き続きトランスT2’,出力コンデンサCo(および負荷20),整流素子S4の順に電流が流れて、各トランスT1’T2’の励磁電流は直線的に減少する。
Subsequently, in the
次に、スイッチング素子S2のみオンする状態3の期間になると、スイッチング素子S1はオフしており、分圧用コンデンサCinが、トランスT2’とトランスT1’を介して出力コンデンサCoにそれぞれ接続され、これらの各素子による閉回路が形成される。このとき、分圧用コンデンサCinからスイッチング素子S2,トランスT2’の一次巻線np2’,出力コンデンサCo(および負荷20),整流素子S3,トランスT1’の二次巻線ns1’,トランスT1’の一次巻線np1’を順に通して電流が流れ、トランスT2’を流れる励磁電流は直線的に増加するが、トランスT2’の二次巻線ns2’のドット側に正極性の電圧が発生するので、整流素子S4は逆バイアスされ、トランスT2’に励磁エネルギーが蓄えられる。また、順バイアスされた整流素子S3を通して、トランスT1’から負荷20の接地された他端側へ引き続き電流i1が流れ込むことで、トランスT1’に蓄えられる励磁エネルギーが負荷20側へ放出するので、トランスT1’の励磁電流は直線的に減少する。
Next, in the period of the
そして、再び両方のスイッチング素子S1,S2がオンする状態4の期間になると、整流素子S3,S4は何れも順バイアスされ、整流素子S3を通してトランスT1’の励磁エネルギーが放出されると共に、整流素子S4を通してトランスT2’の励磁エネルギーが放出される。したがって、トランスT1’,出力コンデンサCo(および負荷20),整流素子S3の順に電流が流れ、また引き続きトランスT2’,出力コンデンサCo(および負荷20),整流素子S4の順に電流が流れて、各トランスT1’T2’の励磁電流は直線的に減少する。
In the
以上のように、本例では特に前記インダクタL1を一次巻線np1’として、この一次巻線np1’と磁気結合する二次巻線ns1’を備えた第1のトランスT1’と、前記第2のインダクタL2を一次巻線np2’として、この一次巻線np2’と磁気結合する二次巻線ns2’を備えた第2のトランスT2’とを備え、これらの絶縁トランスT1’,T2’により、コンバータ回路1’’’の入力側と出力側との間を電気的に絶縁する構成としている。
As described above, in this example, the inductor L1 is used as the primary winding np1 ′, and the first transformer T1 ′ including the secondary winding ns1 ′ magnetically coupled to the primary winding np1 ′ and the second winding And the second transformer T2 ′ having the secondary winding ns2 ′ magnetically coupled to the primary winding np2 ′, and these insulating transformers T1 ′ and T2 ′. The input side and the output side of the
このように、インダクタL1,L2を絶縁トランスT1’,T2’で置き換えることで、入力側若しくは出力側の短絡などを、出力側若しくは入力側に波及させず、より信頼性を高めたコンバータ回路1’’’を提供することが可能になる。
In this way, by replacing the inductors L1 and L2 with the isolation transformers T1 ′ and T2 ′, the
その他、図9の変形例として、図10に示すように、トランスT1’の二次巻線ns1’と、トランスT2’の二次巻線ns2’の極性を何れも逆に入れ替え、且つ整流素子S3,S4のアノードとカソードをそれぞれ逆向きに接続することにより、コンバータ回路1’’’’をいわゆる絶縁型のフライバックコンバータとして動作させることができる。
In addition, as a modification of FIG. 9, as shown in FIG. 10, the polarities of the secondary winding ns1 ′ of the transformer T1 ′ and the secondary winding ns2 ′ of the transformer T2 ′ are both reversed, and the rectifying element By connecting the anodes and cathodes of S3 and S4 in opposite directions, the
この場合、スイッチング素子S1がオンする状態1の期間に、トランスT1’の一次巻線np1’に流れ込む電流によって、当該トランスT1’に励磁エネルギーを蓄え、スイッチング素子S1がオフする状態2,3,4の期間に、トランスT1’に蓄えられた励磁エネルギーを、整流素子S3から出力コンデンサCo(および負荷20)に送り出し、またスイッチング素子S2がオンする状態3の期間に、トランスT2’の一次巻線np2’に流れ込む電流によって、当該トランスT2’に励磁エネルギーを蓄え、スイッチング素子S2がオフする状態1,2,4の期間に、トランスT2’に蓄えられた励磁エネルギーを、整流素子S4から出力コンデンサCo(および負荷20)に送り出すことで、負荷20に極性を反転していない正の出力電圧Voを供給することができる。そのため、入力側若しくは出力側の短絡などを、出力側若しくは入力側に波及させず、より信頼性を高めたコンバータ回路1’’’’を提供することが可能になる。
In this case, during the period of the
なお本発明は、本実施例に限定されるものではなく、本発明の要旨の範囲内で種々の変形実施が可能である。例えば、図1や図7に示す回路例では、分圧用コンデンサCin,一次巻線np2,二次巻線np1の順に接続した直列回路を示しているが、例えば一次巻線np2,分圧用コンデンサCin,二次巻線np1の順に接続してもよい。また、スイッチング素子S1,S2や整流素子S3,S4として、FET以外の各種制御端子付き半導体素子(例えば、パワートランジスタ)を用いることができる。さらに、上記各例におけるNチャネルのMOS型FETに代わり、PチャネルのMOS型FETを用いてもよい。 The present invention is not limited to the present embodiment, and various modifications can be made within the scope of the gist of the present invention. For example, the circuit examples shown in FIG. 1 and FIG. 7 show a series circuit in which the voltage dividing capacitor Cin, the primary winding np2, and the secondary winding np1 are connected in this order, but for example, the primary winding np2, the voltage dividing capacitor Cin. , Secondary winding np1 may be connected in this order. Further, as the switching elements S1 and S2 and the rectifying elements S3 and S4, various semiconductor elements with control terminals (for example, power transistors) other than FETs can be used. Further, a P-channel MOS FET may be used instead of the N-channel MOS FET in each of the above examples.
10 入力電源
20 負荷
T1 第1のトランス
T2 第2のトランス
np1 (第1のトランスの)一次巻線
np2 (第2のトランスの)一次巻線
ns1 (第1のトランスの)二次巻線
ns2 (第2のトランスの)二次巻線
T1’ 第1のトランス
T2’ 第2のトランス
np1’ (第1のトランスの)一次巻線
np2’ (第2のトランスの)一次巻線
ns1’ (第1のトランスの)二次巻線
ns2’ (第2のトランスの)二次巻線
S1 第1のスイッチング素子
S2 第2のスイッチング素子
S3 第1の整流素子
S4 第2の整流素子
Cin 分圧用コンデンサ
Co 出力コンデンサ
L1 第1のインダクタ
L2 第2のインダクタ
10
Claims (4)
第1の期間に前記第1のスイッチング素子のみをオンさせ、第2の期間に前記第1および前記第2のスイッチング素子を両方ともオフさせ、第3の期間に前記第2のスイッチング素子のみをオンさせ、第4の期間に前記第1および前記第2のスイッチング素子を両方ともオフさせる動作を繰り返すことにより、
前記分圧用コンデンサと前記第1のトランスの一次巻線と前記第2のトランスの一次巻線とからなる直列回路を、前記第1の期間に入力電源と前記第1のトランスの二次巻線に直列接続させ、ならびに、前記第3の期間に前記第2のトランスの二次巻線と前記出力コンデンサに直列接続させて、前記第1および前記第2のトランスに二相の励磁電流をそれぞれ生成し、
前記第2,第3および第4の期間に、前記第1のトランスに生成した励磁電流を前記第1の整流素子により整流し、前記第1,第2および第4の期間に、前記第2のトランスに生成した励磁電流を前記第2の整流素子により整流することで、前記入力電源からの入力電圧を極性反転した直流電圧を負荷に供給することを特徴とする昇降圧コンバータ。 A first transformer formed by magnetically coupling the primary winding and the secondary winding; a second transformer formed by magnetically coupling the primary winding and the secondary winding; a voltage dividing capacitor; A second switching element, first and second rectifying elements, and an output capacitor;
Only the first switching element is turned on in the first period, both the first and second switching elements are turned off in the second period, and only the second switching element is turned on in the third period. By repeating the operation of turning on and turning off both the first and second switching elements in the fourth period,
A series circuit composed of the voltage dividing capacitor, the primary winding of the first transformer, and the primary winding of the second transformer is connected to an input power source and a secondary winding of the first transformer in the first period. And in series with the secondary winding of the second transformer and the output capacitor during the third period, two-phase excitation currents are respectively supplied to the first and second transformers. Generate
The exciting current generated in the first transformer is rectified by the first rectifier element in the second, third, and fourth periods, and the second current is rectified in the first, second, and fourth periods. A step-up / step-down converter characterized in that a DC voltage obtained by inverting the polarity of an input voltage from the input power source is supplied to a load by rectifying the exciting current generated in the transformer of the first rectifier by the second rectifying element.
第1の期間に前記第1のスイッチング素子のみをオンさせ、第2の期間に前記第1および前記第2のスイッチング素子を両方ともオフさせ、第3の期間に前記第2のスイッチング素子のみをオンさせ、第4の期間に前記第1および前記第2のスイッチング素子を両方ともオフさせる動作を繰り返すことにより、
前記分圧用コンデンサを、前記第1の期間に入力電源と前記第1のインダクタに直列接続させ、ならびに、前記第3の期間に前記第2のインダクタと前記出力コンデンサに直列接続させて、前記第1および前記第2のインダクタに二相の励磁電流をそれぞれ生成し、
前記第2,第3および第4の期間に、前記第1のインダクタに生成した励磁電流を前記第1の整流素子により整流し、前記第1,第2および第4の期間に、前記第2のインダクタに生成した励磁電流を前記第2の整流素子により整流することで、前記入力電源からの入力電圧を極性反転した直流電圧を負荷に供給することを特徴とする昇降圧コンバータ。 A first and second inductor, a voltage dividing capacitor, first and second switching elements, first and second rectifying elements, and an output capacitor;
Only the first switching element is turned on in the first period, both the first and second switching elements are turned off in the second period, and only the second switching element is turned on in the third period. By repeating the operation of turning on and turning off both the first and second switching elements in the fourth period,
The voltage dividing capacitor is connected in series to the input power source and the first inductor in the first period, and is connected in series to the second inductor and the output capacitor in the third period. Two-phase exciting currents are respectively generated in the first and second inductors;
The exciting current generated in the first inductor is rectified by the first rectifier element in the second, third, and fourth periods, and the second current is rectified in the first, second, and fourth periods. A step-up / step-down converter characterized in that a DC voltage obtained by reversing the polarity of the input voltage from the input power source is supplied to a load by rectifying the exciting current generated in the inductor of the second rectifier by the second rectifying element.
前記第2のインダクタを一次巻線として、この一次巻線と磁気結合する二次巻線を備えた第2のトランスとを備え、
前記第1および前記第2のトランスにより、入力側と出力側との間を電気的に絶縁して、極性反転若しくは極性非反転の前記直流電圧を前記負荷に供給する構成としたことを特徴とする請求項2記載の昇降圧コンバータ。 A first transformer having a secondary winding magnetically coupled to the primary winding, wherein the first inductor is a primary winding;
A second transformer having a secondary winding magnetically coupled to the primary winding, the second inductor serving as a primary winding;
The first and second transformers are configured to electrically insulate between the input side and the output side and supply the DC voltage of polarity inversion or non-inversion to the load. The step-up / step-down converter according to claim 2.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010082173A JP2011217485A (en) | 2010-03-31 | 2010-03-31 | Step-up/down converter |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010082173A JP2011217485A (en) | 2010-03-31 | 2010-03-31 | Step-up/down converter |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2011217485A true JP2011217485A (en) | 2011-10-27 |
Family
ID=44946649
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010082173A Withdrawn JP2011217485A (en) | 2010-03-31 | 2010-03-31 | Step-up/down converter |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2011217485A (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN104734496A (en) * | 2015-03-31 | 2015-06-24 | 国家电网公司 | SEPIC feed buck-boost converter |
-
2010
- 2010-03-31 JP JP2010082173A patent/JP2011217485A/en not_active Withdrawn
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN104734496A (en) * | 2015-03-31 | 2015-06-24 | 国家电网公司 | SEPIC feed buck-boost converter |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9318967B2 (en) | DC to DC converter and DC to DC conversion system | |
TWI404317B (en) | Dual-polarity dual-output synchronous boost converters and method for operating the same | |
US7193396B2 (en) | DC converters having buck or boost configurations | |
US6545883B2 (en) | Integrated boost-asymmetrical half-bridge converter | |
JP4649299B2 (en) | DC-DC converter | |
CN108933515B (en) | Flyback converter controller, flyback converter and operation method thereof | |
US7535733B2 (en) | Method of controlling DC-to-DC converter whereby switching control sequence applied to switching elements suppresses voltage surges at timings of switch-off of switching elements | |
US20200358355A1 (en) | Resonant switched transformer converter | |
CN114629358A (en) | Synchronous rectification gate driver with active clamper | |
JP6241334B2 (en) | Current resonance type DCDC converter | |
CN111492568B (en) | Interleaved LLC Resonant Converter | |
JP4439979B2 (en) | Power supply | |
JP7051246B2 (en) | Power supply | |
US20040246748A1 (en) | Bridge-buck converter with self-driven synchronous rectifiers | |
CN114391218A (en) | Wide voltage range DC-DC converter | |
JPWO2013061800A1 (en) | Inverter device | |
JP2022553339A (en) | Inverter circuit and method, e.g. for use in power factor correction | |
US20080278971A1 (en) | Forward-forward converter | |
JP4337376B2 (en) | DC converter | |
JP2011217485A (en) | Step-up/down converter | |
Bell | Introduction to push-pull and cascaded power converter topologies | |
JP6945429B2 (en) | Insulated switching power supply | |
JP6485366B2 (en) | Phase shift type full bridge type power supply circuit | |
JP2011217486A (en) | Step-up converter | |
JP4329450B2 (en) | DC converter |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20130604 |