JP2011211009A - Semiconductor optical integrated element - Google Patents

Semiconductor optical integrated element Download PDF

Info

Publication number
JP2011211009A
JP2011211009A JP2010078116A JP2010078116A JP2011211009A JP 2011211009 A JP2011211009 A JP 2011211009A JP 2010078116 A JP2010078116 A JP 2010078116A JP 2010078116 A JP2010078116 A JP 2010078116A JP 2011211009 A JP2011211009 A JP 2011211009A
Authority
JP
Japan
Prior art keywords
semiconductor optical
optical integrated
semiconductor
light
chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2010078116A
Other languages
Japanese (ja)
Other versions
JP5134033B2 (en
Inventor
Nobuhiro Nunotani
伸浩 布谷
Hiroyuki Ishii
啓之 石井
Shigeru Kanazawa
慈 金澤
Nobuhiro Kawaguchi
悦弘 川口
Takeshi Fujisawa
剛 藤澤
Akira Oki
明 大木
Ryuzo Iga
龍三 伊賀
Hiromi Ohashi
弘美 大橋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nippon Telegraph and Telephone Corp
Original Assignee
Nippon Telegraph and Telephone Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Telegraph and Telephone Corp filed Critical Nippon Telegraph and Telephone Corp
Priority to JP2010078116A priority Critical patent/JP5134033B2/en
Publication of JP2011211009A publication Critical patent/JP2011211009A/en
Application granted granted Critical
Publication of JP5134033B2 publication Critical patent/JP5134033B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Abstract

PROBLEM TO BE SOLVED: To provide a semiconductor optical integrated element such as a laser array element with modulators integrated therein, having configuration in which high-frequency signals to respective integrated modulating elements are kept uniform by enabling intervals and lengths of input interconnects to high-frequency electrodes on a chip (semiconductor optical integrated element) to be uniform while preventing reflection on a light emission end face of the semiconductor optical integrated element.SOLUTION: The semiconductor optical integrated element 11 includes a plurality of electrode pads 17A to 17D formed on the same substrate 11a so as to input high-frequency signals, and also has an optical output waveguide 16 for emitting light formed obliquely relative to the light emission end face 11b, and configured to emit the light obliquely relative to the optical emission end face 11b, wherein the plurality of electrode pads 17A to 17D are arranged side by side in a direction orthogonal to the emission direction C of the light from the semiconductor optical integrated element 11.

Description

本発明は光ファイバ通信用の光源などとして用いられる変調器を集積した半導体レーザのアレイ素子などの半導体光集積素子に関するものである。   The present invention relates to a semiconductor optical integrated device such as an array device of a semiconductor laser in which a modulator used as a light source for optical fiber communication is integrated.

光ファイバ通信における波長多重通信方式では、複数の異なる波長の光信号を一本の光ファイバで伝送する。一般的に、光ファイバ通信の光源として単一モードで動作する半導体分布帰還型(DFB)レーザが用いられている。従って、波長多重通信のためには、異なる波長で動作するDFBレーザを複数個用い、それぞれを直接変調もしくは外部変調し、それらの光出力を、光結合器を用いて合波して伝送する。   In the wavelength multiplexing communication system in optical fiber communication, a plurality of optical signals having different wavelengths are transmitted through a single optical fiber. Generally, a semiconductor distributed feedback (DFB) laser operating in a single mode is used as a light source for optical fiber communication. Therefore, for wavelength multiplexing communication, a plurality of DFB lasers operating at different wavelengths are used, each of which is directly modulated or externally modulated, and their optical outputs are multiplexed and transmitted using an optical coupler.

また、システムの小型化、低消費電力化のために、集積デバイスの開発も行われている。図4に従来の半導体光集積素子を示す。図4に示す半導体光集積素子(以下、これをチップとも称する)1は、同一基板1a上に作られた4つのDFBレーザ2A,2B,2C,2Dの光出力を、高周波信号を入力(印加)するための電極パッド3A,3B,3C,3Dを備えた4つの電界吸収型(EA)の外部変調器4A,4B,4C,4Dでそれぞれ変調し、光結合器5によって1本の光出力導波路6に合波する機能を有するEA‐DFBレーザ7A,7B,7C,7Dのアレイ素子である。これにより、パッケージ5を1つにすることができるため、個別に温度調節機構やレンズなどを持たせる場合に比べ、低消費電力、コスト削減を図ることが可能である。
なお、図4において、9はチップ1の光出射端面(半導体端面:ヘキ開面)1bにコーティングされた無反射コート、矢印Aはチップ1(光出力導波路6の光出力端6a)からの光の出射方向、10はレンズなどの光学部品である。
In addition, integrated devices are being developed to reduce the size and power consumption of the system. FIG. 4 shows a conventional semiconductor optical integrated device. A semiconductor optical integrated device (hereinafter also referred to as a chip) 1 shown in FIG. 4 inputs (applies to) optical outputs of four DFB lasers 2A, 2B, 2C, and 2D formed on the same substrate 1a and high-frequency signals. ) Are modulated by four electroabsorption (EA) external modulators 4A, 4B, 4C, and 4D each having electrode pads 3A, 3B, 3C, and 3D, and one optical output is provided by the optical coupler 5. This is an array element of EA-DFB lasers 7A, 7B, 7C, and 7D having a function of combining with the waveguide 6. Thereby, since the package 5 can be made into one, it is possible to aim at a low power consumption and cost reduction compared with the case where a temperature control mechanism, a lens, etc. are provided individually.
In FIG. 4, 9 is a non-reflective coating coated on the light emitting end face (semiconductor end face: cleaved face) 1b of the chip 1, and arrow A is from the chip 1 (light output end 6a of the light output waveguide 6). The light emitting direction 10 is an optical component such as a lens.

単一モードで動作するDFBレーザなどの単一モードレーザは、一般的に反射光に弱いことが知られている。つまり、一度レーザ共振器外部に放出された光が反射されて再び共振器内部に入射することにより、反射波の強度や位相に応じて線幅の増大などを招き、通信の品質が劣化する。この反射波の影響はレーザ出射端面近傍の反射よりも、遠方の反射の方がより問題が大きい。そこで、非特許文献1のレーザアレイのように、レーザの後に半導体から空気中に出射するまでに光導波路が長く続くような素子の場合、半導体のヘキ開面(光出射端面)に無反射コートを施すだけでなく、光出力導波路をヘキ開面に対して斜めに配置することが行われており、無反射コートを施したヘキ開面でのわずかな反射光も光出力導波路に戻らないような構造としている。   It is known that single mode lasers such as DFB lasers operating in a single mode are generally vulnerable to reflected light. That is, once the light emitted to the outside of the laser resonator is reflected and reenters the inside of the resonator, the line width increases according to the intensity and phase of the reflected wave, and the communication quality deteriorates. The influence of this reflected wave is more problematic in the far reflection than in the vicinity of the laser emission end face. Therefore, in the case of an element in which the optical waveguide continues for a long time before the laser beam is emitted from the semiconductor into the air, as in the laser array of Non-Patent Document 1, a non-reflective coating is applied to the semiconductor open surface (light emitting end surface). In addition, the optical output waveguide is disposed obliquely with respect to the cleaved surface, and even a slight amount of reflected light on the cleaved surface with a non-reflective coating is returned to the optical output waveguide. There is no structure.

図5には光出力導波路6が、チップ1の光出射端面1bに対して斜めに形成した場合の構造を示す。なお、図5のチップ1の他の構成については、図1のチップ1と同様である。   FIG. 5 shows a structure when the light output waveguide 6 is formed obliquely with respect to the light emitting end face 1 b of the chip 1. 5 is the same as that of the chip 1 in FIG.

Hiroyuki Ishii et. al., "Widely Wavelength-Tunable DFB Laser Array Integrated With Funnel Combiner," IEEE Journal of Selected Topics in Quantum Electronics, vol. 13, no. 5, pp. 1089-1094, September/October 2007.Hiroyuki Ishii et. Al., "Widely Wavelength-Tunable DFB Laser Array Integrated With Funnel Combiner," IEEE Journal of Selected Topics in Quantum Electronics, vol. 13, no. 5, pp. 1089-1094, September / October 2007.

図5に示すように、光出力導波路6を光出射端面1bに対して斜めに配置した場合には、光の出射方向(矢印B方向)も光出射端面1bに対して斜めになる。従って、パッケージ8内での光学部品10の配置を簡便にするためには、パッケージ8内で、チップ1を斜めに配置し、矩形のパッケージ1の横方向(水平方向:x軸方向)に対して平行に光を出力する必要がある。   As shown in FIG. 5, when the light output waveguide 6 is disposed obliquely with respect to the light emitting end face 1b, the light emitting direction (arrow B direction) is also inclined with respect to the light emitting end face 1b. Therefore, in order to simplify the arrangement of the optical component 10 in the package 8, the chip 1 is arranged obliquely in the package 8, and the horizontal direction (horizontal direction: x-axis direction) of the rectangular package 1 is determined. It is necessary to output light in parallel.

簡単化のために平面波としてスネルの法則によって角度を考えると、半導体部分と空気の屈折率によって、光出力導波路6を角度θ1(即ち光出力導波路6と、光出射端面1bと直交する方向との成す角度θ1)だけ斜めにした場合には、光出射方向Bは角度θ2(即ち光出射方向Bと、光出射端面1bと直交する方向との成す角度θ2)となり、チップ1もその分傾ける必要がある。もし、チップ1を傾けない場合には、パッケージ8内でチップ1からパッケージ8まで光を導く経路上で光を曲げる必要があり、部品点数が増えることや、光軸調整に手間がかかり実装コストの増大を招くなどの問題が生じる。ここで、無反射コーティングなどを施し、半導体と空気の間に別の層があったとしても、図6の式から明らかのように、最終的な出力導波路6の角度と光出力方向の関係は同じである。 Considering the angle by Snell's law as a plane wave for simplification, the optical output waveguide 6 is orthogonal to the angle θ 1 (that is, the optical output waveguide 6 and the light output end face 1b by the refractive index of the semiconductor portion and air. In the case of being inclined by an angle θ 1 formed with the direction, the light emitting direction B becomes an angle θ 2 (that is, the angle θ 2 formed between the light emitting direction B and the direction perpendicular to the light emitting end face 1b), and the chip 1 also needs to be tilted accordingly. If the chip 1 is not tilted, it is necessary to bend light along a path for guiding light from the chip 1 to the package 8 in the package 8, which increases the number of components and requires time and effort for adjusting the optical axis. This causes problems such as an increase in Here, even if a non-reflective coating or the like is applied and there is another layer between the semiconductor and air, the relationship between the final angle of the output waveguide 6 and the light output direction is clear from the equation of FIG. Are the same.

図7は、半導体(光出力導波路6)の屈折率n1と出力角θ2の関係について、入力角すなわち光出力導波路6の角度θ1を変えて計算した結果である。
チップ1を傾けた場合、各EA-DFB7A〜7Dへ高周波信号を入力する各EA変調器4A〜4D部の各電極パッド3A〜3Dを結んだラインL1が、パッケージ8に対して斜めになってしまう。高周波信号はパッケージ8外から導入されるが、パッケージ8の枠からチップ1までは金ワイヤーなどで接続することになる。金ワイヤーはなるべく短い方が他の配線の影響などを受けにくい。そのため、フレキシブル配線基板などをチップ1上方に配置して、パッケージ8の枠からチップ1上まで配線した後、チップ1に接続する部分のみにワイヤーを用いる。しかしながら、チップ1の電極パッド3A〜3Dの位置がばらばらだと、フレキシブル配線基板から各電極パッド3A〜3Dまでの距離がばらばらになってしまい、フレキシブル配線基板とチップ1(各電極パッド3A〜3D)間を結ぶワイヤーの長さがそれぞれ異なることになり、高周波信号の品質がそれぞれ異なることになる。
FIG. 7 shows the calculation result of the relationship between the refractive index n 1 of the semiconductor (optical output waveguide 6) and the output angle θ 2 by changing the input angle, that is, the angle θ 1 of the optical output waveguide 6.
When the chip 1 is tilted, the line L1 connecting the electrode pads 3A to 3D of the EA modulators 4A to 4D for inputting high-frequency signals to the EA-DFBs 7A to 7D is inclined with respect to the package 8. End up. The high-frequency signal is introduced from outside the package 8, but the frame from the package 8 to the chip 1 is connected by a gold wire or the like. The shorter the gold wire, the less likely it is to be affected by other wiring. Therefore, after a flexible wiring board or the like is arranged above the chip 1 and wired from the frame of the package 8 to the chip 1, a wire is used only for a portion connected to the chip 1. However, if the positions of the electrode pads 3A to 3D of the chip 1 are different, the distances from the flexible wiring board to the electrode pads 3A to 3D will be different, and the flexible wiring board and the chip 1 (each electrode pad 3A to 3D). ) The lengths of the connecting wires will be different, and the quality of the high frequency signal will be different.

図5のような配置の場合、電極パッド3A〜3DのラインL1が斜めになっているため、ワイヤー長さ(フレキシブル配線基板から各電極パッド3A〜3Dまでの距離)を同一にしようとすると、フレキシブル配線基板を斜めに配置するなどの工夫が必要であるが、作製上の手間が増えるとともに、距離を均一にすることも困難となる。また、フレキシブル配線基板を斜めに配置した場合、フレキシブル配線基板の方も工夫した形状にしないと、パッケージ8内でフレキシブル配線基板が他の部品に干渉するなどの問題が生じる。また、フレキシブル配線基板の形状を複雑にすると、フレキシブル配線基板を設置する際の許容誤差の余裕が少なくなるため、実装が困難になる。従って、結局のところ、フレキシブル配線基板は単純な形状にすることが必要となる。   In the case of the arrangement as shown in FIG. 5, since the line L1 of the electrode pads 3A to 3D is slanted, when trying to make the wire length (distance from the flexible wiring board to each electrode pad 3A to 3D) the same, Although it is necessary to devise an arrangement such as arranging the flexible wiring board diagonally, it is difficult to make the distance uniform as well as the time and effort required for production increase. Further, when the flexible wiring board is disposed obliquely, there is a problem that the flexible wiring board interferes with other components in the package 8 unless the flexible wiring board is also devised. In addition, if the shape of the flexible wiring board is complicated, the tolerance of tolerance when installing the flexible wiring board is reduced, so that mounting becomes difficult. Therefore, after all, the flexible wiring board needs to have a simple shape.

更に、図5のようにチップ1を斜めに配置した場合、チップ1の幅Wが広いと、チップ1の角とレンズなどの光学部品10が干渉する。この干渉を防止するため、レンズなどは、焦点距離によって決まる最適位置があるが、最適な位置に設置するための余裕が小さくなる。最悪の場合、チップ1と光学部品10と干渉を防止するため、チップ1(光出力導波路6の光出力端6a)と光学部品10との距離dが離れ過ぎてしまい、光学部品10を最適位置に設置できないという問題が生じる。例えば、図4の構成の場合、チップ1と光学部品10の距離dに制限は無く、チップ1の直近まで光学部品10近づけることが可能である。しかし、図5のように光出力導波路6を角度θ1だけ斜めにした場合、光出射方向Bはチップ1に対して角度θ2となるため、その分だけチップ1を傾けて配置する必要がある。従って、光出力導波路6の光出力端6aと光学部品10との距離dの最小値は、おおよそ
d=W/2×sinθ2 ・・・(1)
となり、これ以上光学部品10をチップ1に近づけることができない。
Further, when the chip 1 is disposed obliquely as shown in FIG. 5, if the width W of the chip 1 is wide, the corners of the chip 1 and the optical component 10 such as a lens interfere with each other. In order to prevent this interference, the lens or the like has an optimum position that is determined by the focal length, but the margin for installation at the optimum position is reduced. In the worst case, in order to prevent interference between the chip 1 and the optical component 10, the distance d between the chip 1 (the light output end 6a of the light output waveguide 6) and the optical component 10 is too far away, and the optical component 10 is optimal. The problem that it cannot be installed in a position arises. For example, in the configuration of FIG. 4, the distance d between the chip 1 and the optical component 10 is not limited, and the optical component 10 can be brought close to the chip 1. However, when the light output waveguide 6 is inclined by the angle θ 1 as shown in FIG. 5, the light emission direction B is the angle θ 2 with respect to the chip 1, so that it is necessary to dispose the chip 1 by that amount. There is. Therefore, the minimum value of the distance d between the optical output end 6a of the optical output waveguide 6 and the optical component 10 is approximately
d = W / 2 × sinθ 2 (1)
Thus, the optical component 10 cannot be brought closer to the chip 1 any more.

チップ幅Wは、並列に配置したEA−DFB7A〜7Dの間隔DMOD及び個数(図5の例では4個)によって決まる。変調信号(高周波信号)の素子(EA−DFB7A〜7D)間での相互干渉を抑えるため、素子間隔DMODを広くとることが求められる。また、今後、チャネル数の増加に伴い並列配置の素子数が増加する。従って、チップ幅Wは拡大する傾向にあるため、チップを斜めに配置した場合の影響がより大きくなってしまう。 The chip width W is determined by the distance D MOD and the number (4 in the example of FIG. 5) of the EA-DFBs 7A to 7D arranged in parallel. In order to suppress the mutual interference between the elements (EA-DFBs 7A to 7D) of the modulation signal (high frequency signal), it is required to increase the element spacing D MOD . In the future, the number of elements arranged in parallel will increase as the number of channels increases. Therefore, since the chip width W tends to be increased, the influence when the chips are arranged obliquely becomes larger.

従って、本発明は上記のような問題点に鑑みてなされたものであり、変調器を集積したレーザアレイ素子などの半導体光集積素子の光出射端面での反射を防止しつつ、チップ(半導体光集積素子)上の高周波電極への入力配線の間隔及び長さを均一にすることができ、集積された各変調素子への高周波信号を均一に保つことができる構成の半導体光集積素子を提供することを課題としている。   Accordingly, the present invention has been made in view of the above-described problems. While preventing reflection on the light emitting end face of a semiconductor optical integrated device such as a laser array device integrated with a modulator, a chip (semiconductor optical Provided is a semiconductor optical integrated device having a configuration in which the interval and length of input wirings to high frequency electrodes on an integrated device) can be made uniform, and high frequency signals to each integrated modulation device can be kept uniform. It is an issue.

上記課題を解決する第1発明の半導体光集積素子は、同一基板上に高周波信号を複数個の光半導体素子へそれぞれ入力するため複数個の電極を有し、且つ、光を出射するための光出力導波路が、半導体光集積素子の光出射端面に対して斜めに形成され、前記光出射端面に対して斜めに光を出射する構成の半導体光集積素子であって、
前記高周波信号を入力するための複数個の電極が、半導体光集積素子からの光の出射方向に対して直交する方向に一列または複数列並んで配置されていることを特徴とする。
A semiconductor optical integrated device according to a first aspect of the present invention for solving the above-described problems has a plurality of electrodes for inputting a high frequency signal to a plurality of optical semiconductor devices on the same substrate, and light for emitting light. An output waveguide is formed obliquely with respect to the light emitting end face of the semiconductor optical integrated element, and is a semiconductor optical integrated element configured to emit light obliquely with respect to the light emitting end face,
The plurality of electrodes for inputting the high-frequency signal are arranged in one or a plurality of rows in a direction orthogonal to the light emission direction from the semiconductor optical integrated device.

また、第2発明の半導体光集積素子は、第1発明の半導体光集積素子において、
前記光出力導波路の角度が、前記光出射端面に対して3度以上傾斜していることを特徴とする。
The semiconductor optical integrated device of the second invention is the semiconductor optical integrated device of the first invention.
The angle of the light output waveguide is inclined by 3 degrees or more with respect to the light emitting end face.

また、第3発明の半導体光集積素子は、第1又は第2発明の半導体光集積素子において、同一の列に配置された前記電極の数をN、電極間隔をDMOD(μm)とし、半導体光集積素子からの光の出射方向の角度をθ2(deg)とすると、
DMOD×(N−1)×sin(θ2)> 100μm
であることを特徴とする。
The semiconductor optical integrated device of the third invention is the semiconductor optical integrated device of the first or second invention, wherein the number of the electrodes arranged in the same column is N and the electrode interval is D MOD (μm). If the angle of the light emission direction from the optical integrated device is θ 2 (deg),
D MOD × (N−1) × sin (θ 2 )> 100 μm
It is characterized by being.

また、第4発明の半導体光集積素子は、第1〜第3発明の何れか1つの光半導体素子が、変調器を集積した半導体レーザのアレイ素子、もしくは、直接変調可能な半導体レーザのアレイ素子、もしくは、変調器のアレイ素子であることを特徴とする。   A semiconductor optical integrated device according to a fourth aspect of the invention is a semiconductor laser array device in which any one of the optical semiconductor devices according to the first to third inventions is integrated with a modulator, or an array device of a semiconductor laser capable of direct modulation. Or an array element of a modulator.

本発明の半導体光集積素子によれば、変調器を集積したレーザアレイ素子などの半導体光集積素子の光出射端面での反射を防止しつつ、チップ(半導体光集積素子)上の高周波電極への入力配線の間隔及び長さを均一にすることができ、集積された各変調素子への高周波信号を均一に保つことが可能となる。   According to the semiconductor optical integrated device of the present invention, the reflection to the light emitting end face of the semiconductor optical integrated device such as the laser array device integrated with the modulator is prevented, and the high frequency electrode on the chip (semiconductor optical integrated device) is applied. The intervals and lengths of the input wirings can be made uniform, and high frequency signals to the integrated modulation elements can be kept uniform.

本発明の第1の実施の形態例に係る半導体光集積素子の構造を説明する図である。It is a figure explaining the structure of the semiconductor optical integrated device based on the 1st Example of this invention. 本発明の第1の実施の形態例に係る半導体光集積素子の構造を説明する図であってフレキシブル配線基板を配置した状態を示す図である。It is a figure explaining the structure of the semiconductor optical integrated element which concerns on the 1st Example of this invention, Comprising: It is a figure which shows the state which has arrange | positioned the flexible wiring board. 本発明の第2の実施の形態例に係る半導体光集積素子の構造を説明する図であってフレキシブル配線基板を配置した状態を示す図である。It is a figure explaining the structure of the semiconductor optical integrated element which concerns on the 2nd Example of this invention, Comprising: It is a figure which shows the state which has arrange | positioned the flexible wiring board. 従来の半導体光集積素子の構造を説明する図である。It is a figure explaining the structure of the conventional semiconductor optical integrated element. 従来の半導体光集積素子の構造を説明する図である。It is a figure explaining the structure of the conventional semiconductor optical integrated element. 光の屈折を説明する図である。It is a figure explaining refraction of light. 光出力導波路と光出射角度の関係を説明する図である。It is a figure explaining the relationship between a light output waveguide and a light emission angle.

以下、本発明の実施の形態例を図面に基づいて詳細に説明する。   Embodiments of the present invention will be described below in detail with reference to the drawings.

<第1の実施の形態例>
図1に示すように、本発明の第1の実施の形態例に係る半導体光集積素子(以下、これをチップとも称する)11は、同一のInP基板11a上に波長1.3μm付近に利得を持つGaInAsP多重量子井戸構造を活性層に持ち、回折格子を形成することで単一モード動作が可能な半導体分布帰還型(DFB)レーザ12A,12B,12C,12Dと、波長1.3μmより短波長側に吸収ピークを持つAlGaInAs多重量子井戸構造を吸収層とする電界吸収型(EA)変調器13A,13B,13C,13Dとをそれぞれ直列に集積した4つのEA-DFBレーザ14A,14B,14C,14Dを、等間隔DMODで並列に配置して集積し、それらの光出力を1本の光導波路にまとめるための1.1μm波長のバンドギャップを有するGaInAsPをコアとする光結合器(合波器)15及び光出力導波路16を集積したものである。
EA変調器13A〜13Dは、高周波信号を入力(印加)するための電極パッド17A,17B,17C,17Dをそれぞれ備えている。
光出力導波路16は、チップ11の光出射端面(半導体端面:ヘキ開面)11bに対して斜めに形成形成されている。
なお、図1において、22はチップ11の光出射端面11bにコーティングされた無反射コート、矢印Cはチップ11(光出力導波路16の光出力端16a)からの光の出射方向、21はレンズなどの光学部品、17はパッケージである。
<First Embodiment>
As shown in FIG. 1, a semiconductor optical integrated device (hereinafter also referred to as a chip) 11 according to the first embodiment of the present invention has a gain in the vicinity of a wavelength of 1.3 μm on the same InP substrate 11a. Semiconductor distributed feedback (DFB) lasers 12A, 12B, 12C, and 12D that have a GaInAsP multiple quantum well structure in the active layer and can operate in a single mode by forming a diffraction grating, and shorter than 1.3 μm in wavelength. Four EA-DFB lasers 14A, 14B, 14C, and 14D in which electroabsorption (EA) modulators 13A, 13B, 13C, and 13D each having an absorption peak of an AlGaInAs multiple quantum well structure having an absorption peak are respectively integrated in series. , An optical coupler (multiplexer) 15 having a GaInAsP having a band gap of 1.1 μm as a core for integrating and arranging their optical outputs in a single optical waveguide, arranged in parallel at equal intervals D MOD And optical output waveguide 1 It is those that integrate.
Each of the EA modulators 13A to 13D includes electrode pads 17A, 17B, 17C, and 17D for inputting (applying) a high-frequency signal.
The light output waveguide 16 is formed and formed obliquely with respect to the light emitting end face (semiconductor end face: cleaved face) 11 b of the chip 11.
In FIG. 1, 22 is a non-reflective coating coated on the light emitting end face 11b of the chip 11, arrow C is the light emitting direction from the chip 11 (light output end 16a of the light output waveguide 16), and 21 is a lens. An optical component such as 17 is a package.

そして、本実施の形態例1では、チップ11をパッケージ17内で斜めに配置した場合においても、変調信号(高周波信号)を入力する電極パッド17A〜17Dは、各電極パッド3A〜3Dを結んだラインL2が、矩形のパッケージ18の横方向(水平方向:x軸方向)に対して垂直になるように並んでいる。なお、ここでパッケージ18の横方向(水平方向:x軸方向)は、チップ11の光出射方向Cと同じであり、パッケージ18の縦方向(垂直方向:y軸方向)は、光出射方向Cと直交する方向であるとしている。従って、電極パッド17A〜17Dは、光出射方向Cに対して直交する方向に一列に配置されている。光出射方向Cは光出射端面11bに対して斜めになっている。   In the first embodiment, even when the chip 11 is obliquely arranged in the package 17, the electrode pads 17A to 17D for inputting the modulation signal (high frequency signal) connect the electrode pads 3A to 3D. The lines L2 are arranged so as to be perpendicular to the lateral direction (horizontal direction: x-axis direction) of the rectangular package 18. Here, the horizontal direction (horizontal direction: x-axis direction) of the package 18 is the same as the light emission direction C of the chip 11, and the vertical direction (vertical direction: y-axis direction) of the package 18 is the light emission direction C. It is assumed that the direction is perpendicular to the direction. Therefore, the electrode pads 17 </ b> A to 17 </ b> D are arranged in a row in a direction orthogonal to the light emission direction C. The light emission direction C is inclined with respect to the light emission end face 11b.

EA-DFBレーザ14A〜14D(DFBレーザ12A〜12D及びEA変調器13A〜13D)の間隔DMODは、高周波信号の相互干渉を避けるために余裕を持たせ500μmとした。チップ11の幅Wは2mmである。光出力導波路16の傾き角度θ1(即ち光出力導波路16と、光出射端面11bと直交する方向との成す角度θ1)は7度とした。光出射方向Cの傾き角度(即ち光出射方向Cと、光出射端面11bと直交する方向との成す角度)はθ2である。従って、その分、チップ11も傾けている。 The interval D MOD between the EA-DFB lasers 14A to 14D (DFB lasers 12A to 12D and EA modulators 13A to 13D) is set to 500 μm with a margin in order to avoid mutual interference of high frequency signals. The width W of the chip 11 is 2 mm. The inclination angle θ 1 of the light output waveguide 16 (that is, the angle θ 1 formed between the light output waveguide 16 and the direction perpendicular to the light emitting end face 11b) was set to 7 degrees. The inclination angle of the light emission direction C (that is, the angle formed between the light emission direction C and the direction perpendicular to the light emission end face 11b) is θ 2 . Therefore, the tip 11 is also tilted accordingly.

図7から、光出力導波路(半導体導波路)16の屈折率n1を3.29とすると、出力角度は23.6度となるため、チップ11の配置もパッケージ18に対して23.6度傾けて配置している。 From FIG. 7, if the refractive index n 1 of the optical output waveguide (semiconductor waveguide) 16 is 3.29, the output angle is 23.6 degrees, so the chip 11 is also placed 23.6 degrees inclined with respect to the package 18. Yes.

図5の従来の半導体光集積素子1のようにEA変調器4A〜4Dがチップ1のX軸上(横方向)の同じ位置に並んでいると、電極パッド3A〜3DのラインL1も23.6度傾いた状態となる。従って、図5の半導体光集積素子1の場合、一番上のEA-DFB7AのEA変調器4Aの電極パッド3Aと一番下のEA-DFB7DのEA変調器4Dの電極パッド3Dの位置は、パッケージ8の横方向(x軸方向)で見ると、600μm以上もずれていることになる。   When the EA modulators 4A to 4D are arranged at the same position on the X axis (lateral direction) of the chip 1 as in the conventional semiconductor optical integrated device 1 of FIG. 5, the line L1 of the electrode pads 3A to 3D is also 23.6 degrees. It will be tilted. Therefore, in the case of the semiconductor optical integrated device 1 of FIG. 5, the position of the electrode pad 3A of the EA modulator 4A of the top EA-DFB 7A and the electrode pad 3D of the EA modulator 4D of the bottom EA-DFB 7D is When viewed in the lateral direction (x-axis direction) of the package 8, it is displaced by 600 μm or more.

これに対して、図1の本発明の半導体光集積素子11では、EA変調器13A〜13Dの間隔DMODを500μmに保ったまま、EA変調器13A〜13Dの電極パッド17A〜17DのラインL2をパッケージ18の横方向(x軸方向)に対して垂直に保つため(即ち垂直ラインL2が光出射方向Cに対して直交する方向であるため)、チップ11上でEA-DFBレーザ14A〜14Dを、チップ11のX軸方向(横方向)にΔXだけスライドさせて(ずらして)配置させた。ΔXは、以下の計算式で算出できる。
ΔX=DMOD×sin(θ2)=DMOD×n1×sinθ1 ・・・(2)
即ち、半導体(光出力導波路16)の屈折率n1と光出力導波路16の角度θ1に応じて、素子(EA-DFBレーザ14A〜14D)のスライド量(ずれ量)ΔXを決定すればよい。
On the other hand, in the semiconductor optical integrated device 11 of the present invention shown in FIG. 1, the line L2 of the electrode pads 17A to 17D of the EA modulators 13A to 13D is maintained while the interval D MOD of the EA modulators 13A to 13D is maintained at 500 μm. Is kept perpendicular to the lateral direction (x-axis direction) of the package 18 (that is, because the vertical line L2 is perpendicular to the light emitting direction C), the EA-DFB lasers 14A to 14D on the chip 11 are used. Was slid (shifted) by ΔX in the X-axis direction (lateral direction) of the chip 11. ΔX can be calculated by the following formula.
ΔX = D MOD × sin (θ 2 ) = D MOD × n 1 × sin θ 1 (2)
That is, the slide amount (deviation amount) ΔX of the element (EA-DFB lasers 14A to 14D) is determined according to the refractive index n 1 of the semiconductor (light output waveguide 16) and the angle θ 1 of the light output waveguide 16. That's fine.

これにより、図2のフレキシブル配線基板19上で、それぞれの配線が等価になるようにしておけば、図2のように、フレキシブル配線基板19の各配線端子19A,19B,19C,19Dからチップ11上の各電極パッド17A,17B,17C,17Dまでの距離を同一にすることができ、これらの配線端子19A〜19Dと電極パッド17A〜17Dとをそれぞれ接続するワイヤー20A,20B,20C,20Dの長さを同一にすることができるため、全ての素子(EA-DFBレーザ14A〜14D)を同じように駆動することが可能となる。また、そのためにフレキシブル配線基板19も単純な形状でよく、パッケージ18の横方向(x軸方向)に対して垂直に設置することができるため、フレキシブル配線基板19の実装が容易になる。また、チップ11の前方に設置されたレンズなどの光学部品21などとフレキシブル配線基板19との干渉も容易に回避可能となる。   Thus, if the respective wirings are made equivalent on the flexible wiring board 19 of FIG. 2, the wiring terminals 19A, 19B, 19C, and 19D of the flexible wiring board 19 are changed to the chip 11 as shown in FIG. The distances to the upper electrode pads 17A, 17B, 17C, and 17D can be made the same, and the wires 20A, 20B, 20C, and 20D that connect the wiring terminals 19A to 19D and the electrode pads 17A to 17D, respectively, can be used. Since the lengths can be made the same, all the elements (EA-DFB lasers 14A to 14D) can be driven in the same way. For this purpose, the flexible wiring board 19 may also have a simple shape and can be installed perpendicular to the lateral direction (x-axis direction) of the package 18, so that the flexible wiring board 19 can be easily mounted. In addition, interference between the optical component 21 such as a lens installed in front of the chip 11 and the flexible wiring board 19 can be easily avoided.

通常の電極パッドのサイズが最低でも数十μm角であるので、100μm程度の位置ずれであれば、ワイヤーを接続する位置の調整で対処可能である。しかしながら、それ以上に電極パッドの位置がずれていると、ワイヤーの長さを大きく変えるか、フレキシブル配線板を傾けて設置する必要が生じる。従って、チップを傾けてパッケージ内に設置したときに、電極パッド位置の垂直ラインからのズレが100μm以上あるような素子の場合、パッド位置を垂直ラインに並ぶようにスライドさせて設置すればよい。
即ち、並列配置する変調器の数をNとし、本発明の効果が現れる最小の電極パッドのズレ量をΔDとすると、
DMOD×(N−1)×sin(θ2)> ΔD ・・・(3)
となる。
Since the size of a normal electrode pad is at least several tens of μm square, if the positional deviation is about 100 μm, it can be dealt with by adjusting the position where the wire is connected. However, if the position of the electrode pad is shifted more than that, it is necessary to greatly change the length of the wire or to incline the flexible wiring board. Therefore, when the chip is tilted and installed in the package, in the case of an element in which the deviation of the electrode pad position from the vertical line is 100 μm or more, the pad position may be slid so as to be aligned with the vertical line.
That is, if the number of modulators arranged in parallel is N, and the minimum electrode pad misalignment that produces the effect of the present invention is ΔD,
D MOD × (N−1) × sin (θ 2 )> ΔD (3)
It becomes.

前述のように、電極パッドサイズを考えた場合では、ΔD=100μmの時に、本発明の効果が得られる。例えば、本実施の形態例1のように、4つのEA変調器13A〜13Dが並列に並んでおり、外部への光出射角度θ2が23.6度の場合、EA変調器13A〜13Dの間隔DMODが83.3μm以上となるような設計が必要な場合、本発明を適用すれば、上述の効果が得られる。また、これに更にパッケージ内への各部品の搭載精度が数十μmであり、これを考慮した場合であっても、ΔD=100μm〜200μmの時に効果が得られると考えられる。実際に搭載した結果では、繰り返し搭載位置制度は10μmであった。 As described above, when the electrode pad size is considered, the effect of the present invention can be obtained when ΔD = 100 μm. For example, as in the first embodiment, when the four EA modulators 13A to 13D are arranged in parallel and the light emission angle θ 2 to the outside is 23.6 degrees, the distance D between the EA modulators 13A to 13D When a design is required such that the MOD is 83.3 μm or more, the above-described effects can be obtained by applying the present invention. Further, the accuracy of mounting each component in the package is several tens of μm. Even when this is taken into consideration, it is considered that the effect can be obtained when ΔD = 100 μm to 200 μm. As a result of actual mounting, the repeated mounting position system was 10 μm.

また、逆に変調器の間隔が200μmとすると、Nが4の場合は、θ2が9.6度程度以上の場合、上述の(3)式を満たす。変調器の間隔が100μmではθ2が19.5度程度以上となる。従って、半導体(光出力導波路)の屈折率n1はおおよそ図7の横軸の範囲内に入るので、図7から明らかなように、変調器間隔が200μmのときには、光出力導波路の角度θ1が3度以上のとき、変調器間隔を100μmとしても光出力導波路の角度θ1が6度以上のときに、本発明を適用すれば効果が得られる。変調器間隔が更に広い場合や、Nの数が増えた場合は、更に光出力導波路の角度θ1が浅い場合でも本発明を適用すれば効果が得られることは明らかである。 On the other hand, assuming that the modulator spacing is 200 μm, when N is 4, θ 2 is about 9.6 degrees or more, and the above equation (3) is satisfied. When the spacing between the modulators is 100 μm, θ 2 is about 19.5 degrees or more. Accordingly, since the refractive index n 1 of the semiconductor (optical output waveguide) is approximately within the range of the horizontal axis in FIG. 7, when the modulator interval is 200 μm, as shown in FIG. 7, the angle of the optical output waveguide When θ 1 is 3 degrees or more, the effect can be obtained by applying the present invention when the angle θ 1 of the optical output waveguide is 6 degrees or more even if the modulator interval is 100 μm. If the modulator spacing is wider or the number of N increases, it is clear that the effect can be obtained by applying the present invention even when the angle θ 1 of the optical output waveguide is shallower.

以上説明したように、本実施の形態例1のチップ11を用いることにより、パッケージ18内でチップ11を斜めに配置することが可能となり、チップ11の光出射端面11bでの反射を防止しつつ、高周波入力部の電極パッド17A〜17Dへの電気配線を簡便、等価にすることが可能となる。   As described above, by using the chip 11 of the first embodiment, it is possible to dispose the chip 11 obliquely in the package 18, while preventing reflection on the light emitting end surface 11 b of the chip 11. The electric wiring to the electrode pads 17A to 17D of the high-frequency input unit can be made simple and equivalent.

なお、半導体光集積素子における各素子の配置は、例えば、一般的にパターン形成に用いられる投影露光法などにより容易に決定することができる。すなわち、上記で説明した配置になるように設計し、投影露光法で用いるマスクを作成し、これを用いて半導体を加工するためのマスクとなるレジストに転写し、エッチングや金属蒸着およびリフトオフなどを行えばよい。   The arrangement of each element in the semiconductor optical integrated element can be easily determined by, for example, a projection exposure method generally used for pattern formation. In other words, it is designed to have the arrangement described above, a mask used in the projection exposure method is created, and transferred to a resist that becomes a mask for processing a semiconductor using this, etching, metal deposition, lift-off, etc. Just do it.

また、本発明の半導体光集積素子を作成するための材料は、InP基板上のGaInAsPやAlGaAsPに限定することはなく、GaAs基板や、GaInAs、AlGaAs、GaInNAsなど、その他の光半導体デバイスを作成することのできる材料を用いることができる。また、本発明の特徴は、集積デバイスの個々の要素の配置にあるため、作成方法も特定の方法に限定するものではなく、マスクを用いる露光法の他に、電子ビームを用いたEB露光などを用いてもよい。   The material for forming the semiconductor optical integrated device of the present invention is not limited to GaInAsP or AlGaAsP on the InP substrate, and other optical semiconductor devices such as a GaAs substrate, GaInAs, AlGaAs, and GaInNAs are prepared. The material which can be used can be used. Further, since the feature of the present invention is the arrangement of the individual elements of the integrated device, the production method is not limited to a specific method. In addition to the exposure method using a mask, EB exposure using an electron beam, etc. May be used.

また、本発明は、EA変調器を集積した半導体レーザのアレイ素子だけでなく、別の種類の変調器を集積した半導体レーザのアレイ素子や、直接変調することのできる半導体レーザのアレイ素子、変調器のみのアレイ素子などの半導体光集積素子にも適用できる。即ち、高速な変調信号を入力するための複数個の電極がパッケージの横方向に対して垂直に並ぶこと(半導体光集積素子からの光の出射方向に対して直交する方向に並んで配置されていること)が重要であるため、電極によって変調信号(高周波信号)が与えられる光半導体素子(半導体光集積素子に集積されている光半導体素子)が、変調器や半導体レーザなど、何であってもよい。   In addition, the present invention is not limited to an array element of a semiconductor laser integrated with an EA modulator, but also an array element of a semiconductor laser integrated with another type of modulator, an array element of a semiconductor laser capable of direct modulation, a modulation The present invention can also be applied to a semiconductor optical integrated device such as an array device having only a container. That is, a plurality of electrodes for inputting a high-speed modulation signal are arranged vertically with respect to the lateral direction of the package (arranged in a direction perpendicular to the light emitting direction from the semiconductor optical integrated device). Therefore, the optical semiconductor element to which a modulation signal (high-frequency signal) is applied by an electrode (an optical semiconductor element integrated in a semiconductor optical integrated element) can be anything such as a modulator or a semiconductor laser. Good.

<第2の実施の形態例>
図3に示すように、本発明の第2の実施の形態例に係る半導体光集積素子31は、上記実施の形態例1の半導体光集積素子11に比べて、高周波信号の入力電極パッドが更に多い半導体光集積素子である。
<Second Embodiment>
As shown in FIG. 3, the semiconductor optical integrated device 31 according to the second embodiment of the present invention further includes an input electrode pad for high-frequency signals compared to the semiconductor optical integrated device 11 of the first embodiment. Many semiconductor optical integrated devices.

本実施の形態例2の半導体光集積素子(以下、これをチップとも称する)31は、同一基板31a上に、電極パッド33A,33B,33C,33Dをそれぞれ備え、等間隔に配置された変調器32A,32B,32C,32Dと、電極パッド35A,35B,35C,35Dをそれぞれ備え、等間隔に配置された変調器34A,34B,34C,34Dと、変調器32A〜32Dの光出力を1本の光導波路にまとめるための光結合器36及び光出力導波路37を集積したものである。
光出力導波路37は、チップ31の光出射端面(半導体端面:ヘキ開面)31bに対して斜めに形成形成されている。光出力導波路37の傾き角度(即ち光出力導波路37と、光出射端面31bと直交する方向との成す角度)はθ1である。チップ31(光出力導波路37の光出力端37a)からの光の出射方向(矢印D方向)は、光出射端面31bに対して斜めになっており、その傾き角度(即ち光出射方向Dと、光出射端面31bと直交する方向との成す角度)はθ2である。従って、その分、チップ31も傾けている。
なお、図3において、38はチップ31の光出射端面31bにコーティングされた無反射コート、39はレンズなどの光学部品、40はパッケージ、41はフレキシブル配線基板である。
A semiconductor optical integrated device (hereinafter also referred to as a chip) 31 according to the second embodiment is provided with electrode pads 33A, 33B, 33C, and 33D on the same substrate 31a, respectively, and modulators arranged at equal intervals. 32A, 32B, 32C, and 32D and electrode pads 35A, 35B, 35C, and 35D, respectively, and modulators 34A, 34B, 34C, and 34D arranged at equal intervals, and one light output of the modulators 32A to 32D. The optical coupler 36 and the optical output waveguide 37 for integrating the optical waveguides are integrated.
The light output waveguide 37 is formed and formed obliquely with respect to the light emitting end face (semiconductor end face: cleaved face) 31 b of the chip 31. The inclination angle of the light output waveguide 37 (that is, the angle formed between the light output waveguide 37 and the direction perpendicular to the light emitting end face 31b) is θ 1 . The light emission direction (arrow D direction) from the chip 31 (light output end 37a of the light output waveguide 37) is inclined with respect to the light output end face 31b, and the inclination angle (that is, the light output direction D and the light output end 37a). The angle formed by the direction perpendicular to the light emitting end face 31b) is θ 2 . Therefore, the tip 31 is also tilted accordingly.
In FIG. 3, 38 is a non-reflective coating coated on the light emitting end face 31b of the chip 31, 39 is an optical component such as a lens, 40 is a package, and 41 is a flexible wiring board.

そして、本実施の形態例2では、電極パッド33A〜33D,35A〜35Dが、電極パッド33A〜33Dを結んだラインL3と、電極パッド35A〜35Dを結んだラインL4の2つのラインに分けられ、それぞれのラインL3,L4が、矩形のパッケージ40の横方向(水平方向:x軸方向)に対して垂直になるように並んでいる。なお、ここでパッケージ40の横方向(水平方向:x軸方向)は、チップ31の光出射方向Dと同じであり、パッケージ40の縦方向(垂直方向:y軸方向)は、光出射方向Dと直交する方向であるとしている。従って、電極パッド33A〜33Dと電極パッド35A〜35Dは、光出射方向Dに対して直交する方向に2列に配置されている。   In the second embodiment, the electrode pads 33A to 33D and 35A to 35D are divided into two lines, a line L3 connecting the electrode pads 33A to 33D and a line L4 connecting the electrode pads 35A to 35D. The lines L3 and L4 are arranged so as to be perpendicular to the lateral direction (horizontal direction: x-axis direction) of the rectangular package 40. Here, the lateral direction (horizontal direction: x-axis direction) of the package 40 is the same as the light emission direction D of the chip 31, and the vertical direction (vertical direction: y-axis direction) of the package 40 is the light emission direction D. It is assumed that the direction is perpendicular to the direction. Accordingly, the electrode pads 33 </ b> A to 33 </ b> D and the electrode pads 35 </ b> A to 35 </ b> D are arranged in two rows in a direction orthogonal to the light emission direction D.

これにより、フレキシブル配線基板41上で、それぞれの配線が等価になるようにしておけば、図3のように、フレキシブル配線基板41の各配線端子41A,41B,41C,41Dからチップ31上の各電極パッド33A,33B,33C,33Dまでの距離を同一にし、フレキシブル配線基板41の各配線端子41E,41F,41G,41Hからチップ31上の各電極パッド35A,35B,35C,35Dまでの距離も同一にすることができ、これらの配線端子41A〜41Dと電極パッド33A〜33Dとをそれぞれ接続するワイヤー42A,42B,42C,42Dの長さを同一にし、配線端子41E〜41Hと電極パッド35A〜35Dとをそれぞれ接続するワイヤー43A,43B,43C,43Dの長さも同一にすることができるため、全ての素子(変調器32A〜32D,34A〜34D)を同じように駆動することが可能となる。また、そのためにフレキシブル配線基板41も単純な形状でよく、パッケージ40の横方向(x軸方向)に対して垂直に設置することができるため、フレキシブル配線基板40の実装が容易になる。また、チップ31の前方に設置されたレンズなどの光学部品39などとフレキシブル配線基板41との干渉も容易に回避可能となる。   Thus, if the respective wirings are made equivalent on the flexible wiring board 41, each wiring terminal 41A, 41B, 41C, 41D of the flexible wiring board 41 is connected to each of the chips 31 on the chip 31 as shown in FIG. The distances to the electrode pads 33A, 33B, 33C, and 33D are the same, and the distances from the wiring terminals 41E, 41F, 41G, and 41H of the flexible wiring board 41 to the electrode pads 35A, 35B, 35C, and 35D on the chip 31 are also the same. The lengths of the wires 42A, 42B, 42C, and 42D that connect the wiring terminals 41A to 41D and the electrode pads 33A to 33D, respectively, are the same, and the wiring terminals 41E to 41H and the electrode pads 35A to 35A are connected to each other. The lengths of the wires 43A, 43B, 43C, and 43D that connect the 35D to each other should be the same. Since it is, it becomes possible to drive all the elements (modulators 32A through 32D, 34A to 34D) in the same way. For this purpose, the flexible wiring board 41 may also have a simple shape, and can be installed perpendicular to the lateral direction (x-axis direction) of the package 40, so that the flexible wiring board 40 can be easily mounted. In addition, interference between the optical component 39 such as a lens installed in front of the chip 31 and the flexible wiring board 41 can be easily avoided.

以上説明したように、本実施の形態例2のチップ31を用いることにより、パッケージ40内でチップ31を斜めに配置することが可能となり、チップ31の光出射端面31bでの反射を防止しつつ、高周波入力部の電極パッド33A〜33D,35A〜35Dへの電気配線を簡便、等価にすることが可能となる。   As described above, by using the chip 31 of the second embodiment, it is possible to dispose the chip 31 obliquely in the package 40, while preventing reflection on the light emitting end face 31b of the chip 31. The electric wiring to the electrode pads 33A to 33D and 35A to 35D of the high frequency input section can be made simple and equivalent.

なお、本実施の形態例2では、それぞれの電極パッド33A〜33D,35A〜35DのラインL3,L4の間にフレキシブル配線基板41を設置し、フレキシブル配線基板41を共用するようにしているが、それぞれのラインL3,L4に対して別のフレキシブル配線基板を用意しても良い。また、電極パッドのラインは2列のみではなく、フレキシブル配線基板が容易に設置できる範囲で、3列以上の複数列にしても良い。   In the second embodiment, the flexible wiring board 41 is installed between the lines L3 and L4 of the electrode pads 33A to 33D and 35A to 35D, and the flexible wiring board 41 is shared. Another flexible wiring board may be prepared for each of the lines L3 and L4. Further, the number of electrode pad lines is not limited to two, and may be three or more as long as the flexible wiring board can be easily installed.

本発明は光ファイバ通信用光源などとして用いられる変調器を集積した半導体レーザのアレイ素子などの半導体光集積素子に関するものであり、特に、同一基板上(1つのチップ上)に形成された高周波信号を複数個の光半導体素子へそれぞれ入力(印加)するため複数個の電極を有し、且つ、光を出射するための光出力導波路が、半導体光集積素子の光出射端面(へき開面)に対して斜めに形成され、前記光出射端面に対して斜めに光を出射する構成の半導体光集積素子に適用して有用なものである。   The present invention relates to a semiconductor optical integrated device such as an array device of a semiconductor laser integrated with a modulator used as a light source for optical fiber communication, and more particularly, a high frequency signal formed on the same substrate (on one chip). Are input to (applied to) a plurality of optical semiconductor elements, and a light output waveguide for emitting light is provided on a light emitting end face (cleavage surface) of the semiconductor optical integrated element. In contrast, the present invention is useful when applied to a semiconductor optical integrated device that is formed obliquely and emits light obliquely with respect to the light emitting end face.

11 半導体光集積素子(チップ)
11a InP基板
11b 光出射端面
12A〜12D DFBレーザ
13A〜13D EA変調器
14A〜14D EA-DFBレーザ
15 光結合器
16 光出力導波路
16a 光出力端
17A〜17D 電極パッド
18 パッケージ
19 フレキシブル配線基板
19A〜19D 配線端子
20A〜20D ワイヤー
21 光学部品
22 無反射コート
31 半導体光集積素子(チップ)
31a 基板
31b 光出射端面
32A〜32D 変調器
33A〜33D 電極パッド
34A〜34D 変調器
35A〜35D 電極パッド
36 光結合器
37 光出力導波路
37a 光出力端
38 無反射コート
39 光学部品
40 パッケージ
41 フレキシブル配線基板
41A〜41H 配線端子
42A〜42D,43A〜43D ワイヤー
11 Semiconductor optical integrated device (chip)
11a InP substrate 11b Light exit end face 12A to 12D DFB laser 13A to 13D EA modulator 14A to 14D EA-DFB laser 15 Optical coupler 16 Optical output waveguide 16a Optical output end 17A to 17D Electrode pad 18 Package 19 Flexible wiring substrate 19A -19D Wiring terminal 20A-20D Wire 21 Optical component 22 Non-reflective coating 31 Semiconductor optical integrated device (chip)
31a Substrate 31b Light exit end face 32A to 32D Modulator 33A to 33D Electrode pad 34A to 34D Modulator 35A to 35D Electrode pad 36 Optical coupler 37 Optical output waveguide 37a Optical output end 38 Non-reflective coating 39 Optical component 40 Package 41 Flexible Wiring board 41A-41H Wiring terminal 42A-42D, 43A-43D Wire

Claims (4)

同一基板上に高周波信号を複数個の光半導体素子へそれぞれ入力するため複数個の電極を有し、且つ、光を出射するための光出力導波路が、半導体光集積素子の光出射端面に対して斜めに形成され、前記光出射端面に対して斜めに光を出射する構成の半導体光集積素子であって、
前記高周波信号を入力するための複数個の電極が、半導体光集積素子からの光の出射方向に対して直交する方向に一列または複数列並んで配置されていることを特徴とする半導体光集積素子。
On the same substrate, a plurality of electrodes are provided for inputting high-frequency signals to a plurality of optical semiconductor elements, respectively, and an optical output waveguide for emitting light is provided with respect to the light emitting end face of the semiconductor optical integrated element. A semiconductor optical integrated device configured to emit light obliquely with respect to the light emitting end face,
A semiconductor optical integrated device, wherein the plurality of electrodes for inputting the high-frequency signal are arranged in a line or a plurality of rows in a direction orthogonal to a light emitting direction from the semiconductor optical integrated device. .
請求項1に記載の半導体光集積素子において、
前記光出力導波路の角度が、前記光出射端面に対して3度以上傾斜していることを特徴とする半導体光集積素子。
The semiconductor optical integrated device according to claim 1,
A semiconductor optical integrated device, wherein the angle of the light output waveguide is inclined by 3 degrees or more with respect to the light emitting end face.
請求項1又は2に記載の半導体光集積素子において、
同一の列に配置された前記電極の数をN、電極間隔をDMOD(μm)とし、半導体光集積素子からの光の出射方向の角度をθ2(deg)とすると、
DMOD×(N−1)×sin(θ2)> 100μm
であることを特徴とする半導体光集積素子。
The semiconductor optical integrated device according to claim 1 or 2,
When the number of the electrodes arranged in the same column is N, the electrode interval is D MOD (μm), and the angle of the light emission direction from the semiconductor optical integrated device is θ 2 (deg),
D MOD × (N−1) × sin (θ 2 )> 100 μm
A semiconductor optical integrated device characterized by the above.
請求項1〜3の何れか1項に記載の光半導体素子が、
変調器を集積した半導体レーザのアレイ素子、もしくは、直接変調可能な半導体レーザのアレイ素子、もしくは、変調器のアレイ素子であることを特徴とする半導体光集積素子。
The optical semiconductor element according to any one of claims 1 to 3,
A semiconductor optical integrated device, which is an array device of a semiconductor laser integrated with a modulator, an array device of a semiconductor laser capable of direct modulation, or an array device of a modulator.
JP2010078116A 2010-03-30 2010-03-30 Semiconductor optical integrated device Expired - Fee Related JP5134033B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2010078116A JP5134033B2 (en) 2010-03-30 2010-03-30 Semiconductor optical integrated device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010078116A JP5134033B2 (en) 2010-03-30 2010-03-30 Semiconductor optical integrated device

Publications (2)

Publication Number Publication Date
JP2011211009A true JP2011211009A (en) 2011-10-20
JP5134033B2 JP5134033B2 (en) 2013-01-30

Family

ID=44941749

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010078116A Expired - Fee Related JP5134033B2 (en) 2010-03-30 2010-03-30 Semiconductor optical integrated device

Country Status (1)

Country Link
JP (1) JP5134033B2 (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014090097A (en) * 2012-10-30 2014-05-15 Nippon Telegr & Teleph Corp <Ntt> Optical semiconductor device
JP2016018894A (en) * 2014-07-08 2016-02-01 日本電信電話株式会社 Integrated semiconductor optical element
WO2018211635A1 (en) * 2017-05-17 2018-11-22 三菱電機株式会社 Semiconductor package

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6037952B2 (en) * 2013-06-20 2016-12-07 三菱電機株式会社 Semiconductor optical integrated device, optical transmission module, and optical transmission integrated module

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000208862A (en) * 1999-01-11 2000-07-28 Nec Corp Semiconductor optical integrated device and its manufacture
JP2003078209A (en) * 2001-09-05 2003-03-14 Fujitsu Ltd Optical semiconductor device
JP2008205113A (en) * 2007-02-19 2008-09-04 Fujitsu Ltd Optical semiconductor integrated element and its manufacturing method
JP2008227154A (en) * 2007-03-13 2008-09-25 Fujitsu Ltd Manufacturing method for optical semiconductor element
JP2009222753A (en) * 2008-03-13 2009-10-01 Ngk Insulators Ltd Optical modulator

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000208862A (en) * 1999-01-11 2000-07-28 Nec Corp Semiconductor optical integrated device and its manufacture
JP2003078209A (en) * 2001-09-05 2003-03-14 Fujitsu Ltd Optical semiconductor device
JP2008205113A (en) * 2007-02-19 2008-09-04 Fujitsu Ltd Optical semiconductor integrated element and its manufacturing method
JP2008227154A (en) * 2007-03-13 2008-09-25 Fujitsu Ltd Manufacturing method for optical semiconductor element
JP2009222753A (en) * 2008-03-13 2009-10-01 Ngk Insulators Ltd Optical modulator

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014090097A (en) * 2012-10-30 2014-05-15 Nippon Telegr & Teleph Corp <Ntt> Optical semiconductor device
JP2016018894A (en) * 2014-07-08 2016-02-01 日本電信電話株式会社 Integrated semiconductor optical element
WO2018211635A1 (en) * 2017-05-17 2018-11-22 三菱電機株式会社 Semiconductor package

Also Published As

Publication number Publication date
JP5134033B2 (en) 2013-01-30

Similar Documents

Publication Publication Date Title
US20210351562A1 (en) Optical device having a substrate and a laser unit that emits light into the substrate
US5602863A (en) Surface-emitting laser diode array and driving method thereof, photodetector, photodetector array, optical interconnection system, and multiwavelength optical communication system
US8515217B2 (en) Vertical optically emitting photonic devices with electronic steering capability
JP5837015B2 (en) Semiconductor laser module and manufacturing method thereof
JP5134033B2 (en) Semiconductor optical integrated device
JP2008198931A (en) Optical transmission module
US11953308B2 (en) Light emitting element array and optical measuring system
KR20140135014A (en) optical modulator and optical module used the same
JP6598804B2 (en) Semiconductor laser device
JP6929103B2 (en) Optical module
US20230026564A1 (en) Optoelectronic transmitter with phased array antenna comprising an integrated control device
JP7376837B2 (en) Semiconductor chips and optical modules
JP2011211010A (en) Semiconductor optical integrated element
JP6375869B2 (en) Optical module
JP2017183395A (en) Wavelength-division multiplexing optical communication module
JP5945213B2 (en) Optical semiconductor device
US20200328575A1 (en) Optical semiconductor device, optical subassembly, and optical module
JP5901391B2 (en) Optical semiconductor device, light emitting device, optical transmission device, and method of manufacturing optical semiconductor device
JP2016018894A (en) Integrated semiconductor optical element
JP7330810B2 (en) optical subassembly
JP3660021B2 (en) Spatial light deflection element
JP2005191128A (en) Multi-beam type semiconductor laser
JP6479293B1 (en) Optical transmission device
JP2841570B2 (en) External cavity semiconductor laser and optical transmission device using the same
JP2022012605A (en) Flexible substrate and optical communication module

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120222

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120821

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20121012

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20121106

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20121108

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20151116

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 5134033

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees