JP2011204823A

JP2011204823A - Semiconductor device and manufacturing method thereof

Info

Publication number: JP2011204823A
Application number: JP2010069308A
Authority: JP
Inventors: Ikuo Miura; 郁雄三浦
Original assignee: Renesas Electronics Corp
Current assignee: Renesas Electronics Corp
Priority date: 2010-03-25
Filing date: 2010-03-25
Publication date: 2011-10-13

Abstract

PROBLEM TO BE SOLVED: To provide a semiconductor device capable of preventing progressive corrosion inside a gate electrode, and to provide a manufacturing method for the device.SOLUTION: A semiconductor device 100 includes a compound semiconductor substrate 101, a gate electrode 118, containing aluminum and having a connection 119 formed on a part of the compound semiconductor substrate 101 and a body 117 formed on the connection 119 to be broader than the connection 119;, a protective insulating layer (silicon nitride film 120), arranged on the surface of the gate electrode 118; and a passive film 124; which is less easily oxidizable than aluminum and is arranged on the surface of the gate electrode 118 which is not covered by the silicon nitride film 120.

Description

本発明は、半導体装置およびその製造方法に関する。 The present invention relates to a semiconductor device and a manufacturing method thereof.

既に広く普及している携帯電話や衛星放送など１ＧＨｚ以上の高周波帯での無線通信技術分野においては、化合物半導体、特にＧａＡｓを基板としたＨＥＭＴと呼ばれるヘテロ接合型電界効果トランジスタが主に用いられている。 In the field of wireless communication technology in a high frequency band of 1 GHz or more such as mobile phones and satellite broadcasting that are already widely used, heterojunction field effect transistors called HEMTs using a compound semiconductor, particularly GaAs as a substrate, are mainly used. Yes.

特許文献１には、ＨＥＭＴのゲート電極の防湿性を改善する技術が記載されている。このゲート電極は、傘の中棒のような端部と、端部より幅広の傘のカバーのような本体部とから構成される、Ｔ型形状を有する。このＴ型形状のゲート電極の周りには、２００ｎｍ以上のシリコン窒化膜（防湿絶縁層）が分厚く形成されていることが記載されている。 Patent Document 1 describes a technique for improving moisture resistance of a HEMT gate electrode. The gate electrode has a T-shape formed of an end portion such as an umbrella middle bar and a main body portion such as an umbrella cover wider than the end portion. It is described that a silicon nitride film (moisture-proof insulating layer) having a thickness of 200 nm or more is formed around the T-shaped gate electrode.

特開２００８−９８４００号公報JP 2008-98400 A

上記文献に記載の技術においては、ゲート電極の周囲に分厚い防湿絶縁層が形成されているため、ゲート電極間には、防湿絶縁層の膜幅が大きくなる。この防湿絶縁層を構成するシリコンの窒化膜は、シリコン酸化膜より誘電率が高い。このため、ゲート電極間の寄生容量が高くなる。これに対して、寄生容量を低くするために、ゲート電極の周囲の誘電率が高い防湿絶縁層の膜厚を薄くすることが考えられる。
しかしながら、防湿絶縁層の膜厚を薄くすると、防湿絶縁層で被膜されない表面に露出部分が生じることがあった。このため、ゲート電極の表面露出部分から、水や水に含有されるイオン等が浸入する。その結果、ゲート電極内部に腐食が進行することがあった。 In the technique described in the above document, since a thick moisture-proof insulating layer is formed around the gate electrode, the film width of the moisture-proof insulating layer is increased between the gate electrodes. The silicon nitride film constituting the moisture-proof insulating layer has a higher dielectric constant than the silicon oxide film. For this reason, the parasitic capacitance between gate electrodes becomes high. On the other hand, in order to reduce the parasitic capacitance, it is conceivable to reduce the thickness of the moisture-proof insulating layer having a high dielectric constant around the gate electrode.
However, when the thickness of the moisture-proof insulating layer is reduced, an exposed portion may occur on the surface that is not coated with the moisture-proof insulating layer. For this reason, water and ions contained in water enter from the exposed surface of the gate electrode. As a result, corrosion may progress inside the gate electrode.

本発明によれば、
化合物半導体基板と、
前記化合物半導体基板上の一部に形成された接続部と、前記接続部上に形成されかつ前記接続部より幅広の本体部と、を有しており、かつアルミニウムを含むゲート電極と、
前記ゲート電極の表面上に設けられた保護絶縁層と、
前記保護絶縁層が被覆していない前記ゲート電極の表面に設けられており、前記アルミニウムよりも酸化されにくい不動態膜と、を備える、半導体装置が提供される。 According to the present invention,
A compound semiconductor substrate;
A gate electrode including aluminum and a connection portion formed on a part of the compound semiconductor substrate; a main body portion formed on the connection portion and wider than the connection portion; and
A protective insulating layer provided on the surface of the gate electrode;
There is provided a semiconductor device comprising: a passivation film that is provided on a surface of the gate electrode that is not covered with the protective insulating layer and is less oxidized than the aluminum.

本発明によれば、
化合物半導体基板上の一部に、アルミニウムを含むゲート電極を形成する工程と、
前記ゲート電極の表面上に保護絶縁層を形成する工程と、
前記保護絶縁層が被覆していない前記ゲート電極の表面に、前記アルミニウムよりも酸化されにくい不動態膜を成形する工程と、を備え、
前記ゲート電極を形成する工程は、前記ゲート電極が、前記化合物半導体基板上の一部に形成された接続部と、前記接続部上に形成されかつ前記接続部より幅広の本体部と、を有するように形成する、半導体装置の製造方法が提供される。 According to the present invention,
Forming a gate electrode containing aluminum on a part of the compound semiconductor substrate;
Forming a protective insulating layer on the surface of the gate electrode;
Forming a passivation film that is less oxidized than aluminum on the surface of the gate electrode that is not covered with the protective insulating layer, and
The step of forming the gate electrode includes a connection part formed on a part of the compound semiconductor substrate, and a main body part formed on the connection part and wider than the connection part. Thus, a method for manufacturing a semiconductor device is provided.

ゲート電極の表面には、保護絶縁層に被覆されていない露出部分が形成されることがある。本発明においては、この露出部分におけるゲート電極の表面に、不動態膜が形成されている。この不動態膜は、Ａｌよりも酸化されにくい。このため、不動態膜が水等に接しても、酸化されにくい。これにより、露出部分において、ゲート電極の表面の金属から、内部の金属に向かって、腐食が進行することを防止することができる。 An exposed portion that is not covered with the protective insulating layer may be formed on the surface of the gate electrode. In the present invention, a passive film is formed on the surface of the gate electrode in the exposed portion. This passive film is less oxidized than Al. For this reason, even if a passive film contacts water etc., it is hard to be oxidized. Thereby, in the exposed part, it can prevent that corrosion advances from the metal of the surface of a gate electrode toward an internal metal.

本発明によれば、ゲート電極の内部に腐食が進行することを抑制する半導体装置およびその製造方法が提供される。 ADVANTAGE OF THE INVENTION According to this invention, the semiconductor device which suppresses that corrosion progresses inside a gate electrode, and its manufacturing method are provided.

本実施の形態における半導体装置の製造手順を示す工程断面図である。It is process sectional drawing which shows the manufacture procedure of the semiconductor device in this Embodiment. 本実施の形態における半導体装置の製造手順を示す工程断面図である。It is process sectional drawing which shows the manufacture procedure of the semiconductor device in this Embodiment. 本実施の形態における半導体装置の製造手順を示す工程断面図である。It is process sectional drawing which shows the manufacture procedure of the semiconductor device in this Embodiment. 本実施の形態における半導体装置を模式的に示す断面図である。It is sectional drawing which shows the semiconductor device in this Embodiment typically. 本実施の形態におけるゲート電極の形状を模式的に示す断面図である。It is sectional drawing which shows typically the shape of the gate electrode in this Embodiment.

以下、本発明の実施の形態について、図面を用いて説明する。尚、すべての図面において、同様な構成要素には同様の符号を付し、適宜説明を省略する。 Hereinafter, embodiments of the present invention will be described with reference to the drawings. In all the drawings, the same reference numerals are given to the same components, and the description will be omitted as appropriate.

（第１の実施の形態）
本実施の形態の半導体装置１００について説明する。
図４は、本実施の形態の半導体装置１００の断面図を模式的に示す。
本実施の形態の半導体装置１００は、化合物半導体基板１０１と、化合物半導体基板１０１上の一部に形成された接続部１１９と接続部１１９上に形成されかつ接続部１１９より幅広の本体部１１７とを有しており、かつアルミニウムを含むゲート電極１１８と、ゲート電極１１８の表面上に設けられた保護絶縁層（シリコン窒化膜１２０）と、シリコン窒化膜１２０が被覆していないゲート電極１１８の表面に設けられており、アルミニウムよりも酸化されにくい不動態膜１２４と、を備える。
この半導体装置１００は、微細Ｔ型ゲートを有する電界効果トランジスタである。このトランジスタは、主に１ＧＨｚ以上の高周波帯での使用に適する。 (First embodiment)
The semiconductor device 100 of the present embodiment will be described.
FIG. 4 schematically shows a cross-sectional view of the semiconductor device 100 of the present embodiment.
The semiconductor device 100 according to the present embodiment includes a compound semiconductor substrate 101, a connection portion 119 formed on a part of the compound semiconductor substrate 101, a main body portion 117 formed on the connection portion 119 and wider than the connection portion 119. A gate electrode 118 containing aluminum, a protective insulating layer (silicon nitride film 120) provided on the surface of the gate electrode 118, and a surface of the gate electrode 118 not covered with the silicon nitride film 120 And a passivation film 124 that is less oxidized than aluminum.
The semiconductor device 100 is a field effect transistor having a fine T-type gate. This transistor is suitable mainly for use in a high frequency band of 1 GHz or more.

図４に示すように、化合物半導体基板１０１は、ＧａＡｓ基板１０２、ｉ−ＧａＡｓバッファ層１０４、ｉ−ＩｎＧａＡｓチャネル層１０６、ｎ−ＡｌＧａＡｓ電子供給層１０８、およびｎ^＋−ＧａＡｓキャップ層１１０の積層構造で構成される。この化合物半導体基板１０１の両側には、素子分離領域１１２を有する。この素子分離領域１１２は、積層方向で見た場合、ｎ^＋−ＧａＡｓキャップ層１１０からｉ−ＧａＡｓバッファ層１０４にわたって形成されている。 As shown in FIG. 4, the compound semiconductor substrate 101 has a stacked structure of a GaAs substrate 102, an i-GaAs buffer layer 104, an i-InGaAs channel layer 106, an n-AlGaAs electron supply layer 108, and an n ⁺ -GaAs cap layer 110. Consists of. Element isolation regions 112 are provided on both sides of the compound semiconductor substrate 101. The element isolation region 112 is formed from the n ⁺ -GaAs cap layer 110 to the i-GaAs buffer layer 104 when viewed in the stacking direction.

この素子分離領域１１２の内側の領域には、オーミック電極１１４（ソース電極およびドレイン電極）、コンタクト１２６、配線１２８およびゲート電極１１８が、化合物半導体基板１０１上の一部に形成されている。コンタクト１２６は、オーミック電極１１４上に形成されている。配線１２８は、コンタクト１２６上に接続するように形成されており、Ｙ型形状を有する。一方、ゲート電極１１８は、化合物半導体基板１０１のリセスに形成されており、ｎ−ＡｌＧａＡｓ電子供給層１０８の表面と接続している。また、ゲート電極１１８の表面上および化合物半導体基板１０１の表面上に、パッシベーション膜としてシリコン窒化膜１２０が形成されている。また、ゲート電極１１８およびシリコン窒化膜１２０は、層間膜１３０（シリコン酸化膜）に埋設している。 In a region inside the element isolation region 112, an ohmic electrode 114 (source electrode and drain electrode), a contact 126, a wiring 128 and a gate electrode 118 are formed on part of the compound semiconductor substrate 101. The contact 126 is formed on the ohmic electrode 114. The wiring 128 is formed on the contact 126 and has a Y shape. On the other hand, the gate electrode 118 is formed in the recess of the compound semiconductor substrate 101 and is connected to the surface of the n-AlGaAs electron supply layer 108. A silicon nitride film 120 is formed as a passivation film on the surface of the gate electrode 118 and the surface of the compound semiconductor substrate 101. The gate electrode 118 and the silicon nitride film 120 are embedded in the interlayer film 130 (silicon oxide film).

ゲート電極１１８は、接続部１１９と、接続部１１９上に形成されており、接続部１１９より幅広の本体部１１７と、を有する。接続部１１９は、化合物半導体基板１０１上のｎ−ＡｌＧａＡｓ電子供給層１０８に接続する。 The gate electrode 118 includes a connection portion 119 and a main body portion 117 that is formed on the connection portion 119 and is wider than the connection portion 119. The connection part 119 is connected to the n-AlGaAs electron supply layer 108 on the compound semiconductor substrate 101.

このゲート電極１１８は、Ｔ型形状としているが、これに限定されずに、図５に示すように、Γ型のゲート電極１３２、Ｙ型のゲート電極１３４またはマッシュルーム型ゲート電極１３６としてもよい。 The gate electrode 118 has a T shape, but is not limited thereto, and may be a Γ type gate electrode 132, a Y type gate electrode 134, or a mushroom type gate electrode 136 as shown in FIG.

また、ゲート電極１１８は、Ａｌ（アルミニウム）を含む、Ａｌを主成分として含む、またはＡｌからなる材料で構成される。
ゲート電極１１８がＡｌを主成分として含む場合には、少なくともゲート電極１１８の本体部１１７の裏面がＡｌで構成されていてもよいし、ゲート電極１１８の表面の全体がＡｌで構成されていてもよい。また、ゲート電極１１８がＡｌを主成分として含む場合には、ゲート電極１１８中のＡｌの含有率は、５０％以上、より好ましくは８０％以上である。
また、ゲート電極１１８は、Ａｌの他に、Ａｕ、Ｗ、Ｎｉ、Ｔａ、Ｐｔ等の金属を内部に有してもよい。すなわち、ゲート電極１１８は、Ａｌと他の金属との多層構造とすることができる。 The gate electrode 118 is made of a material containing Al (aluminum), containing Al as a main component, or made of Al.
When the gate electrode 118 contains Al as a main component, at least the back surface of the main body 117 of the gate electrode 118 may be made of Al, or the entire surface of the gate electrode 118 may be made of Al. Good. In the case where the gate electrode 118 contains Al as a main component, the Al content in the gate electrode 118 is 50% or more, more preferably 80% or more.
Further, the gate electrode 118 may have a metal such as Au, W, Ni, Ta, or Pt in addition to Al. That is, the gate electrode 118 can have a multilayer structure of Al and another metal.

また、ゲート電極１１８の内部金属と層間膜１３０との間に、不動態膜１２４が形成されている。すなわち、不動態膜１２４は、内部金属が湿気に接しないように、キャップとして作用する。この不動態膜１２４は、Ａｌのフッ化金属とすることができる。不動態膜１２４は、シリコン窒化膜１２０が被膜されていない露出部分において、ゲート電極１１８の表面上に露出するように形成されていてもよいが、ゲート電極１１８の表面近傍の一部を囲むように埋め込まれて形成されていてもよい。 In addition, a passive film 124 is formed between the inner metal of the gate electrode 118 and the interlayer film 130. That is, the passive film 124 functions as a cap so that the internal metal does not come into contact with moisture. The passivation film 124 can be Al metal fluoride. The passivation film 124 may be formed so as to be exposed on the surface of the gate electrode 118 in an exposed portion where the silicon nitride film 120 is not coated, but surrounds a part in the vicinity of the surface of the gate electrode 118. It may be embedded and formed.

次に、本実施の形態の半導体装置１００の製造方法を説明する。
図１〜図４は、本実施の形態の半導体装置１００の製造手順の工程断面図を示す。
本実施の形態の半導体装置１００の製造方法は、化合物半導体基板１０１上の一部に、アルミニウムを含むゲート電極１１８を形成する工程と、ゲート電極１１８の表面上に保護絶縁層（シリコン窒化膜１２０）を形成する工程と、シリコン窒化膜１２０が被覆していないゲート電極１１８の表面に、アルミニウムよりも酸化されにくい不動態膜１２４を成形する工程と、を備え、ゲート電極１１８を形成する工程は、ゲート電極１１８が、化合物半導体基板１０１上の一部に形成された接続部１１９と、接続部１１９上に形成されかつ接続部１１９より幅広の本体部１１７と、を有するように形成する。 Next, a method for manufacturing the semiconductor device 100 of the present embodiment will be described.
1 to 4 show process cross-sectional views of the manufacturing procedure of the semiconductor device 100 of the present embodiment.
In the method for manufacturing the semiconductor device 100 according to the present embodiment, a step of forming a gate electrode 118 containing aluminum on a part of the compound semiconductor substrate 101 and a protective insulating layer (silicon nitride film 120 on the surface of the gate electrode 118). And a step of forming a passivation film 124 that is less oxidized than aluminum on the surface of the gate electrode 118 that is not covered with the silicon nitride film 120, and the step of forming the gate electrode 118 includes: The gate electrode 118 is formed to have a connection part 119 formed on a part of the compound semiconductor substrate 101 and a main body part 117 formed on the connection part 119 and wider than the connection part 119.

まず、図１（ａ）に示すように、ＧａＡｓ基板１０２上に、ｉ−ＧａＡｓバッファ層１０４、ｉ−ＩｎＧａＡｓチャネル層１０６、ｎ−ＡｌＧａＡｓ電子供給層１０８、ｎ^＋−ＧａＡｓキャップ層１１０をエピタキシャル成長する。このようにして、化合物半導体基板１０１を形成する。エピタキシャル成長には、有機金属気相成長（ＭＯＣＶＤ）法を用いることができるが、ＭＯＣＶＤ法に限られるものではなく、ハイドライド気相成長（ＨＶＰＥ）法、分子線エピタキシー（ＭＢＥ）法等の他の成長法を用いてもよい。 First, as shown in FIG. 1A, an i-GaAs buffer layer 104, an i-InGaAs channel layer 106, an n-AlGaAs electron supply layer 108, and an n ⁺ -GaAs cap layer 110 are epitaxially grown on a GaAs substrate 102. . In this way, the compound semiconductor substrate 101 is formed. For the epitaxial growth, a metal organic chemical vapor deposition (MOCVD) method can be used. However, the present invention is not limited to the MOCVD method. The method may be used.

続いて、化合物半導体基板１０１の表面に素子分離領域１１２を形成する。素子分離領域１１２の形成は、例えば、イオン注入またはメサエッチングにより行うことができる。次いで、素子分離領域１１２の間において、化合物半導体基板１０１上にオーミック電極１１４を形成する。このオーミック電極１１４としては、一方がソース電極であり、片方が、ドレイン電極である。オーミック電極１１４の形成は、例えば、リフトオフ法により行うことができる。 Subsequently, an element isolation region 112 is formed on the surface of the compound semiconductor substrate 101. The element isolation region 112 can be formed, for example, by ion implantation or mesa etching. Next, an ohmic electrode 114 is formed on the compound semiconductor substrate 101 between the element isolation regions 112. One of the ohmic electrodes 114 is a source electrode, and one is a drain electrode. The ohmic electrode 114 can be formed by, for example, a lift-off method.

続いて、図１（ｂ）に示すように、化合物半導体基板１０１の上面の一部に凹部１１６（リセス）を形成する。この凹部１１６は、ソース電極とドレイン電極間の所望の位置に形成される。また、凹部１１６の底部には、ｎ−ＡｌＧａＡｓ電子供給層１０８の表面が露出している。凹部１１６の形成は、例えば、フォトリソグラフィ法およびエッチング法により選択的に形成することができる。 Subsequently, as shown in FIG. 1B, a recess 116 (recess) is formed in a part of the upper surface of the compound semiconductor substrate 101. The recess 116 is formed at a desired position between the source electrode and the drain electrode. Further, the surface of the n-AlGaAs electron supply layer 108 is exposed at the bottom of the recess 116. The recess 116 can be selectively formed by, for example, a photolithography method and an etching method.

続いて、図２（ａ）に示すように、化合物半導体基板１０１上の凹部１１６の底部に、Ｔ型形状のゲート電極１１８を形成する。このゲート電極１１８は、凹部１１６の底部面積を、フットプリントとする。また、ゲート電極１１８は、Ｔｉ／Ａｌで構成される。 Subsequently, as shown in FIG. 2A, a T-shaped gate electrode 118 is formed at the bottom of the recess 116 on the compound semiconductor substrate 101. The gate electrode 118 has a footprint of the bottom area of the recess 116. The gate electrode 118 is made of Ti / Al.

ここで、ゲート電極１１８の形成方法について詳述する。
まず、化合物半導体基板１０１上に、レジストパターンを形成する。このレジストパターンは、凹部１１６の上部を開口する。続いて、化合物半導体基板１０１の全面に金属膜を成膜する。次いで、凹部１１６の内部に金属膜を埋込む。そして、レジストパターンを剥離する。これにより、所望の形状のゲート電極１１８を形成できる。レジストパターンの開口部の形状等により、ゲート電極１１８の形状を変更できる。ゲート電極１１８の形状としては、Ｔ型に代えて、Γ型、Ｙ型またはマッシュルーム型の形状としてもよい。また、複数の種類の金属膜を成膜することで、多層構造のゲート電極１１８を形成できる。金属膜の成膜は、例えば、蒸着法により行うことができる。 Here, a method for forming the gate electrode 118 will be described in detail.
First, a resist pattern is formed on the compound semiconductor substrate 101. This resist pattern opens at the top of the recess 116. Subsequently, a metal film is formed on the entire surface of the compound semiconductor substrate 101. Next, a metal film is embedded in the recess 116. Then, the resist pattern is peeled off. Thereby, the gate electrode 118 having a desired shape can be formed. The shape of the gate electrode 118 can be changed depending on the shape of the opening of the resist pattern. The shape of the gate electrode 118 may be a Γ type, a Y type, or a mushroom type instead of the T type. In addition, the gate electrode 118 having a multilayer structure can be formed by forming a plurality of types of metal films. The metal film can be formed by, for example, a vapor deposition method.

続いて、図２（ｂ）に示すように、ゲート電極１１８の周囲および化合物半導体基板１０１上に、パッシベーション膜として、保護絶縁層（シリコン窒化膜１２０）を形成する。シリコン窒化膜１２０の膜厚の上限値は、１ＧＨｚ以上の高周波帯において寄生容量が問題にならなければ特に限定されないが、例えば、１００ｎｍ以下であり、より好ましくは、８０ｎｍ以下とすることができる。一方、シリコン窒化膜１２０の膜厚の下限値は、特に限定されないが、例えば、１０ｎｍ以上とすることができる。シリコン窒化膜１２０の形成は、例えば、プラズマＣＶＤ法により行うことができる。 Subsequently, as illustrated in FIG. 2B, a protective insulating layer (silicon nitride film 120) is formed as a passivation film around the gate electrode 118 and on the compound semiconductor substrate 101. The upper limit value of the thickness of the silicon nitride film 120 is not particularly limited as long as parasitic capacitance does not become a problem in a high frequency band of 1 GHz or higher, but is, for example, 100 nm or less, and more preferably 80 nm or less. On the other hand, the lower limit value of the thickness of the silicon nitride film 120 is not particularly limited, but can be, for example, 10 nm or more. The silicon nitride film 120 can be formed by, for example, a plasma CVD method.

このシリコン窒化膜１２０の膜厚が１００ｎｍ以下のとき、シリコン窒化膜１２０に被膜されない露出部分１２２が形成されることがある。このため、露出部分１２２では、ゲート電極１１８の表面が外部環境に暴露される。このような露出部分１２２は、特に、ゲート電極１１８の本体部１１７の裏面に形成されやすい。
図２（ｂ）では、説明のため１箇所に限定し、かつ実際よりもかなり大きく誇張して示しているが、実際の空孔（露出部分１２２）は１箇所とは限らない。また、空孔径が非常に小さい場合には、空孔についてＳＥＭでの観察が困難であるときもある。この場合には、空孔は、大きさによってはＴＥＭで観察することができる。 When the thickness of the silicon nitride film 120 is 100 nm or less, an exposed portion 122 that is not covered with the silicon nitride film 120 may be formed. Therefore, at the exposed portion 122, the surface of the gate electrode 118 is exposed to the external environment. Such an exposed portion 122 is particularly easily formed on the back surface of the main body portion 117 of the gate electrode 118.
In FIG. 2B, for the sake of explanation, it is limited to one place and is exaggerated to be considerably larger than the actual one, but the actual hole (exposed portion 122) is not necessarily one place. Further, when the hole diameter is very small, it is sometimes difficult to observe the holes with an SEM. In this case, the holes can be observed with a TEM depending on the size.

次いで、図３（ａ）に示すように、少なくともゲート電極１１８全体を、フッ化処理する。これにより、パッシベーション膜の被覆不十分箇所に、不動態膜１２４（フッ化金属）を形成することができる。
本実施の形態では、フッ化処理としては、化合物半導体基板１０１を含むウェハ全体を浸漬処理する。この浸漬処理では、例えば、ほぼ中性（ｐＨ：６．５〜７．５）のフッ化アンモニウム溶液を用い、１〜２分程度の浸漬を行う。この後、水蒸気雰囲気下、１００〜１２０℃で２４ｈベークを行う。これにより、被覆不十分箇所に、不動態膜１２４として、水酸化フッ化アルミニウムを形成する。 Next, as shown in FIG. 3A, at least the entire gate electrode 118 is fluorinated. Thereby, the passive film 124 (metal fluoride) can be formed at the insufficiently covered portion of the passivation film.
In the present embodiment, as the fluorination treatment, the entire wafer including the compound semiconductor substrate 101 is immersed. In this immersion treatment, for example, a substantially neutral (pH: 6.5 to 7.5) ammonium fluoride solution is used and immersion is performed for about 1 to 2 minutes. Thereafter, baking is performed at 100 to 120 ° C. for 24 hours in a steam atmosphere. As a result, aluminum hydroxide fluoride is formed as the passive film 124 at the insufficiently covered portion.

この後、図３（ｂ）に示すように、オーミック電極１１４（ソース電極およびドレイン電極）上に、コンタクト１２６および配線１２８を形成する。コンタクト１２６および配線１２８の形成は、例えば、リフトオフ法により行うことができる。そして、図４に示すように、ゲート電極１１８を埋め込むように、層間膜１３０（シリコン酸化膜）を化合物半導体基板１０１上に形成する。
以上の工程により、本実施の形態の半導体装置１００を得ることができる。 Thereafter, as shown in FIG. 3B, a contact 126 and a wiring 128 are formed on the ohmic electrode 114 (source electrode and drain electrode). The contact 126 and the wiring 128 can be formed by, for example, a lift-off method. Then, as shown in FIG. 4, an interlayer film 130 (silicon oxide film) is formed on the compound semiconductor substrate 101 so as to embed the gate electrode 118.
Through the above steps, the semiconductor device 100 of the present embodiment can be obtained.

次に、本実施の形態の作用効果について説明する。
本実施の形態においては、ゲート電極１１８の表面には、パッシベーション膜（保護絶縁層）に被覆されていない露出部分１２２が形成されることがある。露出部分１２２におけるゲート電極１１８の表面の金属（Ａｌ）を不動態化する。これにより、露出部分１２２のゲート電極１１８の表面に、不動態膜１２４を形成できる。このため、ゲート電極１１８の内部への、水及び水に含有されるイオンの浸入を防止できる。また、この不動態膜１２４は、Ａｌよりも酸化されにくい。このため、不動態膜１２４が水等に接しても、酸化されにくい。これにより、露出部分１２２のゲート電極１１８の表面の金属から、内部の金属に向かって、腐食が進行することを防止することができる。 Next, the effect of this Embodiment is demonstrated.
In this embodiment, an exposed portion 122 that is not covered with the passivation film (protective insulating layer) may be formed on the surface of the gate electrode 118. The metal (Al) on the surface of the gate electrode 118 in the exposed portion 122 is passivated. Thereby, the passive film 124 can be formed on the surface of the gate electrode 118 of the exposed portion 122. For this reason, intrusion of water and ions contained in the water into the gate electrode 118 can be prevented. Further, the passive film 124 is less likely to be oxidized than Al. For this reason, even if the passive film 124 is in contact with water or the like, it is difficult to be oxidized. Thereby, it is possible to prevent the corrosion from proceeding from the metal on the surface of the gate electrode 118 of the exposed portion 122 toward the internal metal.

本実施の形態では、不動態膜として、水酸化フッ化アルミニウムを用いている。この水酸化フッ化アルミニウムは、耐環境性の高い。このため、腐食の進行を、一層抑制することができる。 In this embodiment, aluminum hydroxide fluoride is used as the passive film. This aluminum hydroxide fluoride has high environmental resistance. For this reason, the progress of corrosion can be further suppressed.

また、本実施の形態では、シリコン窒化膜１２０（パッシベーション膜）は、プラズマＣＶＤ法で成膜する。この場合、ゲート電極１１８の傘部（本体部１１７部）の下面や茎部（接続部１１９）の奥まった場所は、プロセスガスの侵入や置換が困難なことが多い。すなわち、化合物半導体基板１０１上の平坦部と比較すると、傘部の下面や茎部（接続部１１９）の奥まった場所では、シリコン窒化膜１２０の膜厚が薄くなる。このような場所では、シリコン窒化膜１２０の一部には、ＳＥＭでも観察が困難な微細空孔（露出部分１２２）が形成されることがある。
本実施の形態においては、浸漬処理やプラズマ処理等のフッ化処理を用いているので、このような微細な露出部分１２２においても、ゲート電極１１８の表面に不動態膜１２４を形成できる。このため、確実に腐食が進行することを防止ことができる。したがって、本実施の形態によれば、信頼性の高い半導体装置１００を実現することができる。 In the present embodiment, the silicon nitride film 120 (passivation film) is formed by a plasma CVD method. In this case, intrusion or replacement of the process gas is often difficult at the lower surface of the umbrella portion (main body portion 117 portion) of the gate electrode 118 and the deep portion of the stem portion (connection portion 119). That is, as compared with the flat portion on the compound semiconductor substrate 101, the thickness of the silicon nitride film 120 is thin at the lower surface of the umbrella portion and the deep portion of the stem portion (connection portion 119). In such a place, a minute hole (exposed portion 122) that is difficult to observe even by SEM may be formed in a part of the silicon nitride film 120.
In the present embodiment, since a fluorination treatment such as an immersion treatment or a plasma treatment is used, the passive film 124 can be formed on the surface of the gate electrode 118 even in such a fine exposed portion 122. For this reason, it can prevent that corrosion advances reliably. Therefore, according to the present embodiment, a highly reliable semiconductor device 100 can be realized.

また、本実施の形態においては、パッシベーション膜（シリコン窒化膜１２０）は、１００ｎｍ以下とすることができる。このため、特許文献１と比較して、パッシベーション膜の膜厚を非常に薄くできるので、寄生容量を低減することができる。したがって、本実施の形態によれば、良好な高周波特性を有する半導体装置１００を実現することができる。 In the present embodiment, the passivation film (silicon nitride film 120) can be 100 nm or less. For this reason, compared with patent document 1, since the film thickness of a passivation film can be made very thin, parasitic capacitance can be reduced. Therefore, according to the present embodiment, it is possible to realize the semiconductor device 100 having good high frequency characteristics.

このように、本実施の形態においては、パッシベーション膜厚が１００ｎｍ以下の場合でもゲート電極１１８の被覆不完全箇所に安定で耐環境性の高い不動態膜１２４を形成することができる。このため、ゲート電極金属の腐食を防止し、かつ寄生容量を低減できる。したがって、本実施の形態によれば、良好な高周波特性と高耐湿性を兼ね備えた電界効果トランジスタを実現できる。 As described above, in this embodiment, even when the passivation film thickness is 100 nm or less, the passive film 124 having high stability and high environmental resistance can be formed at the incompletely covered portion of the gate electrode 118. For this reason, corrosion of the gate electrode metal can be prevented and parasitic capacitance can be reduced. Therefore, according to the present embodiment, a field effect transistor having both good high frequency characteristics and high moisture resistance can be realized.

本実施の形態の半導体装置１００は、より厳しい耐湿性が課される車載等に用いることができる。 The semiconductor device 100 according to the present embodiment can be used for an on-vehicle vehicle or the like in which stricter moisture resistance is imposed.

（第２の実施の形態）
第２の実施の形態は、フッ化処理を、浸漬処理ではなく、気相処理、例えばプラズマ処理で行う点が、第１の実施の形態と相違する。 (Second Embodiment)
The second embodiment is different from the first embodiment in that the fluorination treatment is performed not by immersion treatment but by vapor phase treatment, for example, plasma treatment.

第２の実施の形態のプラズマ処理においては、ウェハ全体をフッ素ラジカル含有プラズマで処理する。フッ素ラジカル含有プラズマとしては、例えば、ＢＣｌ_３およびＳＦ_６の混合ガスプラズマ等を用いることができる。また、この混合ガスにくわえて、希ガスなどの不活性ガスを用いてもよい。
これにより、不動態膜１２４として、フッ化アルミニウムを形成できる。 In the plasma processing of the second embodiment, the entire wafer is processed with fluorine radical-containing plasma. As the fluorine radical-containing plasma, for example, a mixed gas plasma of BCl ₃ and SF ₆ can be used. In addition to this mixed gas, an inert gas such as a rare gas may be used.
Thereby, aluminum fluoride can be formed as the passive film 124.

第２の実施の形態は、第１の実施の形態と同様の効果が得られる。
また、第２の実施の形態では、不動態膜１２４として、フッ化アルミニウムを用いている。このフッ化アルミニウムは、ヒドロキシル基が無い分、第１の実施の形態の水酸化フッ化アルミニウムより、耐環境性が高い。このため、第１の実施の形態と比較して、腐食の進行を一層抑制することができる。したがって、第２の実施の形態では、より信頼性の高い半導体装置１００を実現することができる。 The second embodiment can obtain the same effects as those of the first embodiment.
In the second embodiment, aluminum fluoride is used as the passive film 124. This aluminum fluoride has higher environmental resistance than the aluminum hydroxide fluoride of the first embodiment because of the absence of hydroxyl groups. For this reason, the progress of corrosion can be further suppressed as compared with the first embodiment. Therefore, in the second embodiment, a more reliable semiconductor device 100 can be realized.

また、第２の実施の形態のプラズマ処理は、第１の実施の形態の浸漬処理より簡便な方法である。このため、第２の実施の形態では、より生産性に優れた製造方法を実現することができる。 In addition, the plasma treatment of the second embodiment is a simpler method than the immersion treatment of the first embodiment. For this reason, in the second embodiment, a manufacturing method with higher productivity can be realized.

以上、図面を参照して本発明の実施形態について述べたが、これらは本発明の例示であり、上記以外の様々な構成を採用することもできる。 As mentioned above, although embodiment of this invention was described with reference to drawings, these are the illustrations of this invention, Various structures other than the above are also employable.

１００半導体装置
１０１化合物半導体基板
１０２ＧａＡｓ基板
１０４ｉ−ＧａＡｓバッファ層
１０６ｉ−ＩｎＧａＡｓチャネル層
１０８ｎ−ＡｌＧａＡｓ電子供給層
１１０ｎ^＋−ＧａＡｓキャップ層
１１２素子分離領域
１１４オーミック電極
１１６凹部
１１７本体部
１１８ゲート電極
１１９接続部
１２０シリコン窒化膜
１２２露出部分
１２４不動態膜
１２６コンタクト
１２８配線
１３０層間膜
１３２ゲート電極
１３４ゲート電極
１３６ゲート電極 DESCRIPTION OF SYMBOLS 100 Semiconductor device 101 Compound semiconductor substrate 102 GaAs substrate 104 i-GaAs buffer layer 106 i-InGaAs channel layer 108 n-AlGaAs electron supply layer 110 n ⁺ -GaAs cap layer 112 Element isolation region 114 Ohmic electrode 116 Recessed portion 117 Body portion 118 Gate Electrode 119 Connection portion 120 Silicon nitride film 122 Exposed portion 124 Passive film 126 Contact 128 Wiring 130 Interlayer film 132 Gate electrode 134 Gate electrode 136 Gate electrode

Claims

A compound semiconductor substrate;
A gate electrode including aluminum and a connection portion formed on a part of the compound semiconductor substrate; a main body portion formed on the connection portion and wider than the connection portion; and
A protective insulating layer provided on the surface of the gate electrode;
A semiconductor device comprising: a passivation film that is provided on a surface of the gate electrode that is not covered with the protective insulating layer and is less likely to be oxidized than the aluminum.

The semiconductor device according to claim 1, wherein the passive film is made of a metal fluoride.

The semiconductor device according to claim 1, wherein the passive film is aluminum hydroxide fluoride or aluminum fluoride.

The semiconductor device according to claim 1, wherein the protective insulating layer has a thickness of 100 nm or less.

The semiconductor device according to claim 1, wherein the gate electrode has a T-type, a Γ-type, a Y-type, or a mushroom-type shape.

The semiconductor device according to claim 1, wherein the passive film is provided at least on a back surface of the main body.

Forming a gate electrode containing aluminum on a part of the compound semiconductor substrate;
Forming a protective insulating layer on the surface of the gate electrode;
Forming a passivation film that is less oxidized than aluminum on the surface of the gate electrode that is not covered with the protective insulating layer, and
The step of forming the gate electrode includes a connection part formed on a part of the compound semiconductor substrate, and a main body part formed on the connection part and wider than the connection part. A method for manufacturing a semiconductor device is formed as described above.

The method for manufacturing a semiconductor device according to claim 7, wherein the step of forming the passive film includes a step of fluorination treatment.

The method for manufacturing a semiconductor device according to claim 8, wherein in the fluorination process, the gate electrode is subjected to an immersion process or the gate electrode is subjected to a vapor phase process.

10. The method of manufacturing a semiconductor device according to claim 7, wherein, in the step of forming the passive film, the passive film is aluminum hydroxide fluoride or aluminum fluoride.

The method for manufacturing a semiconductor device according to claim 7, wherein in the step of forming the protective insulating layer, the protective insulating layer has a thickness of 100 nm or less.

12. The semiconductor device according to claim 7, wherein in the step of forming the gate electrode, the gate electrode is formed to have a T-type, Γ-type, Y-type, or mushroom-type shape. Production method.