JP2011202286A - Method of manufacturing semiconductor device - Google Patents

Method of manufacturing semiconductor device Download PDF

Info

Publication number
JP2011202286A
JP2011202286A JP2011148700A JP2011148700A JP2011202286A JP 2011202286 A JP2011202286 A JP 2011202286A JP 2011148700 A JP2011148700 A JP 2011148700A JP 2011148700 A JP2011148700 A JP 2011148700A JP 2011202286 A JP2011202286 A JP 2011202286A
Authority
JP
Japan
Prior art keywords
substrate
semiconductor device
manufacturing
gas
supplying
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2011148700A
Other languages
Japanese (ja)
Other versions
JP5372075B2 (en
Inventor
Akira Furuya
晃 古谷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Electronics Corp
Original Assignee
Renesas Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Electronics Corp filed Critical Renesas Electronics Corp
Priority to JP2011148700A priority Critical patent/JP5372075B2/en
Publication of JP2011202286A publication Critical patent/JP2011202286A/en
Application granted granted Critical
Publication of JP5372075B2 publication Critical patent/JP5372075B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Abstract

PROBLEM TO BE SOLVED: To provide a method of manufacturing a semiconductor device having a process of removing excessive deposite species which hinder a self-limiting surface reaction.SOLUTION: The method of manufacturing a semiconductor device includes a process of forming a thin film on a base body by alternately feeding a first raw material gas and a second raw material gas into a reaction furnace, wherein the surface of the base body is irradiated with plasma either after the first raw material gas is fed and before the second raw material gas is fed, or after the second raw material gas is fed and before the first raw material gas is fed.

Description

本発明は、半導体装置の製造方法に関し、特に、原子層気相成長法の実施に際して、過剰に吸着された原料の排除工程を設けた半導体装置の製造方法に関する。   The present invention relates to a method for manufacturing a semiconductor device, and more particularly to a method for manufacturing a semiconductor device in which an excessively adsorbed material removal step is provided when performing atomic layer vapor deposition.

半導体装置の製造に際しては、薄膜を均一な膜厚で堆積する必要がある場合が多い。以下、この具体例について説明する。   In manufacturing a semiconductor device, it is often necessary to deposit a thin film with a uniform thickness. This specific example will be described below.

すなわち、近年、半導体装置の配線での信号伝搬の遅延が素子動作を律速している。配線での遅延定数は配線抵抗と配線間容量の積で表される。従って、配線抵抗を下げることによって素子動作を高速化するために、配線層間膜と材料には従来のSiO2よりも比誘電率の小さい材料が用いられ、配線材料には比抵抗値の小さいCuが用いられる。Cu配線の形成に当たっては、CuのSi中への拡散による素子特性の劣化、絶縁膜との密着性が乏しいことによる加工性の劣化、不動態酸化膜を形成せずに酸化が内部まで進行する事による配線特性の劣化、などの課題を解決する必要がある。これらの課題を解決するための一手段として、バリアメタルがCuと配線層間膜との界面に設けられる。具体的には、W、Al、Cu、Ta、TaN、SiO2、SiOC、SiN、HfOx、HfAlOなどの様々な材料の薄膜を、被覆性よく堆積することが要求される。   That is, in recent years, the delay of signal propagation in the wiring of the semiconductor device has limited the element operation. The delay constant in wiring is represented by the product of wiring resistance and wiring capacitance. Therefore, in order to speed up the device operation by lowering the wiring resistance, a material having a relative dielectric constant smaller than that of the conventional SiO2 is used for the wiring interlayer film and material, and Cu having a small specific resistance value is used for the wiring material. Used. In forming the Cu wiring, deterioration of element characteristics due to diffusion of Cu into Si, deterioration of workability due to poor adhesion to the insulating film, and oxidation proceeds to the inside without forming a passive oxide film. It is necessary to solve problems such as deterioration of the wiring characteristics due to things. As one means for solving these problems, a barrier metal is provided at the interface between Cu and the wiring interlayer film. Specifically, it is required to deposit thin films of various materials such as W, Al, Cu, Ta, TaN, SiO2, SiOC, SiN, HfOx, and HfAlO with good coverage.

原子層気相成長(以下、Atomic Layer Deposition:「ALD」と表記する)法は、このような目的に適した方法として知られている。ALDは、少なくとも二種類の原料を基板に交互に供給して行う。このとき、基板温度、原料流量、原料供給時間などの成膜条件を、それらの原料が基板上に飽和吸着する条件に設定する。成膜量や組成は飽和吸着量で定まるが、理想的なALDでは飽和吸着量はウェーハ面内やパターン上で一定であり、ウェーハ面内やパターン上で均一な成膜が可能となるはずである。また、一回の供給で飽和量の分子しか吸着しないとすると、原子オーダーでの膜厚制御が可能である。   An atomic layer vapor deposition (hereinafter referred to as atomic layer deposition: “ALD”) method is known as a method suitable for such a purpose. ALD is performed by alternately supplying at least two kinds of raw materials to the substrate. At this time, the film forming conditions such as the substrate temperature, the raw material flow rate, and the raw material supply time are set to conditions under which these raw materials are saturated and adsorbed on the substrate. The deposition amount and composition are determined by the saturated adsorption amount, but in the ideal ALD, the saturated adsorption amount is constant on the wafer surface and the pattern, and it should be possible to form a uniform film on the wafer surface and the pattern. is there. If only a saturated amount of molecules is adsorbed by a single supply, the film thickness can be controlled on the atomic order.

堆積種を、基板表面に吸着しやすくし、核生成を促進するために、基板表面にプラズマ処理を施すという方法も提案されている(例えば、特許文献1参照)。   In order to facilitate the adsorption of the deposited species on the substrate surface and promote nucleation, a method of subjecting the substrate surface to plasma treatment has also been proposed (see, for example, Patent Document 1).

特表2004−523885号公報Japanese translation of PCT publication No. 2004-523885

しかしながら、従来の製造方法においては、基体表面に吸着された残留物が、セルフリミッティングな表面反応を阻害する、並びに膜質を低下させる、という問題があった。   However, the conventional manufacturing method has a problem that the residue adsorbed on the substrate surface inhibits the self-limiting surface reaction and lowers the film quality.

図8は、従来の半導体装置の製造方法を説明するためのフローチャートである。すなわち、図8は、原子層気相成長法(ALD)を用いて、薄膜を形成する方法を表すフローチャートである。   FIG. 8 is a flowchart for explaining a conventional method of manufacturing a semiconductor device. That is, FIG. 8 is a flowchart showing a method of forming a thin film using atomic layer vapor deposition (ALD).

まず、被処理基体を反応炉内に入炉する。被処理基体としては、様々な種類の基体を用いることができる。その後、反応炉内をパージする。反応炉のパージには、例えばArガスなどの、不活性ガスを用いる。
次に、第1の工程110として、反応炉内に配置された基体上に、第1反応物を供給する。第1反応物を例えば、Arキャリアガスなどの不活性ガスに含有させて反応炉内に供給する。ガスの流量は、被処理基体やガスの種類によって適宜変更可能である。
First, the substrate to be treated is placed in a reaction furnace. Various types of substrates can be used as the substrate to be processed. Thereafter, the inside of the reaction furnace is purged. For purging the reactor, an inert gas such as Ar gas is used.
Next, as a first step 110, a first reactant is supplied onto a substrate disposed in the reaction furnace. For example, the first reactant is contained in an inert gas such as an Ar carrier gas and supplied into the reaction furnace. The gas flow rate can be appropriately changed depending on the substrate to be processed and the type of gas.

次に、第2の工程130として、反応炉内をパージする。Arガスなどの、不活性ガスを反応炉内に導入し、残留ガスを除去する。
次に、第3の工程140として、第2反応物を供給する。第2反応物を例えば、Arキャリアガスなどの不活性ガスに含有させて反応炉内に供給する。
次に、第4の工程150として、反応炉内をパージする。Arガスなどの、不活性ガスを反応炉内に導入し、未反応物を除去する。
第1〜第4の工程を一周期とし、形成している薄膜が所望の厚さに達するまで、この周期を繰り返す。
Next, as the second step 130, the inside of the reaction furnace is purged. An inert gas such as Ar gas is introduced into the reaction furnace, and the residual gas is removed.
Next, as the third step 140, a second reactant is supplied. For example, the second reactant is contained in an inert gas such as an Ar carrier gas and supplied into the reaction furnace.
Next, as the fourth step 150, the inside of the reaction furnace is purged. An inert gas such as Ar gas is introduced into the reaction furnace to remove unreacted substances.
The first to fourth steps are set as one cycle, and this cycle is repeated until the formed thin film reaches a desired thickness.

図9は、従来の半導体装置の製造方法を表すタイミングチャートである。
図10は、従来の半導体装置の製造方法の要部を表す工程断面図である。すなわち図10は、基体300上に、薄膜を形成する工程を表す模式断面図である。
FIG. 9 is a timing chart showing a conventional method for manufacturing a semiconductor device.
FIG. 10 is a process cross-sectional view illustrating a main part of a conventional method for manufacturing a semiconductor device. That is, FIG. 10 is a schematic cross-sectional view showing a process of forming a thin film on the substrate 300.

図10(a)は、前述した第1の工程110において、第1反応物310を、反応炉内に供給した様子を表す。同図に表すように、堆積種310(第1反応物)が、基体300上に飛来してくる。堆積種310のうちの一部310aは基体300の表面に、例えば化学吸着などの、比較的強い結合によって吸着する。また、堆積種310のうちの他の一部310bは強く結合している310aなどに、例えば物理吸着などの、比較的弱い結合によって吸着する。さらに、堆積種310のうちの他の一部310cは吸着せず、残留ガスとなる。   FIG. 10A shows a state in which the first reactant 310 is supplied into the reaction furnace in the first step 110 described above. As shown in the figure, the deposition species 310 (first reactant) comes on the substrate 300. A part 310a of the deposition species 310 is adsorbed on the surface of the substrate 300 by a relatively strong bond such as chemical adsorption. Further, the other part 310b of the deposited species 310 is adsorbed to the strongly coupled 310a or the like by a relatively weak bond such as physical adsorption. Further, the other part 310c of the deposited species 310 is not adsorbed and becomes a residual gas.

図10(b)は、前述した第2の工程130において、パージを行う様子を表す。反応炉内をパージすることによって、反応炉内に残っていた残留ガスを除去する。
しかしながら、同図に表すように、気相中の堆積種310cは除去されるが、比較的弱く結合している堆積種310bは、除去されずに基体300に吸着したままのこともある。すなわち、反応炉内をパージするだけでは、例えば物理吸着などの、比較的弱い結合を切って、堆積種310bを完全に脱離させることができない場合がある。堆積種310bのような残留ガスを十分に排気していないと、その後供給される他のガスと反応してしまう。
FIG. 10B shows a state in which purging is performed in the second step 130 described above. By purging the inside of the reaction furnace, the residual gas remaining in the reaction furnace is removed.
However, as shown in the figure, the deposition species 310c in the gas phase are removed, but the deposition species 310b that are relatively weakly bonded may remain adsorbed on the substrate 300 without being removed. That is, simply purging the inside of the reaction furnace may not be able to completely desorb the deposition species 310b by cutting relatively weak bonds such as physical adsorption. If the residual gas such as the deposition species 310b is not exhausted sufficiently, it reacts with other gas supplied thereafter.

その結果、不均一な膜厚や、低品質な膜質を有する薄膜が形成される。   As a result, a thin film having a non-uniform film thickness or a low quality film quality is formed.

従来の半導体装置の製造方法においては、得られた薄膜の、膜厚のウエハ面内の分散は、約5%であった。また、膜厚のウエハ面内の分散を約1%にまで改善するためにパージを長時間行うと、全体の成膜時間の100%以上の時間を要した。   In the conventional method for manufacturing a semiconductor device, the dispersion of the obtained thin film within the wafer surface of the film thickness is about 5%. Further, when purging was performed for a long time in order to improve the dispersion of the film thickness within the wafer surface to about 1%, it took 100% or more of the total film formation time.

本発明は、かかる課題の認識に基づいてなされたものであり、その目的は、成膜時間を大幅に拡大することなく、高い膜質を有する安定した薄膜を形成する方法を提供することにある。   The present invention has been made based on the recognition of such a problem, and an object thereof is to provide a method for forming a stable thin film having high film quality without significantly increasing the film formation time.

上記目的を達成するため、本発明によれば、
第1の原料ガスと、第2の原料ガスと、を反応炉内に交互に供給することにより基体の上に薄膜を形成する工程を備え、
前記第1の原料ガスを供給した後であって前記第2の原料ガスを供給する前と、前記第2の原料ガスを供給した後であって前記第1の原料ガスを供給する前と、の少なくともいずれかにおいて、前記基体の表面にプラズマを照射することを特徴とする半導体装置の製造方法が提供される。
In order to achieve the above object, according to the present invention,
A step of forming a thin film on a substrate by alternately supplying a first source gas and a second source gas into a reaction furnace,
After supplying the first source gas and before supplying the second source gas, after supplying the second source gas and before supplying the first source gas, In at least one of the above, there is provided a method of manufacturing a semiconductor device, wherein the surface of the substrate is irradiated with plasma.

または、本発明によれば、
第1の原料ガスを基体の表面に供給する第1の工程と、
前記基体の表面にプラズマを照射する第2の工程と、
前記基体の表面に不活性ガスを流す第3の工程と、
第2の原料ガスを基体の表面に供給する第4の工程と、
前記基体表面に前記不活性ガスを流す第5の工程と、
をこの順に繰り返すことにより前記基体の上に薄膜を形成する工程を備えたことを特徴とする半導体装置の製造方法が提供される。
Or according to the invention,
A first step of supplying a first source gas to the surface of the substrate;
A second step of irradiating the surface of the substrate with plasma;
A third step of flowing an inert gas over the surface of the substrate;
A fourth step of supplying a second source gas to the surface of the substrate;
A fifth step of flowing the inert gas over the surface of the substrate;
A method of manufacturing a semiconductor device is provided, which includes a step of forming a thin film on the substrate by repeating the steps in this order.

または、本発明によれば、
第1の原料ガスを基体の表面に供給する第1の工程と、
前記基体の表面に不活性ガスを流す第2の工程と、
前記基体の表面にプラズマを照射する第3の工程と、
第2の原料ガスを基体の表面に供給する第4の工程と、
前記基体表面に前記不活性ガスを流す第5の工程と、
をこの順に繰り返すことにより前記基体の上に薄膜を形成する工程を備えたことを特徴とする半導体装置の製造方法が提供される。
Or according to the invention,
A first step of supplying a first source gas to the surface of the substrate;
A second step of flowing an inert gas over the surface of the substrate;
A third step of irradiating the surface of the substrate with plasma;
A fourth step of supplying a second source gas to the surface of the substrate;
A fifth step of flowing the inert gas over the surface of the substrate;
A method of manufacturing a semiconductor device is provided, which includes a step of forming a thin film on the substrate by repeating the steps in this order.

ここで、前記第4の工程と前記第5の工程との間、あるいは前記第5の工程と前記第1の工程との間に、前記基体の表面に前記プラズマを照射する工程を実施することができる。   Here, performing the step of irradiating the surface of the substrate with the plasma between the fourth step and the fifth step, or between the fifth step and the first step. Can do.

また、前記プラズマは、ヘリウムガスと水素ガスとの混合ガスから生成されるものとすることができる。
また、前記第1の原料ガスは、金属元素を含有するものとすることができる。
The plasma may be generated from a mixed gas of helium gas and hydrogen gas.
Further, the first source gas may contain a metal element.

本発明によれば、堆積種を反応炉内に供給した後に、プラズマを照射する工程を加えることにより、基体等に弱く結合している堆積種を脱離させることができる。その結果、堆積種の一分子層の吸着層だけを基体表面に残して、別の堆積種を供給する工程に進むことができる。すなわち、セルフリミッティングな表面反応を阻害していた、余分な堆積種を除去することができる。その結果、成膜時間を大幅に拡大することなく、膜質が改良され、緻密な薄膜を形成することができる。
その結果として、高性能且つ高集積度の半導体装置などを安定的に製造することが可能となり、産業上のメリットは多大である。
According to the present invention, the deposition species weakly bonded to the substrate or the like can be desorbed by adding a step of irradiating plasma after the deposition species are supplied into the reaction furnace. As a result, it is possible to proceed to the step of supplying another deposition species, leaving only the monomolecular layer of the deposition species on the substrate surface. That is, it is possible to remove excess deposition species that hindered the self-limiting surface reaction. As a result, the film quality is improved and a dense thin film can be formed without significantly increasing the film formation time.
As a result, it is possible to stably manufacture a high-performance and highly integrated semiconductor device and the like, and there are great industrial advantages.

本発明の第1の実施の形態にかかる半導体装置の製造方法を説明するためのフローチャートである。3 is a flowchart for explaining a method for manufacturing the semiconductor device according to the first embodiment of the present invention; 本発明の第1の実施の形態にかかる半導体装置の製造方法を説明するためのタイミングチャートである。3 is a timing chart for explaining the method for manufacturing the semiconductor device according to the first embodiment of the present invention; 本発明の第1の実施の形態にかかる半導体装置の製造方法を説明するための工程断面図である。It is process sectional drawing for demonstrating the manufacturing method of the semiconductor device concerning the 1st Embodiment of this invention. 本発明の第1の実施の形態にかかる半導体装置の製造方法において用いることができる製造装置の断面模式図である。It is a cross-sectional schematic diagram of the manufacturing apparatus which can be used in the manufacturing method of the semiconductor device concerning the 1st Embodiment of this invention. 本発明の第1実施例にかかる半導体装置の製造方法を説明するためのフローチャートである。3 is a flowchart for explaining a method of manufacturing a semiconductor device according to the first embodiment of the present invention; 本発明の第2実施例にかかる半導体装置の製造方法を説明するためのフローチャートである。It is a flowchart for demonstrating the manufacturing method of the semiconductor device concerning 2nd Example. 本発明の第3実施例にかかる半導体装置の製造方法を説明するためのフローチャートである。It is a flowchart for demonstrating the manufacturing method of the semiconductor device concerning 3rd Example of this invention. 従来の半導体装置の製造方法を説明するためのフローチャートである。It is a flowchart for demonstrating the manufacturing method of the conventional semiconductor device. 従来の半導体装置の製造方法を説明するためのタイミングチャートである。It is a timing chart for demonstrating the manufacturing method of the conventional semiconductor device. 従来の半導体装置の製造方法を説明するための工程断面図である。It is process sectional drawing for demonstrating the manufacturing method of the conventional semiconductor device.

以下、図面を参照しつつ本発明の実施の形態について説明する。   Hereinafter, embodiments of the present invention will be described with reference to the drawings.

図1は、本発明の実施の形態にかかる半導体装置の製造方法を説明するためのフローチャートである。すなわち、図1は、原子層気相成長法(ALD)を用いて、薄膜を形成する方法を表すフローチャートである。   FIG. 1 is a flowchart for explaining a method of manufacturing a semiconductor device according to an embodiment of the present invention. That is, FIG. 1 is a flowchart showing a method of forming a thin film using atomic layer vapor deposition (ALD).

まず、被処理基体を反応炉内に入炉する。被処理基体としては、様々な種類の基体を用いることができる。その後、反応炉内をパージする。反応炉のパージには、例えばHeガスやArガスなどの、不活性ガスを用いる。
次に、第1の工程11として、反応炉内に配置された基体上に、第1反応物を供給する。第1反応物として例えば、TaN膜を形成する場合には、PDMAT(PentakisDiMethylAminoTantalum)を挙げることができる。しかしPDMATには限定されず、その他、
W、Al、Cu、Ta、TaN、SiO2、SiOC、SiN、HfOx、HfAlOなどの様々な膜を形成する場合に応じて、適宜変更することができる。第1反応物を例えば、Heキャリアガスなどの不活性ガスに含有させて100〜5000sccm供給する。
ガスの流量は、被処理基体やガスの種類によって適宜変更可能である。
First, the substrate to be treated is placed in a reaction furnace. Various types of substrates can be used as the substrate to be processed. Thereafter, the inside of the reaction furnace is purged. For purging the reaction furnace, for example, an inert gas such as He gas or Ar gas is used.
Next, as a first step 11, a first reactant is supplied onto a substrate placed in the reaction furnace. For example, when a TaN film is formed as the first reactant, PDMAT (PentakisDiMethylAminoTantalum) can be used. However, it is not limited to PDMAT.
The thickness can be appropriately changed according to the case where various films such as W, Al, Cu, Ta, TaN, SiO2, SiOC, SiN, HfOx, and HfAlO are formed. For example, the first reactant is contained in an inert gas such as a He carrier gas and supplied at 100 to 5000 sccm.
The gas flow rate can be appropriately changed depending on the substrate to be processed and the type of gas.

次に、第2の工程12として、プラズマ照射を行う。基体表面にプラズマを照射し、基体表面に余分に付着した第1反応物を除去する。プラズマ照射を例えば、He/H2の混合ガスの流量100〜5000sccm、圧力0.6〜130Pa(パスカル)、RF電力50〜2000Wとして行うことができる。
次に、第3の工程13として、反応炉内をパージする。例えば、Heガスなどの、不活性ガスを100〜5000sccm反応炉内に導入し、反応炉内の残留ガスを除去する。
Next, plasma irradiation is performed as the second step 12. The surface of the substrate is irradiated with plasma to remove the first reactant adhering to the surface of the substrate. Plasma irradiation can be performed, for example, with a He / H 2 mixed gas flow rate of 100 to 5000 sccm, a pressure of 0.6 to 130 Pa (pascal), and an RF power of 50 to 2000 W.
Next, as the third step 13, the inside of the reaction furnace is purged. For example, an inert gas such as He gas is introduced into a 100 to 5000 sccm reactor and the residual gas in the reactor is removed.

次に、第4の工程14として、第2反応物を供給する。第2反応物として例えば、NH3を挙げることができる。第2反応物を例えば、Heキャリアガスなどの不活性ガスに含有させて100〜5000sccm反応炉内に供給する。
最後に、第5の工程15として、反応炉内をパージする。例えば、Heガスなどの、不活性ガスを100〜5000sccm反応炉内に導入し、反応炉内の残留ガスを除去する。第1〜第5の工程を一周期とし、形成している薄膜が所望の厚さに達するまで、この周期を繰り返す。
Next, as the fourth step 14, the second reactant is supplied. An example of the second reactant is NH3. For example, the second reactant is contained in an inert gas such as a He carrier gas and is supplied into a 100 to 5000 sccm reactor.
Finally, as the fifth step 15, the inside of the reactor is purged. For example, an inert gas such as He gas is introduced into a 100 to 5000 sccm reactor and the residual gas in the reactor is removed. The first to fifth steps are set as one cycle, and this cycle is repeated until the formed thin film reaches a desired thickness.

次に、前述した第2の工程12が、成膜時間に及ぼす影響について説明する。
図2は、本発明の実施の形態にかかる半導体装置の製造方法を表すタイミングチャートである。
同図に表すように、本発明の実施の形態にかかる半導体装置の製造方法によれば、プラズマ照射を行う工程を増やしても、全体の成膜時間は、従来の成膜時間に対して約20%程度増えるだけである。
従来の製造方法で成膜した場合、形成した薄膜の膜厚のウエハ面内での分散を改善するのに、従来の成膜時間に対して約100%程度の時間を要していたことと比較すると成膜時間を大幅に短縮できる。
Next, the influence of the second step 12 described above on the film formation time will be described.
FIG. 2 is a timing chart showing a method for manufacturing a semiconductor device according to an embodiment of the present invention.
As shown in the figure, according to the method of manufacturing a semiconductor device according to the embodiment of the present invention, even if the number of steps of plasma irradiation is increased, the total film formation time is about the conventional film formation time. It only increases about 20%.
When a film is formed by a conventional manufacturing method, it takes about 100% of the conventional film formation time to improve the dispersion of the formed thin film thickness within the wafer surface. In comparison, the film formation time can be greatly reduced.

次に、前述した第2の工程12において、プラズマ照射を行うことの効果について説明する。
図3は、本発明の実施の形態にかかる半導体装置の製造方法の要部を表す工程断面図である。すなわち図3は、基体30上に、薄膜を形成する工程を表す模式断面図である。
Next, the effect of performing plasma irradiation in the above-described second step 12 will be described.
FIG. 3 is a process cross-sectional view illustrating the main part of the method of manufacturing a semiconductor device according to the embodiment of the present invention. That is, FIG. 3 is a schematic cross-sectional view showing a process of forming a thin film on the substrate 30.

図3(a)は、前述した第1の工程11において、第1反応物31を、反応炉内に供給した様子を表す。同図に表すように、堆積種31(第1反応物)が、基体30上に飛来してくる。堆積種31のうちの一部31aは基体30の表面に、例えば化学吸着などの、比較的強い結合によって吸着する。また、堆積種31のうちの他の一部31bは強く結合している31aなどに、例えば物理吸着などの、比較的弱い結合によって吸着する。さらに、堆積種31のうちの他の一部31cは吸着せず、残留ガスとなる。   FIG. 3A shows a state in which the first reactant 31 is supplied into the reaction furnace in the first step 11 described above. As shown in the figure, the deposition species 31 (first reactant) comes on the substrate 30. A part 31 a of the deposited species 31 is adsorbed on the surface of the base 30 by a relatively strong bond such as chemical adsorption. In addition, the other part 31b of the deposited species 31 is adsorbed to the strongly bound 31a by a relatively weak bond such as physical adsorption. Further, the other part 31c of the deposited species 31 is not adsorbed and becomes a residual gas.

図3(b)は、前述した第2の工程12において、プラズマ照射を行う様子を表す。同図に表すように、基体30の表面にプラズマを照射すると、比較的弱い結合によって吸着していた堆積種31bの結合が切れる。すなわち、比較的強い結合によって吸着していた堆積種31aを基体30の表面に残し、比較的弱い結合によって吸着していた堆積種31bのみを基体30から脱離させることができる。   FIG. 3B shows a state in which plasma irradiation is performed in the second step 12 described above. As shown in the figure, when the surface of the substrate 30 is irradiated with plasma, the deposited species 31b adsorbed by relatively weak bonds are broken. That is, it is possible to leave the deposited species 31a adsorbed by relatively strong bonds on the surface of the substrate 30, and to desorb only the accumulated species 31b adsorbed by relatively weak bonds from the substrate 30.

すなわち、基体30の表面に一分子層あるいはそれ以下の吸着層(堆積種31a)だけを残すことができる。   That is, it is possible to leave only an adsorption layer (deposition species 31a) of a monomolecular layer or less on the surface of the substrate 30.

図3(c)は、前述した第3の工程13において、パージを行う様子を表す。同図に表すように、反応炉内をパージすることによって、反応炉内に残っていたガスをさらに除去することができる。   FIG. 3C shows a state in which purging is performed in the third step 13 described above. As shown in the figure, by purging the inside of the reaction furnace, the gas remaining in the reaction furnace can be further removed.

次に、本実施形態で用いることができる、半導体製造装置について説明する。
図4は、本発明の実施の形態にかかる半導体装置の製造方法に用いることができる反応炉を例示する模式図である。
Next, a semiconductor manufacturing apparatus that can be used in this embodiment will be described.
FIG. 4 is a schematic view illustrating a reaction furnace that can be used in the method for manufacturing a semiconductor device according to the embodiment of the invention.

反応炉40内において、ウェーハステージ41上にシリコンウェーハWが載置可能とされている。反応炉40の側壁には、ガスを導入するためのインジェクター42と、真空ポンプ43に接続されている排気口44とが設けられている。上部電極45と下部電極41(ウェーハステージ)との間に高周波電源を用いてプラズマを照射する。   In the reaction furnace 40, the silicon wafer W can be placed on the wafer stage 41. An injector 42 for introducing gas and an exhaust port 44 connected to the vacuum pump 43 are provided on the side wall of the reaction furnace 40. Plasma is irradiated between the upper electrode 45 and the lower electrode 41 (wafer stage) using a high frequency power source.

以上説明してきたように、本発明の実施の形態にかかる半導体装置の製造方法においては、堆積種を反応炉内に供給した後に、プラズマを照射する工程を加えることにより、基体等に弱く結合している堆積種を脱離させることができる。その結果、堆積種の一分子層の吸着層だけを基体表面に残して、別の堆積種を供給する次の工程に進むことができる。
すなわち、セルフリミッティングな表面反応を阻害していた、余分な堆積種を除去することができる。その結果、膜質が改良され、緻密な薄膜を形成することができる。
As described above, in the method of manufacturing a semiconductor device according to the embodiment of the present invention, after supplying the deposition species into the reaction furnace, it is weakly bonded to the substrate or the like by adding a step of irradiating plasma. The deposited species can be desorbed. As a result, only the monomolecular layer of the deposited species is left on the substrate surface, and the process can proceed to the next step of supplying another deposited species.
That is, it is possible to remove excess deposition species that hindered the self-limiting surface reaction. As a result, the film quality is improved and a dense thin film can be formed.

また、膜厚のウエハ面内での分散を従来の5%程度に対して、本発明の実施の形態にかかる半導体装置の製造方法によると1%程度にまで改善できた。従来は、同程度の改善を得るのに100%以上の成膜時間の増加が必要であったが、本発明の実施の形態にかかる半導体装置の製造方法によると20%程度の成膜時間の増加で改善できた。よって、スループットを大きく低下させることなく、安定した膜を形成できる。
すなわち、本発明の実施の形態にかかる半導体装置の製造方法によると、均一な膜厚の、緻密な薄膜を形成することができる。
Further, the dispersion of the film thickness in the wafer surface can be improved to about 1% according to the method of manufacturing a semiconductor device according to the embodiment of the present invention, compared to about 5% in the past. Conventionally, it has been necessary to increase the film formation time by 100% or more in order to obtain the same degree of improvement. However, according to the method of manufacturing a semiconductor device according to the embodiment of the present invention, the film formation time is approximately 20%. It was improved by increasing. Therefore, a stable film can be formed without greatly reducing the throughput.
That is, according to the method for manufacturing a semiconductor device according to the embodiment of the present invention, a dense thin film having a uniform film thickness can be formed.

次に、第1実施例について説明する。すなわち、本実施例においては、第2反応物を供給した後にも、プラズマ照射を行う場合について説明する。
図5は、本発明の第1実施例にかかる半導体装置の製造方法を説明するためのフローチャートである。すなわち、図5は、原子層気相成長法を用いて、薄膜を形成する方法を表すフローチャートである。
すなわち本実施例においては、 第1反応物を供給した後だけではなく、第2反応物を供給した後にも、プラズマ照射を行う。本実施例によれば、第2反応物についても、弱く結合していた堆積種を効率的に脱離させることができる。本実施例においても、前述した効果と同様の効果が得られる。
Next, the first embodiment will be described. That is, in this embodiment, a case where plasma irradiation is performed even after the second reactant is supplied will be described.
FIG. 5 is a flowchart for explaining a method of manufacturing a semiconductor device according to the first embodiment of the present invention. That is, FIG. 5 is a flowchart showing a method of forming a thin film using atomic layer vapor deposition.
That is, in this embodiment, plasma irradiation is performed not only after supplying the first reactant but also after supplying the second reactant. According to the present embodiment, it is possible to efficiently desorb the deposited species that were weakly bound to the second reactant. Also in this embodiment, the same effect as described above can be obtained.

次に、第2実施例について説明する。すなわち、本実施例においては、プラズマを照射する工程の前に、パージする工程を挿入する場合について説明する。
図6は、本発明の第2実施例にかかる半導体装置の製造方法を説明するためのフローチャートである。すなわち、図6は、原子層気相成長法を用いて、薄膜を形成する方法を表すフローチャートである。プラズマを照射する工程と、パージする工程とは、順不同であり、パージ工程を先に行ってもよい。堆積種の種類や、基体の種類によって適宜変更することができる。
本実施例においても、前述した実施形態において得られる効果と同様の効果を得ることができる。
Next, a second embodiment will be described. That is, in this embodiment, a case will be described in which a purging step is inserted before the plasma irradiation step.
FIG. 6 is a flowchart for explaining a method of manufacturing a semiconductor device according to the second embodiment of the present invention. That is, FIG. 6 is a flowchart showing a method of forming a thin film using atomic layer vapor deposition. The step of irradiating the plasma and the step of purging are in random order, and the purge step may be performed first. It can be appropriately changed depending on the kind of the deposition species and the kind of the substrate.
Also in this example, the same effect as that obtained in the above-described embodiment can be obtained.

次に、第3実施例について説明する。すなわち、本実施例においては、パージする工程を省略する場合について説明する。
図7は、本発明の第3実施例にかかる半導体装置の製造方法を説明するためのフローチャートである。すなわち、図7は、原子層気相成長法を用いて、薄膜を形成する方法を表すフローチャートである。
Next, a third embodiment will be described. That is, in this embodiment, a case where the purging step is omitted will be described.
FIG. 7 is a flowchart for explaining a method of manufacturing a semiconductor device according to the third embodiment of the present invention. That is, FIG. 7 is a flowchart showing a method of forming a thin film using atomic layer vapor deposition.

堆積種や基体の種類によっては、パージ工程を省略し、プラズマ照射を行うだけで、残留ガスをほとんど除去できる場合もある。その場合には、同図に表すように、パージ工程を省略し、成膜時間を短縮することができる。
本実施例においても、前述した実施形態において得られる効果と同様の効果を得ることができる。
Depending on the type of deposition and the type of substrate, there are cases where the residual gas can be almost removed simply by omitting the purge step and performing plasma irradiation. In that case, as shown in the figure, the purging step can be omitted and the film formation time can be shortened.
Also in this example, the same effect as that obtained in the above-described embodiment can be obtained.

以上、具体例を参照しつつ本発明の実施の形態について説明した。
しかし、本発明は、これらの具体例に限定されるものではない。例えば、本発明の製造方法を使用して製造した半導体装置を構成する要素について当業者が設計変更を加えたものであっても、本発明の要旨を備えたものであれば、本発明の範囲に包含される。
The embodiments of the present invention have been described above with reference to specific examples.
However, the present invention is not limited to these specific examples. For example, even if those skilled in the art have changed the design of the elements constituting the semiconductor device manufactured using the manufacturing method of the present invention, the scope of the present invention is within the scope of the present invention as long as it has the gist of the present invention. Is included.

11 第1の工程
12 第2の工程
13 第3の工程
14 第4の工程
15 第5の工程
16 第6の工程
30 基体
31 堆積種
31a 強く結合している堆積種
31b 弱く結合している堆積種
31c 結合していない堆積種
40 反応炉
41 下部電極
42 インジェクター
43 真空ポンプ
44 排気口
45 上部電極
11 First Step 12 Second Step 13 Third Step 14 Fourth Step 15 Fifth Step 16 Sixth Step 30 Substrate 31 Deposition Species 31a Deposition Species 31b Strongly Bonded Deposition Binds Weakly Species 31c Unattached deposition seed 40 Reactor 41 Lower electrode 42 Injector 43 Vacuum pump 44 Exhaust port 45 Upper electrode

Claims (6)

第1の原料ガスと、第2の原料ガスと、を反応炉内に交互に供給することにより基体の上に薄膜を形成する工程を備え、
前記第1の原料ガスを供給した後であって前記第2の原料ガスを供給する前と、前記第2の原料ガスを供給した後であって前記第1の原料ガスを供給する前と、の少なくともいずれかにおいて、前記基体の表面にプラズマを照射することを特徴とする半導体装置の製造方法。
A step of forming a thin film on a substrate by alternately supplying a first source gas and a second source gas into a reaction furnace,
After supplying the first source gas and before supplying the second source gas, after supplying the second source gas and before supplying the first source gas, In at least one of the above, a method of manufacturing a semiconductor device, wherein the surface of the substrate is irradiated with plasma.
第1の原料ガスを基体の表面に供給する第1の工程と、
前記基体の表面にプラズマを照射する第2の工程と、
前記基体の表面に不活性ガスを流す第3の工程と、
第2の原料ガスを基体の表面に供給する第4の工程と、
前記基体表面に前記不活性ガスを流す第5の工程と、
をこの順に繰り返すことにより前記基体の上に薄膜を形成する工程を備えたことを特徴とする半導体装置の製造方法。
A first step of supplying a first source gas to the surface of the substrate;
A second step of irradiating the surface of the substrate with plasma;
A third step of flowing an inert gas over the surface of the substrate;
A fourth step of supplying a second source gas to the surface of the substrate;
A fifth step of flowing the inert gas over the surface of the substrate;
A method of manufacturing a semiconductor device, comprising: forming a thin film on the substrate by repeating the steps in this order.
第1の原料ガスを基体の表面に供給する第1の工程と、
前記基体の表面に不活性ガスを流す第2の工程と、
前記基体の表面にプラズマを照射する第3の工程と、
第2の原料ガスを基体の表面に供給する第4の工程と、
前記基体表面に前記不活性ガスを流す第5の工程と、
をこの順に繰り返すことにより前記基体の上に薄膜を形成する工程を備えたことを特徴とする半導体装置の製造方法。
A first step of supplying a first source gas to the surface of the substrate;
A second step of flowing an inert gas over the surface of the substrate;
A third step of irradiating the surface of the substrate with plasma;
A fourth step of supplying a second source gas to the surface of the substrate;
A fifth step of flowing the inert gas over the surface of the substrate;
A method of manufacturing a semiconductor device, comprising: forming a thin film on the substrate by repeating the steps in this order.
前記第4の工程と前記第5の工程との間、あるいは前記第5の工程と前記第1の工程との間に、前記基体の表面に前記プラズマを照射する工程を実施することを特徴とする請求項2または3に記載の半導体装置の製造方法。   The step of irradiating the surface of the substrate with the plasma is performed between the fourth step and the fifth step or between the fifth step and the first step. A method of manufacturing a semiconductor device according to claim 2 or 3. 前記プラズマは、ヘリウムガスと水素ガスとの混合ガスから生成されることを特徴とする請求項1〜4のいずれか1つに記載の半導体装置の製造方法。   The method of manufacturing a semiconductor device according to claim 1, wherein the plasma is generated from a mixed gas of helium gas and hydrogen gas. 前記第1の原料ガスは、金属元素を含有することを特徴とする請求項1〜5のいずれか1つに記載の半導体装置の製造方法。   6. The method of manufacturing a semiconductor device according to claim 1, wherein the first source gas contains a metal element.
JP2011148700A 2011-07-04 2011-07-04 Manufacturing method of semiconductor device Expired - Fee Related JP5372075B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2011148700A JP5372075B2 (en) 2011-07-04 2011-07-04 Manufacturing method of semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011148700A JP5372075B2 (en) 2011-07-04 2011-07-04 Manufacturing method of semiconductor device

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2004362499A Division JP5054890B2 (en) 2004-12-15 2004-12-15 Manufacturing method of semiconductor device

Publications (2)

Publication Number Publication Date
JP2011202286A true JP2011202286A (en) 2011-10-13
JP5372075B2 JP5372075B2 (en) 2013-12-18

Family

ID=44879213

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011148700A Expired - Fee Related JP5372075B2 (en) 2011-07-04 2011-07-04 Manufacturing method of semiconductor device

Country Status (1)

Country Link
JP (1) JP5372075B2 (en)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003536272A (en) * 2000-06-08 2003-12-02 ジニテック インク. Thin film formation method
JP2004277864A (en) * 2003-03-18 2004-10-07 Toshiba Corp Film deposition method, and film deposition system
JP2004536224A (en) * 2001-07-19 2004-12-02 アイピーエス リミテッド Reaction vessel for thin film deposition and thin film deposition method using the same

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003536272A (en) * 2000-06-08 2003-12-02 ジニテック インク. Thin film formation method
JP2004536224A (en) * 2001-07-19 2004-12-02 アイピーエス リミテッド Reaction vessel for thin film deposition and thin film deposition method using the same
JP2004277864A (en) * 2003-03-18 2004-10-07 Toshiba Corp Film deposition method, and film deposition system

Also Published As

Publication number Publication date
JP5372075B2 (en) 2013-12-18

Similar Documents

Publication Publication Date Title
US11367613B2 (en) Deposition of SiN
US10991573B2 (en) Uniform deposition of SiOC on dielectric and metal surfaces
US10186420B2 (en) Formation of silicon-containing thin films
TWI713551B (en) Method for forming aluminum nitride-based film by peald
JP6813983B2 (en) Selective deposition of materials containing aluminum and nitrogen
US7211506B2 (en) Methods of forming cobalt layers for semiconductor devices
JP2020136677A (en) Periodic accumulation method for filing concave part formed inside front surface of base material, and device
JP4674061B2 (en) Thin film formation method
US8101521B1 (en) Methods for improving uniformity and resistivity of thin tungsten films
CN1191614C (en) Apparatus and concept for minimizing parasitic chemical vapor deposition during atomic layer deposition
KR20200123380A (en) Layer forming method and apparatus
US11515155B2 (en) Methods for enhancing selectivity in SAM-based selective deposition
JP5983162B2 (en) Manufacturing method of semiconductor device
CN103352205A (en) Cleaning method of chemical vapor deposition chamber
US20170107614A1 (en) Multi-Step Atomic Layer Deposition Process for Silicon Nitride Film Formation
US7411254B2 (en) Semiconductor substrate
JP6392279B2 (en) Manufacturing method of nitride film
KR20170104936A (en) Selective formation of metal silicides
KR101361673B1 (en) Method of manufacturing semiconductor device, method of processing substrate, substrate processing apparatus and non-transitory computer-readable recording medium
JP5054890B2 (en) Manufacturing method of semiconductor device
JP5372075B2 (en) Manufacturing method of semiconductor device
US20220165569A1 (en) Methods for filling a gap and related systems and devices
JP2022049682A (en) Silicon oxide deposition method
US10269560B2 (en) Atomic layer deposition method for manufacturing semiconductor structure
JP2006173299A (en) Method of manufacturing semiconductor device

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110704

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110704

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130125

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130521

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130710

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130910

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130917

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees