JP2011192677A - Electronic device and substrate - Google Patents

Electronic device and substrate Download PDF

Info

Publication number
JP2011192677A
JP2011192677A JP2010055096A JP2010055096A JP2011192677A JP 2011192677 A JP2011192677 A JP 2011192677A JP 2010055096 A JP2010055096 A JP 2010055096A JP 2010055096 A JP2010055096 A JP 2010055096A JP 2011192677 A JP2011192677 A JP 2011192677A
Authority
JP
Japan
Prior art keywords
wiring
outer edge
sealing resin
substrate
wiring path
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2010055096A
Other languages
Japanese (ja)
Inventor
Tatsuaki Tsukuda
龍明 佃
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Electronics Corp
Original Assignee
Renesas Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Electronics Corp filed Critical Renesas Electronics Corp
Priority to JP2010055096A priority Critical patent/JP2011192677A/en
Publication of JP2011192677A publication Critical patent/JP2011192677A/en
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15192—Resurf arrangement of the internal vias
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Abstract

<P>PROBLEM TO BE SOLVED: To increase strength against the disconnection of substrate wiring without deteriorating signal quality, and to improve reliability. <P>SOLUTION: An electronic component device (semiconductor device 100) includes: an electronic component (semiconductor chip 150) mounted to one surface of a substrate 110; a sealing resin 130 formed on one surface of the substrate 110 and formed while covering the electronic component; and wiring 114 formed on the substrate 110 and formed while crossing from the inside to the outside of an outer edge of the sealing resin 130 in a plan view. In the wiring 114, a wiring path crossing the a sealing resin outer edge 130a includes a portion extended to a second place on the sealing resin outer edge 130a along the sealing resin outer edge 130a from a first place on the sealing resin outer edge 130a, and a distance between the first place and the second place is wider than a wiring width of the wiring 114. <P>COPYRIGHT: (C)2011,JPO&INPIT

Description

本発明は、電子装置および基板に関し、とくに、封止樹脂を含む電子装置および封止樹脂が形成される基板に関する。   The present invention relates to an electronic device and a substrate, and more particularly to an electronic device including a sealing resin and a substrate on which the sealing resin is formed.

半導体素子等の電子部品をインターポーザ等の基板に搭載したパッケージ構造の電子装置は、まず基板上に電子部品を搭載した後、封止金型を用いたたとえばモールド成形等により、封止樹脂で電子部品を埋め込むことにより形成される。しかし、封止金型で樹脂封止を行う際に、封止金型が基板に押しつけられるために、封止金型があたる箇所、すなわち封止樹脂の外縁で基板の配線が断線することがあるという信頼性上の問題があった。   An electronic device having a package structure in which an electronic component such as a semiconductor element is mounted on a substrate such as an interposer is first mounted with an electronic component on a substrate and then electronically sealed with a sealing resin by, for example, molding using a sealing mold. Formed by embedding parts. However, when performing resin sealing with a sealing mold, the sealing mold is pressed against the substrate, so that the wiring of the substrate may be disconnected at the location where the sealing mold hits, that is, at the outer edge of the sealing resin. There was a reliability problem.

特許文献１（特開２００６−２２２２３９号公報）には、基板上に搭載した半導体素子と基板上の配線とを電気的に接続し、基板上の半導体素子を含んだ所望範囲を封止樹脂で封止する構造の半導体装置において、配線に、それと同等の厚みおよび所望範囲の内外にわたる寸法を有する幅広部を、所望範囲の境界に沿って所望範囲を囲むように形成した構成が記載されている。ここで、基板を封止金型で挟み込んで樹脂封止する際に幅広部で封止金型の圧力を受けることになるため、従来に比べて、配線の総数に加わる単位面積あたりの圧力が低下し、また断面積が増加し耐せん断応力が向上する、とされている。   In Patent Document 1 (Japanese Patent Laid-Open No. 2006-222239), a semiconductor element mounted on a substrate and a wiring on the substrate are electrically connected, and a desired range including the semiconductor element on the substrate is sealed with a sealing resin. In a semiconductor device having a structure to be sealed, a configuration is described in which a wide portion having a thickness equivalent to that of the semiconductor device and a dimension extending in and out of the desired range is formed so as to surround the desired range along the boundary of the desired range. . Here, when the substrate is sandwiched between the sealing molds and sealed with resin, the pressure of the sealing mold is received at the wide portion, so that the pressure per unit area added to the total number of wirings is larger than in the past. The cross-sectional area is increased and the shear stress is improved.

特許文献２（特開２００２−２８９７３３号公報）には、表面に複数本の配線が形成され、かつ当該配線を絶縁被覆するためのソルダーレジストが形成された基板上に半導体素子を封止するための封止樹脂をモールド成形してなる半導体装置において、封止樹脂のモールドライン領域では隣接する配線の間隔がほぼ均一となるように配置された構成が記載されている。たとえば、間隔を均等にするために、ダミー配線が設けられた構成が記載されている。これにより、封止樹脂をモールド成形する際に、金型と基板との間に隙間が生じることがなく、また、金型により加えられる荷重が各配線に対して均等に分散され、封止樹脂の漏れ出しによる樹脂バリ量を低減し、さらに配線層の潰れによる断線の発生を防止することができるとされている。   In Patent Document 2 (Japanese Patent Laid-Open No. 2002-289733), a semiconductor element is sealed on a substrate on which a plurality of wirings are formed on a surface and a solder resist for insulatingly covering the wirings is formed. In the semiconductor device formed by molding the sealing resin, a configuration is described in which the spacing between adjacent wirings is substantially uniform in the mold line region of the sealing resin. For example, a configuration in which dummy wirings are provided in order to make the intervals uniform is described. Thereby, when molding the sealing resin, there is no gap between the mold and the substrate, and the load applied by the mold is evenly distributed to each wiring. It is said that the amount of resin burrs due to leakage of the resin can be reduced, and the occurrence of disconnection due to the collapse of the wiring layer can be prevented.

また、半導体素子の端部において、半導体素子と基板との熱膨張係数の差に起因して両者の画面に熱応力が発生することが原因で、基板の配線が断線することがあるという信頼性上の問題もあった。このような配線の断線が生じるのを防ぐ技術も検討されている。   Also, the reliability that the wiring of the substrate may break at the edge of the semiconductor element due to the occurrence of thermal stress on the screen due to the difference in thermal expansion coefficient between the semiconductor element and the substrate There was also the above problem. Techniques for preventing such wiring disconnection have also been studied.

特許文献３（特開２００５−１９１５９１号公報）には、プリント配線基板などのインターポーザの表面配線の半導体素子の外縁部を横切る表面配線に幅広部を形成することで絶縁膜に温度変化が加わった際の変形量を低減、もしくは拘束する構成が記載されている。
特許文献４（特開２００４−０３１５６２号公報）には、主面と裏面を有し、かつ配線とこれにバイパス状に電気的に接続された補助配線とが形成された基板と、基板の主面に搭載された半導体素子と、半導体素子のパッドとこれに対応する基板の接続端子とを接続する複数のワイヤと、基板の裏面に設けられた複数の半田バンプと、半導体素子を封止する封止部とからなり、基板の補助配線が、その主面において半導体素子の裏面の端部に対応した領域にバイパス状に形成された構成が記載されている。これにより、熱ストレスがかかった際に、配線と補助配線のうち何れか一方が断線しても他方が残るため、信頼性の向上を図ることができる、とされている。 In Patent Document 3 (Japanese Patent Application Laid-Open No. 2005-191591), a temperature change was applied to the insulating film by forming a wide portion on the surface wiring crossing the outer edge of the semiconductor element of the surface wiring of the interposer such as a printed wiring board. A configuration for reducing or restraining the amount of deformation at the time is described.
Patent Document 4 (Japanese Patent Application Laid-Open No. 2004-031562) discloses a substrate on which a main surface and a back surface are formed, and a wiring and an auxiliary wiring electrically connected to the wiring in a bypass shape are formed. A semiconductor element mounted on the surface, a plurality of wires connecting the pads of the semiconductor element and the corresponding connection terminals of the substrate, a plurality of solder bumps provided on the back surface of the substrate, and the semiconductor element are sealed A configuration is described in which the auxiliary wiring of the substrate is formed in a bypass shape in a region corresponding to the end of the back surface of the semiconductor element on the main surface thereof. Thus, when thermal stress is applied, even if one of the wiring and the auxiliary wiring is disconnected, the other remains, so that the reliability can be improved.

特開２００６−２２２２３９号公報JP 2006-222239 A 特開２００２−２８９７３３号公報JP 2002-289733 A 特開２００５−１９１５９１号公報JP-A-2005-191591 特開２００４−０３１５６２号公報JP 2004-031562 A

しかし、従来の構成では、封止樹脂の外縁における基板の配線の断線を防ぐ点で改善の余地があった。
特許文献１に記載の技術では、配線には、封止樹脂の外縁に沿って形成された幅広部が設けられている点で、樹脂封止時に封止金型と接する封止樹脂外縁における配線の断線を防ぐ効果が期待できる。しかし、当該文献に記載の構成では、封止樹脂の外縁に沿った箇所の配線の幅が他の箇所に比べて極端に幅広となっており、一つの配線内で、特性インピーダンスが変化してしまうという問題があった。たとえば、配線幅の太化を行うと特性インピーダンスが低くなる。そのため、このような構成とすると、特性インピーダンスの変化点で反射等による信号品質の劣化が生じるという問題があった。 However, the conventional configuration has room for improvement in terms of preventing disconnection of the wiring of the substrate at the outer edge of the sealing resin.
In the technique described in Patent Document 1, the wiring is provided with a wide portion formed along the outer edge of the sealing resin, so that the wiring at the outer edge of the sealing resin that contacts the sealing mold during resin sealing is provided. Can be expected to prevent disconnection. However, in the configuration described in this document, the width of the wiring along the outer edge of the sealing resin is extremely wide compared to other locations, and the characteristic impedance changes within one wiring. There was a problem that. For example, when the wiring width is increased, the characteristic impedance is lowered. Therefore, with such a configuration, there is a problem in that signal quality is deteriorated due to reflection or the like at a change point of characteristic impedance.

本発明によれば、
基板と、
前記基板の一面に搭載された電子部品と、
前記基板の一面に形成され、前記電子部品を覆うように形成された封止樹脂と、
前記基板に形成され、平面視で前記封止樹脂の外縁の内側から外側に横切るように形成された配線と、
を含み、
前記配線は、前記封止樹脂の前記外縁を横切る配線経路が、当該外縁上の第１の箇所から当該外縁に沿って当該外縁上の第２の箇所まで延在する部分を含み、前記第１の箇所と前記第２の箇所との距離が当該配線の配線幅よりも広くなるように構成された電子装置が提供される。 According to the present invention,
A substrate,
Electronic components mounted on one side of the substrate;
A sealing resin formed on one surface of the substrate and covering the electronic component;
A wiring formed on the substrate and crossing from the inside to the outside of the outer edge of the sealing resin in plan view;
Including
The wiring includes a portion in which a wiring path that crosses the outer edge of the sealing resin extends from a first location on the outer edge to a second location on the outer edge along the outer edge. There is provided an electronic device configured such that the distance between the second portion and the second portion is larger than the wiring width of the wiring.

本発明によれば、
一面に電子部品が搭載されるとともに、当該一面に前記電子部品を覆うように封止樹脂が形成される基板であって、
前記封止樹脂が形成される予定領域の外縁の内側から外側に横切るように形成された配線を含み、
前記配線は、前記封止樹脂の前記外縁を横切る配線経路が、当該外縁上の第１の箇所から当該外縁に沿って当該外縁上の第２の箇所まで延在する部分を含み、前記第１の箇所と前記第２の箇所との距離が当該配線の配線幅よりも広くなるように構成された基板が提供される。 According to the present invention,
An electronic component is mounted on one surface, and a sealing resin is formed on the one surface so as to cover the electronic component,
Including wiring formed so as to cross from the inside to the outside of the outer edge of the region where the sealing resin is to be formed;
The wiring includes a portion in which a wiring path that crosses the outer edge of the sealing resin extends from a first location on the outer edge to a second location on the outer edge along the outer edge. There is provided a substrate configured such that the distance between the second portion and the second portion is larger than the wiring width of the wiring.

この構成によれば、封止金型を用いて封止樹脂を形成する際に、封止金型を基板に押し付けた場合でも、配線にかかる力が分散され、配線の断線に対する強度向上、信頼性向上を図ることができる。また、この構成によれば、配線経路自体が封止樹脂の外縁上を延在するようにしているので、配線の幅を極端に幅広に形成することなく、配線の断線を防ぐことができる。これにより、一つの配線を、全体にわたって、特性インピーダンスが等しくなるように形成することができる。   According to this configuration, when the sealing resin is formed using the sealing mold, even when the sealing mold is pressed against the substrate, the force applied to the wiring is dispersed, and the strength against disconnection of the wiring is improved and the reliability is improved. It is possible to improve the performance. Further, according to this configuration, since the wiring path itself extends on the outer edge of the sealing resin, the disconnection of the wiring can be prevented without forming the wiring width extremely wide. Thereby, one wiring can be formed so that characteristic impedance may become equal over the whole.

なお、以上の構成要素の任意の組合せ、本発明の表現を方法、装置などの間で変換したものもまた、本発明の態様として有効である。   It should be noted that any combination of the above-described constituent elements and a conversion of the expression of the present invention between methods, apparatuses, and the like are also effective as an aspect of the present invention.

本発明によれば、信号品質の劣化なしに、基板配線の断線に対する強度向上、信頼性向上を図ることができる。   According to the present invention, it is possible to improve the strength and reliability against breakage of substrate wiring without deterioration of signal quality.

本発明の実施の形態における半導体装置の構成の一例を示す平面図である。It is a top view which shows an example of a structure of the semiconductor device in embodiment of this invention. 図１のＣ−Ｃ’断面図である。It is C-C 'sectional drawing of FIG. 本発明の実施の形態における配線が封止樹脂外縁を横切る箇所の構成の一例を詳細に示す平面図である。It is a top view which shows in detail an example of a structure of the location where the wiring in embodiment of this invention crosses sealing resin outer edge. 本発明の実施の形態における配線が封止樹脂外縁を横切る箇所の構成の他の例を詳細に示す平面図である。It is a top view which shows in detail the other example of a structure of the location where the wiring in embodiment of this invention crosses sealing resin outer edge. 本発明の実施の形態における配線のレイアウトの一例を示す図である。It is a figure which shows an example of the layout of wiring in embodiment of this invention. 本発明の実施の形態における配線のレイアウトの一例を示す図である。It is a figure which shows an example of the layout of wiring in embodiment of this invention. 本発明の実施の形態における配線のレイアウトの一例を示す図である。It is a figure which shows an example of the layout of wiring in embodiment of this invention. 本発明の実施の形態における配線のレイアウトの一例を示す図である。It is a figure which shows an example of the layout of wiring in embodiment of this invention. 本発明の実施の形態における配線が封止樹脂外縁を横切る箇所の構成の他の例を詳細に示す平面図である。It is a top view which shows in detail the other example of a structure of the location where the wiring in embodiment of this invention crosses sealing resin outer edge. 本発明の実施の形態における配線が封止樹脂外縁を横切る箇所の構成の他の例を詳細に示す平面図である。It is a top view which shows in detail the other example of a structure of the location where the wiring in embodiment of this invention crosses sealing resin outer edge. 本発明の実施の形態における配線が封止樹脂外縁を横切る箇所の構成の他の例を詳細に示す平面図である。It is a top view which shows in detail the other example of a structure of the location where the wiring in embodiment of this invention crosses sealing resin outer edge. 本発明の実施の形態における半導体装置の構成の他の例を示す平面図である。It is a top view which shows the other example of a structure of the semiconductor device in embodiment of this invention. 本発明の実施の形態における半導体装置の構成の他の例を示す平面図である。It is a top view which shows the other example of a structure of the semiconductor device in embodiment of this invention. 本発明の実施の形態における半導体装置の構成の他の例を示す平面図である。It is a top view which shows the other example of a structure of the semiconductor device in embodiment of this invention. 本発明の実施の形態における半導体装置の構成の他の例を示す平面図である。It is a top view which shows the other example of a structure of the semiconductor device in embodiment of this invention. 本発明の実施の形態における半導体装置の構成の他の例を示す平面図である。It is a top view which shows the other example of a structure of the semiconductor device in embodiment of this invention. 本発明の実施の形態における配線が封止樹脂外縁を横切る箇所の構成の他の例を詳細に示す平面図である。It is a top view which shows in detail the other example of a structure of the location where the wiring in embodiment of this invention crosses sealing resin outer edge. 本発明の実施の形態における基板の構成の一例を示す平面図である。It is a top view which shows an example of a structure of the board | substrate in embodiment of this invention.

以下、本発明の実施の形態について、図面を用いて説明する。尚、すべての図面において、同様の構成要素には同様の符号を付し、適宜説明を省略する。   Hereinafter, embodiments of the present invention will be described with reference to the drawings. In all the drawings, the same constituent elements are denoted by the same reference numerals, and the description thereof is omitted as appropriate.

本実施の形態において、電子部品は、半導体チップ等の半導体素子や、コンデンサ等の受動部品等とすることができる。以下の実施の形態においては、電子部品が半導体チップであり、電子装置が半導体装置である場合を例として説明する。   In the present embodiment, the electronic component can be a semiconductor element such as a semiconductor chip, a passive component such as a capacitor, or the like. In the following embodiments, a case where the electronic component is a semiconductor chip and the electronic device is a semiconductor device will be described as an example.

（第１の実施の形態）
図１は、本実施の形態における半導体装置の構成の一例を示す平面図である。図２は、図１のＣ−Ｃ’断面図である。
半導体装置１００は、基板１１０と、基板１１０の一面に搭載された半導体チップ１５０と、基板１１０の一面に形成され、半導体チップ１５０を覆うように形成された封止樹脂１３０とを含む。 (First embodiment)
FIG. 1 is a plan view showing an example of the structure of the semiconductor device in this embodiment. 2 is a cross-sectional view taken along the line CC ′ of FIG.
The semiconductor device 100 includes a substrate 110, a semiconductor chip 150 mounted on one surface of the substrate 110, and a sealing resin 130 formed on the one surface of the substrate 110 so as to cover the semiconductor chip 150.

基板１１０は、樹脂層１１２および配線層１１３が積層された、たとえばインターポーザ等の多層配線基板とすることができる。配線層１１３は、基板１１０の一面側表面および他面側表面にもそれぞれ形成された構成とすることができる。   The substrate 110 can be a multilayer wiring substrate such as an interposer in which a resin layer 112 and a wiring layer 113 are laminated. The wiring layer 113 can be formed on the one surface side surface and the other surface side surface of the substrate 110, respectively.

半導体装置１００は、基板１１０中に設けられ各配線層１１３を接続するビア１１６と、基板１１０の一面に設けられたボンドパッド１２０と、基板１１０の一面および他面の配線層１１３上にそれぞれ設けられたソルダーレジスト１１８と、半導体チップ１５０を基板１１０に接着する接着剤１２４と、半導体チップ１５０のパッド（不図示）と基板１１０のボンドパッド１２０とを接続するボンディングワイヤ１２２と、基板１１０の他面に設けられた半田ボール１４０とをさらに含む。半導体装置１００は、半田ボール１４０を介してマザーボードやプリント回路基板等の外部の外部基板の端子と接続される。   The semiconductor device 100 is provided on a via 116 provided in the substrate 110 to connect each wiring layer 113, a bond pad 120 provided on one surface of the substrate 110, and a wiring layer 113 on one surface and the other surface of the substrate 110. The solder resist 118, the adhesive 124 for bonding the semiconductor chip 150 to the substrate 110, the bonding wire 122 for connecting the pad (not shown) of the semiconductor chip 150 and the bond pad 120 of the substrate 110, and the other of the substrate 110 And solder balls 140 provided on the surface. The semiconductor device 100 is connected to terminals of an external board such as a mother board or a printed circuit board via solder balls 140.

図１は、基板１１０の一面表面に形成された配線層１１３の構成を示す。なお、図１では、説明のために、封止樹脂１３０の外縁（以下、封止樹脂外縁１３０ａという。）のみを破線で示す。また、ここではソルダーレジスト１１８の記載も省略している。本実施の形態において、封止樹脂外縁１３０ａは、基板１１０の外縁よりも内側に存在している。封止樹脂外縁１３０ａは、封止樹脂１３０を形成する際に、封止金型と基板１１０とが接触する箇所である。図１８は、半導体チップ１５０を搭載する前の基板１１０の一面表面に形成された配線層１１３の構成を示す平面図である。ここでは、半導体チップ１５０が配置される予定領域の外縁１５０ｂおよび封止樹脂１３０が形成される予定領域の外縁１３０ｂをそれぞれ破線で示している。このように形成された基板１１０の一面に半導体チップ１５０を搭載し、半導体チップ１５０のパッド（不図示）と基板１１０のボンドパッド１２０とをボンディングワイヤ１２２で接続した後、封止金型を用いてモールド成形により樹脂封止することにより、封止樹脂１３０を形成することができる。   FIG. 1 shows a configuration of the wiring layer 113 formed on the surface of the substrate 110. In FIG. 1, only the outer edge of the sealing resin 130 (hereinafter referred to as the sealing resin outer edge 130a) is indicated by a broken line for the sake of explanation. Further, the description of the solder resist 118 is also omitted here. In the present embodiment, the sealing resin outer edge 130 a exists inside the outer edge of the substrate 110. The sealing resin outer edge 130a is a place where the sealing mold and the substrate 110 come into contact when the sealing resin 130 is formed. FIG. 18 is a plan view showing a configuration of the wiring layer 113 formed on the one surface of the substrate 110 before the semiconductor chip 150 is mounted. Here, the outer edge 150b of the planned area where the semiconductor chip 150 is arranged and the outer edge 130b of the planned area where the sealing resin 130 is formed are indicated by broken lines, respectively. A semiconductor chip 150 is mounted on one surface of the substrate 110 formed in this way, and a pad (not shown) of the semiconductor chip 150 and a bond pad 120 of the substrate 110 are connected by a bonding wire 122, and then a sealing mold is used. The sealing resin 130 can be formed by sealing with resin by molding.

本実施の形態において、ビア１１６は、封止樹脂外縁１３０ａの内側に存在するものと封止樹脂外縁１３０ａの外側に存在するものとが混在している。基板１１０の一面表面に形成された配線層１１３の各配線１１４は、ボンドパッド１２０に接続されており、ボンドパッド１２０およびボンディングワイヤ１２２を介して半導体チップ１５０のパッドと電気的に接続されている。配線１１４は、さらに、ビア１１６に接続され、ビア１１６および他の配線層１１３に形成された配線を介して、他の素子や半田ボール１４０等と電気的に接続される。   In the present embodiment, the via 116 is a mixture of those present inside the sealing resin outer edge 130a and those existing outside the sealing resin outer edge 130a. Each wiring 114 of the wiring layer 113 formed on the surface of the substrate 110 is connected to the bond pad 120, and is electrically connected to the pad of the semiconductor chip 150 via the bond pad 120 and the bonding wire 122. . The wiring 114 is further connected to the via 116, and is electrically connected to other elements, the solder balls 140, and the like via the wiring formed in the via 116 and other wiring layers 113.

本実施の形態において、基板１１０の一面表面に形成された配線層１１３は、平面視で封止樹脂外縁１３０ａの内側から外側に横切るように形成された配線１１４を含む。たとえば、封止樹脂外縁１３０ａの外側に形成されたビア１１６とボンドパッド１２０とを接続する配線１１４は、動作時にこれらの間で電流を流す必要があるため、封止樹脂外縁１３０ａを横切ることになる。また、たとえばビア１１６が封止樹脂外縁１３０ａの内側に存在する場合でも、配線１１４の形成時に封止樹脂外縁１３０ａ外側からめっき処理のための電流を流すために、配線１１４は封止樹脂外縁１３０ａの外側まで延在している必要がある。   In the present embodiment, the wiring layer 113 formed on the one surface of the substrate 110 includes a wiring 114 formed so as to cross from the inner side to the outer side of the sealing resin outer edge 130a in plan view. For example, the wiring 114 that connects the via 116 formed outside the sealing resin outer edge 130a and the bond pad 120 needs to pass a current between them during operation. Therefore, the wiring 114 crosses the sealing resin outer edge 130a. Become. Further, for example, even when the via 116 exists inside the sealing resin outer edge 130a, the wiring 114 is connected to the sealing resin outer edge 130a in order to pass a current for plating from the outside of the sealing resin outer edge 130a when the wiring 114 is formed. Need to extend to the outside.

本実施の形態において、封止樹脂外縁１３０ａを横切る配線１１４は、封止樹脂外縁１３０ａを横切る配線経路が、封止樹脂外縁１３０ａ上の第１の箇所から封止樹脂外縁１３０ａに沿って封止樹脂外縁１３０ａ上の第２の箇所まで延在する部分を含み、第１の箇所と第２の箇所との距離が当該配線の配線幅よりも広くなるように構成することができる。ここで、配線経路とは、電流が流れる経路とすることができる。   In the present embodiment, the wiring 114 traversing the sealing resin outer edge 130a is sealed along the sealing resin outer edge 130a from the first location on the sealing resin outer edge 130a. A portion extending to the second location on the resin outer edge 130a may be included so that the distance between the first location and the second location is greater than the wiring width of the wiring. Here, the wiring path can be a path through which a current flows.

次に、本実施の形態における配線１１４の構成を説明する。図３は、配線１１４が封止樹脂外縁１３０ａを横切る箇所の構成の一例を詳細に示す平面図である。
図３に示すように、配線１１４は、封止樹脂外縁１３０ａの内側から外側の方向に封止樹脂外縁１３０ａ上の第１の屈曲点まで延在した後、当該第１の屈曲点で屈曲して封止樹脂外縁１３０ａに沿って第２の屈曲点まで延在し、当該第２の屈曲点で屈曲して封止樹脂外縁１３０ａの外側の方向に延在する部分を含むように構成された配線経路１６０を含むことができる。第１の屈曲点および第２の屈曲点は、第１の箇所ａおよび第２の箇所ｂを含むこれらの間の領域にそれぞれ設けられた構成とすることができる。ここでは、第１の屈曲点が第１の箇所ａ、第２の屈曲点が第２の箇所ｂにそれぞれ対応する。 Next, the structure of the wiring 114 in this Embodiment is demonstrated. FIG. 3 is a plan view showing in detail an example of the configuration of the location where the wiring 114 crosses the sealing resin outer edge 130a.
As shown in FIG. 3, the wiring 114 extends from the inner side to the outer side of the sealing resin outer edge 130 a to the first bending point on the sealing resin outer edge 130 a and then bends at the first bending point. And extending to the second bending point along the outer edge of the sealing resin 130a, and includes a portion that is bent at the second bending point and extends toward the outside of the outer edge of the sealing resin 130a. A wiring path 160 may be included. The 1st bending point and the 2nd bending point can be set as the structure each provided in the area | region between these including the 1st location a and the 2nd location b. Here, the first bending point corresponds to the first location a, and the second bending point corresponds to the second location b.

ここで、第１の箇所ａと第２の箇所ｂとの距離ｄ１は、配線１１４の配線幅ｄ２よりも広く設定することができる。第１の箇所ａと第２の箇所ｂとの距離ｄ１は、たとえば、樹脂封止の際に封止金型により基板１１０に印加される圧力に対し、配線の断線が生じないようにするために、どの程度の長さが必要かを応力ＳＩＭ等により算出することにより決定することができる。また、この例において、配線１１４は、全体にわたって、配線幅ｄ２が等しい構成とすることができる。   Here, the distance d1 between the first location a and the second location b can be set wider than the wiring width d2 of the wiring 114. The distance d1 between the first location a and the second location b is, for example, to prevent disconnection of the wiring against the pressure applied to the substrate 110 by the sealing mold during resin sealing. In addition, it is possible to determine how much length is necessary by calculating with a stress SIM or the like. In this example, the wiring 114 can be configured to have the same wiring width d2 throughout.

このような構成により、封止金型を用いて封止樹脂１３０を形成する際に、封止金型を基板１１０に押し付けた場合でも、配線１１４にかかる力が分散され、配線１１４の断線に対する強度向上、信頼性向上を図ることができる。また、本実施の形態において、配線経路１６０自体が封止樹脂外縁１３０ａ上を延在するようにしているので、配線１１４の配線幅を極端に幅広に形成することなく、配線１１４の断線を防ぐことができる。これにより、一つの配線１１４を、全体にわたって、特性インピーダンスが等しくなるように形成することができる。   With such a configuration, when the sealing resin 130 is formed using the sealing mold, even when the sealing mold is pressed against the substrate 110, the force applied to the wiring 114 is dispersed, and the wiring 114 is not broken. Strength improvement and reliability improvement can be aimed at. In the present embodiment, since the wiring path 160 itself extends on the sealing resin outer edge 130a, disconnection of the wiring 114 is prevented without forming the wiring width of the wiring 114 extremely wide. be able to. Thereby, one wiring 114 can be formed so that characteristic impedance becomes equal throughout.

なお、後述するように、たとえば配線幅や基準ＧＮＤとなる周囲の接地配線との距離を調整することにより、配線の特性インピーダンスをさらに調整することができる。これにより、信号品質の劣化なしに、配線の断線に対する強度向上、信頼性向上を図ることができる。   As will be described later, the characteristic impedance of the wiring can be further adjusted by adjusting, for example, the wiring width or the distance from the surrounding ground wiring serving as the reference GND. As a result, it is possible to improve the strength and reliability against the disconnection of the wiring without deteriorating the signal quality.

次に、配線１１４の他の例を説明する。
図４は、配線１１４が封止樹脂外縁１３０ａを横切る箇所の構成の他の例を詳細に示す平面図である。
配線１１４の配線経路１６０は、封止樹脂外縁１３０ａ上で分岐しているとともに、封止樹脂外縁１３０ａの内側の所定の箇所および外側の所定の箇所で合流する主配線経路１６１およびバイパス配線経路１６２を含む構成とすることができる。ここでは、主配線経路１６１とバイパス配線経路１６２との分岐開始点（または分岐終了点ともいう。）が封止樹脂外縁１３０ａ上にある例を示す。また、主配線経路１６１とバイパス配線経路１６２は、それぞれ、封止樹脂外縁１３０ａに沿って延在する部分を含む。 Next, another example of the wiring 114 will be described.
FIG. 4 is a plan view showing in detail another example of the configuration where the wiring 114 crosses the sealing resin outer edge 130a.
The wiring path 160 of the wiring 114 branches on the sealing resin outer edge 130a, and the main wiring path 161 and the bypass wiring path 162 join at a predetermined position inside the sealing resin outer edge 130a and a predetermined position outside. It can be set as the structure containing. Here, an example is shown in which the branch start point (also referred to as the branch end point) between the main wiring path 161 and the bypass wiring path 162 is on the sealing resin outer edge 130a. Further, each of the main wiring path 161 and the bypass wiring path 162 includes a portion extending along the sealing resin outer edge 130a.

図４（ａ）に示した構成では、主配線経路１６１とバイパス配線経路１６２との分岐開始点が封止樹脂外縁１３０ａ上にあり、バイパス配線経路１６２は封止樹脂外縁１３０ａの外側に存在しており、所定の箇所で主配線経路１６１に合流している。バイパス配線経路１６２は、封止樹脂外縁１３０ａの内側では主配線経路１６１と合流している。   In the configuration shown in FIG. 4A, the branch start point between the main wiring path 161 and the bypass wiring path 162 is on the sealing resin outer edge 130a, and the bypass wiring path 162 exists outside the sealing resin outer edge 130a. And joins the main wiring path 161 at a predetermined location. The bypass wiring path 162 merges with the main wiring path 161 inside the sealing resin outer edge 130a.

この例において、主配線経路１６１は、封止樹脂外縁１３０ａの内側から外側の方向に封止樹脂外縁１３０ａ上の第１の屈曲点１８０まで延在した後、第１の屈曲点１８０で屈曲して封止樹脂外縁１３０ａに沿って封止樹脂外縁１３０ａ上の第２の屈曲点まで延在し、当該第２の屈曲点で屈曲して封止樹脂外縁１３０ａの外側の方向に延在する部分を含む。ここで、第１の屈曲点１８０は第１の箇所ａと第２の箇所ｂとの略中心にあり、第２の屈曲点は第２の箇所ｂに対応する。主配線経路１６１は、さらに、第３の屈曲点１８４および第４の屈曲点１８６でそれぞれ屈曲して第４の屈曲点１８６から封止樹脂外縁１３０ａの外側の方向に延在する部分を含む。   In this example, the main wiring path 161 extends from the inner side to the outer side of the sealing resin outer edge 130a to the first bending point 180 on the sealing resin outer edge 130a, and then bends at the first bending point 180. The portion extending along the sealing resin outer edge 130a to the second bending point on the sealing resin outer edge 130a, bent at the second bending point, and extending toward the outside of the sealing resin outer edge 130a including. Here, the first bending point 180 is substantially at the center between the first location a and the second location b, and the second bending point corresponds to the second location b. The main wiring path 161 further includes portions that bend at the third bending point 184 and the fourth bending point 186, respectively, and extend from the fourth bending point 186 to the outside of the sealing resin outer edge 130a.

この例において、バイパス配線経路１６２も、封止樹脂外縁１３０ａ上の第１の屈曲点１８０で第２の屈曲点（第２の箇所ｂ）とは反対側の第５の屈曲点まで延在し、当該第５の屈曲点で屈曲して封止樹脂外縁１３０ａの外側の方向に延在した後、第６の屈曲点１９０で屈曲して、第４の屈曲点１８６で主配線経路１６１に合流する部分を含む。ここで、第５の屈曲点は第１の箇所ａに対応する。   In this example, the bypass wiring path 162 also extends from the first bending point 180 on the sealing resin outer edge 130a to the fifth bending point opposite to the second bending point (second location b). After bending at the fifth bending point and extending in the direction of the outer side of the sealing resin outer edge 130a, bending at the sixth bending point 190 and joining to the main wiring path 161 at the fourth bending point 186 Part to be included. Here, the fifth bending point corresponds to the first location a.

また、本例において、第１の屈曲点１８０と第１の箇所ａとの距離、第１の屈曲点１８０と第２の箇所ｂとの距離も、それぞれ、配線１１４の配線幅よりも広い構成とすることができる。   In this example, the distance between the first bending point 180 and the first location a, and the distance between the first bending point 180 and the second location b are also wider than the wiring width of the wiring 114, respectively. It can be.

一方、図４（ｂ）に示した構成では、主配線経路１６１とバイパス配線経路１６２との分岐開始点が封止樹脂外縁１３０ａ上にあり、バイパス配線経路１６２は封止樹脂外縁１３０ａの内側に存在しており、所定の箇所で主配線経路１６１に合流している。バイパス配線経路１６２は、封止樹脂外縁１３０ａの外側では主配線経路１６１と合流している。   On the other hand, in the configuration shown in FIG. 4B, the branch start point of the main wiring path 161 and the bypass wiring path 162 is on the sealing resin outer edge 130a, and the bypass wiring path 162 is inside the sealing resin outer edge 130a. It exists and joins the main wiring path 161 at a predetermined location. The bypass wiring path 162 merges with the main wiring path 161 outside the sealing resin outer edge 130a.

図４（ａ）および図４（ｂ）のいずれに示した例においても、主配線経路１６１とバイパス配線経路１６２との分岐開始点は封止樹脂外縁１３０ａ上に存在している。これにより、配線１１４が封止樹脂外縁１３０ａ上で一部断線したとしても、分岐した他方の配線経路経由で電流を流すことができるので、基板配線の断線に対する信頼性向上を図ることができる。   In both the examples shown in FIGS. 4A and 4B, the branch start point between the main wiring path 161 and the bypass wiring path 162 exists on the sealing resin outer edge 130a. As a result, even if the wiring 114 is partially disconnected on the sealing resin outer edge 130a, the current can be passed through the other branched wiring path, so that the reliability of the substrate wiring can be improved.

なお、図４に示したような構成においては、配線１１４が分岐した構成となっているので、たとえば配線幅を等しくしただけでは、分岐していない部分と分岐した部分との特性インピーダンスが異なるものになる可能性がある。そのため、本実施の形態において、一つの配線１１４において、分岐していない部分と分岐した部分との特性インピーダンスが等しくなるように、配線幅や基準ＧＮＤとなる周囲の接地配線との距離を調整することができる。この手順を説明する。   In the configuration as shown in FIG. 4, since the wiring 114 is branched, for example, the characteristic impedance of the unbranched portion and the branched portion differ only by making the wiring width equal. There is a possibility. Therefore, in this embodiment, in one wiring 114, the wiring width and the distance from the surrounding ground wiring serving as the reference GND are adjusted so that the characteristic impedances of the unbranched portion and the branched portion are equal. be able to. This procedure will be described.

図５は、図４（ａ）に示した配線１１４のレイアウトの一例を示す図である。
図４（ａ）では記載を省略しているが、図５に示すように、配線１１４の周囲には、基準ＧＮＤとなる接地電位が印加される接地配線１１５（１１５ａ、１１５ｂ、または１１５ｃとも示す。）を設けた構成とすることができる。本実施の形態において、接地配線１１５は、配線１１４の特性インピーダンスが等しくなるように、配線１１４の周囲に形成される。 FIG. 5 is a diagram showing an example of the layout of the wiring 114 shown in FIG.
Although not shown in FIG. 4A, as shown in FIG. 5, a ground wiring 115 (115a, 115b, or 115c) to which a ground potential serving as a reference GND is applied around the wiring 114 is also shown. .). In the present embodiment, the ground wiring 115 is formed around the wiring 114 so that the characteristic impedance of the wiring 114 becomes equal.

たとえば、配線１１４と同層に、配線１１４から所定の距離の周囲に接地配線１１５ｃを設けるとともに、配線１１４が形成された層とは異なる層の配線１１４と重なる箇所にも接地配線１１５を設けた構成とすることができる。図５（ａ）は、配線１１４と配線１１４と同層に形成される接地配線１１５ｃとの配置関係を示す平面図、図５（ｂ）は、図５（ａ）のＡ−Ａ’断面およびＢ−Ｂ’断面に該当する図である。   For example, in the same layer as the wiring 114, the ground wiring 115c is provided around a predetermined distance from the wiring 114, and the ground wiring 115 is also provided at a portion overlapping the wiring 114 in a layer different from the layer in which the wiring 114 is formed. It can be configured. 5A is a plan view showing the positional relationship between the wiring 114 and the ground wiring 115c formed in the same layer as the wiring 114. FIG. 5B is a cross-sectional view taken along the line AA ′ in FIG. It is a figure applicable to a BB 'cross section.

特性インピーダンスＺ０は、√（Ｌ／Ｃ）で表される（Ｌは単位長あたりのインダクタンス、Ｃは単位長あたりのキャパシタンス）。ここで、配線１１４の配線幅、および配線１１４と基準ＧＮＤとなる接地配線１１５（または１１５ｃ）との距離（結合度合い）によって、Ｌ／Ｃの値が変化し、特性インピーダンスＺ０が変化する。たとえば、配線幅を狭くすることにより、Ｌが大きく、Ｃが小さくなるので、インピーダンスＺ０が大きくなる。また、たとえば、配線１１４と基準ＧＮＤとなる接地配線１１５（または１１５ｃ）との距離が遠ざかる程、Ｌが大きく、Ｃが小さくなるので、特性インピーダンスＺ０が大きくなる。 The characteristic impedance Z 0 is represented by √ (L / C) (L is an inductance per unit length, and C is a capacitance per unit length). The wiring width of the wiring 114, and the wiring 114 and the reference GND and becomes a ground line 115 (or 115c) a distance between the (degree of binding), L / value of C is changed, the characteristic impedance Z 0 is changed. For example, by narrowing the wiring width, L is large, so C is reduced, the impedance Z 0 becomes large. Further, for example, as the distance between the wiring 114 and the reference GND and becomes a ground line 115 (or 115c) is away, L is large, so C is reduced, it increases the characteristic impedance Z 0.

本実施の形態において、一つの配線１１４において、全体の特性インピーダンスＺ０が等しくなるように、配線１１４の配線幅や配線１１４と基準ＧＮＤとなる接地電位が印加される接地配線（同層または異なる層）との距離を算出することができる。このような配線のレイアウトは、たとえば２ＤＳｉｍや簡易計算式等を用いて特性インピーダンスを算出することにより設定することができる。 In this embodiment, in one of the wiring 114, so that the overall characteristic impedance Z 0 is equal, the ground wiring (the same layer or different to the ground potential as the wiring width and the wiring 114 and the reference GND wiring 114 is applied The distance to the layer can be calculated. Such a wiring layout can be set by calculating the characteristic impedance using, for example, 2DSim or a simple calculation formula.

たとえば、配線１１４の分岐した部分（以下、分岐部分１１４ｂという。）の配線幅を分岐していない部分（以下、非分岐部分１１４ａという。）の配線幅と等しくした場合、たとえば図５に示したように、配線１１４と周囲の接地配線１１５との距離を同様にすると、分岐部分１１４ｂの特性インピーダンス（２本の分岐部分１１４ｂの合成）が非分岐部分１１４ａの特性インピーダンスよりも小さくなる。   For example, when the wiring width of the branched portion of the wiring 114 (hereinafter referred to as the branched portion 114b) is made equal to the wiring width of the portion that is not branched (hereinafter referred to as the non-branched portion 114a), for example, as shown in FIG. Thus, when the distance between the wiring 114 and the surrounding ground wiring 115 is made the same, the characteristic impedance of the branch portion 114b (combination of the two branch portions 114b) becomes smaller than the characteristic impedance of the non-branch portion 114a.

図６は、一例として、配線１１４と重なるように他の層に形成される接地配線１１５につき、分岐部分１１４ｂと重なる接地配線１１５ｂは、非分岐部分１１４ａと重なる接地配線１１５ａよりも配線１１４が形成された層からの距離が遠くなるように形成した例を示す図である。ここで、たとえば非分岐部分１１４ａおよび分岐部分１１４ｂともに配線幅が５０μｍ、分岐部分１１４ｂ間の距離が１００μｍ、配線１１４と同層に形成された接地配線１１５ｃとの間隔が５０μｍとすることができる。この場合、たとえば、非分岐部分１１４ａと接地配線１１５ａとの距離を１００μｍとした場合に、分岐部分１１４ｂと接地配線１１５ｂとの距離を３３０μｍとすることにより、非分岐部分１１４ａの特性インピーダンスと分岐部分１１４ｂの合成特性インピーダンスとを略等しく、たとえば５０Ωとすることができる。   In FIG. 6, as an example, for the ground wiring 115 formed in another layer so as to overlap with the wiring 114, the ground wiring 115 b overlapping with the branch portion 114 b is formed more than the ground wiring 115 a overlapping with the non-branching portion 114 a. It is a figure which shows the example formed so that the distance from the made layer may become far. Here, for example, the wiring width of both the non-branching portion 114a and the branching portion 114b can be 50 μm, the distance between the branching portions 114b can be 100 μm, and the distance between the wiring 114 and the ground wiring 115c formed in the same layer can be 50 μm. In this case, for example, when the distance between the non-branching portion 114a and the ground wiring 115a is 100 μm, the characteristic impedance of the non-branching portion 114a and the branching portion are set by setting the distance between the branching portion 114b and the ground wiring 115b to 330 μm. The combined characteristic impedance of 114b can be substantially equal, for example, 50Ω.

また、図７は、分岐部分１１４ｂの配線幅を非分岐部分１１４ａの配線幅よりも狭くし、分岐部分１１４ｂと接地配線１１５ｂとの距離を、図６に示した例よりも短くなるように形成した例を示す図である。ここで、たとえば非分岐部分１１４ａの配線幅が５０μｍ、分岐部分１１４ｂの配線幅が４２μｍ、分岐部分１１４ｂ間の距離が１１６μｍ、配線１１４と同層に形成された接地配線１１５ｃとの間隔が５０μｍとすることができる。この場合、たとえば、非分岐部分１１４ａと接地配線１１５ａとの距離を１００μｍとした場合に、分岐部分１１４ｂと接地配線１１５ｂとの距離を２８５μｍとすることにより、非分岐部分１１４ａの特性インピーダンスと分岐部分１１４ｂの合成特性インピーダンスとを略等しく、たとえば５０Ωとすることができる。   7 is formed so that the wiring width of the branch portion 114b is narrower than the wiring width of the non-branching portion 114a, and the distance between the branch portion 114b and the ground wiring 115b is shorter than the example shown in FIG. FIG. Here, for example, the wiring width of the non-branching portion 114a is 50 μm, the wiring width of the branching portion 114b is 42 μm, the distance between the branching portions 114b is 116 μm, and the distance between the wiring 114 and the ground wiring 115c formed in the same layer is 50 μm. can do. In this case, for example, when the distance between the non-branching portion 114a and the ground wiring 115a is 100 μm, the characteristic impedance of the non-branching portion 114a and the branching portion are set by setting the distance between the branching portion 114b and the ground wiring 115b to 285 μm. The combined characteristic impedance of 114b can be substantially equal, for example, 50Ω.

また、図８は、分岐部分１１４ｂの配線幅を非分岐部分１１４ａの配線幅よりも広くし、分岐部分１１４ｂと接地配線１１５ｂとの距離を、図６に示した例よりも長くなるように形成した例を示す図である。ここで、たとえば非分岐部分１１４ａの配線幅が５０μｍ、分岐部分１１４ｂの配線幅が６５μｍ、分岐部分１１４ｂ間の距離が７０μｍ、配線１１４と同層に形成された接地配線１１５ｃとの間隔が５０μｍとすることができる。この場合、たとえば、非分岐部分１１４ａと接地配線１１５ａとの距離を１００μｍとした場合に、分岐部分１１４ｂと接地配線１１５ｂとの距離を４２０μｍとすることにより、非分岐部分１１４ａの特性インピーダンスと分岐部分１１４ｂの合成特性インピーダンスとを略等しく、たとえば５０Ωとすることができる。   Further, in FIG. 8, the wiring width of the branching portion 114b is made wider than the wiring width of the non-branching portion 114a, and the distance between the branching portion 114b and the ground wiring 115b is made longer than the example shown in FIG. FIG. Here, for example, the wiring width of the non-branching portion 114a is 50 μm, the wiring width of the branching portion 114b is 65 μm, the distance between the branching portions 114b is 70 μm, and the distance between the wiring 114 and the ground wiring 115c formed in the same layer is 50 μm. can do. In this case, for example, when the distance between the non-branching portion 114a and the ground wiring 115a is 100 μm, the characteristic impedance of the non-branching portion 114a and the branching portion are set by setting the distance between the branching portion 114b and the ground wiring 115b to 420 μm. The combined characteristic impedance of 114b can be substantially equal, for example, 50Ω.

なお、図４に示したように、配線１１４がバイパス配線経路１６２を有する構成とすることにより、基板配線の断線に対する信頼性向上を図ることができる。しかし、断線が生じると、配線１１４の特性インピーダンスに変化が生じ、一つの配線１１４内で特性インピーダンスの不整合が生じるおそれがある。本実施の形態において、主配線経路１６１とバイパス配線経路１６２との分岐開始点を封止樹脂外縁１３０ａ上に設けている。これにより、断線が生じにくくすることができる。   As shown in FIG. 4, the wiring 114 has the bypass wiring path 162, whereby the reliability of the substrate wiring can be improved. However, when disconnection occurs, the characteristic impedance of the wiring 114 changes, and there is a possibility that mismatching of the characteristic impedance occurs in one wiring 114. In the present embodiment, a branch start point between the main wiring path 161 and the bypass wiring path 162 is provided on the sealing resin outer edge 130a. Thereby, disconnection can be made difficult to occur.

また、配線１１４の構成は、図４に示した例以外の種々の構成とすることができる。
図９は、配線１１４が封止樹脂外縁１３０ａを横切る箇所の構成のまた他の例を詳細に示す平面図である。
ここでは、バイパス配線経路１６２が封止樹脂外縁１３０ａ上に沿って延在する部分を含まない点で図４に示した例と異なる。主配線経路１６１は、図４に示したのと同様、封止樹脂外縁１３０ａの内側から外側の方向に第１の屈曲点まで延在した後、当該第１の屈曲点で屈曲して封止樹脂外縁１３０ａに沿って第２の屈曲点まで延在し、当該第２の屈曲点で屈曲して封止樹脂外縁１３０ａの外側の方向に延在する部分を含む。ただし、ここで、第１の屈曲点および第２の屈曲点がそれぞれは第１の箇所ａおよび第２の箇所ｂに対応する。バイパス配線経路１６２は、主配線経路１６１との分岐開始点から、主配線経路１６１との合流点まで直線状に形成された構成とすることができる。 Further, the configuration of the wiring 114 can be various configurations other than the example shown in FIG.
FIG. 9 is a plan view showing in detail another example of the configuration of the location where the wiring 114 crosses the sealing resin outer edge 130a.
Here, the example differs from the example shown in FIG. 4 in that the bypass wiring path 162 does not include a portion extending along the sealing resin outer edge 130a. As shown in FIG. 4, the main wiring path 161 extends from the inner side to the outer side of the sealing resin outer edge 130 a to the first bending point and then bends and seals at the first bending point. It includes a portion extending along the resin outer edge 130a to the second bending point, bent at the second bending point, and extending toward the outside of the sealing resin outer edge 130a. However, here, the first bending point and the second bending point correspond to the first location a and the second location b, respectively. The bypass wiring path 162 can be configured to be linearly formed from the branch start point with the main wiring path 161 to the junction with the main wiring path 161.

図９（ａ）に示した構成では、主配線経路１６１とバイパス配線経路１６２との分岐開始点が封止樹脂外縁１３０ａ上にあり、バイパス配線経路１６２は封止樹脂外縁１３０ａの外側に存在しており、所定の箇所で主配線経路１６１に合流している。バイパス配線経路１６２は、封止樹脂外縁１３０ａの内側では主配線経路１６１と合流している。一方、図９（ｂ）に示した構成では、主配線経路１６１とバイパス配線経路１６２との分岐開始点が封止樹脂外縁１３０ａ上にあり、バイパス配線経路１６２は封止樹脂外縁１３０ａの内側に存在しており、所定の箇所で主配線経路１６１に合流している。バイパス配線経路１６２は、封止樹脂外縁１３０ａの外側では主配線経路１６１と合流している。   In the configuration shown in FIG. 9A, the branch start point between the main wiring path 161 and the bypass wiring path 162 is on the sealing resin outer edge 130a, and the bypass wiring path 162 exists outside the sealing resin outer edge 130a. And joins the main wiring path 161 at a predetermined location. The bypass wiring path 162 merges with the main wiring path 161 inside the sealing resin outer edge 130a. On the other hand, in the configuration shown in FIG. 9B, the branch start point between the main wiring path 161 and the bypass wiring path 162 is on the sealing resin outer edge 130a, and the bypass wiring path 162 is inside the sealing resin outer edge 130a. It exists and joins the main wiring path 161 at a predetermined location. The bypass wiring path 162 merges with the main wiring path 161 outside the sealing resin outer edge 130a.

図１０は、配線１１４が封止樹脂外縁１３０ａを横切る箇所の構成のまた他の例を詳細に示す平面図である。
ここでは、主配線経路１６１およびバイパス配線経路１６２の構成は図４に示したのと同様とすることができるが、配線経路１６０が、バイパス配線経路１６３をさらに含む点で図４に示した構成と異なる。 FIG. 10 is a plan view showing in detail another example of the configuration of the location where the wiring 114 crosses the sealing resin outer edge 130a.
Here, the configurations of the main wiring path 161 and the bypass wiring path 162 can be the same as those shown in FIG. 4, but the configuration shown in FIG. 4 is that the wiring path 160 further includes the bypass wiring path 163. And different.

図１０（ａ）に示した構成では、主配線経路１６１、バイパス配線経路１６２およびバイパス配線経路１６３の分岐開始点が封止樹脂外縁１３０ａ上にあり、バイパス配線経路１６２およびバイパス配線経路１６３は封止樹脂外縁１３０ａの外側に存在しており、所定の箇所で主配線経路１６１に合流している。バイパス配線経路１６２およびバイパス配線経路１６３は、封止樹脂外縁１３０ａの内側では主配線経路１６１と合流している。   In the configuration shown in FIG. 10A, the branch start points of the main wiring path 161, the bypass wiring path 162, and the bypass wiring path 163 are on the sealing resin outer edge 130a, and the bypass wiring path 162 and the bypass wiring path 163 are sealed. It exists outside the stop resin outer edge 130a and merges with the main wiring path 161 at a predetermined location. The bypass wiring path 162 and the bypass wiring path 163 merge with the main wiring path 161 inside the sealing resin outer edge 130a.

一方、図１０（ｂ）に示した構成では、主配線経路１６１、バイパス配線経路１６２およびバイパス配線経路１６３の分岐開始点が封止樹脂外縁１３０ａ上にあり、バイパス配線経路１６２およびバイパス配線経路１６３は封止樹脂外縁１３０ａの内側に存在しており、所定の箇所で主配線経路１６１に合流している。バイパス配線経路１６２およびバイパス配線経路１６３は、封止樹脂外縁１３０ａの外側では主配線経路１６１と合流している。   On the other hand, in the configuration shown in FIG. 10B, the branch start points of the main wiring path 161, the bypass wiring path 162, and the bypass wiring path 163 are on the sealing resin outer edge 130a, and the bypass wiring path 162 and the bypass wiring path 163 Exists inside the sealing resin outer edge 130a and joins the main wiring path 161 at a predetermined location. The bypass wiring path 162 and the bypass wiring path 163 merge with the main wiring path 161 outside the sealing resin outer edge 130a.

このような構成とすることにより、第１の箇所ａと第２の箇所ｂとの距離ｄ１をより広くすることができ、封止樹脂外縁１３０ａ上での配線１１４の断線をより生じにくくすることができる。また、配線１１４が３つの配線経路に分岐するようになっているので、配線１１４が封止樹脂外縁１３０ａ上で一部断線したとしても、分岐した残りの２本の配線経路経由で電流を流すことができるので、基板配線の断線に対する信頼性向上を図ることができる。ここで、バイパス配線経路１６３は、封止樹脂外縁１３０ａ上に沿って延在する部分を含まない構成となっているが、分岐開始点が封止樹脂外縁１３０ａ上にあるので、断線を生じにくくすることができる。   By adopting such a configuration, the distance d1 between the first location a and the second location b can be increased, and the disconnection of the wiring 114 on the sealing resin outer edge 130a can be made less likely to occur. Can do. In addition, since the wiring 114 is branched into three wiring paths, even if the wiring 114 is partially disconnected on the sealing resin outer edge 130a, a current is passed through the remaining two wiring paths. Therefore, it is possible to improve the reliability with respect to disconnection of the substrate wiring. Here, the bypass wiring path 163 does not include a portion extending along the sealing resin outer edge 130a. However, since the branch start point is on the sealing resin outer edge 130a, disconnection hardly occurs. can do.

図１１は、配線１１４が封止樹脂外縁１３０ａを横切る箇所の構成のまた他の例を詳細に示す平面図である。ここでは、バイパス配線経路１６２が封止樹脂外縁１３０ａ上に沿って延在する部分を含まない点で図４に示した例と異なる。
図１１（ａ）に示した例では、主配線経路１６１は、封止樹脂外縁１３０ａ上で一度屈曲した後、そのまま封止樹脂外縁１３０ａの外側の方向に直線状に延在している。なお、図１１（ａ）では、バイパス配線経路１６２が封止樹脂外縁１３０ａの外側に存在している例を示したが、この構成においても、バイパス配線経路１６２が封止樹脂外縁１３０ａの内側に存在した構成とすることもできる。 FIG. 11 is a plan view showing in detail another example of the configuration of the location where the wiring 114 crosses the sealing resin outer edge 130a. Here, the example differs from the example shown in FIG. 4 in that the bypass wiring path 162 does not include a portion extending along the sealing resin outer edge 130a.
In the example shown in FIG. 11A, the main wiring path 161 once bends on the sealing resin outer edge 130a and then extends linearly in the direction outside the sealing resin outer edge 130a. FIG. 11A shows an example in which the bypass wiring path 162 exists outside the sealing resin outer edge 130a. Even in this configuration, the bypass wiring path 162 is located inside the sealing resin outer edge 130a. An existing configuration can also be used.

図１１（ｂ）に示した例では、主配線経路１６１の構成は図９に示した構成と類似しているが、主配線経路１６１が封止樹脂外縁１３０ａ上で一度屈曲した後、バイパス配線経路１６２と緩やかに合流する構成となっている。なお、図１１（ｂ）では、バイパス配線経路１６２が封止樹脂外縁１３０ａの外側に存在している例を示したが、この構成においても、バイパス配線経路１６２が封止樹脂外縁１３０ａの内側に存在した構成とすることもできる。   In the example shown in FIG. 11B, the configuration of the main wiring path 161 is similar to the configuration shown in FIG. 9, but after the main wiring path 161 is bent once on the sealing resin outer edge 130a, the bypass wiring It is configured to gently merge with the path 162. FIG. 11B shows an example in which the bypass wiring path 162 exists outside the sealing resin outer edge 130a. In this configuration as well, the bypass wiring path 162 is located inside the sealing resin outer edge 130a. An existing configuration can also be used.

図１２は、本実施の形態における半導体装置１００の構成の他の例を示す平面図である。
この構成においては、基板１１０の四辺のうち、図中左側の辺、上側の辺、および右側の辺においては、ビア１１６は封止樹脂外縁１３０ａの外縁に設けられており、各配線１１４は、ボンドパッド１２０とビア１１６とを接続する構成となっている。 FIG. 12 is a plan view showing another example of the configuration of the semiconductor device 100 in the present embodiment.
In this configuration, among the four sides of the substrate 110, vias 116 are provided on the outer edge of the sealing resin outer edge 130a on the left side, the upper side, and the right side in the drawing, The bond pad 120 and the via 116 are connected.

一方、基板１１０の図中下側の辺においては、封止樹脂外縁１３０ａの外側に設けられたビア１１６と封止樹脂外縁１３０ａの内側に設けられたビア１１６とが混在している。ここで、たとえば封止樹脂外縁１３０ａの内側に設けられたビア１１６は、他の層の配線層１１３の配線と電気的に接続された構成とすることもできる。   On the other hand, in the lower side of the substrate 110 in the drawing, a via 116 provided outside the sealing resin outer edge 130a and a via 116 provided inside the sealing resin outer edge 130a are mixed. Here, for example, the via 116 provided inside the sealing resin outer edge 130a can be configured to be electrically connected to the wiring of the wiring layer 113 of another layer.

また、封止樹脂外縁１３０ａを横切るように形成された配線１７０においても、たとえば接地電位を印加することを目的とした配線等、配線の断線が生じたとしても影響が大きくない配線については、封止樹脂外縁１３０ａを横切る配線経路が封止樹脂外縁１３０ａ上の第１の箇所から封止樹脂外縁１３０ａに沿って封止樹脂外縁１３０ａ上の第２の箇所まで延在する部分を含まない構成とすることもできる。   In addition, in the wiring 170 formed so as to cross the outer edge 130a of the sealing resin, for example, a wiring that is not affected even if the wiring is disconnected, such as a wiring intended to apply a ground potential. A configuration in which the wiring path crossing the stop resin outer edge 130a does not include a portion extending from the first position on the sealing resin outer edge 130a to the second position on the sealing resin outer edge 130a along the sealing resin outer edge 130a. You can also

図１３は、本実施の形態における半導体装置１００の構成の他の例を示す平面図である。
ここでは、ビア１１６が封止樹脂外縁１３０ａの内側に存在している構成を示す。この構成において、基板１１０の四辺のうち、図中上側の辺、右側の辺、および下側の辺においては、配線１１４が設けられており、封止樹脂外縁１３０ａを横切る配線経路が、封止樹脂外縁１３０ａ上の第１の箇所から封止樹脂外縁１３０ａに沿って封止樹脂外縁１３０ａ上の第２の箇所まで延在する部分を含み、第１の箇所と第２の箇所との距離が、当該配線の配線幅よりも広い構成となっている。 FIG. 13 is a plan view showing another example of the configuration of the semiconductor device 100 according to the present embodiment.
Here, a configuration in which the via 116 exists inside the sealing resin outer edge 130a is shown. In this configuration, among the four sides of the substrate 110, wiring 114 is provided on the upper side, the right side, and the lower side in the figure, and the wiring path crossing the sealing resin outer edge 130a is sealed. Including a portion extending from the first location on the resin outer edge 130a to the second location on the sealing resin outer edge 130a along the sealing resin outer edge 130a, and the distance between the first location and the second location is The structure is wider than the wiring width of the wiring.

一方、基板１１０の図中左側の辺においては、封止樹脂外縁１３０ａを横切るように形成された配線１７１においても、封止樹脂外縁１３０ａを横切る配線経路が封止樹脂外縁１３０ａ上の第１の箇所から封止樹脂外縁１３０ａに沿って封止樹脂外縁１３０ａ上の第２の箇所まで延在する部分を含まない構成とすることもできる。ここでは、ビア１１６が封止樹脂外縁１３０ａの内側に存在しており、配線１７１がボンドパッド１２０とビア１１６とを電気的に接続する場合、動作時には、封止樹脂外縁１３０ａを横切る配線１７１には電流が流れない。そのため、このような構成とすることもできる。   On the other hand, on the left side of the substrate 110 in the drawing, even in the wiring 171 formed so as to cross the sealing resin outer edge 130a, the wiring path that crosses the sealing resin outer edge 130a is the first on the sealing resin outer edge 130a. It can also be set as the structure which does not include the part extended from the location to the 2nd location on the sealing resin outer edge 130a along the sealing resin outer edge 130a. Here, when the via 116 exists inside the sealing resin outer edge 130a, and the wiring 171 electrically connects the bond pad 120 and the via 116, in operation, the via 171 crosses the sealing resin outer edge 130a. No current flows. Therefore, such a configuration can also be adopted.

図１４は、本実施の形態における半導体装置１００の構成の他の例を示す平面図である。
ここでは、配線層１１３が、配線１１４に加えて、ベタパターン１７４、および配線１７５を含む構成を示す。ここでは、たとえばベタパターン１７４には、電源電位や接地電位が印加される構成とすることができる。ここで、配線１１４のうち、実線で示したものは、ベタパターン１７４に接続されており、電源電位や接地電位が印加される。一方、配線１１４のうち、破線で示したものは、半導体チップ１５０への信号または半導体チップ１５０からの信号が流れる信号線とすることができる。 FIG. 14 is a plan view showing another example of the configuration of the semiconductor device 100 according to the present embodiment.
Here, a configuration in which the wiring layer 113 includes a solid pattern 174 and a wiring 175 in addition to the wiring 114 is shown. Here, for example, a power supply potential or a ground potential can be applied to the solid pattern 174. Here, among the wirings 114, those indicated by solid lines are connected to the solid pattern 174, and a power supply potential or a ground potential is applied thereto. On the other hand, among the wirings 114, those indicated by broken lines can be signal lines through which signals to the semiconductor chip 150 or signals from the semiconductor chip 150 flow.

また、配線１７５は、互いに分離して設けられたベタパターン１７４を接続する配線とすることができる。配線１７５は、太幅に形成することができ、封止樹脂外縁１３０ａを横切る箇所においても、配線経路が封止樹脂外縁１３０ａ上の第１の箇所から封止樹脂外縁１３０ａに沿って封止樹脂外縁１３０ａ上の第２の箇所まで延在する部分を含まない構成となっている。このように、配線１７５には、電源電位や接地電位が印加され、またベタパターン１７４間を接続しているため、配線１７５を太幅に形成しても特性インピーダンスの問題はない。この例においては、ベタパターン１７４と接続されるビア１１６は、封止樹脂外縁１３０ａの外側の領域に重点的に配置することができる。これにより、平坦性が改善し、加えてコストアップなしにパッケージ熱抵抗を比較的容易に下げることができる。   The wiring 175 can be a wiring that connects the solid patterns 174 provided separately from each other. The wiring 175 can be formed with a large width, and even at a location crossing the sealing resin outer edge 130a, the wiring path extends from the first location on the sealing resin outer edge 130a along the sealing resin outer edge 130a. The configuration does not include a portion extending to the second location on the outer edge 130a. Thus, since the power supply potential and the ground potential are applied to the wiring 175 and the solid patterns 174 are connected, there is no problem of characteristic impedance even if the wiring 175 is formed thick. In this example, the via 116 connected to the solid pattern 174 can be intensively arranged in a region outside the sealing resin outer edge 130a. Thereby, the flatness is improved, and in addition, the package thermal resistance can be lowered relatively easily without increasing the cost.

以上の実施の形態において、封止樹脂外縁１３０ａを横切る配線１１４は、封止樹脂外縁１３０ａを横切る配線経路が、封止樹脂外縁１３０ａ上の第１の箇所から封止樹脂外縁１３０ａに沿って封止樹脂外縁１３０ａ上の第２の箇所まで延在する部分を含む構成となっている。また、第１の箇所と第２の箇所との距離が、当該配線の配線幅よりも広い構成となっている。これにより、封止金型を用いて封止樹脂１３０を形成する際に、封止金型を基板１１０に押し付けた場合でも、配線１１４にかかる力が分散され、配線の断線に対する強度向上、信頼性向上を図ることができる。
たとえば、特許文献２に記載された構成では、ダミー配線を設けているが、樹脂封止時に封止金型と接する封止樹脂外縁における目的の配線自体の配線幅が広くないので、目的の配線が断線が生じやすい点は改善されていなかった。しかし、本実施の形態の形態における構成によれば、目的の配線１１４自体が断線しにくい構成とすることができる。 In the above embodiment, the wiring 114 crossing the sealing resin outer edge 130a is sealed along the sealing resin outer edge 130a from the first location on the sealing resin outer edge 130a. It has a configuration including a portion extending to the second location on the stop resin outer edge 130a. Further, the distance between the first location and the second location is wider than the wiring width of the wiring. Thereby, when the sealing resin 130 is formed using the sealing mold, even when the sealing mold is pressed against the substrate 110, the force applied to the wiring 114 is dispersed, and the strength against the disconnection of the wiring is improved and the reliability is improved. It is possible to improve the performance.
For example, in the configuration described in Patent Document 2, dummy wiring is provided, but the wiring width of the target wiring itself at the outer edge of the sealing resin that contacts the sealing mold at the time of resin sealing is not wide. However, the point at which disconnection is likely to occur has not been improved. However, according to the configuration in this embodiment mode, the target wiring 114 itself can be configured not to be disconnected.

また、本実施の形態において、配線経路自体が封止樹脂外縁１３０ａ上を延在するようにしているので、配線１１４の幅を極端に幅広に形成することなく、配線１１４の断線を防ぐことができる。これにより、一つの配線１１４を、全体にわたって、特性インピーダンスが等しくなるように形成することができる。これにより、たとえば高周波の信号が流れる場合でも、信号品質の劣化なしで基板配線の断線に対する強度向上、信頼性向上を図ることができる。   In this embodiment, since the wiring path itself extends on the sealing resin outer edge 130a, disconnection of the wiring 114 can be prevented without forming the wiring 114 extremely wide. it can. Thereby, one wiring 114 can be formed so that characteristic impedance becomes equal throughout. Thereby, even when a high-frequency signal flows, for example, it is possible to improve the strength against breakage of the substrate wiring and improve the reliability without deterioration of the signal quality.

また、本実施の形態において、配線１１４が、分岐した構成となっており、封止樹脂外縁１３０ａ上に主配線経路１６１とバイパス配線経路１６２との分岐開始点が形成された構成とすることができる。これにより、たとえば配線幅が５０μｍの場合、封止樹脂外縁１３０ａ上の第１の箇所から封止樹脂外縁１３０ａに沿って封止樹脂外縁１３０ａ上の第２の箇所まで延在する部分の長さは、分岐開始点では、主配線経路１６１とバイパス配線経路１６２の配線幅と、これらの間の間隔との合計で５０μｍ×３＝１５０μｍ程度となり、配線幅の３倍以上とすることができる。これにより、配線の断線の抑制効果も３倍以上期待することができる。   Further, in the present embodiment, the wiring 114 has a branched structure, and a branch start point between the main wiring path 161 and the bypass wiring path 162 is formed on the sealing resin outer edge 130a. it can. Thereby, for example, when the wiring width is 50 μm, the length of the portion extending from the first location on the sealing resin outer edge 130a to the second location on the sealing resin outer edge 130a along the sealing resin outer edge 130a. At the branch start point, the total of the wiring width of the main wiring path 161 and the bypass wiring path 162 and the interval between them is about 50 μm × 3 = 150 μm, and can be three times or more the wiring width. Thereby, the effect of suppressing the disconnection of the wiring can be expected to be three times or more.

さらに、配線１１４をバイパス配線経路１６２を含む分岐した構成とすることにより、基板１１０表面の平坦性が改善し、樹脂バリ抑制向上、白色化抑制向上が可能となる。また、配線１１４をバイパス配線経路１６２を含む分岐した構成とすることにより、配線の粗密が緩和され、白色化や樹脂バリ抑制にも効果が期待される。   Furthermore, when the wiring 114 has a branched configuration including the bypass wiring path 162, the flatness of the surface of the substrate 110 can be improved, and resin burr suppression can be improved and whitening can be suppressed. In addition, when the wiring 114 has a branched configuration including the bypass wiring path 162, the density of the wiring is alleviated, and an effect is expected for whitening and resin burr suppression.

さらに、配線１１４をこのように分岐した構成とした場合でも、たとえば配線幅や基準ＧＮＤとなる周囲の接地配線との距離を調整することにより、配線１１４の特性インピーダンスを調整することができる。これにより、信号品質の劣化なしに、配線１１４の断線に対する強度向上、信頼性向上を図ることができる。   Further, even when the wiring 114 has such a branched structure, the characteristic impedance of the wiring 114 can be adjusted by adjusting the wiring width or the distance from the surrounding ground wiring that becomes the reference GND, for example. As a result, it is possible to improve the strength and reliability of the wiring 114 against disconnection without deteriorating the signal quality.

なお、このように特性インピーダンスを調整した配線１１４の構成は、とくに動作時に電流が流れる配線に適用することができるが、動作時に電流が流れない配線においても、適用することができる。この場合、動作時に電流が流れない配線においては、動作時に電流が流れる配線部分よりインピーダンスが高くなるような設計とすることもできる。このような構成とすることにより、動作時に電流が流れる配線の信号の減衰を少なくする効果も期待できる。   Note that the configuration of the wiring 114 with the characteristic impedance adjusted in this way can be applied particularly to a wiring through which a current flows during operation, but can also be applied to a wiring through which no current flows during operation. In this case, the wiring in which no current flows during operation may be designed to have a higher impedance than the wiring portion through which the current flows during operation. By adopting such a configuration, an effect of reducing the attenuation of the signal of the wiring through which a current flows during operation can be expected.

（第２の実施の形態）
図１５は、本実施の形態における半導体装置１００の構成の一例を示す平面図である。ここでは、半導体チップ１５０の記載を省略し、半導体チップ１５０の外縁（以下、半導体チップ外縁１５０ａという。）を破線で示している。 (Second Embodiment)
FIG. 15 is a plan view illustrating an example of the configuration of the semiconductor device 100 according to the present embodiment. Here, the description of the semiconductor chip 150 is omitted, and the outer edge of the semiconductor chip 150 (hereinafter referred to as the semiconductor chip outer edge 150a) is indicated by a broken line.

図１５に示した構成においては、配線１１４が半導体チップ１５０の外縁の外側から形成されている例を示した。しかし、本実施の形態において、配線１１４は、半導体チップ１５０と重なる領域にも形成され、半導体チップ１５０の外縁を横切るように形成することができる。この場合、上述したように、半導体チップ外縁１５０ａと基板１１０との熱膨張係数の差に起因して両者の画面に熱応力が発生することが原因で、基板１１０の配線が断線することがあるという信頼性上の問題もある。   In the configuration shown in FIG. 15, an example in which the wiring 114 is formed from the outside of the outer edge of the semiconductor chip 150 is shown. However, in the present embodiment, the wiring 114 is also formed in a region overlapping with the semiconductor chip 150 and can be formed so as to cross the outer edge of the semiconductor chip 150. In this case, as described above, the wiring of the substrate 110 may be disconnected due to the occurrence of thermal stress on the screen due to the difference in the thermal expansion coefficient between the semiconductor chip outer edge 150a and the substrate 110. There is also a reliability problem.

そのため、本実施の形態において、配線１１４は、半導体チップ外縁１５０ａを横切る配線経路が、半導体チップ外縁１５０ａ上の第１の箇所から半導体チップ外縁１５０ａに沿って半導体チップ外縁１５０ａ上の第２の箇所まで延在する部分を含み、第１の箇所と第２の箇所との距離が、配線１１４の配線幅よりも広い構成とすることができる。   Therefore, in the present embodiment, the wiring 114 has a wiring path that crosses the semiconductor chip outer edge 150a from the first position on the semiconductor chip outer edge 150a to the second position on the semiconductor chip outer edge 150a along the semiconductor chip outer edge 150a. The distance between the first location and the second location can be wider than the wiring width of the wiring 114.

図１６は、本実施の形態における半導体装置１００の構成の他の例を示す平面図である。ここでは、基板１１０上には、半導体チップ１５０に加えて、半導体チップ１５２も配置されている。しかし、ここでは配線１１４の構成がわかるように、半導体チップ１５０および半導体チップ１５２の記載を省略し、半導体チップ外縁１５０ａおよび半導体チップ１５２の外縁（以下、半導体チップ外縁１５２ａという。）のみを破線で示している。   FIG. 16 is a plan view showing another example of the configuration of the semiconductor device 100 according to the present embodiment. Here, in addition to the semiconductor chip 150, the semiconductor chip 152 is also arranged on the substrate 110. However, the description of the semiconductor chip 150 and the semiconductor chip 152 is omitted here so that the configuration of the wiring 114 can be seen, and only the outer edge of the semiconductor chip outer edge 150a and the semiconductor chip 152 (hereinafter referred to as the semiconductor chip outer edge 152a) are indicated by broken lines. Show.

本実施の形態において、配線１１４は、半導体チップ外縁１５０ａ（または半導体チップ外縁１５２ａ）を横切る配線経路が、半導体チップ外縁１５０ａ（または半導体チップ外縁１５２ａ）上の第１の箇所から半導体チップ外縁１５０ａ（または半導体チップ外縁１５２ａ）に沿って半導体チップ外縁１５０ａ（または半導体チップ外縁１５２ａ）上の第２の箇所まで延在する部分を含み、第１の箇所と第２の箇所との距離が、配線１１４の配線幅よりも広い構成とすることができる。   In the present embodiment, the wiring 114 has a wiring path crossing the semiconductor chip outer edge 150a (or the semiconductor chip outer edge 152a) from the first location on the semiconductor chip outer edge 150a (or the semiconductor chip outer edge 152a) to the semiconductor chip outer edge 150a ( Or a portion extending along the semiconductor chip outer edge 152a) to the second location on the semiconductor chip outer edge 150a (or the semiconductor chip outer edge 152a), and the distance between the first location and the second location is the wiring 114. It is possible to make the configuration wider than the wiring width.

このような構成により、第１の実施の形態で説明した効果に加え、配線１１４が半導体チップ外縁１５０ａや半導体チップ外縁１５２ａを横切る箇所においても、配線１１４の断線に対する強度向上、信頼性向上を図ることができる。また、この場合も、配線経路自体が半導体チップ外縁１５０ａや半導体チップ外縁１５２ａ上を延在するようにしているので、配線１１４の幅を極端に幅広に形成することなく、配線１１４の断線を防ぐことができる。これにより、一つの配線１１４を、全体にわたって、特性インピーダンスが等しくなるように形成することができる。   With such a configuration, in addition to the effects described in the first embodiment, the strength and reliability of the wiring 114 against disconnection are improved even at a location where the wiring 114 crosses the semiconductor chip outer edge 150a and the semiconductor chip outer edge 152a. be able to. Also in this case, since the wiring path itself extends on the semiconductor chip outer edge 150a and the semiconductor chip outer edge 152a, disconnection of the wiring 114 is prevented without forming the wiring 114 extremely wide. be able to. Thereby, one wiring 114 can be formed so that characteristic impedance becomes equal throughout.

なお、配線１１４が半導体チップ外縁１５０ａや半導体チップ外縁１５２ａを横切る箇所の構成は、第１の実施の形態で説明した、配線１１４が封止樹脂外縁１３０ａを横切る箇所の構成と同様とすることができる。すなわち、配線１１４は、半導体チップ外縁１５０ａや半導体チップ外縁１５２ａ上で分岐しているとともに、半導体チップ外縁１５０ａや半導体チップ外縁１５２ａの内側の所定の箇所および外側の所定の箇所で合流している主配線経路およびバイパス配線経路を含む構成等とすることもできる。このような構成においても、たとえば配線幅や基準ＧＮＤとなる周囲の接地配線との距離を調整することにより、配線１１４の特性インピーダンスを調整することができる。これにより、信号品質の劣化なしに、配線１１４の断線に対する強度向上、信頼性向上を図ることができる。   The configuration where the wiring 114 crosses the semiconductor chip outer edge 150a and the semiconductor chip outer edge 152a is the same as the configuration where the wiring 114 crosses the sealing resin outer edge 130a described in the first embodiment. it can. That is, the wiring 114 branches on the semiconductor chip outer edge 150a and the semiconductor chip outer edge 152a, and joins at a predetermined position inside the semiconductor chip outer edge 150a and the semiconductor chip outer edge 152a and a predetermined position outside. A configuration including a wiring path and a bypass wiring path can also be adopted. Even in such a configuration, the characteristic impedance of the wiring 114 can be adjusted by adjusting, for example, the wiring width or the distance from the surrounding ground wiring serving as the reference GND. As a result, it is possible to improve the strength and reliability of the wiring 114 against disconnection without deteriorating the signal quality.

以上、図面を参照して本発明の実施形態について述べたが、これらは本発明の例示であり、上記以外の様々な構成を採用することもできる。   As mentioned above, although embodiment of this invention was described with reference to drawings, these are the illustrations of this invention, Various structures other than the above are also employable.

以上の実施の形態において、基板１１０の一面表面に形成された配線層１１３が配線１１４を含む例を示したが、他の層においても、配線層１１３は、平面視で封止樹脂外縁１３０ａの内側から外側に横切るように形成された配線１１４を含む構成とすることができる。この場合も、配線１１４は、封止樹脂外縁１３０ａを横切る配線経路が、封止樹脂外縁１３０ａ上の第１の箇所から封止樹脂外縁１３０ａに沿って封止樹脂外縁１３０ａ上の第２の箇所まで延在する部分を含み、第１の箇所と第２の箇所との距離が当該配線の配線幅よりも広くなるように構成することができる。   In the above embodiment, the example in which the wiring layer 113 formed on the one surface of the substrate 110 includes the wiring 114 has been described. However, in other layers, the wiring layer 113 has the sealing resin outer edge 130a in plan view. The wiring 114 formed so as to cross from the inside to the outside can be used. Also in this case, the wiring 114 has a wiring path crossing the sealing resin outer edge 130a from the first position on the sealing resin outer edge 130a to the second position on the sealing resin outer edge 130a along the sealing resin outer edge 130a. The distance between the first part and the second part can be configured to be wider than the wiring width of the wiring.

また、以上の実施の形態において、図４に示したように、主配線経路１６１とバイパス配線経路１６２との分岐開始点が封止樹脂外縁１３０ａ上に存在する構成を例として示した。しかし、他の例において、図１７（ａ）に示したように、主配線経路１６１とバイパス配線経路１６２との分岐開始点が封止樹脂外縁１３０ａ上にない構成とすることもできる。この場合も、主配線経路１６１が封止樹脂外縁１３０ａ上の第１の箇所から封止樹脂外縁１３０ａに沿って封止樹脂外縁１３０ａ上の第２の箇所まで延在する部分を含む構成となっている。そのため、主配線経路１６１が断線されにくい構成とすることができる。また、さらにバイパス配線経路１６２が設けられているので、配線経路１６０全体として断線される可能性をさらに低減することができる。   Moreover, in the above embodiment, as shown in FIG. 4, the configuration in which the branch start point between the main wiring path 161 and the bypass wiring path 162 exists on the sealing resin outer edge 130a is shown as an example. However, in another example, as shown in FIG. 17A, the branch start point between the main wiring path 161 and the bypass wiring path 162 may not be on the sealing resin outer edge 130a. Also in this case, the main wiring path 161 includes a portion that extends from the first location on the sealing resin outer edge 130a to the second location on the sealing resin outer edge 130a along the sealing resin outer edge 130a. ing. Therefore, the main wiring path 161 can be configured not to be disconnected. Further, since the bypass wiring path 162 is further provided, the possibility of disconnection of the entire wiring path 160 can be further reduced.

また、配線１１４は、たとえば図１７（ｂ）に示したような構成とすることができる。このような構成とした場合、特性インピーダンスの調整が複雑になるおそれがあるが、配線経路１６０が封止樹脂外縁１３０ａ上の第１の箇所から封止樹脂外縁１３０ａに沿って封止樹脂外縁１３０ａ上の第２の箇所まで延在する部分を含む構成となっている。そのため、配線経路１６０が断線されにくい構成とすることができる。   Further, the wiring 114 can be configured as shown in FIG. 17B, for example. In such a configuration, there is a possibility that the adjustment of the characteristic impedance may be complicated, but the sealing resin outer edge 130a extends along the sealing resin outer edge 130a from the first location on the sealing resin outer edge 130a. It has a configuration including a portion extending to the upper second location. Therefore, the wiring path 160 can be configured not to be disconnected.

また、以上の実施の形態においては、半導体チップと基板とが、ボンディングワイヤを介して電気的に接続される例を示したが、半導体チップとインターポーザ等の基板とは、フリップチップ接続された構成とすることもできる。   In the above embodiment, the semiconductor chip and the substrate are electrically connected via the bonding wire. However, the semiconductor chip and the substrate such as the interposer are flip-chip connected. It can also be.

１００ 半導体装置
１１０ 基板
１１２ 樹脂層
１１３ 配線層
１１４ 配線
１１４ａ 非分岐部分
１１４ｂ 分岐部分
１１５ 接地配線
１１５ａ 接地配線
１１５ｂ 接地配線
１１５ｃ 接地配線
１１６ ビア
１１８ ソルダーレジスト
１２０ ボンドパッド
１２２ ボンディングワイヤ
１２４ 接着剤
１３０ 封止樹脂
１３０ａ 封止樹脂外縁
１３０ｂ 予定領域の外縁
１４０ 半田ボール
１５０ 半導体チップ
１５０ａ 半導体チップ外縁
１５０ｂ 予定領域の外縁
１５２ 半導体チップ
１５２ａ 半導体チップ外縁
１６０ 配線経路
１６１ 主配線経路
１６２ バイパス配線経路
１６３ バイパス配線経路
１７０ 配線
１７１ 配線
１７４ ベタパターン
１７５ 配線
１８０ 第１の屈曲点
１８４ 第３の屈曲点
１８６ 第４の屈曲点
１９０ 第６の屈曲点 100 Semiconductor device 110 Substrate 112 Resin layer 113 Wiring layer 114 Wiring 114a Non-branching portion 114b Branching portion 115 Grounding wire 115a Grounding wire 115b Grounding wire 115c Grounding wire 116 Via 118 Solder resist 120 Bond pad 122 Bonding wire 124 Adhesive 130 Sealing resin 130a encapsulating resin outer edge 130b planned area outer edge 140 solder ball 150 semiconductor chip 150a semiconductor chip outer edge 150b planned area outer edge 152 semiconductor chip 152a semiconductor chip outer edge 160 wiring path 161 main wiring path 162 bypass wiring path 163 bypass wiring path 170 wiring 171 Wiring 174 Solid pattern 175 Wiring 180 First bending point 184 Third bending point 186 Fourth bending point 190 Sixth bending point

Claims (8)

基板と、
前記基板の一面に搭載された電子部品と、
前記基板の一面に形成され、前記電子部品を覆うように形成された封止樹脂と、
前記基板に形成され、平面視で前記封止樹脂の外縁の内側から外側に横切るように形成された配線と、
を含み、
前記配線は、前記封止樹脂の前記外縁を横切る配線経路が、当該外縁上の第１の箇所から当該外縁に沿って当該外縁上の第２の箇所まで延在する部分を含み、前記第１の箇所と前記第２の箇所との距離が当該配線の配線幅よりも広くなるように構成された電子装置。 A substrate,
Electronic components mounted on one side of the substrate;
A sealing resin formed on one surface of the substrate and covering the electronic component;
A wiring formed on the substrate and crossing from the inside to the outside of the outer edge of the sealing resin in plan view;
Including
The wiring includes a portion in which a wiring path that crosses the outer edge of the sealing resin extends from a first location on the outer edge to a second location on the outer edge along the outer edge. An electronic device configured such that a distance between the second portion and the second portion is larger than a wiring width of the wiring. 請求項１に記載の電子装置において、
前記配線は、前記配線経路が、前記封止樹脂の外縁の内側から外側の方向に当該外縁上の第１の屈曲点まで延在した後、当該第１の屈曲点で屈曲して当該外縁に沿って第２の屈曲点まで延在し、当該第２の屈曲点で屈曲して前記外縁の外側の方向に延在するように構成され、
前記第１の屈曲点および前記第２の屈曲点は、前記第１の箇所および前記第２の箇所を含むこれらの間の領域にそれぞれ設けられた電子装置。 The electronic device according to claim 1,
In the wiring, after the wiring path extends from the inner side to the outer side of the outer edge of the sealing resin to the first bending point on the outer edge, the wiring path is bent at the first bending point to the outer edge. Extending to a second bending point along the second bending point and extending in the direction of the outer edge of the outer edge,
The first bending point and the second bending point are electronic devices respectively provided in a region between the first portion and the second portion including the second portion. 請求項１または２に記載の電子装置において、
前記配線は、前記配線経路として、前記封止樹脂の前記外縁上で分岐しているとともに、前記外縁の内側の所定の箇所および外側の所定の箇所で合流している主配線経路およびバイパス配線経路を含む電子装置。 The electronic device according to claim 1 or 2,
The wiring is branched on the outer edge of the sealing resin as the wiring path, and the main wiring path and the bypass wiring path are joined at a predetermined position inside the outer edge and a predetermined position outside. Including electronic devices. 請求項３に記載の電子装置において、
前記主配線経路と前記バイパス配線経路との分岐開始点が前記封止樹脂の前記外縁上にある電子装置。 The electronic device according to claim 3.
An electronic device in which a branch start point between the main wiring path and the bypass wiring path is on the outer edge of the sealing resin. 請求項３または４に記載の電子装置において、
前記配線は、前記主配線経路および前記バイパス配線経路が、それぞれ、前記封止樹脂の前記外縁に沿って延在する部分を含むように構成された電子装置。 The electronic device according to claim 3 or 4,
The electronic device is configured such that the main wiring path and the bypass wiring path each include a portion that extends along the outer edge of the sealing resin. 請求項１から５いずれかに記載の電子装置において、
前記配線は、全体にわたって特性インピーダンスが等しくなるように形成された電子装置。 The electronic device according to claim 1,
The wiring is an electronic device formed so that characteristic impedances are equal throughout. 請求項１から６いずれかに記載の電子装置において、
前記封止樹脂は、封止金型を用いたモールド成形により形成された電子装置。 The electronic device according to claim 1,
The sealing resin is an electronic device formed by molding using a sealing mold. 一面に電子部品が搭載されるとともに、当該一面に前記電子部品を覆うように封止樹脂が形成される基板であって、
前記封止樹脂が形成される予定領域の外縁の内側から外側に横切るように形成された配線を含み、
前記配線は、前記封止樹脂の前記外縁を横切る配線経路が、当該外縁上の第１の箇所から当該外縁に沿って当該外縁上の第２の箇所まで延在する部分を含み、前記第１の箇所と前記第２の箇所との距離が当該配線の配線幅よりも広くなるように構成された基板。 An electronic component is mounted on one surface, and a sealing resin is formed on the one surface so as to cover the electronic component,
Including wiring formed so as to cross from the inside to the outside of the outer edge of the region where the sealing resin is to be formed;
The wiring includes a portion in which a wiring path that crosses the outer edge of the sealing resin extends from a first location on the outer edge to a second location on the outer edge along the outer edge. A substrate configured such that the distance between the second portion and the second portion is larger than the wiring width of the wiring.
JP2010055096A 2010-03-11 2010-03-11 Electronic device and substrate Pending JP2011192677A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2010055096A JP2011192677A (en) 2010-03-11 2010-03-11 Electronic device and substrate

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010055096A JP2011192677A (en) 2010-03-11 2010-03-11 Electronic device and substrate

Publications (1)

Publication Number Publication Date
JP2011192677A true JP2011192677A (en) 2011-09-29

Family

ID=44797322

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010055096A Pending JP2011192677A (en) 2010-03-11 2010-03-11 Electronic device and substrate

Country Status (1)

Country Link
JP (1) JP2011192677A (en)

Similar Documents

Publication Publication Date Title
TWI302813B (en) Circuit board and electronic assembly
TWI424799B (en) Substrate layout and method for forming the same
JP2008112992A (en) Multiplex grounding shield semiconductor package, manufacturing method thereof, and noise prevention method using grounding shield
JP2013236039A (en) Semiconductor device
US20120299193A1 (en) Semiconductor device, semiconductor package, interposer, semiconductor device manufacturing method and interposer manufacturing method
US9214438B2 (en) Die-die stacking structure and method for making the same
JP2009238854A (en) Mounting structure of semiconductor device, and electronic apparatus using mounting structure
TWI566352B (en) Package substrate and package member
US10426035B2 (en) SGS or GSGSG pattern for signal transmitting channel, and PCB assembly, chip package using such SGS or GSGSG pattern
JP2011243897A (en) Multilayer printed board and method of manufacturing the same
JP2007005452A (en) Semiconductor device
US8736079B2 (en) Pad structure, circuit carrier and integrated circuit chip
US11694985B2 (en) Semiconductor device
CA2997607C (en) Mounting structure and module
JP2011192678A (en) Electronic device and substrate
JP2011192677A (en) Electronic device and substrate
US7405483B2 (en) Electronic assembly and circuit board
JP6465451B1 (en) Electronic circuit
TWI791658B (en) Semiconductor packages having emi shielding layers
JP2010161295A (en) Printed circuit board and semiconductor device with the same
JP2010118592A (en) Semiconductor device
JP2008159911A (en) Mounting board and electronic apparatus
TW201438172A (en) Semiconductor device and method of manufacturing semiconductor device
JP2013026291A (en) Semiconductor device
JP5388081B2 (en) Semiconductor device